JPH11513542A

JPH11513542A - Communication circuit with network connection detection function

Info

Publication number: JPH11513542A
Application number: JP9513554A
Authority: JP
Inventors: アレン，チャールズ・エム; フォックス，ブレット・ジェイ; シエ，スイ・ピン; デンマーク，ロバート・ブルース
Original assignee: マキシム・インテグレーテッド・プロダクツ・インコーポレーテッド
Priority date: 1995-09-28
Filing date: 1996-09-25
Publication date: 1999-11-16
Also published as: DE69632330T2; DE69632330D1

Abstract

(57)【要約】回線駆動回路またはその他の実質上の電力消費回路あるいはその両方への給電が使用されていないことを通信回線状態が示している場合に、通信回線（２２、２４、２６、２８、３０）の各種特性を検知して上記回路への電源を制御するかそれらの回路に信号（７２、８２、９２、１０２、１１２）を送信してこの回路への電源を制御するインタフェース回路（７０、８０、９０、１００、１１０）を含めて、標準の通信回線プロトコルに従ってコンピュータ・システムにネットワーク通信機能を提供する方法および装置について説明する。各種の実施形態を開示する。 (57) Abstract: If a communication line condition indicates that power is not being used to the line drive circuit and / or other substantial power consuming circuits, the communication line (22,24,26, 28, 30) to control the power supply to the circuits by detecting various characteristics of the circuits or to transmit signals (72, 82, 92, 102, 112) to those circuits to control the power supply to the circuits. A method and apparatus for providing a network communication function to a computer system according to a standard communication line protocol, including (70, 80, 90, 100, 110), is described. Various embodiments are disclosed.

Description

【発明の詳細な説明】ネットワーク接続検出機能を備えた通信回路発明の背景本出願は１９９４年９月２９日出願の米国特許出願第０８／３１５１３０号の一部継続出願である１９９５年９月２８日出願の米国特許出願第０８／５３４９５４号の一部継続出願である。両出願は本発明の譲受人に譲渡されたものである。１．発明の分野本発明は一般にディジタル通信、より詳細には通信インタフェース回路と電源管理システムおよびその方法に関する。２．関連技術コンピュータ・システムと周辺装置の簡易通信を確立するための各種の通信インタフェース規格が知られている。このようなインタフェースの１つにＩＢＭ互換のパーソナル・コンピュータを含めた多くの適用例で使用されるＲＳ−２３２シリアル通信インタフェース規格がある。その他の共通規格にはＲＳ−４８５規格またはＲＳ−４２２規格がある。これらのディジタル通信規格は設計と製造方式が異なる装置間で通信を行うための規格を含む。従来、コンピュータ・システムにＲＳ−２３２通信インタフェース機能を行うために利用された回路は、装置に接続されていない場合でもアクティブで、給電される。かつては、コンピュータ・システムは一般に標準のコンセントから給電され、利用可能な電源がほぼ無尽蔵であるために電源を連続使用しても問題が発生しなかった。しかしながら、充電式バッテリを電源とするポータブル・ラップトップ型およびパームトップ型コンピュータの最近の普及に伴って、この不要な消費電力が問題になってきた。他のシステムへの接続状態をチェックせずに、使用されていないインタフェース回路が充電式バッテリの電力を消費し続け、その結果、ポータブル・コンピュータ・システムを離して使用できる時間が減少する。この不要な消費電力を削減し、充電式バッテリが放電するまでの時間を延長するために、他の通信システムに結合されていない場合にこれを検出し、インタフェース回路の特定の部分への電源供給を中断する信号を応答する通信インタフェース回路を提供することが望ましい。インタフェース回路には通信インタフェース回路によって通信使用を監視する電源管理システムを含めることも望ましい。この電源管理システムは、通信インタフェース回路を介した通信使用が所定の時間にわたって存在しない場合に通信インタフェース回路をシャットダウン（またはパワーダウン）するよう指示し、通信インタフェース回路がシャットダウンされているときに通信使用が検出されると電源投入するよう指示する。発明の概要標準の通信回線プロトコルに従ってコンピュータ・システムにネットワーク通信機能を与える方法および装置について説明する。それには、通信回線の各種特性を検知して、通信回線状態が回線駆動回路またはその他の実質上の電力消費回路へ給電されていないことを示しているときに、電力を節約するようにそれらの回路を制御し又はそれらの回路へ電力を制御する信号を送るインターフェース回路を含んでいる。以下、通信回線上の有効／無効回線信号を検知し、送信回線上の適正／不適正な回線負荷を検知し、送信または受信回路データの存否を検知する実施形態開示する。図面の簡単な説明本発明の特徴および有利な点は本発明による発明の以下の詳細な説明から明らかになろう。第１図は本発明の一実施形態によるデスクトップ・パーソナル・コンピュータと通信するラップトップ・コンピュータの図である。第２図は本発明の記述された実施形態に従って構成されたインタフェース回路の回路図である。第３図は本発明による回線インタフェース回路の別の実施形態を示す回路図である。第４図は、本発明の第２の態様による通信インタフェース回路の好ましい実施形態を示す回路図である。第５図は第４図の通信インタフェース回路の別の実施形態を示す回路図である。第６図は本発明の第３の態様による電源管理システムの好ましい実施形態を示す回路図である。第７図は本発明の第４の態様に従って動作する電源管理システムの別の実施形態を示す回路図である。発明の詳細な説明まず第１図について説明する。同図は、ＲＳ−２３２回線１２でデスクトップ・コンピュータ１４に結合されたラップトップ・コンピュータ１０などのコンピュータ・システムの例を示す。コンピュータ・システムは、例としてネットワークまたはモデムもしくは試験装置などの他の装置に同様に結合されるため、第１図は例示としてのみ示されている。こうしたラップトップ・コンピュータは携帯性を考慮して設計され、外部電源が利用できない場合にも独立したユニットとして使用できるように内蔵の充電式バッテリ（図には示されていない）を備える。ラップトップはバッテリ電源で動作する場合にはいかなる種類の外部装置またはネットワークにも接続せずに動作でき、モデム、プリンタ、またはＲＳ−２３２回線上のその他の装置に接続できる。電源線１６をコンセント１８に差し込むとラップトップ・コンピュータは給電され、通常の動作を行い、必要に応じてバッテリの充電を行う。第２図は本発明の一実施形態に従って構成された第１図のラップトップ１０で使用されるインタフェース回路２０の回路図である。インタフェース回路２０は複数の回線インタフェース回路７０、８０、９０、１００および１１０と、ＡＮＤゲート６６と、単安定回路６８を含む。それぞれの回線インタフェース回路は、各回線のステータスを判定するためにＲＳ−２３２ケーブルでコンピュータに接続できるデータ通信機器（ＤＣＥ）によって制御されるＲＳ−２３２回線を監視する。本発明では、回線インタフェース回路７０、８０、９０、１００、１１０を使ってラップトップをそれぞれ送信可（ＣＴＳ）回線２２、キャリア検知（ＤＣＤ）回線２４、受信データ（ＲＤ）回線２６、データ・セット・レディー（ＤＳＲ）回線２８、およびリング・インジケータ（ＲＩ）回線３０を介してデータ通信機器に結合する。ＣＴＳ回線２２、ＤＣＤ回線２４、ＲＤ回線２６、ＤＳＲ回線２８、およびＲＩ回線３０はＲＳ−２３２通信インタフェース規格の一部で、インタフェース・ケーブル１２内の個々のワイヤとして具体化されている。これに応答して、各回路７０、８０、９０、１００、１１０はそれぞれ信号線７２、８２、９２、１０２、１１２上に単一回線無効信号を生成し、各回線インタフェース回路７０、８０、９０、１００、１１０がネットワークまたは第１図に示すデスクトップ・コンピュータもしくはモデムのような別の通信装置に接続されていることを示す。各信号線７２、８２、９２、１０２、１１２はＡＮＤゲート６６への入力信号線として与えられる。ＡＮＤゲート６６は単安定回路６８へ信号を出力する。次ぎに、すべての回線インタフェース回路がＡＮＤゲートへ回線無効信号を供給したとき、すなわち監視しているＲＳ−２３２回線のいずれにも信号が乗っていないことがわかると、単安定回路６８がマスタ無効信号を回線６９上に生成する。マスタ無効信号は、インタフェース回路２０全体がネットワークにも他の装置にも接続されていないか、または、電源が投入されていないネットワークまたは他の装置に接続されていることを示し、いずれの場合も、ラップトップ・コンピュータは、ＲＳ−２３２回線に接続されたラップトップ・コンピュータの回線駆動回路や受信回路などの他の回路への電源を規制するかシャットダウンするのにそのマスタ無効信号を利用する。再度第２図について説明する。回線インタフェース回路８０、９０、１００、１１０を代表する回線インタフェース回路７０は、インバータ５０、２つの電圧比較器６０、６２、抵抗器５３、およびＡＮＤゲート６４を含む。抵抗器５３は好ましい実施形態では回線負荷が５ｋΩになるようにＣＴＳ入力信号線２２およびアースの間に接続される。ＣＴＳ回線が当該回線を他の電圧で駆動する別の給電された装置に接続されていない限り、抵抗器５３は当該回線をアース電圧に引き込む。電圧比較器６０の反転入力はＣＴＳ回線２２に接続され、極性非反転入力はプラス１ボルト（＋１Ｖ）電源に結合される。電圧比較器６２の非反転入力はＣＴＳ回線２２に接続され、反転入力はマイナス１ボルト（−１Ｖ）電源に結合される。電圧比較器６０および６２の出力はＡＮＤゲート６４の入力に結合され、ＡＮＤゲート６４は回線７２上に単一回線無効信号を生成する。ラップトップ・コンピュータ１０およびデスクトップ・コンピュータ１４がＲＳ−２３２ケーブル１２（第１図）を介して相互に通信している場合、ＣＴＳ回線２２にかかる電圧は通常プラス３（＋３．０）ボルト以上からマイナス３（−３．０）ボルト以下の間で変動する。他の各々の回線インタフェース回路８０、９０、１００および１１０はそれぞれの入力信号線に乗る電圧レベルに応じて同様に動作し、すべての回線インタフェース回路の組み合わせが標準のＲＳ−２３２通信インタフェースのデータ端末機器の入力部を構成する。回線インタフェース回路７０のインバータ５０が内部データ回線５２を駆動している間、回線インタフェース回路７０の電圧比較器６０および６２はＣＴＳ回線２２の電圧レベルの監視を行う。ＣＴＳ回線２２の電圧レベルが−１．０ボルトを超える場合、電圧比較器６２の非反転入力の電圧レベルは反転入力の電圧レベルより高くなる。この結果、電圧比較器６２は論理ＨレベルをＡＮＤゲート６４に印加する。ＣＴＳ回線２２の電圧レベルが＋１．０ボルトを下回る場合、電圧比較器６０の反転入力の電圧レベルは非反転入力の電圧レベルより低くなる。この結果、電圧比較器６０は論理ＨレベルをＡＮＤゲート６４に印加する。したがって、ＣＴＳ回線２２の電圧レベルが−１．０から＋１．０ボルトの間にある場合、すなわち有効なＲＳ−２３２論理レベルに関連付けられた範囲内の場合、電圧比較器６２および電圧比較器６０は共に同時に論理Ｈレベルを出力し、この結果、ＡＮＤゲート６４はＡＮＤゲート６６に印加される単一回線無効信号を出力する。信号ＣＴＳ、ＤＣＤ、ＲＤ、ＤＳＲおよびＲＩのいずれも有効範囲内にない場合、ＡＮＤゲート６６へのすべての入力信号はＨレベルになり、このためＡＮＤゲートの出力信号もＨレベルになる。一つの例外として、状態が変動する信号が−１．０ボルトから＋１．０ボルトの範囲に収まる場合で、指定された無効信号の範囲内の値を一時的にとることがある。その場合は単安定回路６８によって処理される。単安定回路６８は、ＡＮＤゲート６６によってアサートされた新しい無効な（Ｈレベル）信号が論理Ｈレベル状態を少なくとも１０マイクロ秒（μｓ）だけ維持されるまで回線６９の出力信号の現在の有効（Ｌレベル）状態を保つ。１０マイクロ秒は、ＲＳ−２３２回線の一時的状態によって無効信号が誤ってトリガされることを防止するのに十分である。上記の一時的状態はすべてのＲＳ−２３２回線が同時に遷移状態となり、全信号が一時的に無効な電源レベルになる場合に引き起こされる。しかしながら、これらの信号が無効論理レベルにあるのは実質上１０μｓ以内であるため、単安定回路６８はこれらの一時的状態に応じてマスタ無効信号を誤ってアサートすることを有効に防止できる。別の実施形態では、電圧比較器６０をインバータ５０の機能を実行するように設定できる。また別の実施形態では、電圧比較器６２をインバータ５０の機能を実行するように設定することもできる。さらに別の実施形態では、比較器６０および６２の出力はＡＮＤゲートへの１０の入力信号の１つとして直接ＡＮＤゲート６６へ入力される。さらに別の実施形態では、ＣＴＳデータ回線２２上でアサートされた電圧は抵抗器５３を通る電流を検知することで特定できる。前記の−１．０ボルトから＋１．０ボルトまでの信号入力範囲を使えば、この範囲は抵抗器５３を通る−２００μアンペアから＋２００アンペアの電流と同等になる。この範囲内の電流を示す単一回線無効信号は回線７２経由でＡＮＤゲート６６に印加される。第３図に回線インタフェース回路７０のさらに別の実施形態を示す。ここでインバータ５０および抵抗器５３は前述の動作をする。電圧比較器７５の非反転入力はＣＴＳ回線２２に接続され、反転入力はプラス１ボルト（＋１Ｖ）電源に結合される。電圧比較器７６の反転入力はＣＴＳ回線２２に接続され、非反転入力はマイナス１ボルト（−１Ｖ）電源に結合される。電圧比較器７５および７６の出力電圧はＣＴＳ回線の電圧が−１．０ボルトから＋１．０ボルトの範囲内であれば共にＬレベル状態を保ち、ＮＯＲゲート７７に接続されると前述のように回線７２上で単一回線無効信号を生成する。その他の回線インタフェース回路８０、９０、１００、１１０も同様に実施することができる。このように、上記の回線インタフェース回路２０は回線６９上に論理Ｈレベルをアサートし、コンピュータ・システム１０はこの論理Ｈレベルを使って回線駆動回路や受信回路などの、ただし必ずしもこれに限定されないＲＳ−２３２インタフェース規格に従って情報を送受信するインタフェース回路の特定部分への電圧の印加を中断する。回路の特定部分への電圧の印加を中断することで、第１図のコンピュータ・システム１０が消費する電力全体が削減され、充電バッテリがバッテリ充電の間に使用できる継続時間が延長される。この点に関して、本発明による監視回路が常時給電されている間、きわめて低消費電力回路であることを実現できる一方ではるかに高出力の電源回路の制御によってきわめて実質的な消費電力の削減が可能になる。以上、消費電力を削減するコンピュータ・システムを動作する方法および装置について説明してきた。本発明はＲＳ−２３２互換回路を例にとって説明してきたが、例えば例示したＲＳ−４８５やＲＳ−４２２通信規格などの他の通信規格およびインタフェースと併用することもできる。また、図の例では本発明はポータブル・コンピュータ・システム内で使用されているが、低消費電力の機能があるすべての通信システム内に含めることができる。インタフェース回路はコンピュータ・システム１０の介入または制御なしにその回路の各セクションの電源を内部的にオン／オフすることもできる。さらに、コンピュータ・システム１０は無効信号を使ってコンピュータ・システム１０がアクティブなネットワーク、通信システム、またはその他の通信装置に接続しているかどうかをユーザまたは他のソフトウェアに通知することもできる。第２図および第３図に示す上記の発明は、他のアクティブな通信システムに結合されていない時期を受信回路入力で検出する通信インタフェース回路を提供する。上記の接続がされていない通信インタフェース回路はその回路の一定部分への電圧の印加が中断できるように信号を送信する。ただし、本発明に従って他の装置への通信回線の接続または非接続を検出する別の方法として、コンピュータ・システム１０の送信回路出力（データ端末機器の出力）の１つ以上の負荷を検出し、コンピュータ・システム内の送信回路が他の装置に結合されているかどうかを示すステータス信号を送信して、送信回路が他の装置に接続されていない場合に駆動回路などのインタフェース回路の一定部分への電圧の印加を中断できるようにする方法がある。信号伝送使用を検出するとコンピュータ・システム内の給電されていない回路の電源をオンにする電源管理システムを提供することも望ましい。上記の実施形態を第４図に示す。この特定の実施形態では、コンピュータ内のＲＳ−２３２インタフェース回路１２０はインタフェース回路１２２および１２３と、発振器回路１２４と、出力回路１２５などの１つまたは複数の信号線インタフェース回路からなる。２つのＲＳ−２３２送信回路を仮定すると、送信信号は信号線１２６および１２８経由でコンピュータから送信される。それぞれの信号線インタフェース回路１２２および１２３は２つの出力信号を生成し、これらの信号はそれぞれ回線１３０、１３２および１３４、１３６上に送信される。回線１３０および１３４で送信される信号は送信機器の出力信号を示し、ＲＳ−２３２ポート（図示されていない）に送り込まれる。回線１３２および１３６は出力回路１２５への入力となる。インタフェース回路１２０は、以降の各節で詳述するように他の内蔵電源がオンであるかオフであるかにかかわらず動作するような設計になっている。好ましい実施形態では、その他の内蔵電源は回路１２０が生成し、回線１５２が送信する信号によって制御が可能である。信号線インタフェース回路１２３をも表す信号線インタフェース回路１２２は出力駆動回路１６０、２つの電流感度増幅器１６２および１６４、ＯＲゲート１６６および１７０、インバータ１６８およびフィードバック回路１６５を含む。信号線インタフェース１２２は信号線１２６経由で送信するデータを第１図のコンピュータ・システム１０のラップトップから受信する。回線１２６上の信号はＯＲゲート１６６への１つの入力信号として送信され、ＯＲゲートはその出力信号をインバータ１６８に送り込む。ＯＲゲート１６８への第２の入力、すなわちノードＤがこの時点でＬレベルの場合、ＯＲゲートの出力はその第１の入力に従う。インバータ１６８はＯＲゲート１６６の出力の極性を反転し、この極性を反転した信号を出力駆動回路１６０に送り込む。好ましい実施形態では、出力駆動回路１６０は１９９４年６月９日出願の、本発明の譲受人に譲渡された「HIGH S WING INTERFACE STAGE」というタイトルの米国特許出願第０８／２５７１９４号に記載された回路を使って実施することができる。米国特許出願第０８／２５７１９４号の開示は参照により本明細書に組み込まれている。再度、ＯＲゲート１６６への第２の入力（ノードＤ）がＬレベルの場合、送信回路の出力に負荷がかかっている場合、すなわち、送信回路が第１図のデスクトップ・コンピュータ１４の受信回路またはその他の装置に結合されている場合、送信回路の出力（ＲＳ−２３２規格のＴＤ信号）が正電圧であれば電流Ｉ１が抵抗器Ｒ１を通って端末Ｖ₊から回線１３０経由で負荷へ流れる。Ｒ１を通って流れる電流Ｉ１はＲ１の両端に電圧Ｖ１を発生させる。この結果、電流感度増幅器１６２の非反転入力と反転入力間に正の電位差が発生し、電流感度増幅器はこれに応答して論理Ｈレベルすなわち論理「１」出力を生成する。この逆に、送信回路の出力側に負荷があり送信回路出力が負電圧の場合、電流１２は負荷（すなわち、送信回路に結合された装置）から端末Ｖ_-へ流れる。Ｒ２を通って流れる電流１２はＲ２の両端に電圧Ｖ２を発生させる。この結果、電流感度増幅器１６４の非反転出力と反転出力間に正の電位差が発生し、電流感度増幅器１６４はこれに応答して論理Ｈレベルすなわち論理「１」出力を生成する。第４図に示すように、各電流感度増幅器１６２と１６４の出力はＯＲゲート１７０に送り込まれる。このように、いずれかの電流感度増幅器１６２または１６４の出力がＨレベルの場合、ＯＲゲート１７０の出力もＨレベルになり、送信回路側に負荷が存在することを示す。信号線インタフェース回路１２２および１２３の回線１３２および１３６側の出力はそれぞれＯＲゲート１３８に送り込まれ、ＯＲゲートはこれに応答して回線１４０側に出力信号を生成する。ＯＲゲート１３８のこの出力はＯＲゲート１４２に送り込まれ、遅延回路１４６にも送り込まれ、遅延回路は信号を生成して回線１４８経由でＯＲゲート１４２に送り込む。遅延回路１４６はＯＲゲート１３８の出力をＯＲゲート１４２に送り込む際に遅延（例えば１０μｓの遅延）処理を行う。この結果、ＯＲゲート１４２は回線１４０上のパルスの開始から１０ μｓだけ遅れたパルスを生成して回線１４９に送る。この１０μｓの遅延によって送信回路出力信号の遷移時の誤った信号表示が防止できる。このように、１０ μｓの遅延を実現するとＯＲゲート１３８から受信した信号が少なくとも１０μ ｓの間保持される。回線１４９で送信される信号は発振器１５４の出力によってラッチ回路１５０にクロック・パルスとして送り込まれる。好ましい実施形態では、発振器１５４によってラッチ回路１５０は約１００ミリ秒（ｍｓ）ごとにイネーブルにする。したがって、ラッチ回路１５０も約１００ｍｓごとに更新した出力を送信する。回線１５２で送信される信号Ａを使って負荷の存在を表示できる。別の方法として、この信号を使って送信回路の他の部分を制御して送信回路の使用していない部分をシャットダウンすることができる。発振器１５４および信号Ａを使ってフィードバック回路１６５および回線１８０経由で定期的にインタフェース回路１２２、特に出力駆動回路１６０にパルスを送り込んで給電することができる。この処理は送信回路のいずれかのまたはすベての部分がその他の方法で給電されていない場合に送信回路側に負荷があるかどうかを試験するためのものである。第４図に示すように、フィードバック回路１６５はＯＲゲート１７６、インバータ１９０およびＡＮＤゲート１８８を含む。例として出力駆動回路１６０が非アクティブであるためＯＲゲート１７０の出力が論理Ｌレベルである場合を考える。ノードＥが出力駆動回路１６０および電流感度増幅器１６２および１６４への電源を削減またはシャットダウンしている間、この状態はゲート１３８、１４２およびラッチ回路１５０の各出力に反映され、すべて論理Ｌレベルとなる。にもかかわらず発振器１５４は１００ｍｓごとにパルスを生成している。周期が９９ｍｓのこのパルスはインバータ１７２によって極性を反転される。こうして、周期が１ｍｓのパルスＢが１００ｍｓごとに生成され、信号線インタフェース回路１２２をイネーブルにする、すなわち給電する。パルスＢは回線１７４でＯＲゲート１７６への入力の１つとして送信されるが、ラッチ回路１５０の出力は回線１７８でＯＲゲート１７６への第２の入力として送信される。ＯＲゲート１７６の出力ＥはパルスＢによってＨレベルに設定され、回線１８０、１８２および１８４上で出力駆動回路１６０と電流感度増幅器１６２および１６４に送り込まれ、出力駆動回路１６０と電流感度増幅器１６２および１６４をイネーブルにする（給電する）。信号ＡおよびＢがＯＲゲート１７６に送り込まれると、信号Ｂが同様にＡＮＤゲート１８８への入力として回線１８６で送信される。依然としてＬレベル状態の回線１７８で送信される信号Ａはインバータ１９０によって反転されＡＮＤゲート１８８への第２の入力Ｃとして送り込まれる。これに応答して、ＡＮＤゲート１８８はＯＲゲート１６６への入力の１つとしてＨレベルの信号Ｄを送り込み、ＯＲゲート１６６の出力をＨレベルにする。この出力はインバータ１６８で反転され、出力駆動回路１６０に送り込まれてＬレベルの信号として回線１３０に送信される。このように、回線に給電して、１００ｍｓごとに出力駆動回路１６０に入力信号を送り込んで、その他の方法で送信回路に給電されておらずパワーオフまたはパワーダウンの状態で送信回路に負荷が結合されているかどうかを判定することができる。送信回路出力側に負荷が存在する場合、電流は負荷からＲ２へ流れ、電流感度増幅器１６４の出力信号が論理Ｈレベルになる。この信号はＯＲゲート１７０、１３８、１４２、およびラッチ回路１５０の出力でＨレベルになる。ノードＡのラッチ回路出力がＨレベルの場合、ＯＲゲート１７６はノードＥをＨレベルに保持し、ノードＢにかかる１ミリ秒のパルスが消失した後でもノードＥをＨレベルに保持する。この状態は電流感度増幅器のいずれも少なくとも１０マイクロ秒の間負荷を検知しなくなるまで継続し、その後でラッチ回路１５０の出力はＬレベルになる。これによってノードＥはノードＢ上の発振器信号に応答して、誰かがＲＳ−２３２ケーブルを接続したことで負荷が発生したことを示す定期的な通信回線の負荷確認試験を再開する。実際の効果としては、回線試験の１％のデューティ・サイクル（１００ミリ秒に対して１ミリ秒）がこの処理なくしては無駄に消散してしまうエネルギーの９９％が保存される。第４図の回路は出力駆動回路１６０への入力を特定の状態に保持し、駆動回路の電流要件を検出することで通信回線を試験する設計であるが、本実施形態の回路の電流検出機能は対称的なため、出力駆動回路への入力はこの試験でいずれの状態にも保持できる。第５図は第４図の通信インタフェース回路１２０の別の実施形態である。通信インタフェース回路２００は通信インタフェース回路１２０と似ているが、電流感度増幅器１６２および１６４ではなく２つの電圧比較器２０２および２０４を使用している点が異なる。電圧比較器２０２の非反転端子は端子Ｖ₊に接続され、電圧比較器２０２の反転端子は出力駆動回路１６０の出力に接続されている。送信回路出力側に負荷が存在し、送信回路出力がＨレベルの信号の場合、電流１３は端子Ｖ₊から回線１３０経由で負荷へ流れ、抵抗器Ｒ３の両端に電圧Ｖ３を発生させる。２０２の非反転端子と反転端子間に正の電位差が発生し、電圧比較器２０２から論理Ｈレベルの信号が出力され、送信回路出力側に負荷があることを示す。送信回路出力側に負荷が存在し、送信回路出力がＬレベルの信号である場合、電流１４は負荷から端末Ｖ_-に流れ、抵抗器Ｒ４の両端に電圧Ｖ４を発生させる。この結果、電圧比較器２０４の非反転端子と反転端子間に正の電位差が発生する。したがって、電源比較器２０４の出力は論理Ｈレベルとなり、送信回路出力側に負荷が存在することを示す。このように、比較器２０２および２０４の出力は第４図の電流感度増幅器の出力を２倍にし、ＯＲゲート１７０で統合した後で、第４図の出力回路１２５を制御するために使用される。また、第２図、第３図、第４図および第５図に示す上記の本発明は単独で、またはパワーオフ状態から回路に給電する電源管理システムと併用して使用できる。第６図は、本発明の第３の態様による電源管理システム２５０の好ましい実施形態を示す回路図である。電源管理システム２５０は複数のエッジ検出器２５２ａ、ｂ、．．．Ｎを含む。エッジ検出器２５２ａ、ｂ、．．．Ｎはインタフェースに結合された送信回路の入力信号から入力ＴＸ１、ＴＸ２、．．．ＴＸＮ（ＲＳ−２３２風に言えば送信データまたはＴＤ）を受信する。当業者には周知のことであるが、第６図に示す数より多い、または少ない数の入力ＴＸ１、ＴＸ２、．．．ＴＸＮが可能である。各エッジ検出器２５２ａ、ｂ、．．．Ｎの出力はＯＲゲート２５４に送り込まれる。ＯＲゲート２５４の出力Ｘは、好ましくは最後にセットされてから１０秒後回路２５６に送り込まれる。このように、ＯＲゲート２５４の出力の信号遷移が１０秒間検出されないと、再トリガ可能単安定回路２５６がセットされ、再トリ再トリガ可能単安定回路２５６はセット状態に保持され、再トリガ可能単安定回通常の通信では、再トリガ可能単安定回路は１０秒間隔よりも高い頻度でセッて送り込まれる。自動シャットダウン回路２６０からの信号は第２の入力ＨとしてＡＮＤゲート２５８に送り込まれる。例示の実施形態では、自動シャットダウン回路２６０は、送り込まれる信号がすべて無効な場合は出力がＨレベルになる第２図のインタフェース回路１２０の出力を使って実施できる。ＡＮＤゲート２５８の出力Ｉを使って送信駆動回路をパワーアップまたはシャットダウンし、送信回路へのすべての入力が非アクティブで第２図の回路がアクティブなデータ通信機器がＲＳ−２３２ポートに結合されていないことを示している場合に限って出力がＨレベルになる。この出力Ｉを使って、他のシステムとのＲＳ−２３２、ＲＳ−４８５、またはＲＳ−４２２リンクなどの通信リンクが確立されたか切断されたことを示す割込み信号などの信号を生成することもできる。電源管理システム２５０を使って、送信回路または受信回路などのシステムあるいは通信リンクへの電源をオンにしたりオフにしたりできる。第７図について説明する。同図に、標準の通信回線（例えば、ＲＳ−２３２、ＲＳ−４８５、またはＲＳ−４２２信号線）上で所定の期間通信使用が発生しない場合に通信インタフェース回路の一定の回路（例えば、回線駆動回路）への電源を落とす電源管理システムの別の実施形態を示す。通信使用は標準の通信回線（例えば、受信（ＲＸ）ＲＳ−２３２信号線、または送信（ＴＸ）ＲＳ−２３２信号線）の１つでの信号遷移の存在によって判定される。一般に、信号遷移は信号の立ち上がりまたは立ち下がりで発生する。図に示すように、通信インタフェース回路３００は標準の通信回線３０５₁− ３０５_pを介してデータの送受信を行う（ただし、「ｐ」は正の整数）。これらのデータ回線はＴＴＬまたはＣＭＯＳ電圧レベルとＲＳ−２３２電圧レベルに従ってデータを伝播するように設計されることが好ましい。標準の通信回線３０５₁ −３０５_pのそれぞれは、所定の期間通信使用が発生しない場合に通信インタフェース回路の一定の部分（以後、「選択された回路」）への電源を落とす電源管理システム３１５によって監視されるのが好ましい。所定の時間は数分の１秒から数分以上まで好きな範囲に設定できる。さらに詳細に言えば、電源管理システム３１５は複数のエッジ検出器３２０、タイミング回路３２５、およびシャットダウン回路３３０を含む。エッジ検出器３２０のそれぞれのディテクタは標準の通信回線３０５₁−３０５_pの１つに一意的に結合され、これらの回線のいずれかに信号遷移を検出して通信使用を検出し、それに応じてパルスを送信する。エッジ検出器の各出力の論理和が有効にとられ、任意の１つまたは複数のエッジ検出器の出力に応じてリセット信号が送信される。タイミング回路３２５が通信使用を検出すると、「リセット」制御信号線３２６を起動することでエッジ検出器３２０によってリセットされる。エッジ検出器による「リセット」制御信号線３２６の起動は、タイムアウト状態が発生したかどうかによって２つの機能の１つを発生させる。「タイムアウト」状態は所定の時間内にタイミング回路３２５がリセットされない場合に発生する。所定の時間はピン・ストラップ設定、抵抗および静電容量その他の選択などの周知の技法による固定設定またはプログラミング設定による。タイミング回路３２５が所定の時間が経過する前に信号線３２６を介してアクティブなリセット信号を受信すると、タイミング回路３２５はリセットされる。これに応答して、タイミング回路３２５は選択された回路の電源を落とす処理からシャットダウン回路３３０を除外する。別の方法として、タイミング回路３２５がタイムアウト状態で複数の標準通信回線３０５₁−３０５_pの少なくとも１つで通信使用が再開したことを示すアクティブなリセット信号を受信した場合、タイミング回路３２５はリセットされ、信号線３２７を介してシャットダウン回路３３０に選択された回路に給電するよう指示する方法もある。図には示されていないが、タイミング回路３２５は端末カウント値に達するまで周期ごとにカウントを示すカウントアップ・カウンタまたはカウンドダウン・カウンタとして構成できる。端末カウント値と１周期の時間の積は所定時間に等しい。シャットダウン回路３３０は通信インタフェース回路３００（例えば、第４図の電源管理システム）内の他の回路から制御信号を受信して、選択された回路をシャットダウンまたはパワーアップするよう要求できる。同様に、上記のように、シャットダウン回路３３０は通信インタフェース回路からそれぞれタイムアウト状態が発生したかタイムアウト状態で通信使用が検出されたことを示すタイミング回路３２５からの制御信号を受信すると、通信インタフェース回路内の他の回路から制御信号を受信して、選択された回路を自動的にシャットダウンまたはパワーアップするような構成が可能である。上記の実施形態は本発明の一実施形態を例示するものて、本発明の範囲を限定するものと考えてはならない。本発明の他の実施および実施形態は当業者にはすぐに明らかになるであろう。DETAILED DESCRIPTION OF THE INVENTION Communication circuit with network connection detection function Background of the Invention This application is based on U.S. patent application Ser. No. 08 / 315,130, filed Sep. 29, 1994. US patent application Ser. No. 08/5349, filed Sep. 28, 1995, which is a continuation-in-part application. No. 54 is a continuation-in-part application. Both applications are assigned to the assignee of the present invention. . 1.Field of the invention The present invention relates generally to digital communications, and more particularly to communication interface circuits and power supplies. The present invention relates to a management system and a method thereof. 2.Related technology Various communication interfaces to establish simple communication between the computer system and peripheral devices Interface standards are known. One such interface is IBM RS-232 used in many applications, including replacement personal computers There is a serial communication interface standard. Other common standards include RS-485 standard Or RS-422 standard. These digital communications standards are designed and manufactured. Includes standards for communicating between devices with different formulas. Conventionally, computer systems The circuit used to perform the RS-232 communication interface function on the Active and powered even when not connected to Once, computers System is typically powered from a standard outlet and has almost no power available. Due to the exhaustion, no problem occurred even if the power supply was used continuously. However, portable laptops powered by rechargeable batteries and With the recent spread of computers and palmtop computers, this unnecessary power consumption has become a problem. It has become a title. Check the connection status to other systems, Interface circuitry continues to consume the power of the rechargeable battery, The time available to use a separate computer system is reduced. Reduce this unnecessary power consumption and extend the time before the rechargeable battery discharges To detect this when not coupled to another communication system, Communication interface that responds to a signal that interrupts power to certain parts of the interface circuit. It is desirable to provide a source circuit. Communication interface has a communication interface It is also desirable to include a power management system that monitors communication usage by a power circuit. This power management system is used when communication use via the communication interface circuit is prescribed. Shuts down the communication interface circuit if it is not Command to power down) and the communication interface circuit is shut down. Instructs to turn on the power when communication use is detected while the power is on. Summary of the Invention Network communication to computer systems according to standard communication line protocols A method and apparatus for providing a communication function will be described. To that end, various characteristics of the communication line The line condition is detected and the line drive circuit or other substantial power consumption times are detected. To indicate that power is not being supplied to the An interface circuit that controls circuits or sends signals to control power to those circuits. Includes roads. Hereinafter, the valid / invalid line signal on the communication line is detected and the Detect proper / inappropriate line load and detect the existence of transmission or reception circuit data An embodiment will be disclosed. BRIEF DESCRIPTION OF THE FIGURES Features and advantages of the invention will be apparent from the following detailed description of the invention according to the invention. Let's become a crab. FIG. 1 shows a desktop personal computer according to an embodiment of the present invention. FIG. 3 is a diagram of a laptop computer communicating with the computer. FIG. 2 shows an interface circuit constructed in accordance with the described embodiment of the present invention. FIG. FIG. 3 is a circuit diagram showing another embodiment of the line interface circuit according to the present invention. is there. FIG. 4 shows a preferred embodiment of the communication interface circuit according to the second aspect of the present invention. FIG. 3 is a circuit diagram showing an embodiment. FIG. 5 is a circuit diagram showing another embodiment of the communication interface circuit of FIG. . FIG. 6 shows a preferred embodiment of the power management system according to the third aspect of the present invention. FIG. FIG. 7 is another embodiment of a power management system operating in accordance with the fourth aspect of the present invention. It is a circuit diagram showing a state. Detailed description of the invention First, FIG. 1 will be described. The figure shows a desktop with RS-232 line 12. A computer such as a laptop computer 10 coupled to the computer 14; 2 shows an example of a computer system. Computer systems are, for example, network To be similarly coupled to other devices such as modems or modems or test equipment. The figures are shown by way of example only. These laptop computers are portable Designed as an independent unit even when external power is not available. It has a built-in rechargeable battery (not shown) for use. Laptops may be connected to any type of external device or Works without a network connection, modem, printer, or RS-232 Can be connected to other devices on the line. When the power line 16 is plugged into the outlet 18 The laptop computer is powered, performs normal operations, and, if necessary, Charge the battery. FIG. 2 is a laptop 10 of FIG. 1 constructed in accordance with one embodiment of the present invention. FIG. 2 is a circuit diagram of an interface circuit 20 used. The interface circuit 20 A plurality of line interface circuits 70, 80, 90, 100 and 110; It includes a D gate 66 and a monostable circuit 68. Each line interface circuit is To an RS-232 cable to a computer to determine the status of each line Monitors RS-232 lines controlled by connectable data communication equipment (DCE) To watch. In the present invention, the line interface circuits 70, 80, 90, 100, 11 0, each can send a laptop (CTS) line 22, carrier detection ( D CD) line 24, received data (RD) line 26, data set ready (D SR) line 28 and a ring indicator (RI) line 30 Connect to communication equipment. CTS line 22, DCD line 24, RD line 26, DSR Line 28 and RI line 30 are part of the RS-232 communication interface standard. , Embodied as individual wires within the interface cable 12. This In response, each circuit 70, 80, 90, 100, 110 is connected to a signal line 72, respectively. , 82, 92, 102, and 112, and generates a single line invalid signal on each line interface. Interface circuits 70, 80, 90, 100, 110 are shown in the network or FIG. Connected to another communication device such as a desktop computer or modem. To indicate that Each signal line 72, 82, 92, 102, 112 is an input signal to the AND gate 66. Given as a line. AND gate 66 outputs a signal to monostable circuit 68. Next All line interface circuits supply a line invalid signal to the AND gate. The signal is not on any of the monitored RS-232 lines. If so, monostable circuit 68 generates a master invalidation signal on line 69. The master invalidation signal indicates that the entire interface circuit 20 is connected to the network and other devices. Is not connected, or is not powered on to a network or other Connected to this device, and in each case, the laptop computer Data is driven by a laptop computer connected to the RS-232 line. Use it to regulate or shut down power to other circuits, such as Use the master invalidation signal of FIG. 2 will be described again. Line interface circuits 80, 90, 100, The line interface circuit 70 representing the inverter 110 includes an inverter 50, two voltage It includes comparators 60 and 62, a resistor 53, and an AND gate 64. The resistor 53 In the preferred embodiment, the CTS input signal lines 22 and And ground. If the CTS line is driving another supply at another voltage Resistor 53 pulls the line to ground unless it is connected to a live device. Get in. The inverting input of the voltage comparator 60 is connected to the CTS line 22, and the polarity non-inverting input is used. The power is coupled to a plus one volt (+ 1V) power supply. Non-inverting input of voltage comparator 62 Is connected to the CTS line 22, and the inverting input is connected to a minus 1 volt (-1V) power supply. Are combined. The outputs of voltage comparators 60 and 62 are coupled to the input of AND gate 64. AND gate 64 produces a single line invalid signal on line 72. Laptop Computer 10 and desktop computer 14 are RS-232 When communicating with each other via the cable 12 (FIG. 1), Voltage is usually more than plus 3 (+3.0) volts to minus 3 (-3.0) volts. Fluctuate between Each of the other line interface circuits 80, 90, 100 And 110 operate similarly depending on the voltage level on each input signal line, All line interface circuit combinations are standard RS-232 communication interfaces. The input part of the data terminal device of the face is constituted. Inverter 50 of line interface circuit 70 drives internal data line 52 The voltage comparators 60 and 62 of the line interface circuit 70 The voltage level of the line 22 is monitored. The voltage level of the CTS line 22 is -1.0 volts The voltage level of the non-inverting input of the voltage comparator 62 Be higher than the bell. As a result, the voltage comparator 62 changes the logic H level to the AND gate 6 4 is applied. If the voltage level on the CTS line 22 falls below +1.0 volts, The voltage level of the inverting input of the voltage comparator 60 is lower than the voltage level of the non-inverting input. As a result, the voltage comparator 60 applies the logic H level to the AND gate 64. did Thus, the voltage level on CTS line 22 is between -1.0 and +1.0 volts. If, ie, within the range associated with a valid RS-232 logical level, Both the voltage comparator 62 and the voltage comparator 60 simultaneously output a logic H level. As a result, AND gate 64 outputs a single line invalid signal applied to AND gate 66. Power. Signals CTS, DCD, RD, DSR and RI are all within the valid range Otherwise, all the input signals to the AND gate 66 are at the H level, The output signal of the AND gate also goes high. One exception is that the signal that changes state is from -1.0 volts to +1.0 volts. Value within the specified invalid signal range. is there. In that case, it is processed by the monostable circuit 68. The monostable circuit 68 includes A new invalid (H level) signal asserted by the D gate 66 becomes a logic high level. The line 69 is output until the bell state is maintained for at least 10 microseconds (μs). The current valid (L level) state of the force signal is maintained. 10 microseconds is RS-232 It is sufficient to prevent the temporary state of the line from falsely triggering an invalid signal. Minutes. The above temporary state is a state in which all RS-232 lines are in transition state at the same time. This occurs when all signals are temporarily at invalid power levels. But However, these signals are at an invalid logic level within substantially 10 μs. , Monostable circuit 68 erroneously asserts the master invalid signal in response to these temporary conditions. Can be effectively prevented. In another embodiment, voltage comparator 60 is configured to perform the function of inverter 50. Can be set. In another embodiment, the function of the inverter 50 is You can also set it to run. In yet another embodiment, the comparator 60 and And 62 outputs are directly connected to the AND gate as one of the ten input signals to the AND gate. Is input to the server 66. In yet another embodiment, the voltage asserted on CTS data line 22 is It can be specified by detecting the current passing through the arrester 53. From the above -1.0 volt to + With a signal input range of up to 1.0 volt, this range would be -20 through resistor 53. It is equivalent to a current from 0 μA to +200 A. Indicates the current within this range The single line invalid signal is applied to AND gate 66 via line 72. FIG. 3 shows still another embodiment of the line interface circuit 70. Here The inverter 50 and the resistor 53 operate as described above. Non-inverting input of voltage comparator 75 The power is connected to the CTS line 22 and the inverting input is connected to a plus one volt (+ 1V) power supply. Are combined. The inverting input of the voltage comparator 76 is connected to the CTS line 22, and the non-inverting input Is coupled to a minus one volt (-1V) power supply. Of the voltage comparators 75 and 76 The output voltage is within the range of -1.0 volts to +1.0 volts on the CTS line. , The L level is maintained, and when connected to the NOR gate 77, the circuit is turned off as described above. A single line invalid signal is generated on line 72. Other line interface circuit 80 , 90, 100, 110 can be implemented in a similar manner. As described above, the line interface circuit 20 sets the logical H level on the line 69. Is asserted, and the computer system 10 uses this logical H level to drive the circuit. RS-232 interface such as, but not necessarily limited to, dynamic circuits and receiving circuits To a specific part of the interface circuit that sends and receives information according to the interface standard. Interrupt the application of pressure. By interrupting the application of voltage to specific parts of the circuit, Overall computer system 10 consumes less power and rechargeable batteries The available duration during battery charging is extended. In this regard, the present invention That the power consumption of the monitoring circuit Control of a much higher power supply circuit that can be achieved Power consumption can be reduced. Method and apparatus for operating a computer system to reduce power consumption Has been described. The present invention has been described using an RS-232 compatible circuit as an example. However, other communication standards such as the exemplified RS-485 and RS-422 communication standards And an interface. In the example shown in the figure, the present invention Used in a portable computer system, but with low power consumption features In all communication systems. The interface circuit is Power each section of the circuit without the intervention or control of the computer system 10. It can also be turned on / off internally. Further, the computer system 10 The invalid signal is used to activate the network, communication Whether you are connected to a communications system or other communication device Can be notified. The above invention shown in FIGS. 2 and 3 is connected to another active communication system. Provide a communication interface circuit that detects when it is not You. Communication interface circuits that are not connected as described above are connected to certain parts of the circuit. A signal is transmitted so that the application of the voltage can be interrupted. However, according to the present invention, Another way to detect the connection or disconnection of a communication line to a device is to use a computer -Detect one or more loads of the transmission circuit output (output of the data terminal equipment) of the system 10. To determine if the transmitting circuitry in the computer system is coupled to other equipment. Status signal indicating that the transmission circuit is not connected to another device. Can interrupt the application of voltage to certain parts of the interface circuit, such as the drive circuit There is a way to do that. Detects the use of signal transmission and detects It is also desirable to provide a power management system that turns on unpowered circuits. Good. The above embodiment is shown in FIG. In this particular embodiment, the The RS-232 interface circuit 120 includes interface circuits 122 and 12 3, one or more signal line inputs such as an oscillator circuit 124 and an output circuit 125. Interface circuit. Assuming two RS-232 transmission circuits, the transmission signal Is transmitted from the computer via signal lines 126 and 128. Each letter Line interface circuits 122 and 123 generate two output signals, Are transmitted on lines 130, 132 and 134, 136, respectively. Times The signals transmitted on lines 130 and 134 represent the output signals of the transmitting device, RS-2 Feed into 32 ports (not shown). Lines 132 and 136 go out This is an input to the force circuit 125. As described in detail in the following sections, the interface circuit 120 has other built-in power supplies turned off. It is designed to work whether it is on or off. Preferred In other embodiments, other internal power is generated by circuit 120 and transmitted by line 152. Can be controlled by the following signals. The signal line interface circuit 122, which also represents the signal line interface circuit 123, Output drive circuit 160, two current sensitive amplifiers 162 and 164, OR gate 1 66 and 170, an inverter 168 and a feedback circuit 165. The signal line interface 122 transmits data transmitted via the signal line 126 to the Received from the laptop of the computer system 10. The signal on line 126 is It is transmitted as one input signal to OR gate 166, and its output signal Is sent to the inverter 168. The second input to OR gate 168, ie, If node D is now low, the output of the OR gate will follow its first input. U. Inverter 168 inverts the polarity of the output of OR gate 166 and reverses this polarity. The inverted signal is sent to the output drive circuit 160. In a preferred embodiment, the output drive The circuit 160 is a "HIGH S" filed on June 9, 1994, assigned to the assignee of the present invention. US Patent Application No. 08 / 257,194 entitled "WING INTERFACE STAGE" This can be implemented using the circuit described in (1). US Patent Application 08/257 The disclosure of No. 194 is incorporated herein by reference. Again, when the second input (node D) to the OR gate 166 is at L level, transmission When the output of the circuit is loaded, that is, the transmitting circuit Coupled to the receiving circuit or other device of the laptop computer 14, If the output of the transmission circuit (TD signal of the RS-232 standard) is a positive voltage, the current I1 Terminal V through anti-armor R1₊To the load via line 130. Flow through R1 Current I1 generates a voltage V1 across R1. This results in a current sensitive amplifier 162 produces a positive potential difference between the non-inverting input and the inverting input, Generates a logic high level, that is, a logic "1" output. Conversely, if there is a load on the output side of the transmitting circuit and the transmitting circuit output is a negative voltage, 12 from the load (ie, the device coupled to the transmitting circuit) to the terminal V_-Flows to R The current 12 flowing through 2 produces a voltage V2 across R2. As a result, A positive potential difference is generated between the non-inverted output and the inverted output of the current sensitivity amplifier 164, and the current sensitivity Amplifier 164 responds by generating a logic high level, ie, a logic "1" output. . As shown in FIG. 4, the output of each current sensitive amplifier 162 and 164 is OR gate 1 It is sent to 70. Thus, either current sensitive amplifier 162 or 16 4 is at the H level, the output of the OR gate 170 is also at the H level, Indicates that a load exists on the roadside. On the lines 132 and 136 side of the signal line interface circuits 122 and 123 Each output is fed to an OR gate 138, which responds in response. An output signal is generated on the line 140 side. This output of OR gate 138 is OR gate 1 42, and also to delay circuit 146, which generates a signal The signal is sent to the OR gate 142 via the line 148. The delay circuit 146 is an OR gate 1 38 (for example, a delay of 10 μs) when sending the output of Work. As a result, the OR gate 142 outputs 10 pulses from the start of the pulse on the line 140. A pulse delayed by μs is generated and sent to the line 149. This 10 μs delay Thus, an erroneous signal display at the time of transition of the transmission circuit output signal can be prevented. Thus, 10 When a delay of μs is realized, the signal received from OR gate 138 is at least 10 μ It is held for s. The signal transmitted on line 149 depends on the output of oscillator 154 The clock pulse is sent to the latch circuit 150. In the preferred embodiment The latch 154 is triggered by the oscillator 154 approximately every 100 milliseconds (ms). Navel. Therefore, the latch circuit 150 was also updated about every 100 ms. Send output. Signal A transmitted on line 152 can be used to indicate the presence of a load. Another way and This signal is used to control other parts of the transmitting circuit and not to use the transmitting circuit. Parts can be shut down. Feedback circuit 165 and line 18 using oscillator 154 and signal A 0 to the interface circuit 122, in particular, the output drive circuit 160 And power can be supplied. This process can be performed on any or all of the transmitter circuits. Is there a load on the transmitting circuit when all parts are not powered by other means? It is for testing whether or not. As shown in FIG. 165 includes OR gate 176, inverter 190 and AND gate 188 . As an example, since the output drive circuit 160 is inactive, the output of the OR gate 170 is Consider the case where the force is at a logic L level. Node E is connected to output drive circuit 160 and power supply. Power supply to flow sensitive amplifiers 162 and 164 is reduced or shut down During this time, this state is reflected on the outputs of the gates 138 and 142 and the latch circuit 150. Are all at the logical L level. Nevertheless, oscillator 154 every 100ms Pulse is generated. This pulse having a period of 99 ms is generated by the inverter 172. The polarity is reversed. Thus, a pulse B having a cycle of 1 ms is output every 100 ms. Generated and enable the signal line interface circuit 122, ie, power supply I do. Pulse B is transmitted on line 174 as one of the inputs to OR gate 176 However, the output of latch circuit 150 is the second input to OR gate 176 on line 178. Sent as The output E of the OR gate 176 is set to the H level by the pulse B. The output drive circuit 160 on lines 180, 182 and 184 to increase current sensitivity. The output drive circuit 160 and the current sensitivity amplifier 1 are sent to the width units 162 and 164. Enable (power) 62 and 164. When signals A and B are OR gated Signal 176, signal B is also applied as an input to AND gate 188. Sent on line 186. The signal transmitted on the line 178 still in the L level state Signal A is inverted by inverter 190 and applied to a second input C Sent as In response, AND gate 188 turns on OR gate 166. The H level signal D is sent as one of the inputs to the Set to H level. This output is inverted by an inverter 168 and output drive circuit 160 And transmitted to the line 130 as an L-level signal. In this manner, power is supplied to the line, and the input signal is input to the output drive circuit 160 every 100 ms. Signal, the power is turned off or the transmission circuit is not powered in any other way. Determining if a load is coupled to the transmit circuit in power-down state Can be. If a load is present at the output of the transmitter, current will flow from the load to R2, The output signal of the current sensitivity amplifier 164 becomes a logic H level. This signal is an OR gate It goes to H level at the outputs of 170, 138, 142 and the latch circuit 150. No When the output of the latch circuit of the node A is at the H level, the OR gate 176 drives the node E to the H level. And keep node E even after the 1 ms pulse on node B has disappeared. Hold at H level. This condition means that at least 10 It continues until the load is no longer detected for one second, and then the output of the latch circuit 150 Becomes L level. This causes node E to respond to the oscillator signal on node B. , A period indicating that somebody has connected the RS-232 cable to generate a load Restarts the load check test of the typical communication line. Actual effect is 1% of line test Duty cycle (1 ms for 100 ms) Saves 99% of the energy that is wasted. The circuit of Fig. 4 is output Hold the input to the drive circuit 160 in a specific state and detect the current requirements of the drive circuit Therefore, the current detection function of the circuit of this embodiment is not As a result, the input to the output drive circuit can be held in either state in this test. FIG. 5 shows another embodiment of the communication interface circuit 120 of FIG. communication The interface circuit 200 is similar to the communication interface circuit 120 except that the current Instead of the sensitivity amplifiers 162 and 164, two voltage comparators 202 and 204 are used. The point of using is different. The non-inverting terminal of the voltage comparator 202 is the terminal V₊Connected to , The inverting terminal of the voltage comparator 202 is connected to the output of the output driving circuit 160. When a load exists on the output side of the transmission circuit and the output of the transmission circuit is an H level signal, the current 1 3 Is the terminal V₊Flows to the load via the line 130 and generates a voltage V3 across the resistor R3. Let it live. A positive potential difference is generated between the non-inverting terminal and the inverting terminal of 202, and the voltage comparator 202 outputs a signal of a logic H level, and confirms that there is a load on the transmission circuit output side. Show. When there is a load on the output side of the transmission circuit and the output of the transmission circuit is an L level signal, The current 14 is applied to the terminal V from the load._-To generate a voltage V4 across the resistor R4. . As a result, a positive potential difference occurs between the non-inverting terminal and the inverting terminal of the voltage comparator 204. You. Therefore, the output of the power supply comparator 204 becomes a logic H level, Indicates that there is a load on the side. Thus, the outputs of comparators 202 and 204 After doubling the output of the current-sensitive amplifier of FIG. 4 is used to control the output circuit 125 of FIG. In addition, the above-mentioned present invention shown in FIGS. 2, 3, 4 and 5 is used alone or Or can be used in conjunction with a power management system that supplies power to the circuit from the power-off state . FIG. 6 shows a preferred embodiment of a power management system 250 according to the third aspect of the present invention. It is a circuit diagram showing a state. The power management system 250 includes a plurality of edge detectors 252a, b,. . . Including N . The edge detectors 252a, b,. . . N is the transmitting circuit coupled to the interface From the input signals TX1, TX2,. . . TXN (Sent to RS-232 style) Communication data or TD). As is well known to those skilled in the art, FIG. More or less inputs TX1, TX2,. . . TXN is possible You. Each edge detector 252a, b,. . . N output is sent to OR gate 254 I will. The output X of OR gate 254 is preferably 10 times since last set. In seconds The signal is sent to the circuit 256. Thus, the signal transition at the output of the OR gate 254 is If not detected for 10 seconds, the retriggerable monostable circuit 256 is set and The retriggerable monostable circuit 256 is held in the set state, and the retriggerable monostable circuit In normal communication, retriggerable monostable circuits are set more frequently than every 10 seconds. Is sent. The signal from the automatic shutdown circuit 260 is the second input H Is sent to the AND gate 258. In the illustrated embodiment, an automatic shut down The output of the logic circuit 260 becomes H level when all the signals to be sent are invalid. This can be implemented using the output of the interface circuit 120 of FIG. AND gate 2 Power up or shut down the transmit drive circuit using output I at 58 When all inputs to the communication circuit are inactive and the circuit of FIG. Only if the communication device indicates that it is not connected to the RS-232 port The output goes high. Using this output I, RS-232 with other systems, Communication link such as RS-485 or RS-422 link established or disconnected It is also possible to generate a signal such as an interrupt signal indicating that the operation has been performed. Power management system The system 250 is used to transmit or receive signals from a system such as a transmitting circuit or a receiving circuit. Can be turned on and off. FIG. 7 will be described. The figure shows a standard communication line (for example, RS-232, (RS-485 or RS-422 signal line) for a predetermined period of time. Power to certain circuits (for example, line drive circuits) of the communication interface circuit 5 illustrates another embodiment of a power down management system. Communication is a standard communication line (Eg, a receive (RX) RS-232 signal line, or a transmit (TX) RS-232 One of the signal lines). Generally, signal transitions Occurs at the rising or falling edge of the signal. As shown, the communication interface circuit 300 is a standard communication line 305.₁− 305_p(Where "p" is a positive integer). these Data lines follow TTL or CMOS voltage levels and RS-232 voltage levels. It is preferably designed to propagate data. Standard communication line 305₁ −305_pEach communication interface is used when communication usage does not occur for a predetermined period. Power line to power down certain parts of the base circuit (hereafter "selected circuit") It is preferably monitored by the management system 315. The predetermined time is a fraction of a second It can be set to any range up to several minutes. More specifically, the power management system 315 includes a plurality of edge detectors 320, It includes a timing circuit 325 and a shutdown circuit 330. Edge detector Each of the detectors 320 is a standard communication line 305₁−305_pUnique to one of To detect signal transitions on any of these lines to detect communication usage. And transmit a pulse accordingly. The OR of each output of the edge detector is taken effectively. And a reset signal is sent in response to the output of any one or more edge detectors. It is. When the timing circuit 325 detects the use of communication, the "reset" control signal line 32 6 is activated by the edge detector 320 to reset. Edge detector Activation of the “reset” control signal line 326 due to a timeout condition Depending on whether or not, one of two functions is generated. The "timeout" state is Occurs when the timing circuit 325 is not reset in time. Predetermined time Uses well-known techniques such as pin strap settings, resistance and capacitance and other choices. Depending on fixed setting or programming setting. The timing circuit 325 activates via the signal line 326 before a predetermined time elapses. Upon receiving the active reset signal, the timing circuit 325 is reset. In response, the timing circuit 325 determines whether to turn off the power of the selected circuit. Therefore, the shutdown circuit 330 is excluded. Alternatively, the timing circuit 32 5 is a timeout state and a plurality of standard communication lines 305₁−305_pAt least one of If an active reset signal indicating that communication use has been resumed at The imaging circuit 325 is reset, and the shutdown circuit is connected via the signal line 327. There is also a way to instruct 330 to power the selected circuit. Although not shown, the timing circuit 325 waits until the terminal count value is reached. Count up counter or count down counter Can be configured as a counter. The product of the terminal count value and the time of one cycle is equal to the predetermined time New The shutdown circuit 330 is a communication interface circuit 300 (for example, FIG. Power management system) receives control signals from other circuits in the Can be requested to shut down or power up. Similarly, as above , The shutdown circuit 330 times out from the communication interface circuit. Timing indicating that communication usage has been detected due to status occurrence or timeout status When the control signal from the communication circuit 325 is received, another circuit in the communication interface circuit is received. Control signal from the circuit to automatically shut down or power down the selected circuit. A configuration that allows a warm-up is possible. The above embodiments are merely examples of the present invention and limit the scope of the present invention. Do not assume that Other implementations and embodiments of the invention will be apparent to those skilled in the art. It will be clear soon.

【手続補正書】特許法第１８４条の８第１項【提出日】１９９７年１０月２８日【補正内容】補正請求の範囲１．標準の通信回線に接続されるインタフェース回路であって、通信回線に接続され、第１の回路および他の装置に接続された通信回線の所定の特性を検出する第１の回路と、第１の回路に結合され、通信回線の所定の特性が検出されたか否かを示す制御信号を出力する第２の回路と、第２の回路に結合され、パワーオフ状態で第１の回路を定期的に再起動して通信回線の所定の特性の検出を試みるタイミング回路とを備えるインタフェース回路。２．少なくとも２本の標準の通信回線に接続されるインタフェース回路であって、通信回線に接続され、少なくとも２本の各通信回線上での有効信号レベルの有無を検出する第１の回路と、第１の回路に結合され、少なくとも２本の回線のいずれかの上で有効信号レベルが検出されないことを示す制御信号を出力する第２の回路とを備えるインタフェース回路。３．いずれかの回線上で有効信号レベルが検出されないことに応答して、インタフェース回路に関連する回路を非アクティブにして、その消費電力を低減する電力制御回路をさらに備える請求項２に記載のインタフェース回路。４．標準の通信回線に接続されるインタフェース回路であって、通信回線に接続される回線ドライバを含み、回線ドライバがオンのとき、回線ドライバ上の負荷の有無を検出する回路である第１の回路と、第１の回路に結合され、回線駆動回路の負荷の存否を示す制御信号を送信し、回線駆動回路に負荷がないことを検出すると回線駆動回路への電源をオフにする第２の回路とを備えるインタフェース回路。５．標準の通信回線に接続される通信回線接続を監視する方法であって、（ａ）通信回線接続を監視して、通信回線接続および他の装置に接続された通信回線の所定の特性の有無を検出するステップと、（ｂ）通信回線の所定の特性が検出されたか否かを示す制御信号を供給するステップと、（ｃ）通信回線の所定の特性の未検出に応じて関連付けられた回路を非アクティブにしてその回路の消費電力を削減するステップと、（ｄ）選択された時間周期で関連付けられた回路を再度アクティブにして通信回線の所定の特性の検出を試みるステップとを含む方法。６．（ａ）関連する標準の通信回線に接続された少なくとも２つの通信回線コネクションを監視して少なくとも２つの標準の通信回線のそれぞれで有効な信号レベルの存否を検出するステップと、（ｂ）少なくとも２つの標準の通信回線のいずれでも有効な信号レベルが未検出であったことを示す制御信号を送信するステップとを含む方法。７．標準の通信回線に連結される接続を監視する方法であって、（ａ）前記接続に連結される回線ドライバを監視して、回線ドライバがオンのとき、回線ドライバ上の負荷の有無を検出するステップと、（ｂ）回線ドライバ上の負荷の有無を示す制御信号を供給するステップと、（ｃ）回線駆動回路をパワーオフ状態からパワーオン状態に定期的に切り替えることで制御信号を更新するステップとを含む方法。８．回線ドライバ上に負荷がないことが検出されたとき、回線ドライバをオフにするステップをさらに含む請求項７に記載の方法。９．通信インタフェース回路に接続された複数の標準通信回線を監視する方法であって、（ａ）タイミング回路を始動するステップと、（ｂ）複数の標準通信回線のうちの１本上での通信活動を検出するために、複数の標準通信回線のそれぞれを監視するステップと、（ｃ）複数の標準通信回線のうちの１本上で通信活動を検出すると、タイミング回路に制御信号を与えるステップと、（ｄ）制御信号を受け取ると、タイミング回路をリセットするステップと、（ｅ）規定の時間が経過する前にタイミング回路が制御信号を受け取った場合、通信インタフェース回路の選択した回路に供給される電力を維持するステップとを含む方法。１０．複数の標準通信回線を監視することによってインタフェース回路内の電力を保存するための電力管理システムであって、複数の標準通信回線に結合され、複数の標準通信回線の少なくとも１本上で通信活動が存在するかどうかを判定する検出回路と、インタフェース回路内の回路の電力使用量を調節するシャットダウン回路と、検出回路およびシャットダウン回路に結合され、規定の時間にわたって通信活動がないことを前記検出回路が検出すると、回路の電力使用量を調節するよう前記シャットダウン回路に通知するタイミング回路とを備えるシステム。[Procedure of Amendment] Article 184-8, Paragraph 1 of the Patent Act [Date of Submission] October 28, 1997 [Details of Amendment ] Claims for Amendment An interface circuit connected to the standard communication line, the first circuit being connected to the communication line, detecting a predetermined characteristic of the communication line connected to the first circuit and another device; A second circuit coupled to the circuit for outputting a control signal indicating whether or not a predetermined characteristic of the communication line is detected; and a second circuit coupled to the second circuit for periodically controlling the first circuit in a power-off state. A timing circuit for restarting and trying to detect a predetermined characteristic of the communication line. 2. An interface circuit connected to at least two standard communication lines, the first circuit being connected to the communication lines and detecting presence / absence of a valid signal level on each of the at least two communication lines; A second circuit coupled to the second circuit and outputting a control signal indicating that no valid signal level is detected on any of the at least two lines. 3. 3. The interface circuit according to claim 2, further comprising: a power control circuit configured to deactivate a circuit associated with the interface circuit in response to no valid signal level being detected on one of the lines to reduce power consumption thereof. . 4. A first circuit which is an interface circuit connected to a standard communication line, the circuit including a line driver connected to the communication line, and a circuit for detecting the presence or absence of a load on the line driver when the line driver is on; A second circuit, coupled to the first circuit, for transmitting a control signal indicating the presence or absence of a load on the line drive circuit, and for turning off the power to the line drive circuit when detecting that there is no load on the line drive circuit; An interface circuit comprising: 5. A method of monitoring a communication line connection connected to a standard communication line, comprising the steps of: (a) monitoring the communication line connection to determine whether or not a communication line connection and a communication line connected to another device have predetermined characteristics; Detecting; (b) providing a control signal indicating whether a predetermined characteristic of the communication line has been detected; and (c) determining a circuit associated with the non-detection of the predetermined characteristic of the communication line. Deactivating and reducing the power consumption of the circuit; and (d) reactivating the associated circuit for a selected time period to attempt to detect certain characteristics of the communication line. 6. (A) monitoring at least two communication line connections connected to an associated standard communication line to detect the presence or absence of a valid signal level on each of the at least two standard communication lines; Transmitting a control signal indicating that a valid signal level has not been detected on any of the two standard communication lines. 7. A method for monitoring a connection connected to a standard communication line, comprising the steps of: (a) monitoring a line driver connected to the connection, and detecting whether a load on the line driver is present when the line driver is on. (B) supplying a control signal indicating the presence or absence of a load on the line driver; and (c) updating the control signal by periodically switching the line drive circuit from a power-off state to a power-on state. And a method comprising: 8. The method of claim 7, further comprising turning off the line driver when it is detected that there is no load on the line driver. 9. A method for monitoring a plurality of standard communication lines connected to a communication interface circuit, comprising: (a) starting a timing circuit; and (b) communicating communication activity on one of the plurality of standard communication lines. Monitoring each of the plurality of standard communication lines for detection; and (c) providing a control signal to the timing circuit upon detecting communication activity on one of the plurality of standard communication lines; d) receiving the control signal, resetting the timing circuit; and (e) reducing the power supplied to the selected circuit of the communication interface circuit if the timing circuit receives the control signal before the specified time has elapsed. And maintaining. 10. A power management system for conserving power in an interface circuit by monitoring a plurality of standard communication lines, wherein the power management system is coupled to the plurality of standard communication lines and communication activity occurs on at least one of the plurality of standard communication lines. A detection circuit for determining whether or not there is; a shutdown circuit for adjusting power usage of a circuit in the interface circuit; and a detection circuit coupled to the detection circuit and the shutdown circuit, wherein the detection circuit determines that there is no communication activity for a predetermined time. A timing circuit that, upon detection, notifies the shutdown circuit to adjust the power usage of the circuit.

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＪＰ，ＳＧ (72)発明者フォックス，ブレット・ジェイアメリカ合衆国・94043・カリフォルニア州・マウンテンビュー・セントラルアヴェニュ・234 (72)発明者シエ，スイ・ピンアメリカ合衆国・94024・カリフォルニア州・ロスアルトス・ニューキャッスルドライブ・1927 (72)発明者デンマーク，ロバート・ブルースアメリカ合衆国・92612・カリフォルニア州・アーヴィン・ストーンクリフアイル・146────────────────────────────────────────────────── ─── Continuation of front page (81) Designated countries EP (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, L U, MC, NL, PT, SE), JP, SG (72) Inventor Fox, Brett Jay United States / 94043 / California Mountain View Central Av Menu 234 (72) Inventor Shie, Sui Pin United States / 94024 / California Los Altos, Newcastle Live 1927 (72) Inventor Robert Bruce, Denmark United States 92612 California Irvine Stonecliffe Eye Le 146

Claims

[Claims] 1. An interface circuit connected to a standard communication line, A predetermined communication line connected to the communication circuit and connected to the first circuit and other devices; A first circuit for detecting the characteristic of A control coupled to the first circuit for indicating whether a predetermined characteristic of the communication line has been detected; A second circuit for providing a signal; An interface circuit comprising: 2. A standard intended to be controlled by a communication device coupled to the other side of the line An interface circuit connected to a communication line of It is connected to a communication line and is used to detect the presence or absence of a valid signal level on each line. One circuit, Coupled to the first circuit to ensure that no valid signal level is detected on any of the lines. And a second circuit for providing a control signal indicating: 3. In response to no valid signal level being detected on any of the lines, Power control for deactivating circuits related to the face circuit and reducing its power consumption 3. The interface circuit according to claim 2, further comprising a circuit. 4. An interface circuit connected to a standard communication line, Includes a line driver connected to the communication line, and when the line driver is on, the line A first circuit that is a circuit for detecting the presence or absence of a load on the driver; And a control signal coupled to the first circuit for indicating the presence or absence of a load on the line driver. And a second circuit. 5. A method of monitoring a communication line connection connected to a standard communication line, (A) The communication line connection is monitored, and the communication line connection and communication connected to other devices are monitored. Detecting the presence or absence of predetermined characteristics of the line; (B) providing a control signal indicating whether a predetermined characteristic of the communication line has been detected; And A method that includes 6. Intended to be controlled by a communication device coupled to the other end of the line. Monitoring a communication line connection connected to a standard communication line, (A) Monitoring the communication line connection to detect the presence or absence of a valid signal level on each line Steps and (B) Provides a control signal indicating that no valid signal level is detected on any line The steps of: 7. A method of monitoring a connection connected to a standard communication line, (A) Monitor the line driver connected to the connection in the previous period and confirm that the line driver is on. Detecting the presence or absence of a load on the line driver; (B) providing a control signal indicating the presence or absence of a load on the line driver; A method that includes 8. Turn off the line driver when it detects that there is no load on the line driver The method of claim 7, further comprising the step of: 9. By monitoring multiple standard communication lines connected to the communication interface circuit So, (A) starting a timing circuit; (B) To detect communication activity on one of the plurality of standard communication lines, Monitoring each of the standard communication lines of (C) When communication activity is detected on one of the plurality of standard communication lines, Providing a control signal to the circuit; (D) resetting the timing circuit upon receiving the control signal; (E) If the timing circuit receives the control signal before the specified time has elapsed, Maintaining power supplied to the selected circuit of the communication interface circuit; A method that includes 10. Power in interface circuits by monitoring multiple standard communication lines A power management system for storing Coupled to a plurality of standard communication lines and communicated on at least one of the plurality of standard communication lines. A detection circuit for determining whether there is communication activity; A shutdown circuit for adjusting power consumption of a circuit in the interface circuit; It is coupled to a detection circuit and a shutdown circuit, and communicates for a specified time. When the detection circuit detects that there is no motion, the power consumption of the circuit is adjusted before it is adjusted. And a timing circuit for notifying the shutdown circuit. A system comprising: