JPH11501488A

JPH11501488A - 可変長デコーダ

Info

Publication number: JPH11501488A
Application number: JP9524135A
Authority: JP
Inventors: マイケルバクムツキー
Original assignee: フィリップスエレクトロニクスネムローゼフェンノートシャップ
Priority date: 1995-12-28
Filing date: 1996-12-06
Publication date: 1999-02-02
Also published as: KR19980702418A; EP0812494A1; US5757295A; WO1997024809A1

Abstract

(57)【要約】本発明は、HDTV用のディジタルビデオデータの復号化に特に適した可変長デコーダである。この可変長デコーダは、単一クロックサイクルで、MPEGデータ流中のペイロードを並列の制限コードワードに復号化し、そして単一クロックサイクルで、MPEGデータ流中のセットアップデータを単一の非制限コードワードに変換する。ペイロードデータがMPEGデータ流のおよそ９５％が形成することにより、従来のＶＬＤよりも著しくクロックレートが低くても、本発明のＶＬＤのスループットが従来のＶＬＤのスループットよりも著しく高くなる。

Description

【発明の詳細な説明】可変長デコーダ技術分野本発明は、一般的にデータ通信システムで使用する可変長デコーダに関するもので、特に、高品位テレビジョン（HDTV：High Definition Television）用のディジタルビデオデータを復号化する可変長デコーダに関する。背景技術ディジタルビデオデータ送信システムにおいて、ビデオデータは、符号化されたディジタルビデオデータを復号化する受信機に送信される前に符号化される。復号化されたディジタルビデオデータは、連続する信号処理段に出力される。このようなシステムのデータスループット及びメモリ効率を上げるため、ディジタルビデオデータを圧縮及び符号化するため、統計的圧縮アルゴリズムが使用される。圧縮アルゴリズムの一例は、ハフマン符号化アルゴリズムである。データの圧縮は特に、固定長コードワードよりも可変長コードワードに分割されたデータ流をもたらす。可変長復号化器は、圧縮データ流を有する可変コードワードを復号化する。可変長コードワード群を復号化するために利用可能な方法は、いくつか存在する。最も一般的な方法は、ツリー検索アルゴリズム及テーブル参照技術である。ツリー検索アルゴリズムは、終端及び入力ビット流中のコードワード個々の値を介してビット毎の検索を使用する。符号化ツリーは、既知のコードワードの葉を有する。符号化ツリーの幹から始りかつ、符号化ツリーの異なる枝に対してビット毎に継続する復号化工程は、それぞれ連続するビット単位の流れの復号化値に依存する。最終的には葉に到り、そしてコードワードの最終が検出される。コードワードは、この場合、ビット流の休止により分割され、そして検出されたコードワード値が参照されかつ、可変長デコーダから出力される。ツリー検索アルゴリズムを使用したビット流の復号化は、象徴的なレートよりも遅いビットレートで復号化処理が実施されるため、多くの高速装置に対しては遅すぎる。この結合において、このビットレートでビット流を復号化することは、HDTVデコーダが要求する象徴的なピークレートを満足しない。可変長デコーダのデータスループットを向上させるため、Sun氏等により発明された米国特許第5173695号に開示されたようなテーブル参照デコーダが開発された。このようなデコーダは、必要に応じて本発明に応用する。上述の米国特許のテーブル参照符号器は、入力において可変ワード長復号化されたビット流を受信し、ビット流である最大長コードワードの長さに等しい並列ビット群を出力するレートバッファの出力に結合される。このビット群は、カスケードラッチに読みとられる。各ラッチにおけるカスケード群は、マルチビット入力と、テーブル参照デコーダに対するスライド復号窓からなるバレルシフタに入力される。制御信号は、検出された各コードワードを、バレルシフターの復号窓の位置に直接シフトする。各コードワードを検出するため、デコーダ窓の初期ビットが、テーブル参照デコーダに用意されたコードワードと比較される。コードワードが検出された場合、対応するコードワード長が、丁度復号化されたワードのビット数により符号化窓を直接シフトする制御信号を生成するために適切な演算が為されたコードワードを有するアキュムレータの値に付加される。第１ラッチのビットの全てが復号化された場合、バッファの次のビット群が第２ラッチに入力され、第２ラッチの所望のビット群が第１ラッチに転送される。復号化窓はこの場合、非復号化シーケンス中の次のコードワードの始めにシフトされる。デコーダのシフト及びコードワードの復号化は、一つのクロックサイクルで実施される。この結果、テーブル参照デコーダは、ビット長に依存しないクロックサイクル毎の或るコードワードの復号化に適応し、この結果、ツリー検索アルゴリズムのデコーダよりもデコーダのデータスループットが著しく向上する。民生用のHDTV機器において、ピークシンボルレートがおよそ１億個のコードワード／秒で、単一の可変長デコーダのシンボルレートで全ての画像の復号化を実現できる。HDTVシステムにおいて、画像表示時間中に、レートバッファからの入力画像を処理するために可変長デコーダ（VLD）が使用される。VLDは、表示装置の解像度と表示時間に依存するピークシンボルレート（PSR）でデータ流中のワードを復号化しなければならない。MPEGプロトコルを使用するHDTVシステム用には、１秒当り１億もしくはそれ以上のコードワードのVLDスループットが要求される。この様なスループットを有するVLDの改善に関する技術的な問題に加えて、大容量レートバッファを有する高速VLDインタフェースは、実現するためのメモリが大変高価である。この問題は、より高速化のため、非同期型DRAMのようなより低速で安価なメモリ素子でなく、スタティックRAM（SRAM）及び同期D RAM（SDRAM）を使用しなければならない場合には一層重要である。もちろん、メモリの価格は、HDTVのような民生機器において非常に重要な要素である。現在の手法において、HDTVシステムは、並行して画像の異なる部分を復号化するため、多重VLDを使用する多重処理経路に区分けされる。この様な手法において、VLDが大きな問題となる。画像の各区画が画像情報の略々全てを含んでも良いため、多重に寄与するピンポンバッファがVLDの全てとレートバッファの間に要求され、この結果、システムに要求されるビット流メモリの数が著しく上昇する。例えば、８つの並行VLDを有する区画された復号化システムは、８つのピンポンバッファが必要で、ピンポンバッファのそれぞれは、レートバッファの２倍のサイズである。この結果、単一VLDを有するシステム上では因数が１６であるため、要求されるバッファメモリの総数が上昇する。上述及び以降の内容から、現在利用可能な技術の上述の様な問題点及び欠点を克服する可変長デコーダに関する技術の必要性が明かに存在することが期待され、さらに区画HDTVデコーダよりも単一VLD-HDTVデコーダを応用使用できることが期待されている。より明確には、デジタルビデオデータの処理に適応するデジタルスループットを有するが、クロックレートが低い可変長デコーダに関する技術の必要性が明らかに存在する。この結果、より安価な（低速の）メモリの使用及びより明確には可変長デコーダの実現を可能にする。以下に明確になるように、本発明は、クロックサイクル中のMPEGデータ流中のペイロードデータとして並列の修正コードワードに復号化する。そして単一のクロックサイクル中に、MPEGデータ流中のセットアップデータとして非修正コードワードを復号化する非可変長デコーダを提供することにより、この分野で必要な条件を満たす。ペイロードデータが、約９５％のMPEGデータ流からなる場合、本発明のVLDのスループットは、現在実現可能なVLDのよりも明らかに低いクロックレートで、現在の実現可能なVLDのものよりも明らかに高い。発明の開示本発明は、HDTVデジタルビデオデータの復号化に特に適する可変長デコーダを網羅する。本発明の可変長デコーダは、第１及び第２のカスケードレジスタ、そしてバレルシフタを望ましくは有する。第１レジスタの出力は、コードワード（最大コードワード長）の最大ビット数と等しい値の並列入力ビット（３２）の第１セットを介してバレルシフタの入力に結合される。第１レジスタの出力は、コードワード（最大コードワード長）の最大ビット数に等しい数の並列入力ビットラインの第１セット（３２本）を介してバレルシフタの入力に結合され、そして第２レジスタの出力は、最大コードワード長に等しい数の並列入力ビットライン（３２）の第２セットを介してバレルシフタの入力に結合される。入力ビット流のビット群は、第１及び第２レジスタに供給される。両者のレジスタのビット群は、並列入力ビットらいんの２つのセット上のバレルシフタに入力される。即ち、望ましくは最大コードワード長の２倍である並列入力ビットラインの総数（６４）に等しいバレルシフタに並列群の可能な入力ビットを供給することは、本発明に限定されない。バレルシフタは、シフト入力と、最大コードワード長（３２）に等しい数の並列出力ビットラインのセットとを有する。復号化窓を形成するバレルシフタからの並列出力ビットラインは、バレルシフタのシフト入力に供給されるワードポインタに応じて、可能な入力ビット群を横断する形でシフトされる。バレルシフタの並列出力ラインは、単一クロックサイクルで処理される一つもしくは複数のコードワード長を復号化するための複数の並列コードワード長デコーダを含むワード長演算回路に結合される。復号化されたコードワード長は、有効な入力ビット群を横断する復号化窓をシフトするワードポインタを提供するための適切な演算流されたコードワード長を有する演算器の値に付加される。第１レジスタ中のビットの全てが復号化されると、入力ビット群からの次のビット群が、第２レジスタに供給され、そして第２レジスタ中の現在のビット群が第１レジスタに転送される。復号化窓は、非復号化群中の次のコードワードの始りをシフトするために、ワードポインタによりシフトされる。バレルシフタの並列出力ビットラインは、単一クロックサイクルで処理される一つもしくは複数のコードワード値を復号する複数のコードワード値デコーダを含む値復号化回路に結合される。コードワード値デコーダにより出力される復号化コードワード値は、復号化装置及び関連する論理回路からなる制御回路の制御による出力多重化により、復号化ワード流を生成するために多重化される。制御回路は、回路に基づいて入力ビット流のコードワードの形式を、そして例えばMPEGプロトコルである復号化プロトコルに対応する復号化コードワードを規定する。本発明によると、制御回路は、復号化ｓれるべきコードワードの形式に応じて２つの異なるコードワード処理モードで動作する、入力回路、ワード長演算回路、値復号化回路、そして出力マルチプレクサの動作を制御する。最初若しくは従属するコードワード処理モードにおいて、４つ（若しくは所望の数）の従属コードワードが、同一の復号化テープにより単一クロックサイクルで、並列に復号化され、第２もしくは個別コードワード処理モードにおいては、異なる復号化テーブルにより単一クロックサイクルで個別コードワードが復号化される。即ち、本発明の可変長デコーダのデータスループットは、現存する可変長デコーダのレートよりも著しく低いクロックレートで、現存する可変長デコーダよりも著しく高い。図面の簡単な説明第１Ａ図及び第１Ｂ図は、本発明の技術により構築された可変長デコーダのブロック図である。第２図は、本発明の可変長デコーダによりコードワードがどのように並列処理されるかを示す図である。。発明を実施するための最良の形態前述のような本発明の目的、構成そして効果について、図面を参照して以下に詳細に述べる。以下に本発明が特定の構成について示した実施例を基に説明されるが、本発明はこの実施例に限定されないことに注意されたい。当業者及びここで述べる技術を利用できる者による、本発明を利用可能である範囲及び付加的な領域に関する、付加的な変更、構成、そして実施例の実現をも含む。第１図は、本発明の望ましい実施例に対応して構築された可変長デコーダ１０の回路である。可変長デコーダ１０の動作は、クロックCLK（図示せず）に同期する。レートバッファ（図示せず）からの入力ビット流２０は、可変長コードワード群を含む。入力ビット流２０は、第１レジスタ２２に受信される。この構成の実施例において、入力ビットストリーム２０は、ペイロードデータ及びセットアップデータを含むMPEGディジタルビデオデータ流である。圧倒的に優位なデータ（約９５％のデータ）を構成するペイロードデータは、対応するルックアップテーブルを使用して復号化されるDCT(Discrete Cosine Transform)係数、モーションベクトルのようなコードワードにより示される。セットアップデータは、MP EG復号化プロトコルに対応して、復号化工程を提供する対応機器及び対応する論理回路を有する制御回路６０により使用される。第１レジスタ２２は、３２本の並列入力ビットライン３４を介して第１バレルシフタ２８に結合される。各ラインは、第１レジスタ２２のビットに対応する。第２レジスタ２６は、３２本の並列入力ビットライン３２を介してバレルシフタ２８に結合される。各ラインは第２レジスタ２６のビットに対応する。即ち、合計で６４本の並列入力ビットライン３２，３４がバレルシフタ２８に結合される。これにより、バレルシフタ２８用の６４本の対応群が提供される。バレルシフタ２８は、シフト入力３５及び３２本の並列出力ビットライン３８を有する。他の数の並列入力ビットライン３２，３４及び並列出力ビットライン３８が本発明の及す範囲から内で当業者が利用することを望むであろう。この場の実施例において、並列入力ビットライン３２の数、並列入力ビットライン３４の数、そして並列出力ビットライン３８の数が、コードワード（最大コードワード長）の最大ビット数に等しい値が選択される。初めに、データ要求信号４０に応じて、復号化されるべきコードワードを示す３２ビット群が入力ビット流２０から第１レジスタ２２に向けて供給される。再び第１レジスタ２２にビットが供給されると、第１レジスタ２２の内容が３２ビット並列ビットライン２４を介して第２レジスタ２６に転送され、そして入力ビット流２０の３２ビットの次の群が、第１レジスタ２２に供給される。即ち、６４入力ビットの群が、バレルシフタ２８に対して実現する。３２本の並列出力ビットライン３８は、以下に示す方法で６４本の並列入力ビットライン３２，３４から選択される。この選択のため、復号化窓３８が設けられる。復号化窓３８は、バレルシフタ２８のシフト入力３５に対してライン３６上に供給されるワードポインタに応じて有効な入力ビット分を左から右へと横断するようにシフトされる。復号化窓３８は、所望のクロックサイクルで復号化されたコードワードの長さ（若しくは合成長）により有効な入力ビット群を横断するワードポインタによりシフトされる。この結果、基本クロックサイクルで処理される次のコードワードの始りが、復号化窓３８の左端から始る。ワードポインタの値は、基本クロックサイクルで復号化されたコードワードの復号化長もしくは合成長を有する第１加算器４４により加算される。加算器４４の出力は、レジスタ６４に結合され、その出力はワードポインタに結合される。もちろん、システムが初期化された場合、レジスタ６４がゼロに初期化される。ワードポインタの基準値の合計と復号化窓３８のビット幅である基本クロックサイクルの間に復号化されたコードワードの復号長若しくは合成長が加算されると（以後、ループ加算と称す）、加算器４４がオーバフローもしくはゼロループを繰返し、そしてデータ要求先４０に供給するキャリー出力Ｃを発生する。即ち、第１レジスタ２２の内容が第２レジスタ２６に移動されるデータ再ロードトリガされ、そして入力ビット流２０からの３２ビットの次の群が第１レジスタ２２に供給される。加算器４４がオーバーフローした場合、加算器４４の出力値は、３２ビットのループ加算の総数に等しくなる。即ち、ワードポインタがこの差に等しい入力ビットに対する復号化窓３８の左端をずらす。例えば、ループ加算が４０の場合、加算器の出力は８で、ワードポインタが８つの有効入力ビットに復号化窓３８の左端に移動する。制御回路６０は、例えばMPEGプロトコルである復号化プロトコルにより、基本的な及び所望の復号化コードワードに基づいて入力ビット流２０に含まれたコードワードの形式を特定する。制御回路６０は、復号化される入力ビット流の次のコードワードが単一形式のコードワードであることを特定する。この場合の制御回路６０は、単一コードワード長デコーダ７２及び単一ワード地デコーダ７６を活性化する為にライン６２に供給される単一／合成選択(Sign/Contig Select)制御信号を生成する。即ち、 VLD１０の動作の単一コードワード処理モードを初期化する。この単一コードワード処理モードにおいて、単一クロックサイクル中、単一コードワードの値は、単一ワード値デコーダ７６により復号化され、単一コードワードの長さは、単一コードワード長デコーダ７２により復号化される。単一コードワードの復号長は、単一／合成マルチプレクサ５０の第１入力にライン５２を介して供給される。単一／合成選択制御信号は、単一／個別マルチプレクサ５０の制御入力にライン６２を介して供給される。このため、単一／合成マルチプレクサ５０の出力としてライン５２に供給される復号化された単一コードワード長を選択する。マルチプレクサ５０の出力は、上述のようにワードポインタ（加算器４４の他の入力）の基本値を加算する加算器４４の入力にライン４８を介して供給される。適切な有効入力ビット、即ち復号化されるべき次のコードワードの第１ビットに、復号化窓３８の左端をシフトしても良いようにワードポインタの値を更新する。制御信号は、VLD１０により処理されるコードワードの形式を示すライン８０上の制御回路６０により出力され、そして単一コードワード長デコーダ７２と単一ワード値デコーダ７６の適切なルックアップテーブルを選択するために使用される。制御回路６０が、一つも若しくは複数の合成形式コードワードを含む入力ビット流２０中の次のビット群を規定する場合、単一／合成選択制御信号が、一つもしくは複数の並列合成ワード長デコーダ７４，８８，１０６，１１６及び一つもしくは複数の並列合成ワード値デコーダ７８，１０２，１０８，１１４を選択もしくは活性化するため、ライン６２上の供給される。結果、VLD１０の動作の合成コードワード処理モードを初期化する。合成コードワード処理モードにおいて、単一クロックサイクルにおいては、４つまでの合成コードワードの値が並列合成ワード値デコーダ７８，１０２，１０８，１１４に復号化され、４つまでの合成コードワードの長さが、並列合成ワード長デコーダ７４，８８，１０６，１１６により復号化される。ライン８０上の制御回路６０により出力される制御信号は、VLD１０に処理されるコードワードの形式を示し、そして、選択された合成ワード長デコーダ７４，８８，１０６，１１６および合成ワード値デコーダ７８，１０２，１０８，１１４の適切なルックアップテーブルを選択するために使用される。合成ワード長デコーダ７４，８８，１０６，１１６および合成ワード値検出器７８，１０２，１０８，１１４の数は、制御回路６０が規定しかつ、復号化すべき次にビット群含まれる合成コードワードの数に依存して活性化される。制御回路６０は、復号化プロトコルに対応する基本的なもしくは所望の復号化コードワードに基づいて、復号化されるべき合成コードワードの数を規定する。規定に応じて、制御回路６０は、２ビットの加算選択制御信号を生成する。この信号は、加算マルチプレクサ１２２の制御入力にライン１３０を介して供給される。これにより４つの入力、Sum１、Sum１ −２、Sum１−３、Sum１−４の所望の何れかが加算マルチプレクサ１２２の出力として選択される。基本クロックサイクルで復号化された合成コードワードの復号化長（もしくは合成長）を示す加算マルチプレクサ１２２の出力を示す加算マルチプレクサ１２２の出力は、単一／合成マルチプレクサ５０の封入力にライン５４を介して結合される。単一／合成選択制御信号は、単一制御合成マルチプレクサ５０の出力としてライン５４に供給された合成マルチプレクサ１２２の出力を選択する。マルチプレクサ５０の出力は、ライン４８を介して、例えば復号化される次のコードの左端の適切な有効入力ビットに符号化窓３８の左端をシフトするように、ワードポインタの値を更新するため、上述のワードポインタ（加算器４４の他の入力）の基本値を加算する加算器４４の入力に供給される。制御回路６０は、群ターミネータ（例えばEOB）用の検索による及び／もしくは群のモーションベクトル（ＭＶ）の数を所望の復号化ヘッダデータに基づいて計数することにより、選択のための加算マルチプレクサ１２２に対する入力（合計）に関する結果を出す。この実施例において、可変長デコーダ１０は、３つの並列、即ち第２、第３、第４バレルシフタ６６，６８，７０のそれぞれが、４つの並列コードワードの処理経路の各々について、第１バレルシフタ２８に加えて含まれる。各バレルシフタの復号化窓は、最大コードワード長には望ましくは等しくない。第１バレルシフタ２８の出力には、バレルシフタ６６，６８，７０の各々の入力に供給され、そして各バレルシフタ２８，６６，６８，７０の各出力が、それぞれ合成ワード長デコーダ７４，８８，１０６，１１６の何れかに対応する入力に結合される。第１バレルシフタ２８の出力は、単一ワード長デコーダ７２の入力に結合される。制御回路６０が到来する単一コードワードを検出すると、ライン８０を介して単一ワード長デコーダ７２の所望のルックアップテーブルを活性化する。加えて、制御回路６０は、ライン６２を介して供給された単一／合成選択制御信号を介して単一コードワードモードに単一／合成マルチプレクサ５０を切替える。単一コードワードの復号化されたワード長は、詳細に述べたように、ライン５２を介して単一／合成マルチプレクサ５０の入力として供給される。次いで、単一コードワードの復号化値は、ライン８２を介して、出力マルチプレクサ（レート加速器）８４の入力として単一ワード値検出器７６により出力される。制御信号６０は、復号化されるべき次のビット群が合成コードワードで始ることを検出し、ビットストリームからの合成コードワードの数、合成ワード長のおよその数及び対応する値デコーダの選択的な活性化を規定する。この話題の目的として、可変長デコーダ１０が以下の方法で動作する場合、制御回路６０が復号化されるべき４つの合成コードワードのブロックを検出することに注意されたい。第１合成ワード長デコーダ７４は、ブロック中の第１合成コードワードの長さを検出する。第１合成ワード値デコーダ７８は、第１合成コードワードの値を復号化し、ライン８１を介して出力マルチプレクサ８４の入力として復号値を出力する。第１合成コードワードの長さを示す第１合成ワード長デコーダ７４の出力 Sum1は、ライン９０を介して第２加算器９２の第１入力に、そしてライン９０を介して第２バレルシフタ６６のシフト入力に供給される。即ち、第１合成ワード長デコーダ７４の出力Sum1が、第１合成コードワードの復号化長により、第２バレルシフタ６６の復号化窓８６の左端にシフトするワードポインタとして使用される。ゆえに、第２バレルシフタ６６の復号化窓８６の左端は、第１バレルシフタ２８の復号化窓３８の第２合成コードワードで始る。第１合成ワード長デコーダ７４の出力Sum１は、ライン１２８を介して加算マルチプレクサ１２２の第１入力に供給される。第２バレルシフタ６６の復号化窓８６は、第２合成ワード長デコーダ８８の入力及び第２合成ワード値デコーダ１０２の入力に結合される。第２合成ワード値デコーダ１０２は、第２合成コードワードの値を復号化し、そしてライン８３を介して出力マルチプレクサ８４の入力として復号化値を出力する。第２合成コードワードの長さを示す第２合成ワード長の出力は、ライン９４を介して、第２加算器９２の第２入力に供給される。即ち、第２加算器９２は、第１合成コードワードの長さSum1を加算する。これにより、第１及び第２合成コードワードの合成長を示す合成加算出力、Sum1,2が生成される。第２加算器９２の出力Sum1,2は、ライン９６を介して第３バレルシフタ６８のシフト入力に供給される。ゆえに、第３バレルシフタ６８の復号化窓９８の左端は、第１バレルシフタ２８の復号化窓３８の第３合成コードワードで始る。第２加算器９２の出力Sum1,2は、第３加算器１０４の第１入力として、そして加算マルチプレクサ１２２の第２入力として供給される。第３バレルシフタ６８の復号化窓９８は、第３合成ワード値デコーダ１０６の入力及び第３合成ワード値デコーダ１０８の入力に結合される。第３合成ワード値デコーダ１０８は、第３合成コードワードの値を復号化し、そしてライン８５を介して出力マルチプレクサへの入力として復号化値を出力する。第３合成コードワードの長さを示す第３合成ワード長デコーダ１０６の出力は、ライン９７を介して第３加算器１０４の第２入力に供給される。即ち第３加算器１０４は、第１及び第２合成コードワードの合成長Sum1,2を第３合成コードワードの長さに加算する。これにより、第１乃至第３合成コードワードの合成長を示す合成加算出力Sum1,2,3が生成される。第３加算器１０４の出力Sum1,2,3が、ライン１１０を介して第４バレルシフタ７０のシフト入力に印加される。即ち、第３加算器１０４の出力が、第１乃至第３合成コードワードの合成長Sum1,2,3により第４バレルシフタ７０の復号化窓１１２の左端をシフトするためのワードポインタとして使用される。この結果、第４バレルシフタ７０の復号化窓１１２の左端が、第１バレルシフタ２８の復号化窓３８の第４合成コードワードで始る。第３加算器１０４の出力Sum1,2,3は、第４加算器に第１入力として、加算マルチプレクサ１２２に第３入力として供給される。第４バレルシフタ７０の復号化窓１１２は、第４合成ワード長デコーダ１１６の入力及び第４合成ワード値デコーダ１１４の入力に結合される。第４合成ワード値デコーダ１１４は、第４合成コードワードの値を復号化し、ライン８７を介して出力多重化８４の入力として復号化利を出力する。第４合成コードワードの長さを示す第４合成ワード値デコーダ１１６の出力は、ライン１１を介して第４加算器１１８の第２入力に供給される。即ち、第４加算器１１８は、第１乃至第３合成コードワードの合成長Sum1,2,3を第４合成コードワードの長さに加算する。これにより第１乃至第３合成コードワードの合成長を示す合成加算出力Sum1,2 ,3,4が生成される。第４加算器１１８の出力Sum1,2,3,4は、合成マルチプレクサ１２２に第４入力として供給される。上述の例において、制御回路６０が単一クロックサイクルで復号化されるべき第４合成コードワードを検出することにより、制御回路６０は、加算マルチプレクサ１２２に対する出力として、ライン１３０を介して加算マルチプレクサ１２２の制御出力に供給される２ビットの制御信号SumSelectを介して、第４入力Sum 1,2,3,4を選択するであろう。もちろん、第４入力の特定の一つ（Sum1、Sum1,2 、Sum1,2,3、Sum1,2,3,4の何れか）が、群の合成コードワードの数に依存して選択される。制御回路６０は、ライン８０を介してコードワードの形式を出力マルチプレクサ８４の入力として、ライン１３４を介して復号化サイクル毎のコードワードの数を出力マルチプレクサ８４の他の入力と指定、さらに単一／合成選択制御信号を出力マルチプレクサ６２に制御入力として出力する。出力マルチプレクサ８４は、ライン１３６を介してコードワード形式流として、コードワード形式を出力する。出力マルチプレクサ８４は、ライン１３８を介してクロックサイクル毎のコードワードの数をデータ処理システムの次の段階に出力する。これによりシステムの次の段階の所望の回路が活性化される。動作モード（単一もしくは合成コードワード処理モードの両者において）、そしてクロックサイクル毎の有効コードワードの数（合成コードワード処理モード）に基づいて、制御回路６０はある単一コードワード値もしくは４つの合成コードワード値の両者の出力に提供する出力マルチプレクサ（レート加速器）を制御する。システムの構成に応じて、より高いレートで計時された単一コードワード流に多重化可能で、また所望のアドレス能力を使用する場合と同様のレートで以下のメモリ段に書込まれる。第２図は、コードワードが、どのように第１図に示した特定の実施例の可変長デコーダ１０により並列処理されるかを示す図で、以下にその説明を行う。第１バレルシフタ２８の復号化窓３８の内容は、可変長デコーダ１０が、クロックサイクルあたりのコードワードをどのように多くできるかを示すため、各クロックサイクルについて示されている。クロックサイクル毎のコードワードをより多く処理することにより、本発明の可変長復号化は、基本レートの速度よりも遅い速度で計時されても良い。この結果、データ処理システムの可変長デコーダから他の電気的な部分へのインタフェースについてハードウェアの要求速度を提言することができ、クロックサイクル毎のデータスループットを上げることができる。第２図の上部において、第１及び第２レジスタ２２，２６の内容が示されている。コードワードは、左から右にかけて、第１ヘッドコードワードＨ１、第２ヘッダコードワードＨ２、第１合成コードワードＣ１、第２合成コードワードＣ２、第１端部ブロックコードワードEOB1、第３合成コードワードＣ３、第４合成コードワードＣ４、第５合成コードワードＣ５、第２端部ブロックコードワードEO B2、そして第３ヘッダコードワードＨ３が含まれる。ブロックコードワードEOB1 ，EOB2の第１及び第２端部は、同一のルックアップテーブルをDCT関数として使用することにより復号化できるため、合成コードワードと見なされる。ライン３５に供給されるワードポインタは、第１バレルシフタ２８の復号化窓３８の左端を規定する。復号化窓３８のビット幅は、復号化窓３８を、Ｈ１乃至Ｃ４とコードワードＣ５の第１部分からなる８つのコードワードに限定する。復号化窓３８の幅が３２ビットの場合、コードワードＨ１乃至Ｃ４の長さプラスコードワードＣ５の第１部分の長さとの合計が３２ビット以下でなくてはならない。第１クロックサイクルにおいて、第１コードワードＨ１が単一形式のコードワード形式であるため、第１コードワードＨ１の値が、単一ワード値デコーダ７６により復号化され、そして復号化値が出力マルチプレクサ８４を介して出力される。さらに、第１コードワードＨ１の長さが単一ワード長検出器７２により復号化される、ライン３６上に供給されるワードポインタがただちに更新される。この結果、第２クロックサイクル用の次のコードワードＨ２の始りに、復号化窓３８の左端がシフトする。第２クロックサイクルにおいて、復号化窓３８は、次のコードワードＨ２で始る。復号化窓３８は、コードワードＣ５の全てを含む為にシフトされる。コードワードＨ２が単一形式のコードワードである場合、コードワードＨ２の値が単一ワード値デコーダ７６で復号化され、そして復号化値が出力マルチプレクサ８４を介して出力される。さらに、第１コードワードＨ２の長さは、単一ワード長デコーダ７２により復号化され、そしてライン３６上のワードポインタが、ただちに更新される。この結果、復号化窓３８の左端が、第３クロック用に、次のコードワードＣ１の初めにシフトされる。第３クロックサイクルにおいて、制御回路６０は、コードワードＣ１，Ｃ２， EOB1,そしてＣ３を含む合成コードワードのグループの出現を検出する。そのような状態において、制御回路６０は４つ全ての接触ワード長検出器７４，８８，１０６，１１６及び接触ワード値デコーダ７８，１０２，１０８，１１４を活性化する。即ち、第３クロックサイクルにおいて、４つの接触コードワードＣ１，Ｃ２，EOB1，Ｃ３の値が接触ワード値デコーダ７８，１０２，１０８，１１４により復号化され、そして４つの接触コードワードの復号化値が、出力マルチプレクサ８４を介して出力される。さらに、４つの接触コードワードの長さが、接触ワード長検出器７４，８８，１０６，１１６に復号化される。可変長デコーダ１０が第３クロックサイクルの合成コードワード処理モードで動作することにより、制御回路６０は、単一／合成選択制御信号を介して、単一／合成マルチプレクサ５０の出力として、加算マルチプレクサ１２２の出力を選択する。４つの接触コードワードが第３クロックサイクルにおいて復号化されることにより、制御回路６は、２ビットの加算選択制御信号を介して、加算マルチプレクサ１２２の出力として、４つの入力Sum1,2,3,4を選択する。即ち、第３クロックサイクルで復号化された４つ全ての接触コードワードの合成長を示す演算された加算値Sum1,2,3,4は、ワードポインタの基本値として第１加算器４４により加算される。この結果、復号化窓３８が、第４クロックサイクル用に次のコードワードＣ４の初めにシフトされる。第３クロックサイクルで復号化された４つ全ての合成コードワードの演算長が第１バレルシフタ２８の復号化窓３８のビット幅（例えば３２ビット）に及ぶことにより、第１加算器４４ではあふれが生じ、そして結果として生じるキャリーアウトＣがデータ要求線４０を活性化する。この動作は、以下に詳細に述べるようなデータ再ロード動作のきっかけとなる。第４クロックサイクルにおいて、制御回路６０は、コードワードＣ４，Ｃ５， EOB2を有する合成コードワードのグループの出現を検出する。コードワードEOB2 が合成コードワードの適切なグループの終りであることが規定されると、制御回路６０は、合成するワード長デコーダ７４，８８，１０６，１１６及び合成するコードワード長デコーダ７８，１０２，１０８，１１４のそれぞれ最初の３つを活性化する。即ち、第３クロックサイクルにおいて、３つのコードワードＣ４，Ｃ５，ＥＯＢ２の値が合成ワード値デコーダ７８，１０２，１０８により復号化され、３つの合成コードワードの復号化値が出力マルチプレクサ８４を介して出力される。さらに、３つの合成コードワードの長さが、合成ワード長デコーダ７４，８８，１０６により復号化される。可変長デコーダ１０が第４クロックサイクルの合成コードワード処理モードで操作されることにより、制御回路６０は、単一／合成選択制御信号を介して、単一／合成マルチプレクサ５０の出力として総量マルチプレクサ１２２の出力を選択する。３つの合成コードワードが第４クロックサイクルで復号化されることにより、制御回路６０は、２ビットの総量選択制御信号を介して、総量マルチプレクサ１２２の出力として、第３入力Sum1,2,3を選択する。即ち、第４クロックサイクルで復号化された３つ全ての合成コードワードの合成長を示す、演算された総量Sum1,2,3が、第１加算器４４により、ワードポインタの現在値に加算される。この結果、ワードポインタの値が更新され、復号化窓３８が、第５クロックサイクル用の次のコードワードＨ３の初めにシフトされる。第５クロックサイクルにおいて、制御回路６０は、第５クロックサイクルで復号化されるべきコードワードＨ３が単一形式のコードワードであるため、可変長デコーダ１０の動作モードを合成コードワード処理モードから単一コードワード処理モードに変更する。即ち、第５クロックサイクルにおいて、単一コードワードＨ３の値が、単一コードワード値複合器７６に復号化され、単一コードワードＨ３の復号値が出力マルチプレクサ８４を介して出力される。バレルシフタ２８の復号化窓３８のビット幅が、復号プロトコルにおける最大コードワード長に適応可能であるが、適切な合成コードワードの最大長の４倍よりも広くないと理解されたい。実施例において、制御回路６０が所望のクロックサイクルで復号化された全ての合成コードワードのビット総数をあふれる事態を検出可能で、この基準に基づくクロックサイクル毎の合成コードワードの数を限定するため、合成総数の選択機構を使用する。レートバッファに格納されたビットの画像サイズが、バッファのサイズにより限定される。即ち、高いスループットを要求するコードワードにおけるピークは、より短いコードワードが多数存在することにより生じる。このため、合成総数Sumの選択機構は、システムの能力について妥協することなくより長いコードワード用のスループットを提言するために使用できる。可変長デコーダは、与えられたクロックサイクルで、可変長デコーダにより処理される或る形式の複数のコードワードを容認する。これにより、低いクロックレートにおけるデータスループットが改善される。可変長デコーダは、ビット流の位置及び量に関してヘッダデータに通常良く規定されるＤＣＴ係数及びモーションベクトルのようなペイロードデータを使用する。ＤＶＴ係数は、通常、ブロックに形成され、ブロックの数は既知である。ターミネータと呼ばれるブロックコードワード（ＥＯＢ）の終りは、ＤＣＴ係数テーブルの一部である。ＤＣＴ係数及びモーションベクトルは、復号化工程のルーチンには影響を及さず予測が非常に容易である。この内容及びＤＣＴ係数及びモーションベクトル（特定のデータ形式）が他の形式の情報から簡単に分離できる長いシーケンスで送信されるという内容が、疑似並列処理用に提供される。並列処理されるべき的確なデータ形式は、単一モードの動作において処理される単一データ形式により中断される。残念なことに、単一形式のコードワードは、的確な合成形式のコードワードとは別に処理されねばならない。例えば、第４経路において、ＡＣ係数のような合成コードワードが、合成ＡＣ係数とは別に復号化されるＤＣ係数合成コードワードで始る新たな合成ブロックの始りにおいて中断される。この結果、ＤＣ係数が並列処理用（単一コードワードが存在する）には適切ではなく、単一コードワードの復号化ループにおいて処理される。スループットは、過去のブロックの最終クロックサイクルにおいて処理されねばならない４つのＡＣ係数よりも小さいという事態のためにさらに削減される。ＡＣ係数の数が４で割れるとは限らないので、ＥＯＢコードワードを含むブロックの終りにおいて残りのＡＣ係数の数を、１乃至４の何れかとすることができる。世って、クロックサイクルあたりのスループットが、構築された経路の数よりも削減される。平行処理により本発明の可変長符号器は現在有効な可変長符号器よりいくつかの重要な利点を達成したことを理解すべきである。第一に、データの処理能力比が非常に上がった。それはＨＤＴＶのような高速機器にはきわめて重要である。前述のように、ＨＤＴＶ機器のピークシンボルレートは一秒に１億個のコードワードを超す。ここで開示している特定の実施例により、本発明の可変長符号器は形式的な可変長デコーダのデータ処理能力比のおよそ3.5倍、ビット流データのおよそ95％以上を達成することができる。第二に、本発明の可変長デコーダのクロックレートはデータ処理能力比の向上に直接比例して減少した。このクロックレートの減少は安価で遅いメモリーの使用を可能にし、また、ＨＤＴＶのような高速機器への可変長デコーダの採用の実現を容易にする。第三に、本発明の可変長符号器は単一ＶＬＤ高速データ処理システム、例えばＨＤＴＶシステム、を可能にし、それにより、レートバッファインターフェースで必要なメモリー量を大幅に減少させる。第四に、本発明の可変長デコーダの測定可能な構造は異なるＶＬＤの実現に柔軟性を与える。このため、選択された平行処理経路の数は、特定の機器の必要条件で決定される。典型的には、選択される処理経路の数は２から６の範囲となる。概して、本発明の望ましい実施例を詳細に説明したが、当業者にはおそらく明らかである、ここで示されている基本的な発明の概念の多くのバリエーションおよび／もしくは修正は添付のクレームで定義されるように、依然として本発明の精神と範囲内にあることを明確に理解されたい。

───────────────────────────────────────────────────── 【要約の続き】

Claims

【特許請求の範囲】１．複数の合成及び単一コードワードを含む入力ビット流をコードワードを復号する可変長デコーダにおいて、入力ビット流を受信しかつ、出力に復号されるべき一つもしくは複数のコードワードを含むビット群を有する復号化窓を提供する入力手段と、前記復号化窓において一つもしくは複数の合成コードワードの長さを並列に規定する合成コードワード長復号手段と、前記復号化窓において単一コードワードの長さを規定する単一コードワード長復号化手段と、前記復号化窓において、一つもしくは複数の合成コードワードの値を並列に規定する合成コードワード値復号化手段と、前記復号化窓において、単一コードｗどの値を規定する単一コードワード値復号化手段とを有することを特徴とする可変長デコーダ。２．請求項１に記載の可変長デコーダにおいて、復号化プロトコルに応じて、前記可変長デコーダの動作を制御する制御手段を有することを特徴とする可変長デコーダ。３．請求項２に記載の可変長デコーダにおいて、前記入力手段が、前記復号化窓を有する第１バレルシフタを有し当該復号化窓に並列結合された複数の付加的バレルシフタとを有すること特徴とする可変長デコーダ。４．請求項３に記載の可変長デコーダにおいて、前記単一コードワード長デコーダが前記復号化窓に結合され、当該コードワード長デコーダの各々が、前記付加的バレルシフタの対応する出力復号化窓に結合されたことを特徴とする可変長デコーダ。５．請求項４に記載の可変長デコーダにおいて、前記単一コードワード値デコーダの出力に結合された第１入力を有する出力マルチプレクサと、前記合成コードワード値デコーダの滞欧する出力に結合された複数の付加的な入力とを有することを特徴とする可変長デコーダ。６．請求項５に記載の可変長デコーダにおいて、与えられたクロックサイクルで復号化される一つもしくは複数の合成コードワードの合成長を規定しかつ、代表的な加算コードワード長加算信号を出力する前記合成コードワード長復号化手段の対応する出力に結合された複数の入力を有する加算手段と、単一コードワード長復号化手段の単一ワード長出力に結合された第１入力と、合成コードワード長加算信号に結合された第２入力とを有する単一／合成マルチプレクサとを有し、前記制御手段が、与えられたクロックサイクルで処理すべきコードワードの形式を規定し、この規定に基づき、単一／合成マルチプレクサの単一／合成出力として、単一／合成マルチプレクサに対する第１もしくは第２入力の所望の何れかを選択する第１制御信号を発生することを特徴とする可変長デコーダ。７．請求項６に記載の可変長デコーダにおいて、前記加算手段が、第１合成コードワードの前記規定された長さを代表する最初の合成コードワード長デコーダの第１合成ワード長出力に結合された第１入力を有する加算マルチプレクサと、前記第１合成ワード長に結合された第１入力と二つ目の前記合成コードワード長デコーダの第２合成ワード長出力に結合される第２入力と、前記加算マルチプレクサの第２入力に結合されたワード長加算出力を有する第１加算回路とを有し、前記制御手段が、与えられたクロックサイクルで復号化されるべき合成コードワードの数を規定し、この規定に応じて、前記合成コードワード長加算信号として前記加算マルチプレクサに第１もしくは第２入力の何れかを選択するための第２制御信号を生成することを特徴とする可変長デコーダ。８．請求項７に記載の可変長デコーダにおいて、前記加算手段が、前記ワード長加算出力に結合された第１入力と、三つ目の前記合成コードワード長デコーダの第３合成ワード長出力に結合された第２入力と、前記加算マルチプレクサの第３入力に結合された付加的なワード長加算出力とを有することを特徴とする可変長デコーダ。９．請求項７に記載の可変長デコーダにおいて、前記単一／合成マルチプレクサの前記単一／合成多重出力に結合された第１入力と、前記入力手段の出力において復号化されるべき一つもしくは複数の付加的コードワードを有する新たなビット群を提供する前記入力手段の前記復号化窓をシフトするためのワードポインタを有する前記加算器の出力に結合された第２入力とを有する加算器を備えたことを特徴とする可変長デコーダ。１０．請求項９に記載の可変長加算器において、前記加算器が、当該加算器のあふれが生じた場合に前記入力手段に供給されるべき前記入力ビット流から新たなビット流を要求する桁上げが生じることを特徴とする可変長デコーダ。１１．請求項９に記載の可変長デコーダにおいて、前記制御手段が、現在の望ましい復号化コードワードに基づいて、前記復号プロトコルに応じて可変長デコーダの動作を制御する固定機器及び対応する論理回路を有することを特徴とする可変長デコーダ。１２．請求項１に記載の可変長デコーダにおいて、前記入力ビット流がディジタルビデオデータ流で、前記単一コードワードが前記ディジタルビデオデータ流中のセットアップデータを有し、前記合成コードワードが、前記ディジタルビデオデータ流中のペイロードデータを有することを特徴とする可変長デコーダ。１３．請求項１２に記載の可変長デコーダにおいて、前記ディジタルビデオデータ流がMPEGデータ流であることを特徴とする可変長デコーダ。１４．複数の合成及び単一コードワードを有する入力ビット流に含まれるコードワードを復号化する方法において、前記入力ビット流を受信しかつ、出力において復号化されるべき一つもしくは複数のコードワードを含むビット群を有する復号化窓を提供し、第１クロックサイクルで前記復号化窓中の一つもしくは複数の合成コードワードの長さを並列に規定し、第２クロックサイクルの間、前記復号化窓中の単一コードワードの長さを規定する工程を有し、さらに、前記第１クロックサイクルの間、前記復号化窓中の一つもしくは複数の合成コードワードの値を並列に規定する合成コードワード値復号化手段と、第２クロックサイクルの間、前記復号化窓中の単一コードワードの値を規定する単一コードワード値復号化手段とが利用されることを特徴とする可変長デコーダ。