JPH1141049A - ダイオードリミッタ装置 - Google Patents
ダイオードリミッタ装置Info
- Publication number
- JPH1141049A JPH1141049A JP20724097A JP20724097A JPH1141049A JP H1141049 A JPH1141049 A JP H1141049A JP 20724097 A JP20724097 A JP 20724097A JP 20724097 A JP20724097 A JP 20724097A JP H1141049 A JPH1141049 A JP H1141049A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- boss
- hole
- waveguide
- post
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/02—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general by means of diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/02—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general by means of diodes
- H03G11/025—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general by means of diodes in circuits having distributed constants
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】
【課題】 ダイオードリミッタ装置の構造簡素化、低コ
スト化を図る。 【解決手段】 第１貫通孔１２に第１ボス１３によりＰ
ＩＮポスト１４を支持し、第２貫通孔１６に第２ボス１
７を絶縁を保って支持して、この第２ボス１７とＰＩＮ
ポスト１４とでＰＩＮダイオード１５を支持する。ＳＢ
Ｄダイオード１９と抵抗２０は配線基板１２に搭載し
て、第２ボス１７と第３ボス２２に電気接続されるよう
第２貫通孔１６内にその第３ボス２２により支持する。
スト化を図る。 【解決手段】 第１貫通孔１２に第１ボス１３によりＰ
ＩＮポスト１４を支持し、第２貫通孔１６に第２ボス１
７を絶縁を保って支持して、この第２ボス１７とＰＩＮ
ポスト１４とでＰＩＮダイオード１５を支持する。ＳＢ
Ｄダイオード１９と抵抗２０は配線基板１２に搭載し
て、第２ボス１７と第３ボス２２に電気接続されるよう
第２貫通孔１６内にその第３ボス２２により支持する。
Description
【０００１】
【発明の属する技術分野】本発明は、導波管を伝搬する
マイクロ波を反射／減衰させるためのダイオードリミッ
タ装置に関するものである。
マイクロ波を反射／減衰させるためのダイオードリミッ
タ装置に関するものである。
【０００２】
【従来の技術】例えば、レーダ装置の受信回路には、発
振器でパルス発振した大きな電力のマイクロ波がそこに
入力して破壊されないように、その受信回路と発振器と
の間の導波管部分に、ダイオードリミッタ装置を介在さ
せ、そのマイクロ波を反射／減衰させることが行われて
いる。
振器でパルス発振した大きな電力のマイクロ波がそこに
入力して破壊されないように、その受信回路と発振器と
の間の導波管部分に、ダイオードリミッタ装置を介在さ
せ、そのマイクロ波を反射／減衰させることが行われて
いる。
【０００３】従来のこの種のダイオードリミッタ装置と
しては、ＰＩＮダイオードが使用されているが、扱うマ
イクロ波の電力が大きくなり、パルス幅が長くなると、
そのＰＩＮダイオードが破壊されてしまうところから、
そのＰＩＮダイオードのバイアスには、ＳＢＤダイオー
ド（ショットキーバリアダイオード）をマイクロ波と結
合させてそのＳＢＤダイオードで得られる検波電流を使
用する他励バイアス方式を採用し、耐電力性能を向上さ
せている。
しては、ＰＩＮダイオードが使用されているが、扱うマ
イクロ波の電力が大きくなり、パルス幅が長くなると、
そのＰＩＮダイオードが破壊されてしまうところから、
そのＰＩＮダイオードのバイアスには、ＳＢＤダイオー
ド（ショットキーバリアダイオード）をマイクロ波と結
合させてそのＳＢＤダイオードで得られる検波電流を使
用する他励バイアス方式を採用し、耐電力性能を向上さ
せている。
【０００４】図５は従来のダイオードリミッタ装置の構
造を示す図、図６はその等価回路である。ここでは、導
波管５１の導波路５１ａの内壁面に対して、マイクロ波
チョークを有するＳＢＤポスト５２によりＳＢＤダイオ
ード５３が、導波管５１のＨ面（磁界面）を貫通するよ
う固定されている。このＳＢＤダイオード５３が導波管
５１内のマイクロ波と結合してそこに検波電流が流れる
と、ＳＢＤポスト５２の先端と導波管５１との間に接続
した負荷抵抗兼回復時間調整用の抵抗５５によりその電
流が検波電圧に変換される。なお、このＳＢＤポスト５
２は、導波管５１に対して絶縁材５４を介して固定され
ている。
造を示す図、図６はその等価回路である。ここでは、導
波管５１の導波路５１ａの内壁面に対して、マイクロ波
チョークを有するＳＢＤポスト５２によりＳＢＤダイオ
ード５３が、導波管５１のＨ面（磁界面）を貫通するよ
う固定されている。このＳＢＤダイオード５３が導波管
５１内のマイクロ波と結合してそこに検波電流が流れる
と、ＳＢＤポスト５２の先端と導波管５１との間に接続
した負荷抵抗兼回復時間調整用の抵抗５５によりその電
流が検波電圧に変換される。なお、このＳＢＤポスト５
２は、導波管５１に対して絶縁材５４を介して固定され
ている。
【０００５】ＰＩＮダイオード５６を支持するＰＩＮポ
スト５７は、チョークを有するネジ５８を貫通し、前記
したＳＢＤポスト５２の先端と電気的に接続されてい
る。これにより、ＳＢＤダイオード５３による検波電圧
がＰＩＮダイオード５６にバイアスとして印加する。な
お、ＰＩＮポスト５７とネジ５８とは、絶縁材５９を介
して絶縁分離されている。
スト５７は、チョークを有するネジ５８を貫通し、前記
したＳＢＤポスト５２の先端と電気的に接続されてい
る。これにより、ＳＢＤダイオード５３による検波電圧
がＰＩＮダイオード５６にバイアスとして印加する。な
お、ＰＩＮポスト５７とネジ５８とは、絶縁材５９を介
して絶縁分離されている。
【０００６】この構造では、ネジ５８を回転させること
により、ＰＩＮポスト５７と導波管部で構成される同軸
線路部６０の長さを調整して、ダイオードリミッタの通
過特性を調整することができる。なお、６１は第２段目
のダイオードリミッタ部分であり、ここではマイクロ波
電力が大幅に低下しているので、ＰＩＮダイオードは自
己バイアス方式を使用できることから、ＳＢＤダイオー
ドによる他励バイアス方式は採用していない。
により、ＰＩＮポスト５７と導波管部で構成される同軸
線路部６０の長さを調整して、ダイオードリミッタの通
過特性を調整することができる。なお、６１は第２段目
のダイオードリミッタ部分であり、ここではマイクロ波
電力が大幅に低下しているので、ＰＩＮダイオードは自
己バイアス方式を使用できることから、ＳＢＤダイオー
ドによる他励バイアス方式は採用していない。
【０００７】図７は従来の別の例のダイオードリミッタ
装置の構造を示す図、図８はその等価回路である。ここ
では、ＰＩＮダイオード７２を支えるＰＩＮポスト７３
の端部７３ａを太く形成してそこに座ぐり部（Spot Fac
ing）７３ｂを形成し、その座ぐり部７３ｂ内に、ＳＢ
Ｄダイオード７４と負荷抵抗兼回復時間調整用の抵抗７
５の一端を半田付けしている。ＰＩＮポスト７３は、絶
縁筒７６及びネジ７７で押さえつけられる形で固定さ
れ、そのネジ７７の中心に設けられた貫通孔７７ａに、
前記したＳＢＤダイオード７４と抵抗７５の片端を半田
付けし、導波管７１との導通を得ている。７８は第２段
目のダイオードリミッタ部分であり、前記した構造と同
様な構造となっている。
装置の構造を示す図、図８はその等価回路である。ここ
では、ＰＩＮダイオード７２を支えるＰＩＮポスト７３
の端部７３ａを太く形成してそこに座ぐり部（Spot Fac
ing）７３ｂを形成し、その座ぐり部７３ｂ内に、ＳＢ
Ｄダイオード７４と負荷抵抗兼回復時間調整用の抵抗７
５の一端を半田付けしている。ＰＩＮポスト７３は、絶
縁筒７６及びネジ７７で押さえつけられる形で固定さ
れ、そのネジ７７の中心に設けられた貫通孔７７ａに、
前記したＳＢＤダイオード７４と抵抗７５の片端を半田
付けし、導波管７１との導通を得ている。７８は第２段
目のダイオードリミッタ部分であり、前記した構造と同
様な構造となっている。
【０００８】
【発明が解決しようとする課題】ところが、図５、図６
に示したダイオードリミッタ装置では、ＳＢＤダイオー
ド５３を配置するための構造が複雑となるため、生産性
が悪くコスト高を招くという問題があった。また、ＳＢ
Ｄダイオード５３がＰＩＮダイオード５６の前段に位置
するため、導波管５１を長くしなければならなかった。
に示したダイオードリミッタ装置では、ＳＢＤダイオー
ド５３を配置するための構造が複雑となるため、生産性
が悪くコスト高を招くという問題があった。また、ＳＢ
Ｄダイオード５３がＰＩＮダイオード５６の前段に位置
するため、導波管５１を長くしなければならなかった。
【０００９】図７、図８に示したダイオードリミッタ装
置では、ＳＢＤダイオード７４と抵抗７５を立体的に配
置するので、前述の図５、図６に示したダイオードリミ
ッタ装置と同様に生産性が悪く、コスト高を招く問題が
あった。また、ＰＩＮポスト７３と導波管７１により形
成される同軸線路の長さが固定されているため、ＰＩＮ
ダイオード７２の静電容量のバラツキに対して調整機能
を持たせることができないという問題もあった。
置では、ＳＢＤダイオード７４と抵抗７５を立体的に配
置するので、前述の図５、図６に示したダイオードリミ
ッタ装置と同様に生産性が悪く、コスト高を招く問題が
あった。また、ＰＩＮポスト７３と導波管７１により形
成される同軸線路の長さが固定されているため、ＰＩＮ
ダイオード７２の静電容量のバラツキに対して調整機能
を持たせることができないという問題もあった。
【００１０】本発明は以上のような点に鑑みてなされた
ものであり、その目的は、生産性が良く、コスト安を実
現できるようにしたダイオードリミッタ装置を提供する
ことである。
ものであり、その目的は、生産性が良く、コスト安を実
現できるようにしたダイオードリミッタ装置を提供する
ことである。
【００１１】
【課題を解決するための手段】上記目的を達成するため
の第１の発明は、導波管の導波路のマイクロ波伝送方向
に対して直交する方向に導電性のポストを設け、該ポス
トにＰＩＮダイオードを搭載し、抵抗と並列接続した検
波ダイオードが前記マイクロ波と結合させて得られる検
波電流により、前記ＰＩＮダイオードをバイアスするよ
う構成したダイオードリミッタ装置において、前記導波
管のＨ面の壁面に第１貫通孔を形成し、該第１貫通孔に
おいて前記導波管に電気的に接続した状態で前記ポスト
の前記ＰＩＮダイオード搭載側と反対側を支持し、前記
壁面と対面する別の壁面に第２貫通孔を形成し、該第２
貫通孔に対して、前記のポストとで前記ＰＩＮダイオー
ドを挟持する導電性の第２ボスを電気的に絶縁して支持
し、前記検波ダイオードと前記抵抗を搭載した配線基板
を設け、該配線基板の前記検波ダイオードと前記抵抗の
一方の共通接続部が前記第２ボスに電気的に接続され、
他方の共通接続部が導電性の第３ボスを介して前記導波
管に電気的に接続されるように、該第３ボスにより前記
配線基板を前記第２貫通孔内に支持して構成した。第２
の発明は、第１の発明において、前記第１貫通孔に導電
性の第１ボスを螺合し、該第１ボスに前記ポストを螺合
することにより、前記第１貫通孔に対して前記ポストを
支持して構成した。第３の発明は、第１又は第２の発明
において、前記第２貫通孔は、前記導波路側の開口部が
狭く形成されると共に奥部が広い座ぐり部に形成され、
前記第２ボスが該開口部から該座ぐり部にかけて絶縁材
を介して支持され、前記第２ボスの胴部にくびれ部が形
成されているようにした。第４の発明は、第１乃至第３
の発明において、前記第３ボスに前記配線基板の前記検
波ダイオードと前記抵抗を位置させるための座ぐり部が
形成されているようにした。
の第１の発明は、導波管の導波路のマイクロ波伝送方向
に対して直交する方向に導電性のポストを設け、該ポス
トにＰＩＮダイオードを搭載し、抵抗と並列接続した検
波ダイオードが前記マイクロ波と結合させて得られる検
波電流により、前記ＰＩＮダイオードをバイアスするよ
う構成したダイオードリミッタ装置において、前記導波
管のＨ面の壁面に第１貫通孔を形成し、該第１貫通孔に
おいて前記導波管に電気的に接続した状態で前記ポスト
の前記ＰＩＮダイオード搭載側と反対側を支持し、前記
壁面と対面する別の壁面に第２貫通孔を形成し、該第２
貫通孔に対して、前記のポストとで前記ＰＩＮダイオー
ドを挟持する導電性の第２ボスを電気的に絶縁して支持
し、前記検波ダイオードと前記抵抗を搭載した配線基板
を設け、該配線基板の前記検波ダイオードと前記抵抗の
一方の共通接続部が前記第２ボスに電気的に接続され、
他方の共通接続部が導電性の第３ボスを介して前記導波
管に電気的に接続されるように、該第３ボスにより前記
配線基板を前記第２貫通孔内に支持して構成した。第２
の発明は、第１の発明において、前記第１貫通孔に導電
性の第１ボスを螺合し、該第１ボスに前記ポストを螺合
することにより、前記第１貫通孔に対して前記ポストを
支持して構成した。第３の発明は、第１又は第２の発明
において、前記第２貫通孔は、前記導波路側の開口部が
狭く形成されると共に奥部が広い座ぐり部に形成され、
前記第２ボスが該開口部から該座ぐり部にかけて絶縁材
を介して支持され、前記第２ボスの胴部にくびれ部が形
成されているようにした。第４の発明は、第１乃至第３
の発明において、前記第３ボスに前記配線基板の前記検
波ダイオードと前記抵抗を位置させるための座ぐり部が
形成されているようにした。
【００１２】
【発明の実施の形態】図１は本発明のひとつの実施の形
態のダイオードリミッタ装置の構造を示す図、図２はそ
の等価回路である。１１は導波路１１ａを有する導波管
であり、そのＨ面には雌ネジ部１２ａを有する第１貫通
孔１２が設けられている。そして、その雌ネジ部１２ａ
に、中心部に貫通雌ネジ１３ａが形成された導電性の第
１ボス１３がネジ込みで配置されている。この第１ボス
１３の貫通雌ネジ１３ａには、導電性のＰＩＮポスト１
４がネジ込みで支持され、そのＰＩＮポスト１４の先端
（下端）にＰＩＮダイオード１５が配置されている。
態のダイオードリミッタ装置の構造を示す図、図２はそ
の等価回路である。１１は導波路１１ａを有する導波管
であり、そのＨ面には雌ネジ部１２ａを有する第１貫通
孔１２が設けられている。そして、その雌ネジ部１２ａ
に、中心部に貫通雌ネジ１３ａが形成された導電性の第
１ボス１３がネジ込みで配置されている。この第１ボス
１３の貫通雌ネジ１３ａには、導電性のＰＩＮポスト１
４がネジ込みで支持され、そのＰＩＮポスト１４の先端
（下端）にＰＩＮダイオード１５が配置されている。
【００１３】前記Ｈ面と対向するＨ面には、座ぐり部１
６ａを有する第２貫通孔１６が形成され、その座ぐり部
１６ａの開口部側に雌ネジ部１６ｂが形成されている。
そして、ＰＩＮダイオード１５用の台座１７ａを有する
導電性の第２ボス１７が、導波管１１に対して周囲を絶
縁材１８（ポリプロピレン）により絶縁された状態で配
置されている。ＰＩＮダイオード１５は、第２ボス１７
の台座１７ａと前記ＰＩＮポスト１４で挟まれた状態で
電気的に接続されている。１７ｂはこの第２ボス１７の
胴部の周囲に形成したくびれ部である。この第２ボス１
７の台座１７ａと反対側には、ＳＢＤダイオード１９と
負荷抵抗兼回復時間調整用の抵抗２０が並列接続状態で
表面実装された絶縁性の配線基板２１が、導電性の第３
ボス２２のネジ込みにより、取り付けられている。
６ａを有する第２貫通孔１６が形成され、その座ぐり部
１６ａの開口部側に雌ネジ部１６ｂが形成されている。
そして、ＰＩＮダイオード１５用の台座１７ａを有する
導電性の第２ボス１７が、導波管１１に対して周囲を絶
縁材１８（ポリプロピレン）により絶縁された状態で配
置されている。ＰＩＮダイオード１５は、第２ボス１７
の台座１７ａと前記ＰＩＮポスト１４で挟まれた状態で
電気的に接続されている。１７ｂはこの第２ボス１７の
胴部の周囲に形成したくびれ部である。この第２ボス１
７の台座１７ａと反対側には、ＳＢＤダイオード１９と
負荷抵抗兼回復時間調整用の抵抗２０が並列接続状態で
表面実装された絶縁性の配線基板２１が、導電性の第３
ボス２２のネジ込みにより、取り付けられている。
【００１４】配線基板２１の上面パターンを図３に、下
面パターンを図４に示す。この配線基板２１の上面に
は、第２ボス１７と接触し第２貫通孔１６とは接触しな
いように周囲部分のパターンを除去した導電パターン２
１ａが形成されている。また、下面には、ＳＢＤダイオ
ード１９と抵抗２０の片端が共通接続されると共に、座
ぐり部２２ａを形成した第３ボス２２が接触するよう周
囲にまで展開した導電パターン２１ｂと、ＳＢＤダイオ
ード１９と抵抗２０の他端が共通接続される導電パター
ン２１ｃが形成されている。そして、上面の導電パター
ン２１ａは、下面の導電パターン２１ｃとスルホール２
１ｄを介して電気的に接続されている。
面パターンを図４に示す。この配線基板２１の上面に
は、第２ボス１７と接触し第２貫通孔１６とは接触しな
いように周囲部分のパターンを除去した導電パターン２
１ａが形成されている。また、下面には、ＳＢＤダイオ
ード１９と抵抗２０の片端が共通接続されると共に、座
ぐり部２２ａを形成した第３ボス２２が接触するよう周
囲にまで展開した導電パターン２１ｂと、ＳＢＤダイオ
ード１９と抵抗２０の他端が共通接続される導電パター
ン２１ｃが形成されている。そして、上面の導電パター
ン２１ａは、下面の導電パターン２１ｃとスルホール２
１ｄを介して電気的に接続されている。
【００１５】よって、配線基板２１を、その上面の導電
パターン２１ａが第２ボス１７に電気的に接するように
挿入してから、第３ボス２２をその座ぐり部２２ａがＳ
ＢＤダイオード１９や抵抗２０を囲むようにネジ込む
と、下面の導電パターン２１ｂがこの第３ボス２２を介
して導波管１１に電気的に接続される。かくして、図２
に示すような等価回路が実現される。
パターン２１ａが第２ボス１７に電気的に接するように
挿入してから、第３ボス２２をその座ぐり部２２ａがＳ
ＢＤダイオード１９や抵抗２０を囲むようにネジ込む
と、下面の導電パターン２１ｂがこの第３ボス２２を介
して導波管１１に電気的に接続される。かくして、図２
に示すような等価回路が実現される。
【００１６】なお、２４は第２段目のダイオードリミッ
タ部であり、ここではマイクロ波電力が減衰しているの
で、自己バイアス方式でＰＩＮダイオードを搭載し、Ｓ
ＢＤダイオードは使用していないが、本発明とは関係が
ないので、詳しい説明は省略する。
タ部であり、ここではマイクロ波電力が減衰しているの
で、自己バイアス方式でＰＩＮダイオードを搭載し、Ｓ
ＢＤダイオードは使用していないが、本発明とは関係が
ないので、詳しい説明は省略する。
【００１７】本実施の形態のダイオードリミッタ装置で
は、ＳＢＤダイオード１９とマイクロ波との結合は、マ
イクロ波が導波管１１と第２ボス１７との隙間の絶縁材
１８の部分から座ぐり部１６ａに入力し、さらに配線基
板２１を通過し第３ボス２２の座ぐり部２２ａを経由し
て行われる。このとき、マイクロ波は、絶縁材１８、第
２ボス１７の胴部に形成したくびれ部１７ｂによるチョ
ーク、及び配線基板２１によりかなり減衰されてから、
ＳＢＤダイオード１９が作用し、そのＳＢＤダイオード
に最終的に結合するマイクロ波電力は、そのＳＢＤダイ
オードの破壊電力以下になっている。マイクロ波と作用
してＳＢＤダイオード１９に発生した検波電流は、抵抗
２０で電圧変換されＰＩＮダイオード１５にバイアス電
圧として印加する。また、この抵抗２０は、ＳＢＤダイ
オード１９やＰＩＮダイオード１５が動作（マイクロ波
はパルス波形）しているときに蓄積した電荷を放電し、
回復時間（ダイオードリミッタ通過特性が元に戻る時
間）を早める作用も行う。
は、ＳＢＤダイオード１９とマイクロ波との結合は、マ
イクロ波が導波管１１と第２ボス１７との隙間の絶縁材
１８の部分から座ぐり部１６ａに入力し、さらに配線基
板２１を通過し第３ボス２２の座ぐり部２２ａを経由し
て行われる。このとき、マイクロ波は、絶縁材１８、第
２ボス１７の胴部に形成したくびれ部１７ｂによるチョ
ーク、及び配線基板２１によりかなり減衰されてから、
ＳＢＤダイオード１９が作用し、そのＳＢＤダイオード
に最終的に結合するマイクロ波電力は、そのＳＢＤダイ
オードの破壊電力以下になっている。マイクロ波と作用
してＳＢＤダイオード１９に発生した検波電流は、抵抗
２０で電圧変換されＰＩＮダイオード１５にバイアス電
圧として印加する。また、この抵抗２０は、ＳＢＤダイ
オード１９やＰＩＮダイオード１５が動作（マイクロ波
はパルス波形）しているときに蓄積した電荷を放電し、
回復時間（ダイオードリミッタ通過特性が元に戻る時
間）を早める作用も行う。
【００１８】また、第１ボス１３のネジ込み深さを調整
することにより、ＰＩＮポスト１４と第１貫通孔１２と
で形成される同軸線路２３の長さを調整できるので、こ
れによりＰＩＮダイオード１５の静電容量のバラツキに
より生じるリミッタ通過特性を調整することができる。
することにより、ＰＩＮポスト１４と第１貫通孔１２と
で形成される同軸線路２３の長さを調整できるので、こ
れによりＰＩＮダイオード１５の静電容量のバラツキに
より生じるリミッタ通過特性を調整することができる。
【００１９】なお、以上の説明において、ＳＢＤダイオ
ード１９はこれに限られるものではなく、マイクロ波と
作用して検波電流を発生できる検波ダイオードであれば
良い。また、第２貫通孔１６は、必ずしも座ぐり部１６
ａを形成する必要はなく、通常の貫通孔に形成して、そ
こに第２ボス１７を絶縁状態で支持できる構造であれば
良い。
ード１９はこれに限られるものではなく、マイクロ波と
作用して検波電流を発生できる検波ダイオードであれば
良い。また、第２貫通孔１６は、必ずしも座ぐり部１６
ａを形成する必要はなく、通常の貫通孔に形成して、そ
こに第２ボス１７を絶縁状態で支持できる構造であれば
良い。
【００２０】
【発明の効果】以上から第１の発明によれば、第１貫通
孔に導電支持したポストと第２貫通孔内に絶縁支持した
第２ボスによりＰＩＮダイオードを支持し、その第２貫
通孔内に検波ダイオードと抵抗を搭載した配線基板を配
置しているので、第１、第２貫通孔を同軸的に配置でき
ることから、導波路の長手方向の長さを短くすることが
でき、また構造も簡素化されることから生産性の向上や
コスト低減を図ることができる。第２の発明によれば、
第１ボスの位置を調整することができることから、第１
貫通孔内に形成される同軸線路の長さを調整することが
でき、ＰＩＮダイオードの静電容量のバラツキにより生
じるリミッタ通過特性を調整することができるようにな
る。第３の発明によれば、第２貫通孔の導波路側の開口
部と座ぐり部との間に形成される段部に位置する第２ボ
スや、その第２ボスのくびれ部により実現されるチョー
クにより、マイクロ波を減衰させてから検波ダイオード
に供給することができ、その検波ダイオードの破損対策
を万全にすることができる。第４の発明によれば、配線
基板上の検波ダイオードや抵抗が第３ボスに接触するこ
とを防止できるばかりか、その検波ダイオードに作用す
るマイクロ波の通路を特別のスペースを設けることなく
形成することができる。
孔に導電支持したポストと第２貫通孔内に絶縁支持した
第２ボスによりＰＩＮダイオードを支持し、その第２貫
通孔内に検波ダイオードと抵抗を搭載した配線基板を配
置しているので、第１、第２貫通孔を同軸的に配置でき
ることから、導波路の長手方向の長さを短くすることが
でき、また構造も簡素化されることから生産性の向上や
コスト低減を図ることができる。第２の発明によれば、
第１ボスの位置を調整することができることから、第１
貫通孔内に形成される同軸線路の長さを調整することが
でき、ＰＩＮダイオードの静電容量のバラツキにより生
じるリミッタ通過特性を調整することができるようにな
る。第３の発明によれば、第２貫通孔の導波路側の開口
部と座ぐり部との間に形成される段部に位置する第２ボ
スや、その第２ボスのくびれ部により実現されるチョー
クにより、マイクロ波を減衰させてから検波ダイオード
に供給することができ、その検波ダイオードの破損対策
を万全にすることができる。第４の発明によれば、配線
基板上の検波ダイオードや抵抗が第３ボスに接触するこ
とを防止できるばかりか、その検波ダイオードに作用す
るマイクロ波の通路を特別のスペースを設けることなく
形成することができる。
【図１】 本発明の実施の形態のダイオードリミッタ装
置の構造を示す断面図である。
置の構造を示す断面図である。
【図２】 同ダイオードリミッタ装置の等価回路であ
る。
る。
【図３】 同ダイオードリミッタ装置の配線基板の上面
図である。
図である。
【図４】 同ダイオードリミッタ装置の配線基板の下面
図である。
図である。
【図５】 従来のダイオードリミッタ装置の構造を示す
断面図である。
断面図である。
【図６】 同ダイオードリミッタ装置の等価回路であ
る。
る。
【図７】 従来の別のダイオードリミッタ装置の構造を
示す断面図である。
示す断面図である。
【図８】 同ダイオードリミッタ装置の等価回路であ
る。
る。
１１：導波管、１２：第１貫通孔、１３：第１ボス、１
４：ＰＩＮポスト、１５：ＰＩＮダイオード、１６：第
２貫通孔、１７：第２ボス、１８：絶縁材、１９：ＳＢ
Ｄダイオード、２０：負荷抵抗兼回復時間調整用の抵
抗、２１：配線基板、２２：第３ボス、２３：同軸線
路。
４：ＰＩＮポスト、１５：ＰＩＮダイオード、１６：第
２貫通孔、１７：第２ボス、１８：絶縁材、１９：ＳＢ
Ｄダイオード、２０：負荷抵抗兼回復時間調整用の抵
抗、２１：配線基板、２２：第３ボス、２３：同軸線
路。
Claims (4)
- 【請求項１】導波管の導波路のマイクロ波伝送方向に対
して直交する方向に導電性のポストを設け、該ポストに
ＰＩＮダイオードを搭載し、抵抗と並列接続した検波ダ
イオードが前記マイクロ波と結合させて得られる検波電
流により、前記ＰＩＮダイオードをバイアスするよう構
成したダイオードリミッタ装置において、 前記導波管のＨ面の壁面に第１貫通孔を形成し、該第１
貫通孔において前記導波管に電気的に接続した状態で前
記ポストの前記ＰＩＮダイオード搭載側と反対側を支持
し、 前記壁面と対面する別の壁面に第２貫通孔を形成し、該
第２貫通孔に対して、前記のポストとで前記ＰＩＮダイ
オードを挟持する導電性の第２ボスを電気的に絶縁して
支持し、 前記検波ダイオードと前記抵抗を搭載した配線基板を設
け、該配線基板の前記検波ダイオードと前記抵抗の一方
の共通接続部が前記第２ボスに電気的に接続され、他方
の共通接続部が導電性の第３ボスを介して前記導波管に
電気的に接続されるように、該第３ボスにより前記配線
基板を前記第２貫通孔内に支持した、 ことを特徴とするダイオードリミッタ装置。 - 【請求項２】前記第１貫通孔に導電性の第１ボスを螺合
し、該第１ボスに前記ポストを螺合することにより、前
記第１貫通孔に対して前記ポストを支持したことを特徴
とする請求項１に記載のダイオードリミッタ装置。 - 【請求項３】前記第２貫通孔は、前記導波路側の開口部
が狭く形成されると共に奥部が広い座ぐり部に形成さ
れ、前記第２ボスが該開口部から該座ぐり部にかけて絶
縁材を介して支持され、前記第２ボスの胴部にくびれ部
が形成されていることを特徴とする請求項１又は２に記
載のダイオードリミッタ装置。 - 【請求項４】前記第３ボスに前記配線基板の前記検波ダ
イオードと前記抵抗を位置させるための座ぐり部が形成
されていることを特徴とする請求項１乃至３に記載のダ
イオードリミッタ装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20724097A JP3373395B2 (ja) | 1997-07-16 | 1997-07-16 | ダイオードリミッタ装置 |
| US09/098,559 US6057569A (en) | 1997-07-16 | 1998-06-17 | Diode limiter device |
| GB9813334A GB2328325B (en) | 1997-07-16 | 1998-06-19 | Diode limiter device |
| CN98115507A CN1108639C (zh) | 1997-07-16 | 1998-06-26 | 二极管限制装置 |
| KR10-1998-0027429A KR100411995B1 (ko) | 1997-07-16 | 1998-07-08 | 다이오드리미터장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20724097A JP3373395B2 (ja) | 1997-07-16 | 1997-07-16 | ダイオードリミッタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1141049A true JPH1141049A (ja) | 1999-02-12 |
| JP3373395B2 JP3373395B2 (ja) | 2003-02-04 |
Family
ID=16536547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20724097A Expired - Lifetime JP3373395B2 (ja) | 1997-07-16 | 1997-07-16 | ダイオードリミッタ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6057569A (ja) |
| JP (1) | JP3373395B2 (ja) |
| KR (1) | KR100411995B1 (ja) |
| CN (1) | CN1108639C (ja) |
| GB (1) | GB2328325B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008149893A1 (ja) * | 2007-06-05 | 2008-12-11 | Furuno Electric Co., Ltd. | 高周波リミッタ |
| JP2008306308A (ja) * | 2007-06-05 | 2008-12-18 | Furuno Electric Co Ltd | 高周波リミッタ |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105680120B (zh) * | 2016-01-27 | 2018-04-13 | 西安电子工程研究所 | 一种impatt二极管夹持紧固装置 |
| KR102223518B1 (ko) | 2019-07-31 | 2021-03-05 | 이이성 | 난각 파손 검출 장치 |
| KR102449254B1 (ko) * | 2021-04-15 | 2022-09-30 | 한국전기연구원 | 전자기 펄스를 차단하기 위한 다이오드 리미터 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2133635B (en) * | 1982-12-16 | 1986-12-17 | English Electric Valve Co Ltd | Microwave transmitting and receiving arrangements |
| JPH0785521B2 (ja) * | 1987-02-21 | 1995-09-13 | 新日本無線株式会社 | 低域フイルタ導波管型ダイオ−ドリミツタ |
| JPS62216685A (ja) * | 1987-03-09 | 1987-09-24 | セイレイ工業株式会社 | 籾すり機の選別部における選別装置 |
| US4875022A (en) * | 1988-03-28 | 1989-10-17 | The United States Of America As Represented By The Secretary Of The Army | High power microwave expander for producing fast rise time pulses |
| JPH0263301A (ja) * | 1988-08-30 | 1990-03-02 | Fujitsu Ltd | ダイオードリミッタ |
| JPH0722249B2 (ja) * | 1991-09-09 | 1995-03-08 | 株式会社東芝 | ダイオードリミッタ |
| JPH05136603A (ja) * | 1991-11-12 | 1993-06-01 | Toshiba Corp | 導波管形ダイオードリミツタ |
| JPH06216685A (ja) * | 1993-01-14 | 1994-08-05 | Toshiba Corp | ダイオードリミッタ |
-
1997
- 1997-07-16 JP JP20724097A patent/JP3373395B2/ja not_active Expired - Lifetime
-
1998
- 1998-06-17 US US09/098,559 patent/US6057569A/en not_active Expired - Lifetime
- 1998-06-19 GB GB9813334A patent/GB2328325B/en not_active Expired - Lifetime
- 1998-06-26 CN CN98115507A patent/CN1108639C/zh not_active Expired - Lifetime
- 1998-07-08 KR KR10-1998-0027429A patent/KR100411995B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008149893A1 (ja) * | 2007-06-05 | 2008-12-11 | Furuno Electric Co., Ltd. | 高周波リミッタ |
| JP2008306308A (ja) * | 2007-06-05 | 2008-12-18 | Furuno Electric Co Ltd | 高周波リミッタ |
| US8198952B2 (en) | 2007-06-05 | 2012-06-12 | Furuno Electric Co., Ltd. | High frequency limiter |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9813334D0 (en) | 1998-08-19 |
| GB2328325B (en) | 2002-03-13 |
| KR100411995B1 (ko) | 2004-03-24 |
| CN1108639C (zh) | 2003-05-14 |
| GB2328325A (en) | 1999-02-17 |
| KR19990013685A (ko) | 1999-02-25 |
| JP3373395B2 (ja) | 2003-02-04 |
| US6057569A (en) | 2000-05-02 |
| CN1208971A (zh) | 1999-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001044716A (ja) | ストリップライン給電装置 | |
| EP0381745A1 (en) | Low inductance decoupling capacitor | |
| JPH1141049A (ja) | ダイオードリミッタ装置 | |
| JP3635873B2 (ja) | ストリップライン給電装置 | |
| JP2004327784A (ja) | プリント基板およびそのアース方法 | |
| JPS63271996A (ja) | 大電流用プリント基板 | |
| JPH0542624Y2 (ja) | ||
| JP4103466B2 (ja) | 高周波コネクタの表面実装方法及び高周波コネクタ実装プリント基板並びにプリント基板 | |
| US6472613B1 (en) | Low-inductance connector for printed-circuit board | |
| JPH06216685A (ja) | ダイオードリミッタ | |
| JP2001015881A (ja) | 電子回路ユニット | |
| JPH11331015A (ja) | モジュール部品 | |
| JP2000151306A (ja) | 半導体装置 | |
| JP3259338B2 (ja) | 三層構造ストリップラインインダクタのインダクタンス調整方法 | |
| SU1443060A1 (ru) | Сверхвысокочастотный фильтр | |
| US4799035A (en) | Microwave diode tuning circuit | |
| JP2567210B2 (ja) | マイクロ波接地構造 | |
| JP2937151B2 (ja) | 表面実装部品用グランドケース及び半導体装置 | |
| JP2000216508A (ja) | 高周波電子機器 | |
| JPH09129407A (ja) | 薄膜抵抗器 | |
| JP2000049526A (ja) | 誘電体平面アンテナ | |
| JP2533291B2 (ja) | パッケ―ジの気密端子構造 | |
| JPH05145306A (ja) | 終端装置 | |
| JPH04297085A (ja) | 混成集積回路装置 | |
| JPH0834364B2 (ja) | マイクロストリップ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021105 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |