JPH11355134A - Phase locked loop - Google Patents

Phase locked loop

Info

Publication number
JPH11355134A
JPH11355134A JP10159222A JP15922298A JPH11355134A JP H11355134 A JPH11355134 A JP H11355134A JP 10159222 A JP10159222 A JP 10159222A JP 15922298 A JP15922298 A JP 15922298A JP H11355134 A JPH11355134 A JP H11355134A
Authority
JP
Japan
Prior art keywords
phase
signal
frequency signal
output
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10159222A
Other languages
Japanese (ja)
Inventor
Takeshi Nakamura
Takeshi Shiotani
中村  剛
武司 塩谷
Original Assignee
Denso Corp
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, 株式会社デンソー filed Critical Denso Corp
Priority to JP10159222A priority Critical patent/JPH11355134A/en
Publication of JPH11355134A publication Critical patent/JPH11355134A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To execute the response of a phase locked loop at high speed without damaging the stability of the loop at the time of an operation start when a frequency is largely changed or at the time of changing the frequency.
SOLUTION: The loop 1 is formed to successively input an output from a phase comparing means to a voltage controlled oscillator 8, which detects phase difference between a reference frequency signal and an output frequency signal fed-back from the voltage controlled oscillator 8, with charge pumps 5 and 6 and a loop filter 7. In this case, the phase comparing means is constituted of plural phase comparators 2, 3 and 4.
COPYRIGHT: (C)1999,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、PLL(Phas BACKGROUND OF THE INVENTION The present invention is, PLL (Phas
e Locked Loop)もしくはDLL(Del e Locked Loop) or a DLL (Del
ay Locked Loop)等の位相同期回路に関し、特に周波数の変更時の応答を高速化する位相同期回路に関する。 It relates the phase synchronization circuit of ay Locked Loop) or the like, to a phase locked loop circuit in particular faster response when changing frequency.

【0002】 [0002]

【従来の技術】従来より、自動車電話や携帯電話などの移動体通信装置において、基準周波数信号と位相同期した出力信号を発生するための回路としてPLL回路もしくはDLL回路が用いられている。 Conventionally, in a mobile communication device such as a car phone or cellular phone, PLL circuit or DLL circuit is used as a circuit for generating a reference frequency signal and the phase-synchronized with the output signal. 図13に従来から使用されているPLL回路と呼ばれる位相同期回路のブロック図を示す。 It shows a block diagram of a phase locked loop circuit called PLL circuit which has been used conventionally in FIG. この位相同期回路90は、基準周波数信号RefCLKと出力周波数信号OutCLKとの位相差を検出する位相比較器91と、位相比較器91が出力する位相進み信号Dnもしくは位相遅れ信号Upに基づきループフィルタ93の容量を充電または放電するチャージポンプ92と、チャージポンプ92から出力された電流Ipに基づく電荷を容量に蓄積して平滑化して電圧制御発振器へ制御電圧Vcntを供給するループフィルタ93と、ループフィルタ93からの制御電圧Vcnt The phase synchronization circuit 90 includes a phase comparator 91 for detecting a phase difference between the reference frequency signal RefCLK and the output frequency signal OutCLK, the loop filter 93 based on the phase lead signal Dn or phase delay signal Up phase comparator 91 outputs a charge pump 92 to charge the capacitor or discharging, a loop filter 93 supplies a control voltage Vcnt by smoothing accumulated in the capacitor to charge based on the output currents Ip to the voltage controlled oscillator from the charge pump 92, loop filter control voltage of from 93 Vcnt
に対応した周波数の信号OutCLKを出力する電圧制御発振器94とにより構成されている。 It is constituted by a voltage controlled oscillator 94 which outputs a signal OutCLK having a frequency corresponding to the.

【0003】以下この位相同期回路90の動作を図14 [0003] Hereinafter the operation of the phase locked loop 90 FIG. 14
のタイミングチャートを用いて説明する。 It will be described with reference to the timing chart. 図14に示すように、出力周波数信号OutCLKが基準周波数信号RefCLKより遅れている場合には、位相比較器91 As shown in FIG. 14, when the output frequency signal OutCLK lags the reference frequency signal RefCLK, the phase comparator 91
はRefCLKの立ち上がりからOutCLKが立ち上がりまで位相遅れを示す信号UpをLレベルとしてチャージポンプ92へ出力する。 Outputs to the charge pump 92 a signal Up indicating the phase delay until rise OutCLK from the rise of RefCLK as L level. チャージポンプ92は通常はハイインピーダンスであるが、Up信号によりPチャンネルMOSトランジスタ95がオンしてループフィルタ93へ位相差出力電流Ipを出力する。 The charge pump 92 is typically a high impedance, and P-channel MOS transistor 95 is turned on by the Up signal and outputs a phase difference output current Ip to the loop filter 93.

【0004】図15にループフィルタ93の一構成例を示す。 [0004] An example of the configuration of the loop filter 93 in FIG. 15. 2つの抵抗97、98と容量99により構成される積分回路である。 An integration circuit composed of two resistors 97 and 98 and capacitor 99. ループフィルタ93は、パルス状に出力される位相差出力電流Ipによる電荷を容量99に蓄えて積分することにより平滑化し、さらにノイズの影響を低減する効果を有し、周波数制御電圧Vcntを出力してこれを電圧制御発振器94へ供給する。 Loop filter 93 smoothes by integrating an electric charge is charged by the phase difference output current Ip that is outputted in pulses to the capacitor 99, it has the effect of further reducing the influence of noise, and outputs the frequency control voltage Vcnt and supplies it to the voltage controlled oscillator 94 Te. これにより位相差に応じた発振周波数が電圧制御発振器94から出力され、基準周波数信号RefCLKと出力周波数信号OutCLKの位相差をなくすように動作する。 Thus the oscillation frequency corresponding to the phase difference is outputted from the voltage controlled oscillator 94 operates to eliminate the phase difference between the reference frequency signal RefCLK and the output frequency signal OutCLK.

【0005】また、出力周波数信号OutCLKが基準周波数信号RefCLKより進んでいる場合には、位相比較器91は位相進み信号Dnを出力し、チャージポンプ92はNチャンネルMOSトランジスタ96がオンするため、容量99の電荷は放電され周波数制御電圧Vc Further, when the output frequency signal OutCLK leads the reference frequency signal RefCLK is, the phase comparator 91 outputs a phase advance signal Dn, the charge pump 92 is N-channel MOS transistor 96 is turned on, capacitor 99 charges are discharged frequency control voltage Vc
ntが低下して電圧制御発振器94は周波数を下げる方向即ち位相を遅らせる方向へ動作する。 Voltage controlled oscillator 94 nt is reduced operates in the direction of delaying the direction or phase decrease the frequency.

【0006】そして、出力周波数信号OutCLKと基準周波数信号RefCLKとの位相が一致する場合には、位相比較器PFDからは位相遅れ信号Upも位相進み信号Dnも出力されず、チャージポンプ92はハイインピーダンスとなり、周波数制御電圧Vcntは一定の電圧に保たれ、電圧制御発振器94はその出力周波数を基準周波数信号RefCLKと同期した状態で維持する。 [0006] When the phase of the output frequency signal OutCLK and the reference frequency signal RefCLK match, the phase lag signal Up from the phase comparator PFD also not be output phase advance signal Dn, the charge pump 92 is a high impedance next, the frequency control voltage Vcnt is maintained at a constant voltage, the voltage controlled oscillator 94 is maintained in sync with the output frequency and the reference frequency signal RefCLK.

【0007】ここで、基準周波数信号RefCLKと出力周波数信号OutCLKとの位相同期時間を速くするため即ち応答を速くするためには、容量99に対する充放電時間を短くする必要があり、ループフィルタ93の時定数を小さくするか、チャージポンプ92の電流駆動能力を大きくする必要がある。 [0007] Here, in order to speed up because i.e. response to fast phase synchronization time with a reference frequency signal RefCLK and the output frequency signal OutCLK, it is necessary to shorten the charge and discharge time for capacitor 99, the loop filter 93 reduce the time constant, it is necessary to increase the current driving capability of the charge pump 92. そこで、チャージポンプ92の電流駆動能力を上げるために、複数のチャージポンプを設ける方法が提案されている。 Therefore, in order to increase the current driving capability of the charge pump 92, a method of providing a plurality of charge pumps it has been proposed. 例えば、特開平6 For example, JP-A-6
−276090に記載のPLL回路は、ループフィルタの容量を急速充電するために、追加のチャージポンプを備えるものであり、特開平9−172371に記載のP PLL circuit according to -276090, in order to rapidly charge the capacitance of the loop filter, which comprises an additional charge pump, P described in JP-A 9-172371
LL回路は、基準信号と比較信号の位相が一致するまで時間に応じてチャージポンプの数を増加させるものである。 LL circuit is intended to increase the number of charge pump according to the time until the phase of the reference signal and the comparison signal is coincident.

【0008】 [0008]

【発明が解決しようとする課題】しかし、上述のようにループフィルタの時定数を小さくしたり、チャージポンプの電流駆動能力を上げることにより位相同期時間の高速化を図ることはできるが、かかる方法ではロック状態での安定性が悪くなりノイズ等の影響を受けやすくなる。 [SUMMARY OF THE INVENTION] However, if a smaller time constant of the loop filter as described above, although it is possible to increase the speed of the charge pump phase synchronization time by increasing the current driving capability of such methods in more susceptible to noise, such as stability it is worse in the locked state. つまり応答速度が速いため、微小なノイズにも追従してしまうためである。 That for high response speed, because the result to follow in minute noise.

【0009】このように従来の位相同期回路では応答性と安定性とは相反する関係にある。 [0009] Thus in the conventional phase synchronizing circuit it is inversely related to the responsiveness and stability. このため、応答時間を高速化するためにループフィルタの時定数を小さくしたり、チャージポンプの電流駆動能力を大きくしたりすると、位相同期回路の安定性が損なわれるという問題が生じていた。 Therefore, it can reduce the time constant of the loop filter in order to speed up the response time, or when you increase the current driving capability of the charge pump, a problem that the stability of the phase synchronization circuit is impaired had occurred.

【0010】従って、本発明はかかる問題点を解決し、 [0010] Accordingly, the present invention is to solve the above problems,
周波数が大きく変わる起動時もしくは周波数の変更時に、回路の安定性は損なわずにその応答を高速化することを目的とする。 When changing startup or frequency frequency largely changes, and an object thereof is to speed up the response without compromising the stability of the circuit.

【0011】また本発明の別の目的は、基準周波数信号RefCLKと出力周波数信号OutCLKとの位相差が小さい場合における位相同期回路の消費電力を低減することにある。 [0011] Another object of the present invention is to reduce the power consumption of the phase synchronizing circuit when the phase difference between the reference frequency signal RefCLK and the output frequency signal OutCLK small.

【0012】 [0012]

【課題を解決するための手段】上記目的を達成するための本発明に係る位相同期回路は、基準周波数信号と電圧制御発振器の出力信号との位相差を検出する位相比較手段の出力信号をチャージポンプおよびループフィルタを介して電圧制御発振器へフィードバックする位相同期回路であって、特に、上記位相比較手段は複数の位相比較器により形成されるものである。 Means for Solving the Problems] phase synchronization circuit according to the present invention for achieving the above object, the charge output signal of the phase comparing means for detecting a phase difference between the output signal of the reference frequency signal and a voltage controlled oscillator a phase locked loop circuit fed back to the voltage controlled oscillator via a pump and a loop filter, in particular, the phase comparator means is intended to be formed by a plurality of phase comparators. かかる構成により、基準周波数信号と出力周波数信号との位相差が大きい場合は、通常のチャージポンプに加えて追加のチャージポンプを用いてループフィルタを充放電させ、位相差が小さい場合は通常のチャージポンプのみでループフィルタを充放電させる。 With this configuration, when the phase difference between the reference frequency signal and the output frequency signal is large, in addition to the usual charge pump to charge and discharge a loop filter with additional charge pump, the normal charge when the phase difference is small the loop filter is charged and discharged only by the pump. かかる方法により応答性の高速化を図ると共に、安定性をも確保した位相同期回路を得るものである。 Together increase the speed of response by such methods is to obtain a phase locked loop that ensures also stability. さらに、かかる構成により基準周波数信号Ref Furthermore, the reference frequency signal Ref With this configuration
CLKと出力周波数信号OutCLKとの位相差が小さい場合における位相同期回路の消費電力を低減することができる。 It is possible to reduce the power consumption of the phase synchronizing circuit when the phase difference between CLK and the output frequency signal OutCLK small.

【0013】さらに、上記位相同期回路の電圧制御発振器が出力周波数信号と出力周波数信号より位相の進んだ信号もしくは出力周波数信号より位相の遅れた信号を出力し、上記位相の進んだ信号もしくは上記位相の遅れた信号と基準周波数信号との位相差を上記複数の位相比較器で検出することにより、また、上記複数の位相比較器での位相比較結果によりチャージポンプの出力電流を変化させることにより、より安定な位相同期を行うことが可能となる。 Furthermore, it outputs the phase of the delayed signal from the signal advanced or output frequency signal in phase from the phase voltage controlled oscillator output frequency signal of the synchronization circuit and the output frequency signal, the signal or the phase advances of the phase by the late phase difference between the signal and the reference frequency signal detected by said plurality of phase comparators, also by changing the output current of the charge pump by the phase comparison result in said plurality of phase comparators, it is possible to perform more stable phase synchronization.

【0014】また必要な場合には、電圧制御発振器の出力周波数信号は分周器を介して位相比較器へ入力することができる。 [0014] If necessary, the output frequency signal of the voltage controlled oscillator may be input via a frequency divider to the phase comparator. かかる構成により基準周波数信号に同期し且つ周波数変換された出力を容易に得ることが可能となる。 It is possible to obtain an output which is synchronized to and frequency converted into a reference frequency signal by such a configuration easily.

【0015】また、上記電圧制御発振器に代えて電圧制御ディレイラインを使用し、基準周波数信号と電圧制御ディレイラインの出力周波数信号との位相差を検出する位相比較手段の出力信号をチャージポンプおよびループフィルタを介して電圧制御ディレイラインへフィードバックする位相同期回路とし、ここで該位相比較手段を複数の位相比較器により構成するものである。 Further, the voltage controlled oscillator using a voltage controlled delay line in place of the reference frequency signal and the voltage control delay line of the output frequency signal and the output signal of the charge pump and loop phase comparing means for detecting a phase difference of through a filter with a phase locked loop circuit fed back to the voltage controlled delay line, in which here constitutes the phase comparison means by a plurality of phase comparators. この場合も電圧制御発振器を用いた場合と同様に、電圧制御ディレイラインが出力周波数信号と出力周波数信号より位相の進んだ信号もしくは出力周波数信号より位相の遅れた信号を出力し、上記位相の進んだ信号もしくは上記位相の遅れた信号と基準周波数信号との位相差を複数の位相比較器で検出するような構成とすることができる。 Again as in the case of using a voltage controlled oscillator, and outputs the phase of the delayed signal from the signal advanced or output frequency signal voltage control delay line of the output frequency signal and the output frequency signal from the phase advances of the phase it can signal or be configured as to detect a plurality of phase comparators a phase difference between the delayed signal and the reference frequency signal of the phase. そして、上記複数の位相比較器での位相比較結果によりチャージポンプの出力電流を変化させる。 Then, changing the output current of the charge pump by the phase comparison result in said plurality of phase comparators.

【0016】 [0016]

【作用】本発明の位相同期回路においては、出力周波数信号と出力周波数信号よりも位相の進んだ信号と出力周波数信号よりも位相の遅れた信号とを基準周波数信号と比較し、位相差が大きいときにのみチャージポンプの電流駆動能力を増やしてループフィルタへ充放電を行うことで応答時間を速くし、位相差が小さい場合にはチャージポンプを通常の電流駆動能力で動作させることにより安定な動作を行い、高速応答と安定性とを両立させるものである。 In the phase synchronization circuit of the present invention, compared with the reference frequency signal and a phase of the delayed signal than advanced signal and the output frequency signal in phase than the output frequency signal and the output frequency signal, the phase difference is large stable operation by operating the charge pump at a normal current driving capability only to increase the response time by charging and discharging the loop filter to increase the current drive capability of the charge pump, when the phase difference is small when It was carried out, but to achieve both high speed response and stability. このように、位相差が大きいときにのみチャージポンプの電流駆動能力を増やすため、位相差が小さい場合には位相同期回路の低消費電力化が図れる。 Thus, to increase the current driving capability of the charge pump only when the phase difference is large, when the phase difference is small, attained the power consumption of the phase locked loop.

【0017】 [0017]

【発明の実施の形態】図1に本発明の第1実施の形態を示す位相同期回路1を示す。 It shows a phase synchronizing circuit 1 shown in DETAILED DESCRIPTION OF THE INVENTION Figure 1 a first embodiment of the present invention. 位相同期回路1は、第1の位相比較器2、第2の位相比較器3、第3の位相比較器4、第1のチャージポンプ5、第2のチャージポンプ6、ループフィルタ7、および電圧制御発振器8を具備する。 Phase synchronization circuit 1, a first phase comparator 2, a second phase comparator 3, a third phase comparator 4, a first charge pump 5, the second charge pump 6, a loop filter 7, and the voltage comprising a controlled oscillator 8.

【0018】第1の位相比較器2は基準周波数信号Re [0018] The first phase comparator 2 is the reference frequency signal Re
fCLKと電圧制御発振器8からフィードバックされた出力周波数信号OutCLKとの位相を比較し、第2の位相比較器3は基準周波数信号と電圧制御発振器8からの出力周波数信号より位相の進んだ信号OutCLK− Comparing the phases of the feedback output frequency signal OutCLK from fCLK the voltage controlled oscillator 8, a second phase comparator 3 is the reference frequency signal and the output frequency signal from the signal advanced in phase from the voltage controlled oscillator 8 OutCLK-
との位相を比較し、第3の位相比較器4は基準周波数信号と電圧制御発振器8からの出力周波数信号より位相の遅れた信号OutCLK+との位相を比較し、位相遅れ信号Up、Up2もしくは位相進み信号Dn、Dn3を出力する。 Comparing the phases of the third phase comparator 4 compares the phases of the phase delayed signal OutCLK + and of the output frequency signal from the reference frequency signal and a voltage controlled oscillator 8, a phase lag signal Up, Up2 or phase proceeds to output a signal Dn, Dn3.

【0019】第1のチャージポンプ5は第1の位相比較器2が出力する位相進み信号Dnもしくは位相遅れ信号Upに基づきループフィルタ7の容量を充電または放電する電流を出力し、第2のチャージポンプ6は第1の位相比較器2が出力する位相進み信号Dnおよび位相遅れ信号Upと第2の位相比較器3が出力する位相遅れ信号Up2と第3の位相比較器4が出力する位相進み信号D [0019] The first charge pump 5 outputs a current for charging or discharging the capacitance of the loop filter 7 based on the phase lead signal Dn or phase lag signal Up first phase comparator 2 outputs, the second charge pump 6 leading phase outputs with a phase lag signal Up2 the first phase advance signal Dn and the phase lag signal Up and the second phase comparator 3 is a phase comparator 2 outputs output from the third phase comparator 4 signal D
n3に基づきループフィルタ7の容量を充電または放電する電流を出力する。 And it outputs a current for charging or discharging the capacitance of the loop filter 7 based on n3.

【0020】ループフィルタ7は第1のチャージポンプ5および第2のチャージポンプ6からの出力電流Ipを平滑化して電圧制御発振器8を制御するための出力電圧Vcntを出力する。 The loop filter 7 outputs an output voltage Vcnt for controlling the voltage controlled oscillator 8 the output current Ip smoothed from the first charge pump 5 and a second charge pump 6.

【0021】電圧制御発振器8はループフィルタ7からの出力電圧Vcntに応じて、出力周波数信号OutC The voltage controlled oscillator 8 in accordance with the output voltage Vcnt from loop filter 7, the output frequency signal OutC
LKを出力し、併せて該出力周波数信号より位相の進んだ信号OutCLK−と、該出力周波数信号より位相の遅れた信号OutCLK+とを出力する。 And it outputs the LK, together with the signal OutCLK- advanced in phase than the output frequency signal, and outputs the delayed signal OutCLK + and phase than the output frequency signal.

【0022】電圧制御発振器8としては例えば図2に示すように、通常使用される電圧制御遅延素子9をN段(Nは自然数)リング状に連結して構成されるリング発振器10を使用することができる。 [0022] As examples of the voltage controlled oscillator 8 shown in FIG. 2 for example, normally (N is a natural number) a voltage controlled delay element 9 N stages is used to use a ring oscillator 10 formed by connecting in a ring shape can. 電圧制御遅延素子9 Voltage-controlled delay element 9
の回路構成は特に限定されるものではなく、周波数制御電圧としての機能を持つループフィルタ7の出力電圧V The circuit configuration of the present invention is not particularly limited, the output voltage V of the loop filter 7 having a function as a frequency control voltage
cntにより遅延時間が制御されるような構成を有していればよい。 It may have a structure such as the delay time is controlled by cnt. この電圧制御遅延素子9より電圧制御発振器8の出力周波数信号OutCLKの周波数が制御される。 Frequency of the output frequency signal OutCLK of the voltage controlled oscillator 8 from the voltage-controlled delay element 9 is controlled.

【0023】ここで、電圧制御発振器8が出力周波数信号OutCLKを出力する端子11よりM段(M<N、 [0023] Here, M stage from the terminal 11 to the voltage controlled oscillator 8 outputs an output frequency signal OutCLK (M <N,
Mは自然数、図2ではM=2)手前の端子12の出力信号は、出力周波数信号OutCLKよりも位相が進んだ信号(OutCLK−)となる。 M is a natural number, the output signal of FIG. 2, M = 2) in front of the terminal 12, and becomes the signal advanced in phase than the output frequency signal OutCLK (OutCLK-). 一方、出力周波数信号OutCLKを出力する端子11よりM段後方の端子1 On the other hand, M stage behind the terminal 1 from the terminal 11 for outputting an output frequency signal OutCLK
3の出力信号は、出力周波数信号OutCLKよりも位相が遅れた信号(OutCLK+)となる。 3 of the output signal is to become signals whose phases are delayed than the output frequency signal OutCLK (OutCLK +). すなわち、 That is,
図3に示すようなタイミングを有するOutCLK、O OutCLK with timing shown in FIG. 3, O
utCLK−、およびOutCLK+が電圧制御発振器8より出力される。 UtCLK-, and OutCLK + is output from the voltage controlled oscillator 8.

【0024】電圧制御発振器8より出力される3つの出力信号OutCLK、OutCLK−、OutCLK+ The three output signals OutCLK output from the voltage controlled oscillator 8, OutCLK-, OutCLK +
はそれぞれ位相比較器2、3、4によって基準周波数信号RefCLKと位相を比較される。 It is compared with the reference frequency signal RefCLK and phase by each phase comparator 2, 3 and 4. 図4に位相比較器2、3、および4の一構成例を示す。 Figure 4 shows an exemplary configuration of the phase comparator 2, 3, and 4. この構成例において位相比較器は2入力NANDゲート、3入力NAND Phase comparator in this configuration example 2-input NAND gate, three-input NAND
ゲート、およびインバータにより形成されている。 Gates, and are formed by an inverter. ただし、第2の位相比較器3は位相遅れ信号Upのみ、第3 However, the second phase comparator 3 is a phase lag signal Up only, third
の位相比較器4は位相進み信号Dnのみ出力し、図1においてはそれぞれUp2およびDn3として表示されている。 The phase comparator 4 outputs only phase advance signal Dn, are displayed respectively as Up2 and Dn3 in FIG.

【0025】次に上記構成の位相同期回路の動作について説明する。 [0025] Next the operation of the phase synchronization circuit of the above construction. 基準周波数信号RefCLKに対して出力周波数信号OutCLKが大きく遅れている場合即ち位相差が大きい場合の位相同期回路の動作を図5に示す。 The operation of the phase synchronization circuit when that is, when the phase difference is large output frequency signal OutCLK the reference frequency signal RefCLK is greatly delayed shown in FIG.
位相差が大きい場合には、基準周波数信号RefCLK If the phase difference is large, the reference frequency signal RefCLK
に対して出力周波数信号OutCLKが遅れているのみでなく、出力周波数信号より位相の進んだ信号OutC Not only the output frequency signal OutCLK is delayed with respect to, signal OutC advanced of the output frequency signal from the phase
LK−も遅れることになり、第1の位相比較器2がLレベルの位相遅れ信号Upを出力すると共に、第2の位相比較器3もLレベルの位相遅れ信号Up2を出力する。 LK- also will be delayed, a first phase comparator 2 is outputs a phase delay signal Up of the L level, the second phase comparator 3 also outputs a phase delay signal Up2 at the L level.
Lレベルである信号Upは第1のチャージポンプ5のP An L-level signal Up is P of the first charge pump 5
MOSトランジスタ14および第2のチャージポンプ6 MOS transistor 14 and the second charge pump 6
のPMOSトランジスタ15をオン状態にし、同じくL The PMOS transistor 15 in the ON state, also L
レベルである信号Up2は第2のチャージポンプ6のP Signal Up2 is level P of the second charge pump 6
MOSトランジスタ16をオン状態にする。 The MOS transistor 16 in the ON state.

【0026】このように図5において基準周波数パルスの立上がりから時間t1 の区間では、第1のチャージポンプ5および第2のチャージポンプ6の双方によりループフィルタ7が充電されるため、周波数制御電圧Vcn [0026] In this way, sections of the time t1 from the rising edge of the reference frequency pulse in FIG. 5, since the loop filter 7 is charged by both the first charge pump 5 and a second charge pump 6, the frequency control voltage Vcn
tは急速に上昇する。 t is rapidly rising. その後の時間(t2 −t1 )の区間では、Up2はHレベルへ戻るため第2のチャージポンプ6は充電を停止し、ループフィルタ7を充電するのはUpにより駆動される第1のチャージポンプ5のみとなる。 Subsequent sections of time (t2 -t1), Up2 the second charge pump 6 to return to the H level stops charging, first charge pump to charge the loop filter 7 is driven by Up 5 the only. 従って、この区間では周波数制御電圧Vcntは最初のt1 区間よりも緩やかに上昇することになる。 Therefore, the frequency control voltage Vcnt in this interval will be gradually increases than the first period t1.

【0027】また、図6に示すように基準周波数信号R Further, the reference as shown in FIG. 6 frequency signal R
efCLKと出力周波数信号OutCLKとの位相差が小さい場合には、出力周波数信号OutCLKより位相の進んだ信号OutCLK−は基準周波数信号RefC When the phase difference between the efCLK the output frequency signal OutCLK is small, it advanced in phase from the output frequency signal OutCLK signal OutCLK- the reference frequency signal RefC
LKよりも位相が進んでいるため、位相遅れ信号Up2 Because it is in advanced phase than LK, a phase delay signal Up2
は出力されず、第1のチャージポンプ5のみでループフィルタ7を充電する。 It is not outputted to charge the first charge pump 5 only the loop filter 7 at.

【0028】また図7に示すように、基準周波数信号R Further, as shown in FIG. 7, the reference frequency signal R
efCLKに対して出力周波数信号OutCLKの位相が進んでいる場合にはチャージポンプ5、6はループフィルタ7の電荷を放電する。 If it is progressing phase of the output frequency signal OutCLK respect efCLK charge pump 5 and 6 to discharge the loop filter 7. ここで、位相が大きく進んでいる場合には第1の位相比較器2から位相進み信号D Here, when the phase is advanced significantly advances the phase from the first phase comparator 2 a signal D
nが、そして第3の位相比較器4から位相進み信号Dn n is, and the phase advance signal Dn from the third phase comparator 4
3が出力され、このため第1のチャージポンプ5と第2 3 is outputted, the first charge pump 5 for the second
のチャージポンプ6が共にループフィルタ7に蓄積された電荷を放電するため周波数制御電圧Vcntは急速に下降する。 Frequency control voltage Vcnt for the charge pump 6 discharges the charges accumulated in the loop filter 7 together of rapidly lowered. ここで信号Dnは第1のチャージポンプ5のNMOSトランジスタ17および第2のチャージポンプ6のNMOSトランジスタ18を、信号Dn3は第2のチャージポンプ6のNMOSトランジスタ19をオンにしてループフィルタ7の電荷を放電する。 Here the signal Dn is the NMOS transistor 18 of the NMOS transistor 17 and the second charge pump 6 of the first charge pump 5, the signal Dn3 charge of the loop filter 7 to the turn on the NMOS transistor 19 of the second charge pump 6 to discharge.

【0029】また図8に示すすように、出力周波数信号の位相がそれほど進んでいないとき、即ち基準周波数信号RefCLKと出力周波数信号OutCLKとの位相差が小さい場合には、出力周波数信号OutCLKより位相の遅れた信号OutCLK+は基準周波数信号Re Further, as to shown in FIG. 8, when the output frequency signal of the phase is not advanced too, that is, when the phase difference between the reference frequency signal RefCLK and the output frequency signal OutCLK is small, the output frequency signal OutCLK from the phase delayed signal OutCLK + is the reference frequency signal Re of
fCLKよりも位相が遅れているため位相進み信号Dn Phase advance signal Dn for the phase is later than fCLK
3は出力されず、第1のチャージポンプ5のみでループフィルタ7に蓄積された電荷を放電する。 3 is not output to discharge the charge accumulated in the first charge pump 5 only the loop filter 7 at.

【0030】つまり、位相の進んだ信号OutCLK− [0030] That is, the signal advanced in phase OutCLK-
と位相の遅れた信号OutCLK+との間に基準周波数信号RefCLKがある場合には、従来通り第1のチャージポンプ5からループフィルタ7へ充放電を行うが、 And if there is a reference frequency signal RefCLK between the phase of the delayed signal OutCLK +, but the first charge pump 5 conventional charging and discharging the loop filter 7,
OutCLK−とOutCLK+の外側に基準周波数信号RefCLKがある場合には、第1のチャージポンプ5に加えて第2のチャージポンプCP6からもループフィルタ7へ充放電を行うことにより、位相差が大きい場合の応答性を高速化するとともに位相差が小さい場合には第1のチャージポンプ5による比較的ゆるやかな充放電により位相同期回路の安定性が確保される。 If the outside of OutCLK- and OutCLK + is the reference frequency signal RefCLK is by charging and discharging the loop filter 7 from the second charge pump CP6 in addition to the first charge pump 5, when the phase difference is large the responsiveness of when the phase difference with the speed of less stability of the phase synchronization circuit is ensured by a relatively gentle discharge of the first charge pump 5.

【0031】なお、例えば電圧制御発振器8が基準周波数信号RefCLKを逓倍して出力するような場合には、電圧制御発振器8の出力周波数信号OutCLK、 It should be noted, for example, when the voltage controlled oscillator 8 as output by multiplying a reference frequency signal RefCLK, the output frequency signal OutCLK of the voltage controlled oscillator 8,
OutCLK−、およびOutCLK+をそれぞれ分周器(図示せず)を介して位相比較器2、3、4へフィードバックすることもできる。 OutCLK-, and OutCLK + respectively divider (not shown) may also be fed back to the phase comparator 2, 3 and 4 via the.

【0032】図9に本発明の第2の実施の形態である位相同期回路31を示す。 [0032] A phase lock circuit 31 is a second embodiment of the present invention in FIG. 図9の位相同期回路31では、 In the phase synchronization circuit 31 of FIG. 9,
第1の位相比較器32、第2の位相比較器33、第3の位相比較器34、第1のチャージポンプ35、ループフィルタ37、および電圧制御発振器38については第1 The first phase comparator 32, the second phase comparator 33, a third phase comparator 34, a first charge pump 35, the loop filter 37 and voltage controlled oscillator 38, the first
実施の形態の場合と同様であるが、第2のチャージポンプ6に換えて、位相遅れ信号UpとUp2とを入力とする2入力ORゲート39と、位相進み信号DnとDn3 Is similar to the case of the embodiment, in place of the second charge pump 6, a two-input OR gate 39 which receives the phase lag signal Up and Up2, the phase advance signal Dn Dn3
とを入力とする2入力ANDゲート40、および1つのPMOSトランジスタ41および1つのNMOSトランジスタ42からなる第2のチャージポンプ36を設けている点で相違する。 It is different in that there is provided a second charge pump 36 comprising a two-input AND gates 40 and one PMOS transistor 41 and one NMOS transistor 42, an input and.

【0033】上記構成において、基準周波数信号Ref [0033] In the above arrangement, the reference frequency signal Ref
CLKに対して出力周波数信号OutCLKおよび出力周波数信号より位相の進んだ信号OutCLK−の位相が遅れている場合即ち位相差が大きい場合には、第1の位相比較器32と第2の位相比較器33とからそれぞれ位相遅れ信号Up、Up2が出力され、Upが第1のチャージポンプ35のPMOSトランジスタ42を駆動すると共に、UpおよびUp2がORゲート39を介して第2のチャージポンプ36のPMOSトランジスタ41 If when the output frequency signal OutCLK and output frequency signal from the signal OutCLK- advanced phases phase is delayed or phase difference is large for the CLK, the first phase comparator 32 and the second phase comparator 33. each phase delay signal from the Up, Up2 is output, Up is to drive the PMOS transistor 42 of the first charge pump 35, a PMOS transistor of the second charge pump 36 Up and Up2 via the oR gate 39 41
を駆動するため、ループフィルタ37は急速に充電される。 For driving the loop filter 37 is charged rapidly.

【0034】基準周波数信号RefCLKに対して出力周波数信号OutCLKの位相がそれほど遅れていない場合には、基準周波数信号RefCLKに対して出力周波数信号OutCLK−の位相は遅れていないので位相遅れ信号UpのみLレベル出力となり、Up2はHレベルであるためORゲート39の出力はHレベルとなり第2のチャージポンプ36は充電動作を行わず、第1のチャージポンプ35のみでループフィルタ37を充電する。 [0034] The reference to the case in which the frequency signal RefCLK with respect to the output frequency signal OutCLK of the phase is not far behind, the reference frequency signal because it does not delay the output frequency signal OutCLK- of phase with respect to RefCLK only the phase lag signal Up L becomes level output, Up2 the output of OR gate 39 for a H level and the second charge pump 36 becomes H level without the charging operation to charge the loop filter 37 in only the first charge pump 35.

【0035】また、基準周波数信号RefCLKに対して出力周波数信号OutCLKの位相が進んでいる場合も同様で、位相差が大きく第1の位相比較器32と第3 Further, the same applies if the advanced with respect to the reference frequency signal RefCLK output frequency signal OutCLK phase, the phase difference is large first phase comparator 32 and the third
の位相比較器34双方から位相進み信号Dnそして位相進み信号Dn3が出力されるときは、第1のチャージポンプ35と第2のチャージポンプ36の双方から電荷を放電し、第1の位相比較器32からの信号Dnのみが出力されるときは第1のチャージポンプ35のみでループフィルタ37の電荷を放電する。 When the phase lead signal Dn and the phase advance signal Dn3 from the phase comparator 34 both are outputted, the first charge pump 35 discharges the charges from both of the second charge pump 36, a first phase comparator when only the signal Dn from 32 is output to discharge the loop filter 37 in only the first charge pump 35.

【0036】従って第2の実施の形態においても、位相の進んだ信号OutCLK−と位相の遅れた信号Out [0036] Thus in the second embodiment, it advanced in phase signal OutCLK- and phase delayed signal Out
CLK+との間に基準周波数信号RefCLKがある場合には第1のチャージポンプ35のみを用いてループフィルタ37への充放電が行われるが、OutCLK−とOutCLK+の外側にRefCLKがある場合には第1のチャージポンプ35に加えて第2のチャージポンプ36を用いてループフィルタ37へ充放電を行う。 Although when there is a reference frequency signal RefCLK between the CLK + is the charge and discharge of the loop filter 37 is performed using only the first charge pump 35, if there is RefCLK outside the OutCLK- and OutCLK + Part charging and discharging the loop filter 37 by using the second charge pump 36 in addition to the first charge pump 35. かかる構成により、基準周波数信号RefCLKと出力周波数信号OutCLKの位相差が大きい場合の応答性を高速化するとともに、その位相差が小さい場合にはチャージポンプ35のみでループフィルタ37の充放電を行い位相同期回路31の安定性が確保される。 With this configuration, with the speed of response of the case where the phase difference between the reference frequency signal RefCLK and the output frequency signal OutCLK large, were charged and discharged in the loop filter 37 only in the charge pump 35 when the phase difference is small phase stability of the synchronization circuit 31 is ensured.

【0037】図10に本発明の第3の実施の形態である他の位相同期回路51の例を示す。 [0037] An example of a third a embodiment other phase synchronization circuit 51 of the present invention in FIG. 10. 図10の位相同期回路51では、第1実施例の電圧制御発振器8に換えて電圧制御ディレイライン58を備え、それに伴い電圧制御ディレイライン58を構成する各電圧制御遅延素子59 In the phase synchronization circuit 51 of FIG. 10, instead of the voltage controlled oscillator 8 in the first embodiment includes a voltage controlled delay line 58, the voltage-controlled delay elements constituting the voltage-controlled delay line 58 with it 59
に基準周波数信号RefCLKを入力する。 Inputting a reference frequency signal RefCLK to.

【0038】電圧制御ディレイライン58は図11に示すように電圧制御遅延素子59をN段(Nは自然数)連結して構成される。 The voltage control delay line 58 are N stages (N is a natural number) a voltage controlled delay element 59 as shown in FIG. 11 constituted by connecting. 電圧制御遅延素子59の回路構成は特に限定しないが、ループフィルタ57から出力される遅延制御電圧Vcntによりその遅延時間を制御できる構成を有する。 There are no particular restrictions on the circuit configuration of the voltage-controlled delay element 59 has a configuration that can control the delay time by the delay control voltage Vcnt output from the loop filter 57. かかる構成により、電圧制御ディレイライン58は、入力された基準周波数信号RefCLKに基づき、出力周波数信号OutCLKに所定の遅延時間を与えて出力する。 With such a configuration, the voltage-controlled delay line 58 based on the input reference frequency signal RefCLK, and outputs giving a predetermined delay time to an output frequency signal OutCLK.

【0039】ここで、出力周波数信号OutCLKの出力端子60よりM段(M<N、Mは自然数、図11ではM=2)手前の端子61の出力は出力周波数信号Out [0039] Here, the output frequency signal M stage from the output terminal 60 of OutCLK (M <N, M is a natural number, FIG. 11, M = 2) is the output of the front of the terminal 61 output frequency signal Out
CLKよりも位相が進んだ信号OutCLK−となり、 Signal OutCLK- next advanced phase than the CLK,
出力周波数信号OutCLKの端子よりM段後方端子6 M stage rear terminal 6 from the terminal of the output frequency signal OutCLK
2の出力は出力周波数信号OutCLKよりも位相が遅れた信号OutCLK+となる。 The output of the 2 becomes a signal OutCLK + the phase delayed than the output frequency signal OutCLK. つまり、OutCL In other words, OutCL
K、OutCLK−、OutCLK+の関係は、第1の実施の形態、第2の実施の形態の場合と同様に図3に示すようになる。 K, OutCLK-, OutCLK + relationship, the first embodiment, as shown in FIG. 3 as in the second embodiment.

【0040】電圧制御ディレイライン58へ入力された基準周波数信号RefCLKは、所定の遅延時間の後所定の端子50、51、52から信号OutCLK−、O [0040] Voltage reference frequency signal RefCLK input to the control delay line 58, a signal from a predetermined terminal 50, 51 and 52 after a predetermined delay time OutCLK-, O
utCLK、OutCLK+を出力する。 utCLK, and it outputs the OutCLK +. そして第1、 Then, the first,
第2、第3の位相比較器52、53、54により基準周波数信号RefCLKとそれぞれの位相が比較され、R The second, third reference frequency signal RefCLK and respective phase by the phase comparator 52, 53 and 54 are compared, R
efCLKとOutCLKの位相差がちょうど1周期分となるようにフィードバックされる。 Phase difference efCLK and OutCLK is fed back just as a one period. その際に、第1の実施の形態、第2の実施の形態の場合と同様に、位相の進んだ信号OutCLK−と位相の遅れた信号OutC At that time, the first embodiment, as in the second embodiment, advanced in phase signal OutCLK- and phase of delayed signals OutC
LK+との間に基準周波数信号RefCLKがある場合には第1のチャージポンプ55のみを用いてループフィルタ57へ充放電を行うが、OutCLK−とOutC LK If there is a reference frequency signal RefCLK between + performs the charge and discharge to the loop filter 57 by using only the first charge pump 55, OutCLK- and OutC
LK+の外側にRefCLKがある場合には、第1のチャージポンプ55に加えて第2のチャージポンプ56をも用いてループフィルタ57の充放電を行い、基準周波数信号RefCLKと出力周波数信号OutCLKの位相差が大きい場合の応答性を高速化するとともに、位相差が小さい場合における位相同期回路51の動作の安定性を確保する。 LK if there is RefCLK is outside the +, in addition to the first charge pump 55 performs charging and discharging of the loop filter 57 using also the second charge pump 56, a reference frequency signal RefCLK and the output frequency signal position of OutCLK retardation with the speed of response of the case is large, to ensure the stability of operation of the phase synchronization circuit 51 when the phase difference is small.

【0041】以上3種類の実施の形態について述べたが、電圧制御発振器もしくは電圧制御ディレイラインから出力される出力周波数信号より位相の進んだ信号もしくは遅れた信号はそれぞれ1つである必要はなく、図1 [0041] been described forms of the three embodiments above, but instead required signal or delayed signal advanced in phase from the output frequency signal outputted from the voltage controlled oscillator or voltage controlled delay line is one, respectively, figure 1
2に示すようにそれぞれ2つ以上を出力してチャージポンプの電流駆動能力の切り替え数を増やすことも可能である。 Increasing the switching speed of the current drive capability of the charge pump outputs a to more than two respectively as shown in the second are also possible.

【0042】図12にかかる位相同期回路71を示す。 [0042] A phase locked loop 71 according to FIG.
位相同期回路71においては、電圧制御発振器81がO In the phase synchronization circuit 71, a voltage controlled oscillator 81 O
utCLK、OutCLK−、OutCLK+に加え、 utCLK, OutCLK-, in addition to OutCLK +,
さらに位相の進んだ信号OutCLK−2およびさらに位相の遅れた信号OutCLK+2を出力する。 Further signal advanced in phase OutCLK-2 and further outputs a delayed signal OutCLK + 2 phases.

【0043】この電圧制御発振器81からの出力数の増加に対応して位相同期回路71は、基準周波数信号Re The phase synchronization circuit 71 in response to an increase in the number of outputs from the voltage controlled oscillator 81, a reference frequency signal Re
fCLKと出力周波数信号OutCLKとの位相を検出する第1の位相比較器72と、基準周波数信号と位相の進んだ信号OutCLK−との位相を比較する第2の位相比較器73と、基準周波数信号と位相の遅れた信号O A first phase comparator 72 for detecting the phase of the output frequency signal OutCLK fCLK, a second phase comparator 73 for comparing the reference frequency signal and the phase of the signal OutCLK- advanced in phase, the reference frequency signal the phase of the delayed signal O
utCLK+との位相を比較する第3の位相比較器74 The third phase comparator 74 for comparing the phase of the UtCLK +
と、基準周波数信号とさらに位相の進んだ信号OutC And, the reference frequency signal and further advanced in phase signal OutC
LK−2との位相を比較する第4の位相比較器75と、 A fourth phase comparator 75 for comparing the phase of the LK-2,
基準周波数信号とさらに位相の遅れた信号OutCLK Of the reference frequency signal and the further phase delay signal OutCLK
+2との位相を比較する第5の位相比較器76とを有する。 And a fifth phase comparator 76 for comparing the phase of the +2.

【0044】そしてかかる位相比較器の増加に対応して、第1の位相比較器72が出力する位相進み信号Dn [0044] Then in response to an increase of such a phase comparator, the phase lead signal Dn first phase comparator 72 outputs
もしくは位相遅れ信号Upに基づきループフィルタ80 Or loop filter 80 based on the phase lag signal Up
の容量に充電または放電電流を供給する第1のチャージポンプ77と、第1の位相比較器72が出力する位相進み信号Dnおよび位相遅れ信号Upと第2の位相比較器73が出力する位相遅れ信号Up2と第3の位相比較器74が出力する位相進み信号Dn3を入力としてループフィルタ80の容量を充電または放電する電流を供給する第2のチャージポンプ78と、第1の位相比較器72 A first charge pump 77 supplies a charge or discharge current capacity, the phase lead signal Dn and the phase lag signal Up and phase lag second phase comparator 73 outputs a first phase comparator 72 outputs a second charge pump 78 supplies a current for charging or discharging the capacitance of the loop filter 80 a phase advance signal Dn3 signal Up2 that the third phase comparator 74 outputs as inputs, a first phase comparator 72
が出力する位相進み信号Dnおよび位相遅れ信号Upと第4の位相比較器75が出力する位相遅れ信号Up4と第5の位相比較器76が出力する位相進み信号Dn5を入力としてループフィルタ80の容量を充電または放電する電流を供給する第3のチャージポンプ79とを有する。 Phase advance signal Dn and the phase lag signal Up and capacity of the fourth phase advance loop filter 80 a signal Dn5 as an input to the phase delay signal Up4 fifth phase comparator 76 outputs the phase comparator 75 outputs but outputs and a third charge pump 79 supplies a current for charging or discharging the.

【0045】そして、第1のチャージポンプ77、第2 [0045] The first charge pump 77, the second
のチャージポンプ78、および第3のチャージポンプ7 The charge pump 78, and a third charge pump 7
9からの出力を平滑化して電圧制御発振器81へ供給する第1の実施の形態と同様のループフィルタ80により構成されている。 It constituted of the same loop filter 80 of the first embodiment supplies output by smoothing the voltage controlled oscillator 81 from 9.

【0046】かかる構成により、ループフィルタ80に対する充放電の能力がより増大し、基準周波数信号Re [0046] With this configuration, the ability of charge and discharge is more increased with respect to the loop filter 80, a reference frequency signal Re
fCLKと出力周波数信号OutCLKの位相差が大きい場合の応答性をさらに高速化することが可能となるとともに、位相差が小さい場合の安定性も十分確保できる。 Phase difference fCLK the output frequency signal OutCLK it becomes possible to further speed up the response of the case is large, stability when the phase difference is small can be sufficiently ensured. なお、第3の実施の形態と同様に電圧制御発振器8 The third embodiment of similarly to the voltage controlled oscillator 8
1の代りに電圧制御ディレイラインを用いることも可能である。 It is also possible to use a voltage controlled delay line 1 instead.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】第1の実施の形態の位相同期回路を表すブロック図である。 1 is a block diagram showing a phase synchronizing circuit of the first embodiment.

【図2】第1の実施の形態の電圧制御発振器を表す回路図である。 2 is a circuit diagram showing a voltage controlled oscillator of the first embodiment.

【図3】第1の実施の形態の電圧制御発振器からの出力信号を表すタイミングチャート図である。 3 is a timing chart representative of the output signal from the voltage controlled oscillator of the first embodiment.

【図4】第1の実施の形態の位相比較器の一構成例を表す図である。 4 is a diagram illustrating a configuration example of the phase comparator of the first embodiment.

【図5】第1の実施の形態の動作を表すタイミングチャート図である。 5 is a timing chart showing the operation of the first embodiment.

【図6】第1の実施の形態の動作を表すタイミングチャート図である。 6 is a timing chart showing the operation of the first embodiment.

【図7】第1の実施の形態の動作を表すタイミングチャート図である。 7 is a timing chart showing the operation of the first embodiment.

【図8】第1の実施の形態の動作を表すタイミングチャート図である。 8 is a timing chart showing the operation of the first embodiment.

【図9】第2の実施の形態の位相同期回路を表すブロック図である。 9 is a block diagram illustrating a phase synchronization circuit according to the second embodiment.

【図10】第3の実施の形態の位相同期回路を表すブロック図である。 10 is a block diagram illustrating a phase synchronization circuit according to the third embodiment.

【図11】第3の実施の形態の電圧制御ディレイラインを表す図である。 11 is a diagram illustrating a voltage controlled delay line in the third embodiment.

【図12】第4の実施の形態の位相同期回路を表すブロック図である。 12 is a block diagram illustrating a phase synchronization circuit according to the fourth embodiment.

【図13】従来の位相同期回路を表す図である。 13 is a diagram showing a conventional phase synchronizing circuit.

【図14】従来の位相同期回路の動作を表すタイミングチャート図である。 14 is a timing chart showing the operation of the conventional phase synchronizing circuit.

【図15】ループフィルタの一構成例を表す図である。 15 is a diagram illustrating a configuration example of the loop filter.

【符号の説明】 DESCRIPTION OF SYMBOLS

1、31、51、71、90 … 、位相同期回路 2、3、4、32、33、34、52、53、54、7 1,31,51,71,90 ..., phase synchronization circuit 2,3,4,32,33,34,52,53,54,7
2、73、74、75、76、91 … 位相比較器 5、6、35、36、55、56、77、78、79、 2,73,74,75,76,91 ... phase comparator 5,6,35,36,55,56,77,78,79,
92 … チャージポンプ 7、37、57、80、93 … ループフィルタ 8、38、81、94 … 電圧制御発振器 9 … 電圧制御遅延素子 10 … リング発振器 11、12、13 … 電圧制御発振器の出力端子 14、15、16、41、43、95 …PMOSトランジスタ 17、18、19、42、44、96 …NMOSトランジスタ 20 … 2入力NANDゲート 21 … 3入力NANDゲート 22 … インバータ 39 … 2入力ORゲート 40 … 2入力ANDゲート 58 … 電圧制御ディレイライン 59 … 電圧制御遅延素子 60、61、62 … 電圧制御遅延素子の出力端子 97、98 … 抵抗 99 … 容量 92 ... charge pump 7,37,57,80,93 ... loop filter 8,38,81,94 ... voltage-controlled oscillator 9 ... Voltage-controlled delay element 10 ... ring oscillator 11, 12, 13 ... voltage control oscillator of the output terminal 14 , 15,16,41,43,95 ... PMOS transistor 17,18,19,42,44,96 ... NMOS transistor 20 ... 2-input NAND gate 21 ... three-input NAND gate 22 ... inverter 39 ... 2-input OR gate 40 ... output terminals of 2-input AND gate 58 ... voltage control delay line 59 ... voltage control delay elements 60, 61, 62 ... voltage control delay elements 97, 98 ... resistor 99 ... capacitance

Claims (7)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 基準周波数信号と電圧制御発振器からフィードバックされた出力周波数信号との位相差を検出する位相比較手段からの出力を順次チャージポンプおよびループフィルタを介して前記電圧制御発振器へ入力するように形成された位相同期回路において、 前記位相比較手段は複数の位相比較器により構成されていることを特徴とする位相同期回路。 1. A reference frequency signal and via the sequential charge pump and loop filter output from the phase comparison means for detecting a phase difference between the feedback output frequency signal from the voltage controlled oscillator so as to be input to the voltage controlled oscillator phase locked loop circuit in the formed phase-locked circuit, the phase comparison means is characterized by being composed of a plurality of phase comparator.
  2. 【請求項2】 前記電圧制御発振器は出力周波数信号と該出力周波数信号より位相の進んだ信号もしくは該出力周波数信号より位相の遅れた信号を出力し、 前記位相の進んだ信号もしくは前記位相の遅れた信号と基準周波数信号との位相差を前記複数の位相比較器で検出することを特徴とする請求項1記載の位相同期回路。 Wherein said voltage controlled oscillator output frequency signal and the output frequency signal and outputs the phase of the delayed signal from the signal advanced or output frequency signals in phase from, advances of the phase signal or delayed in the phase phase synchronization circuit according to claim 1, wherein the phase difference, and detects by the plurality of the phase comparator of the signal and the reference frequency signal.
  3. 【請求項3】 前記位相比較手段は前記複数の位相比較器における位相比較結果により前記チャージポンプの出力電流を変化させることを特徴とする請求項1または請求項2に記載の位相同期回路。 3. A phase locked loop according to claim 1 or claim 2 wherein the phase comparing means, characterized in that changing the output current of the charge pump by the phase comparison result of said plurality of phase comparators.
  4. 【請求項4】 前記電圧制御発振器の出力周波数信号が分周器を介して前記位相比較手段へフィードバックされることを特徴とする請求項1乃至3のいずれか1項に記載の位相同期回路。 4. A phase locked loop according to any one of claims 1 to 3, characterized in that the output frequency signal of the voltage controlled oscillator is fed back to the phase comparator means through a frequency divider.
  5. 【請求項5】 基準周波数信号と電圧制御ディレイラインからフィードバックされた出力周波数信号との位相差を検出する位相比較手段からの出力を順次チャージポンプおよびループフィルタを介して電圧制御ディレイラインへ入力するように形成された位相同期回路において、 前記位相比較手段は複数の位相比較器により構成されていることを特徴とする位相同期回路。 Input to the voltage-controlled delay line through 5. A reference frequency signal and the sequential charge pump and loop filter output from the phase comparison means for detecting a phase difference between the feedback output frequency signal from the voltage controlled delay line in the formation phase synchronization circuit as the phase comparing means is a phase locked loop circuit, characterized in that it is composed of a plurality of phase comparators.
  6. 【請求項6】 前記電圧制御ディレイラインは出力周波数信号と該出力周波数信号より位相の進んだ信号もしくは該出力周波数信号より位相の遅れた信号を出力し、 前記位相の進んだ信号もしくは前記位相の遅れた信号と基準周波数信号との位相差を前記複数の位相比較器で検出することを特徴とする請求項5記載の位相同期回路。 Wherein said voltage control delay line outputs a delayed signal of the output frequency signal and the output frequency signal from the advanced in phase signal or said output frequency signal from the phase of the signal or the phase advances of the phase delayed signal and the phase synchronization circuit according to claim 5, wherein the phase difference, and detects by the plurality of the phase comparator with the reference frequency signal.
  7. 【請求項7】前記位相比較手段は前記複数の位相比較器での位相比較結果により前記チャージポンプの出力電流を変化させることを特徴とする請求項5または6に記載の位相同期回路。 7. A phase locked loop according to claim 5 or 6 wherein the phase comparing means, characterized in that changing the output current of the charge pump by the phase comparison result in said plurality of phase comparators.
JP10159222A 1998-06-08 1998-06-08 Phase locked loop Pending JPH11355134A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10159222A JPH11355134A (en) 1998-06-08 1998-06-08 Phase locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10159222A JPH11355134A (en) 1998-06-08 1998-06-08 Phase locked loop

Publications (1)

Publication Number Publication Date
JPH11355134A true JPH11355134A (en) 1999-12-24

Family

ID=15689014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10159222A Pending JPH11355134A (en) 1998-06-08 1998-06-08 Phase locked loop

Country Status (1)

Country Link
JP (1) JPH11355134A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002534832A (en) * 1998-12-28 2002-10-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Frequency synthesizer having a partial dividing charge compensation means
JP2009194611A (en) * 2008-02-14 2009-08-27 Toshiba Corp Phase synchronization circuit and receiver using the same
US7636000B2 (en) 2006-10-27 2009-12-22 Samsung Electronics Co., Ltd. Phase locked loop without a charge pump and integrated circuit having the same
JP2010506456A (en) * 2006-09-28 2010-02-25 キーストーン セミコンダクター,インコーポレイテッド Spread spectrum clock generator that uses the arrival locked loop technology
US7936196B2 (en) 2009-03-03 2011-05-03 Samsung Electronics Co., Ltd. First delay locking method, delay-locked loop, and semiconductor memory device including the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002534832A (en) * 1998-12-28 2002-10-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Frequency synthesizer having a partial dividing charge compensation means
JP4674306B2 (en) * 1998-12-28 2011-04-20 エスティー‐エリクソン、ソシエテ、アノニム Frequency synthesizer with fractional division charge compensation means
JP2010506456A (en) * 2006-09-28 2010-02-25 キーストーン セミコンダクター,インコーポレイテッド Spread spectrum clock generator that uses the arrival locked loop technology
US7636000B2 (en) 2006-10-27 2009-12-22 Samsung Electronics Co., Ltd. Phase locked loop without a charge pump and integrated circuit having the same
JP2009194611A (en) * 2008-02-14 2009-08-27 Toshiba Corp Phase synchronization circuit and receiver using the same
US7936196B2 (en) 2009-03-03 2011-05-03 Samsung Electronics Co., Ltd. First delay locking method, delay-locked loop, and semiconductor memory device including the same

Similar Documents

Publication Publication Date Title
KR100411551B1 (en) Wide frequency-range delay-locked loop circuit
JP3511041B2 (en) Voltage controlled oscillator operating in the digital control load in the phase locked loop
US6188252B1 (en) Horizontal oscillation circuit capable of changing frequency
JP2993559B2 (en) Phase synchronization circuit
EP0647033B1 (en) Phase synchronization circuit having a short pull-in time and a low jitter
JP3587818B2 (en) Phase control circuit
JP4043024B2 (en) Delay locked loop
US5699020A (en) Phase latched differential charge pump circuit and method
JP3338748B2 (en) Pll Frequency Synthesizer
US5233314A (en) Integrated charge-pump phase-locked loop circuit
US6420914B1 (en) Charge pump circuit having switching circuits for reducing leakage currents
KR100385232B1 (en) Synchronizer between two different clock frequencies
US5103192A (en) Phase-difference detecting circuit and method of reducing power consumption in a pll system
US4546330A (en) Phase-locked loop circuit
JP3232351B2 (en) Digital circuit device
US5870002A (en) Phase-frequency lock detector
KR100214559B1 (en) Frequency multiplier
JP3180272B2 (en) Delay lock loop circuit for clock synchronization
US6388485B2 (en) Delay-locked loop circuit having master-slave structure
US6670833B2 (en) Multiple VCO phase lock loop architecture
JP2841693B2 (en) Pll Frequency Synthesizer
JP3327028B2 (en) Frequency synthesizer
JP2845185B2 (en) Pll circuit
US6704381B1 (en) Frequency acquisition rate control in phase lock loop circuits
US7176763B2 (en) Phase-locked loop integrated circuits having fast phase locking characteristics

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060718