JPH11354634A - Wiring board, resistance wire board, thin-film device, formation of photoresist and manufacture of the wiring board - Google Patents

Wiring board, resistance wire board, thin-film device, formation of photoresist and manufacture of the wiring board

Info

Publication number
JPH11354634A
JPH11354634A JP15755998A JP15755998A JPH11354634A JP H11354634 A JPH11354634 A JP H11354634A JP 15755998 A JP15755998 A JP 15755998A JP 15755998 A JP15755998 A JP 15755998A JP H11354634 A JPH11354634 A JP H11354634A
Authority
JP
Japan
Prior art keywords
pattern
resist
forming
film
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15755998A
Other languages
Japanese (ja)
Inventor
Sayuri Muramatsu
小百合 村松
Akio Murata
明夫 村田
Akio Kuroe
章郎 黒江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP15755998A priority Critical patent/JPH11354634A/en
Publication of JPH11354634A publication Critical patent/JPH11354634A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide the manufacturing method of a wiring board, wherein an upper pattern can be formed continuously without generating defects in a place where an upper pattern crosses over a lower pattern. SOLUTION: This method comprises a second pattern formation process of forming a magnetic multilayer film 47 on a substrate 41, where a copper film pattern 42 is formed to cross over the pattern 42, and an edge processing process for rounding at least a part of an edge part of the pattern 42, which crosses over a magnetic multilayer film 47 before the second pattern formation process. The edge processing process has a processing film formation process for forming an edge processing film 43 on the substrate 41 and the pattern 42, a resist application process for applying resist 44 on the edge processing film 43, an exposure development process for performing exposure and development to leave the shape of a resist pattern 45 in a side surface of an edge part of the pattern 42 thereafter and a removing process of a processing film for obtaining an edge processing pattern 46 by etching the edge processing film 43.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、配線基板、抵抗線
基板、薄膜デバイス、フォトレジストの形成方法および
配線基板の製造方法に関するものである。
The present invention relates to a wiring substrate, a resistance wire substrate, a thin film device, a method for forming a photoresist, and a method for manufacturing a wiring substrate.

【0002】[0002]

【従来の技術】従来、薄膜で抵抗線やデバイスを形成す
る場合には、以下の方法が主であった。
2. Description of the Related Art Hitherto, the following methods have been mainly used for forming a resistance wire or a device with a thin film.

【0003】図5は、従来の配線基板の製造方法の手順
を示す概略断面図である。まず、シリコンなどの基板1
に銅、磁性膜などの金属膜2をめっき、スパッタリング
等の方法で製膜し、ポジ型フォトレジスト3をスピナー
を用いて金属膜2上に一定の膜厚でコーティングする
(図5(a))。マスク4を接触若しくは一定距離に近
づけた後に紫外線5を照射する(図5(b))。レジス
ト3を現像液にて現像する事でパターン化する(図5
(c))。ウェットエッチング或いはイオンミリング等
のドライエッチング法により導体金属をパターン化し、
レジスト3をリムーバーにて除去する(図5(d))。
この場合、ドライエッチング時に基板を傾けて回転させ
ることで、エッジ側面にテーパーをつける場合もある。
多層化する場合は 図5(a)から図5(d)を繰り返
す。
FIG. 5 is a schematic sectional view showing a procedure of a conventional method of manufacturing a wiring board. First, a substrate 1 such as silicon
A metal film 2 such as copper or a magnetic film is formed by plating, sputtering, or the like, and a positive photoresist 3 is coated on the metal film 2 with a constant thickness using a spinner (FIG. 5A). ). After contacting the mask 4 or approaching a certain distance, the mask 5 is irradiated with ultraviolet rays 5 (FIG. 5B). The resist 3 is patterned by developing with a developer (FIG. 5).
(C)). Conductive metal patterning by dry etching such as wet etching or ion milling,
The resist 3 is removed with a remover (FIG. 5D).
In this case, the edge side surface may be tapered by tilting and rotating the substrate during dry etching.
In the case of multi-layering, FIGS. 5A to 5D are repeated.

【0004】[0004]

【発明が解決しようとする課題】ところが、上述した従
来の製造方法によって配線基板を製造した場合、基板と
パターンの間にパターンの厚さに相当する段差が生じ
る。従って、数種類のパターンが交差するパターン構成
の場合、図6に示すように上部に配置されるパターン2
2は段差の上にパターン化されることになる。この際、
下部パターン21のエッジ部分は角張るため、上部パタ
ーン22の膜厚に比べて段差が大きいと、下部パターン
21のエッジ部分23で、上部パターン22の膜が不連
続になる可能性が高い。不連続にならないまでも、膜厚
が著しく異なると、例えば抵抗線の場合は発熱やそれに
伴う断線、抵抗値の変化等の問題が生じる。薄膜デバイ
スの場合においても、多層磁性膜は一層の厚さが数百オ
ングストロームになる場合があり、上部パターン22が
多層磁性膜で構成される場合にはエッジ部分23で膜が
不連続になる可能性が著しく高く、良好な磁気特性を得
ることが困難になる。例えば、図7に表すような構成の
ヘッドの場合(特開平10−69613号公報)、多層
磁性膜を使用した場合、下部磁性膜パターン31と上部
磁性膜パターン33の間に導体線32が配置されている
構成であるため、パターンのエッジ部分34において上
部磁性膜33の膜が不連続になり、良好な磁気特性が得
られなくなるという問題がある。
However, when a wiring board is manufactured by the above-mentioned conventional manufacturing method, a step corresponding to the thickness of the pattern is generated between the substrate and the pattern. Therefore, in the case of a pattern configuration in which several types of patterns intersect, the pattern 2 arranged at the top as shown in FIG.
2 will be patterned on the step. On this occasion,
Since the edge portion of the lower pattern 21 is angular, if the step is larger than the film thickness of the upper pattern 22, the film of the upper pattern 22 is likely to be discontinuous at the edge portion 23 of the lower pattern 21. Even if the film thickness does not become discontinuous, if the film thickness is remarkably different, for example, in the case of a resistance wire, problems such as heat generation, disconnection, and change in resistance value occur. Even in the case of a thin film device, the thickness of a multilayer magnetic film may be several hundred angstroms, and when the upper pattern 22 is formed of a multilayer magnetic film, the film may be discontinuous at the edge portion 23. The properties are extremely high, and it is difficult to obtain good magnetic properties. For example, in the case of a head having a configuration as shown in FIG. 7 (Japanese Patent Laid-Open No. 10-69613), when a multilayer magnetic film is used, a conductor line 32 is arranged between a lower magnetic film pattern 31 and an upper magnetic film pattern 33. In this case, there is a problem that the film of the upper magnetic film 33 becomes discontinuous at the edge portion 34 of the pattern, and good magnetic characteristics cannot be obtained.

【0005】上述した問題点を解決する対策としては、
下部パターンのエッジ部分のうち、少なくとも上部パタ
ーンと交差する部分の角をとった後、上部パターンを形
成することが考えられる。
[0005] As measures to solve the above-mentioned problems,
It is conceivable to form the upper pattern after at least making a corner of an edge portion of the lower pattern that intersects the upper pattern.

【0006】パターンのエッジ部分の角をとる工法とし
て、エッチバック工法がある。エッチバック工法は、パ
ターンのエッジ部分の角をとる工法であり、一度パター
ン化した後に薄くレジストをスピンコートするとエッジ
部分のレジストが薄くなることを利用したものである。
図8はエッチバック工法の手順を示す概略断面図であ
る。以下、図8を用いて、エッチバック工法の手順を説
明する。
[0006] As a method of obtaining a corner of an edge portion of a pattern, there is an etch-back method. The etch-back method is a method of removing the corners of the edge portion of a pattern, and utilizes the fact that once a pattern is patterned, a thin resist is spin-coated to make the resist at the edge portion thinner.
FIG. 8 is a schematic sectional view showing the procedure of the etch-back method. Hereinafter, the procedure of the etch-back method will be described with reference to FIG.

【0007】まず、その断面が台形状にパターン化され
た第1の銅膜42を片面に有する基板41を用意する
(図8(a))。
First, a substrate 41 having a first copper film 42 having a trapezoidal cross section on one side is prepared (FIG. 8A).

【0008】次に、第1の銅膜パターン42上にレジス
ト51を薄くスピンコートする(図8(b))。レジス
トの厚さは、レジストの種類とスピナーの回転数を選択
する事で制御できる。レジストの厚さを薄くすると特に
パターンの上部及びエッジ部分でレジスト膜厚がその他
の部分に比べて薄くする事ができる。
Next, a thin resist 51 is spin-coated on the first copper film pattern 42 (FIG. 8B). The thickness of the resist can be controlled by selecting the type of the resist and the number of rotations of the spinner. When the thickness of the resist is reduced, the thickness of the resist can be reduced particularly at the upper portion and the edge portion of the pattern as compared with other portions.

【0009】次に、イオンミリング処理によりレジスト
51と銅パターン42のエッチング速度が同等になる条
件でエッチングし、レジスト膜厚の薄いパターン42の
エッジ部分のみが加工された状態でエッチングを終了す
る(図8(c))。
Next, etching is performed by ion milling under the condition that the etching rates of the resist 51 and the copper pattern 42 become equal to each other, and the etching is completed in a state where only the edge portion of the pattern 42 having a small resist film thickness is processed. FIG. 8 (c)).

【0010】最後に、レジスト51をリムーバーにより
除去することによって、パターン42のエッジ部分の角
をとることができる(図8(d))。
Finally, by removing the resist 51 with a remover, the corners of the edge portion of the pattern 42 can be obtained (FIG. 8D).

【0011】しかし、エッチバック工法によってとれる
パターンのエッジ部分の角は、わずかなものであり、特
に、矩形断面を有するパターンに対しては、角をとる実
質的な効果は得られない。
However, the corner of the edge portion of the pattern obtained by the etch back method is very small, and a substantial effect of forming the corner cannot be obtained particularly for a pattern having a rectangular cross section.

【0012】本発明は、このような従来の配線基板およ
び配線基板の製造方法が有する課題を考慮し、上部パタ
ーンが下部パターンの上に交差もしくは下部パターンを
被覆する場所において、上部パターンを欠陥を生じるこ
となく連続的に形成できる配線基板の製造方法を提供す
ることを目的とするものである。
In view of the above-mentioned problems of the conventional wiring board and the method of manufacturing the wiring board, the present invention considers that the upper pattern crosses over the lower pattern or covers the lower pattern to remove defects. It is an object of the present invention to provide a method of manufacturing a wiring board that can be formed continuously without causing any problem.

【0013】また、本発明は、配線基板の上部パターン
が下部パターンの上に交差もしくは下部パターンを被覆
する場所において、上部パターンを欠陥を生じることな
く連続的に形成させるための下部パターン用のフォトレ
ジストの形成方法を提供することを目的とするものであ
る。
Further, the present invention provides a photo for a lower pattern for continuously forming an upper pattern without causing a defect at a place where an upper pattern of a wiring board crosses over or covers a lower pattern. It is an object of the present invention to provide a method for forming a resist.

【0014】また、本発明は、上部パターンが欠陥を生
じることなく連続的に形成された配線基板および抵抗線
基板を提供することを目的とするものである。
It is another object of the present invention to provide a wiring board and a resistance wire board in which an upper pattern is formed continuously without causing defects.

【0015】さらに、本発明は、上部パターンが欠陥を
生じることなく連続的に形成された配線基板および/ま
たは抵抗線基板を備えることによって、信頼性のある薄
膜デバイスを提供することを目的とするものである。
Still another object of the present invention is to provide a thin film device having high reliability by providing a wiring board and / or a resistance wire board in which an upper pattern is formed continuously without causing defects. Things.

【0016】[0016]

【課題を解決するための手段】上記課題を解決するため
に、第1の本発明(請求項1に記載の本発明に対応)
は、第1のパターンの形成された基板上に、前記第1の
パターンと交差するように、または、前記第1のパター
ンを被覆するように第2のパターンを形成する第2パタ
ーン形成工程と、前記第1のパターンのエッジ部のう
ち、少なくとも前記第2のパターンと交差する部分、ま
たは前記第2のパターンに被覆される部分を、前記第2
パターン形成工程の前に、丸く加工するエッジ加工工程
とを含み、前記エッジ加工工程が、前記基板および前記
第1のパターン上の、少なくとも前記第2パターンが形
成される部分にエッジ加工用膜を形成する加工用膜形成
工程と、前記エッジ加工用膜上にレジストを塗布するレ
ジスト塗布工程と、前記レジスト塗布工程の後、前記第
1のパターンの前記エッジ部の側面に、前記レジストが
残るように露光現像する露光現像工程と、前記エッジ加
工用膜をエッチングする加工用膜除去工程とを有するこ
とを特徴とする配線基板の製造方法である。
Means for Solving the Problems To solve the above problems, a first present invention (corresponding to the first aspect of the present invention)
Forming a second pattern on the substrate on which the first pattern is formed so as to intersect with the first pattern or to cover the first pattern; , At least a portion of the edge portion of the first pattern that intersects with the second pattern or a portion that is covered with the second pattern,
Prior to the pattern forming step, comprising an edge processing step of performing round processing, wherein the edge processing step includes forming an edge processing film on at least a portion of the substrate and the first pattern where the second pattern is formed. Forming a processing film to be formed, applying a resist on the edge processing film, and after the resist applying step, the resist remains on the side surface of the edge portion of the first pattern. And a processing film removing step of etching the edge processing film.

【0017】第2の本発明(請求項2に記載の本発明に
対応)は、前記第2パターン形成工程の前に、前記基板
上に第3のパターンを形成する第3パターン形成工程を
含み、前記第3パターン形成工程の、レジストを塗布す
る工程およびそれを露光現像する工程が、それぞれ、前
記レジスト塗布工程および前記露光現像工程と同時に行
われることを特徴とする第1の本発明の配線基板の製造
方法である。
A second aspect of the present invention (corresponding to the second aspect of the present invention) includes a third pattern forming step of forming a third pattern on the substrate before the second pattern forming step. Wherein the step of applying a resist and the step of exposing and developing the resist in the third pattern forming step are performed simultaneously with the step of applying the resist and the step of exposing and developing, respectively. This is a method for manufacturing a substrate.

【0018】第3の本発明(請求項3に記載の本発明に
対応)は、前記エッジ加工用膜の材質が、前記第1のパ
ターンの材質と同じものであることを特徴とする第1ま
たは第2の本発明の配線基板の製造方法である。
A third aspect of the present invention (corresponding to the third aspect of the present invention) is characterized in that the material of the edge processing film is the same as the material of the first pattern. Another embodiment is a method for manufacturing a wiring board according to the second invention.

【0019】第4の本発明(請求項4に記載の本発明に
対応)は、前記エッジ加工用膜が、絶縁体であることを
特徴とする第1または第2の本発明の配線基板の製造方
法である。
A fourth aspect of the present invention (corresponding to the fourth aspect of the present invention) is the wiring board according to the first or second aspect, wherein the edge processing film is an insulator. It is a manufacturing method.

【0020】第5の本発明(請求項5に記載の本発明に
対応)は、基板上に第1のパターンを形成する第1パタ
ーン形成工程と、前記第1パターン形成工程の後、前記
第1のパターンと交差するように、または、前記第1の
パターンを被覆するように第2のパターンを形成する第
2パターン形成工程と、前記第1のパターンのエッジ部
のうち、少なくとも前記第2のパターンと交差する部
分、または前記第2のパターンに被覆される部分を、前
記第2パターン形成工程の前に、丸く加工するエッジ加
工工程とを含み、前記第1パターン形成工程は、前記エ
ッジ加工工程を兼ねており、前記基板上に形成された第
1パターン用膜上に、第1のレジスト層を形成してパタ
ーン化する第1レジスト形成工程と、前記第1レジスト
形成工程の後、前記パターン化された前記第1のレジス
ト層を被覆するように、第2のレジスト層を形成する第
2レジスト形成工程と、前記第2レジスト形成工程の
後、前記第1パターン用膜をパターン化して前記第1の
パターンを形成するパターン化工程とを有することを特
徴とする配線基板の製造方法である。
According to a fifth aspect of the present invention (corresponding to the fifth aspect of the present invention), a first pattern forming step of forming a first pattern on a substrate, and after the first pattern forming step, the first pattern forming step is performed. A second pattern forming step of forming a second pattern so as to intersect with the first pattern or to cover the first pattern; and at least the second pattern in an edge portion of the first pattern. An edge processing step of rounding a portion intersecting with the pattern or a portion covered by the second pattern before the second pattern forming step, wherein the first pattern forming step includes: A first resist forming step of forming a first resist layer on the first pattern film formed on the substrate and patterning the first resist film, and after the first resist forming step, Said A second resist forming step of forming a second resist layer so as to cover the turned first resist layer; and after the second resist forming step, patterning the first pattern film. And a patterning step of forming the first pattern.

【0021】第6の本発明(請求項6に記載の本発明に
対応)は、前記第2レジスト形成工程において、前記第
2のレジスト層の厚さが前記第1のレジスト層の厚さよ
り薄くなるように、前記第2のレジスト層を形成するこ
とを特徴とする第5の本発明の配線基板の製造方法であ
る。
According to a sixth aspect of the present invention (corresponding to the sixth aspect of the present invention), in the second resist forming step, the thickness of the second resist layer is smaller than the thickness of the first resist layer. A fifth method of manufacturing a wiring board according to the present invention, wherein the second resist layer is formed.

【0022】第7の本発明(請求項7に記載の本発明に
対応)は、レジスト層をパターン化する際に、前記レジ
スト層とマスクパターンとを所定の距離だけ離して露光
することによって、前記レジスト層のエッジ部が丸くな
るようにパターン化することを特徴とするフォトレジス
トの形成方法である。
According to a seventh aspect of the present invention (corresponding to the seventh aspect of the present invention), when the resist layer is patterned, the resist layer and the mask pattern are exposed at a predetermined distance from each other. A method of forming a photoresist, comprising patterning the resist layer so that an edge portion thereof is rounded.

【0023】第8の本発明(請求項8に記載の本発明に
対応)は、基板上に第1のパターンを形成する第1パタ
ーン形成工程と、前記第1パターン形成工程の後、前記
第1のパターンと交差するように、または、前記第1の
パターンを被覆するように第2のパターンを形成する第
2パターン形成工程と、前記第1のパターンのエッジ部
のうち、少なくとも前記第2のパターンと交差する部
分、または前記第2のパターンに被覆される部分を、前
記第2パターン形成工程の前に、丸く加工するエッジ加
工工程とを含み、前記第1パターン形成工程は、前記エ
ッジ加工工程を兼ねており、前記基板上に形成された第
1パターン用膜上に、第7の本発明のフォトレジストの
形成方法を用いて、第1のレジスト層を形成してパター
ン化する第1レジスト形成工程と、前記第1レジスト形
成工程の後、前記第1パターン用膜をパターン化して前
記第1のパターンを形成するパターン化工程とを有する
ことを特徴とする配線基板の製造方法である。
According to an eighth aspect of the present invention (corresponding to the eighth aspect of the present invention), a first pattern forming step of forming a first pattern on a substrate, and after the first pattern forming step, the first pattern forming step is performed. A second pattern forming step of forming a second pattern so as to intersect with the first pattern or to cover the first pattern; and at least the second pattern in an edge portion of the first pattern. An edge processing step of rounding a portion intersecting with the pattern or a portion covered by the second pattern before the second pattern forming step, wherein the first pattern forming step includes: Forming a first resist layer on the first pattern film formed on the substrate by using the photoresist forming method of the seventh aspect of the present invention; 1 Regis And forming step, after the first resist forming step, a method of manufacturing a wiring substrate characterized by having a patterning step of patterning the first pattern layer to form the first pattern.

【0024】第9の本発明(請求項9に記載の本発明に
対応)は、前記第1レジスト形成工程を複数回繰り返し
て行い、前記第1のレジスト層を積層して形成すること
を特徴とする第8の本発明の配線基板の製造方法であ
る。
According to a ninth aspect of the present invention (corresponding to the ninth aspect of the present invention), the first resist forming step is repeated a plurality of times, and the first resist layer is formed by lamination. An eighth aspect of the present invention is a method for manufacturing a wiring board according to the present invention.

【0025】第10の本発明(請求項10に記載の本発
明に対応)は、前記パターン化工程において、前記各レ
ジスト層のエッチング時間が、前記第1パターン用膜の
エッチング時間と等しくなるように、前記各レジスト層
および前記第1パターン用膜の、厚みおよびエッチング
速度を選定することを特徴とする第5、第6、第8、第
9のいずれかの本発明の配線基板の製造方法である。
According to a tenth aspect of the present invention (corresponding to the tenth aspect of the present invention), in the patterning step, the etching time of each of the resist layers is equal to the etching time of the first pattern film. The method according to any one of the fifth, sixth, eighth, and ninth aspects, wherein the thickness and the etching rate of each of the resist layers and the first pattern film are selected. It is.

【0026】第11の本発明(請求項11に記載の本発
明に対応)は、第1〜第6、第8〜第10のいずれかの
本発明の配線基板の製造方法により製造されたことを特
徴とする配線基板である。
According to an eleventh aspect of the present invention (corresponding to the eleventh aspect of the present invention), the wiring substrate is manufactured by any one of the first to sixth, eighth to tenth aspects of the present invention. A wiring board characterized by the above.

【0027】第12の本発明(請求項12に記載の本発
明に対応)は、前記第2のパターンが、多層磁性膜であ
ることを特徴とする第11の本発明の配線基板である。
A twelfth invention (corresponding to the twelfth invention) is the wiring substrate according to the eleventh invention, wherein the second pattern is a multilayer magnetic film.

【0028】第13の本発明(請求項13に記載の本発
明に対応)は、第1〜第6、第8〜第10のいずれかの
本発明の配線基板の製造方法により製造され、前記第1
のパターンおよび/または前記第2のパターンが抵抗線
であることを特徴とする抵抗線基板である。
According to a thirteenth aspect of the present invention (corresponding to the thirteenth aspect of the present invention), the wiring board is manufactured by any one of the first to sixth, eighth to tenth aspects of the present invention. First
And / or the second pattern is a resistance wire.

【0029】第14の本発明(請求項14に記載の本発
明に対応)は、第11または第12の本発明の配線基
板、および/または、第13の本発明の抵抗線基板を備
えることを特徴とする薄膜デバイスである。
A fourteenth aspect of the present invention (corresponding to the fourteenth aspect of the present invention) includes the eleventh or twelfth wiring board of the present invention and / or the thirteenth resistance wire board of the present invention. Is a thin film device.

【0030】[0030]

【発明の実施の形態】以下に、本発明の実施の形態を図
面を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0031】(第1の実施の形態)まず、本発明の第1
の実施の形態を図面を参照して説明する。
(First Embodiment) First, the first embodiment of the present invention will be described.
An embodiment will be described with reference to the drawings.

【0032】図1は、本発明の第1の実施の形態におけ
る配線基板の製造方法を製造工程に従って示す断面概略
図である。以下、図1にしたがって、本実施の形態にお
ける配線基板の製造方法の手順を説明する。
FIG. 1 is a schematic sectional view showing a method of manufacturing a wiring board according to a first embodiment of the present invention in accordance with manufacturing steps. Hereinafter, the procedure of the method of manufacturing a wiring board according to the present embodiment will be described with reference to FIG.

【0033】まず、厚さ2ミクロンで製膜され、パター
ン化された第1の銅膜42を片面に有する基板41を用
意する(図1(a))。なお、図1においては、本実施
の形態の効果をわかりやすく説明するために、第1の銅
膜パターン42の断面形状は、台形状で示しているが、
これに限るものではなく、矩形状であってもよい。
First, a substrate 41 having a thickness of 2 μm and having a patterned first copper film 42 on one side is prepared (FIG. 1A). In FIG. 1, the cross-sectional shape of the first copper film pattern 42 is shown as a trapezoid in order to easily explain the effect of the present embodiment.
The shape is not limited to this, and may be rectangular.

【0034】次に、第1の銅膜パターン42上に、第2
の銅膜43を厚さ1ミクロンで製膜する(図1
(b))。本工程は、本発明の加工用膜形成工程に対応
するものであり、第1の銅膜パターン42、第2の銅膜
43は、それぞれ、本発明の第1のパターン、エッジ加
工用膜に対応するものである。
Next, a second copper film pattern 42
The copper film 43 of FIG.
(B)). This step corresponds to the processing film forming step of the present invention. The first copper film pattern 42 and the second copper film 43 correspond to the first pattern and the edge processing film of the present invention, respectively. Corresponding.

【0035】次に、第2の銅膜43上に、ポジ型フォト
レジスト44をスピナーを用いて厚さ4ミクロンでコー
ティングする(図1(c))。本工程は、本発明のレジ
スト塗布工程に対応するものであり、フォトレジスト4
4は、本発明のレジストに対応するものである。
Next, a positive photoresist 44 is coated on the second copper film 43 with a thickness of 4 μm using a spinner (FIG. 1C). This step corresponds to the resist coating step of the present invention.
Reference numeral 4 corresponds to the resist of the present invention.

【0036】次に、フォトレジスト44を露光現像し、
第1の銅膜パターン42のエッジ側面にフォトレジスト
44がレジストパターン45として残る時点で現像を終
了する(図1(d))。本工程は、本発明の露光現像工
程に対応するものである。
Next, the photoresist 44 is exposed and developed.
When the photoresist 44 remains on the side surface of the edge of the first copper film pattern 42 as the resist pattern 45, the development is completed (FIG. 1D). This step corresponds to the exposure and development step of the present invention.

【0037】次に、基板41の上面側からイオンミリン
グ処理にてエッチングを行う。これによって、第1の銅
膜パターン42のエッジ側面にレジストパターン45の
形状を反映した形状で銅膜パターン46がパターン化さ
れる(図1(e))。本工程は、本発明の加工用膜除去
工程に対応するものである。
Next, etching is performed from the upper surface side of the substrate 41 by ion milling. Thus, the copper film pattern 46 is patterned on the side surface of the edge of the first copper film pattern 42 in a shape reflecting the shape of the resist pattern 45 (FIG. 1E). This step corresponds to the processing film removing step of the present invention.

【0038】最後に、第1の銅膜パターン42および銅
膜パターン46と交差(またはこれらを被覆)するよう
に、磁性多層膜47を製膜し、パターン化する(図1
(f))。磁性多層膜47は0.1ミクロンのアモルフ
ァス膜と0.05ミクロンの酸化シリコン膜をそれぞれ
10層づつ積層して形成する。エッジ部分及び側面の角
が取れなだらかな形状に加工された下部パターン(第1
の銅膜パターン42および銅膜パターン46)の上に、
磁性多層膜47を製膜するため、連続的に製膜でき、良
好な磁気特性を保つことができる。本工程は、本発明の
第2パターン形成工程に対応するものであり、磁性多層
膜47は、本発明の第2のパターンに対応するものであ
る。
Finally, a magnetic multilayer film 47 is formed and patterned so as to intersect (or cover) the first copper film pattern 42 and the copper film pattern 46 (FIG. 1).
(F)). The magnetic multilayer film 47 is formed by laminating ten layers each of a 0.1-micron amorphous film and a 0.05-micron silicon oxide film. Lower pattern (1st edge) processed into a gentle shape with sharp edges and side edges
On the copper film pattern 42 and the copper film pattern 46) of
Since the magnetic multilayer film 47 is formed, the film can be formed continuously, and good magnetic characteristics can be maintained. This step corresponds to the second pattern forming step of the present invention, and the magnetic multilayer film 47 corresponds to the second pattern of the present invention.

【0039】なお、上記説明における各膜の膜厚の値
は、具体例を示したものであり、これに限定されるもの
ではない。
The values of the thicknesses of the respective films in the above description are specific examples, and are not limited to these values.

【0040】以上により製造された配線基板は、上部パ
ターンが下部パターンの上に交差もしくは下部パターン
を被覆する場所において、上部パターンを連続的に形成
できるので、パターン段差による発熱や断線、抵抗値の
変化、磁気特性の不良等の問題を回避することができ
る。本実施の形態における配線基板の製造方法によって
製造された基板を、磁気薄膜デバイスに切断加工したと
ころ、良好な磁気特性を達成することが確認された。
In the wiring board manufactured as described above, the upper pattern can be continuously formed at the place where the upper pattern crosses the lower pattern or covers the lower pattern. It is possible to avoid problems such as changes and poor magnetic characteristics. When the substrate manufactured by the method for manufacturing a wiring substrate according to the present embodiment was cut into a magnetic thin film device, it was confirmed that good magnetic properties were achieved.

【0041】なお、図1(b)で示した加工用膜形成工
程の前に、図8で示した従来のエッチバック工法によっ
て、あらかじめ、第1の銅膜42のエッジ部分の角をと
っておくと、更に効果的である。
Prior to the processing film forming step shown in FIG. 1B, the corner of the edge portion of the first copper film 42 is previously taken by the conventional etch-back method shown in FIG. Otherwise, it is more effective.

【0042】なお、本実施の形態においては、下部パタ
ーン(本発明の第1のパターン)には銅を、上部パター
ン(本発明の第2のパターン)には磁性多層膜を用いる
として説明したが、これに限るものではない。
In the present embodiment, copper is used for the lower pattern (the first pattern of the present invention) and a magnetic multilayer film is used for the upper pattern (the second pattern of the present invention). However, the present invention is not limited to this.

【0043】また、本実施の形態においては、本発明の
エッジ加工用膜下部として、下部パターン(本発明の第
1のパターン)と同じ銅膜を用いるとして説明したが、
異なる材質の膜を用いても上部パターンに与える形状的
効果は変わらない。例えば、抵抗値を一定に保つ等の目
的で、下部パターンの断面積が厳密に設定されている場
合は、絶縁体を用いる。
In the present embodiment, the same copper film as the lower pattern (the first pattern of the present invention) is used as the lower part of the edge processing film of the present invention.
Even if films of different materials are used, the shape effect given to the upper pattern does not change. For example, if the cross-sectional area of the lower pattern is strictly set for the purpose of keeping the resistance constant, an insulator is used.

【0044】また、製造工程上、下部パターンを形成し
た後に下部パターンに重ならない第3のパターンを形成
する工程(本発明の第3パターン形成工程)があれば、
前記第3パターン形成工程の、レジストを塗布する工程
およびそれ現像する工程を、それぞれ、前記レジスト塗
布工程および前記露光現像工程と同時に行っても良い。
In the manufacturing process, if there is a step of forming a third pattern which does not overlap the lower pattern after forming the lower pattern (third pattern forming step of the present invention),
The step of applying a resist and the step of developing the resist in the third pattern forming step may be performed simultaneously with the resist applying step and the exposure and developing step, respectively.

【0045】また、本実施の形態においては、上部パタ
ーンを磁性膜で形成した薄膜デバイスについて説明した
が、上部パターンを銅、クロム、タンタル等の金属で形
成した抵抗線の場合にも効果的である。
In this embodiment, a thin film device in which the upper pattern is formed of a magnetic film has been described. However, the present invention is also effective for a case where the upper pattern is formed of a metal such as copper, chromium, or tantalum. is there.

【0046】また、本実施の形態においては、磁性多層
膜47はアモルファス膜とSiO2膜をそれぞれ10層
製膜するとして説明したが、他の材質でも良く、層の数
もこれに限るものではない。
Further, in this embodiment, the magnetic multilayer film 47 is described as forming ten layers each of an amorphous film and a SiO 2 film. However, other materials may be used, and the number of layers is not limited to this. .

【0047】(第2の実施の形態)次に、本発明の第2
の実施の形態を図面を参照して説明する。
(Second Embodiment) Next, a second embodiment of the present invention will be described.
An embodiment will be described with reference to the drawings.

【0048】図2は、本発明の第2の実施の形態におけ
る配線基板の製造方法を製造工程に従って示す断面概略
図である。以下、図2にしたがって、本実施の形態にお
ける配線基板の製造方法の手順を説明する。
FIG. 2 is a schematic sectional view showing a method of manufacturing a wiring board according to a second embodiment of the present invention according to manufacturing steps. Hereinafter, the procedure of the method for manufacturing a wiring board according to the present embodiment will be described with reference to FIG.

【0049】まず、厚さ2ミクロンで製膜され、パター
ン化された第1の銅膜72を片面に有するガラス基板で
ある基板71を用意し、第1の銅膜72上に、第1のレ
ジスト層73を2ミクロン強の厚さで製膜する(図2
(a))。本工程は、本発明の第1レジスト形成工程に
対応するものであり、第1の銅膜72、第1のレジスト
層73は、それぞれ、本発明の第1パターン用膜、第1
のレジスト層に対応するものである。
First, a substrate 71 which is a glass substrate having a first copper film 72 patterned and formed on a side having a thickness of 2 μm is prepared, and a first copper film 72 is formed on the first copper film 72. The resist layer 73 is formed with a thickness of just over 2 microns (FIG. 2)
(A)). This step corresponds to the first resist forming step of the present invention, and the first copper film 72 and the first resist layer 73 are the first pattern film and the first resist film 73 of the present invention, respectively.
Of the resist layer.

【0050】次に、第1の銅膜72および第1のレジス
ト層73上に、スピナーを用いてレジストを薄くコーテ
ィングし、第2のレジスト層74を形成する(図2
(b))。第2のレジスト層74は、その厚さが第1の
銅膜72上で0.6ミクロンとなるように形成されてお
り、第1の銅膜72の厚さ より薄くなっている。本工
程は、本発明の第2レジスト形成工程に対応するもので
あり、第2のレジスト層は、本発明の第2のレジスト層
に対応するものである。
Next, a thin resist is coated on the first copper film 72 and the first resist layer 73 using a spinner to form a second resist layer 74 (FIG. 2).
(B)). The second resist layer 74 is formed so as to have a thickness of 0.6 μm on the first copper film 72 and is thinner than the thickness of the first copper film 72. This step corresponds to the second resist forming step of the present invention, and the second resist layer corresponds to the second resist layer of the present invention.

【0051】最後に、基板71の上面側からイオンミリ
ング処理にてエッチングを行って、第1の銅膜72をパ
ターン化する(図2(c))。この時、後述するよう
に、イオンビームに対する基板の角度を調整することに
よって、第1の銅膜72とレジスト73及び74のエッ
チング速度が同等になるよう制御する。エッチング速度
を同等にすることにより、図2(b)で示したレジスト
形状が、第1の銅膜72のパターン75の形状に忠実に
反映される。本工程は、本発明のパターン化工程に対応
するものであり、パターン75は、本発明の第1のパタ
ーンに対応するものである。
Finally, etching is performed by ion milling from the upper surface of the substrate 71 to pattern the first copper film 72 (FIG. 2C). At this time, as described later, by controlling the angle of the substrate with respect to the ion beam, control is performed so that the etching rates of the first copper film 72 and the resists 73 and 74 become equal. By making the etching rates equal, the resist shape shown in FIG. 2B is faithfully reflected on the shape of the pattern 75 of the first copper film 72. This step corresponds to the patterning step of the present invention, and the pattern 75 corresponds to the first pattern of the present invention.

【0052】このようにしてパターンエッジ部分が丸く
なるように加工した後に上部パターンを形成することで
上部パターンが良好な状態で形成できる。なお、第2パ
ターン形成工程については、上述した第1の実施の形態
に倣うものとする。
By forming the upper pattern after processing so that the pattern edge is rounded in this way, the upper pattern can be formed in a favorable state. Note that the second pattern forming step follows the above-described first embodiment.

【0053】ここで重要なのは、図2(b)におけるレ
ジストの段差Aがパターン化すべき第1の銅膜72の厚
さと等しくすることである。第2のレジスト層74は第
1のレジスト層73の上で薄くなるため、第1のレジス
ト層73の厚さはその分を含んで銅膜72の厚さより若
干厚くする必要がある。レジスト段差Aと銅膜の厚さが
異ならざるを得ない場合は、銅膜72とレジスト73及
び74のエッチング速度の比率を制御することで対処で
きる。
What is important here is that the step A of the resist in FIG. 2B is made equal to the thickness of the first copper film 72 to be patterned. Since the second resist layer 74 becomes thinner on the first resist layer 73, the thickness of the first resist layer 73 needs to be slightly larger than the thickness of the copper film 72 including the thickness. If the thickness of the copper step must be different from that of the resist step A, it can be dealt with by controlling the ratio of the etching rates of the copper film 72 and the resists 73 and 74.

【0054】図2(c)において、イオンビームに対す
る基板の角度を調整することによってエッチング速度を
制御する方法について、図3を用いて説明する。図3
は、イオンビームに対する基板の角度と、レジストおよ
び銅のエッチング速度との関係を示した図である。図3
に示すように、レジストと銅のエッチング速度は、イオ
ンビームに対する基板の角度(基板の主面に垂直な方向
を0゜、平行な方向を90゜とする)により変化するの
で、この角度を変えることでエッチング速度を制御でき
る。本実施の形態においては、この角度を60度弱に設
定することによって、レジストおよび銅のエッチング速
度を実質的に等しくしている。
Referring to FIG. 2C, a method of controlling the etching rate by adjusting the angle of the substrate with respect to the ion beam will be described with reference to FIG. FIG.
FIG. 3 is a diagram showing a relationship between an angle of a substrate with respect to an ion beam and an etching rate of resist and copper. FIG.
As shown in (1), the etching rate of the resist and copper changes depending on the angle of the substrate with respect to the ion beam (the direction perpendicular to the main surface of the substrate is 0 ° and the direction parallel thereto is 90 °). Thus, the etching rate can be controlled. In this embodiment, by setting this angle to slightly less than 60 degrees, the etching rates of the resist and copper are made substantially equal.

【0055】以上により製造された配線基板は、上部パ
ターンが下部パターンの上に交差もしくは下部パターン
を被覆する場所において、上部パターンを連続的に形成
できるので、パターン段差による発熱や断線、抵抗値の
変化、磁気特性の不良等の問題を回避することができ
る。本実施の形態における配線基板の製造方法によって
製造された基板を、磁気薄膜デバイスに切断加工したと
ころ、良好な磁気特性を達成することが確認された。
In the wiring board manufactured as described above, the upper pattern can be continuously formed at the place where the upper pattern crosses over the lower pattern or covers the lower pattern. It is possible to avoid problems such as changes and poor magnetic characteristics. When the substrate manufactured by the method for manufacturing a wiring substrate according to the present embodiment was cut into a magnetic thin film device, it was confirmed that good magnetic properties were achieved.

【0056】なお、本実施の形態においては、下部パタ
ーン(本発明の第1のパターン)には銅を用いるとして
説明したが、これに限るものではない。
In this embodiment, copper is used for the lower pattern (first pattern of the present invention). However, the present invention is not limited to this.

【0057】(第3の実施の形態)次に、本発明の第3
の実施の形態を図面を参照して説明する。
(Third Embodiment) Next, a third embodiment of the present invention will be described.
An embodiment will be described with reference to the drawings.

【0058】図4は、本発明の第3の実施の形態におけ
る配線基板の製造方法を製造工程に従って示す断面概略
図である。以下、図4にしたがって、本実施の形態にお
ける配線基板の製造方法の手順を説明する。
FIG. 4 is a schematic sectional view showing a method of manufacturing a wiring board according to a third embodiment of the present invention in accordance with manufacturing steps. Hereinafter, the procedure of the method for manufacturing a wiring board according to the present embodiment will be described with reference to FIG.

【0059】まず、片面上に銅膜82が厚さ2ミクロン
で製膜され、その上に第1のレジスト層83が2ミクロ
ンの厚さでコーティングされているガラス基板である基
板81を用意し、レジストを露光機にて露光する際マス
ク84のマスクパターン84aをレジスト層83から所
定の距離だけ離して紫外線85を照射する。マスクパタ
ーン84aとレジスト83の間に空間があると紫外線8
5がマスクパターン84aの下にも回折し、マスクパタ
ーン84aの下のレジストも露光する(図4(a))。
この状態でレジストを現像すると、露光時に紫外線が回
折したことにより、レジストパターン86の端部となる
部分は若干露光され、レジストパターン86はエッジ部
分がだれて丸みを帯びた形状になる(図4(b))。本
工程は、本発明のフォトレジストの形成方法および第1
レジスト形成工程に対応するものであり、銅膜82、第
1のレジスト層83は、それぞれ、本発明の第1パター
ン用膜、第1のレジスト層に対応するものである。
First, a substrate 81 which is a glass substrate having a copper film 82 formed on one side thereof with a thickness of 2 μm and a first resist layer 83 coated thereon with a thickness of 2 μm is prepared. When exposing the resist with an exposing machine, the mask pattern 84a of the mask 84 is irradiated with ultraviolet rays 85 with a predetermined distance from the resist layer 83. If there is a space between the mask pattern 84a and the resist 83, the ultraviolet rays 8
5 is also diffracted below the mask pattern 84a, and the resist under the mask pattern 84a is also exposed (FIG. 4A).
When the resist is developed in this state, the end portion of the resist pattern 86 is slightly exposed due to the diffraction of the ultraviolet rays at the time of exposure, and the resist pattern 86 has a rounded shape with the edge portion dropped (FIG. 4). (B)). This step includes the method of forming a photoresist of the present invention and the first method.
The copper film 82 and the first resist layer 83 correspond to the first pattern film and the first resist layer of the present invention, respectively.

【0060】図4(b)の状態で、イオンミリング処理
により、銅膜82とレジストパターン86のエッチング
速度が同等になる条件でエッチングすると、図4(b)
におけるレジストパターン86の形状が銅膜82のパタ
ーン89の形状に忠実に反映される(図4(d))。本
工程は、本発明のパターン化工程に対応するものであ
り、パターン89は、本発明の第1のパターンに対応す
るものである。
In the state of FIG. 4B, etching is performed by ion milling under the condition that the etching rates of the copper film 82 and the resist pattern 86 become equal to each other.
4 is faithfully reflected on the shape of the pattern 89 of the copper film 82 (FIG. 4D). This step corresponds to the patterning step of the present invention, and the pattern 89 corresponds to the first pattern of the present invention.

【0061】このようにしてパターンエッジ部分が丸く
なるようにエッチングした後に上部パターンを形成する
ことで上部パターンが良好な状態で形成できる。なお、
第2パターン形成工程については、上述した第1の実施
の形態に倣うものとする。
By forming the upper pattern after etching so that the pattern edge becomes round, the upper pattern can be formed in a good state. In addition,
The second pattern forming step follows the above-described first embodiment.

【0062】なお、銅膜82の厚さが厚くパターン幅が
広い場合には、図4(b)におけるレジストパターン8
6の形状では丸みが不足することがある。その場合、図
4(c)に示すように、第2のレジストパターン88を
図7(a)に示した方法で第1のレジストパターン87
に重ねて形成しても良い。ここで注意しなければならな
いことは、第1のレジストパターン87と第2のレジス
トパターン88の膜厚の合計を銅膜89の厚さと等しく
することである。レジスト膜厚と銅膜の厚さが異ならざ
るをえない場合は、銅膜82と、レジストパターン86
及び88、87とのエッチング速度の比率を制御するこ
とで対処できる。
When the thickness of the copper film 82 is large and the pattern width is large, the resist pattern 8 shown in FIG.
In the shape of No. 6, the roundness may be insufficient. In that case, as shown in FIG. 4C, the second resist pattern 88 is formed by the method shown in FIG.
It may be formed by superimposing. Here, it should be noted that the total thickness of the first resist pattern 87 and the second resist pattern 88 is made equal to the thickness of the copper film 89. If the resist film thickness and the copper film thickness must be different, the copper film 82 and the resist pattern 86
And 88, 87 by controlling the ratio of the etching rate.

【0063】以上により製造された配線基板は、上部パ
ターンが下部パターンの上に交差もしくは下部パターン
を被覆する場所において、上部パターンを連続的に形成
できるので、パターン段差による発熱や断線、抵抗値の
変化、磁気特性の不良等の問題を回避することができ
る。本実施の形態における配線基板の製造方法によって
製造された基板を、磁気薄膜デバイスに切断加工したと
ころ、良好な磁気特性を達成することが確認された。
In the wiring board manufactured as described above, the upper pattern can be formed continuously where the upper pattern crosses the lower pattern or covers the lower pattern. It is possible to avoid problems such as changes and poor magnetic characteristics. When the substrate manufactured by the method for manufacturing a wiring substrate according to the present embodiment was cut into a magnetic thin film device, it was confirmed that good magnetic properties were achieved.

【0064】なお、各層の製法や膜厚および材質、ガラ
ス基板の材質は、ここに記載したものに限られるもので
はない。各層の製膜方法は、蒸着やスパッター、メッキ
等様々な薄膜製法を用いてもよい。
The manufacturing method, film thickness and material of each layer, and the material of the glass substrate are not limited to those described here. As a method of forming each layer, various thin film forming methods such as vapor deposition, sputtering, and plating may be used.

【0065】なお、上述した第1〜第3の実施の形態に
おいては、本発明の配線基板、配線基板の製造方法およ
びフォトレジストの形成方法を中心に説明したが、本発
明の抵抗線基板は、本発明の配線基板の製造方法により
製造され、第1のパターンおよび/または第2のパター
ンが抵抗線であるものであり、本発明の薄膜デバイス
は、本発明の配線基板、および/または、本発明の抵抗
線基板を備えるものであり、それによって、磁気特性に
関する歩留まりの向上、および/または、抵抗線に関す
る歩留まりの向上を図ったものである。
In the first to third embodiments described above, the wiring substrate, the method of manufacturing the wiring substrate, and the method of forming the photoresist of the present invention have been mainly described. The first pattern and / or the second pattern are manufactured by the method for manufacturing a wiring board of the present invention, and the first pattern and / or the second pattern are resistance wires. A resistance wire substrate according to the present invention is provided, thereby improving the yield related to magnetic characteristics and / or improving the yield related to resistance wires.

【0066】さらに、本発明の薄膜デバイスに用いられ
る配線基板及び抵抗線基板の形状は、上述した第1〜第
3の実施の形態における配線基板の形状に限定されるも
のではない。
Further, the shapes of the wiring board and the resistance wire substrate used in the thin film device of the present invention are not limited to the shapes of the wiring boards in the above-described first to third embodiments.

【0067】[0067]

【発明の効果】以上説明したところから明らかなよう
に、請求項1〜6、8〜10本発明は、上部パターンが
下部パターンの上に交差もしくは下部パターンを被覆す
る場所において、上部パターンを欠陥を生じることなく
連続的に形成できる配線基板の製造方法を提供すること
ができる。
As is apparent from the above description, the first to sixth and eighth to tenth aspects of the present invention provide a method in which the upper pattern has a defect at the place where the upper pattern crosses the lower pattern or covers the lower pattern. It is possible to provide a method for manufacturing a wiring board which can be formed continuously without causing the problem.

【0068】また、請求項7の本発明は、配線基板の上
部パターンが下部パターンの上に交差もしくは下部パタ
ーンを被覆する場所において、上部パターンを欠陥を生
じることなく連続的に形成させるための下部パターン用
のフォトレジストの形成方法を提供することができる。
Further, according to the present invention, at a place where the upper pattern of the wiring substrate crosses over the lower pattern or covers the lower pattern, the lower pattern for continuously forming the upper pattern without causing a defect is provided. A method for forming a photoresist for a pattern can be provided.

【0069】また、請求項11、12の本発明は、上部
パターンが欠陥を生じることなく連続的に形成された配
線基板を提供することができる。
Further, according to the present invention, it is possible to provide a wiring board in which the upper pattern is formed continuously without causing defects.

【0070】また、請求項13の本発明は、上部パター
ンが欠陥を生じることなく連続的に形成された抵抗線基
板を提供することができる。
According to the thirteenth aspect of the present invention, it is possible to provide a resistance wire substrate in which an upper pattern is formed continuously without causing a defect.

【0071】さらに、請求項14の本発明は、上部パタ
ーンが欠陥を生じることなく連続的に形成された配線基
板および/または抵抗線基板を備えることによって、信
頼性のある薄膜デバイスを提供することができる。
Further, the present invention of claim 14 provides a reliable thin film device by providing a wiring substrate and / or a resistance line substrate in which the upper pattern is formed continuously without causing defects. Can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態における配線基板の
製造方法を製造工程に従って示す断面概略図である。
FIG. 1 is a schematic sectional view showing a method of manufacturing a wiring board according to a first embodiment of the present invention in accordance with manufacturing steps.

【図2】本発明の第2の実施の形態における配線基板の
製造方法を製造工程に従って示す断面概略図である。
FIG. 2 is a schematic sectional view illustrating a method of manufacturing a wiring board according to a second embodiment of the present invention in accordance with manufacturing steps.

【図3】イオンビームに対する基板の角度と、レジスト
および銅のエッチング速度との関係を示した図である。
FIG. 3 is a diagram showing a relationship between an angle of a substrate with respect to an ion beam and an etching rate of resist and copper.

【図4】本発明の第3の実施の形態における配線基板の
製造方法を製造工程に従って示す断面概略図である。
FIG. 4 is a schematic sectional view illustrating a method of manufacturing a wiring board according to a third embodiment of the present invention in accordance with manufacturing steps.

【図5】従来の配線基板の製造方法の手順を示す概略断
面図である。
FIG. 5 is a schematic sectional view showing a procedure of a conventional method for manufacturing a wiring board.

【図6】従来の配線基板を示す概略断面図である。FIG. 6 is a schematic sectional view showing a conventional wiring board.

【図7】従来の配線基板を備えたヘッド示す概略斜視図
である。
FIG. 7 is a schematic perspective view showing a head provided with a conventional wiring board.

【図8】従来のエッチバック工法の手順を示す概略断面
図である。
FIG. 8 is a schematic sectional view showing a procedure of a conventional etch back method.

【符号の説明】[Explanation of symbols]

1 基板 2 金属膜 3 フォトレジスト 4 マスク 5 紫外線 21 下部パターン 22 上部パターン 23 エッジ部分 31 下部磁性膜パターン 32 導体線 33 上部磁性膜パターン 34 エッジ部分 41 基板 42 第1の銅膜パターン 43 第2の銅膜 44 フォトレジスト 45 レジストパターン 46 銅膜パターン 47 磁性多層膜 51 レジスト 71 基板 72 第1の銅膜 73 第1のレジスト層 74 第2のレジスト層 75 パターン 81 基板 82 銅膜 83 第1のレジスト層 84 マスク 85 紫外線 86 レジストパターン 87 第1のレジストパターン 88 第2のレジストパターン 89 パターン DESCRIPTION OF SYMBOLS 1 Substrate 2 Metal film 3 Photoresist 4 Mask 5 Ultraviolet 21 Lower pattern 22 Upper pattern 23 Edge part 31 Lower magnetic film pattern 32 Conductor line 33 Upper magnetic film pattern 34 Edge part 41 Substrate 42 First copper film pattern 43 Second Copper film 44 Photoresist 45 Resist pattern 46 Copper film pattern 47 Magnetic multilayer film 51 Resist 71 Substrate 72 First copper film 73 First resist layer 74 Second resist layer 75 Pattern 81 Substrate 82 Copper film 83 First resist Layer 84 mask 85 ultraviolet ray 86 resist pattern 87 first resist pattern 88 second resist pattern 89 pattern

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 第1のパターンの形成された基板上に、
前記第1のパターンと交差するように、または、前記第
1のパターンを被覆するように第2のパターンを形成す
る第2パターン形成工程と、前記第1のパターンのエッ
ジ部のうち、少なくとも前記第2のパターンと交差する
部分、または前記第2のパターンに被覆される部分を、
前記第2パターン形成工程の前に、丸く加工するエッジ
加工工程とを含み、前記エッジ加工工程は、前記基板お
よび前記第1のパターン上の、少なくとも前記第2パタ
ーンが形成される部分にエッジ加工用膜を形成する加工
用膜形成工程と、前記エッジ加工用膜上にレジストを塗
布するレジスト塗布工程と、前記レジスト塗布工程の
後、前記第1のパターンの前記エッジ部の側面に、前記
レジストが残るように露光現像する露光現像工程と、前
記エッジ加工用膜をエッチングする加工用膜除去工程と
を有することを特徴とする配線基板の製造方法。
1. A method according to claim 1, wherein the first pattern is formed on a substrate.
A second pattern forming step of forming a second pattern so as to intersect with the first pattern or to cover the first pattern; and at least an edge portion of the first pattern. A portion that intersects with the second pattern, or a portion that is covered with the second pattern,
An edge processing step of performing round processing before the second pattern forming step, wherein the edge processing step includes performing edge processing on at least a portion of the substrate and the first pattern where the second pattern is formed. Forming a film for processing, a resist coating step of coating a resist on the edge processing film, and after the resist coating step, the resist on the side surface of the edge portion of the first pattern, A method of manufacturing a wiring board, comprising: an exposure and development step of exposing and developing so that a pattern remains; and a processing film removal step of etching the edge processing film.
【請求項2】 前記第2パターン形成工程の前に、前記
基板上に第3のパターンを形成する第3パターン形成工
程を含み、前記第3パターン形成工程の、レジストを塗
布する工程およびそれを露光現像する工程は、それぞ
れ、前記レジスト塗布工程および前記露光現像工程と同
時に行われることを特徴とする請求項1に記載の配線基
板の製造方法。
2. The method according to claim 1, further comprising: a step of forming a third pattern on the substrate before the step of forming the second pattern. 2. The method according to claim 1, wherein the exposure and development steps are performed simultaneously with the resist coating step and the exposure and development step, respectively.
【請求項3】 前記エッジ加工用膜の材質は、前記第1
のパターンの材質と同じものであることを特徴とする請
求項1または2に記載の配線基板の製造方法。
3. The material of the edge processing film is the first material.
3. The method for manufacturing a wiring board according to claim 1, wherein the material is the same as that of the pattern.
【請求項4】 前記エッジ加工用膜は、絶縁体であるこ
とを特徴とする請求項1または2に記載の配線基板の製
造方法。
4. The method according to claim 1, wherein the edge processing film is an insulator.
【請求項5】 基板上に第1のパターンを形成する第1
パターン形成工程と、前記第1パターン形成工程の後、
前記第1のパターンと交差するように、または、前記第
1のパターンを被覆するように第2のパターンを形成す
る第2パターン形成工程と、前記第1のパターンのエッ
ジ部のうち、少なくとも前記第2のパターンと交差する
部分、または前記第2のパターンに被覆される部分を、
前記第2パターン形成工程の前に、丸く加工するエッジ
加工工程とを含み、前記第1パターン形成工程は、前記
エッジ加工工程を兼ねており、前記基板上に形成された
第1パターン用膜上に、第1のレジスト層を形成してパ
ターン化する第1レジスト形成工程と、前記第1レジス
ト形成工程の後、前記パターン化された前記第1のレジ
スト層を被覆するように、第2のレジスト層を形成する
第2レジスト形成工程と、前記第2レジスト形成工程の
後、前記第1パターン用膜をパターン化して前記第1の
パターンを形成するパターン化工程とを有することを特
徴とする配線基板の製造方法。
5. A first method for forming a first pattern on a substrate.
After the pattern forming step and the first pattern forming step,
A second pattern forming step of forming a second pattern so as to intersect with the first pattern or to cover the first pattern; and at least an edge portion of the first pattern. A portion that intersects with the second pattern, or a portion that is covered with the second pattern,
An edge processing step of performing round processing before the second pattern forming step, wherein the first pattern forming step also serves as the edge processing step, and the first pattern forming step is performed on a first pattern film formed on the substrate. A first resist forming step of forming and patterning a first resist layer, and after the first resist forming step, forming a second resist so as to cover the patterned first resist layer. A second resist forming step of forming a resist layer; and a patterning step of patterning the first pattern film to form the first pattern after the second resist forming step. Manufacturing method of wiring board.
【請求項6】 前記第2レジスト形成工程において、前
記第2のレジスト層の厚さが前記第1のレジスト層の厚
さより薄くなるように、前記第2のレジスト層を形成す
ることを特徴とする請求項5に記載の配線基板の製造方
法。
6. The method according to claim 1, wherein the second resist layer is formed such that a thickness of the second resist layer is smaller than a thickness of the first resist layer. The method for manufacturing a wiring board according to claim 5.
【請求項7】 レジスト層をパターン化する際に、前記
レジスト層とマスクパターンとを所定の距離だけ離して
露光することによって、前記レジスト層のエッジ部が丸
くなるようにパターン化することを特徴とするフォトレ
ジストの形成方法。
7. When patterning the resist layer, the resist layer and the mask pattern are exposed so as to be spaced apart from each other by a predetermined distance, thereby patterning the resist layer so that an edge portion of the resist layer is rounded. A method of forming a photoresist.
【請求項8】 基板上に第1のパターンを形成する第1
パターン形成工程と、前記第1パターン形成工程の後、
前記第1のパターンと交差するように、または、前記第
1のパターンを被覆するように第2のパターンを形成す
る第2パターン形成工程と、前記第1のパターンのエッ
ジ部のうち、少なくとも前記第2のパターンと交差する
部分、または前記第2のパターンに被覆される部分を、
前記第2パターン形成工程の前に、丸く加工するエッジ
加工工程とを含み、前記第1パターン形成工程は、前記
エッジ加工工程を兼ねており、前記基板上に形成された
第1パターン用膜上に、請求項7に記載のフォトレジス
トの形成方法を用いて、第1のレジスト層を形成してパ
ターン化する第1レジスト形成工程と、前記第1レジス
ト形成工程の後、前記第1パターン用膜をパターン化し
て前記第1のパターンを形成するパターン化工程とを有
することを特徴とする配線基板の製造方法。
8. A first method for forming a first pattern on a substrate.
After the pattern forming step and the first pattern forming step,
A second pattern forming step of forming a second pattern so as to intersect with the first pattern or to cover the first pattern; and at least an edge portion of the first pattern. A portion that intersects with the second pattern, or a portion that is covered with the second pattern,
An edge processing step of performing round processing before the second pattern forming step, wherein the first pattern forming step also serves as the edge processing step, and the first pattern forming step is performed on a first pattern film formed on the substrate. 8. A first resist forming step of forming and patterning a first resist layer by using the photoresist forming method according to claim 7, and after the first resist forming step, forming a first resist layer. A patterning step of patterning a film to form the first pattern.
【請求項9】 前記第1レジスト形成工程を複数回繰り
返して行い、前記第1のレジスト層を積層して形成する
ことを特徴とする請求項8に記載の配線基板の製造方
法。
9. The method according to claim 8, wherein the step of forming the first resist is repeated a plurality of times, and the first resist layer is formed by lamination.
【請求項10】 前記パターン化工程において、前記各
レジスト層のエッチング時間が、前記第1パターン用膜
のエッチング時間と等しくなるように、前記各レジスト
層および前記第1パターン用膜の、厚みおよびエッチン
グ速度を選定することを特徴とする請求項5、6、8、
9のいずれかに記載の配線基板の製造方法。
10. In the patterning step, the thickness and the thickness of each of the resist layers and the first pattern film are set such that an etching time of each of the resist layers is equal to an etching time of the first pattern film. An etching rate is selected, wherein the etching rate is selected.
10. The method for manufacturing a wiring board according to any one of items 9.
【請求項11】 請求項1〜6、8〜10のいずれかに
記載の配線基板の製造方法により製造されたことを特徴
とする配線基板。
11. A wiring board manufactured by the method for manufacturing a wiring board according to any one of claims 1 to 6, 8 to 10.
【請求項12】 前記第2のパターンは、多層磁性膜で
あることを特徴とする請求項11に記載の配線基板。
12. The wiring board according to claim 11, wherein the second pattern is a multilayer magnetic film.
【請求項13】 請求項1〜6、8〜10のいずれかに
記載の配線基板の製造方法により製造され、前記第1の
パターンおよび/または前記第2のパターンが抵抗線で
あることを特徴とする抵抗線基板。
13. A method of manufacturing a wiring board according to claim 1, wherein the first pattern and / or the second pattern is a resistance wire. Resistance wire substrate.
【請求項14】 請求項11または12に記載の配線基
板、および/または、請求項13に記載の抵抗線基板を
備えることを特徴とする薄膜デバイス。
14. A thin-film device comprising the wiring substrate according to claim 11 and / or the resistance wire substrate according to claim 13.
JP15755998A 1998-06-05 1998-06-05 Wiring board, resistance wire board, thin-film device, formation of photoresist and manufacture of the wiring board Pending JPH11354634A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15755998A JPH11354634A (en) 1998-06-05 1998-06-05 Wiring board, resistance wire board, thin-film device, formation of photoresist and manufacture of the wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15755998A JPH11354634A (en) 1998-06-05 1998-06-05 Wiring board, resistance wire board, thin-film device, formation of photoresist and manufacture of the wiring board

Publications (1)

Publication Number Publication Date
JPH11354634A true JPH11354634A (en) 1999-12-24

Family

ID=15652336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15755998A Pending JPH11354634A (en) 1998-06-05 1998-06-05 Wiring board, resistance wire board, thin-film device, formation of photoresist and manufacture of the wiring board

Country Status (1)

Country Link
JP (1) JPH11354634A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053286A (en) * 2000-09-18 2015-03-19 株式会社半導体エネルギー研究所 Light-emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053286A (en) * 2000-09-18 2015-03-19 株式会社半導体エネルギー研究所 Light-emitting device

Similar Documents

Publication Publication Date Title
US4256816A (en) Mask structure for depositing patterned thin films
JP3249317B2 (en) Pattern creation method
JPH11354634A (en) Wiring board, resistance wire board, thin-film device, formation of photoresist and manufacture of the wiring board
JPH08139011A (en) Formation method of semiconductor photosensitive film
JP2796068B2 (en) Method of forming photosensitive film pattern
JPS5928990B2 (en) semiconductor equipment
JPH05249649A (en) Photomask and its production
JP3446590B2 (en) Chip inductor and manufacturing method thereof
JPS59155921A (en) Formation of resist pattern
JPH03142466A (en) Production of semiconductor device and mask used for the production
JPH01149435A (en) Manufacture of semiconductor device
JPH07130568A (en) Manufacture of thin film coil
KR100265991B1 (en) Manufacture of semiconductor device
JPH03110835A (en) Manufacture of semiconductor device
JPS5857728A (en) Pattern formation by ion milling
KR100567061B1 (en) Method for fabricating multi-vernier for minimizing step between X and Y directions
JPH09213609A (en) Method for manufacturing semiconductor device
JPS60173713A (en) Surface leveling method of substrate with thin film pattern
JPH0685068A (en) Manufacture of semiconductor device
JPS61183943A (en) Electrode wiring method
JPH01194334A (en) Manufacture of semiconductor integrated circuit
JP2000353748A (en) Manufacture of semiconductor device
JPS60140725A (en) Pattern forming method
JP2000150419A (en) Method for depositing metallic film, forming of wiring pattern, and structure thereof
JPH09186233A (en) Manufacture of semiconductor device