JPH11338786A - Method and device for diagnosing main storage address bus and recording medium - Google Patents

Method and device for diagnosing main storage address bus and recording medium

Info

Publication number
JPH11338786A
JPH11338786A JP10148493A JP14849398A JPH11338786A JP H11338786 A JPH11338786 A JP H11338786A JP 10148493 A JP10148493 A JP 10148493A JP 14849398 A JP14849398 A JP 14849398A JP H11338786 A JPH11338786 A JP H11338786A
Authority
JP
Japan
Prior art keywords
address
main memory
area
interface unit
5b
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10148493A
Other languages
Japanese (ja)
Inventor
Shinichi Kitano
Tsutomu Matsushima
Hajime Matsushita
Minoru Wakai
真一 北野
一 松下
勤 松島
稔 若井
Original Assignee
Pfu Ltd
株式会社ピーエフユー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pfu Ltd, 株式会社ピーエフユー filed Critical Pfu Ltd
Priority to JP10148493A priority Critical patent/JPH11338786A/en
Publication of JPH11338786A publication Critical patent/JPH11338786A/en
Application status is Granted legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To diagnose whether or not each address bus is good with necessary irreducible main storage device constitution in a system where main storage devices are mounted scatteredly by assigning unmounted area addresses to the unused area divisionally several times and diagnosing whether or not the address bus of the unmounted area is good. SOLUTION: A diagnostic program recognizes an unused area 5b of a mounted area 5 and diagnoses whether or not the address bus of the unused area 5b is good. Then the unmounted area 6 is recognized, addresses of the unmounted area 6 are assigned to the unused area 5b divisionally several times, and the assigned address bus is diagnosed to diagnose whether or not the address bus of the unmounted area 6 is good. Then a diagnostic program loading position is moved to an arbitrary position in the unused area 5b and whether or not the address bus of the former diagnostic program loading area 5a is good is diagnosed. Consequently, whether or not all address buses are good can be diagnosed with the necessary irreducible constitution of the main storage device 4 which is >=2 times as large as the diagnostic program capacity.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は中央処理装置、主記憶制御装置と主記憶装置を持つシステムの主記憶アドレスバスの良否を診断する主記憶アドレスバス診断方法およびその診断装置並びに記録媒体に関する。 The present invention relates to a central processing unit, to the main storage control unit and a primary main memory address bus diagnosis method for diagnosing the quality of the main memory address bus of the storage device system with and its diagnostic apparatus and a recording medium.

【0002】 [0002]

【従来の技術】アドレスバスは主記憶装置をアクセスする場合に、そのアクセスする特定の場所を示すアドレス情報が主記憶装置に送信される伝走路を言う。 BACKGROUND OF THE INVENTION address bus when accessing the main storage means a transfer track address information indicating a specific location is sent to the main memory for the access. これには中央処理装置からの伝走路や入出力装置からの伝走路がある。 This has Den runway from Den runway and output device from the central processing unit.

【0003】従来、主記憶装置の歯抜け実装のできないシステムでは、主記憶装置をアクセスする全てのアドレスバスの良否を診断するには、そのアドレスバスに対応する主記憶装置を全て実装して診断していた。 Conventionally, the teeth missing can not implement the system main storage, to diagnose the quality of all of the address bus for accessing a main memory, diagnose all implement main memory corresponding to the address bus Was.

【0004】図6に従来の全てのアドレスバスを診断する場合の構成図の例を示す。 [0004] An example of a configuration diagram in the case of diagnosing all of the address bus of the conventional Figure 6. 中央処理装置21、主記憶制御装置22、主記憶装置23からなるシステムで、主記憶装置23には全てのアドレスバスに対応する主記憶装置を実装している。 CPU 21, the main memory controller 22, consisting of a main storage device 23 system, and the main storage device 23 implements the main storage corresponding to all of the address bus.

【0005】まず、診断プログラムで未使用領域24b [0005] First, an unused area 24b in the diagnostic program
のアドレスバスの良否を診断する。 To diagnose the quality of the address bus.

【0006】ついで、診断プログラムローディング位置を未使用領域24bの任意の位置に移動し、元の診断プログラムローディング域24aのアドレスバスの良否を診断することで全てのアドレスバスの良否を診断していた。 [0006] Then, the diagnostic program loading position and moved to an arbitrary position of the unused area 24b, has been diagnosed the quality of all the address bus in diagnosing the quality of the address bus of the original diagnostic program loading area 24a .

【0007】 [0007]

【発明が解決しようとする課題】しかしながら、診断対象システムの主記憶装置がフル実装されていることは増設オプションの主記憶装置が全て注文された場合だけのため、通常、アドレスバスの診断の都度、主記憶装置をフル実装とするための装着作業が必要となり、また、診断のために必要数の主記憶装置を常備しなければならないという問題があった。 However, [0007], for only if it is ordered all of the main storage device of expansion options that the main storage device of the diagnostic target system has been fully implemented, usually, every time of diagnosis of the address bus , main memory mounting work for a full implementation is required. in addition, there is a problem that must be standing main storage required number for diagnosis.

【0008】そのため本出願の課題は、主記憶装置の歯抜け実装のできないシステムにおいて、必要最小限の主記憶装置構成で全てのアドレスバスの良否が診断できることである。 [0008] Therefore an object of the present application is that the main in memory toothless can not mounting system can quality of all of the address bus diagnosis minimum main memory configuration.

【0009】 [0009]

【課題を解決するための手段】上記の問題点を解決するために本発明は診断装置に主記憶装置の実装領域と未実装領域の主記憶アドレスの割当て状態を通知する機能とその制御インタフェース、主記憶装置の実装領域のうち未使用領域を通知する機能とその制御インタフェース、 Means for Solving the Problems The above-mentioned present invention to solve the problems Function and control interface for notifying the allocation state of the main memory address of the mounting area and the non-mounting region of the main memory to the diagnostic device, function and control interface for notifying the unused area of ​​the mounting area of ​​the main memory,
主記憶装置のアドレスを割り当てる機能を制御するインタフェース、任意の仮想アドレス空間を任意の主記憶アドレス空間に、その仮想アドレスを変えることなく再割当てする機能とその制御インタフェース、診断プログラム自身のローディング位置を任意の主記憶アドレス位置に移動させる機能とその制御インタフェースを設け、診断プログラムでこれらの仕組みを使って、まず、実装領域の未使用領域を認識して、未使用領域のアドレスバスの良否を診断プログラムで診断する。 Interface for controlling the function of allocating an address of the main storage device, an arbitrary virtual address space to any of the main memory address space, functions and control interface for reassignment without changing its virtual address, the loading position of the diagnostic program itself any function of moving the main memory address location and the control interface provided with these mechanisms in diagnostics, first, recognizes the unused area of ​​the mounting area, diagnosing the quality of the address bus of the unused area to diagnose in the program. ついで未実装領域を認識し、未実装領域のアドレスを未使用領域に何回かに分けて割当て、その割り当てられたアドレスバスを診断することで未実装領域のアドレスバスの良否を診断したり、診断プログラムローディング位置を未使用領域の任意の位置に移動させ、元の診断プログラムローディング域のアドレスバスの良否を診断する。 Then recognizes the unmounted area, to diagnose allocation, the quality of the address bus of the non-mounting region by diagnosing the assigned address bus is divided into several times the address of the non-mounting area in an unused area, move the diagnostic program loading position to an arbitrary position of the unused area, to diagnose the quality of the address bus of the original diagnostic program loading area. 診断装置にこのような仕組みを設けたことで、診断プログラム容量の2 Diagnostic device by providing such a mechanism, the diagnostic program capacity 2
倍以上の必要最小限の主記憶装置の構成で全てのアドレスバスの良否の診断を可能としている。 More than double the minimum required thereby enabling diagnosis of quality of all the address bus configuration of the main memory.

【0010】 [0010]

【発明の実施の形態】図1は本発明の原理構成図である。 Figure 1 DETAILED DESCRIPTION OF THE INVENTION is the principle diagram of the present invention.

【0011】本発明は中央処理装置1、主記憶装置へのデータの書き込みと読み込みを制御する主記憶制御装置3、データを記憶する主記憶装置4、主記憶装置のアドレスバスの診断機能を実行する診断装置7、パリティまたはECCのエラー検出を行うチェック機構2で構成されている。 [0011] The present invention includes a central processing unit 1 controls the writing and reading of data to the main storage device main memory control unit 3, a main memory 4 for storing data, perform diagnostic functions of the address bus of the main memory diagnostic device 7, and a check mechanism 2 for parity or ECC error detection to be.

【0012】主記憶装置4は診断プログラムがローディングされる診断プログラムローディング域5a、実装領域5の内使われていない領域の未使用領域5b、主記憶装置の実装されていないアドレス領域の未実装領域6にて構成される。 [0012] The main memory 4 is diagnostic program loading zone 5a by the diagnostic program is loaded, an unused area 5b of the area not used of mounting area 5, unimplemented area of ​​unimplemented address area of ​​the main memory composed by 6. 診断プログラムローディング域5aの診断の際は診断プログラム自身を未使用領域5bに移動する。 When the diagnosis of the diagnostic program loading zone 5a moves a diagnostic program itself in an unused area 5b.

【0013】診断装置7はアドレス割当て/制御インタフェース部8、プログラム移動/制御インタフェース部9、主記憶割当て状態通知/制御インタフェース部1 [0013] Diagnostic device 7 address assignment / controller interface unit 8, the program moves / control interface unit 9, a main memory allocation status notification / control interface unit 1
0、未使用領域通知/制御インタフェース部11、アドレス空間再割当て/制御インタフェース部12で構成される。 0, unused region notification / control interface unit 11, and a address space reallocation / control interface unit 12. 各部の働きは以降に述べる。 Function of each part will be described later.

【0014】アドレス割当て/制御インタフェース部8 [0014] The address assignment / control interface unit 8
は、主記憶制御装置3が持つ主記憶装置4のアドレス割当て処理を実行する。 Executes the main memory controller 3 address assignment process in the main memory 4 with the.

【0015】プログラム移動/制御インタフェース部9 [0015] The program move / control interface unit 9
は、診断プログラムローディング位置を任意の主記憶アドレス位置に移動する処理を実行する。 Executes a process of moving the diagnostic program loading position in any of the main memory address location.

【0016】主記憶割当て状態通知/制御インタフェース部10は、主記憶装置4の実装領域5と未実装領域6 The main memory allocation status notification / control interface unit 10 is mainly a mounting area 5 of the storage device 4 unmounted area 6
を通知する処理を実行する。 And notifies the process is executed.

【0017】未使用領域通知/制御インタフェース部1 [0017] The unused region notification / control interface unit 1
1は主記憶装置4の実装領域5の内、未使用領域5bを通知する処理を実行する。 1 of the mounting region 5 of the main memory 4, and executes processing for notifying the unused area 5b.

【0018】アドレス空間再割当て/制御インタフェース部12は任意の仮想アドレス空間を任意の主記憶アドレス空間にその仮想アドレスを変えることなく再割当てする処理を実行する。 The address space reallocation / control interface unit 12 executes a process to reallocate without changing its virtual address any virtual address space to any of the main memory address space.

【0019】上記のように中央処理装置1、主記憶制御装置3、主記憶装置4、診断装置7からなる装置の主記憶装置4の全てのアドレスバスの診断方法の詳細を未使用領域5bの診断、未実装領域6の診断、診断プログラムローディング域5aの診断に分けて以下に説明する。 The central processing unit 1, as described above, the main memory controller 3, a main memory 4, the details of the diagnostic method of any of the address bus of the main memory 4 of the device consisting of the diagnostic device 7 unused space 5b diagnosis, diagnosis of non-mounting region 6 will be described below separately for the diagnosis of the diagnostic program loading zone 5a.
なお、未使用領域5bのアドレスバスは最初に診断する。 It should be noted that the address bus of the unused area 5b is first diagnosed. 理由は未実装領域6と診断プログラムローディング域5aのアドレスバスの診断に未使用領域5bを使用するため、未使用領域5bのアドレスバスが良好であることが前提となるからである。 Reason is because to use the unused area 5b to diagnose the address bus of the diagnostic program loading zone 5a and unmounted area 6, that the address bus of the unused area 5b is good as a premise.

【0020】未使用領域5bの診断は、まず主記憶装置4の実装領域5と未実装領域6を主記憶割当て状態通知/制御インタフェース部10で認識し、実装領域5のうち未使用領域5bを未使用領域通知/制御インタフェース部11で認識する。 The diagnosis of unused area 5b, firstly a mounting area 5 of the main memory 4 a non-mounting region 6 recognizes the main memory allocation status notification / control interface unit 10, an unused area 5b of the mounting region 5 recognized in the unused region notification / control interface unit 11. ついで、診断プログラムの診断対象とする仮想アドレス空間を未使用領域5bの主記憶アドレス空間にアドレス空間再割当て/制御インタフェース部12で再割当てし、その主記憶アドレス空間のアドレスバスの良否の診断を診断プログラムでのテストデータの書き込みと読み込み、読み込んだデータのテストデータとの比較で実行する。 Then, the diagnosis of the diagnosis target to reallocate the virtual address space in the main memory address space of the unused area 5b in the address space reallocation / control interface unit 12, the quality of the address bus of the main memory address space of the diagnostic program writing and reading of the test data of the diagnostic program, to run in comparison with the test data of the read data.

【0021】ここで、主記憶制御装置3がパリティまたはECCのチェック機構2を持つ場合においては、データの書き込みとともにエラー検出と、エラーを検出した場合はそのアドレスと書き込み時のエラーであるとのエラー表示を、また、データの読み込みとともにエラー検出と、エラーを検出した場合はそのアドレスと読み込み時のエラーであるとのエラー表示を診断プログラムが行う。 [0021] Here, when the main memory controller 3 has a parity or ECC check mechanism 2 includes an error detection together with the write data, and if an error is detected an error in the address and time of writing an error display, also, the error detection with reading data, an error display diagnostic program and if an error is detected an error during the address and read performed.

【0022】未実装領域6の診断は、未使用領域5bに未実装領域6のアドレスを未使用領域サイズ内の所定サイズ分、割り当てるための割当てをアドレス割当て/制御インタフェース部8で実行し、診断プログラムの診断対象とする仮想アドレス空間をその割り当てられた主記憶アドレス空間に再割当てする処理をアドレス空間再割当て/制御インタフェース部12で実行し、その主記憶アドレス空間のアドレスバスの良否の診断を診断プログラムでのテストデータの書き込みと読み込み、そして、 [0022] Diagnosis of non-mounting region 6 performs an address of the non-mounting region 6 in the unused area 5b predetermined size of the unused area size, the address assignment / controller interface unit 8 assignment for assigning, diagnosis the process of reassigning virtual address space is to be diagnosed program to its assigned main memory address space running in the address space reallocation / control interface unit 12, the diagnosis of quality of the address bus of the main memory address space writing and reading of the test data of the diagnostic program and,,
読み込んだデータのテストデータとの比較で実行する。 To run in comparison with the read data of the test data.

【0023】ついで、未使用領域5bへ未実装領域6の内の次の所定サイズ分のアドレスを割り当てるための割当てと診断プログラムの診断対象とする仮想アドレス空間のその割り当てられた主記憶アドレス空間への再割当てをそれぞれ同様に、アドレス割当て/制御インタフェース部8とアドレス空間再割当て/制御インタフェース部12とで実行し、その主記憶アドレス空間のアドレスバスの良否の診断を診断プログラムでのテストデータの書き込みと読み込み、読み込んだデータのテストデータとの比較で実行し、これを未実装領域6の最終アドレスに至るまで繰り返し実行する。 [0023] Then, to the next of the allocated main memory address space of the virtual address space is to be diagnosed allocation and diagnostics for allocating addresses of a predetermined size of the of the non-mounting region 6 to unused area 5b reallocation similarly respectively, running in an address assignment / controller interface unit 8 and the address space reallocation / control interface unit 12, the test data of the diagnostic program to diagnose acceptability of the address bus of the main memory address space writing and reading, performed in comparison with the test data of the read data is repeatedly executed until this final address of the non-mounting region 6. 更に、未使用領域5bを元の主記憶アドレスに戻す処理をアドレス割当て/制御インタフェース部8で実行する。 Furthermore, to perform a process for returning the unused area 5b based on the main memory address in the address assignment / controller interface unit 8. 以上で未実装領域6のアドレスバスが診断できる。 Address bus of the non-mounting region 6 or more can be diagnosed. ここで、主記憶制御装置3 Here, the main memory controller 3
がパリティまたはECCのチェック機構2を持つ場合にエラー検出とエラー表示が可能なことは未使用領域5b Error detection and error display is able to unused area 5b when but with parity or ECC check mechanism 2
のアドレスバスの診断の場合と同様である。 Is the same as in the case of diagnosis of the address bus.

【0024】プログラムローディング域5aの診断は、 [0024] The diagnosis of the program loading area. 5a,
まず、診断プログラム自身のローディング位置を未使用領域5bの任意の位置にプログラム移動/制御インタフェース部9の働きで移動し、その後、診断プログラムの診断対象とする仮想アドレス空間を診断プログラムの元のローディングアドレス空間に割当て、その主記憶アドレス空間のアドレスバスの良否の診断を診断プログラムでのテストデータの書き込みと読み込み、読み込んだデータのテストデータとの比較で実行する。 First, move the action of the program movement / control interface unit 9 at an arbitrary position of an unused area 5b of the loading position of the diagnostic program itself, then the original loading of the virtual address space the diagnostic program to be diagnosed in the diagnostic program assigned to the address space, and perform diagnostics quality of the address bus of the main memory address space write and read test data in diagnostics, in comparison with the test data of the read data. ここで、主記憶制御装置3がパリティまたはECCのチェック機構2 Here, the main memory controller 3 checks the parity or ECC mechanism 2
を持つ場合にエラー検出とエラー表示が可能なことは未実装領域6のアドレスバスの診断の場合と同様である。 It can be an error detection and error display when they have are the same as in the case of diagnosis of the address bus of the non-mounting region 6.

【0025】以上のように診断装置7に主記憶装置4を制御する機能と診断プログラムのローディング位置を移動する機能を持たせ、診断プログラムでこれらの機能を駆使することで、診断プログラムサイズの2倍以上の必要最小限の主記憶装置があれば、未実装領域6を含め主記憶装置の全てのアドレスバスが診断できる。 The above has the function to move the loading position of and diagnostics program for controlling the main memory 4 to the diagnosis apparatus 7 as, by making full use of these features in the diagnostic program, the second diagnostic program size if more than double the minimum required main memory, all the address bus including main storage and non-mounting region 6 can be diagnosed.

【0026】また、主記憶制御装置3がパリティまたはECCのチェック機構2を持つ場合においては、データ書き込み時やデータ読み込み時においてもエラーを検出できる。 Further, when the main memory controller 3 has a parity or ECC check mechanism 2 can detect an error even when the time of data writing and data reading.

【0027】なお、図1の診断装置7を使って実行する主記憶装置4の未使用領域5bのアドレスバスの良否の診断機能と、未実装領域6のアドレスを未使用領域5b [0027] Note that the diagnostics of the quality of the address bus of the unused area 5b of the main memory 4 to be executed with the diagnostic device 7 of FIG. 1, unused area 5b the address of the non-mounting region 6
に何回かに分けて割り当てて未実装領域6のアドレスバスの良否を診断する機能と、診断プログラムローディング位置を未使用領域5bの任意の位置に移動させて元の診断プログラムローディング域5aのアドレスバスの良否を診断する機能とを実現するためのプログラムをコンピュータ読取り可能な適切な種々のプログラム記録媒体に記録する。 How many times a function of diagnosing the quality of the address bus of the non-mounting region 6 allocated in portions, any address is moved based on the diagnostic program loading area 5a to the position of the unused area 5b the diagnostics loading position in recording a program for realizing a function for diagnosing the quality of the bus in a computer-readable suitable variety of programs.

【0028】 [0028]

【実施例】続いて本発明の一実施例を図面を基に説明する。 EXAMPLES Next a description will be given of an embodiment of the present invention based on the drawings.

【0029】まずは図2を基に一実施例の装置の構成図を説明する。 [0029] First will be described a configuration diagram of the apparatus of an embodiment based on FIG. この装置は中央処理装置1、主記憶制御装置3、主記憶装置4、診断装置7、I/Oバス13、入出力装置14、バスブリッジ15、システムバス16から構成される。 The device consists of a central processing unit 1, a main storage control unit 3, a main memory 4, the diagnostic device 7, I / O bus 13, input-output devices 14, bus bridge 15, a system bus 16.

【0030】このうちI/Oバス13、バスブリッジ1 [0030] Of these I / O bus 13, a bus bridge 1
5、システムバス16はアドレスバスに相当する。 5, the system bus 16 corresponds to the address bus.

【0031】主記憶装置4をアクセスするアドレスや書き込みや読み込みのデータは中央処理装置1からの場合はシステムバス16を通じて、また、入出力装置14からの場合はI/Oバス13とバスブリッジ15経由でシステムバス16を通してやりとりされる。 [0031] Through the system bus 16 in the case of the data stored in the main storage 4 address, write and read to access from the central processing unit 1, also in the case of the input-output device 14 I / O bus 13 and bus bridge 15 It is exchanged via the system bus 16 via.

【0032】主記憶装置4は、実装領域5と未実装領域6とで構成される。 The main memory 4 is composed of a mounting area 5 and the non-mounting region 6. また、実装領域5は診断プログラムローディング域5aと未使用領域5bから構成される。 Moreover, mounting area 5 is composed of the diagnostic program loading zone 5a and unused area 5b.

【0033】診断装置7はアドレス割当て/制御インタフェース部8、プログラム移動/制御インタフェース部9、主記憶割当て状態通知/制御インタフェース部1 The diagnostic device 7 address assignment / controller interface unit 8, the program moves / control interface unit 9, a main memory allocation status notification / control interface unit 1
0、未使用領域通知/制御インタフェース部11、アドレス空間再割当て/制御インタフェース部12で構成される。 0, unused region notification / control interface unit 11, and a address space reallocation / control interface unit 12. 各部の働きは先の発明の実施の形態にて詳述につき説明を省略する。 Functions of each part will be omitted per described in detail in the embodiment of the prior invention.

【0034】次いで、図3の一実施例の診断プログラムフローチャートを基に診断方法を説明する。 [0034] Next, the diagnosis method will be described on the basis of the diagnostic program flowchart of an embodiment of FIG.

【0035】ステップST01:主記憶装置4の実装領域5と未実装領域6とを主記憶割当て状態通知/制御インタフェース部10で認識し、実装領域5のうち未使用領域5bを未使用領域通知/制御インタフェース部11 [0035] Step ST01: The a mounting area 5 of the main storage device 4 and the non-mounting region 6 recognizes the main memory allocation status notification / control interface unit 10, an unused area 5b of the mounting region 5 unused region notification / control interface unit 11
で認識する。 In recognizing. ついで、診断プログラムの診断対象とする仮想アドレス空間を未使用領域5bの主記憶アドレス空間にアドレス空間再割当て/制御インタフェース部12 Then, the diagnostic program diagnosis target virtual address space the non main memory address space used area 5b into the address space reallocation / control interface unit 12
で再割当てする。 In the reassignment.

【0036】ステップST02:未使用領域5bへテストデータを書き込み、また、読み込む。 [0036] step ST02: writing the test data to an unused area 5b, also, read.

【0037】ステップST03:読み込んだデータをテストデータと比較する。 [0037] step ST03: to compare the read data with the test data. 全て一致の場合はステップST In the case of all matching step ST
04へ進み、不一致ならステップST09へ分岐する。 Proceed to 04, to branch to a mismatch if the step ST09.

【0038】ステップST04:未使用領域5bに未実装領域6のアドレスを未使用領域サイズ内の所定サイズ分、割り当てるための割当てをアドレス割当て/制御インタフェース部8で実行し、診断プログラムの診断対象とする仮想アドレス空間をその割り当てられた主記憶アドレス空間に再割当てする処理をアドレス空間再割当て/制御インタフェース部12で実行する。 [0038] Step ST04: perform address of the non-mounting region 6 in an unused area 5b predetermined size of the unused area size, the address assignment / controller interface unit 8 assignment for assigning a diagnosis target diagnostics to execute the process of reassigning virtual address space to its assigned main memory address space in the address space reallocation / control interface unit 12.

【0039】ステップST05:未使用領域5bへテストデータを書き込み、また、読み込む。 [0039] step ST05: to an unused area 5b writing the test data, also, read.

【0040】ステップST06:読み込んだデータをテストデータと比較する。 [0040] step ST06: to compare the read data with the test data. 全て一致の場合はステップST In the case of all matching step ST
07へ進み、不一致の場合はステップST09へ分岐する。 Proceed to 07, in the case of disagreement branches to step ST09.

【0041】ステップST07:未使用領域5bへ割り当てられていたアドレス範囲が未実装領域6の最終アドレスを含むものか判定し、含んでいる場合はステップS [0041] Step ST07: unused address range assigned to the region 5b is determined whether to include the end address of the non-mounting region 6, comprise If that step S
T10へ進む。 It advances to T10. 含んでいない場合はステップST08へ進む。 If you do not comprise the process proceeds to step ST08.

【0042】ステップST08:未使用領域5bへ未実装領域6の内の次の所定サイズ分のアドレスを割り当てるための割当てと診断プログラムの診断対象とする仮想アドレス空間のその割り当てられた主記憶アドレス空間への再割当てをそれぞれ、アドレス割当て/制御インタフェース部8とアドレス空間再割当て/制御インタフェース部12とで実行する。 [0042] Step ST08: The following its assigned main memory address space is the virtual address space is to be diagnosed allocation and diagnostics for allocating addresses of a predetermined size of the of the unused area 5b to unimplemented area 6 each reallocation to be performed in the address assignment / controller interface unit 8 and the address space reallocation / control interface unit 12. ついで、その割り当てられた未使用領域5bのアドレスバスの良否を診断するため、 Then, to diagnose the quality of the address bus of the unused area 5b which are the allocation,
ステップST05へ戻る。 Back to step ST05.

【0043】ステップST09:診断プログラムはエラーのあった主記憶アドレス、テストデータ、読み込んだデータを表示し、エラー終了する。 [0043] step ST09: The diagnostic programs are the main memory address in error, and view the test data, read data, an error end.

【0044】ステップST10:診断プログラム自身のローディング位置を未使用領域5bの任意の位置にプログラム移動/制御インタフェース部9の働きで移動し、 [0044] Step ST10: moving the action program move / control interface unit 9 at an arbitrary position of an unused area 5b of the loading position of the diagnostic program itself,
その後、診断プログラムの診断対象とする仮想アドレス空間を診断プログラムの元のローディングアドレス空間に再割当てする処理をアドレス空間再割当て/制御インタフェース部12で実行する。 Then, a process for reassigning virtual address space is to be diagnosed in the diagnostic program into the original loading address space of the diagnostic program in the address space reallocation / control interface unit 12.

【0045】ステップST11:診断プログラムの元のローディング域へテストデータを書き込み、また、読み込む。 [0045] step ST11: writing the test data to the original of the loading area of ​​the diagnostic program, also, read.

【0046】ステップST12:読み込んだデータをテストデータと比較する。 [0046] step ST12: to compare the read data with the test data. 全て一致の場合は診断を正常終了する。 In the case of all match successfully completed the diagnosis. 不一致の場合はステップST09へ分岐する。 In the case of disagreement branches to step ST09.

【0047】この発明は図2に示すような中央処理装置1、主記憶制御装置3、主記憶装置4を備え、主記憶4 [0047] The present invention includes a central processing unit 1 shown in FIG. 2, the main memory controller 3, a main memory 4, a main memory 4
の実装領域5として診断プログラムの2倍以上の必要最小限の容量を持つあらゆる装置の全てのアドレスバスの診断に適用できる。 It can be applied to the diagnosis of all of the address bus for all devices as a mounting region 5 having more than twice the minimum capacity of the diagnostic program.

【0048】また、この発明は図2のような入出力装置14からI/Oバス13、バスブリッジ15、システムバス16等を経由して主記憶装置4をアクセスする場合のアドレスバスの診断にも適用できる。 [0048] Furthermore, the input-output device 14 from the I / O bus 13, such as the present invention 2, the bus bridge 15, the diagnosis of the address bus when via the system bus 16 or the like to access the main memory 4 It can also be applied.

【0049】一方、主記憶制御装置3にパリティまたはECCのチェック機構2を持つ場合の診断方法の一実施例を図面を基に説明する。 Meanwhile, a description will be given of an embodiment of the diagnostic method in which the main memory controller 3 to have a parity or ECC check mechanism 2 based on the drawings.

【0050】まずは図4を基にこのチェック機構2を持つ場合の一実施例の装置の構成図を説明する。 [0050] First will be described a configuration diagram of the apparatus of an embodiment of a case with the check mechanism 2 based on FIG. この装置は中央処理装置1、パリティまたはECCのエラー検出を行うチェック機構2、主記憶制御装置3、主記憶装置4、診断装置7、I/Oバス13、入出力装置14、バスブリッジ15、システムバス16から構成される。 The apparatus includes a central processing unit 1, the check mechanism 2 for parity or ECC error detection, the main storage control unit 3, a main memory 4, the diagnostic device 7, I / O bus 13, input-output devices 14, bus bridge 15, composed from the system bus 16.

【0051】主記憶装置4は、実装領域5と未実装領域6とで構成される。 The main memory 4 is composed of a mounting area 5 and the non-mounting region 6. また、実装領域5は診断プログラムローディング域5aと未使用領域5bから構成される。 Moreover, mounting area 5 is composed of the diagnostic program loading zone 5a and unused area 5b.

【0052】診断装置7はアドレス割当て/制御インタフェース部8、プログラム移動/制御インタフェース部9、主記憶割当て状態通知/制御インタフェース部1 [0052] Diagnostic device 7 address assignment / controller interface unit 8, the program moves / control interface unit 9, a main memory allocation status notification / control interface unit 1
0、未使用領域通知/制御インタフェース部11、アドレス空間再割当て/制御インタフェース部12で構成される。 0, unused region notification / control interface unit 11, and a address space reallocation / control interface unit 12. 各部の働きは先の発明の実施の形態にて詳述につき説明を省略する。 Functions of each part will be omitted per described in detail in the embodiment of the prior invention.

【0053】次いで、図5のチェック機構を持つ場合の一実施例の診断プログラムフローチャートを基に診断方法を説明する。 [0053] Next, the diagnosis method will be described based on the diagnostic program flowchart of an embodiment of a case with a check mechanism of FIG.

【0054】ステップST21:主記憶装置4の実装領域5と未実装領域6とを主記憶割当て状態通知/制御インタフェース部10で認識し、実装領域5のうち未使用領域5bを未使用領域通知/制御インタフェース部11 [0054] Step ST21: The a mounting area 5 of the main storage device 4 and the non-mounting region 6 recognizes the main memory allocation status notification / control interface unit 10, an unused area 5b of the mounting region 5 unused region notification / control interface unit 11
で認識する。 In recognizing. ついで、診断プログラムの診断対象とする仮想アドレス空間を未使用領域5bの主記憶アドレス空間にアドレス空間再割当て/制御インタフェース部12 Then, the diagnostic program diagnosis target virtual address space the non main memory address space used area 5b into the address space reallocation / control interface unit 12
で再割当てする。 In the reassignment.

【0055】ステップST22:未使用領域5bへテストデータを書き込み、また、読み込む。 [0055] step ST22: writing the test data to an unused area 5b, also, read.

【0056】ステップST23:テストデータの書き込み時又は読み込み時にエラーが検出されたか判定する。 [0056] step ST23: it is determined whether an error has been detected at the time of or read of test data writing.
エラーが検出された場合はステップST31のエラー表示の処理へ進む。 If an error is detected the process proceeds to the error display process in step ST31. エラーが検出されなかった場合はステップST24の処理へ進む。 If an error is not detected the process proceeds to step ST24.

【0057】ステップST24:読み込んだデータをテストデータと比較する。 [0057] step ST24: to compare the read data with the test data. 全て一致の場合はステップST In the case of all matching step ST
25へ進み、不一致ならステップST32へ分岐する。 Proceed to 25, the flow branches to a mismatch if the step ST32.

【0058】ステップST25:未使用領域5bに未実装領域6のアドレスを未使用領域サイズ内の所定サイズ分、割り当てるための割当てをアドレス割当て/制御インタフェース部8で実行し、診断プログラムの診断対象とする仮想アドレス空間をその割り当てられた主記憶アドレス空間に再割当てする処理をアドレス空間再割当て/制御インタフェース部12で実行する。 [0058] Step ST25: perform address of the non-mounting region 6 in an unused area 5b predetermined size of the unused area size, the address assignment / controller interface unit 8 assignment for assigning a diagnosis target diagnostics to execute the process of reassigning virtual address space to its assigned main memory address space in the address space reallocation / control interface unit 12.

【0059】ステップST26:未使用領域5bへテストデータを書き込み、また、読み込む。 [0059] step ST26: writing the test data to an unused area 5b, also, read.

【0060】ステップST27:テストデータの書き込み時又は読み込み時にエラーが検出されたか判定する。 [0060] step ST27: it is determined whether an error has been detected at the time of writing or during the reading of test data.
エラーが検出された場合はステップST31のエラー表示の処理へ進む。 If an error is detected the process proceeds to the error display process in step ST31. エラーが検出されなかった場合はステップST28の処理へ進む。 If an error is not detected the process proceeds to step ST28.

【0061】ステップST28:読み込んだデータをテストデータと比較する。 [0061] step ST28: to compare the read data with the test data. 全て一致の場合はステップST In the case of all matching step ST
29へ進み、不一致の場合はステップST32へ分岐する。 Proceed to 29, in the case of disagreement branches to step ST32.

【0062】ステップST29:未使用領域5bへ割り当てられていたアドレス範囲が未実装領域6の最終アドレスを含むものか判定し、含んでいる場合はステップS [0062] Step ST29: unused address range assigned to the region 5b is determined whether to include the end address of the non-mounting region 6, comprise If have step S
T33へ分岐する。 Branches to T33. 含んでいない場合はステップST3 Step ST3 If you do not comprise
0へ進む。 Advance to 0.

【0063】ステップST30:未使用領域5bへ未実装領域6の内の次の所定サイズ分のアドレスを割り当てるための割当てと診断プログラムの診断対象とする仮想アドレス空間のその割り当てられた主記憶アドレス空間への再割当てをそれぞれ、アドレス割当て/制御インタフェース部8とアドレス空間再割当て/制御インタフェース部12とで実行する。 [0063] Step ST30: The following its assigned main memory address space is the virtual address space is to be diagnosed allocation and diagnostics for allocating addresses of a predetermined size of the of the unused area 5b to unimplemented area 6 each reallocation to be performed in the address assignment / controller interface unit 8 and the address space reallocation / control interface unit 12. ついで、その割り当てられた未使用領域5bのアドレスバスの良否を診断するため、 Then, to diagnose the quality of the address bus of the unused area 5b which are the allocation,
ステップST26へ戻る。 Back to step ST26.

【0064】ステップST31:書き込みでエラーが検出された場合は書き込み時のエラーであること、その主記憶アドレスとテストデータをエラー表示し、異常終了する。 [0064] Step ST31: it is when the error is detected in writing an error at the time of writing, and error display the main memory address and the test data, to fail. 一方、読み込みでエラーが検出された場合は読み込み時のエラーであること、その主記憶アドレス、テストデータと読み込んだデータをエラー表示し、異常終了する。 On the other hand, it is when an error is detected in read an error when reading, the main memory address, and error display the read test data data, crashes.

【0065】ステップST32:診断プログラムはエラーのあった主記憶アドレス、テストデータ、読み込んだデータを表示し、エラー終了する。 [0065] step ST32: The diagnostic programs are the main memory address in error, and view the test data, read data, an error end.

【0066】ステップST33:診断プログラム自身のローディング位置を未使用領域5bの任意の位置にプログラム移動/制御インタフェース部9の働きで移動し、 [0066] Step ST33: moving the action program move / control interface unit 9 at an arbitrary position of an unused area 5b of the loading position of the diagnostic program itself,
その後、診断プログラムの診断対象とする仮想アドレス空間を診断プログラムの元のローディングアドレス空間に再割当てする処理をアドレス空間再割当て/制御インタフェース部12で実行する。 Then, a process for reassigning virtual address space is to be diagnosed in the diagnostic program into the original loading address space of the diagnostic program in the address space reallocation / control interface unit 12.

【0067】ステップST34:診断プログラムの元のローディング域へテストデータを書き込み、また、読み込む。 [0067] step ST34: writing the test data to the original of the loading area of ​​the diagnostic program, also, read.

【0068】ステップST35:テストデータの書き込み時又は読み込み時にエラーが検出されたか判定する。 [0068] step ST35: it is determined whether an error has been detected at the time of writing or during the reading of test data.
エラーが検出された場合はステップST31のエラー表示の処理へ進む。 If an error is detected the process proceeds to the error display process in step ST31. エラーが検出されなかった場合はステップST36の処理へ進む。 If an error is not detected the process proceeds to step ST36.

【0069】ステップST36:読み込んだデータをテストデータと比較する。 [0069] step ST36: to compare the read data with the test data. 全て一致の場合は診断を正常終了する。 In the case of all match successfully completed the diagnosis. 不一致の場合はステップST32へ分岐する。 In the case of disagreement branches to step ST32.

【0070】 [0070]

【発明の効果】本発明は以下のような効果がある。 The present invention according to the present invention is effective as follows.

【0071】診断プログラムの2倍以上の必要最小限の主記憶装置の構成で全てのアドレスバスの診断ができる。 [0071] can diagnose all address bus configuration of the main memory minimum of twice or more of the diagnostic program. これによって、例えば、製品試験時の場合は、当診断に当たって一々主記憶装置をフル実装する手間が省け、そのために増設用の主記憶装置を常備する必要がなくなる。 Thus, for example, in the case of when the product test, a one by one main memory when those diagnostic eliminates the need to fully implement, it is not necessary to standing the main storage for additional therefor. 顧客システムの主記憶装置を増設する場合には、事前にアドレスバスの良否が診断可能となる。 When adding the main storage device of the customer system, prior to the quality of the address bus becomes possible diagnosis. 顧客システムが故障修理のため工場に戻ってきた場合には、 If the customer system has returned to the factory for fault repair,
そのシステムに該当する主記憶装置の在庫が無い場合でも必要最小限の主記憶装置が正常ならアドレスバスの診断が可能となる。 That corresponds to the system main memory inventory is the minimum necessary, even if not of the main storage device becomes possible diagnosis of normal if the address bus.

【0072】また、入出力装置から主記憶装置をアクセスしている場合のアドレスバスの診断にも適用できる。 [0072] The present invention can also be applied to the diagnosis of the address bus when the output device is accessing the main memory.

【0073】更に、主記憶制御装置にパリティまたはE [0073] Further, parity or E in the main memory controller
CCのチェック機構を持つ場合においては、テストデータの書き込み時やデータの読み込み時においてもエラー検出ができ、書き込み時のエラーか読み込み時のエラーかというエラー要因の分析も容易となり、なお、修理における再現確認においても、一々データ比較の処理まで待たなくても再現可能となり、その分時間の浪費を防止できる。 In the case with the CC of the check mechanism, can also error detection at the time of reading the writing at the time and data of the test data, also becomes easy analysis of the error factor of whether the error at the time of the error or read at the time of writing, It should be noted that, in the repair also in reproduction confirmation every time without waiting until the processing of the data comparison enables reproducible, can prevent the waste of that amount of time.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の原理構成図である。 1 is a principle diagram of the present invention.

【図2】一実施例構成図である。 Figure 2 is an example block diagram.

【図3】一実施例の診断プログラムフローチャートである。 3 is a diagnostic program flowchart of an embodiment.

【図4】チェック機構を持つ場合の一実施例構成図である。 FIG. 4 is an example diagram of a case with a check mechanism.

【図5】チェック機構を持つ場合の一実施例の診断プログラムフローチャートである。 5 is a diagnostic program flowchart of an embodiment of a case with a check mechanism.

【図6】従来の診断時の構成図である。 FIG. 6 is a block diagram of the time of conventional diagnostic.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 中央処理装置 2 チェック機構 3 主記憶制御装置 4 主記憶装置 5 実装領域 5a 診断プログラムローディング域 5b 未使用領域 6 未実装領域 7 診断装置 8 アドレス割当て/制御インタフェース部 9 プログラム移動/制御インタフェース部 10 主記憶割当て状態通知/制御インタフェース部 11 未使用領域通知/制御インタフェース部 12 アドレス空間再割当て/制御インタフェース部 1 the central processing unit 2 checks mechanism 3 main storage controller 4 main memory 5 mounting region 5a Diagnostics loading zone 5b unused area 6 unmounted area 7 diagnostic device 8 address assignment / controller interface unit 9 programmed movement / control interface unit 10 main memory allocation status notification / control interface unit 11 unused region notification / control interface unit 12 address space reallocation / control interface unit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松下 一 石川県河北郡宇ノ気町字宇野気ヌ98番地の 2 株式会社ピーエフユー内 ────────────────────────────────────────────────── ─── of the front page continued (72) inventor Hajime Matsushita, Ishikawa Prefecture, Hebei County Unoke-cho Unoke Nu 98 addresses in the two Ltd. Piefuyu

Claims (7)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】中央処理装置(1)、主記憶制御装置(3)、主記憶装置(4)、診断装置(7)を持つシステムの主記憶装置(4)をアクセスする全てのアドレスバスを診断する主記憶アドレスバス診断方法において、 主記憶装置(4)の未使用領域(5b)のアドレスバスの良否を診断し、 ついで、未実装領域(6)アドレスを未使用領域(5 1. A central processing unit (1), a main storage control unit (3), a main storage unit (4), all of the address bus for accessing a main memory of the system with a diagnosis device (7) (4) in the main memory address bus diagnosis method of diagnosing, diagnose the quality of the address bus of an unused area (5b) of the main memory (4), then unmounted area (6) addresses the unused area (5
    b)に何回かに分けて割り当てて未実装領域(6)のアドレスバスの良否を診断し、診断プログラムローディング位置を未使用領域(5b)の任意の位置に移動させて元の診断プログラムローディング域(5a)のアドレスバスの良否を診断する、 ことを特徴とする主記憶アドレスバス診断方法。 Assign added in batch to b) to diagnose the quality of the address bus unpopulated area (6), it is moved to an arbitrary position based on the diagnostic program loading unused area (5b) of the diagnostic program loading position diagnosing the quality of address bus band (5a), a main memory address bus diagnosis method characterized by.
  2. 【請求項2】上記主記憶アドレスバス診断方法において、 主記憶装置(4)の実装領域(5)と未実装領域(6) Wherein in the main memory address bus diagnostic methods, main memory (4) mounting region (5) and the non-mounting region (6)
    との認識を主記憶割当て状態通知/制御インタフェース部(10)で実行し、 実装領域(5)内の未使用領域(5b)の認識を未使用領域通知/制御インタフェース部(11)で実行し、 診断プログラムの診断対象とする仮想アドレス空間を未使用領域(5b)の主記憶アドレス空間に再割当てする処理をアドレス空間再割当て/制御インタフェース部(12)で実行し、 未使用領域(5b)のアドレスバスの良否を診断し、 ついで、未使用領域(5b)に未実装領域(6)のアドレスを未使用領域サイズ内の所定サイズ分、割り当てるための割当てをアドレス割当て/制御インタフェース部(8)で実行し、 診断プログラムで診断対象とする仮想アドレス空間をその割り当てられた主記憶アドレス空間に、再割当てする処理をアドレス And recognition performed in the main memory allocation status notification / control interface unit (10), perform the recognition of the unused space in the mounting region (5) (5b) in the unused region notification / control interface unit (11) was performed in an unused area of ​​virtual address space that is to be diagnosed in the diagnostic program processing to reallocate the main memory address space (5b) address space reallocation / control interface unit (12), an unused area (5b) diagnose the quality of the address bus, then, given the size of the in unused area size address unimplemented area in an unused area (5b) (6), the address assignment / controller interface unit allocation for allocating (8 running in), the virtual address space is to be diagnosed with the diagnostic program on the assigned main memory address space, the address processing to reallocate 間再割当て/制御インタフェース部(12)で実行し、 割り当てられた主記憶アドレス空間のアドレスバスの良否を診断し、 さらに、未使用領域(5b)へ未実装領域(6)の次の所定サイズ分を割り当てるための割当てと診断プログラムの診断対象とする仮想アドレス空間をその割り当てられたアドレス空間に再割当てする処理をそれぞれ同様に、アドレス割当て/制御インタフェース部(8)とアドレス空間再割当て/制御インタフェース部(12)とで実行し、診断プログラムでその割り当てられたアドレス空間を診断し、これを未実装領域(6)の最終アドレスに至るまで繰り返し実行することで、未実装領域(6)のアドレスバスの良否を診断し、 また、未使用領域(5b)のアドレスを当初のアドレスに戻す処理をアドレス割 During reallocation / control interface unit run in (12), to diagnose the quality of the address bus of the main memory address space allocated further next predetermined size of the non-mounting region to an unused area (5b) (6) the assignment for assigning the partial diagnosed diagnostics reassigning virtual address space to its assigned address space treated similarly each address assignment / controller interface unit (8) and the address space reallocation / control run out interface (12), the diagnostic program to diagnose and assigned address space, by repeatedly executing it until the this last address of the non-mounting region (6), the non-mounting region (6) diagnose the quality of the address bus, also address dividing the process to return the address of the unused area (5b) in the initial address 当て/制御インタフェース部(8)で実行し、 診断プログラムローディング位置を未使用領域(5b) Run at rely / control interface unit (8), an unused area of ​​diagnostics loading position (5b)
    内の任意の位置へ移動する処理をプログラム移動/制御インタフェース部(9)で実行し、 診断プログラムの診断対象とする仮想アドレス空間を主記憶の診断プログラムの元のローデイングアドレス空間に再割当てする処理をアドレス空間再割当て/制御インタフェース部(12)で実行し、 診断プログラムの元のローディング域(5a)のアドレスバスの良否を診断する、 ことを特徴とする請求項1に記載の主記憶アドレスバス診断方法。 Performs a process of moving to an arbitrary position of the inner programmatically move / control interface unit (9), reassigning virtual address space is to be diagnosed diagnostics based Rohde queuing address space of main memory diagnostics process executed in the address space reallocation / control interface unit (12), a main memory address according to claim 1 for diagnosing the quality of the address bus of the original loading region of the diagnostic program (5a), characterized in that bus diagnostic methods.
  3. 【請求項3】主記憶制御装置(3)にパリティまたはE 3. A parity or E in the main storage control unit (3)
    CCのチェック機構(2)を持つ場合において、 診断プログラムによる主記憶装置(4)へのテストデータの書き込み時にエラーを検出する、 ことを特徴とする請求項2に記載の主記憶アドレスバス診断方法。 In the case with CC check mechanism (2), a main memory address bus diagnostic method according to claim 2 for detecting an error when the write test data to the main storage unit (4) by the diagnostic program, characterized in that .
  4. 【請求項4】主記憶制御装置(3)にパリティまたはE 4. A parity or E in the main storage control unit (3)
    CCのチェック機構(2)を持つ場合において、 診断プログラムによる主記憶装置(4)からの読み込み時にエラーを検出する、 ことを特徴とする請求項2に記載の主記憶アドレスバス診断方法。 In the case with CC check mechanism (2), a main memory address bus diagnostic method according to claim 2 to detect errors when reading from the main memory (4) by the diagnostic program, characterized in that.
  5. 【請求項5】中央処理装置(1)、主記憶制御装置(3)、主記憶装置(4)、診断装置(7)を持つシステムの主記憶装置(4)をアクセスする全てのアドレスバスを診断する主記憶アドレスバス診断装置において、 主記憶装置(4)のアドレス割当てを行うアドレス割当て/制御インタフェース部(8)と、 診断プログラムローディング位置を任意の主記憶アドレス位置へ移動する処理を行うプログラム移動/制御インタフェース部(9)と、 主記憶装置(4)の実装領域(5)、未実装領域(6) 5. A central processing unit (1), a main storage control unit (3), a main storage unit (4), all of the address bus for accessing a main memory of the system with a diagnosis device (7) (4) in the main memory address bus diagnostic apparatus for diagnosing a program for performing address allocation / control interface unit for performing address allocation of the main memory (4) and (8), the process of moving the diagnostic program loading position to any of the main memory address location movement / control interface unit (9), the mounting area of ​​the main memory (4) (5), unmounted area (6)
    の認識処理を行う主記憶割当て状態通知/制御インタフェース部(10)と、 実装領域(5)のうち未使用領域(5b)の認識処理を行う未使用領域通知/制御インタフェース部(11) Main memory allocation status notification / control interface unit that performs recognition processing (10) and unused region notification / control interface unit that performs recognition processing of an unused area (5b) of the mounting region (5) (11)
    と、 診断プログラムの診断対象とする仮想アドレス空間をその仮想アドレスを変えることなく任意の主記憶アドレス空間に再割当てする処理を行うアドレス空間再割当て/ If, diagnostics diagnosis target virtual address space an address space reallocation to perform the process of reassigning to any of the main memory address space without changing its virtual address /
    制御インタフェース部(12)と、 を備えたことを特徴とする主記憶アドレスバス診断装置。 A main memory address bus diagnostic apparatus characterized by comprising control interface unit (12), the.
  6. 【請求項6】中央処理装置(1)、主記憶制御装置(3)、主記憶装置(4)、診断装置(7)を持つシステムの主記憶装置(4)をアクセスする全てのアドレスバスの診断を実現するプログラムを格納する記録媒体において、 コンピュータに、 主記憶装置(4)の未使用領域(5b)のアドレスバスの良否を診断する手順と、 未実装領域(6)アドレスを未使用領域(5b)に何回かに分けて割り当てて未実装領域(6)のアドレスバスの良否を診断する手順と、 診断プログラムローデイング位置を未使用領域(5b) 6. A central processing unit (1), a main storage control unit (3), a main storage unit (4), of all the address bus for accessing a main memory of the system with the diagnostic device (7) (4) a recording medium for storing a program for realizing the diagnostic, the computer, the procedure for diagnosing the quality of the address bus of an unused area (5b) of the main memory (4), unmounted area (6) unused area address a step of diagnosing the quality of the address bus of the non-mounting region allocated in portions once (5b) (6), an unused area of ​​diagnostics Rohde viewing position (5b)
    の任意の位置に移動させて元の診断プログラムローディング域(5a)のアドレスバスの良否を診断させる手順とを実行するためのプログラムを記録したコンピュータ読み取り可能な記録媒体。 Any move to a position in the original diagnostic program loading area (5a) A computer-readable recording medium storing a program for executing a procedure for diagnosing the quality of the address bus of.
  7. 【請求項7】前記記録媒体において、 主記憶装置(4)の実装領域(5)と未実装領域(6) 7. The recording medium, the mounting area of ​​the main memory (4) (5) and the non-mounting region (6)
    との認識を主記憶割当て状態通知/制御インタフェース部(10)で実行する手順と、 実装領域(5)内の未使用領域(5b)の認識を未使用領域通知/制御インタフェース部(11)で実行する手順と、 診断プログラムの診断対象とする仮想アドレス空間を未使用領域(5b)の主記憶アドレス空間に再割当てする処理をアドレス空間再割当て/制御インタフェース部(12)で実行する手順と、 未使用領域(5b)のアドレスバスの良否を診断する手順と、 ついで、未使用領域(5b)に未実装領域(6)のアドレスを未使用領域サイズ内の所定サイズ分、割り当てるための割当てをアドレス割当て/制御インタフェース部(8)で実行する手順と、 診断プログラムで診断対象とする仮想アドレス空間をその割り当てられた主記憶ア In recognizing the procedure executed by the main memory allocation status notification / control interface unit (10), unused region notification / control interface unit to recognize the unused space in the mounting region (5) (5b) and (11) and procedures to be executed, the procedure executed by the main memory address processing to reallocate the space address space reallocation / control interface unit of the unused area of ​​virtual address space (5b) (12) which is to be diagnosed diagnostics, a step of diagnosing the quality of the address bus of an unused area (5b), then a predetermined size of within the unused area size address unimplemented area in an unused area (5b) (6), the assignment for assigning address assignment / controller interface unit and procedures to run (8), its assigned main memory a virtual address space is to be diagnosed with the diagnostic program レス空間に、再割当てする処理をアドレス空間再割当て/制御インタフェース部(12)で実行する手順と、 割り当てられた主記憶アドレス空間のアドレスバスの良否を診断する手順と、 さらに、未使用領域(5b)へ未実装領域(6)の次の所定サイズ分を割り当てるための割当てと診断プログラムの診断対象とする仮想アドレス空間をその割り当てられたアドレス空間に再割当てする処理をそれぞれ同様に、アドレス割当て/制御インタフェース部(8)とアドレス空間再割当て/制御インタフェース部(12)とで実行し、診断プログラムでその割り当てられたアドレス空間を診断し、これを未実装領域(6)の最終アドレスに至るまで繰り返し実行することで、未実装領域(6)のアドレスバスの良否を診断する手順と、 また、未 In less space, the procedure for executing a process to reallocate the address space reallocation / control interface unit (12), a step of diagnosing the quality of the address bus of the assigned main memory address space, further, an unused area ( following the assignment for assigning a predetermined size of the diagnostic program the process of reassigning virtual address space is to be diagnosed to its assigned address space in the same manner each unpopulated area (6) to 5b), the address assignment / run de control interface unit (8) address space reallocation / control interface unit (12), to diagnose and assigned address space diagnostics, to the final address of the non-mounting region (6) of this by repeated until the procedure for diagnosing the quality of the address bus of the non-mounting region (6), also non 使用領域(5b)のアドレスを当初のアドレスに戻す処理をアドレス割当て/制御インタフェース部(8)で実行する手順と、 診断プログラムローディング位置を未使用領域(5b) And instructions to be executed by the address assignment / controller interface unit returns to the initial address processing address used area (5b) (8), an unused area of ​​diagnostics loading position (5b)
    内の任意の位置へ移動する処理をプログラム移動/制御インタフェース部(9)で実行する手順と、 診断プログラムの診断対象とする仮想アドレス空間を主記憶の診断プログラムの元のローデイングアドレス空間に再割当てする処理をアドレス空間再割当て/制御インタフェース部(12)で実行する手順と、 診断プログラムの元のローディング域(5a)のアドレスバスの良否を診断させる手順とを実行するためのプログラムを記録した請求項6に記載のコンピュータ読み取り可能な記録媒体。 A step of executing a program move / control interface unit (9) the process of moving to an arbitrary position of the inner, re virtual address space is to be diagnosed diagnostics based Rohde queuing address space of main memory diagnostics a step of executing processing for allocation address space reallocation / control interface unit (12), recording a program for executing a procedure for diagnosing the quality of the address bus of the original loading region of the diagnostic program (5a) computer readable recording medium of claim 6.
JP10148493A 1998-05-29 1998-05-29 Method and device for diagnosing main storage address bus and recording medium Granted JPH11338786A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10148493A JPH11338786A (en) 1998-05-29 1998-05-29 Method and device for diagnosing main storage address bus and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10148493A JPH11338786A (en) 1998-05-29 1998-05-29 Method and device for diagnosing main storage address bus and recording medium

Publications (1)

Publication Number Publication Date
JPH11338786A true JPH11338786A (en) 1999-12-10

Family

ID=15453993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10148493A Granted JPH11338786A (en) 1998-05-29 1998-05-29 Method and device for diagnosing main storage address bus and recording medium

Country Status (1)

Country Link
JP (1) JPH11338786A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498369B1 (en) 1999-04-15 2002-12-24 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic equipment
US6611108B2 (en) 2000-04-26 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
US6677621B2 (en) 2000-05-22 2004-01-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electrical appliance
US6706544B2 (en) 2000-04-19 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabricating method thereof
US6878968B1 (en) 1999-05-10 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6905784B2 (en) 2000-08-22 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6909117B2 (en) 2000-09-22 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
US7053890B2 (en) 2000-06-22 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Display device
EP1724927A1 (en) 1999-05-17 2006-11-22 Semiconductor Energy Laboratory Co., Ltd. D/A conversion circuit and semiconductor device
US7372199B2 (en) 2000-08-28 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and image playback device having triplet and singlet compounds in electroluminescent layer
US7400087B2 (en) 2000-06-05 2008-07-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having triplet and singlet compound in light-emitting layers
EP2105966A2 (en) 1999-05-14 2009-09-30 Semiconductor Energy Laboratory Co, Ltd. Semiconductor TFT device and method of fabricating same
EP2259328A2 (en) 1999-04-27 2010-12-08 Semiconductor Energy Laboratory Co, Ltd. Electronic device and electronic apparatus
EP2296443A2 (en) 1999-06-04 2011-03-16 Semiconductor Energy Laboratory Co, Ltd. Electro-optical device with an insulating layer
JP2013037550A (en) * 2011-08-08 2013-02-21 Okuma Corp Control device having bus diagnosing function

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2410567A2 (en) 1999-04-15 2012-01-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic equipment
US6646288B2 (en) 1999-04-15 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic equipment
US6498369B1 (en) 1999-04-15 2002-12-24 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic equipment
EP2259328A2 (en) 1999-04-27 2010-12-08 Semiconductor Energy Laboratory Co, Ltd. Electronic device and electronic apparatus
US6878968B1 (en) 1999-05-10 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7700947B2 (en) 1999-05-10 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2105966A2 (en) 1999-05-14 2009-09-30 Semiconductor Energy Laboratory Co, Ltd. Semiconductor TFT device and method of fabricating same
EP2264764A2 (en) 1999-05-14 2010-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of fabricating the same
EP1724927A1 (en) 1999-05-17 2006-11-22 Semiconductor Energy Laboratory Co., Ltd. D/A conversion circuit and semiconductor device
EP2296443A2 (en) 1999-06-04 2011-03-16 Semiconductor Energy Laboratory Co, Ltd. Electro-optical device with an insulating layer
US6706544B2 (en) 2000-04-19 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabricating method thereof
US7154120B2 (en) 2000-04-19 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabrication method thereof
US7113155B2 (en) 2000-04-26 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device with a source region and a drain region of a reset transistor and driving method thereof
US6611108B2 (en) 2000-04-26 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
US7557780B2 (en) 2000-04-26 2009-07-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
US8514151B2 (en) 2000-04-26 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
US6677621B2 (en) 2000-05-22 2004-01-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electrical appliance
US7400087B2 (en) 2000-06-05 2008-07-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having triplet and singlet compound in light-emitting layers
US9362343B2 (en) 2000-06-05 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Iridium-containing active-matrix EL display module
US9564472B2 (en) 2000-06-05 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7915808B2 (en) 2000-06-05 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting device including EL elements for emitting lights of different colors
US8907559B2 (en) 2000-06-05 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having display portion with plural pixels
US9917141B2 (en) 2000-06-05 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having singlet and triplet compounds
US8304985B2 (en) 2000-06-05 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting device having singlet and triplet compounds with different emission colors
US8674599B2 (en) 2000-06-05 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device having fluorescence and phosphoresence compound
US10192934B2 (en) 2000-06-05 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having light emission by a singlet exciton and a triplet exciton
US7053890B2 (en) 2000-06-22 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Display device
US6905784B2 (en) 2000-08-22 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US8049418B2 (en) 2000-08-28 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising triplet compound in electroluminescent layer
US8975813B2 (en) 2000-08-28 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7372199B2 (en) 2000-08-28 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and image playback device having triplet and singlet compounds in electroluminescent layer
US6909117B2 (en) 2000-09-22 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
JP2013037550A (en) * 2011-08-08 2013-02-21 Okuma Corp Control device having bus diagnosing function

Similar Documents

Publication Publication Date Title
JP3459868B2 (en) Group replacement method at the time of memory failure
EP0441087B1 (en) Checkpointing mechanism for fault-tolerant systems
US4357656A (en) Method and apparatus for disabling and diagnosing cache memory storage locations
US6073251A (en) Fault-tolerant computer system with online recovery and reintegration of redundant components
US5751937A (en) Array type storage unit system
CA1235524A (en) User interface processor for computer network
US5499346A (en) Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus
EP0306209B1 (en) Dual rail processors with error checking at single rail interfaces
US4503535A (en) Apparatus for recovery from failures in a multiprocessing system
US5101492A (en) Data redundancy and recovery protection
US5327553A (en) Fault-tolerant computer system with /CONFIG filesystem
US5193181A (en) Recovery method and apparatus for a pipelined processing unit of a multiprocessor system
US4080651A (en) Memory control processor
US6081864A (en) Dynamic configuration of a device under test
US6185731B1 (en) Real time debugger for a microcomputer
US5491811A (en) Cache system using mask bits to recorder the sequences for transfers of data through cache to system memory
EP0768599A1 (en) On-line disk array reconfiguration
EP0306348A2 (en) Dual rail processors with error checking on i/o reads
US5720027A (en) Redundant disc computer having targeted data broadcast
US4965717A (en) Multiple processor system having shared memory with private-write capability
EP0717357B1 (en) Disk array apparatus
US5890003A (en) Interrupts between asynchronously operating CPUs in fault tolerant computer system
EP0301500A2 (en) Fault tolerant digital data processor with improved input/output controller
JP3645281B2 (en) Multi-processor systems with shared memory
EP0306211A2 (en) Synchronized twin computer system

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20080423

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20090423

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20100423

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20120423

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 15

EXPY Cancellation because of completion of term