JPH11308251A - データ伝送回路 - Google Patents
データ伝送回路Info
- Publication number
- JPH11308251A JPH11308251A JP10107473A JP10747398A JPH11308251A JP H11308251 A JPH11308251 A JP H11308251A JP 10107473 A JP10107473 A JP 10107473A JP 10747398 A JP10747398 A JP 10747398A JP H11308251 A JPH11308251 A JP H11308251A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pull
- voltage
- transmission circuit
- data transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 伝送回路におけるバスラインの終端条件が自
動的に調整できるようにする。 【解決手段】 データを受信すると、電圧波形取得部１
３に電圧波形Ｖａ，Ｖｂが入力される。電圧波形取得部
１３は＋の極性の電圧波形Ｖａの立上り部をサンプリン
グして検出し、Ｖａが予め設定した許容値より低い場合
は、波形になまりがあると判断して、プルアップ抵抗器
１４のカウントを１ステップ下げる。Ｖａが許容値より
大きくかつ電位差ＶａｂがＶｄより小さい場合は、差動
入力ラインレシーバ１２の出力が確定していないので、
プルアップ抵抗器１４のカウントを１ステップ上げる。
Ｖａが許容値より大きくかつＶａｂがＶｄよりも大きい
場合は、波形になまりは存在せず、出力が確定されて通
信ラインは良好になったとみなされ、処理を終わる。表
示器１７は通信ラインの良好を示す。
動的に調整できるようにする。 【解決手段】 データを受信すると、電圧波形取得部１
３に電圧波形Ｖａ，Ｖｂが入力される。電圧波形取得部
１３は＋の極性の電圧波形Ｖａの立上り部をサンプリン
グして検出し、Ｖａが予め設定した許容値より低い場合
は、波形になまりがあると判断して、プルアップ抵抗器
１４のカウントを１ステップ下げる。Ｖａが許容値より
大きくかつ電位差ＶａｂがＶｄより小さい場合は、差動
入力ラインレシーバ１２の出力が確定していないので、
プルアップ抵抗器１４のカウントを１ステップ上げる。
Ｖａが許容値より大きくかつＶａｂがＶｄよりも大きい
場合は、波形になまりは存在せず、出力が確定されて通
信ラインは良好になったとみなされ、処理を終わる。表
示器１７は通信ラインの良好を示す。
Description
【０００１】
【発明の属する技術分野】本発明はデータ伝送回路、特
にペアケーブルを使用したデータ伝送回路に関する。
にペアケーブルを使用したデータ伝送回路に関する。
【０００２】
【従来の技術】比較的短距離間にいくつかの装置があっ
て、これらの装置間にデータの伝送を行う場合、平衡ペ
アケーブル（例えばツイストペア線）をバスラインとし
て、図３に示すように接続することがある。すなわち、
１次局１から２次局２〜ｎへバスライン（ペアケーブ
ル）１１を介してデータを伝送する。バスライン１１は
１次局１から２次局２〜ｎへデータを伝送するばかりで
はなく、任意の一局から他の任意の局へデータを伝送す
ることもできるが、説明の都合上、以下１次局１から２
次局２〜ｎへデータを伝送するものとして述べる。
て、これらの装置間にデータの伝送を行う場合、平衡ペ
アケーブル（例えばツイストペア線）をバスラインとし
て、図３に示すように接続することがある。すなわち、
１次局１から２次局２〜ｎへバスライン（ペアケーブ
ル）１１を介してデータを伝送する。バスライン１１は
１次局１から２次局２〜ｎへデータを伝送するばかりで
はなく、任意の一局から他の任意の局へデータを伝送す
ることもできるが、説明の都合上、以下１次局１から２
次局２〜ｎへデータを伝送するものとして述べる。
【０００３】図３において、１次局１から発したバスラ
イン１１は各２次局２〜ｎを直列に（ブリッジ；各装置
２〜ｎの入り口にて折り返して）接続していく。従来の
かかる直列（データ）伝送（通信）回路においては、各
２次局２〜ｎのデータ受信入力回路は、図４に示すよう
に、折り返し（直列；ブリッジ）接続されたバスライン
１１が差動入力ラインレシーバ（半導体集積回路；Ｉ
Ｃ）１２に平衡入力される。
イン１１は各２次局２〜ｎを直列に（ブリッジ；各装置
２〜ｎの入り口にて折り返して）接続していく。従来の
かかる直列（データ）伝送（通信）回路においては、各
２次局２〜ｎのデータ受信入力回路は、図４に示すよう
に、折り返し（直列；ブリッジ）接続されたバスライン
１１が差動入力ラインレシーバ（半導体集積回路；Ｉ
Ｃ）１２に平衡入力される。
【０００４】例えば、データ伝送システムが、例えば、
ＴＴＬ（トランジスタ−トランジスタロジック）あるい
はＣＭＯＳロジックにて構成されている場合、バスライ
ン１１の平衡ペア入力（±ＤＡＴＡ）のレベル安定化及
びバスライン１１の終端（反射によるデータ波形の歪み
を防ぐ）の目的にて、＋５Ｖ及び接地（アース；グラウ
ンド；ＧＮＤ）間にプルアップ抵抗（器）Ｒ１及びプル
ダウン抵抗（器）Ｒ２がを設けられる。
ＴＴＬ（トランジスタ−トランジスタロジック）あるい
はＣＭＯＳロジックにて構成されている場合、バスライ
ン１１の平衡ペア入力（±ＤＡＴＡ）のレベル安定化及
びバスライン１１の終端（反射によるデータ波形の歪み
を防ぐ）の目的にて、＋５Ｖ及び接地（アース；グラウ
ンド；ＧＮＤ）間にプルアップ抵抗（器）Ｒ１及びプル
ダウン抵抗（器）Ｒ２がを設けられる。
【０００５】
【発明が解決しようとする課題】図４に示すように、従
来のデータ伝送回路では、直列伝送通信に用いる端末数
や通信ケーブルの長さが一定ではない問題がある。すな
わち、ペアケーブルを用いた直列（データ）伝送通信で
は、図３に示すように、通信を行う各機器端末２〜ｎを
並列にて１本のライン１１に接続し、ＩＤにより特定の
端末間の通信を確立させるデイジーチェインと呼ばれる
接続方法が採られる。
来のデータ伝送回路では、直列伝送通信に用いる端末数
や通信ケーブルの長さが一定ではない問題がある。すな
わち、ペアケーブルを用いた直列（データ）伝送通信で
は、図３に示すように、通信を行う各機器端末２〜ｎを
並列にて１本のライン１１に接続し、ＩＤにより特定の
端末間の通信を確立させるデイジーチェインと呼ばれる
接続方法が採られる。
【０００６】従って、端末の接続数の増減により信号伝
送路１１のインピーダンスが一定とならないことや、信
号伝送路長の変化により信号伝送路の浮遊容量が不定と
なる状況が生じ、バスライン（信号伝送路）１１の終端
条件（反射が少なくなるように）が複雑に変化して、機
器端末２〜ｎの設計段階でのプルアップ抵抗値Ｒ１、プ
ルダウン抵抗値Ｒ２が必ずしも適切な値ではなくなる。
送路１１のインピーダンスが一定とならないことや、信
号伝送路長の変化により信号伝送路の浮遊容量が不定と
なる状況が生じ、バスライン（信号伝送路）１１の終端
条件（反射が少なくなるように）が複雑に変化して、機
器端末２〜ｎの設計段階でのプルアップ抵抗値Ｒ１、プ
ルダウン抵抗値Ｒ２が必ずしも適切な値ではなくなる。
【０００７】また、通信の状態を端末外部に表示してい
ないため、不具合発生時に原因の切り分けがしにくいと
いう問題がある。すなわち、従来の端末は（機構的に）
通信の状態を外部に表示する手段を有していなかったた
めに、確認する手段がなかった。
ないため、不具合発生時に原因の切り分けがしにくいと
いう問題がある。すなわち、従来の端末は（機構的に）
通信の状態を外部に表示する手段を有していなかったた
めに、確認する手段がなかった。
【０００８】本発明の目的は、バスラインの終端条件が
自動的に調整できるデータ伝送回路を提供することであ
る。
自動的に調整できるデータ伝送回路を提供することであ
る。
【０００９】
【課題を解決するための手段】本発明によるデータ伝送
回路は、平衡２線のバスラインからのデータ受信２入力
端子部にプルアップ及びプルダウン抵抗器と差動ライン
レシーバとを有するデータ伝送回路であって、前記デー
タ受信２入力端子の各電圧及びその電位差を検出する検
出手段と、これ等検出出力に応じて前記プルアップ及び
プルダウン抵抗器の抵抗値を可変制御する制御手段とを
含むことを特徴とする。
回路は、平衡２線のバスラインからのデータ受信２入力
端子部にプルアップ及びプルダウン抵抗器と差動ライン
レシーバとを有するデータ伝送回路であって、前記デー
タ受信２入力端子の各電圧及びその電位差を検出する検
出手段と、これ等検出出力に応じて前記プルアップ及び
プルダウン抵抗器の抵抗値を可変制御する制御手段とを
含むことを特徴とする。
【００１０】そして、前記検出手段は、前記データ受信
２入力端子の各電圧を検出する手段と、前記データ受信
２入力端子の電位差を検出する手段とを有し、前記制御
手段は、前記各電圧及び前記電位差のうち少なくとも一
つが許容値を満足していなければ、前記抵抗値の制御を
なすようにしたことを特徴とする。
２入力端子の各電圧を検出する手段と、前記データ受信
２入力端子の電位差を検出する手段とを有し、前記制御
手段は、前記各電圧及び前記電位差のうち少なくとも一
つが許容値を満足していなければ、前記抵抗値の制御を
なすようにしたことを特徴とする。
【００１１】また、前記記制御手段は、前記各電圧及び
前記電位差が全て前記許容値を満足していれば、前記抵
抗値の制御の処理を終了するようにしたことを特徴とす
る。
前記電位差が全て前記許容値を満足していれば、前記抵
抗値の制御の処理を終了するようにしたことを特徴とす
る。
【００１２】本発明の作用は次の通りである。端末間の
直列伝送通信の状態を各端末が自ら監視し、その通信状
態を良好に保つ機能を設け、端末間の通信の信頼性の向
上を図る。すなわち、データの受信時サンプリングによ
って、波形のなまりの有無及び出力の確定不確定の監視
を行う電圧波形取得部を設ける。また、制御機能を持つ
プルアップ及びプルダウン抵抗器として、可変抵抗器を
配置することにより、容易にＣＰＵ（中央処理装置；コ
ンピュータ）等により制御をなすことが可能となる。
直列伝送通信の状態を各端末が自ら監視し、その通信状
態を良好に保つ機能を設け、端末間の通信の信頼性の向
上を図る。すなわち、データの受信時サンプリングによ
って、波形のなまりの有無及び出力の確定不確定の監視
を行う電圧波形取得部を設ける。また、制御機能を持つ
プルアップ及びプルダウン抵抗器として、可変抵抗器を
配置することにより、容易にＣＰＵ（中央処理装置；コ
ンピュータ）等により制御をなすことが可能となる。
【００１３】また、通信ラインの状態を示す表示器を設
ける。受信するデータの入力が無い場合は、ケーブルが
未接続あるいは接続先の端末が作動していない状況にあ
るため作動しないが、データが入力されると、電圧波形
取得部が作動し、データの立ち上がり部の波形がサンプ
リングされ、波形のなまりの有無、出力の確定不確定を
確認し、常に良好な状態での通信ができるように通信ラ
インに対して制御を行う。
ける。受信するデータの入力が無い場合は、ケーブルが
未接続あるいは接続先の端末が作動していない状況にあ
るため作動しないが、データが入力されると、電圧波形
取得部が作動し、データの立ち上がり部の波形がサンプ
リングされ、波形のなまりの有無、出力の確定不確定を
確認し、常に良好な状態での通信ができるように通信ラ
インに対して制御を行う。
【００１４】
【発明の実施の形態】以下に、本発明の実施例について
図面を参照して説明する。
図面を参照して説明する。
【００１５】図１は本発明によるデータ伝送回路の実施
例の構成を示すブロック図であり、図４と同等部分は同
一符号にて示している。図１において、本発明によるデ
ータ伝送回路のデータ受信部は、固定値のプルアップ及
びプルダウン抵抗器Ｒ１，Ｒ２の代わりに、ディジタル
ポテンショメータ１４，１５を用い可変抵抗器としてい
る。
例の構成を示すブロック図であり、図４と同等部分は同
一符号にて示している。図１において、本発明によるデ
ータ伝送回路のデータ受信部は、固定値のプルアップ及
びプルダウン抵抗器Ｒ１，Ｒ２の代わりに、ディジタル
ポテンショメータ１４，１５を用い可変抵抗器としてい
る。
【００１６】電圧波形取得部１３はオペアンプを用いた
差動増幅回路とＡ／Ｄコンバータ（アナログ／ディジタ
ル変換器）とからなる構成であり、この電圧波形取得部
１３にてデータの立ち上がり部の波形の監視が行われ、
常に良好な状態に保持されたデータが差動入力ラインレ
シーバ１２に送られる。ＣＰＵ１６は表示器１７を用い
て現在の通信ラインの状態を外部へ表示する。なお、Ｃ
ＰＵ１６の制御プログラムはメモリー１８に格納され
る。
差動増幅回路とＡ／Ｄコンバータ（アナログ／ディジタ
ル変換器）とからなる構成であり、この電圧波形取得部
１３にてデータの立ち上がり部の波形の監視が行われ、
常に良好な状態に保持されたデータが差動入力ラインレ
シーバ１２に送られる。ＣＰＵ１６は表示器１７を用い
て現在の通信ラインの状態を外部へ表示する。なお、Ｃ
ＰＵ１６の制御プログラムはメモリー１８に格納され
る。
【００１７】差動入力ラインレシーバ１２は、例えば、
ＲＳ−４８５型ＩＣ（半導体集積回路）であり、ディジ
タルポテンショメータ１４，１５は、例えば、ワイパ端
子のステップ数が１００の１０ｋΩのディジタルポテン
ショメータであり、ワイパ端子が１ステップ変化すると
１００Ω等価抵抗値が変わるものとする。
ＲＳ−４８５型ＩＣ（半導体集積回路）であり、ディジ
タルポテンショメータ１４，１５は、例えば、ワイパ端
子のステップ数が１００の１０ｋΩのディジタルポテン
ショメータであり、ワイパ端子が１ステップ変化すると
１００Ω等価抵抗値が変わるものとする。
【００１８】電圧波形取得部１３はバスライン１１の＋
ＤＡＴＡの電圧値Ｖａ、−ＤＡＴＡの電圧値Ｖｂの立ち
上がり時の値をサンプリングし、ディジタル値に数値変
換するためのものであり、差動入力オペアンプ及びＡ／
Ｄコンバータにて構成される。また、Ｖａ，Ｖｂ間の電
位差Ｖａｂをこれにより取得する。
ＤＡＴＡの電圧値Ｖａ、−ＤＡＴＡの電圧値Ｖｂの立ち
上がり時の値をサンプリングし、ディジタル値に数値変
換するためのものであり、差動入力オペアンプ及びＡ／
Ｄコンバータにて構成される。また、Ｖａ，Ｖｂ間の電
位差Ｖａｂをこれにより取得する。
【００１９】許容値としてサンプリングした値Ｖａ，Ｖ
ｂに対して、これ以下の電圧波形を波形のなまりとする
基準値を設定する。ＶｄはＲＳ−４８５差動入力ライン
レシーバに用いられるＩＣのスペック（仕様）にて定ま
る一種の基準値であり、電位差Ｖａｂがこの値以上であ
れば出力は確定される。表示器１７により、通信ライン
が良好あるいは保全中であることが外部に表示される。
ｂに対して、これ以下の電圧波形を波形のなまりとする
基準値を設定する。ＶｄはＲＳ−４８５差動入力ライン
レシーバに用いられるＩＣのスペック（仕様）にて定ま
る一種の基準値であり、電位差Ｖａｂがこの値以上であ
れば出力は確定される。表示器１７により、通信ライン
が良好あるいは保全中であることが外部に表示される。
【００２０】本発明の実施例の動作を説明する。図１に
おいて、初期設定時、ディジタルポテンショメータ４，
５のワイパ（摺動）接点は上限にあって等価抵抗値は最
大である。データを受信すると、電圧波形取得部１３に
電圧波形Ｖａ，Ｖｂが入力される。＋ＤＡＴＡにハイ、
−ＤＡＴＡにローの信号が入力された時、電圧波形取得
部１３は＋の極性の電圧波形Ｖａの立ち上がり部をサン
プリングして検出し、ディジタル値に数値化してＣＰＵ
１６へ送信する。
おいて、初期設定時、ディジタルポテンショメータ４，
５のワイパ（摺動）接点は上限にあって等価抵抗値は最
大である。データを受信すると、電圧波形取得部１３に
電圧波形Ｖａ，Ｖｂが入力される。＋ＤＡＴＡにハイ、
−ＤＡＴＡにローの信号が入力された時、電圧波形取得
部１３は＋の極性の電圧波形Ｖａの立ち上がり部をサン
プリングして検出し、ディジタル値に数値化してＣＰＵ
１６へ送信する。
【００２１】Ｖａが予め設定した許容値より低い場合
は、波形になまりがあると判断して、プルアップ抵抗器
１４のカウントを１ステップ下げ（等価抵抗値が１００
Ω減る）、＋ＤＡＴＡは電圧波形取得部１３に再入力さ
れ、表示器１７は保全中を示す。
は、波形になまりがあると判断して、プルアップ抵抗器
１４のカウントを１ステップ下げ（等価抵抗値が１００
Ω減る）、＋ＤＡＴＡは電圧波形取得部１３に再入力さ
れ、表示器１７は保全中を示す。
【００２２】Ｖａが許容値より大きく、電位差Ｖａｂが
Ｖｄより小さい場合は、差動入力ラインレシーバ１２の
出力が確定していないので、プルアップ抵抗器１４のカ
ウントを１ステップ上げ（等価抵抗値が１００Ω増え
る）、＋ＤＡＴＡは電圧波形取得部１３に再入力され、
表示器１７は保全中を示す。Ｖａが許容値より大きく、
かつＶａｂがＶｄよりも大きい場合は、波形になまりは
存在せず、出力が確定されて、通信ラインは良好になっ
たとみなされ、処理を終わる。表示器１７は通信ライン
の良好を示す。
Ｖｄより小さい場合は、差動入力ラインレシーバ１２の
出力が確定していないので、プルアップ抵抗器１４のカ
ウントを１ステップ上げ（等価抵抗値が１００Ω増え
る）、＋ＤＡＴＡは電圧波形取得部１３に再入力され、
表示器１７は保全中を示す。Ｖａが許容値より大きく、
かつＶａｂがＶｄよりも大きい場合は、波形になまりは
存在せず、出力が確定されて、通信ラインは良好になっ
たとみなされ、処理を終わる。表示器１７は通信ライン
の良好を示す。
【００２３】また、＋ＤＡＴＡにロー、−ＤＡＴＡにハ
イの信号が入力された時、電圧波形取得部１３は−の極
性の電圧波形Ｖｂの立ち上がり部をサンプリングして検
出してディジタル値に数値化し、ＣＰＵ１６へ送信す
る。Ｖｂが予め設定した許容値より低い場合は、波形に
なまりがあるとして、プルダウン抵抗器１５のカウント
を１ステップ下げ（等価抵抗値が１００Ω減る）、−Ｄ
ＡＴＡは電圧波形取得部１３に再入力され、表示器１７
は保全中を示す。
イの信号が入力された時、電圧波形取得部１３は−の極
性の電圧波形Ｖｂの立ち上がり部をサンプリングして検
出してディジタル値に数値化し、ＣＰＵ１６へ送信す
る。Ｖｂが予め設定した許容値より低い場合は、波形に
なまりがあるとして、プルダウン抵抗器１５のカウント
を１ステップ下げ（等価抵抗値が１００Ω減る）、−Ｄ
ＡＴＡは電圧波形取得部１３に再入力され、表示器１７
は保全中を示す。
【００２４】Ｖｂが許容値より大きく、電位差Ｖａｂが
Ｖｄより小さい場合は、差動入力ラインレシーバ１２の
出力が確定していないので、プルダウン抵抗器１５のカ
ウントを１ステップ上げ（等価抵抗値が１００Ω増え
る）、−ＤＡＴＡは電圧波形取得部１３に再入力され、
表示器１７は保全中を示す。
Ｖｄより小さい場合は、差動入力ラインレシーバ１２の
出力が確定していないので、プルダウン抵抗器１５のカ
ウントを１ステップ上げ（等価抵抗値が１００Ω増え
る）、−ＤＡＴＡは電圧波形取得部１３に再入力され、
表示器１７は保全中を示す。
【００２５】Ｖｂが許容値より大きくかつＶａｂがＶｄ
よりも大きい場合は、波形になまりは存在せず、出力が
確定されて、通信ラインは良好になったとみなされ処理
を終わる。表示器１７は通信ラインの良好を示す。
よりも大きい場合は、波形になまりは存在せず、出力が
確定されて、通信ラインは良好になったとみなされ処理
を終わる。表示器１７は通信ラインの良好を示す。
【００２６】本発明の実施例の動作を図２のフローチャ
ートにより説明する。図２において、端末１〜ｎに電源
が投入されるとデータ入力の有無が確認される（ステッ
プ２１）。受信するデータの入力がない場合（ステップ
２１がＮＯ）は、ケーブル１１が未接続あるいは接続先
の端末１〜ｎが作動していない状況であるため、本実施
例は作動しない。１本の通信ライン１１に複数の端末１
〜ｎがつながっている場合、プルアップ及びプルダウン
抵抗器１４，１５は端末１〜ｎの数と同じだけ接続され
ている。
ートにより説明する。図２において、端末１〜ｎに電源
が投入されるとデータ入力の有無が確認される（ステッ
プ２１）。受信するデータの入力がない場合（ステップ
２１がＮＯ）は、ケーブル１１が未接続あるいは接続先
の端末１〜ｎが作動していない状況であるため、本実施
例は作動しない。１本の通信ライン１１に複数の端末１
〜ｎがつながっている場合、プルアップ及びプルダウン
抵抗器１４，１５は端末１〜ｎの数と同じだけ接続され
ている。
【００２７】まず、電圧波形取得部１３はＶａ，Ｖｂを
サンプリングし（ステップ２２）、ＶａがハイでＶｂが
ローであるかどうかを判定して（ステップ２３）、ＮＯ
の場合はステップ２６へ、ＹＥＳの場合はステップ２４
へ進む。その時、その等価抵抗値が小さい場合は、多く
の電流がドライブ（データ送信）側に流れ、ドライブ側
の駆動能力を超えて電圧降下を引き起こすため、取り得
る値の中で最大の値に設定する。
サンプリングし（ステップ２２）、ＶａがハイでＶｂが
ローであるかどうかを判定して（ステップ２３）、ＮＯ
の場合はステップ２６へ、ＹＥＳの場合はステップ２４
へ進む。その時、その等価抵抗値が小さい場合は、多く
の電流がドライブ（データ送信）側に流れ、ドライブ側
の駆動能力を超えて電圧降下を引き起こすため、取り得
る値の中で最大の値に設定する。
【００２８】逆に、等価抵抗値を大きく設定しすぎる
（Ｖａ，Ｖｂが許容値より小さい）（ステップ２４，２
６がＮＯ）と、電圧波形の立ち上がりになまりが生じる
可能性があるため、ＣＰＵ１６は該当するディジタルポ
テンショメータ１４，１５に対して等価抵抗値を下げる
制御を行う（ステップ２９，３１）。
（Ｖａ，Ｖｂが許容値より小さい）（ステップ２４，２
６がＮＯ）と、電圧波形の立ち上がりになまりが生じる
可能性があるため、ＣＰＵ１６は該当するディジタルポ
テンショメータ１４，１５に対して等価抵抗値を下げる
制御を行う（ステップ２９，３１）。
【００２９】また、等価抵抗値を下げすぎた場合（Ｖａ
ｂがＶｄより小さい）（ステップ２５，２７がＮＯ）
は、差動入力ラインレシーバ１２の出力が確定しなくな
るため、ＣＰＵ１６は該当するディジタルポテンショメ
ータ１４，１５に対して等価抵抗値を上げる制御を行う
（ステップ３０，３２）。
ｂがＶｄより小さい）（ステップ２５，２７がＮＯ）
は、差動入力ラインレシーバ１２の出力が確定しなくな
るため、ＣＰＵ１６は該当するディジタルポテンショメ
ータ１４，１５に対して等価抵抗値を上げる制御を行う
（ステップ３０，３２）。
【００３０】この動作を１ステップづつ制御条件から外
れるまで繰返し行うことによって、常に通信ラインを良
好な状態（ＶａｂがＶｄより大きい、ステップ２５，２
７がＹＥＳ）に保つ（ステップ２８）。
れるまで繰返し行うことによって、常に通信ラインを良
好な状態（ＶａｂがＶｄより大きい、ステップ２５，２
７がＹＥＳ）に保つ（ステップ２８）。
【００３１】
【発明の効果】以上説明したように本発明によれば、負
荷抵抗変動に対して自動調整が可能となるという効果が
ある。すなわち、従来のようにプルアップ、プルダウン
抵抗（器）が固定値にて与えられているものでは、実際
の運用中の通信の状態を変更することは容易ではない
が、ポテンショメータ等の可変抵抗器を使用することに
より、等価抵抗値を通信状態を監視しながら自動的に調
整し、より良好な状態に保てる。
荷抵抗変動に対して自動調整が可能となるという効果が
ある。すなわち、従来のようにプルアップ、プルダウン
抵抗（器）が固定値にて与えられているものでは、実際
の運用中の通信の状態を変更することは容易ではない
が、ポテンショメータ等の可変抵抗器を使用することに
より、等価抵抗値を通信状態を監視しながら自動的に調
整し、より良好な状態に保てる。
【００３２】また、不具合発生時に対抗策が増える効果
がある。すなわち、ＣＰＵを介してポテンショメータを
調整することが可能であって、手動操作でも通信状態を
変更できる。
がある。すなわち、ＣＰＵを介してポテンショメータを
調整することが可能であって、手動操作でも通信状態を
変更できる。
【図１】本発明の実施例のブロック図である。
【図２】本発明の実施例のフローチャートである。
【図３】データ伝送システムのシステム構成図である。
【図４】従来のデータ伝送回路の回路図である。
１１ バスライン １２ ラインレシーバ １３ 電圧波形取得部 １４，１５ ディジタルポテンショメータ １６ ＣＰＵ １７ 表示器 １８ メモリー
Claims (4)
- 【請求項１】 平衡２線のバスラインからのデータ受信
２入力端子部にプルアップ及びプルダウン抵抗器と差動
ラインレシーバとを有するデータ伝送回路であって、前
記データ受信２入力端子の各電圧及びその電位差を検出
する検出手段と、これ等検出出力に応じて前記プルアッ
プ及びプルダウン抵抗器の抵抗値を可変制御する制御手
段とを含むことを特徴とするデータ伝送回路。 - 【請求項２】 前記検出手段は、前記データ受信２入力
端子の各電圧を検出する手段と、前記データ受信２入力
端子の電位差を検出する手段とを有し、前記制御手段
は、前記各電圧及び前記電位差のうち少なくとも一つが
許容値を満足していなければ、前記抵抗値の制御をなす
ようにしたことを特徴とする請求項１記載のデータ伝送
回路。 - 【請求項３】 前記制御手段は、前記各電圧及び前記電
位差が全て前記許容値を満足していれば、前記抵抗値の
制御の処理を終了するようにしたことを特徴とする請求
項１または２記載のデータ伝送回路。 - 【請求項４】 前記制御手段は、バスラインの状態を表
示する表示手段を有することを特徴とする請求項１〜３
いずれか記載のデータ伝送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10107473A JPH11308251A (ja) | 1998-04-17 | 1998-04-17 | データ伝送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10107473A JPH11308251A (ja) | 1998-04-17 | 1998-04-17 | データ伝送回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11308251A true JPH11308251A (ja) | 1999-11-05 |
Family
ID=14460102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10107473A Pending JPH11308251A (ja) | 1998-04-17 | 1998-04-17 | データ伝送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11308251A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036546A (ja) * | 2005-07-26 | 2007-02-08 | Nec Electronics Corp | インピーダンス調整回路と方法 |
| US10333745B1 (en) | 2018-03-20 | 2019-06-25 | Toshiba Memory Corporation | Receiving circuit |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06125261A (ja) * | 1992-10-13 | 1994-05-06 | Mitsubishi Electric Corp | 入力回路 |
| JPH06152658A (ja) * | 1992-11-09 | 1994-05-31 | Nec Corp | 通信制御装置のインタフェース回路 |
| JPH06152610A (ja) * | 1992-11-06 | 1994-05-31 | Olympus Optical Co Ltd | データ伝送装置 |
| JPH09331342A (ja) * | 1996-06-11 | 1997-12-22 | Toshiba Corp | バス状態管理装置 |
-
1998
- 1998-04-17 JP JP10107473A patent/JPH11308251A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06125261A (ja) * | 1992-10-13 | 1994-05-06 | Mitsubishi Electric Corp | 入力回路 |
| JPH06152610A (ja) * | 1992-11-06 | 1994-05-31 | Olympus Optical Co Ltd | データ伝送装置 |
| JPH06152658A (ja) * | 1992-11-09 | 1994-05-31 | Nec Corp | 通信制御装置のインタフェース回路 |
| JPH09331342A (ja) * | 1996-06-11 | 1997-12-22 | Toshiba Corp | バス状態管理装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036546A (ja) * | 2005-07-26 | 2007-02-08 | Nec Electronics Corp | インピーダンス調整回路と方法 |
| US10333745B1 (en) | 2018-03-20 | 2019-06-25 | Toshiba Memory Corporation | Receiving circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109428730B (zh) | 以太网供电系统及其中执行的方法 | |
| TW200403446A (en) | Flexible interface for universal bus test instrument | |
| US3832489A (en) | Bidirectional bus repeater | |
| EP0383291B1 (en) | Transmission failure diagnosis apparatus | |
| CN101499047B (zh) | 串行连接传输器 | |
| US9678919B2 (en) | Collision detection in EIA-485 bus systems | |
| JPH10506750A (ja) | 真ヒステリシスウィンドウ比較器 | |
| CN108732462B (zh) | 一种检测装置及方法 | |
| EP3657187B1 (en) | Fault detection in a low voltage differential signaling (lvds) system | |
| US5331672A (en) | Automatic detector and selector of RS-232 or V.35 interface | |
| JPH11308251A (ja) | データ伝送回路 | |
| CN107294762B (zh) | 用于可编程逻辑控制器的电信系统 | |
| US10187229B2 (en) | Bi-directional, full-duplex differential communication over a single conductor pair | |
| CN109672636B (zh) | 一种电阻匹配电路 | |
| CN109188248B (zh) | 一种电路诊断的装置、方法、设备及计算机可读存储介质 | |
| US5687321A (en) | Method and apparatus for transmitting signals over a wire pair having activity detection capability | |
| US20030081663A1 (en) | Interface circuit of differential signaling system | |
| JP3036991B2 (ja) | 平衡伝送路断線検出回路 | |
| US6366976B1 (en) | Device for connecting a subscriber to a bus line | |
| KR950010527B1 (ko) | 근거리 데이타 분배 버스 억세싱 장치 | |
| EP0785649A2 (en) | Method and apparatus for correcting transmission errors and detecting faults during data transmission through data transferring media | |
| CN117826009A (zh) | 一种短路检测方法、电路及检测装置 | |
| KR20000074540A (ko) | 알에스-449의 선로오류 감지장치 | |
| JP2605062Y2 (ja) | 双方向平衡伝送回路 | |
| JPH07198771A (ja) | 信号線の故障検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050317 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071002 |