JPH11307772A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11307772A JPH11307772A JP10114998A JP11499898A JPH11307772A JP H11307772 A JPH11307772 A JP H11307772A JP 10114998 A JP10114998 A JP 10114998A JP 11499898 A JP11499898 A JP 11499898A JP H11307772 A JPH11307772 A JP H11307772A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- gate electrode
- gate
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 ＩＣにおいて、シリコン窒化膜は、空気中の
水分のみならずプロセス中に発生する水分を阻止する特
性に優れており各種保護膜として利用されている。しか
し、ウエット処理に於いてシリコン窒化膜は、シリコン
酸化膜とは大きく異なるエッチングレートを持つので、
厳密には、所望の形状にならない。 【解決手段】 ＬＤＤ構造によるＭＯＳ型トランジスタ
ーにおいて、少なくともゲート電極上に接して配置され
たＴＥＯＳより生成されたゲート上酸化膜と、ゲート電
極の横方向周囲に接して配置された所望の形状を有する
ＴＥＯＳによるサイドウオールと、前記ゲート上酸化膜
上に及びサイドウオール上に設けられたシラン（ＳｉＨ
４）のプラズマＣＶＤ法により生成されたバリアー酸化
膜と、更にその上部に平坦化膜として配置されたＢＰＳ
Ｇ膜とで構成されるシリコン窒化膜を構成要件としない
ことを特徴とする半導体装置。
水分のみならずプロセス中に発生する水分を阻止する特
性に優れており各種保護膜として利用されている。しか
し、ウエット処理に於いてシリコン窒化膜は、シリコン
酸化膜とは大きく異なるエッチングレートを持つので、
厳密には、所望の形状にならない。 【解決手段】 ＬＤＤ構造によるＭＯＳ型トランジスタ
ーにおいて、少なくともゲート電極上に接して配置され
たＴＥＯＳより生成されたゲート上酸化膜と、ゲート電
極の横方向周囲に接して配置された所望の形状を有する
ＴＥＯＳによるサイドウオールと、前記ゲート上酸化膜
上に及びサイドウオール上に設けられたシラン（ＳｉＨ
４）のプラズマＣＶＤ法により生成されたバリアー酸化
膜と、更にその上部に平坦化膜として配置されたＢＰＳ
Ｇ膜とで構成されるシリコン窒化膜を構成要件としない
ことを特徴とする半導体装置。
Description
【０００１】
【発明の属する技術分野】 本発明は、半導体装置の
内、ＬＤＤ構造を有するＭＯＳ型ＩＣの構造に関する。
就中、電気特性特に、ホットキャリアー耐性を改善して
信頼性に関する寿命を長くし、取り扱いのし難いシリコ
ン窒化膜の省略を可能ならしめた、ＬＤＤ構造を有する
ＭＯＳ型ＩＣを提案するものである。
内、ＬＤＤ構造を有するＭＯＳ型ＩＣの構造に関する。
就中、電気特性特に、ホットキャリアー耐性を改善して
信頼性に関する寿命を長くし、取り扱いのし難いシリコ
ン窒化膜の省略を可能ならしめた、ＬＤＤ構造を有する
ＭＯＳ型ＩＣを提案するものである。
【０００２】
【従来の技術】 ＩＣの微細化が進み高集積化が実現す
るに従って、ホットキャリアーの影響が現実的な問題と
なっている。この理由は、ゲート長が短くなるに従っ
て、ゲートに与える電界は、同じ電圧としてもその電界
は高くなり、そこを通過するキャリアーが高いエネルギ
ーを得て衝突現象を起こすようになってくる。これが、
所謂ホットキャリアーの現象であり、ＭＯＳトランジス
ターの電気的特性は云うに及ばず素子の寿命にも重大な
影響を与えている。
るに従って、ホットキャリアーの影響が現実的な問題と
なっている。この理由は、ゲート長が短くなるに従っ
て、ゲートに与える電界は、同じ電圧としてもその電界
は高くなり、そこを通過するキャリアーが高いエネルギ
ーを得て衝突現象を起こすようになってくる。これが、
所謂ホットキャリアーの現象であり、ＭＯＳトランジス
ターの電気的特性は云うに及ばず素子の寿命にも重大な
影響を与えている。
【０００３】そこで、ソース領域、ドレイン領域の端部
に低濃度のソース領域、低濃度のドレイン領域を設ける
ことによって、空乏層を広げて、この領域に掛かる電界
を弱めホットキャリアーの注入を抑制するＬＤＤ構造が
提案されそれなりの効果が認められ、現在は基本的に
は、このＬＤＤ構造が採用されている。
に低濃度のソース領域、低濃度のドレイン領域を設ける
ことによって、空乏層を広げて、この領域に掛かる電界
を弱めホットキャリアーの注入を抑制するＬＤＤ構造が
提案されそれなりの効果が認められ、現在は基本的に
は、このＬＤＤ構造が採用されている。
【０００４】ＬＤＤの構成要件は熟知されているので詳
細な説明を省くが、ＭＯＳ型トランジスターを形成する
に際し、ドレインの構造を低濃度ドレイン層と本来の高
濃度ドレイン層とで構成し、しかも低濃度ドレイン層は
ゲートチャネルの領域内に作り実質的にチャネルを画定
するものである。そのために、ゲート電極の周辺サイド
に拡張して設置した絶縁物、具体的にはシリコン酸化物
によるサイドウオールを設け、それを使うことによって
極微少の距離や不純物濃度を制御してＬＤＤ構造の目的
を達成していた。
細な説明を省くが、ＭＯＳ型トランジスターを形成する
に際し、ドレインの構造を低濃度ドレイン層と本来の高
濃度ドレイン層とで構成し、しかも低濃度ドレイン層は
ゲートチャネルの領域内に作り実質的にチャネルを画定
するものである。そのために、ゲート電極の周辺サイド
に拡張して設置した絶縁物、具体的にはシリコン酸化物
によるサイドウオールを設け、それを使うことによって
極微少の距離や不純物濃度を制御してＬＤＤ構造の目的
を達成していた。
【０００５】多くのトランジスターを目的に合わせて接
続して回路機能を構成するＩＣに於いては、更に安定性
を求めるために信頼性向上を目的としてバリアー酸化膜
やバリアー窒化膜を設けていた。しかしながら、近来の
工業の要求はさらなる信頼性即ち寿命の安定化、向上が
要求されてきた。
続して回路機能を構成するＩＣに於いては、更に安定性
を求めるために信頼性向上を目的としてバリアー酸化膜
やバリアー窒化膜を設けていた。しかしながら、近来の
工業の要求はさらなる信頼性即ち寿命の安定化、向上が
要求されてきた。
【０００６】それらを具体的に満足するためにトランジ
スターの構造は勿論の事ながら一般的傾向は、膜を最適
条件で得る作り方や、最適の膜質を選択する方法などで
具体化されてきた。例えば外部から進入する水分に対し
ては膜質を堅くしたり幾重にも保護膜を配置したりして
いた。
スターの構造は勿論の事ながら一般的傾向は、膜を最適
条件で得る作り方や、最適の膜質を選択する方法などで
具体化されてきた。例えば外部から進入する水分に対し
ては膜質を堅くしたり幾重にも保護膜を配置したりして
いた。
【０００７】
【発明が解決しようとする課題】 シリコン窒化膜は、
空気中の水分を阻止する特性に優れているし、またプロ
セス中に発生する水分を阻止する特性に優れており保護
膜やバリアー膜として用いられている。
空気中の水分を阻止する特性に優れているし、またプロ
セス中に発生する水分を阻止する特性に優れており保護
膜やバリアー膜として用いられている。
【０００８】しかしながら、ウエット処理に於いて酸化
膜とは異なるエッチングレートを持ち単独で処理する
か、わざわざシリコン窒化膜のための処理をしなけれ
ば、厳密には所望の形状にならないという難しさがあっ
た。例えば、コンタクトホールの内部の縦構造で、積層
されているシリコン酸化膜とシリコン窒化膜とのエッチ
ングレートの差があるので内部にシリコン窒化膜の庇を
作り、外周部に電極材料が付着しにくい構造になってし
まう。
膜とは異なるエッチングレートを持ち単独で処理する
か、わざわざシリコン窒化膜のための処理をしなけれ
ば、厳密には所望の形状にならないという難しさがあっ
た。例えば、コンタクトホールの内部の縦構造で、積層
されているシリコン酸化膜とシリコン窒化膜とのエッチ
ングレートの差があるので内部にシリコン窒化膜の庇を
作り、外周部に電極材料が付着しにくい構造になってし
まう。
【０００９】本発明は、上記したごとき問題点を解決す
るものであり、工業的にも簡単で確実に電気的特性を改
良したＭＯＳ型半導体装置を提供するものである。
るものであり、工業的にも簡単で確実に電気的特性を改
良したＭＯＳ型半導体装置を提供するものである。
【００１０】
【課題を解決するための手段】 本発明は、半導体基板
上に設けられた一導電型のチャネル領域をカバーした熱
酸化膜によるゲート酸化膜と、その上に設けられたゲー
ト電極と、逆導電型の低濃度領域を有するソース層と逆
導電型の低濃度領域を有するドレイン層で構成されるＬ
ＤＤ構造によるＭＯＳ型トランジスターにおいて、少な
くともゲート電極上に直接接して配置された膜はＴＥＯ
Ｓにより生成されたゲート上酸化膜で構成され、ゲート
電極の横方向周囲に接して配置されたＴＥＯＳにより生
成されたサイドウオールと、前記ゲート上酸化膜上に設
けられたシラン（ＳｉＨ４）のプラズマＣＶＤ法により
生成されたバリアー酸化膜と、更にその上部に配置され
たＢＰＳＧ膜による平坦化膜とで構成されシリコン窒化
膜を構成要件としないことを特徴とする半導体装置を提
供するものである。
上に設けられた一導電型のチャネル領域をカバーした熱
酸化膜によるゲート酸化膜と、その上に設けられたゲー
ト電極と、逆導電型の低濃度領域を有するソース層と逆
導電型の低濃度領域を有するドレイン層で構成されるＬ
ＤＤ構造によるＭＯＳ型トランジスターにおいて、少な
くともゲート電極上に直接接して配置された膜はＴＥＯ
Ｓにより生成されたゲート上酸化膜で構成され、ゲート
電極の横方向周囲に接して配置されたＴＥＯＳにより生
成されたサイドウオールと、前記ゲート上酸化膜上に設
けられたシラン（ＳｉＨ４）のプラズマＣＶＤ法により
生成されたバリアー酸化膜と、更にその上部に配置され
たＢＰＳＧ膜による平坦化膜とで構成されシリコン窒化
膜を構成要件としないことを特徴とする半導体装置を提
供するものである。
【００１１】
【発明の実施の形態】 本発明を、図１に従って詳細に
説明する。本発明は、Ｐ型半導体基板１の表面を酸化雰
囲気で加熱して、１４０Åのゲート酸化膜４を形成す
る。ここで半導体基板１は、Ｎ型であってもＰ型であっ
ても半導体基板と称するだけであって、ウエルを設ける
か否かは発明の本質と関係がないので、Ｐ型半導体基板
１として簡略化して表現している。ウエルを設けたもの
であればＰ型のウエルを意味している。
説明する。本発明は、Ｐ型半導体基板１の表面を酸化雰
囲気で加熱して、１４０Åのゲート酸化膜４を形成す
る。ここで半導体基板１は、Ｎ型であってもＰ型であっ
ても半導体基板と称するだけであって、ウエルを設ける
か否かは発明の本質と関係がないので、Ｐ型半導体基板
１として簡略化して表現している。ウエルを設けたもの
であればＰ型のウエルを意味している。
【００１２】次いで、ポリシリコンをＣＶＤで付着した
り、導電率を低下せしめるために燐（Ｐ）をイオン注入
したり、タングステンシリコン（ＷＳｉ）を付着したり
してゲート電極を形成するための準備をした後に、エッ
チングを行ってゲート電極７を得る。
り、導電率を低下せしめるために燐（Ｐ）をイオン注入
したり、タングステンシリコン（ＷＳｉ）を付着したり
してゲート電極を形成するための準備をした後に、エッ
チングを行ってゲート電極７を得る。
【００１３】ＬＤＤ構造の特徴であるゲート電極７が出
来た後は、このゲート電極をマスクにして低濃度ドレイ
ン層３、低濃度ソース層５を設ける。ドーズ量として
は、２Ｅ１３程度である。
来た後は、このゲート電極をマスクにして低濃度ドレイ
ン層３、低濃度ソース層５を設ける。ドーズ量として
は、２Ｅ１３程度である。
【００１４】次に、サイドウオール９を作るためにＣＶ
Ｄ法により酸化膜をつけ、エッチバックして生成する。
前後関係はどちらでも良いが、ゲート電極７の保護やソ
ース、ドレインのイオンに注入時のダメージ防止のため
に、ゲート上酸化膜８も設けられる。これらのサイドウ
オール９、ゲート電極７、ゲート上酸化膜８をマスクに
してドレイン層２、ソース層６を設ける。
Ｄ法により酸化膜をつけ、エッチバックして生成する。
前後関係はどちらでも良いが、ゲート電極７の保護やソ
ース、ドレインのイオンに注入時のダメージ防止のため
に、ゲート上酸化膜８も設けられる。これらのサイドウ
オール９、ゲート電極７、ゲート上酸化膜８をマスクに
してドレイン層２、ソース層６を設ける。
【００１５】この構成要素の生成までは、通常のＬＤＤ
構造のトランジスターであれば斯界に於いては周知の技
術である。本発明に於ける特徴は、ここで全体を覆って
プラズマＣＶＤによってバリアー酸化膜１０を設けるこ
とにある。このバリアー酸化膜１０は１０００Åであ
る。詳細な条件の一例を示すとシリコンソースとしてシ
ラン（ＳｉＨ４）、亜酸化窒素（Ｎ２Ｏ）、キャリアー
ガスとして窒素（Ｎ２）が使用されて、４１０℃で、
２．２ｔｏｒｒの真空中でプラズマをたてて反応が行わ
れる。
構造のトランジスターであれば斯界に於いては周知の技
術である。本発明に於ける特徴は、ここで全体を覆って
プラズマＣＶＤによってバリアー酸化膜１０を設けるこ
とにある。このバリアー酸化膜１０は１０００Åであ
る。詳細な条件の一例を示すとシリコンソースとしてシ
ラン（ＳｉＨ４）、亜酸化窒素（Ｎ２Ｏ）、キャリアー
ガスとして窒素（Ｎ２）が使用されて、４１０℃で、
２．２ｔｏｒｒの真空中でプラズマをたてて反応が行わ
れる。
【００１６】夫々のガスの具体的流量は反応させる装置
によって大いに変化するし高周波発信機出力にも変化を
要求されるが、その一例を示すとＳｉＨ４は０．２ＳＬ
Ｍ、Ｎ２Ｏは６ＳＬＭ、Ｎ２は３．１５ＳＬＭ、ＲＦパ
ワーは５４０Ｗで作業がなされた。バラツキの監視やダ
ングリングボンドの多さ加減によって時には流量を当然
制御することになるがＳｉＨ４の量を増加することがダ
ングリングボンドを増加せしめる。
によって大いに変化するし高周波発信機出力にも変化を
要求されるが、その一例を示すとＳｉＨ４は０．２ＳＬ
Ｍ、Ｎ２Ｏは６ＳＬＭ、Ｎ２は３．１５ＳＬＭ、ＲＦパ
ワーは５４０Ｗで作業がなされた。バラツキの監視やダ
ングリングボンドの多さ加減によって時には流量を当然
制御することになるがＳｉＨ４の量を増加することがダ
ングリングボンドを増加せしめる。
【００１７】次いで、このバリアー酸化膜１０の上に直
接ＢＰＳＧ膜１１を生成する。その厚さは８０００Åで
ありＩＣの層間の平坦化に用いられる。従って、ボロン
と燐とを十分高濃度で含んで生成されたＢＰＳＧ膜は、
その後８００℃で熱処理を行う事によってほぼ平坦な膜
に変化せしめられる。
接ＢＰＳＧ膜１１を生成する。その厚さは８０００Åで
ありＩＣの層間の平坦化に用いられる。従って、ボロン
と燐とを十分高濃度で含んで生成されたＢＰＳＧ膜は、
その後８００℃で熱処理を行う事によってほぼ平坦な膜
に変化せしめられる。
【００１８】本発明の他の実施の形態によれば、斯様に
してバリアー酸化膜１０とＢＰＳＧ膜１１とを形成した
後、夫々の必要に応じて穿ったコンタクトホールを開け
一層目の配線を作った後に必要に応じて２層目の層間絶
縁膜を設ける時に本発明の如くダングリングボンドの多
く持つ第２のバリアー酸化膜を設けることを阻止しな
い。
してバリアー酸化膜１０とＢＰＳＧ膜１１とを形成した
後、夫々の必要に応じて穿ったコンタクトホールを開け
一層目の配線を作った後に必要に応じて２層目の層間絶
縁膜を設ける時に本発明の如くダングリングボンドの多
く持つ第２のバリアー酸化膜を設けることを阻止しな
い。
【００１９】
【発明の効果】 本発明によれば、バリアー酸化膜中の
ダングリングボンドが増加したので、ＩＣの上部から進
入した水分やＨ２が、このダングリングボンドによって
トラップされる。トラップされることによって、水分や
Ｈ２が固定化され、ゲート上酸化膜、サイドウオールば
かりでなくゲート酸化膜にも水分やＨ２の影響を防御す
るのである。
ダングリングボンドが増加したので、ＩＣの上部から進
入した水分やＨ２が、このダングリングボンドによって
トラップされる。トラップされることによって、水分や
Ｈ２が固定化され、ゲート上酸化膜、サイドウオールば
かりでなくゲート酸化膜にも水分やＨ２の影響を防御す
るのである。
【００２０】本発明によれば、実施の形態の項目でも述
べたように、従来存在していたシリコン窒化膜を排除し
たので、実質的に酸化膜だけとなったことによって、コ
ンタクトホールの内部にシリコン窒化膜の庇が無くなる
効果を生むのである。従って、コンタクトホール内で電
極金属が変形しないので断線などの致命的不良を除去で
きたのである。
べたように、従来存在していたシリコン窒化膜を排除し
たので、実質的に酸化膜だけとなったことによって、コ
ンタクトホールの内部にシリコン窒化膜の庇が無くなる
効果を生むのである。従って、コンタクトホール内で電
極金属が変形しないので断線などの致命的不良を除去で
きたのである。
【００２１】更には、シリコン窒化膜を除去したのであ
るから、シリコン窒化膜が他の膜に与えていた引っ張り
応力による歪みが無くなるので、ＭＯＳトランジスター
の電気的特性に与える影響を低下することが出来た。上
記した通り、本発明はシリコン窒化膜を省略して簡単な
プラズマ酸化膜に変更することにより、水分やＨ２によ
るホットキャリアーの耐性をも向上し以てトランジスタ
ーの特性も向上する斯界に於いてあたえる効果大であ
る。
るから、シリコン窒化膜が他の膜に与えていた引っ張り
応力による歪みが無くなるので、ＭＯＳトランジスター
の電気的特性に与える影響を低下することが出来た。上
記した通り、本発明はシリコン窒化膜を省略して簡単な
プラズマ酸化膜に変更することにより、水分やＨ２によ
るホットキャリアーの耐性をも向上し以てトランジスタ
ーの特性も向上する斯界に於いてあたえる効果大であ
る。
【図１】は、本発明を説明するための模式的断面図であ
る。
る。
Claims (1)
- 【請求項１】 半導体基板上に設けられた一導電型のチ
ャネル領域を覆って設けられた熱酸化膜によるゲート酸
化膜と、その上に設けられたゲート電極と、前記チャネ
ル領域に対して夫々逆導電型の低濃度層を有するソース
層と、ドレイン層とで構成されるＬＤＤ構造によるＭＯ
Ｓ型トランジスターにおいて、少なくともゲート電極上
に接して配置されたＴＥＯＳより生成されたゲート上酸
化膜と、ゲート電極の横方向周囲に接して配置された所
望の形状を有するサイドウオールと、前記ゲート上酸化
膜上に設けられたシラン（ＳｉＨ４）のプラズマＣＶＤ
法により生成されたバリアー酸化膜と、更にその上部に
平坦化膜として配置されたＢＰＳＧ膜とで構成されるシ
リコン窒化膜を構成要件としないことを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10114998A JPH11307772A (ja) | 1998-04-24 | 1998-04-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10114998A JPH11307772A (ja) | 1998-04-24 | 1998-04-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11307772A true JPH11307772A (ja) | 1999-11-05 |
Family
ID=14651778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10114998A Pending JPH11307772A (ja) | 1998-04-24 | 1998-04-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11307772A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100644056B1 (ko) | 2005-10-21 | 2006-11-10 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| KR100677047B1 (ko) | 2005-09-29 | 2007-02-01 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
-
1998
- 1998-04-24 JP JP10114998A patent/JPH11307772A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100677047B1 (ko) | 2005-09-29 | 2007-02-01 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| KR100644056B1 (ko) | 2005-10-21 | 2006-11-10 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4954867A (en) | Semiconductor device with silicon oxynitride over refractory metal gate electrode in LDD structure | |
| JP3220645B2 (ja) | 半導体装置の製造方法 | |
| US20020098656A1 (en) | Method of fabricating semiconductor device | |
| CN101447457B (zh) | 双应力膜互补金属氧化物半导体晶体管的制造方法 | |
| JPH11145464A (ja) | 半導体装置及びその製造方法 | |
| US20060024879A1 (en) | Selectively strained MOSFETs to improve drive current | |
| US20080280391A1 (en) | Methods of manufacturing mos transistors with strained channel regions | |
| WO2005106940A2 (en) | High performance cmos transisitors using pmd linear stress | |
| US5716891A (en) | Fabrication process of semiconductor device | |
| JPH03286536A (ja) | 半導体装置およびその製造方法 | |
| KR100275733B1 (ko) | 2중층스페이서를갖는모스트랜지스터형성방법 | |
| KR100298915B1 (ko) | 반도체장치및그제조방법 | |
| US20100197124A1 (en) | Methods of Forming Semiconductor Devices Using Plasma Dehydrogenation and Devices Formed Thereby | |
| US20080128827A1 (en) | Semiconductor Device And Method For Manufacturing The Same | |
| JPH11307772A (ja) | 半導体装置 | |
| US6232208B1 (en) | Semiconductor device and method of manufacturing a semiconductor device having an improved gate electrode profile | |
| US7964917B2 (en) | Semiconductor device including liner insulating film | |
| US6399519B1 (en) | Method for establishing ultra-thin gate insulator having annealed oxide and oxidized nitride | |
| US7361580B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100262297B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
| JP3107157B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05326938A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR101133518B1 (ko) | 반도체 소자 및 반도체 소자 제조방법 | |
| KR100269604B1 (ko) | 반도체장치의 박막트랜지스터 제조방법 | |
| JP5589474B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Effective date: 20040303 Free format text: JAPANESE INTERMEDIATE CODE: A712 |