JPH11251259A - Method for introducing impurity to semiconductor layer, and manufacture of thin-film transistor and semiconductor device - Google Patents

Method for introducing impurity to semiconductor layer, and manufacture of thin-film transistor and semiconductor device

Info

Publication number
JPH11251259A
JPH11251259A JP5246098A JP5246098A JPH11251259A JP H11251259 A JPH11251259 A JP H11251259A JP 5246098 A JP5246098 A JP 5246098A JP 5246098 A JP5246098 A JP 5246098A JP H11251259 A JPH11251259 A JP H11251259A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
semiconductor layer
method
impurities
type
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5246098A
Other languages
Japanese (ja)
Inventor
Kazuo Yudasaka
一夫 湯田坂
Original Assignee
Seiko Epson Corp
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for introducing impurities to a semiconductor layer which enables selective introduction of impurity to a semiconductor layer even without forming a resist mask, and a method for manufacturing a thin-film transistor and a semiconductor device. SOLUTION: In manufacturing TFTs 2 and 3 having an offset gate structure, liquid precursors of PSG and BSG are ejected from ink jet heads HN and HP to only the predetermined regions of exposed portions of silicon films 20 and 30, thus forming a PSG film 7 and a BSG film 8. When annealing processing is carried out, impurity ions are diffused into the silicon films 20 and 30 from the PSG film 7 and the BSG film 8. However, since the impurity is not introduced to the portions where the PSG film 7 and the BSG film 8 have not been formed, these portions become offset regions 22 and 32.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、半導体層への不純物の導入方法、およびこの導入方法を用いてソース・ドレイン領域を形成する薄膜トランジスタ(以下、TFT BACKGROUND OF THE INVENTION The present invention relates to a method introducing an impurity into the semiconductor layer, and a thin film transistor (hereinafter which form the source and drain regions using this deployment, TFT
という。 That. )の製造方法、並びに半導体装置の製造方法に関するものである。 Method for producing), as well as to a method of manufacturing a semiconductor device. さらに詳しくは、半導体層への不純物の導入技術に関するものである。 More particularly, it relates to the technique of introducing impurities into the semiconductor layer.

【0002】 [0002]

【従来の技術】液晶表示装置に用いられるアクティブマトリクス基板を製造する際には、ガラスなどからなる透明基板にシリコン膜(半導体層)を形成し、それにN型の不純物、あるいはP型の不純物を導入することによりTFTを形成している。 When manufacturing the active matrix substrate used in the Related Art A liquid crystal display device, a silicon film (semiconductor layer) is formed on a transparent substrate made of glass or the like, it N-type impurity, or a P-type impurity forming a TFT by introducing. ここで、アクティブマトリクス基板にはN型のTFTおよびP型のTFTの双方が形成される場合がある。 Here, the active matrix substrate in some cases both the N-type TFT and the P-type TFT is formed. このような場合には、シリコン膜にN型の不純物を導入する際には、半導体膜表面のうち、 In such a case, when introducing the N-type impurity into the silicon film, of the semiconductor film surface,
P型の半導体領域を形成しようとする領域をレジストなどのマスクで覆い、この領域にN型の不純物が導入されるのを防止する。 The region to form a P-type semiconductor region covered with a mask such as a resist, N-type impurity is prevented from being introduced into this region. また、オフセットゲート構造のTFT In addition, TFT of offset gate structure
を形成する場合には、シリコン膜の一部をレジストなどのマスクで覆い、この状態で不純物の導入を行う。 When forming the covers a portion of the silicon film with a mask such as a resist, the introduction of impurities in this state.

【0003】 [0003]

【発明が解決しようとする課題】アクティブマトリクス基板などの製造コストは、レジストマスクを形成する回数の影響を大きく受ける。 Production costs, such as an active matrix substrate [SUMMARY OF THE INVENTION] is greatly influenced by the number of times to form a resist mask. 従って、アクティブマトリクス基板の製造プロセスの簡略化を図ろうとしても、レジストマスクを形成する回数を減らさない限り、製造コストを大幅に低減できないという問題点がある。 Therefore, even attempt is made to simplify the manufacturing process of the active matrix substrate, as long as not reduce the number of times to form a resist mask, there is a problem that can significantly reduce the manufacturing cost.

【0004】そこで、本発明の課題は、レジストマスクを形成しなくても、半導体層に不純物を選択的に導入することのできる半導体層への不純物の導入方法、および薄膜トランジスタの製造方法並びに半導体装置の製造方法を提供することにある。 [0004] Therefore, an object of the present invention, it is not necessary to form a resist mask, a method introducing an impurity into the semiconductor layer capable of selectively introducing an impurity into the semiconductor layer, and a thin film transistor manufacturing method and a semiconductor device to provide a method of manufacturing.

【0005】 [0005]

【課題を解決するための手段】上記課題を解決するため、本発明に係る半導体層への不純物の導入方法では、 To solve the above object, according to an aspect of, the introduction method of the impurities into the semiconductor layer according to the present invention,
インクジェットヘッドから半導体層表面に向けてN型あるいはP型の不純物を含む液状物を吐出して不純物拡散源を前記半導体層表面の所定領域に形成した後、該不純物拡散源から不純物を前記半導体層中に拡散させることを特徴とする。 After the formation of the impurity diffusion source in a predetermined region of the semiconductor layer surface from the ink jet head toward a surface of the semiconductor layer discharging a liquid containing an N-type or P-type impurities, the semiconductor layer with an impurity from the impurity diffusion source wherein the diffuse into.

【0006】本発明では、インクジェット法であれば、 [0006] In the present invention, if the ink-jet method,
レジストマスクなどを用いなくても半導体層表面の所定領域のみに不純物拡散源を容易に形成できることを利用する。 Even without using a resist mask only a predetermined region of the semiconductor layer surface to utilize the impurity diffusion source it can be easily formed. すなわち、本発明では、インクジェット法を利用して半導体層表面の所定領域に不純物拡散源を選択的に形成した後、この不純物拡散源から半導体層中に不純物を拡散させるが、不純物拡散源が形成されていない領域には不純物の拡散が起こらないので、レジストマスクなどを用いなくても、半導体層の所定領域のみに不純物を容易に導入することができる。 That is, in the present invention, after selectively forming an impurity diffusion source on a predetermined region of the semiconductor layer surface by using an ink jet method, impurities are diffused from the impurity diffusion source on the semiconductor layer, an impurity diffusion source is formed because the region which is not not occur diffusion of impurities, even without using a resist mask can be easily introduced impurity only in a predetermined region of the semiconductor layer.

【0007】本発明において、前記インクジェットヘッドから前記半導体層表面に向けて、N型の不純物を含有する液状物、およびP型の不純物を含有する液状物をそれぞれ吐出することにより、N型の不純物を含有する不純物拡散源、およびP型の不純物を含有する不純物拡散源を異なる半導体層表面にそれぞれ形成した後、前記半導体層表面に形成した各不純物拡散源から不純物を前記半導体層中に一括して拡散させることが好ましい。 [0007] In the present invention, the direction from the ink-jet head on the semiconductor layer surface, the liquid containing the N-type impurity, and by ejecting a liquid material each containing a P-type impurity, N-type impurity an impurity diffusion source containing, and after forming the respective impurity diffusion source containing the P-type impurity in different semiconductor layer surface, bulk impurities from the impurity diffusion source formed in the semiconductor layer surface in said semiconductor layer it is preferable to diffuse Te. すなわち、インクジェット法であれば、レジストマスクなどを用いなくても、異なる半導体層表面の各々に導電型の異なる不純物を含有する不純物拡散源を形成することができるので、各不純物拡散源から半導体層中に不純物を拡散させるだけで、半導体層にN型領域とP型領域とを同時に形成できる。 That is, if the ink jet method, even without using a resist mask, it is possible to form an impurity diffusion source containing different conductivity type impurities in each of the different semiconductor layer surface, the semiconductor layer from the impurity diffusion source only to diffuse the impurity, it can be formed simultaneously with N-type region and the P-type region in the semiconductor layer during.

【0008】本発明において、前記不純物拡散源は、たとえば、前記液状物から前記半導体層表面に形成された不純物含有のシリケートガラスである。 [0008] In the present invention, the impurity diffusion source is, for example, an impurity-containing silicate glass formed on the semiconductor layer surface from the liquid.

【0009】本発明において、前記不純物拡散源は、前記液状物が液状のまま前記半導体層表面に付着した液状不純物拡散源であってもよい。 [0009] In the present invention, the impurity diffusion source, the liquid material may be a liquid impurity diffusion source attached to the semiconductor layer surface remains liquid.

【0010】本発明において、前記不純物の拡散は、たとえば、加熱炉内での加熱、あるいはランプアニールなどの熱アニールにより行うことができる。 [0010] In the present invention, the diffusion of the impurity, for example, can be performed by thermal annealing, such as heat, or lamp annealing in the furnace.

【0011】本発明において、前記不純物の拡散は、前記不純物拡散源に対するレーザ光の照射により行ってもよい。 [0011] In the present invention, the diffusion of the impurity may be performed by irradiation of laser light with respect to the impurity diffusion source. このように構成すると、レーザ光の照射を、前記不純物拡散源の所定領域のみに行い、レーザ光が照射された領域の不純物拡散源からのみから不純物を前記半導体層中に拡散させることができる。 According to this structure, the laser light irradiation is performed only in a predetermined area of ​​the impurity diffusion source can be laser light impurities are diffused only from the impurity diffusion source of the irradiation region in said semiconductor layer. その結果、レジストマスクなどを用いずに半導体層表面の所定領域のみ形成した不純物拡散源のうち、レーザ光を照射した領域の不純物拡散源のみから不純物を半導体層中に拡散させるので、不純物拡散源を形成した領域のうち、さらに限定した領域のみに不純物を導入することができる。 As a result, among the impurity diffusion source forming only a predetermined region of the semiconductor layer surface without using a resist mask, so it is diffused only from the impurity diffusion source of laser light irradiation region with an impurity in the semiconductor layer, the impurity diffusion source of the formed regions may be introduced impurities only further limited area.

【0012】本発明の別の形態に係る半導体層への不純物の導入方法では、半導体層表面にN型あるいはP型の不純物拡散源を接触させ、この状態で前記半導体層表面の所定領域のみにレーザ光を照射して、前記半導体層のレーザ光が照射された領域のみに前記不純物拡散源から不純物を拡散させることを特徴とする。 [0012] In another method of introducing impurities into the semiconductor layer according to the embodiment of the present invention comprises contacting the N-type or P-type impurity diffusion source on the semiconductor layer surface, only a predetermined region of the semiconductor layer surface in this state is irradiated with a laser beam, the laser beam of the semiconductor layer, characterized in that the impurities are diffused from the impurity diffusion source only to the irradiated areas.

【0013】本願明細書において前記半導体層表面の所定領域のみにレーザ光を照射するとは、前記半導体層表面の所定領域のみに不純物の拡散が起きるほどのエネルギーをもったレーザ光を照射するという意味であり、前記半導体層表面の略全体にレーザ光を照射するが、一部の領域のみに高いエネルギーのレーザ光を照射する場合も含む意味である。 [0013] means that the herein irradiating a laser beam only in a predetermined region of the semiconductor layer surface is irradiated with laser light having enough energy diffusion of impurities occurs only in a predetermined region of the semiconductor layer surface , and the is irradiated with a laser beam substantially the entire surface of the semiconductor layer, it is meant to include the case of irradiating a laser beam of high energy to only a portion of the region.

【0014】本発明では、レーザ光の照射であれば、半導体層表面の所定領域のみを容易に加熱できることを利用する。 In the present invention, if the irradiation of the laser beam is utilized that only can easily heat a predetermined region of the semiconductor layer surface. すなわち、半導体層表面のうち、レーザ光が照射された部分では不純物拡散源から半導体層中に不純物の拡散が起こるが、レーザ光が照射されなかった部分からは半導体層中への不純物の拡散が起こらないので、レジストマスクなどを用いなくても、半導体層の所定領域のみに不純物を容易に導入することができる。 That is, of the semiconductor layer surface, the laser light is diffused impurities occurs in the semiconductor layer from the impurity diffusion source is irradiated portion, the diffusion of impurities into the semiconductor layer from the portion where the laser beam is not irradiated It does not occur, even without using a resist mask can be easily introduced impurity only in a predetermined region of the semiconductor layer.

【0015】本発明において、前記不純物拡散源は、たとえば、N型あるいはP型の不純物を含有した状態で前記半導体層表面に形成されたシリケートガラス膜である。 [0015] In the present invention, the impurity diffusion source is, for example, a silicate glass film formed on the semiconductor layer surface while containing an N-type or P-type impurities. この場合には、前記シリケートガラスを、インクジェットヘッドから前記半導体層表面に向けてシリケートガラスの液状前駆体を吐出することにより形成することが好ましい。 In this case, the silicate glass is preferably formed by ejecting a liquid precursor of the glass toward the semiconductor layer surface from the ink jet head.

【0016】本発明において、前記不純物拡散源は、N [0016] In the present invention, the impurity diffusion source, N
型あるいはP型の不純物を含む液状不純物拡散源であってもよい。 Type or may be a liquid impurity diffusion source containing P-type impurities. この場合にも、前記液状不純物拡散源を、インクジェットヘッドから前記半導体層表面に向けて吐出し、当該半導体層表面に付着させることが好ましい。 In this case, the liquid impurity diffusion source, discharged from an inkjet head toward the semiconductor layer surface, it is preferable to adhere to the semiconductor layer surface.

【0017】本発明において、前記不純物拡散源は、N [0017] In the present invention, the impurity diffusion source, N
型あるいはP型の不純物を含む不純物拡散ガスであってもよい。 Type or may be a diffusion gas containing P-type impurities.

【0018】本発明のいずれの形態においても、前記半導体層表面のうち、不純物の拡散をより確実に避けたい領域にはシリコン酸化膜を形成しておくことが好ましい。 [0018] In any of the embodiments of the present invention, among the semiconductor layer surface, it is preferable to form a silicon oxide film in a region to avoid the diffusion of the impurity more reliably.

【0019】本発明に係る不純物の導入方法によれば、 According to a method of introducing impurities of the invention,
レジストマスクなどを用いずに半導体層の所定領域に不純物を選択的に導入できるので、LSI等の一般的な半導体装置の他、アクティブマトリクス型液晶表示装置、 Since an impurity into a predetermined region of the semiconductor layer, such as without using a resist mask can be selectively introduced, other general semiconductor devices such as LSI, an active matrix type liquid crystal display device,
あるいは薄膜EL素子や薄膜LED素子のような電流駆動型発光素子を用いたアクティブマトリクス型表示装置のように、同一基板上にN型TFTおよびP型TFTの双方が多数形成される装置のTFT製造プロセスの簡略化に適している。 Or TFT fabrication of devices both of which are formed a number of N-type TFT and a P-type TFT, the on the same substrate as the active matrix display device, such using a current-driven light-emitting element as a thin film EL element and a thin film LED element It is suitable for process simplification.

【0020】 [0020]

【発明の実施の形態】図面を参照して、本発明の実施の形態を説明する。 Referring THE PREFERRED EMBODIMENTS Referring to the drawings, an embodiment of the present invention. なお、以下に説明する各形態において、共通する機能を有する部分には同一符号を付してある。 In each embodiment described below, portions having functions common to are denoted by the same reference numerals.

【0021】[実施の形態1]図1は、本形態に係る半導体層への不純物の導入方法を用いて同一基板上にN型のTFTおよびP型のTFTを製造する方法を示す工程断面図である。 [0021] First Embodiment FIG. 1 is a process cross-sectional views showing a method of manufacturing the N-type TFT and the P-type TFT on the same substrate by using a method for introducing impurities into the semiconductor layer according to the present embodiment it is. ここで説明する方法では、本発明の請求項1、2、3、5、6、15に係る構成を採用した方法であり、インクジェット法を最大限に利用して、レジストマスクなどを用いずに島状のシリコン膜に不純物を選択的に導入し、オフセットゲート構造のN型のTFTおよびP型のTFTを製造する。 The method described herein, a method according adopting the configuration according to claim 1,2,3,5,6,15 of the present invention, an inkjet method takes full advantage, without using a resist mask selectively introducing an impurity into the island-shaped silicon film, to produce an N-type TFT and the P-type TFT of the offset gate structure.

【0022】本形態では、まず、図1(A)に示すように、透明基板10の上にCVD法(Chemical [0022] In this embodiment, first, as shown in FIG. 1 (A), CVD method on the transparent substrate 10 (Chemical
Vapor Deposition)やPVD法(Ph Vapor Deposition) or PVD method (Ph
ysical Vapor Deposition)によりシリコン酸化膜などからなる下地保護膜11を形成する。 ysical Vapor Deposition) by forming a base protective film 11 made of a silicon oxide film. 次に、CVD法やPVD法などの成膜技術、およびパターニング技術を用いてTFTの能動層となるべき真性のシリコン膜20、30(半導体層)を島状に形成する。 Next, a film formation technique such as CVD or PVD method, and the silicon film 20 and 30 of the intrinsic to the active layer of the TFT by using a patterning technique (semiconductor layer) into an island shape. ここで、半導体膜20はN型のTFT形成用であり、半導体膜30はP型のTFT形成用である。 Here, the semiconductor film 20 is a TFT for forming the N-type semiconductor film 30 is for forming P-type of a TFT. 次に、 next,
半導体膜20、30の表面側にPVD法やCVD法などでゲート絶縁膜12を形成する。 PVD method, a CVD method or the like to form the gate insulating film 12 on the surface side of the semiconductor film 20 and 30. 次に、ゲート絶縁膜1 Next, the gate insulating film 1
2の表面側では、スパッタ法などで形成したアルミニウム膜にパターニングを行い、ゲート電極13を形成する。 The second surface side and patterned aluminum film formed by sputtering method to form the gate electrode 13.

【0023】次に、図1(B)に示すように、ゲート電極13をマスクとしてゲート絶縁膜12にエッチングを行い、ゲート電極13の真下にのみゲート絶縁膜12を残す。 Next, as shown in FIG. 1 (B), etched in the gate insulating film 12 a gate electrode 13 as a mask, leaving the gate insulating film 12 only immediately below the gate electrode 13. その結果、シリコン膜20、30のソース・ドレイン領域を形成すべき領域が露出する。 As a result, the exposed region for forming the source and drain regions of the silicon film 20 and 30.

【0024】次に、図1(C)に示すように、シリコン膜20の露出部分のうち、ゲート電極13の端部に対峙する部分(オフセット領域となる部分)を除く領域に対して、PSG(リン含有シリケートガラス)材料を溶剤で溶かした液状前駆体(液状物)をインクジェットヘッドHNから吐出してそこに付着させた後、ベーク処理を軽く行い、PSG膜7(N型の不純物拡散源)を形成する。 Next, as shown in FIG. 1 (C), of the exposed portion of the silicon film 20, the region except for the portion (portion to be offset region) facing the end of the gate electrode 13, PSG after the (phosphorus-containing glass) material was deposited liquid precursor dissolved in solvent (liquid material) thereto by ejecting from an inkjet head HN, performed lightly baked, PSG film 7 (N-type impurity diffusion source ) to form.

【0025】次に、図1(D)に示すように、シリコン膜30の露出部分のうち、ゲート電極13の端部に対峙する部分(オフセット領域となる部分)を除く領域に対して、BSG(ボロン含有シリケートガラス)材料を溶剤で溶かした液状前駆体をインクジェットヘッドHPから吐出してそこに付着させた後、ベーク処理を軽く行い、BSG膜8(P型の不純物拡散源)を形成する。 Next, as shown in FIG. 1 (D), of the exposed portion of the silicon film 30, the region except for the portion (portion to be offset region) facing the end of the gate electrode 13, BSG after (boron-containing silicate glass) material to adhere the liquid precursor dissolved in a solvent thereto is ejected from the inkjet head HP, performed lightly baked to form a BSG film 8 (P-type impurity diffusion source) .

【0026】次に、透明基板10を加熱炉内に入れて、 Next, put the transparent substrate 10 in a heating furnace,
たとえば約1000℃で熱処理を行う。 For example, a heat treatment is carried out at about 1000 ℃. 加熱炉内での熱処理に代えて、PSG膜7およびBSG膜8の略全面にレーザアニールやランプアニールを施してもよく、この場合には、透明基板10の温度上昇を抑えることができるので、透明基板10として安価なホウケイ酸ガラスを用いることができる。 Instead of the heat treatment in the heating furnace, it may be subjected to a laser annealing or lamp annealing to substantially the entire surface of the PSG film 7 and BSG film 8, in this case, it is possible to suppress the temperature rise of the transparent substrate 10, using inexpensive borosilicate glass as the transparent substrate 10.

【0027】このようなアニール処理を行うと、図1 [0027] Doing so annealing, FIG. 1
(E)に示すように、PSG膜7からシリコン膜20にリンイオンが拡散していき、ソース・ドレイン領域21 (E), the gradually diffused phosphorus ions into the silicon film 20 a PSG film 7, source and drain regions 21
が形成される。 There is formed. ここで、PSG膜7は、シリコン膜20 Here, PSG film 7, the silicon film 20
の露出部分のうち、ゲート電極13の端部から所定の距離だけ隔てた領域にのみ形成されていたので、シリコン膜20のゲート電極13の端部に対峙する部分には、不純物の導入されていないオフセット領域22が形成される。 Of the exposed portion of, because it was only formed in a region spaced from the end portion by a predetermined distance of the gate electrode 13, the portion facing the end of the gate electrode 13 of the silicon film 20, introduces the impurity no offset region 22 is formed. 同時にBSG膜8からシリコン膜30にボロンイオンが拡散していき、ソース・ドレイン領域31が形成される。 Gradually diffused boron ions from the BSG film 8 on the silicon film 30 at the same time, the source-drain regions 31 are formed. ここで、BSG膜8は、シリコン膜30の露出部分のうち、ゲート電極13の端部から所定の距離だけ隔てた領域のみに形成されていたので、シリコン膜30のゲート電極13の端部に対峙する部分には、不純物の導入されていないオフセット領域32が形成される。 Here, BSG film 8, of the exposed portion of the silicon film 30, because it was formed only in a region spaced from the end portion by a predetermined distance of the gate electrode 13, the end portion of the gate electrode 13 of the silicon film 30 the facing portions, the offset region 32 not introduced impurity is formed.

【0028】次に、図1(F)に示すように、ゲート電極13の表面側に層間絶縁膜14を形成した後、層間絶縁膜14にコンタクトホールを形成する。 Next, as shown in FIG. 1 (F), after an interlayer insulating film 14 on the surface side of the gate electrode 13, a contact hole is formed in the interlayer insulating film 14.

【0029】しかる後に、スパッタ法などで形成したアルミニウム膜やITO膜などの所定の導電膜を用いて、 [0029] Thereafter, by using a predetermined conductive film such as an aluminum film or ITO film formed by sputtering or the like,
層間絶縁膜14の表面側にソース・ドレイン電極15を形成する。 Forming the source and drain electrodes 15 on the surface side of the interlayer insulating film 14. その結果、透明基板10には、オフセットゲート構造を有するN型のTFT2と、オフセットゲート構造を有するP型のTFT3とが形成される。 As a result, the transparent substrate 10, the TFT2 of N type having an offset gate structure, and TFT3 of P-type having an offset gate structure is formed.

【0030】このように、本形態では、インクジェット法であれば、レジストマスクなどを用いなくてもシリコン膜20、30の表面の所定領域にPSG膜7やBSG [0030] Thus, in this embodiment, if an ink-jet method, PSG film 7 such as a predetermined area of ​​the surface of the silicon film 20 and 30 without using a resist mask or BSG
膜8などの固体の不純物拡散源を選択的に形成できることを利用して、シリコン膜20、30の所定領域のみにリンやボロンなどの不純物を導入する。 By utilizing the ability to selectively form a solid impurity diffusion source, such as film 8, introducing an impurity such as phosphorus or boron only to a predetermined region of the silicon film 20 and 30. すなわち、インクジェット法を利用してシリコン膜20、30の所定領域にPSG膜7やBSG膜8を形成した後、これらのP That is, after forming the PSG film 7 and BSG film 8 in a predetermined region of the silicon film 20 and 30 by using the inkjet method, these P
SG膜7やBSG膜8からシリコン膜20、30に不純物を拡散させれば、PSG膜7やBSG膜8が形成されていない領域(オフセット領域22、32)には不純物の拡散が起こらないので、レジストマスクなどを用いなくても、シリコン膜20、30の所定領域のみに不純物を容易に導入することができる。 If caused to diffuse impurities from the SG film 7 and BSG film 8 on the silicon film 20 and 30, because does not occur diffusion of impurities in a region PSG film 7 and BSG film 8 is not formed (offset regions 22 and 32) , even without using a resist mask can be easily introduced impurity only in a predetermined region of the silicon film 20 and 30. それ故、オフセットゲート構造のTFTを製造するプロセスを簡略化できるので、製造コストの低減を図ることができる。 Therefore, it is possible to simplify the process for manufacturing the TFT of the offset gate structure, it is possible to reduce the manufacturing cost.

【0031】また、本形態では、インクジェット法であれば、レジストマスクなどを用いなくても、シリコン膜20、30の各表面にPSG膜7やBSG膜8をそれぞれ形成するのが容易である。 Further, in this embodiment, if an ink-jet method, without using a resist mask, it is easy to form a PSG film 7 and BSG film 8 on the surfaces of the silicon film 20 and 30, respectively. 従って、PSG膜7やBS Therefore, PSG film 7 and BS
G膜8からシリコン膜20、30に不純物を一括して拡散させるだけで、N型領域(N型のTFT20のソース・ドレイン領域21)と、P型領域(P型のTFT30 From G film 8 only to diffuse collectively impurities into the silicon film 20 and 30, the N-type region (source-drain region 21 of N-type TFT 20), a P-type region (P-type TFT30
のソース・ドレイン領域31)とを同時に形成できる。 Source and drain regions 31) and can be simultaneously formed.
それ故、同一の透明基板10上に導電型の異なるTFT Therefore, different conductivity type TFT in the same transparent substrate 10 on
2、3を製造するプロセスを簡略化できるので、この点からも製造コストの低減を図ることができる。 2,3 it is possible to simplify the process of producing, also it is possible to reduce the manufacturing cost from this point. よって、 Thus,
アクティブマトリクス型液晶表示装置、あるいは薄膜E Active matrix liquid crystal display device, or a thin film E
L素子や薄膜LED素子のような電流駆動型発光素子を用いたアクティブマトリクス型表示装置のように、同一基板上にN型TFTおよびP型TFTの双方が多数形成される装置の製造プロセスを簡略化できる。 Like the active matrix display device using a current-driven light emitting element such as L elements and thin-film LED element, simplify the manufacturing process of the device both N-type TFT and a P-type TFT are formed many on the same substrate possible reduction.

【0032】[実施の形態1の変形例]なお、上記形態では、不純物拡散源として不純物含有のシリケートガラスを用いたが、このような固体の不純物拡散源に代えて、液体の不純物拡散源を用いてもよい(本発明の請求項1、2、4、5、6、15)。 [0032] Modification of Embodiment 1] In the above embodiment, although using glass impurities contained as an impurity diffusion source, in place of such solid impurity diffusion source of the impurity diffusion source of liquid It may be used (claim 1,2,4,5,6,15 of the present invention). たとえば、図1(C) For example, FIG. 1 (C)
を参照して説明した工程において、シリコン膜20の露出部分のうち、ゲート電極13の端部に対峙する部分(オフセット領域となる部分)を除く領域に対して、不純物含有のシリケートガラスの液状前駆体に代えて、インクジェットヘッドHNから液体のオキシ塩化リンを吐出して、そこにオキシ塩化リンを液状の不純物拡散源として付着させ、しかる後に、加熱炉内での加熱、あるいはレーザアニールによって、液状の不純物拡散源からシリコン膜20の所定領域のみにリンイオンを拡散させて、オフセットゲート構造のTFT2を製造してもよい。 In the step described with reference to, among the exposed portions of the silicon film 20, the region except for the portion (portion to be offset region) facing the end of the gate electrode 13, liquid precursor of silicate glass containing impurities instead of the body, and the ink jet head HN ejected phosphorus oxychloride liquid, there is deposited phosphorus oxychloride as an impurity diffusion source of liquid, thereafter, heating in a heating furnace or by laser annealing, liquid an impurity diffusion source predetermined area only by diffusing phosphorous ions of silicon film 20 may be manufactured TFT2 offset gate structure.

【0033】[実施の形態2]図2は、本形態に係る半導体層への不純物の導入方法を用いて同一基板上にN型のTFTおよびP型のTFTを製造する方法を示す工程断面図である。 [0033] [Embodiment 2] FIG 2 is a process cross-sectional views showing a method of manufacturing the N-type TFT and the P-type TFT on the same substrate by using a method for introducing impurities into the semiconductor layer according to the present embodiment it is. ここで説明する方法では、本発明の請求項7、8、9、10、15に係る構成を採用した方法であり、レーザアニール法を最大限に利用して、レジストマスクなどを用いずに島状のシリコン膜に不純物を選択的に導入し、オフセットゲート構造のN型のTFTおよびP型のTFTを製造する。 The method described herein is a method of adopting the configuration according to claim 7,8,9,10,15 of the present invention, by utilizing a laser annealing method to maximize the island without using a resist mask selectively introducing an impurity into Jo silicon film, to produce an N-type TFT and the P-type TFT of the offset gate structure.

【0034】図2(A)に示すように、本形態でも、透明基板10の上にシリコン酸化膜などからなる下地保護膜11を形成した後、真性のシリコン膜20、30(半導体層)を島状に形成する。 As shown in FIG. 2 (A), also in this embodiment, after forming the base protective film 11 made of a silicon oxide film on the transparent substrate 10, an intrinsic silicon film 20 and 30 (semiconductor layer) It is formed in an island shape. ここで、半導体膜20はN Here, the semiconductor layer 20 is N
型のTFT形成用であり、半導体膜30はP型のTFT Type is for the TFT formation, a semiconductor film 30 is P-type TFT
形成用である。 It is for formation. 次に、半導体膜20、30の表面側にゲート絶縁膜12を形成する。 Next, a gate insulating film 12 on the surface side of the semiconductor film 20 and 30.

【0035】次に、ゲート絶縁膜12の表面側にゲート電極13を形成した後、ゲート電極13をマスクとしてゲート絶縁膜12にエッチングを行い、図2(B)に示すように、ゲート電極13の真下にのみゲート絶縁膜1 Next, after forming a gate electrode 13 on the surface side of the gate insulating film 12, etching is performed on the gate insulating film 12 a gate electrode 13 as a mask, as shown in FIG. 2 (B), the gate electrode 13 gate insulation beneath the only film 1
2を残す。 Leave a 2. その結果、シリコン膜20、30のソース・ As a result, the source of the silicon film 20 and 30
ドレイン領域を形成すべき領域が露出する。 Region for forming the drain region is exposed.

【0036】次に、図2(C)に示すように、シリコン膜20の露出部分全体、およびゲート電極13を覆うように、PSG材料を溶剤で溶かした液状前駆体をインクジェットヘッドHNから吐出した後、ベーク処理を軽く行い、PSG膜7(N型の不純物拡散源)を形成する。 Next, as shown in FIG. 2 (C), the entire exposed portion of the silicon film 20, and so as to cover the gate electrode 13, discharging the liquid precursor dissolved PSG material in a solvent from the ink jet head HN after performed lightly baked to form a PSG film 7 (N-type impurity diffusion source).

【0037】次に、図2(D)に示すように、シリコン膜30の露出部分全体、およびゲート電極13を覆うように、BSG材料を溶剤で溶かした液状前駆体をインクジェットヘッドHPから吐出した後、ベーク処理を軽く行い、BSG膜8(P型の不純物拡散源)を形成する。 Next, as shown in FIG. 2 (D), the entire exposed portion of the silicon film 30, and so as to cover the gate electrode 13, discharging the liquid precursor dissolved BSG material in a solvent from the ink jet head HP after performed lightly baked to form a BSG film 8 (P-type impurity diffusion source).

【0038】次に、図2(E)に示すように、PSG膜7およびBSG膜8に対してレーザアニールを行い、P Next, as shown in FIG. 2 (E), subjected to laser annealing against PSG film 7 and BSG film 8, P
SG膜7およびBSG膜8からシリコン膜20、30に対してリンおよびボロンをそれぞれ拡散させる。 Phosphorus and boron are diffused respectively SG film 7 and BSG film 8 silicon film 20 and 30 from. 但し、 However,
本形態では、PSG膜7およびBSG膜8の全体にレーザ光を照射するのではなく、PSG膜7およびBSG膜8の所定領域のみにレーザ光を照射する。 In this embodiment, instead of a laser beam across the PSG film 7 and BSG film 8 is irradiated with laser light only in a predetermined area of ​​the PSG film 7 and BSG film 8.

【0039】すなわち、PSG膜7については矢印LN [0039] In other words, the PSG film 7 arrow LN
でレーザ光の照射領域を示すように、PSG膜7およびシリコン膜20のうち、ゲート電極13から所定の距離以上、離れている領域のみにレーザ光を照射する。 In to indicate the irradiation area of ​​the laser beam, of the PSG film 7 and the silicon film 20, a predetermined distance or more from the gate electrode 13 is irradiated with laser light only in the region apart. その結果、レーザ光が照射された領域のPSG膜7からのみシリコン膜20にリンイオンが拡散していき、ソース・ As a result, it continues to spread phosphorus ions observed silicon film 20 of a PSG film 7 in the region irradiated with the laser beam, the source
ドレイン領域21が形成される。 Drain region 21 are formed. 従って、シリコン膜2 Thus, the silicon film 2
0のゲート電極13の端部に対峙する部分には、不純物の導入されていないオフセット領域22が形成される。 The portion facing the end of the gate electrode 13 of 0, the offset region 22 not introduced impurity is formed.
また、BSG膜8については矢印LPでレーザ光の照射領域を示すように、BSG膜8およびシリコン膜30のうち、ゲート電極13から所定の距離以上、離れている領域のみにレーザ光を照射する。 Also, as shown the irradiated region of the laser beam by an arrow LP for BSG film 8, of the BSG film 8 and the silicon film 30, a predetermined distance or more from the gate electrode 13 is irradiated with laser light only in a region that is remote . その結果、レーザ光が照射された領域のBSG膜8からのみシリコン膜30にボロンイオンが拡散していき、ソース・ドレイン領域3 As a result, it continues to diffuse boron ions observed silicon film 30 from the BSG film 8 in the region irradiated with the laser beam, the source-drain regions 3
1が形成される。 1 is formed. 従って、シリコン膜30のゲート電極13の端部に対峙する部分には、不純物の導入されていないオフセット領域32が形成される。 Therefore, in the portion facing the end of the gate electrode 13 of the silicon film 30, the offset region 32 not introduced impurity is formed.

【0040】次に、ゲート電極13の表面側に層間絶縁膜14を形成した後、層間絶縁膜14にコンタクトホールを形成する。 Next, after forming an interlayer insulating film 14 on the surface side of the gate electrode 13, a contact hole is formed in the interlayer insulating film 14.

【0041】しかる後に、スパッタ法などで形成したアルミニウム膜やITO膜などの所定の導電膜を用いて、 [0041] Thereafter, by using a predetermined conductive film such as an aluminum film or ITO film formed by sputtering or the like,
層間絶縁膜14の表面側にソース・ドレイン電極15を形成する。 Forming the source and drain electrodes 15 on the surface side of the interlayer insulating film 14. その結果、透明基板10には、オフセットゲート構造を有するN型のTFT2と、オフセットゲート構造を有するP型のTFT3とが形成される。 As a result, the transparent substrate 10, the TFT2 of N type having an offset gate structure, and TFT3 of P-type having an offset gate structure is formed.

【0042】このように、本形態では、インクジェット法であれば、レジストマスクなどを用いなくてもシリコン膜20、30のそれぞれにPSG膜7やBSG膜8などの固体の不純物拡散源を選択的に形成できることを利用して、シリコン膜20、30にリンやボロンなど不純物を導入する。 [0042] Thus, in this embodiment, if an ink-jet method, each selective solid impurity diffusion source, such as PSG film 7 and BSG film 8 of the silicon film 20 and 30 without using a resist mask by utilizing the fact that can be formed, introducing an impurity such as phosphorus or boron to the silicon film 20 and 30. 従って、PSG膜7やBSG膜8からシリコン膜20、30に不純物を一括して拡散させるだけで、N型領域(N型のTFT20のソース・ドレイン領域21)と、P型領域(P型のTFT30のソース・ドレイン領域31)とを容易に形成できる。 Accordingly, the PSG film 7 and BSG film 8 only collectively diffusing impurities into the silicon film 20 and 30, the N-type region (source-drain region 21 of N-type TFT 20), P-type region (P-type source and drain regions of the TFT 30 31) and can be easily formed. それ故、同一の透明基板10上に導電型の異なるTFTを製造するプロセスを簡略化できるので、製造コストの低減を図ることができる。 Therefore, it is possible to simplify the process for manufacturing the different TFT conductivity type on the same transparent substrate 10 on, it is possible to reduce the manufacturing cost. よって、アクティブマトリクス型液晶表示装置、あるいは薄膜EL素子や薄膜LED素子のような電流駆動型発光素子を用いたアクティブマトリクス型表示装置のように、同一基板上にN型TFTおよびP型T Thus, an active matrix type liquid crystal display device, or as an active matrix display device using a current-driven light-emitting element as a thin film EL element and a thin film LED element, N-type TFT and P-type T on the same substrate
FTの双方が多数形成される装置のTFT製造プロセスに適している。 Both FT are suitable for TFT fabrication process of the device to be a large number.

【0043】また、レーザ光の照射であれば、シリコン膜20、30の所定領域のみ(PSG膜7およびBSG [0043] In addition, if the irradiation of the laser beam, a predetermined region of the silicon film 20 and 30 only (PSG film 7 and BSG
膜8の所定部分のみ)を容易に加熱できる。 Predetermined portion of the film 8 only) can be easily heated. しかも、シリコン膜20、30のうち、レーザ光が照射された部分ではPSG膜7およびBSG膜8(不純物拡散源)からシリコン膜20、30中に不純物の拡散が起こるが、レーザ光が照射されなかった部分ではシリコン膜20、3 Moreover, in the silicon film 20 and 30, the laser light is diffused impurities occurs into the silicon film 20 and 30 from the PSG film 7 and BSG film 8 (an impurity diffusion source) is irradiated portion, the laser beam is irradiated silicon is a never been part film 20, 3
0中への不純物の拡散が起こらない。 It does not occur diffusion of impurities into the 0. 従って、本形態によれば、レジストマスクなどを用いなくても、シリコン膜20、30の所定領域のみに不純物を容易に導入することができる。 Therefore, according to this embodiment, even without using a resist mask can be easily introduced impurity only in a predetermined region of the silicon film 20 and 30. それ故、オフセットゲート構造のTFT Therefore, TFT of offset gate structure
を製造するプロセスを簡略化できるので、アクティブマトリクス型液晶表示装置や電流駆動型発光素子を用いたアクティブマトリクス型表示装置の製造コストを低減することができる。 Since it is possible to simplify the process for producing, it is possible to reduce the manufacturing cost of the active matrix display device using an active matrix type liquid crystal display device or a current-driven light emitting element.

【0044】[実施の形態2の変形例]なお、上記形態では、不純物拡散源として不純物含有のシリケートガラスを用いたが、このような固体の不純物拡散源に代えて、液体の不純物拡散源を用いてもよい(請求項8、1 [0044] Modification of Embodiment 2] In the above embodiment, although using glass impurities contained as an impurity diffusion source, in place of such solid impurity diffusion source of the impurity diffusion source of liquid may be used (claim 8,1
1、12、15)。 1,12,15). たとえば、図2(C)を参照して説明した工程において、不純物含有のシリケートガラスの液状前駆体に代えて、液状のオキシ塩化リンをインクジェットヘッドHNから吐出して、シリコン膜20の露出部分全体、およびゲート電極13に対して液状不純物拡散源(オキシ塩化リン)を塗布した後、その塗布領域の所定領域のみにレーザ光を選択的に照射することによって、レーザ光が照射された領域のシリコン膜20のみに、液状不純物拡散源から不純物を拡散させてもよい。 For example, in the step described with reference to FIG. 2 (C), the place of the liquid precursor of silicate glass containing impurities, by discharging phosphorus oxychloride liquid from the inkjet head HN, the entire exposed portion of the silicon film 20 , and liquid impurity diffusion source with respect to the gate electrode 13 after applying (phosphorus oxychloride), by selectively irradiating a laser beam only in a predetermined area of ​​the coating region, region silicon irradiated with the laser beam only the membrane 20, may be diffused impurities from the liquid impurity diffusion source.

【0045】[その他の実施の形態]なお、レーザ光の照射であれば、半導体層表面の所定領域のみを容易に加熱できることを利用してレジストマスクを用いずに半導体層の所定領域のみに不純物を拡散させる方法としては、図3および図4に示す方法を用いてもよい。 [0045] [Other Embodiments] Incidentally, if the laser beam irradiation, impurities only in a predetermined region of the semiconductor layer without using a resist mask by using the fact that only a readily heat a predetermined region of the semiconductor layer surface as a method of diffusing, a method may be used as shown in FIGS.

【0046】図3に示す方法(請求項8、11、15) The method illustrated in FIG. 3 (claim 8,11,15)
では、図2(B)に示した工程までを行った後、透明基板10をオキシ塩化リン71(液状のN型の不純物拡散源)の中に浸漬する。 In, after up to the step shown in FIG. 2 (B), immersing the transparent substrate 10 in phosphorus oxychloride 71 (N-type impurity diffusion source of a liquid). そして、透明基板10に形成したシリコン膜20のうち、矢印LNでレーザ光の照射領域を示すように、ゲート電極13から所定の距離以上、離れている領域のみにレーザ光を照射する。 Then, in the silicon film 20 formed on the transparent substrate 10, as shown in the irradiation area of ​​the laser beam by an arrow LN, predetermined distance or more from the gate electrode 13 is irradiated with laser light only in the region apart. その結果、オキシ塩化リンからはシリコン膜20のレーザ光が照射された領域のみにリンイオンが拡散していき、ソース・ドレイン領域21が形成される。 As a result, the phosphorus oxychloride continue to diffuse phosphorus ions only in a region where the laser beam of the silicon film 20 is irradiated, the source and drain regions 21 are formed. 従って、レジストマスクなどを用いずに、不純物の導入されていないオフセット領域22を形成できるので、オフセットゲート構造のT Therefore, without using a resist mask, it is possible to form an offset region 22 which is not introduced impurities, an offset gate structure T
FT2を製造するプロセスを簡略化できる。 FT2 can simplify the process of producing.

【0047】図4に示す方法(請求項8、13、15) The method illustrated in FIG. 4 (claim 8,13,15)
では、図2(B)に示した工程までを行った後、透明基板10をフォスフィン72などのN型の不純物拡散ガス雰囲気中にセットする。 In, after up to the step shown in FIG. 2 (B), and sets the transparent substrate 10 in the N-type impurity diffusion gas atmosphere, such as phosphine 72. そして、透明基板10に形成したシリコン膜20のうち、矢印LNでレーザ光の照射領域を示すように、ゲート電極13から所定の距離以上、 Then, in the silicon film 20 formed on the transparent substrate 10, as shown in the irradiation area of ​​the laser beam by an arrow LN, predetermined distance or more from the gate electrode 13,
離れている領域のみに対して透光窓73からレーザ光を照射する。 Only the region away irradiating a laser beam from the transparent window 73 against. その結果、フォスフィン72からはシリコン膜20のレーザ光が照射された領域のみにリンイオンが拡散していき、ソース・ドレイン領域21が形成される。 As a result, the phosphine 72 continue to diffuse phosphorus ions only in a region where the laser beam of the silicon film 20 is irradiated, the source and drain regions 21 are formed. 従って、レジストマスクなどを用いずに、不純物の導入されていないオフセット領域22を形成できるので、オフセットゲート構造のTFT2を製造するプロセスを簡略化できる。 Therefore, without using a resist mask, it is possible to form an offset region 22 which is not introduced impurities can simplify the process of manufacturing the TFT2 offset gate structure. なお、N型の不純物拡散ガスとしてはアルシンなどを用いることができ、P型の不純物拡散ガスとしてはジボランなどを用いることができる。 As the N-type impurity diffusion gas can be used as the arsine, or the like can be used diborane as a P-type impurity diffusion gas.

【0048】なお、オフセット領域とすべき部分など不純物の拡散をより厳密に避けたい領域には、図1(B) [0048] Incidentally, in the area to avoid the diffusion of the impurities such as parts to be offset region more precisely, and FIG. 1 (B)
および図2(B)に示す工程を終えた時点で、図5に示すように、シリコン酸化膜25、35を形成しておき、 And at the time of completion of the step shown in FIG. 2 (B), as shown in FIG. 5, previously formed silicon oxide film 25, 35,
しかる後に、図1(C)および図2(C)に示す工程以降の各工程を行ってもよい。 Thereafter, the steps may be performed after the step shown in FIG. 1 (C) and FIG. 2 (C).

【0049】上記形態は、いずれもオフセットゲート構造のTFT2、3を形成することを目的に本発明を適用したが、その他の半導体素子(半導体装置)を製造するのに本発明を適用してもよいことは勿論である(請求項16)。 [0049] The above embodiment has both the application of the present invention for the purpose of forming a TFT2,3 offset gate structure, even by applying the present invention to manufacture other semiconductor devices (semiconductor devices) good it is a matter of course (claim 16).

【0050】また、N型不純物を含有するシリケートガラスとしては、リンガラスに代えて、砒素含有のシリケートガラスなどを用いてもよい。 [0050] As the silicate glass containing N-type impurity, instead of the phosphorus glass, or the like may be used silicate glass of arsenic-containing.

【0051】 [0051]

【発明の効果】以上説明したように、本発明に係る半導体層への不純物の導入方法、および薄膜トランジスタ並びに半導体装置の製造方法では、インクジェット法やレーザアニールといった半導体層表面に選択的な処理を容易に行うことのできる手法を用いているので、レジストマスクなどを用いなくても、半導体層の所定領域に不純物の導入を選択的に行うことができる。 As described above, according to the present invention, a method introducing impurities into the semiconductor layer according to the present invention, and the manufacturing method of a thin film transistor and a semiconductor device, a selective treatment on the semiconductor layer surface, such as an ink-jet method or a laser annealing easily because of the use of techniques that can be performed, without using a resist mask, it is possible to selectively perform the introduction of impurities into predetermined regions of the semiconductor layer. 従って、オフセットゲート構造のTFTなどの製造プロセスや、同一の基板上への導電型の異なるTFTの製造ロセスを簡略化できるので、アクティブマトリクス型液晶表示装置、あるいは薄膜EL素子や薄膜LED素子のような電流駆動型発光素子を用いたアクティブマトリクス型表示装置の製造コストを低減することができる。 Accordingly, and manufacturing processes such as TFT offset gate structure, it is possible to simplify the manufacturing processes of the different conductivity type TFT in the same substrate, the active matrix type liquid crystal display device, or as a thin-film EL elements and thin-film LED element the manufacturing cost of the active matrix display device can be reduced with a current-driven light emitting element.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】(A)〜(F)は、本発明の実施の形態1に係る不純物の導入方法を用いたTFTの製造方法を示す工程断面図である。 [1] (A) ~ (F) are process sectional views showing a method of manufacturing a TFT using a method of introducing impurities of a first embodiment of the present invention.

【図2】(A)〜(F)は、 本発明の実施の形態2に係る不純物の導入方法を用いたTFTの製造方法を示す工程断面図である。 [2] (A) ~ (F) are process sectional views showing a method of manufacturing a TFT using a method of introducing impurities of a second embodiment of the present invention.

【図3】本発明を適用した別の不純物の導入方法を示す工程断面図である。 3 is a cross-sectional views illustrating a method of introducing different impurities according to the present invention.

【図4】本発明を適用したさらに別の不純物の導入方法を示す工程断面図である。 Sectional views showing the steps of a method of introducing yet another impurity according to the invention; FIG.

【図5】本発明に係る不純物の導入方法を行う際に、所定領域に対する不純物の拡散をより確実に避ける方法を示す工程断面図である。 When performing a method of introducing impurities of the present invention; FIG is a process cross-sectional views showing a method of avoiding the diffusion of the impurity to a given region more reliably.

【符号の説明】 DESCRIPTION OF SYMBOLS

2 N型のTFT 3 P型のTFT 7 PSG膜(N型の不純物拡散源) 8 BSG膜(P型の不純物拡散源) 10 透明基板 11 下地保護膜 12 ゲート絶縁膜 13 ゲート電極 14 層間絶縁膜 15 ソース・ドレイン電極 20 N型TFT形成用のシリコン膜(半導体層) 21 N型TFTのソース・ドレイン領域 22 N型TFTのオフセット領域 30 P型のTFT形成用のシリコン膜(半導体層) 31 P型TFTのソース・ドレイン領域 32 P型TFTのオフセット領域 71 オキシ塩化リン(液状のN型の不純物拡散源) 72 フォスフィン(N型の不純物拡散ガス) HN、HP インクジェットヘッド LN、LP レーザ光の照射領域 2 N type TFT 3 P-type TFT 7 PSG film (N-type impurity diffusion source) of 8 BSG film (P-type impurity diffusion source) 10 transparent substrate 11 underlying the protective film 12 a gate insulating film 13 gate electrode 14 interlayer insulating film 15 drain electrode 20 N-type TFT forming silicon film (semiconductor layer) of 21 N-type TFT source-drain regions 22 N-type TFT of the offset region 30 P type silicon film for TFT formation (semiconductor layer) 31 P type source and drain regions 32 offset region 71 of phosphorus oxychloride P-type TFT of the TFT (N-type impurity diffusion source of liquid) 72 phosphine (N-type impurity diffusion gas) HN, HP ink-jet head LN, irradiation of the LP laser beam region

Claims (16)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 インクジェットヘッドから半導体層表面に向けてN型あるいはP型の不純物を含む液状物を吐出して不純物拡散源を前記半導体層表面の所定領域に形成した後、該不純物拡散源から不純物を前記半導体層中に拡散させることを特徴とする半導体層への不純物の導入方法。 [Claim 1] After toward the inkjet head surface of the semiconductor layer discharging a liquid containing an N-type or P-type impurities impurity diffusion source is formed on a predetermined region of the semiconductor layer surface, from the impurity diffusion source method for introducing impurities into the semiconductor layer, characterized in that impurities are diffused into the semiconductor layer.
  2. 【請求項2】 請求項1において、前記インクジェットヘッドからは、前記半導体層表面に向けて、N型の不純物を含有する液状物、およびP型の不純物を含有する液状物をそれぞれ吐出することにより、N型の不純物を含有する不純物拡散源、およびP型の不純物を含有する不純物拡散源を異なる半導体層表面にそれぞれ形成した後、前記半導体層表面に形成した各不純物拡散源から不純物を前記半導体層中に拡散させることを特徴とする半導体層への不純物の導入方法。 2. The method of claim 1, from the ink-jet head toward the surface of the semiconductor layer, a liquid containing the N-type impurity, and a liquid containing a P-type impurity by ejecting each , impurity diffusion source containing N-type impurities, and after forming the respective impurity diffusion source containing the P-type impurity in different semiconductor layer surface, the semiconductor impurities from the impurity diffusion source formed in the semiconductor layer surface method for introducing impurities into the semiconductor layer, characterized in that to diffuse into the layer.
  3. 【請求項3】 請求項1または2において、前記不純物拡散源は、前記液状物から形成された不純物含有のシリケートガラスであることを特徴とする半導体層への不純物の導入方法。 3. An apparatus according to claim 1 or 2, wherein the impurity diffusion source, method of introducing impurities into the semiconductor layer, which is a silicate glass containing impurities formed from the liquid.
  4. 【請求項4】 請求項1または2において、前記不純物拡散源は、前記液状物が液状のまま前記半導体層表面に付着した液状不純物拡散源であることを特徴とする半導体層への不純物の導入方法。 4. The method of claim 1 or 2, wherein the impurity diffusion source, the introduction of impurities into the semiconductor layer, wherein the liquid material is a liquid impurity diffusion source attached to the semiconductor layer surface remains liquid Method.
  5. 【請求項5】 請求項1ないし4のいずれかにおいて、 5. The one of claims 1 to 4,
    前記不純物の拡散は、熱アニールにより行うことを特徴とする半導体層への不純物の導入方法。 Diffusion of the impurity, method of introducing impurities into the semiconductor layer and performing a thermal annealing.
  6. 【請求項6】 請求項1ないし4のいずれかにおいて、 6. In any one of claims 1 to 4,
    前記不純物の拡散は、前記半導体層表面に対するレーザ光の照射により行うことを特徴とする半導体層への不純物の導入方法。 Diffusion of the impurity, method of introducing impurities into the semiconductor layer, characterized in that performed by the irradiation of the laser beam with respect to the semiconductor layer surface.
  7. 【請求項7】 請求項6において、前記レーザ光の照射は、前記半導体層表面の所定領域のみにレーザ光を照射し、レーザ光が照射された領域のみに前記不純物拡散源から不純物を拡散させることを特徴とする半導体層への不純物の導入方法。 7. The method of claim 6, irradiation of the laser beam, said laser beam is irradiated only in a predetermined region of the semiconductor layer surface, to diffuse impurities from the impurity diffusion source only in a region irradiated with the laser beam method for introducing impurities into the semiconductor layer, characterized in that.
  8. 【請求項8】 半導体層表面にN型あるいはP型の不純物拡散源を接触させ、この状態で前記半導体層表面の所定領域のみにレーザ光を照射して、前記半導体層のレーザ光が照射された領域のみに前記不純物拡散源から不純物を拡散させることを特徴とする半導体層への不純物の導入方法。 8. The semiconductor layer surface contacting the N-type or P-type impurity diffusion source, is irradiated with a laser beam only in a predetermined region of the semiconductor layer surface in this state, the laser beam of the semiconductor layer is irradiated method for introducing impurities into the semiconductor layer, characterized in that to diffuse only impurity from the impurity diffusion source regions.
  9. 【請求項9】 請求項8において、前記不純物拡散源は、N型あるいはP型の不純物を含有した状態で前記半導体層表面に形成されたシリケートガラス膜であることを特徴とする半導体層への不純物の導入方法。 9. The method of claim 8, wherein the impurity diffusion source, to the semiconductor layer, which is a silicate glass film formed on the semiconductor layer surface while containing an N-type or P-type impurities method of introducing impurities.
  10. 【請求項10】 請求項9において、前記シリケートガラスを、インクジェットヘッドから前記半導体層表面に向けてシリケートガラスの液状前駆体を吐出することにより形成することを特徴とする半導体層への不純物の導入方法。 10. The method of claim 9, the silicate glass, the introduction of impurities into the semiconductor layer and forming by ejecting liquid precursor of glass toward the semiconductor layer surface from the ink jet head Method.
  11. 【請求項11】 請求項8において、前記不純物拡散源は、N型あるいはP型の不純物を含む液状不純物拡散源であることを特徴とする半導体層への不純物の導入方法。 11. The method of claim 8, wherein the impurity diffusion source, method of introducing impurities into the semiconductor layer, which is a liquid diffusion source containing N-type or P-type impurities.
  12. 【請求項12】 請求項11において、前記液状不純物拡散源を、インクジェットヘッドから前記半導体層表面に向けて吐出し、当該半導体層表面に付着させることを特徴とする半導体層への不純物の導入方法。 12. The method of claim 11, said liquid diffusion source, discharged from an inkjet head toward the surface of the semiconductor layer, a method of introducing impurities into the semiconductor layer, characterized in that to attach to the surface of the semiconductor layer .
  13. 【請求項13】 請求項8において、前記不純物拡散源は、N型あるいはP型の不純物を含む不純物拡散ガスであることを特徴とする半導体層への不純物の導入方法。 13. The method of claim 8, wherein the impurity diffusion source, method of introducing impurities into the semiconductor layer, which is a diffusion gas including N type or P type impurities.
  14. 【請求項14】 請求項1ないし13のいずれかにおいて、前記半導体層表面のうち、不純物の拡散を避けたい領域にはシリコン酸化膜を形成しておくことを特徴とする半導体層への不純物の導入方法。 14. In any one of claims 1 to 13, wherein the semiconductor layer surface, the area you want to avoid diffusion of the impurities of the impurity into the semiconductor layer, characterized in that to form a silicon oxide film introduction method.
  15. 【請求項15】 請求項1ないし14のいずれかに規定する半導体層への不純物の導入方法を用いてソース・ドレイン領域を形成することを特徴とする薄膜トランジスタの製造方法。 15. The method of manufacturing the thin film transistor and forming a source and drain regions using the method of introducing impurities into the semiconductor layer to be defined in any of claims 1 to 14.
  16. 【請求項16】 請求項1ないし14のいずれかに規定する半導体層への不純物の導入方法を用いたことを特徴とする半導体装置の製造方法。 16. A method of manufacturing a semiconductor device characterized by using the method of introducing impurities into the semiconductor layer to be defined in any of claims 1 to 14.
JP5246098A 1998-03-04 1998-03-04 Method for introducing impurity to semiconductor layer, and manufacture of thin-film transistor and semiconductor device Granted JPH11251259A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5246098A JPH11251259A (en) 1998-03-04 1998-03-04 Method for introducing impurity to semiconductor layer, and manufacture of thin-film transistor and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5246098A JPH11251259A (en) 1998-03-04 1998-03-04 Method for introducing impurity to semiconductor layer, and manufacture of thin-film transistor and semiconductor device

Publications (1)

Publication Number Publication Date
JPH11251259A true true JPH11251259A (en) 1999-09-17

Family

ID=12915341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5246098A Granted JPH11251259A (en) 1998-03-04 1998-03-04 Method for introducing impurity to semiconductor layer, and manufacture of thin-film transistor and semiconductor device

Country Status (1)

Country Link
JP (1) JPH11251259A (en)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005055178A1 (en) * 2003-12-02 2005-06-16 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and television apparatus
JP2006133762A (en) * 2004-10-08 2006-05-25 Semiconductor Energy Lab Co Ltd Manufacturing method of display device
US7223641B2 (en) 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
US7273773B2 (en) 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
JP2007335870A (en) * 2006-06-12 2007-12-27 Kovio Inc Printed, self-aligned, top gate thin film transistor
EP1890322A2 (en) 2006-08-15 2008-02-20 Kovio, Inc. Printed dopant layers
US7365805B2 (en) 2004-01-26 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television receiver
US7371625B2 (en) 2004-02-13 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system
US7374977B2 (en) 2003-12-17 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Droplet discharge device, and method for forming pattern, and method for manufacturing display device
US7439086B2 (en) 2003-11-14 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
US7470604B2 (en) 2004-10-08 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7491590B2 (en) 2004-05-28 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor in display device
US7582904B2 (en) 2004-11-26 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and method for manufacturing thereof, and television device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP2009253145A (en) * 2008-04-09 2009-10-29 Tokyo Ohka Kogyo Co Ltd Preprocessing method in forming diffusion layer
US7615488B2 (en) 2004-03-19 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television device
US7635889B2 (en) 2005-01-28 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7642038B2 (en) 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US7687326B2 (en) 2004-12-17 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7759735B2 (en) 2004-08-20 2010-07-20 Semiconductor Energy Laboratory Co., Ltd. Display device provided with semiconductor element and manufacturing method thereof, and electronic device installed with display device provided with semiconductor element
US7812355B2 (en) 2004-03-03 2010-10-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US7820465B2 (en) 2006-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a circuit pattern, a thin film transistor and an electronic appliance
US7951710B2 (en) 2004-02-17 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and display device
US8247965B2 (en) 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
US8304780B2 (en) 2006-08-15 2012-11-06 Kovio, Inc. Printed dopant layers
US8796125B2 (en) 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
US9196641B2 (en) 2006-08-15 2015-11-24 Thin Film Electronics Asa Printed dopant layers
WO2016010332A1 (en) * 2014-07-17 2016-01-21 동국대학교 산학협력단 Method for manufacturing transistor according to selective printing of dopant
WO2016059754A1 (en) * 2014-10-16 2016-04-21 国立研究開発法人科学技術振興機構 Field-effect transistor

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247965B2 (en) 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
US7439086B2 (en) 2003-11-14 2008-10-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
US8742421B2 (en) 2003-12-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and television apparatus
WO2005055178A1 (en) * 2003-12-02 2005-06-16 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and television apparatus
US7374977B2 (en) 2003-12-17 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Droplet discharge device, and method for forming pattern, and method for manufacturing display device
US7273773B2 (en) 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
US7365805B2 (en) 2004-01-26 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television receiver
US7993993B2 (en) 2004-01-26 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television receiver
US7939888B2 (en) 2004-01-26 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Display device and television device using the same
US7732818B2 (en) 2004-01-26 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television receiver
US7371625B2 (en) 2004-02-13 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system
US7776667B2 (en) 2004-02-13 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system
US8318601B2 (en) 2004-02-17 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and display device
US7951710B2 (en) 2004-02-17 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and display device
US7812355B2 (en) 2004-03-03 2010-10-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US7615488B2 (en) 2004-03-19 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television device
US7642038B2 (en) 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US8222636B2 (en) 2004-03-24 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US7223641B2 (en) 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
US7491590B2 (en) 2004-05-28 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor in display device
US8912546B2 (en) 2004-05-28 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
US8003420B2 (en) 2004-08-20 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Display device provided with semiconductor element and manufacturing method thereof, and electronic device installed with display device provided with semiconductor element
US7759735B2 (en) 2004-08-20 2010-07-20 Semiconductor Energy Laboratory Co., Ltd. Display device provided with semiconductor element and manufacturing method thereof, and electronic device installed with display device provided with semiconductor element
US7470604B2 (en) 2004-10-08 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP2006133762A (en) * 2004-10-08 2006-05-25 Semiconductor Energy Lab Co Ltd Manufacturing method of display device
US7582904B2 (en) 2004-11-26 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and method for manufacturing thereof, and television device
US7687326B2 (en) 2004-12-17 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7635889B2 (en) 2005-01-28 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US9356152B2 (en) 2005-01-28 2016-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7820465B2 (en) 2006-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a circuit pattern, a thin film transistor and an electronic appliance
US8796125B2 (en) 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
JP2007335870A (en) * 2006-06-12 2007-12-27 Kovio Inc Printed, self-aligned, top gate thin film transistor
EP1890322A3 (en) * 2006-08-15 2012-02-15 Kovio, Inc. Printed dopant layers
US8304780B2 (en) 2006-08-15 2012-11-06 Kovio, Inc. Printed dopant layers
JP2008103686A (en) * 2006-08-15 2008-05-01 Kovio Inc Printed dopant layer
EP1890322A2 (en) 2006-08-15 2008-02-20 Kovio, Inc. Printed dopant layers
US9196641B2 (en) 2006-08-15 2015-11-24 Thin Film Electronics Asa Printed dopant layers
JP2009253145A (en) * 2008-04-09 2009-10-29 Tokyo Ohka Kogyo Co Ltd Preprocessing method in forming diffusion layer
WO2016010332A1 (en) * 2014-07-17 2016-01-21 동국대학교 산학협력단 Method for manufacturing transistor according to selective printing of dopant
US9997709B2 (en) 2014-07-17 2018-06-12 Dongguk University Industry-Academic Cooperation Foundation Method for manufacturing transistor according to selective printing of dopant
WO2016059754A1 (en) * 2014-10-16 2016-04-21 国立研究開発法人科学技術振興機構 Field-effect transistor

Similar Documents

Publication Publication Date Title
US5786241A (en) Method for forming a thin film semiconductor device utilizing a gate and gate side walls as masks
US5977559A (en) Thin-film transistor having a catalyst element in its active regions
US5543352A (en) Method for manufacturing a semiconductor device using a catalyst
US6168980B1 (en) Semiconductor device and method for forming the same
US5619044A (en) Semiconductor device formed with seed crystals on a layer thereof
US5940690A (en) Production method for a thin film semiconductor device with an alignment marker made out of the same layer as the active region
US20020066902A1 (en) Method of fabricating thin film transistor
US5942768A (en) Semiconductor device having improved crystal orientation
US5580801A (en) Method for processing a thin film using an energy beam
US6162667A (en) Method for fabricating thin film transistors
US5821562A (en) Semiconductor device formed within asymetrically-shaped seed crystal region
US6027987A (en) Method of manufacturing a crystalline semiconductor
JP2003050405A (en) Thin film transistor array, its manufacturing method and display panel using the same array
JPH0878329A (en) Manufacture of semiconductor device
JPH10247735A (en) Manufacture of semiconductor device
US20060040429A1 (en) Fabrication method of thin film transistor
US20050161836A1 (en) Alignment method, method for manufacturing a semiconductor device, substrate for a semiconductor device, electronic equipment
JPH07130652A (en) Manufacture of semiconductor
JPH07183540A (en) Semiconductor device and manufacture thereof
US20050275019A1 (en) Thin film transistor and method of fabricating the same
JP2001189462A (en) Manufacturing method of semiconductor device
JP2002231628A (en) Method of forming semiconductor thin film, method of manufacturing semiconductor device, device used for carrying out the same, and electro-optical device
US20080135890A1 (en) Field-Effect Transistor and Method of Manufacturing Same
US20060060848A1 (en) Semiconductor device and method of fabricating a ltps film
JPH06318701A (en) Semiconductor circuit and its manufacture

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20051003

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070619