JPH11249621A

JPH11249621A - 表示装置の駆動回路

Info

Publication number: JPH11249621A
Application number: JP4756798A
Authority: JP
Inventors: Naoaki Furumiya; 直明古宮
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1998-02-27
Filing date: 1998-02-27
Publication date: 1999-09-17

Abstract

(57)【要約】【課題】デジタルドライバー内蔵の表示装置を提供す
る。【解決手段】第１及び第２のアナログスイッチ11,12
からなるデータ切換回路10に、表示画素を点灯また非点
灯とする原信号V1,V2及びビデオデータが供給されてい
る。ビデオデータDATAに基づいて原画信号V1,V2のいず
れかを選択して出力することにより、原画信号をビデオ
信号としてビデオライン70に送出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示装置の駆動回
路に関する。

【０００２】

【従来の技術】液晶表示装置（ＬＣＤ）、有機エレクト
ロルミネッセンス（ＥＬ）ディスプレイ、プラズマディ
スプレイ等、フラットパネルディスプレイの開発が盛ん
に行われている。中でも、ＬＣＤは薄型、低消費電力の
点で優れており、ＡＶ機器、ＯＡ機器の分野におけるモ
ニターディスプレイの主流となっている。

【０００３】ＬＣＤは一対の対向基板間に液晶を封入を
してなる。各基板の対向内面には、液晶に電界を付与し
て駆動するための電極が多数が形成されており、液晶を
誘電層にしたコンデンサとして表示画素が構成されてい
る。表示画素がマトリクス（行列）状に配列されたマト
リクス型ＬＣＤとして、対向基板間に互いに交差するよ
うに配置された帯状電極の対向部にて表示画素を構成し
た単純マトリクスや、表示画素毎に独立したコンデンサ
を形成し、各々にスイッチング素子である薄膜電界効果
型トランジスタ（ＴＦＴ）を接続形成してなるアクティ
ブマトリクスがある。単純マトリクス型は、比較的簡易
な構造で、低コストの利点があり、グラフィック表示に
適しており、パーソナルコンピュータ等のディスプレイ
に多く採用されている。アクティブマトリクス型は、コ
ストは高いが高画質の動画表示を行えるため、現在で
は、ＣＲＴ方式と並び、ディスプレイの主流となってい
る。

【０００４】アクティブマトリクス型ＬＣＤにおいて、
ＴＦＴとして、それまで能動層に用いられた非晶質半導
体、特に、アモルファスシリコン（ａ−Ｓｉ）に換わ
り、多結晶半導体、特に、ポリシリコン（ｐ−Ｓｉ）を
用いることでスイッチング動作速度が上昇し、これに伴
い、ＴＦＴの小型による有効表示領域の拡大、あるい
は、表示素子の小型化による高精細化等が達成され、極
めて高い画質を得るに至っている。更に、表示素子を駆
動するためのドライバー回路は、表示素子よりも高速動
作が要求されるが、ｐ−ＳｉＴＦＴによりＣＭＯＳを形
成することが可能となり、ドライバー回路を同一基板上
に一体的に作り込むことができる。このような、ドライ
バー内蔵型ＬＣＤは、別途ドライバーＩＣを製造し、こ
れを取り付ける手間が省けるため、製造コストが低く、
また、表示画面周辺の額縁部を小さくすることができる
などの利点があり、量産化が望まれている。

【０００５】図５に、従来のドライバー内蔵型ＬＣＤの
構成を示す。図の上段はドレインドライバー部であり、
水平シフトレジスタ（２５０）、ビデオライン（２７
１，２７２）及びサンプリングスイッチ（２６１，２６
２，…）よりなる。図の中段はＤ／Ａコンバータ部であ
り、電荷供給用キャパシタ（２０２，２０６）、アナロ
グスイッチ（２０３，２０７）及び電荷保持キャパシタ
（２１０）からなる。また、図の下段は表示画素部であ
り、ゲートライン（８０…）とドレインライン（７１，
７２，…）とが交差配置され、各交差部には、ＴＦＴ
（９０）とこれに接続された液晶容量（９１）と補助容
量（９２）が形成されている。なお、ここでは、簡単の
ため２ビット４階調の例を示しており、ビデオライン
（２７１，２７２）は、各ビットが割り当てられる２本
となっている。

【０００６】この構成で、水平シフトレジスタ（２５
０）がスタートされると同時に、各ビデオライン（２７
１，２７２）にデジタルビデオデータDATA1,DATA2が供
給される。まず、１列目において、水平シフトレジスタ
（２５０）の出力段S/Rから出力されたサンプリングパ
ルスSP1により２つのサンプリングスイッチ（２６１）
がオンされる。このとき、ビデオライン（２７１，２７
２）には、点灯すべき画素に対応してビデオデータDATA
1,2が供給されており、このデータがハイであるかロウ
であるかにより、２つのアナログスイッチ（２０３，２
０７）がオンされるかオフされる。一方、電荷供給用キ
ャパシタ（２０２，２０６）はビットに応じて容量値が
変えられており（Ｃ１，Ｃ２）、この結果、これら電荷
供給用キャパシタ（２０２，２０６）に保持された異な
る量の電荷が、オンされたアナログスイッチ（２０３，
２０７）を介して伝送され、電荷保持キャパシタ（２１
０）が充電される。電荷保持キャパシタ（２１０）に充
電されて得られた電圧は、アナログの画素信号として、
ドレインライン（７１）に送出される。続く、２列目
も、水平シフトレジスタ（２５０）の出力段S/Rよりサ
ンプリングパルスSP2が出力され、１列目と同様に、電
荷保持キャパシタ（２１０）に電荷が充電されて、画素
信号がドレインライン（７２）に送出される。

【０００７】なお、電荷供給用キャパシタ（２０２，２
０６）に接続された第１の電源線（２２１）及び第２の
電源線（２２２）には、各々、交互に置換する電圧Ｖo
及び電圧Ｖcが与えられており、第２の電荷保持キャパ
シタ（２１０）へ充電する電荷の極性を変えることでに
より、画素信号の極性を反転することができるにように
なっている。

【０００８】以上のように、図５に示したＬＣＤでは、
デジタル信号として入力されたビデオデータDATA1,2
が、ＬＣＤに内蔵されたＤ／Ａコンバータによりアナロ
グの画素信号に変換されて各表示画素へ供給され、表示
が行われる。従って、デジタルで発信された信号や、デ
ジタルにて信号処理を行った信号を直接にＬＣＤに供給
することができるので、Ｄ／Ａコンバータが不要とな
り、外付け部分の回路規模が縮小される。このため、デ
ジタルスチルカメラ等、携帯用デジタル製品に最適なデ
ィスプレイが得られる。

【０００９】

【発明が解決しようとする課題】しかしながら、図５に
示すＬＣＤでは、一列毎に、Ｄ／Ａコンバータが内蔵さ
れており、ＬＣＤ基板上に形成する回路規模が大きい。
これらの回路は、表示画素部のＴＦＴ（９０）と同じｐ
−ＳｉＴＦＴにより形成されるが、ＴＦＴ素子が飛躍的
に多くなり、これらＴＦＴ素子の一つでも不良となる
と、表示装置全体が不良となってしまう。このため、歩
留まりの低下や、製造コストの増大が問題となってい
た。更に、ビット数が多くなると、各列のＤ／Ａコンバ
ータの回路規模がより大きくなるので上述の問題は更に
顕著となる。

【００１０】

【課題を解決するための手段】本発明は前述の課題に鑑
みて成され、表示画素が行列状に配列されてなり、前記
表示画素を点灯または非点灯とする画素信号をビデオ信
号よりサンプリングして対応する前記各表示画素に供給
する表示装置の駆動回路において、前記表示画素を点灯
する振幅を有する第１の原信号と、非点灯とする振幅を
有する第２の原信号が供給され、入力されたデジタルビ
デオデータに基づいて前記第１の原信号と前記第２の原
信号のいずれかを選択して切り換え出力するデータ切換
回路を有し、このデータ切換回路からの出力を前記ビデ
オ信号として前記表示装置に送出する構成である。

【００１１】このように、入力デジタルビデオデータを
Ｄ／Ａ変換してビデオ信号を生成しているので、各列毎
にＤ／Ａ変換器を作り込むこと必要が無く、全体の回路
規模が縮小される。特に、前記表示画素を点灯する第１
の正電圧と負電圧、及び、非点灯とする第２の正電圧と
負電圧が供給され、所定期間毎に、前記第１及び第２の
正電圧、または、前記第１及び第２の負電圧を選択して
切り換えることにより、前記第１の原信号及び第２の原
信号を出力する原信号発生回路を有する構成である。

【００１２】これにより、簡易な回路構成で画素信号の
ビデオ信号の極性反転が可能となるとともに、原信号を
作成する必要も無くなり、外部の回路規模が縮小され
る。また、表示画素が行列状に配列されてなり、前記表
示画素を点灯または非点灯とする画素信号をビデオ信号
よりサンプリングして対応する前記各表示画素に供給す
る表示装置の駆動回路において、前記表示画素を点灯ま
たは非点灯とする２のｎ乗個の原信号が供給され、入力
されたｎビットのデジタルビデオデータに基づいて前記
２のｎ乗個の原信号よりいずれか一つを選択して切り換
え出力するデータ切換回路を有し、このデータ切換回路
からの出力を前記ビデオ信号として前記表示装置に送出
する構成である。

【００１３】このように、入力デジタルビデオデータを
Ｄ／Ａ変換してビデオ信号を生成しているので、各列毎
にＤ／Ａ変換器を作り込むこと必要が無く、全体の回路
規模が縮小される。特に、ｍ個の前記データ切換回路、
及び、前記デジタルビデオデータを表示画素毎にｍ系列
に分割し、かつ、その周波数を１／ｍ倍に伸長する分割
伸長回路を有し、この分割伸長されたｍ個の各デジタル
ビデオデータに基づいて、前記表示画素にｍ列毎に対応
するｍ系列のビデオ信号を前記表示装置に供給する構成
である。

【００１４】これにより、データ切換回路に要求される
動作速度が低下し、表示画素部とともに、駆動回路部を
同一基板上に一体的に形成した表示装置において、高精
細化が実現される。

【００１５】

【発明の実施の形態】図１は、本発明の第１の実施の形
態にかかる表示装置の駆動回路の構成図である。図の右
側上部は、ドレインドライバー部であり、水平シフトレ
ジスタ（５０）、サンプリングスイッチ（６１，６２，
６３，…）及びビデオデータライン（７０）よりなる。
図の右側下部は、表示画素部であり、ゲートライン（８
０…）とドレインライン（７１，７２，７３，…）とが
交差配置され、各交差部には、ＴＦＴ（９０）とこれに
接続された液晶容量（９１）と補助容量（９２）が形成
されている。（１０）は本発明のデータ切換回路であ
り、第１及び第２のアナログスイッチ（１１，１２）と
インバータ（１３）からなる。

【００１６】データ切換回路（１０）の２つの供給端子
（１５，１６）には、ビデオデータ信号となる第１の原
信号Ｖ1及び第２の原信号Ｖ2が供給されている。但し、
第１の原信号Ｖ1の振幅は表示画素を点灯する閾値以上
であり、第２の原信号Ｖ2の振幅は表示画素を点灯する
閾値以下である。供給端子（１５，１６）に供給された
これら第１及び第２の原信号Ｖ1，Ｖ2は、第１及び第２
のアナログスイッチ（１１，１２）に供給される。一
方、データ切換回路（１０）のデータ入力端（１５）に
は、１ビットのデジタル信号であるビデオデータDATAが
入力される。このビデオデータDATA及び反転ビデオデー
タは、各々、第１及び第２のアナログスイッチ（１１，
１２）のオン・オフを制御する。つまり、ある画素期間
において、ビデオデータDATAがハイレベルの場合、第１
のアナログスイッチ（１１）がオンし、第１の原信号Ｖ
1がビデオライン（７０）に送出され、続く、画素期間
において、ビデオデータDATAがロウレベルとなると、第
２のアナログスイッチ（１２）がオンし、第２の原信号
Ｖ2がビデオライン（７０）に送出される。このよう
に、点灯すべき画素に対応するタイミングで第１の原信
号Ｖ1が送出され、非点灯とすべき画素に対応するタイ
ミングで第２の原信号Ｖ2が送出されることで、ビデオ
信号がビデオライン（７０）に供給される。更に、この
ビデオ信号は、水平シフトレジスタ（５０）より出力さ
れたサンプリングパルスSP1,2,3,…により制御されて、
順次にオンされたサンプリングスイッチ（６１，６２，
６３，…）によりサンプリングされる。このようにサン
プリングされた画素信号は、各ドレインライン（７０）
より、選択された行毎にオンされたＴＦＴ（９０）を介
して各表示画素の液晶容量（９１）に印加される。この
画素信号が第１の原信号Ｖ1であるときはその画素は点
灯され、第２の原信号であるときはその画素は非点灯と
される。

【００１７】なお、データ切換回路（１０）は、水平シ
フトレジスタ（５０）、サンプリングスイッチ（６１，
６２，６３，…）と同様、表示画素部のＴＦＴ（９０）
と同じｐ−ＳｉＴＦＴにより同一基板上に形成されてい
る。本実施の形態では、表示画素は、点灯かまたは非点
灯の２階調表示であるが、アクティブマトリクス方式に
より、デューティ比１００％の駆動を行うことができる
ので、単純マトリクス方式よりも、高い画質が得られ
る。

【００１８】このように本発明では、デジタル信号で送
られてきたビデオデータ信号を、直接に入力することが
できる。しかも、各列毎にＤ／Ａコンバータを設ける必
要がないので、ＬＣＤに内蔵される回路規模が縮小され
る。更に、Ｄ／Ａ変換器や出力バッファを搭載する代わ
りに、外部で原信号Ｖ1，Ｖ2を発生するのみでよく、消
費電力が大幅に低減される。

【００１９】図２は、本発明の第２の実施の形態にかか
る表示装置の駆動回路の構成図である。本実施の形態で
は、データ切換回路（１０）に原信号を供給するための
原信号発生回路（３０）が設けられている。原信号発生
回路（３０）は、第１から第４のトランジスタ（３１，
３２，３３，３４）からなる。原信号発生回路（３０）
の第１から第４の供給端子（３５，３６，３７，３８）
には、各々、ハイレベルの正の原電圧ＶC+ＶH、ロウレ
ベルの正の原電圧ＶC+ＶL、ロウレベルの負の原電圧ＶC
-ＶL、ハイレベルの負の原電圧ＶC-ＶHが供給されてい
る。また、原信号発生回路（３０）の入力端子（３９）
には極性反転信号例えば水平クロックパルスHCKが入力
されている。

【００２０】この構成で、水平クロックパルスHCKの極
性が正の期間は、第１及び第２のトランジスタ（３１，
３２）がオンする。従って、ハイレベルの正の原電圧Ｖ
C+ＶHが第１のトランジスタ（３１）を介して、正極性
の第１の原信号Ｖ1として、データ切換回路（１０）の
第１のアナログスイッチ（１１）へ供給される。また、
ロウレベルの正の原電圧ＶC+ＶLが第２のトランジスタ
（３２）を介して、正極性の第２の原信号Ｖ2として、
データ切換回路（１０）の第２のアナログスイッチ（１
２）へ供給される。水平クロックパルスHCKの極性が負
の期間は、第３及び第４のトランジスタ（３３，３４）
がオンする。従って、ハイレベルの負の原電圧ＶC-ＶH
が第４のトランジスタ（３４）を介して、負極性の第１
の原信号Ｖ1として、データ切換回路（１０）の第１の
アナログスイッチ（１１）へ供給される。また、ロウレ
ベルの負の原電圧ＶC-ＶLのが第３のトランジスタ（３
３）を介して、負極性の第２の原信号Ｖ2として、デー
タ切換回路（１０）の第２のアナログスイッチ（１２）
へ供給される。

【００２１】このように、データ切換回路（３０）より
発生される原信号Ｖ1，Ｖ2は、水平クロックパルスHCK
の極性の反転に従って水平期間毎に極性が反転するの
で、行毎に表示画素へ印加する画素信号の極性が異なる
ライン反転駆動が実現される。但し、本発明では、これ
に限定されることはなく、原信号発生回路（３０）の入
力端子（３９）に供給する信号は、垂直クロックパルス
でもよく、また、ドットクロックパルスでもよい。これ
により、フィールド毎、フレーム毎、あるいは、ドット
毎に表示画素へ供給される画素信号の極性が異なるフィ
ールド反転駆動、フレーム反転駆動、あるいは、ドット
反転駆動が実現される。

【００２２】なお、原信号発生回路（３０）は、データ
切換回路（１０）等と同様に、同一基板上に形成された
ｐ−ＳｉＴＦＴにより形成することができる。この構成
では、外部で原信号Ｖ1，Ｖ2を発生させる必要が無く、
外部で、原電圧ＶC，ＶH，ＶLを発生させるのみでよ
く、外付けの回路規模が更に縮小される。

【００２３】図３は、本発明の第３の実施の形態にかか
る表示装置の駆動回路の構成である。本実施の形態で
は、第１のデータ切換回路（１０）、原信号発生回路
（３０）の他に第２のデータ切換回路（２０）及び分割
伸長回路（４０）を有している。また、ＬＣＤ部のドレ
インドライバーは、２本のビデオライン（７０１，７０
２）を有し、各ドレインライン（７１，７２，７３，
…）は、交互に、サンプリングスイッチ（６１，６２，
６３，…）を介してこれらビデオライン（７０１，７０
２）に接続されている。第２のデータ切換回路（２０）
は、第１及び第２のアナログスイッチ（２１，２２）と
インバータ（２３）よりなる。分割伸長回路（４０）
は、第１及び第２のクロックドインバータ（４１，４
２）よりなる。

【００２４】ビデオデータは、分割伸長回路（４０）の
入力端子（４３）に供給され、第１及び第２のクロック
ドインバータ（４１，４２）に入力される。第１及び第
２のクロックドインバータ（４１，４２）は、ドットク
ロックと同じ周波数で、かつ、互いに逆位相第１のクロ
ックCK1と第２のクロックCK2、及び、これらの反転クロ
ックにより制御され、ビデオデータが画素毎に交互にラ
ッチされ、この結果、元の１／２倍の周波数を有した２
系列のビデオデータに分割伸長される。これら第１及び
第２のクロックドインバータ（４１，４２）より出力さ
れたデータは、各々、第１及び第２のデータ切換回路
（１０，２０）に供給される。第１及び第２のデータ切
換回路（１０，２０）内では、図１に示す第１の実施の
形態で詳細に説明したように、ビデオデータに基づい
て、各極性の期間において、第１及び第２の原信号Ｖ1,
Ｖ2を選択して切り換え出力する。本実施の形態では、
ビデオデータの周波数が１／２倍にされているので、各
データ切換回路（１０，２０）の動作速度が１／２とな
る。これらデータ切換回路（１０，２０）からの出力
は、ビデオ信号として各ビデオライン（７０１，７０
２）へ送出される。

【００２５】本実施の形態では、第１及び第２のデータ
切換回路（１０，２０）の動作速度は、第１及び第２の
実施の形態に比べて半分となる。このため、比較的動作
速度の遅いｐ−ＳｉＴＦＴを用いたデータ切換回路（１
０，２０）でも十分対応することができる。また、ビデ
オデータの周波数を上げることができるので、高精細化
も可能となる。

【００２６】図４は、本発明の第４の実施の形態にかか
る表示装置の駆動回路の構成図である。（１００）は、
デジタルビデオデータDATA1,2に基づいてビデオ信号を
送出するデータ切換回路である。データ切換回路（１０
０）は、下位ビットに基づいて選択切り換えを行う第１
から第４のアナログスイッチ（１０１，１０２，１０
３，１０４）とインバータ（１０５，１０６）、及び、
上位ビットに基づいて選択切り換えを行う第５から第６
のアナログスイッチ（１１１，１１２）とインバータ
（１１５，１１６）よりなる。データ切換回路（１０
０）の供給端子（１２１，１２２，１２３，１２４）に
は、各々、第１から第４の原信号Ｖ1,Ｖ2，Ｖ3，Ｖ4が
供給されている。原信号Ｖ1,Ｖ2，Ｖ3，Ｖ4の振幅は、
この順に小さくなる。また、第１のデータ入力端子（１
２５）には、２ビットのビデオデータの１ビット目DATA
1が入力され、第２のデータ入力端子（１２６）には、
２ビットのビデオデータの２ビット目DATA2が入力され
る。

【００２７】この構成で、１ビット目がハイレベルの
時、第１及び第３のアナログスイッチ（１０１，１０
３）がオンされ、それぞれ、第１の原信号Ｖ1及び第３
の原信号Ｖ3を、第５及び第６のアナログスイッチ（１
１１，１１２）に供給する。１ビット目がロウレベルの
時、第２及び第４のアナログスイッチ（１０２，１０
４）がオンされ、それぞれ、第２及び第４の原信号Ｖ
2，Ｖ4を、第５及び第６のアナログスイッチ（１１１，
１１２）に供給する。２ビット目がハイレベルの時は、
第５のアナログスイッチ（１１１）がオンされ、１ビッ
ト目の状態によって、第１の原信号Ｖ1または第２の原
信号Ｖ2が選択され、出力される。２ビット目がロウレ
ベルの時は、第６のアナログスイッチ（１１２）がオン
され、１ビット目の状態によって、第３の原信号Ｖ3ま
たは第４の原信号Ｖ4が選択され、出力される。このよ
うに２ビットのビデオデータDATA1,2により切り換え出
力された信号は、ビデオ信号として、ビデオライン（７
０）に送出される。本実施の形態では、２ビットのビデ
オデータDATA1,2による４階調の表示が可能となる。但
し、本発明は、これに限定されることはなく、ビット数
を増やすことで、更なる多階調化が可能となる。本発明
では、入力されたデジタルビデオデータをアナログ信号
に変換するため、Ｄ／Ａコンバータの回路規模が縮小さ
れるので、その分、多ビット化が実現される。

【００２８】

【発明の効果】以上の説明より明らかな如く、デジタル
のビデオデータを直接に入力することができる表示装置
において、内蔵されるＤ／Ａ変換器等の回路規模を縮小
することができた。このため、Ｄ／Ａ変換器や、バッフ
ァ回路の外付けが不要となるとともに、内蔵回路の複雑
化が抑えられ、歩留まりの向上、製造コストの削減が達
成された。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態にかかる表示装置の
駆動回路の構成図である。

【図２】本発明の第２の実施の形態にかかる表示装置の
駆動回路の構成図である。

【図３】本発明の第３の実施の形態にかかる表示装置の
駆動回路の構成図である。

【図４】本発明の第４の実施の形態にかかる表示装置の
駆動回路の構成図である。

【図５】従来の表示装置の駆動回路の構成図である。

【符号の説明】

１０，２０，１００データ切換回路３０原信号発生回路４０分割伸長回路５０水平シフトレジスタ６１，６２，６３，… サンプリングスイッチ７０，７０１，７０２ビデオライン７１，７２，７３、… ドレインライン

Claims

【特許請求の範囲】

【請求項１】表示画素が行列状に配列されてなり、前
記表示画素を点灯または非点灯とする画素信号をビデオ
信号よりサンプリングして対応する前記各表示画素に供
給する表示装置の駆動回路において、前記表示画素を点灯する振幅を有する第１の原信号と、
非点灯とする振幅を有する第２の原信号が供給され、入
力されたデジタルビデオデータに基づいて前記第１の原
信号と前記第２の原信号のいずれかを選択して切り換え
出力するデータ切換回路を有し、このデータ切換回路か
らの出力を前記ビデオ信号として前記表示装置に送出す
ることを特徴とする表示装置の駆動回路。
【請求項２】前記表示画素を点灯する第１の正電圧と
負電圧、及び、非点灯とする第２の正電圧と負電圧が供
給され、所定期間毎に、前記第１及び第２の正電圧と前
記第１及び第２の負電圧を切り換えることにより、前記
第１の原信号及び第２の原信号を出力する原信号発生回
路を有することを特徴とする請求項１記載の表示装置の
駆動回路。
【請求項３】表示画素が行列状に配列されてなり、前
記表示画素を点灯または非点灯とする画素信号をビデオ
信号よりサンプリングして対応する前記各表示画素に供
給する表示装置の駆動回路において、互いに振幅の異なる２のｎ乗個の原信号が供給され、入
力されたｎビットのデジタルビデオデータに基づいて前
記２のｎ乗個の原信号よりいずれか一つを選択して切り
換え出力するデータ切換回路を有し、このデータ切換回
路からの出力を前記ビデオ信号として前記表示装置に送
出することを特徴とする表示装置の駆動回路。
【請求項４】前記デジタルビデオデータを表示画素毎
にｍ系列に分割し、かつ、その周波数を１／ｍ倍に伸長
する分割伸長回路と、この分割伸長されたｍ系列の各デ
ジタルビデオデータを各々入力して前記ビデオ信号を出
力するｍ個の前記データ切換回路とを有することを特徴
とする請求項１から請求項３のいずれかに記載の表示装
置の駆動回路。