JPH11234132A - マルチメディア情報処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 マルチメディア情報を入力・圧縮・送信する
処理や、マルチメディア情報を受信・伸張・出力する処
理をパケット単位で直列的に行うのでは処理時間が長く
なる。 【解決手段】 入力データを格納するための２回路の入
力バッファ・メモリ回路１１２１、１１２２を用意し、
圧縮データを格納するための２回路の出力バッファ・メ
モリ回路１３０１、１３０２を用意し、プロセッサ１２
０と転送制御回路１１１、１３１は、入力バッファ・メ
モリ回路の一方にマルチメディア情報を入力処理するの
に並行して他方の入力バッファ・メモリ回路に入力され
たマルチメディア情報を圧縮処理し、出力バッファ・メ
モリ回路の一方に圧縮処理したマルチメディア情報を転
送処理するのに並行して他方の出力バッファ・メモリ回
路に転送されたマルチメディア情報を送信処理するパイ
プライン処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロ・コンピ
ュータを利用したマルチメディア情報処理装置に関わ
り、特に、マルチメディア・データの圧縮や伸張処理を
汎用の高速演算プロセッサで処理するための処理装置に
関する。

【０００２】

【従来の技術】現在、遠隔地に画像や音声といったマル
チメディア情報を伝達する手法は、入力側でそれらのデ
ータを取り込んだ後、圧縮処理をして送信し、受信側で
はそれを受信した後、伸張処理を行って元のデータに復
元する方式が一般的である。

【０００３】この一般的な情報伝達手段の処理の流れの
概要を図８に示す。同図において、１１は画像や音声と
いったマルチメディアの元情報をディジタル情報に変換
して一時記憶するための入力手段、１２はこのディジタ
ル情報の情報量を一定のルールで圧縮して縮小するため
の圧縮処理手段、１３はこれを遠隔地に伝えるための通
信手段（送信方向）である。

【０００４】また、２１は通信手段１３から送られた通
信信号を受信してディジタル情報に戻すための通信手段
（受信方向）、２２はこのデータに伸張処理（圧縮の逆
処理）を行って元のディジタル情報に復元するための伸
張処理手段、２３はディジタル情報に適切な出力変換処
理を行って、人間が認識できる媒体に出力するための出
力手段である。

【０００５】図８の処理の流れのうち、１１〜１３のデ
ータ圧縮、送信側をより具体的に示したものが図９であ
る。同図において、１１０は画像や音声といったマルチ
メディアの元情報をディジタル情報に変換するメディア
情報のディジタル変換回路（Ａ／Ｄ変換回路）、１１２
はディジタル変換回路１１０でディジタル変換されたデ
ータを一時的に記憶しておく入力バッファ・メモリ回
路、１１１はディジタル・データをディジタル変換回路
１１０から入力バッファ・メモリ回路１１２に転送する
ための入力データ転送制御回路である。

【０００６】また、１２０は、入力バッファ・メモリ回
路１１２に格納されたディジタル入力データを読み出し
て、圧縮処理を施すためのデータ処理用汎用プロセッサ
である。１３０は圧縮されたディジタル情報を出力する
ために一時記憶しておくための出力バッファ・メモリ、
１３２はバッファ・メモリ内の圧縮されたディジタル・
データを遠隔地に伝送するための通信（送信）回路、１
３１は出力バッファ・メモリ１３０内のデータを順次通
信回路１３２に引き渡すための通信データ転送制御回路
である。

【０００７】また、同図において、１１０ａは画像や音
声の入力装置から送られてくるマルチメディア元情報信
号（アナログ信号）、１１１ａはディジタル化されたメ
ディア情報入力データである。また、１１２ａは入力バ
ツファ・メモリ１１２のデータ・バス、１２０ａは汎用
プロセッサ１２０のデータ・バスである。１１２Ａと１
１２Ｂはデータ・バスの接続と切り離しを行うためのノ
ード素子であり、それぞれ１１１ａと１１２ａ，１１２
ａと１２０ａの間に置かれている。

【０００８】また、１３０ａは、出力バッファ・メモリ
１３０のデータ・バス、１３１ａは通信回路１３２に与
えられる送信データのバスである。１３０Ａと１３０Ｂ
はデータ・バスの接続と切り離しを行うためのノード素
子であり、それぞれ１２０ａと１３０ａ，１３０ａと１
３１ａの間に置かれている。１３２ａは実際の通信媒体
に送られる通信信号である。

【０００９】１２０ｂは汎用プロセッサから入力データ
転送制御回路１１１に対する動作制御信号、１２０ｃは
同じく汎用プロセッサ１２０から通信データ転送制御回
路１３１に対する動作制御信号、１１１ｂは入力データ
転送制御回路からプロセッサに対する処理完了の割り込
み信号、１３１ｂは通信データ転送制御回路からプロセ
ッサに対する処理完了の割り込み信号である。

【００１０】図９に示す構成では、次のように処理が行
われる。まず、システム全体の制御を行うプロセッサ１
２０は、１１２Ａのノードを接続し、１１２Ｂを切り離
した後、１２０ｂの制御信号を用いて、これから取り込
むべきメディア情報入力データ量と転送先の位置を１１
１の入力データ転送制御回路に知らせ、データ入力の開
始を指令する。

【００１１】１１１の入力データ転送制御回路は、１１
０のＡ／Ｄ変換回路でディジタル変換されたメディア情
報データを指定された量だけ、１１２の入力バッファ・
メモリ上の指定された位置に転送し、１１１ｂの入力完
了割り込み信号でこの処理が終わったことを１２０のプ
ロセッサに通知する。

【００１２】１２０は、１１２Ａのノードを切り離し、
１１２Ｂを接続してから１１２Ｂの指定した位置に転送
されたメディア情報データを読み出し、これを圧縮処理
し、１３０Ａのノードを接続して圧縮後のデータを１３
０の出力バッファ・メモリ上に格納する。

【００１３】１２０のプロセッサは、全ての入力データ
を圧縮して１３０の出力バッファ・メモリに格納した
後、１３０Ａのノードを切り離して１３０Ｂを接続し、
１２０ｃの制御信号を用いて、１３０上のデータの格納
位置と通信すべきデータ量を１３１の通信データ転送制
御回路に通知する。

【００１４】１３１は１３０上の指定された位置から、
指定された量のデータを順次１３２に転送する。１３２
はこれを通信用の回線１３２ｂに送出する。１３１の通
信データ転送制御回路は、与えられた数量のデータの転
送が終了すると、１３１ｂの送信の完了割込みを発生し
てこれを１２０のプロセッサに知らせる。

【００１５】図８における２１〜２３においても、処理
方向が逆ではあるが、概ねこれと同じような考え方でデ
ータの変換処理が行われている。

【００１６】

【発明が解決しようとする課題】図９に示す回路構成に
おいて、１１０番台の回路を入力部、１２０番台の回路
をデータ処理部、１３０番台の回路を通信部とした時、
入力されたデータが処理されて通信（出力）されるまで
のスループットを考えると、図１０のようになる。

【００１７】同図は次のようなことを示している。まず
データ処理部（プロセッサ）が入力部に対して入力指令
を出すと、入力部はデータ１のパケットを取り込み、入
力データ・バッファ・メモリにこれを格納する。これが
完了すると、入力部は、データ処理部に対して入力完了
割込みを発生する。

【００１８】この割り込みによって入力が完了したこと
を知ったデータ処理部は、入力データ・バッファ・メモ
リから入力データを取り出して、これに圧縮処理を施
し、これを通信部の出力データ・バッファ・メモリに格
納して、通信部に対して送信指令を発行する。

【００１９】通信部は、出力バッファ・メモリ内の送信
データを順次送信し、これを完了するとデータ処理部に
対して送信完了割込みを発生する。

【００２０】この処理の流れは、全て直列的に行われ、
あるブロックが動作中は、他のブロックは動作をしてい
ない。従って、各処理部の所用時間を仮に全て「１」で
あるとすると、１つのデータ・パケットに対して「３」
の処理時間であるが、これがＮパケットになった場合に
は、「３×Ｎ」時間を要することになる。

【００２１】ここで要する「３×Ｎ」時間は、従来から
の回路構成上は、遜色のある値とは言えないが、パイプ
ライン化を施し、各処理部の稼働率を高めることによっ
てより短縮することが可能と考えられる。

【００２２】本発明の目的は、システム構成を複雑化す
ることなく簡単にパイプライン化し、連続したデータ・
パケットを入力→処理→通信する際に要する時間を、全
体としてより小さくするマルチメディア情報処理装置を
提供することにある。

【００２３】

【課題を解決するための手段】本発明は、２回路のバッ
ファ・メモリ回路を用意し、一方のバッファ・メモリ回
路でマルチメディア情報を入力・圧縮・出力処理又は受
信・伸長・出力処理するのに並行して他方のバッファ・
メモリ回路のマルチメディア情報を入力・圧縮・出力処
理又は受信・伸長・出力処理するパイプライン処理をす
ることにより、マルチメディア情報を入力→処理→通信
する際に要する時間を短縮したもので、以下の構成を特
徴とする。

【００２４】（第１の発明）マルチメディア情報を入力
し、このマルチメディア情報を圧縮処理して通信回線に
送信するマルチメディア情報処理装置において、入力デ
ータを格納するための２回路の入力バッファ・メモリ回
路と、圧縮データを格納するための２回路の出力バッフ
ァ・メモリ回路と、前記入力バッファ・メモリ回路の一
方にマルチメディア情報を入力処理するのに並行して他
方の入力バッファ・メモリ回路に入力されたマルチメデ
ィア情報を圧縮処理し、前記出力バッファ・メモリ回路
の一方に圧縮処理したマルチメディア情報を転送処理す
るのに並行して他方の出力バッファ・メモリ回路に転送
されたマルチメディア情報を送信処理するパイプライン
処理手段と、を備えたことを特徴とする。

【００２５】（第２の発明）圧縮されたマルチメディア
情報を通信回路から受信し、このマルチメディア情報を
伸張処理して周辺ＡＶ機器などに出力するマルチメディ
ア情報処理装置において、受信データを格納するための
２回路の受信データ・バッファ・メモリ回路と、伸長デ
ータを格納するための２回路の出力バッファ・メモリ回
路と、前記受信データ・バッファ・メモリ回路の一方に
マルチメディア情報を受信処理するのに並行して他方の
受信データ・バッファ・メモリ回路に受信されたマルチ
メディア情報を伸長処理し、前記出力バッファ・メモリ
回路の一方に伸長処理したマルチメディア情報を転送処
理するのに並行して他方の出力バッファ・メモリ回路に
転送されたマルチメディア情報を出力処理するパイプラ
イン処理手段と、を備えたことを特徴とする。

【００２６】（第３の発明）マルチメディア情報を入力
し、このマルチメディア情報を圧縮処理して通信回線に
送信する送信系と、圧縮されたマルチメディア情報を通
信回路から受信し、このマルチメディア情報を伸張処理
して周辺ＡＶ機器などに出力する受信系とを備えたマル
チメディア情報処理装置において、前記送信系は、入力
データを格納するための２回路の入力バッファ・メモリ
回路と、圧縮データを格納するための２回路の出力バッ
ファ・メモリ回路とを備え、前記受信系は、受信データ
を格納するための２回路の受信データ・バッファ・メモ
リ回路と、伸長データを格納するための２回路の出力バ
ッファ・メモリ回路とを備え、前記入力バッファ・メモ
リ回路の一方にマルチメディア情報を入力処理するのに
並行して他方の入力バッファ・メモリ回路に入力された
マルチメディア情報を圧縮処理し、前記送信系の出力バ
ッファ・メモリ回路の一方に圧縮処理したマルチメディ
ア情報を転送処理するのに並行して他方の出力バッファ
・メモリ回路に転送されたマルチメディア情報を送信処
理し、前記受信データ・バッファ・メモリ回路の一方に
マルチメディア情報を受信処理するのに並行して他方の
受信データ・バッファ・メモリ回路に受信されたマルチ
メディア情報を伸長処理し、前記受信系の出力バッファ
・メモリ回路の一方に伸長処理したマルチメディア情報
を転送処理するのに並行して他方の出力バッファ・メモ
リ回路に転送されたマルチメディア情報を出力処理する
パイプライン処理手段と、を備えたことを特徴とする。

【００２７】

【発明の実施の形態】（第１の実施形態）図１は、本発
明の実施形態を示す情報処理装置であり、送信方向（情
報入力→圧縮処理→通信）の構成を示し、図９と同等の
部分は同じ符号を付して示す。

【００２８】１１２１は１１０でディジタル変換された
データを一時的に記憶しておく一方の入力バッファ・メ
モリ回路、１１２２は他方の入力バッファ・メモリ回路
である。１１２１ａ，１１２１ｂは、それぞれの入力バ
ッファ・メモリのデータ・バスである。また、１１２１
Ａ，１１２１Ｂ，１１２２Ａ，１１２２Ｂは、それぞれ
データ・バスを接続または切断することのできるノード
素子である。

【００２９】１１１はディジタル・データを１１０から
１１２１または１１２２のいずれかに転送するための入
力データ転送制御回路である。また、１２０は、１１２
１と１１２２に格納されたディジタル入力データを読み
出して、圧縮処理を施すためのデータ処理用汎用プロセ
ッサである。

【００３０】１３０１は、圧縮されたディジタル情報を
出力するために一時記憶しておくための一方の出力バッ
ファ・メモリ回路、１３０２は他方の出力バッファ・メ
モリ回路である。１３０１ａ，１３０２ａは、それぞれ
の出力バッファ・メモリのデータ・バスである。また、
１３０１Ａ，１３０１Ｂ，１３０２Ａ，１３０２Ｂは、
それぞれデータ・バスを接続または切断することのでき
るノード素子である。

【００３１】１３２は１３０１と１３０２の出力バッフ
ァ・メモリ回路内に格納された圧縮されたディジタル・
データを遠隔地に伝送するための通信（送信）回路、１
３１は、１３０１および１３０２の出力バッファ内のデ
ータを順次１３２の通信回路に引き渡すための通信デー
タ転送制御回路である。

【００３２】次に、図１の回路方式の動作を図２〜図４
を用いて説明する。まず、１２０のプロセッサは、１１
２１Ａのノードを接続、１１２１Ｂと１１２２Ａのノー
ドを切り離した後、１２０ｂの制御バスを用いて１１１
の入力データ転送制御回路に対して、入力データ数や転
送先情報を通知した後、入力の開始指令を発行する。１
１１は、１１０のメディア情報ディジタル変換回路から
入力データを取り出し、１２１Ａのノードを経由して１
１２１の入力データ・バッファ・メモリの指定された位
置から順次データを格納していく。入力データの転送
（格納）が終了すると、１１１は、１１１ｂの入力完了
割込みを用いてこれを１２０のプロセッサに通知する。

【００３３】この割込みによって、最初のデータ１のパ
ケットの入力が完了したことを知った１２０のプロセッ
サは、まず、次のデータ・パケットの入力を可能にする
ために、１１２１Ａと１１２２Ｂのノードを切り離し、
１１２２Ａと１１２１Ｂのノードを接続して１１１回路
に対して次のデータ・パケットの入力指令を発行する。
また、１０３１Ａのノードを接続し、１０３１Ｂ，１０
３２Ａ，１０３２Ｂの各ノードを切り離す。

【００３４】その後、１１２１Ｂを経由してデータ１の
パケットをデータ・バッファ・メモリから取り出し、こ
れに圧縮処理を施し、１３０１Ａを経由して通信部の出
力データ・バッファ・メモリに順次格納する。

【００３５】データの圧縮変換処理が完了すると、１２
０のプロセッサは、１３０１Ａと１３０２Ｂのノードを
切り離して、１０３１Ｂと１３０２Ａのノードを接続
し、１２０ｃの制御バスを通して１３１の通信データ転
送制御回路に通知し、通信（送信）指令を発行する。

【００３６】１３１は、１３０１８を介して１３０１の
出力バッファ・メモリ（１）から１順次出力データを取
り出し、通信（送信）回路１３２に与える。通信回路は
このデータを通信回線１３２ａに出力する。

【００３７】この間に、入力データ２のパケットを１１
２２の入力バッファ・メモリに入力完了した１１１回路
は、１１１ｂの入力完了割込みを用いてこれを１２０の
プロセッサに通知する。プロセッサは、再度１１２１Ａ
と１１２２Ｂのノードを接続、１１２２Ａと１１２１Ｂ
のノードを切り離し、１１１に次のデータの入力指令を
出してから、１１２２から入力データ２を取り出して、
圧縮処理を施した上、１３０２Ａのノードを経由して、
このデータを１３０２の出力データ・バッファに格納す
る。

【００３８】必要数の出力データ（データ１）を転送し
終えると、１３１は、１３１ｂの送信完了割込みを用い
てこれを１２０のプロセッサに対して通知する。１２０
のプロセッサは、データ２の圧縮処理が完了していれ
ば、１３０２Ａと１３０１Ｂのノードを切り離し、１３
０１Ａと１３０２８のノードを接続し、１３１に対して
データ２の送信指令を発行する。

【００３９】このように、２つの入力バッファ・メモリ
回路と、２つの出力バツファ・メモリ回路を持つことに
よって、入力部と、データ処理部と、出力部が、同時に
別のデータの処理を行うことのできる仕組みを作ること
が可能となる。この様子を説明するのが図２〜図４であ
る。

【００４０】図２のように、データ１からデータ２、デ
ータ３と順次データが入力される場合、本方式の回路で
は、データ３が入力処理されている間に、先のデータ２
は圧縮変換処理をされており、更に前のデータ１は送信
処理されているというパイプライン処理を実現できる。

【００４１】図３は、図２におけるフェーズ１、フェー
ズ３時の、本方式回路の動作状態を示しており、網掛け
をしたデータ・バスが活性状態にあって、処理をされて
いる。入力には１１２２の入力バッファが、変換には１
１２１の入力バッファと１３０１の出力バッファが、通
信には１３０２の出力バッファが用いられていることが
分かる。

【００４２】また、図４は、図２におけるフェーズ２時
の、本方式回路の動作状態を示しており、網掛けをした
データ・バスが活性状態にあって処理をされている。入
力には１１２１の入力バッファが、変換には１１２２の
入力バッファと１３０２の出力バツファが、通信には１
３０１の出力バッファが用いられていることが分かる。

【００４３】（第２の実施形態）図５は、本発明の実施
形態を示し、受信方向（通信→伸張処理→情報出力）の
構成である。

【００４４】同図において、２１０は、通信回路からデ
ータを受信するための通信（受信）回路、２１２１は２
１０で受信した圧縮されたデータを一時的に記憶してお
く一方の受信バッファ・メモリ回路、２１２２は他方の
受信バッファ・メモリ回路である。２１２１ａ．２１２
１ｂは、それぞれの受信バッファ・メモリのデータ・バ
スである。また、２１２１Ａ，２１２１Ｂ，２１２２
Ａ，２１２２Ｂは、それぞれデータ・バスを接続または
切断することのできるノード素子である。

【００４５】２１１は受信データを２１０から２１２１
または２１２２のいずれかに転送するための受信データ
転送制御回路である。

【００４６】また、２２０は、２１２１と２１２２に格
納された受信データを読み出して、伸張処理を施すため
のデータ処理用汎用プロセッサである。２３０１は、伸
張されたディジタル情報を出力するために一時記憶して
おくための一方の出力バッファ・メモリ回路、２３０２
は他方の出力バッファ・メモリ回路である。２３０１
ａ，２３０２ａは、それぞれの出力バッファ・メモリの
データ・バスである。また、２３０１Ａ，２３０１Ｂ，
２３０２Ａ，２３０２Ｂは、それぞれデータ・バスを接
続または切断することのできるノード素子である。

【００４７】２３２は２３０１と２３０２の出力バッフ
ァ・メモリ回路内に格納された伸張されたディジタル・
データを画像信号や、音声信号として周辺機器に出力す
るための出力回路、２３１は、２３０１および２３０２
の出力バッファ内のデータを順次２３２の通信回路に引
き渡すための出力データ転送制御回路である。

【００４８】また、同図において、２１０ａは、通信回
線から与えられる通信信号、２１１ａは、ディジタル化
された受信データである。また、２２０ａは、２２０の
汎用プロセッサのデータ・バスである。

【００４９】２２０ｂは汎用プロセッサから２１１の受
信データ転送制御回路に対する動作制御信号、２２０ｃ
は同じく汎用プロセッサから２３１の出力データ転送制
御回路に対する動作制御信号、２１１ｂは受信データ転
送制御回路からプロセッサに対する処理完了の割り込み
信号、２３１ｂは出力データ転送制御回路からプロセッ
サに対する処理完了の割り込み信号である。

【００５０】本実施形態においても、受信バッファ回路
と出力バツファ回路を２つづつ設けることによって、デ
ータ受信から、データ変換、データ出力の処理をパイプ
ライン化できることは、第１の実施形態と同じである。
この様子を示すものが図６である。

【００５１】（第３の実施形態）図７は、本発明の実施
形態を示し、メディア情報を相互に送受信する双方向の
伝送装置に適用した場合である。第１の実施形態がメデ
ィア情報を圧縮して送信する回路、第２の実施形態が圧
縮されたデータを通信回路から受信して伸張し、出力す
る回路への適用であり、本実施形態は、これら入力→圧
縮→送信機能と、受但→伸弧→出力の両機能を備える装
置への適用例である。

【００５２】本実施形態では、入出力回路が第１の実施
形態と第２の実施形態の回路を統合したものとなり、デ
ータ処理部（１２０のプロセッサ）が共通で用いられる
形となっている。

【００５３】図７において、１１０は、画像や音声とい
ったマルチメディアの元情報をディジタル情報に変換す
るメディア情報ディジタル変換回路（Ａ／Ｄ変換回
路）、１１２１は１１０でディジタル変換されたデータ
を一時的に記憶しておく一方の入力バッファ・メモリ回
路、１１２２は他方の入力バッファ・メモリ回路であ
る。１１２１ａ１１１２１ｂは、それぞれの入力バッフ
ァ・メモリのデータ・バスである。また、１１２１Ａ，
ｌ１２１Ｂ、１１２２Ａ，１１２２Ｂは、それぞれデー
タ・バスを接続または切断することのできるノード素子
である。

【００５４】１１１はディジタル・データを１１０から
１１２１または１１２２のいずれかに転送するための入
力データ転送制御回路である。

【００５５】１２０は、１１２１と１１２２に格納され
たディジタル入力データを読み出して、圧縮処理を行う
一方、２１２１と２１２２に格納された受信データを読
み出して、伸長処理を行う場合に使用するデータ処理用
汎用プロセッサである。１２０ａは、１２０の汎用プロ
セッサのデータ・バスである。

【００５６】１３０１は、圧縮されたディジタル情報を
出力するために一時記憶しておくための一方の出力バッ
ファ・メモリ回路、１３０２は他方の出力バッファ・メ
モリ回路である。１３０１ａ，１３０２ａは、それぞれ
の出力バッファ・メモリのデータ・バスである。また、
１３０１Ａ，１３０１Ｂ，１３０２Ａ，１３０２Ｂは、
それぞれデータ・バスを接純または切断することのでき
るノード素子である。

【００５７】１３２は１３０１と１３０２の出力バッフ
ァ・メモリ回路内に格納された圧縮されたディジタル・
データを遠隔地に伝送するための通信（送信）回路、１
３１は、１３０１および１３０２の出力バッファ内のデ
ータを順次１３２の通信回路に引き渡すための通信デー
タ転送制御回路である。

【００５８】また、同図において、１１０ａは、図像や
音声の入力装置から送られてくるマルチメディア元情報
信号（アナログ信号）、１１１ａは、ディジタル化され
たメディア情報入力データである。

【００５９】１２０ｂは汎用プロセッサから１１１の入
力データ転送制御回路に対する動作制御信号、１２０ｃ
は同じく汎用プロセッサから１３１の通信データ転送制
御回路に対する動作制御信号、１１１ｂは入力データ転
送制御回路からプロセッサに対する処理完了の割り込み
信号、１３１ｂは通信データ転送制御回路からプロセッ
サに対する処理完了の割り込み信号である。

【００６０】また、同図において、２１０は、通信回路
からデータを受信するための通信（受信）回路、２１２
１は２１０で受信した圧縮されたデータを一時的に記憶
しておく一方の受信バッファ・メモリ回路、２１２２は
他方の受信バッファ・メモリ回路である。２１２１ａ，
２１２１ｂは、それぞれの受信バッファ・メモリのデー
タ・バスである。また、２１２Ａ，２１２１Ｂ，２１２
２Ａ，２１２２Ｂは、それぞれデータ・バスを接続また
は切断することのできるノード素子である。

【００６１】２１１は受信データを２１０から２１２１
または２１２２のいずれかに転送するための受信データ
転送制御回路である。

【００６２】２３０１は、伸長されたディジタル情報を
出力するために一時記憶しておくための一方の出力バッ
ファ・メモリ回路、２３０２は他方の出力バッファ・メ
モリ回路である。２３０１ａ，２３０２ａは、それぞれ
の出力バッファ・メモリのデータ・バスである。また、
２３０１Ａ，２３０１Ｂ，２３０２Ａ，２３０２Ｂは、
それぞれデータ・バスを接続または切断することのでき
るノード素子である。

【００６３】２３２は２３０１と２３０２の出力バッフ
ァ・メモリ回路内に格納された伸長されたディジタル・
データを画像信号や音声信号として周辺機器に出力する
ための出力回路、２３１は、２３０１および２３０２の
出力バッファ内のデータを順次２３２の通信回路に引き
渡すための出力データ転送制御回路である。

【００６４】また、同図において、２１０ａは、通信回
線から与えられる通信信号、２１１ａは、ディジタル化
された受信データである。

【００６５】１２０ｄは汎用プロセッサから２１１の受
信データ転送制御回路に対する動作制御信号、１２０ｅ
は同じく汎用プロセッサから２３１の出力データ伝送制
御回路に対する動作制御信号、２１１ｂは受信データ転
送制御回路からプロセッサに対する処理完了の割り込み
信号、２３１ｂは出力データ転送制御回路からプロセッ
サに対する処理完了の割り込み信号である。

【００６６】本実施形態の動作は、第１の実施形態と第
２の実施形態の動作を統合したものとなる。１２０の汎
用プロセッサが双方向のデータ処理に用いられるため、
データ処理部の負荷が重くなるが、この部分の性能向上
は十分に見込めるため、総合的に双方向マルチメディア
・データ転送処理に関する効率の高いパイプラインを形
成することが可能となる。

【００６７】

【発明の効果】以上のとおり、本発明によれば、２回路
のバッファ・メモリ回路の一方のバッファ・メモリ回路
でマルチメディア情報を入力・圧縮・出力処理又は受信
・伸長・出力処理するのに並行して他方のバッファ・メ
モリ回路のマルチメディア情報を入力・圧縮・出力処理
又は受信・伸長・出力処理するパイプライン処理を行う
ようにしたため、マルチメディア情報の入力・圧縮・出
力処理及び受信・伸長・出力処理するのに要する時間を
全体としてより短縮することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示すマルチメディア
情報圧縮・送信回路。

【図２】第１の実施形態における送信変換処理動作の概
要とスループット。

【図３】第１の実施形態におけるフェーズ１およびフェ
ーズ３における動作状態。

【図４】第１の実施形態におけるフェーズ２における動
作状態。

【図５】本発明の第２の実施形態を示すマルチメディア
情報受信・伸長回路。

【図６】第２の実施形態における受信変換処理動作の概
要とスループット。

【図７】本発明の第３の実施形態を示す双方向マルチメ
ディア情報伝送回路。

【図８】マルチメディア情報伝達方式の概要。

【図９】現状のマルチメディア情報圧縮・送信回路。

【図１０】図９の処理動作の概要とスループット。

【符号の説明】

１１０…ディジタル変換回路 １１１、１３１、２１１、２３１…転送制御回路 １２０、２２０…汎用プロセッサ １３２、２１０…通信回路 ２３２…出力回路 １１２１、１１２２…入力バッファ・メモリ回路 １３０１、１３０２…出力バッファ・メモリ回路 ２１２１、２１２２…受信バッファ・メモリ回路 ２３０１、２３０２…出力バッファ・メモリ回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 マルチメディア情報を入力し、このマル
   チメディア情報を圧縮処理して通信回線に送信するマル
   チメディア情報処理装置において、 入力データを格納するための２回路の入力バッファ・メ
   モリ回路と、 圧縮データを格納するための２回路の出力バッファ・メ
   モリ回路と、 前記入力バッファ・メモリ回路の一方にマルチメディア
   情報を入力処理するのに並行して他方の入力バッファ・
   メモリ回路に入力されたマルチメディア情報を圧縮処理
   し、前記出力バッファ・メモリ回路の一方に圧縮処理し
   たマルチメディア情報を転送処理するのに並行して他方
   の出力バッファ・メモリ回路に転送されたマルチメディ
   ア情報を送信処理するパイプライン処理手段と、を備え
   たことを特徴とするマルチメディア情報処理装置。
2. 【請求項２】 圧縮されたマルチメディア情報を通信回
   路から受信し、このマルチメディア情報を伸張処理して
   周辺ＡＶ機器などに出力するマルチメディア情報処理装
   置において、 受信データを格納するための２回路の受信データ・バッ
   ファ・メモリ回路と、 伸長データを格納するための２回路の出力バッファ・メ
   モリ回路と、 前記受信データ・バッファ・メモリ回路の一方にマルチ
   メディア情報を受信処理するのに並行して他方の受信デ
   ータ・バッファ・メモリ回路に受信されたマルチメディ
   ア情報を伸長処理し、前記出力バッファ・メモリ回路の
   一方に伸長処理したマルチメディア情報を転送処理する
   のに並行して他方の出力バッファ・メモリ回路に転送さ
   れたマルチメディア情報を出力処理するパイプライン処
   理手段と、を備えたことを特徴とするマルチメディア情
   報処理装置。
3. 【請求項３】 マルチメディア情報を入力し、このマル
   チメディア情報を圧縮処理して通信回線に送信する送信
   系と、圧縮されたマルチメディア情報を通信回路から受
   信し、このマルチメディア情報を伸張処理して周辺ＡＶ
   機器などに出力する受信系とを備えたマルチメディア情
   報処理装置において、 前記送信系は、入力データを格納するための２回路の入
   力バッファ・メモリ回路と、圧縮データを格納するため
   の２回路の出力バッファ・メモリ回路とを備え、 前記受信系は、受信データを格納するための２回路の受
   信データ・バッファ・メモリ回路と、伸長データを格納
   するための２回路の出力バッファ・メモリ回路とを備
   え、 前記入力バッファ・メモリ回路の一方にマルチメディア
   情報を入力処理するのに並行して他方の入力バッファ・
   メモリ回路に入力されたマルチメディア情報を圧縮処理
   し、前記送信系の出力バッファ・メモリ回路の一方に圧
   縮処理したマルチメディア情報を転送処理するのに並行
   して他方の出力バッファ・メモリ回路に転送されたマル
   チメディア情報を送信処理し、前記受信データ・バッフ
   ァ・メモリ回路の一方にマルチメディア情報を受信処理
   するのに並行して他方の受信データ・バッファ・メモリ
   回路に受信されたマルチメディア情報を伸長処理し、前
   記受信系の出力バッファ・メモリ回路の一方に伸長処理
   したマルチメディア情報を転送処理するのに並行して他
   方の出力バッファ・メモリ回路に転送されたマルチメデ
   ィア情報を出力処理するパイプライン処理手段と、を備
   えたことを特徴とするマルチメディア情報処理装置。