JPH11220061A - Cavity-type semiconductor plastic package - Google Patents

Cavity-type semiconductor plastic package

Info

Publication number
JPH11220061A
JPH11220061A JP3423198A JP3423198A JPH11220061A JP H11220061 A JPH11220061 A JP H11220061A JP 3423198 A JP3423198 A JP 3423198A JP 3423198 A JP3423198 A JP 3423198A JP H11220061 A JPH11220061 A JP H11220061A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
metal plate
semiconductor chip
plastic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3423198A
Other languages
Japanese (ja)
Inventor
Morio Take
杜夫 岳
Nobuyuki Ikeguchi
信之 池口
Kozo Yamane
康三 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Gas Chemical Co Inc
Original Assignee
Mitsubishi Gas Chemical Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chemical Co Inc filed Critical Mitsubishi Gas Chemical Co Inc
Priority to JP3423198A priority Critical patent/JPH11220061A/en
Publication of JPH11220061A publication Critical patent/JPH11220061A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PROBLEM TO BE SOLVED: To provide a cavity-type semiconductor plastic package which is superior in thermal dissipation and heat resistance, after moisture absorption. SOLUTION: This semiconductor plastic package of ball grid array using a metal printed wiring board and this cavity-type semiconductor plastic package, where a part of the metallic core is exposed at one part of the surface and a semiconductor chip fixed thereon and a circuit conductor around it, are connected with each other through wire boding and a metallic projection is exposed at one part of the rear face and the semiconductor part resin encapsulated. hereby, a cavity-type semiconductor plastic package of new structure which is superior in heat dissipation and heat resistance, after moisture absorption, etc., and suitable for mass production can be obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップを複
数個小型プリント配線板に搭載した形の、新規な半導体
プラスチックパッケージに関する。特に、マイクロプロ
セッサー、マイクロコントローラー、ASIC、グラフィッ
ク等の比較的高ワットで、多端子高密度の半導体プラス
チックパッケージに関する。本半導体プラスチックパッ
ケージは、ソルダーボールを用いてマザーボードプリン
ト配線板に実装して電子機器として使用される。
The present invention relates to a novel semiconductor plastic package in which a plurality of semiconductor chips are mounted on a small printed wiring board. In particular, it relates to relatively high wattage, multi-terminal, high-density semiconductor plastic packages such as microprocessors, microcontrollers, ASICs, and graphics. This semiconductor plastic package is mounted on a motherboard printed wiring board using solder balls and used as an electronic device.

【0002】[0002]

【従来の技術】従来、半導体プラスチックパッケージと
して、プラスチックボールグリッドアレイ(P-BGA)やプ
ラスチックランドグリッドアレイ(P-LGA) 等、プラスチ
ックプリント配線板の上面に半導体チップを固定し、こ
のチップを、プリント配線板上面に形成された導体回路
にワイヤボンディングで結合し、プリント配線板の下面
にはソルダーボールを用いて、マザーボードプリント配
線板と接続するための導体パッドを形成し、表裏回路導
体がメッキされたスルーホールで接続されて、半導体チ
ップが樹脂封止されている構造の半導体プラスチックパ
ッケージが公知である。本公知構造において、半導体か
ら発生する熱をマザーボードプリント配線板に拡散させ
るため、半導体チップを固定するための上面の金属箔か
ら下面に接続するメッキされた熱拡散スルーホールが形
成されている。該スルーホールを孔を通して、水分が半
導体固定に使われている銀粉入り樹脂接着剤に吸湿さ
れ、マザーボードへの実装時の加熱により、また、半導
体部品をマザーボードから取り外す際の加熱により、層
間フクレを生じる危険性があり、これはポップコーン現
象と呼ばれている。このポップコーン現象が発生した場
合、パッケージは使用不能となることが多く、この現象
を大幅に改善する必要がある。また、半導体の高機能
化、高密度化は、ますます発熱量の増大を意味し、熱放
散用のための半導体チップ直下のスルーホールのみでは
熱の放散は不十分となってきている。
2. Description of the Related Art Conventionally, as a semiconductor plastic package, a semiconductor chip such as a plastic ball grid array (P-BGA) or a plastic land grid array (P-LGA) is fixed on the upper surface of a plastic printed wiring board. It is connected to the conductor circuit formed on the upper surface of the printed wiring board by wire bonding, and the lower surface of the printed wiring board is formed with conductor pads for connection with the motherboard printed wiring board using solder balls, and the front and back circuit conductors are plated 2. Description of the Related Art A semiconductor plastic package having a structure in which a semiconductor chip is sealed with a resin by connecting through a formed through hole is known. In the known structure, a plated heat diffusion through hole is formed from the upper metal foil for fixing the semiconductor chip to the lower surface in order to diffuse the heat generated from the semiconductor to the motherboard printed wiring board. Through the through holes, moisture is absorbed by the resin adhesive containing silver powder used for fixing the semiconductor, and the interlayer blisters are heated by the heating at the time of mounting on the motherboard and the heating at the time of removing the semiconductor parts from the motherboard. There is a risk of this occurring, called the popcorn phenomenon. When this popcorn phenomenon occurs, the package often becomes unusable, and it is necessary to greatly improve this phenomenon. In addition, higher functionality and higher density of semiconductors mean more and more heat generation, and heat dissipation is insufficient with only through holes directly below the semiconductor chip for heat dissipation.

【0003】[0003]

【発明が解決しようとする課題】本発明は、以上の問題
点を改善したプラスチックパッケージを提供する。
SUMMARY OF THE INVENTION The present invention provides a plastic package which solves the above problems.

【0004】[0004]

【発明が解決するための手段】本発明は、プリント配線
板の片面の、ほぼ中央部分凹部に露出した金属板の表面
に半導体チップを固定し、半導体チップとその周囲のプ
リント配線板表面に形成された回路導体とをワイヤボン
ディングで接続し、少なくとも、プリント配線板表面上
の信号伝播回路導体を、プリント配線板の反対面に形成
された回路導体もしくは該パッケージのハンダボールを
接続するために形成された回路導体パッドとを、メッキ
されたスルーホールで結線し、少なくとも半導体チップ
を樹脂封止している構造の半導体プラスチックパッケー
ジであって、該プリント配線板より少し大きい金属板を
プリント配線板の厚さ方向のほぼ中央に配置し、該金属
板を表裏回路導体と熱硬化性樹脂組成物で絶縁し、金属
板には少なくとも1個以上のスルーホール導体径より大
きい径のクリアランスホールを形成し、クリアランスホ
ールの孔壁を絶縁化し、金属板の1部分は半導体チップ
固定に用いたプリント配線板のほぼ中央の外面に露出
し、かつ、半導体チップを固定する面積より少し大きめ
の金属を、少なくとも、1箇所以上表面に露出し、さら
に該プリント配線板の裏面に突起として金属板を露出
し、この露出した金属板を用いて熱放散することを特徴
とするキャビティ型半導体プラスチックパッケージを提
供する。本発明者らは、プリント配線板の外周に露出し
た金属板を用いて、発生した熱を放散することにより、
半導体チップの下面からの吸湿がなく、吸湿後の耐熱
性、すなわちポップコーン現象が大幅に改善できるとと
もに、熱放散性を大幅に改善でき、加えて大量生産に適
し、経済性の改善された、新規な構造の半導体プラスチ
ックパッケージが得られることを見いだし、本発明を完
成するに至った。
SUMMARY OF THE INVENTION According to the present invention, a semiconductor chip is fixed to a surface of a metal plate exposed at a substantially central concave portion on one side of a printed wiring board, and the semiconductor chip is formed on a surface of the printed wiring board surrounding the semiconductor chip. At least a signal propagation circuit conductor on the surface of the printed wiring board is formed to connect a circuit conductor formed on the opposite surface of the printed wiring board or a solder ball of the package. And a semiconductor plastic package having a structure in which at least the semiconductor chip is sealed with a resin, and a metal plate slightly larger than the printed wiring board is used for the printed wiring board. It is arranged at substantially the center in the thickness direction, and the metal plate is insulated from the front and back circuit conductors with the thermosetting resin composition. A clearance hole having a diameter larger than the diameter of at least one through-hole conductor is formed, a hole wall of the clearance hole is insulated, and a part of the metal plate is exposed to a substantially central outer surface of the printed wiring board used for fixing the semiconductor chip, In addition, a metal slightly larger than the area for fixing the semiconductor chip is exposed at least at one or more surfaces, and a metal plate is exposed as a protrusion on the back surface of the printed wiring board. Provided is a cavity-type semiconductor plastic package that emits light. The present inventors dissipate the generated heat by using a metal plate exposed on the outer periphery of the printed wiring board,
There is no moisture absorption from the lower surface of the semiconductor chip, and the heat resistance after moisture absorption, that is, the popcorn phenomenon can be greatly improved, and the heat dissipation can be greatly improved.In addition, it is suitable for mass production, new economical improvement The present inventors have found that a semiconductor plastic package having a simple structure can be obtained, and have completed the present invention.

【0005】[0005]

【発明の実施の形態】本発明のプラスチックパッケージ
は、プリント配線板の厚み方向のほぼ中央に熱放散性の
良好な金属板を配置し、表裏の回路導体導通用のメッキ
されたスルーホールは、金属板にあけられた該クリアラ
ンスホール径より小さめの径の孔とし、かつ埋め込まれ
た樹脂のほぼ中央に形成することにより、金属板との絶
縁性を保持する。
BEST MODE FOR CARRYING OUT THE INVENTION In the plastic package of the present invention, a metal plate having good heat dissipation is arranged at substantially the center in the thickness direction of a printed wiring board. By forming a hole having a diameter smaller than the diameter of the clearance hole formed in the metal plate and forming the hole substantially at the center of the embedded resin, the insulation with the metal plate is maintained.

【0006】公知のスルーホールを有する金属芯プリン
ト配線板の上面に半導体チップを固定する方法において
は、従来のP-BGA パッケージと同様に半導体チップから
の熱は直下の熱放散用スルーホールに落として熱放散せ
ざるを得ず、ポップコーン現象は改善できない。本発明
は、まず金属芯とする金属板をあらかじめ公知のエッチ
ング法、冷間機械加工、圧延異型条加工法等の方法で、
少なくとも1個以上の半導体チップ固定用に、半導体チ
ップとほぼ同等の大きさの突起を形成しておく。次い
で、表裏の導通スルーホールを形成可能なように、スル
ーホールを形成しようとする位置にスルーホール径より
大きめのクリアランスホールを、公知のエッチング法、
打ち抜き法、ドリル、レーザー等で金属芯に孔を形成し
ておく。半導体から発生する熱は、半導体チップを搭載
する部分から金属板全体に熱伝導される。この熱を、直
接裏面の金属板からマザーボードプリント配線板等に拡
散する構造とする。
In a known method of fixing a semiconductor chip on the upper surface of a metal-core printed wiring board having a through-hole, heat from the semiconductor chip is dropped to a heat-dissipating through-hole immediately below, similarly to a conventional P-BGA package. Heat must be dissipated and the popcorn phenomenon cannot be improved. The present invention is a method in which a metal plate serving as a metal core is firstly known in advance by a known etching method, cold machining, rolling irregular strip processing, and the like.
At least one or more projections having a size substantially equal to that of the semiconductor chip are formed for fixing the semiconductor chip. Then, a clearance hole larger than the diameter of the through hole is formed at a position where the through hole is to be formed by a known etching method so that a conductive through hole on both sides can be formed.
A hole is formed in the metal core by a punching method, a drill, a laser, or the like. Heat generated from the semiconductor is conducted from the portion where the semiconductor chip is mounted to the entire metal plate. The heat is diffused directly from the metal plate on the back surface to the motherboard printed wiring board or the like.

【0007】該突起とスルーホールが形成された金属板
の表面に、公知の方法で酸化処理、微細凹凸形成、皮膜
形成等の接着性や電気絶縁性向上のための表面処理を必
要に応じて施す。該表面処理され、突起部とクリアラン
スホールが形成された金属板の、半導体チップを直接固
定する面以外は、すべて熱硬化性樹脂組成物で絶縁部を
形成する。熱硬化性樹脂組成物による絶縁部の形成は、
半硬化状態の熱硬化性樹脂組成物を含浸、乾燥したプリ
プレグ等を用い、半導体チップを直接固定する露出した
金属部分及び裏面の金属突起部分の面積よりやや大きめ
の孔を打抜き等によってあけておき、これを表裏に配置
し、加熱、加圧下に積層成形する。プリプレグの厚みは
金属突起の高さよりやや高めになるように作成する。加
熱、加圧工程中に、熱により1度溶融した半硬化状態の
熱硬化性樹脂を金属板のクリアランスホールに流し込ん
でクリアランスホールの中を埋め込むと同時に、金属突
起物の表面以外は熱硬化性樹脂組成物で一体化する。表
側はあらかじめ孔をあけておかなくても、成形後に炭酸
ガスレーザー等で孔をあけ、キャビティ部を造る方法で
も良い。
The surface of the metal plate on which the protrusions and the through holes are formed may be subjected to a surface treatment for improving adhesion and electrical insulation such as oxidation treatment, formation of fine irregularities, and formation of a film by a known method, if necessary. Apply. Except for the surface of the metal plate on which the projections and the clearance holes are formed and on which the semiconductor chip is directly fixed, the insulating portion is formed of a thermosetting resin composition. The formation of the insulating portion by the thermosetting resin composition,
Using a prepreg or the like impregnated with a thermosetting resin composition in a semi-cured state and drying, a hole slightly larger than the area of the exposed metal part directly fixing the semiconductor chip and the area of the metal projection part on the back surface is punched out. This is placed on the front and back, and laminated and formed under heat and pressure. The thickness of the prepreg is made slightly higher than the height of the metal projection. During the heating and pressurizing steps, a semi-cured thermosetting resin that has been melted once by heat is poured into the clearance holes of the metal plate to fill the clearance holes, and at the same time, the thermosetting resin except for the surface of the metal protrusions Integrate with a resin composition. A hole may not be formed in the front side in advance, but a method of forming a cavity with a carbon dioxide laser or the like after molding to form a cavity may be used.

【0008】また、無溶剤或いは溶剤タイプの熱硬化性
樹脂組成物を用い、スクリーン印刷等で該金属板突起場
所以外に塗布し、更には裏面も同様に塗布してから加熱
して半硬化状態とした後、このまま加熱して硬化する
か、加熱、加圧下に積層成形して一体化する。積層成形
する場合、上記と同様にクリアランスホール内に樹脂を
流し込むと同時に熱硬化させる。塗布、半硬化する場
合、低圧にてクリアランスホールの中に樹脂を流し込
み、溶剤或いは空気を加熱しながら抜き、半硬化する。
溶剤が入っている場合、クリアランスホール内の未充填
が起こり易いため、あらかじめ無溶剤液状の熱硬化性樹
脂組成物をクリアランスホールに流し込み、硬化あるい
は半硬化しておく方法が一般的であるが、いずれの方法
においても、金属板のクリアランスホール内が熱硬化性
樹脂組成物で充填されるように加工する。
Further, a non-solvent or solvent-type thermosetting resin composition is used, and is applied to portions other than the metal plate projections by screen printing or the like. Then, it is cured by heating as it is, or is laminated and formed under heat and pressure to be integrated. In the case of laminating and molding, the resin is poured into the clearance holes and thermosetting at the same time as described above. In the case of coating and semi-curing, a resin is poured into the clearance hole at a low pressure, and the solvent or air is removed while heating, and semi-cured.
When the solvent is contained, since the unfilling in the clearance hole is likely to occur, a method of pouring the solvent-free liquid thermosetting resin composition into the clearance hole in advance and curing or semi-curing is generally used. In either method, processing is performed so that the inside of the clearance hole of the metal plate is filled with the thermosetting resin composition.

【0009】金属板の側面については、熱硬化性樹脂組
成物で埋め込まれている形、露出している形、いずれの
形でも良い。
[0009] The side surface of the metal plate may be any of a shape embedded with a thermosetting resin composition and an exposed shape.

【0010】また、サブトクラティブ法によるスルーホ
ールプリント配線板の形成のためには、積層成形時に、
表裏の最外層に、プリント配線板よりやや大きめの金属
箔、或いは片面銅張積層板を配置して、加熱、加圧下に
積層成形することにより、外層回路形成用の金属箔で表
裏が覆われた金属箔張多層板が形成される。
[0010] Further, in order to form a through-hole printed wiring board by the subtractive method, at the time of lamination molding,
A metal foil slightly larger than the printed wiring board or a single-sided copper-clad laminate is placed on the outermost layer on the front and back, and the front and back are covered with metal foil for forming the outer layer circuit by laminating under heat and pressure. The resulting metal foil-clad multilayer board is formed.

【0011】表裏層に金属箔を使用しないで積層成形す
る場合、公知のアディティブ法にて回路を形成し、プリ
ント配線板を作る。
In the case of laminating and molding without using a metal foil for the front and back layers, a circuit is formed by a known additive method to produce a printed wiring board.

【0012】上記サブトラクティブ法、セミアディティ
ブ法で作成した板の、半導体を固定する部分以外の箇所
に表裏の回路を導通するスルーホール用孔をドリル、レ
ーザー或いはプラズマ等、公知の方法にて小径の孔をあ
ける。
A through hole for conducting the circuit on the front and back is formed in a portion of the plate prepared by the above subtractive method or semi-additive method other than the portion for fixing the semiconductor by a known method such as drilling, laser or plasma. Drill holes.

【0013】表裏信号回路用のスルーホール用孔は、樹
脂の埋め込まれた金属板クリアランスホールのほぼ中央
に、金属板と接触しないように形成する。次いで無電解
メッキや電解メッキによりスルーホール内部の金属層を
形成して、メッキされたスルーホールを形成するととも
に、フルアディティブ法では、同時に表裏にワイヤボン
ディング用端子、信号回路、ソルダーボール用パッド、
導体回路等を形成する。
The through hole for the front and back signal circuits is formed substantially at the center of the metal plate clearance hole in which the resin is embedded so as not to contact the metal plate. Next, a metal layer inside the through hole is formed by electroless plating or electrolytic plating, and a plated through hole is formed.At the same time, in the full additive method, wire bonding terminals, signal circuits, solder ball pads,
Form conductor circuits and the like.

【0014】セミアデティブ法では、スルーホールをメ
ッキすると同時に、表裏も全面メッキされ、その後、公
知の方法にて上下に回路を形成する。また、表裏金属箔
を使用して積層成形されたものは、表裏の回路形成工程
で、半導体チップ固定部分の上にある金属箔も除去され
る。必要によりデスミア処理を施し、金属メッキを行
い、回路形成後、貴金属メッキを、少なくともワイヤボ
ンディングパッド表面、反対面のハンダボール接続用パ
ッドに形成してプリント配線板を完成させる。この場
合、貴金属メッキの必要のない箇所は、事前にメッキレ
ジストで被覆しておく。または、メッキ後に、必要によ
り公知の熱硬化性樹脂組成物、或いは光選択熱硬化性樹
脂組成物で、少なくともボンディングパッド、反対面の
ハンダボール接続用パッド以外の表面に皮膜を形成す
る。片面金属箔張積層板を使用した場合、回路形成後、
或いは貴金属メッキ後にルータ等で半導体チップ搭載箇
所、裏側金属突起部分の上の基材を切除する。
In the semi-additive method, the front and back surfaces are plated at the same time as the through holes are plated, and thereafter, circuits are formed on the upper and lower sides by a known method. In the case of lamination molding using front and back metal foils, the metal foil on the semiconductor chip fixing portion is also removed in the front and back circuit forming steps. If necessary, a desmear treatment is performed, metal plating is performed, and after forming the circuit, a noble metal plating is formed on at least the surface of the wire bonding pad and the solder ball connection pad on the opposite surface to complete the printed wiring board. In this case, a portion that does not require noble metal plating is covered with a plating resist in advance. Alternatively, after plating, a film is formed on at least the surface other than the bonding pad and the opposite surface of the solder ball connection pad with a known thermosetting resin composition or a photo-selective thermosetting resin composition as necessary. When using a single-sided metal foil-clad laminate, after forming the circuit,
Alternatively, after the noble metal plating, the base material on the mounting portion of the semiconductor chip and the metal protrusion on the back side is cut off with a router or the like.

【0015】該プリント配線板の半導体を接着する金属
突起部分の表面に接着剤や金属粉混合接着剤を用いて、
半導体チップを固定し、さらに半導体チップとプリント
配線板回路のボンディングパッドとをワイヤボンディン
グ法で接続し、少なくとも、半導体チップ、ボンディン
グワイヤ、及びボンディングパッドを公知の封止樹脂で
封止する。
An adhesive or a metal powder mixed adhesive is used on the surface of the metal projection portion of the printed wiring board to which the semiconductor is bonded,
The semiconductor chip is fixed, and the semiconductor chip and the bonding pads of the printed wiring board circuit are connected by a wire bonding method, and at least the semiconductor chip, the bonding wires, and the bonding pads are sealed with a known sealing resin.

【0016】半導体チップと反対面のソルダーボール接
続用導体パッドに、ソルダーボールを接続してP-BGA を
作り、マザーボードプリント配線板上の回路にソルダー
ボールを重ね、熱によってボールを溶融接続するか、ま
たはパッケージにソルダーボールをつけずにP-LGA を作
り、マザーボードプリント配線板に実装する時に、マザ
ーボードプリント配線板面に形成されたソルダーボール
接続用導体パッドとP-LGA 用のソルダーボール用導体パ
ッドとを、ソルダーボールを加熱溶融することにより接
続する。
A solder ball is connected to the solder ball connecting conductor pad on the opposite side of the semiconductor chip to form a P-BGA, and the solder ball is superimposed on a circuit on a motherboard printed wiring board, and the ball is melt-connected by heat. When the P-LGA is made without attaching solder balls to the package, and mounted on the motherboard printed wiring board, the solder ball connection conductor pads formed on the motherboard printed wiring board surface and the solder ball conductors for the P-LGA The pads are connected by heating and melting the solder balls.

【0017】本発明に用いる金属板は、特に限定しない
が、高弾性率、高熱伝導性で、厚さ30〜300μmのもの
が好適である。具体的には、純銅、無酸素銅、その他、
銅が95重量%以上のFe、Sn、P 、Gr、Zr,Zn等との合
金、或いは合金の表面を銅メッキした金属板等が好適に
使用される。
Although the metal plate used in the present invention is not particularly limited, a metal plate having a high elastic modulus, a high thermal conductivity and a thickness of 30 to 300 μm is preferable. Specifically, pure copper, oxygen-free copper, and others,
An alloy of 95% by weight or more of copper with Fe, Sn, P, Gr, Zr, Zn, or the like, or a metal plate in which the surface of the alloy is plated with copper is preferably used.

【0018】本発明の金属突起部の高さは、30〜200μ
mが好適である。また、突起部をくり抜いたプリプレ
グ、或いはスクリーン印刷で形成する熱硬化性樹脂の高
さは、この突起と同じ高さか、やや高いことが好まし
い。突起部の面積は、半導体チップの面積と同等以上で
あり、僅かに大きめが好ましい。一般的には5〜20mm角
である。金属突起部は、エッチング、冷間機械加工、或
いは圧延異型条加工等の一般に公知の方法で作成でき
る。また、平滑な金属板の上に、所定の大きさの同質、
或いは異質の金属板を、熱伝導の良好な銅ペースト等、
一般に公知の接着方法にて接着させて突起とすることも
可能である。
The height of the metal projection of the present invention is 30 to 200 μm.
m is preferred. Further, it is preferable that the height of the prepreg formed by hollowing out the projection or the thermosetting resin formed by screen printing is the same as or slightly higher than the height of the projection. The area of the projection is equal to or greater than the area of the semiconductor chip, and is preferably slightly larger. Generally, it is 5 to 20 mm square. The metal protrusions can be formed by a generally known method such as etching, cold machining, or rolling irregular shape processing. In addition, on a smooth metal plate, homogeneous of a predetermined size,
Or a foreign metal plate, such as copper paste with good thermal conductivity,
It is also possible to form projections by bonding with a generally known bonding method.

【0019】本発明で使用される熱硬化性樹脂組成物の
樹脂としては、一般に公知の熱硬化性樹脂が使用され
る。具体的には、エポキシ樹脂、多官能性シアン酸エス
テル樹脂、多官能性マレイミド−シアン酸エステル樹
脂、多官能性マレイミド樹脂、不飽和基含有ポリフェニ
レンエーテル樹脂等が挙げられ、1種或いは2種類以上
が組み合わせて使用される。耐熱性、耐湿性、耐マイグ
レーション性、吸湿後の電気的特性等の点から多官能性
シアン酸エステル樹脂組成物が好適である。
As the resin of the thermosetting resin composition used in the present invention, generally known thermosetting resins are used. Specific examples include an epoxy resin, a polyfunctional cyanate ester resin, a polyfunctional maleimide-cyanate ester resin, a polyfunctional maleimide resin, and an unsaturated group-containing polyphenylene ether resin. Are used in combination. Polyfunctional cyanate ester resin compositions are preferred from the viewpoints of heat resistance, moisture resistance, migration resistance, electrical properties after moisture absorption, and the like.

【0020】本発明の好適な熱硬化性樹脂分である多官
能性シアン酸エステル化合物とは、分子内に2個以上の
シアナト基を有する化合物である。具体的に例示する
と、1,3 −又は1,4-ジシアナトベンゼン、1,3,5-トリシ
アナトベンゼン、1,3-、1,4-、1,6-、1,8-、2,6-又は2,
7-ジシアナトナフタレン、1,3,6-トリシアナトナフタレ
ン、4,4-ジシアナシビフェニル、ビス(4−ジシアナト
フェニル)メタン、2,2-ビス(4−シアナトフェニル)
プロパン、2,2-ビス(3,5-ジブロモ−4−シアナトフェ
ニル)プロパン、ビス(4−シアナトフェニル)エーテ
ル、ビス(4−シアナトフェニル)チオエーテル、ビス
(4−シアナトフェニル)スルホン、トリス(4−シア
ナトフェニル)ホスファイト、トリス(4−シアナトフ
ェニル)ホスフェート、およびノボラックとハロゲン化
シアンとの反応により得られるシアネート類などであ
る。
The polyfunctional cyanate compound which is a preferred thermosetting resin component of the present invention is a compound having two or more cyanato groups in a molecule. Specific examples include 1,3- or 1,4-dicyanatobenzene, 1,3,5-tricyanatobenzene, 1,3-, 1,4-, 1,6-, 1,8-, 2 , 6- or 2,
7-dicyanatonaphthalene, 1,3,6-tricyanatonaphthalene, 4,4-dicyanashibiphenyl, bis (4-dicyanatophenyl) methane, 2,2-bis (4-cyanatophenyl)
Propane, 2,2-bis (3,5-dibromo-4-cyanatophenyl) propane, bis (4-cyanatophenyl) ether, bis (4-cyanatophenyl) thioether, bis (4-cyanatophenyl) Sulfone, tris (4-cyanatophenyl) phosphite, tris (4-cyanatophenyl) phosphate, and cyanates obtained by reacting novolak with cyanogen halide.

【0021】これらのほかに特公昭41-1928 、同43-184
68、同44-4791 、同45-11712、同46-41112、同47-26853
及び特開昭51-63149等に記載の多官能性シアン酸エステ
ル化合物類も用いら得る。また、これら多官能性シアン
酸エステル化合物のシアナト基の三量化によって形成さ
れるトリアジン環を有する分子量 400〜6,000 のプレポ
リマーが使用される。このプレポリマーは、上記の多官
能性シアン酸エステルモノマーを、例えば鉱酸、ルイス
酸等の酸類;ナトリウムアルコラート等、第三級アミン
類等の塩基;炭酸ナトリウム等の塩類等を触媒として重
合させることにより得られる。このプレポリマー中には
一部未反応のモノマーも含まれており、モノマーとプレ
ポリマーとの混合物の形態をしており、このような原料
は本発明の用途に好適に使用される。一般にはこれらの
プレポリマーを可溶な有機溶剤に溶解させて使用する。
In addition to these, Japanese Patent Publication Nos. 41-1928 and 43-184
68, 44-4791, 45-11712, 46-41112, 47-26853
And polyfunctional cyanate compounds described in JP-A-51-63149 and the like can also be used. A prepolymer having a molecular weight of 400 to 6,000 and having a triazine ring formed by trimerizing a cyanato group of these polyfunctional cyanate compounds is used. This prepolymer is obtained by polymerizing the above-mentioned polyfunctional cyanate ester monomer using, for example, an acid such as a mineral acid or a Lewis acid; a base such as a sodium alcoholate or a tertiary amine; a salt such as sodium carbonate as a catalyst. It can be obtained by: The prepolymer also contains some unreacted monomers and is in the form of a mixture of the monomer and the prepolymer, and such a raw material is suitably used for the purpose of the present invention. Generally, these prepolymers are used after being dissolved in a soluble organic solvent.

【0022】エポキシ樹脂としては、一般に公知のもの
が使用できる。具体的には、液状或いは固形のビスフェ
ノールA型エポキシ樹脂、ビスフェノールF型エポキシ
樹脂、フェノールノボラック型エポキシ樹脂、クレゾー
ルノボラック型エポキシ樹脂、脂環式エポキシ樹脂;ブ
タジエン、ペンタジエン、ビニルシクロヘキセン、ジシ
クロペンチルエーテル等の二重結合をエポキシ化したポ
リエポキシ化合物類;ポリオール、水酸基含有シリコン
樹脂類とエポハロヒドリンとの反応によって得られるポ
リグリシジル化合物類等が挙げられる。これらは1種或
いは2種類以上が組み合わせて使用され得る。
As the epoxy resin, a generally known epoxy resin can be used. Specifically, liquid or solid bisphenol A type epoxy resin, bisphenol F type epoxy resin, phenol novolak type epoxy resin, cresol novolak type epoxy resin, alicyclic epoxy resin; butadiene, pentadiene, vinylcyclohexene, dicyclopentyl ether, etc. And polyglycidyl compounds obtained by reacting a polyol, a hydroxyl group-containing silicone resin with an ephalohydrin, and the like. These may be used alone or in combination of two or more.

【0023】ポリイミド樹脂としては、一般に公知のも
のが使用され得る。具体的には、多官能性マレイミド類
とポリアミン類との反応物、特公昭57-005406 に記載の
末端三重結合のポリイミド類が挙げられる。
As the polyimide resin, generally known ones can be used. Specific examples include a reaction product of a polyfunctional maleimide and a polyamine, and a polyimide having a terminal triple bond described in JP-B-57-005406.

【0024】これらの熱硬化性樹脂は、単独でも使用さ
れるが、特性のバランスを考え、適宜組み合わせて使用
するのが良い。
These thermosetting resins may be used alone, but it is preferable to use them in combination as appropriate in consideration of the balance of properties.

【0025】本発明の熱硬化性樹脂組成物には、組成物
本来の特性が損なわれない範囲で、所望に応じて種々の
添加物を配合することができる。これらの添加物として
は、不飽和ポリエステル等の重合性二重結合含有モノマ
ー類及びそのプレポリマー類;ポリブタジエン、エポキ
シ化ブタジエン、マレイン化ブタジエン、ブタジエン−
アクリロニトリル共重合体、ポリクロロプレン、ブタジ
エン−スチレン共重合体、ポリイソプレン、ブチルゴ
ム、フッ素ゴム、天然ゴム等の低分子量液状〜高分子量
のelastic なゴム類;ポリエチレン、ポリプロピレン、
ポリブデン、ポリ−4−メチルペンテン、ポリスチレ
ン、AS樹脂、ABS 樹脂、MBS 樹脂、スチレン−イソプレ
ンゴム、ポリエチレン−プロピレン共重合体、4−フッ
化エチレン−6−フッ化エチレン共重合体類;ポリカー
ボネート、ポリフェニレンエーテル、ポリスルホン、ポ
リエステル、ポリフェニレンサルファイド等の高分子量
プレポリマー若しくはオリゴマー;ポリウレタン等が例
示され、適宜使用される。また、その他、公知の無機或
いは有機の充填剤、染料、顔料、増粘剤、滑剤、消泡
剤、分散剤、レベリング剤、光増感剤、難燃剤、光沢
剤、重合禁止剤、チキソ性付与剤等の各種添加剤が、所
望に応じて適宜組み合わせて用いられる。必要により、
反応基を有する化合物は硬化剤、触媒が適宜配合され
る。
Various additives can be added to the thermosetting resin composition of the present invention, if desired, as long as the inherent properties of the composition are not impaired. These additives include polymerizable double bond-containing monomers such as unsaturated polyesters and prepolymers thereof; polybutadiene, epoxidized butadiene, maleated butadiene, butadiene-
Low molecular weight liquid to high molecular weight elastic rubbers such as acrylonitrile copolymer, polychloroprene, butadiene-styrene copolymer, polyisoprene, butyl rubber, fluoro rubber, natural rubber; polyethylene, polypropylene,
Polybutene, poly-4-methylpentene, polystyrene, AS resin, ABS resin, MBS resin, styrene-isoprene rubber, polyethylene-propylene copolymer, 4-fluoroethylene-6-fluoroethylene copolymer; polycarbonate, High molecular weight prepolymers or oligomers such as polyphenylene ether, polysulfone, polyester, and polyphenylene sulfide; and polyurethane are exemplified and used as appropriate. Other known inorganic or organic fillers, dyes, pigments, thickeners, lubricants, defoamers, dispersants, leveling agents, photosensitizers, flame retardants, brighteners, polymerization inhibitors, thixotropic Various additives such as imparting agents are used in combination as needed. If necessary,
The compound having a reactive group is appropriately blended with a curing agent and a catalyst.

【0026】本発明の熱硬化性樹脂組成物は、それ自体
は加熱により硬化するが硬化速度が遅く、作業性、経済
性等に劣るため、使用した熱硬化性樹脂に対して公知の
熱硬化触媒を用いてもよい。使用量は、熱硬化性樹脂10
0 重量部に対して0.005 〜10重部、好ましくは0.01〜5
重量部である。
The thermosetting resin composition of the present invention can be cured by heating itself, but has a low curing rate and is inferior in workability and economic efficiency. Therefore, a known thermosetting resin is used for the thermosetting resin used. A catalyst may be used. Use amount is thermosetting resin 10
0.005 to 10 parts by weight, preferably 0.01 to 5 parts by weight per 0 parts by weight
Parts by weight.

【0027】プリプレグの補強基材として使用するもの
は、一般に公知の無機或いは有機の織布、不織布が使用
される。具体的には、Eガラス、Sガラス、Dガラス等
の公知のガラス繊維布、全芳香族ポリアミド繊維布、液
晶ポリエステル繊維布等が挙げられる。これらは、混抄
でも良い。また、ポリイミドフィルム等のフィルムの表
裏に熱硬化性組成物を塗布、加熱して半硬化状態にした
ものも使用できる。
As the reinforcing base material of the prepreg, generally known inorganic or organic woven or nonwoven fabric is used. Specific examples include known glass fiber cloths such as E glass, S glass, and D glass, wholly aromatic polyamide fiber cloths, and liquid crystal polyester fiber cloths. These may be mixed. Further, a film obtained by applying a thermosetting composition to the front and back of a film such as a polyimide film and heating to a semi-cured state can also be used.

【0028】最外層の金属箔は、一般に公知のものが使
用できる。好適には厚さ3〜100μmの銅箔、ニッケル
箔等が使用される。
As the outermost metal foil, generally known ones can be used. Preferably, a copper foil, nickel foil or the like having a thickness of 3 to 100 μm is used.

【0029】金属板に形成するクリアランスホールの径
は、表裏導通用スルーホール径よりやや大きめに形成す
る。具体的には、該スルーホール壁と金属板クリアラン
スホール壁とは50μm以上の距離が、熱硬化性樹脂組成
物で絶縁されていることが好ましい。表裏導通用スルー
ホール径については、特に限定はないが、50〜300μm
が好適である。
The diameter of the clearance hole formed in the metal plate is slightly larger than the diameter of the through hole for front and back conduction. Specifically, it is preferable that a distance of 50 μm or more between the through hole wall and the metal plate clearance hole wall is insulated by the thermosetting resin composition. The diameter of the through hole for front / back conduction is not particularly limited, but is 50 to 300 μm.
Is preferred.

【0030】本発明の多層プリント配線板用プリプレグ
を作成する場合、基材に熱硬化性樹脂組成物を含浸、乾
燥し、半硬化状態の積層材料とする。また基材を使用し
ない半硬化状態とした樹脂シートも使用できる。或いは
塗料も使用できる。この場合、半硬化状態の程度によ
り、ハイフロー化、ローフロー化あるいはノーフロー化
する。ノーフローとした場合、加熱、加圧して積層成形
した時、樹脂の流れ出しが100μm以下、好ましくは50
μm以下とする。また、この際、金属板、金属箔とは接
着し、ボイドの発生しないことが肝要である。プリプレ
グを作成する温度は一般的には100 〜180℃である。時
間は5〜60分であり、目的とするフローの程度により、
適宜選択する。
When preparing a prepreg for a multilayer printed wiring board of the present invention, a substrate is impregnated with a thermosetting resin composition and dried to obtain a semi-cured laminated material. Also, a resin sheet in a semi-cured state without using a base material can be used. Alternatively, paints can be used. In this case, high flow, low flow, or no flow is performed depending on the degree of the semi-cured state. In the case of no flow, when lamination molding is performed by heating and pressing, the flow of the resin is 100 μm or less, preferably 50 μm or less.
μm or less. At this time, it is important that the metal plate and the metal foil adhere to each other and no void is generated. The temperature at which the prepreg is made is generally between 100 and 180 ° C. The time is 5 to 60 minutes, depending on the degree of the desired flow,
Select as appropriate.

【0031】本発明の金属芯の入った半導体プラスチッ
クパッケージを作成する方法は特に限定しないが、例え
ば以下(図1)の方法による。 (1) 内層となる金属板全面を液状エッチングレジストで
被覆し、加熱して溶剤を除去した後、外周部の放熱部の
レジストが残るように作成したネガフィルムを被せ、紫
外線照射後、1%炭酸ナトリウム水溶液で未露光部分を
溶解除去する。 (2) エッチングにて金属板を所定厚み溶解してから、エ
ッチングレジストを溶解除去する。 (3) 再び液状エッチングレジストで上下を被覆し、クリ
アランスホール部の光が遮断できるように作成したネガ
フィルムをその上にあて、紫外線で露光する。 (4) クリアランスホール部のエッチングレジストを溶解
除去してから、エッチング法にて両側からエッチング
し、金属板にクリアランスホールを作成する。 (5) エッチングレジストを除去後、金属板全面を化学表
面処理し、半導体チップを搭載する表面は未加工のプリ
プレグを配置し、裏面の金属突起の部分は、突起の大き
さよりやや大きめに孔をあけたプリプレグを配し、上下
に金属箔を置く。 (6) 加熱、加圧、真空下に積層成形した後、スルーホー
ルをあける箇所はドリル、或いはレーザー等でスルーホ
ールを内層金属箔に接触しないようにあけ、デスミア処
理を施した後、金属メッキを行う。 (7) 公知の方法で上下に回路を形成すると同時に、金属
板突起部の上の金属箔を除去する。ザグリ或いは炭酸ガ
スレーザーで半導体チップを搭載する箇所に孔をあけ、
必要によりデスミア処理を施す。メッキレジストで被覆
後、貴金属メッキを施し、内層金属板の半導体チップ搭
載部である表面に半導体チップを接着し、ワイヤボンデ
ィングを行い、その後、樹脂封止して、必要によりハン
ダボールを接着する。
The method for producing the semiconductor plastic package containing the metal core of the present invention is not particularly limited. For example, the following method (FIG. 1) is used. (1) The entire surface of the metal plate serving as the inner layer is coated with a liquid etching resist, heated to remove the solvent, and then covered with a negative film formed so that the resist of the heat radiating portion on the outer peripheral portion remains. Unexposed portions are dissolved and removed with an aqueous solution of sodium carbonate. (2) After the metal plate is dissolved to a predetermined thickness by etching, the etching resist is dissolved and removed. (3) The upper and lower surfaces are again covered with a liquid etching resist, and a negative film prepared so as to block the light in the clearance hole is placed thereon and exposed with ultraviolet light. (4) After dissolving and removing the etching resist in the clearance hole, etching is performed from both sides by an etching method to form a clearance hole in the metal plate. (5) After removing the etching resist, the entire surface of the metal plate is subjected to chemical surface treatment, the unprocessed prepreg is placed on the surface on which the semiconductor chip is mounted, and the metal projections on the back side are slightly larger than the projections. Dispose the opened prepreg and put metal foil on the top and bottom. (6) After laminating under heat, pressure, and vacuum, drill through holes to prevent through holes from contacting the inner metal foil, apply desmear treatment, and metal plating. I do. (7) At the same time as forming a circuit up and down by a known method, the metal foil on the metal plate protrusion is removed. Drill holes at the locations where semiconductor chips are mounted
Desmearing is performed if necessary. After coating with a plating resist, precious metal plating is performed, a semiconductor chip is bonded to the surface of the inner layer metal plate, which is a semiconductor chip mounting portion, wire bonding is performed, and then resin sealing is performed, and a solder ball is bonded as necessary.

【0032】[0032]

【実施例】以下に実施例、比較例で本発明を具体的に説
明する。尚、特に断らない限り、『部』は重量部を表
す。
The present invention will be specifically described below with reference to examples and comparative examples. Unless otherwise specified, “parts” indicates parts by weight.

【0033】実施例1 2,2-ビス(4-シアナトフェニル)プロパン900部、ビス
(4-マレイミドフェニル)メタン100部を150℃に溶融さ
せ、撹拌しながら4時間反応させ、プレポリマーを得
た。これをメチルエチルケトンとジメチルホルムアミド
の混合溶剤に溶解した。これにビスフェノールA型エポ
キシ樹脂(商品名:エピコート1001、油化シェルエポキ
シ<株>製)400部、クレゾールノボラック型エポキシ
樹脂(商品名:ESCN-220F 、住友化学工業<株>製)60
0部を加え、均一に溶解混合した。更に触媒としてオク
チル酸亜鉛0.4部を加え、溶解混合し、これに無機充填
剤(商品名:焼成タルクBST-200 、日本タルク<株>
製)500部を加え、均一撹拌混合してワニスAを得た。
このワニスを厚さ100μmのガラス織布に含浸し150℃で
乾燥して、ゲル化時間(at170℃)7秒、170℃、20kgf/
cm2 、5分間での樹脂流れ110μmとなるように作成し
て、厚さ105μmの半硬化状態のプリプレグ(プリプレグ
B)を得た。また、ゲル化時間114秒、樹脂流れ13mm、
厚さ109μmのプリプレグCを作成した。一方、内層金
属板となる厚さ250μmの銅板を用意し、大きさ50mm角の
パッケージの裏面中央に13mm角、高さ100μmの突起を作
成した。その後、該金属板の全面に液状エッチングレジ
ストを厚さ20μm塗布し、乾燥して溶剤を飛ばした後、
突起部をくり抜き、クリアランスホール部以外は紫外線
が透過するネガフィルムを裏面に重ね、表面にはクリア
ランスホール以外を紫外線照射してからクリアランスホ
ール部のレジスト膜を1%炭酸ナトリウム水溶液で除去
した後、両側からエッチングによって0.6 mmφのクリア
ランスホールをあけた。金属板全面に黒色酸化銅処理を
施し、この裏面には、突起部分に相当する位置に、突起
部より50μm大きめの孔をルーターにてあけた上記プリ
プレグBを被せ、表面にはブリプレグCを被せ、その両
外側に厚さ18μmの電解銅箔を配置し、200℃、20kgf/c
m2 、30mmHg以下の真空下で2時間積層成形し、一体化
した。クリアランスホール箇所は、クリアランスホール
部の金属に接触しないように、中央に孔径0.25mmのスル
ーホールをドリルにてあけ、デスミア処理後、銅メッキ
を無電解、電解メッキで行い、孔内に17μmの銅メッキ
層を形成した。表裏に液状エッチングレジストを塗布、
乾燥してからポジフィルムを重ねて露光、現像し、表裏
回路を形成するとともに、突起部上の銅箔も同時にエッ
チング除去し、プリント配線板を得た。突起部、ボンデ
ィングパッド及びボールパッド以外にメッキレジストを
形成し、ニッケル、金メッキを施してから、表面の半導
体チップを固定する箇所をザグリマシーンにてザグり、
金属を露出させたプリント配線板を作成した。上面露出
金属部に大きさ13mm角の半導体チップを銀ペーストで接
着固定した後、ワイヤボンティングを行い、次いでシリ
カ入り液状エポキシ封止用樹脂を用い、半導体チップ部
を樹脂封止して半導体パッケージを作成した(図1)。
このパッケージの評価結果を表1に示す。
Example 1 900 parts of 2,2-bis (4-cyanatophenyl) propane and 100 parts of bis (4-maleimidophenyl) methane were melted at 150 ° C. and reacted with stirring for 4 hours to prepare a prepolymer. Obtained. This was dissolved in a mixed solvent of methyl ethyl ketone and dimethylformamide. 400 parts of bisphenol A type epoxy resin (trade name: Epicoat 1001, Yuka Shell Epoxy Co., Ltd.) and cresol novolak type epoxy resin (trade name: ESCN-220F, Sumitomo Chemical Co., Ltd.) 60
0 parts were added and uniformly dissolved and mixed. Further, 0.4 part of zinc octylate is added as a catalyst, and the mixture is dissolved and mixed, and an inorganic filler (trade name: calcined talc BST-200, Nippon Talc Co., Ltd.) is added.
Varnish A was obtained by uniformly mixing with stirring.
This varnish is impregnated with a glass woven fabric having a thickness of 100 μm and dried at 150 ° C., and the gel time (at 170 ° C.) is 7 seconds, 170 ° C., 20 kgf /
The resin was prepared so as to have a resin flow of 110 μm in 5 minutes in cm 2 , and a prepreg (prepreg B) in a semi-cured state having a thickness of 105 μm was obtained. In addition, gelation time 114 seconds, resin flow 13 mm,
A prepreg C having a thickness of 109 μm was prepared. On the other hand, a copper plate having a thickness of 250 μm serving as an inner metal plate was prepared, and a 13 mm square, 100 μm height projection was formed at the center of the back surface of a 50 mm square package. After that, a liquid etching resist was applied to the entire surface of the metal plate at a thickness of 20 μm, dried, and the solvent was blown off.
The protrusions were cut out, a negative film through which ultraviolet light was transmitted was laminated on the back surface except for the clearance hole, and the surface except the clearance hole was irradiated with ultraviolet light, and then the resist film in the clearance hole was removed with a 1% aqueous solution of sodium carbonate. A 0.6 mmφ clearance hole was opened from both sides by etching. A black copper oxide treatment is applied to the entire surface of the metal plate, and the prepreg B having a hole 50 μm larger than the protruding portion formed by a router is covered on the back surface at a position corresponding to the protruding portion, and the prepreg C is covered on the front surface. , Place 18μm thick electrolytic copper foil on both outer sides, 200 ℃, 20kgf / c
They were laminated and molded under a vacuum of m 2 , 30 mmHg or less for 2 hours, and integrated. Drill a 0.25mm through hole in the center of the clearance hole so that it does not come into contact with the metal in the clearance hole.After desmearing, copper plating is performed by electroless and electrolytic plating. A copper plating layer was formed. Apply liquid etching resist on both sides,
After drying, the positive film was overlaid and exposed and developed to form a front and back circuit, and the copper foil on the protrusion was simultaneously removed by etching to obtain a printed wiring board. After forming a plating resist other than the projection, the bonding pad and the ball pad, applying nickel and gold plating, zag the place where the semiconductor chip on the surface is fixed with a counterbore machine,
A printed wiring board with the metal exposed was prepared. After bonding and fixing a 13mm square semiconductor chip to the exposed metal part with silver paste, wire bonding is performed, and then using a liquid epoxy sealing resin containing silica, the semiconductor chip part is resin-sealed to form a semiconductor package. (FIG. 1).
Table 1 shows the evaluation results of this package.

【0034】実施例2 プリプレグC1枚を用い、片面に18μmの電解銅箔、片
面に離型フィルムを配置し、200℃、20kgf/cm2 にて2
時間積層成形して片面銅張積層板を作成した。内層とな
る、厚さ250μmのCu:99.86重量%、Fe:0.11 重量%、
P:0.03重量%の合金板を実施例1と同様に加工して、表
面に大きさ10mm角、高さ100μmで、2個の突起、外周
部に幅5mm、高さ100μmの突起を作成した。更に0.6 m
mφのクリアランスホールをあけ、同様にルーターで突
起部に孔をあけたプリプレグBを裏面に配置し、表側に
はプリプレグCを配置し、その両側に上記で得た片面銅
張積層板を置き、同一条件で積層成形した。クリアラン
スホール箇所は、クリアランスホール部の金属に接触し
ないように、ドリルにて中央に孔径0.20mmのスルーホー
ルをあけ、デスミア処理後、銅メッキを無電解、電解メ
ッキにて行い、孔内17μmの銅メッキ層を形成した。表
裏に液状エッチングレジストを塗布、乾燥して溶剤を除
去してからポジフィルムを重ねて、露光、現像して表裏
回路を形成した。ボンディングパッド及びボールバッド
部以外にメッキレジストを形成し、ニッケル、金メッキ
を施してから、銅板突起部上の積層板部、及び半導体チ
ップ搭載部分の上の基材を全てルーターで切削除去し、
金属が露出したプリント配線板を完成した。その後、同
様に半導体チップを接着、ワイヤボンディングを行い、
樹脂封止して半導体パッケージとした。評価結果を表1
に示す。
Example 2 Using one prepreg C, an 18 μm electrolytic copper foil was placed on one side and a release film was placed on one side, and the pressure was increased at 200 ° C. and 20 kgf / cm 2 .
A single-sided copper-clad laminate was prepared by lamination molding for a time. 250.mu.m thick Cu: 99.86% by weight, Fe: 0.11% by weight,
P: 0.03% by weight of an alloy plate was processed in the same manner as in Example 1 to form two protrusions on the surface, a size of 10 mm square, a height of 100 μm, and a protrusion of 5 mm on the outer periphery and a height of 100 μm. . 0.6 m
Drill a clearance hole of mφ, similarly place a prepreg B with a hole in the protrusion with a router on the back side, place a prepreg C on the front side, put the single-sided copper clad laminate obtained above on both sides, Lamination molding was performed under the same conditions. Drill a 0.20mm through hole in the center with a drill so as not to contact the metal of the clearance hole part, and after desmearing, perform copper plating by electroless and electrolytic plating. A copper plating layer was formed. A liquid etching resist was applied to the front and back, and the solvent was removed by drying. Then, a positive film was overlaid, exposed and developed to form a front and back circuit. After forming a plating resist other than the bonding pad and ball pad, applying nickel and gold plating, the laminate on the copper plate protrusion and the base material on the semiconductor chip mounting part are all cut and removed with a router,
The printed wiring board with the exposed metal was completed. After that, the semiconductor chip is bonded and wire-bonded in the same manner,
A semiconductor package was obtained by resin sealing. Table 1 shows the evaluation results.
Shown in

【0035】比較例1 実施例1のプリプレグCを2枚使用し、上下に電解銅箔
を配置し、200℃、20kgf/cm2、真空下に2時間積層成形
し、両面銅張積層板を得た。所定の位置に孔径0.25mmφ
のスルーホールをドリルであけ、デスミア処理後に銅メ
ッキを施した。この板の上下に公知の方法で回路を形成
し、ニッケルメッキ、金メッキを施した。これは半導体
チップを搭載する箇所に放熱用のスルーホールが形成さ
れており、この上に銀ペーストで半導体チップを接着
し、ワイヤボンディング後、エポキシ封止用コンパウン
ドで実施例1と同様に樹脂封止した(図2)。このパッ
ケージの評価結果を表1に示す。
Comparative Example 1 Two prepregs C of Example 1 were used, and electrolytic copper foils were arranged on the upper and lower sides, and laminated and formed at 200 ° C., 20 kgf / cm 2 under vacuum for 2 hours to form a double-sided copper-clad laminate. Obtained. 0.25mmφ hole diameter at specified position
Was drilled and copper plated after desmear treatment. Circuits were formed on and under the plate by a known method, and nickel plating and gold plating were performed. This has a through hole for heat dissipation formed at the place where the semiconductor chip is mounted. The semiconductor chip is adhered on this with a silver paste, and after wire bonding, it is sealed with a resin for epoxy sealing in the same manner as in Example 1. Stopped (FIG. 2). Table 1 shows the evaluation results of this package.

【0036】比較例2 比較例1のプリント配線板の半導体チップ搭載部分をザ
グリマシーンにて上下くり抜いてから、裏面に厚さ200
μmの銅板を、上記プリプレグBを用いて、加熱、加圧
下に同様に接着させ、放熱板付きプリント配線板を作成
した。これはややソリが発生した。この放熱板に直接銀
ペーストで半導体チップを接着させ、ワイヤボンディン
グで接続後、液状エポキシ樹脂で封止した(図3)。こ
のパッケージの評価結果を表1に示す。
COMPARATIVE EXAMPLE 2 A semiconductor chip mounting portion of the printed wiring board of Comparative Example 1 was hollowed up and down with a counterbore machine.
Using a prepreg B, a μm copper plate was similarly adhered under heat and pressure to produce a printed wiring board with a heat sink. This slightly warped. A semiconductor chip was directly bonded to the heat sink with a silver paste, connected by wire bonding, and sealed with a liquid epoxy resin (FIG. 3). Table 1 shows the evaluation results of this package.

【0037】各種特性の試験方法を次に示す。 <測定方法> 1) 吸湿後の耐熱性・ JEDEC STANDARD TEST METHOD A113-A LEVEL3:30℃・60%R
Hで所定時間処理後、220℃リフローソルダー3サイクル
後の基板の異常の有無について、断面観察及び電気的チ
ェックによって確認した。 2) 吸湿後の電気絶縁性・ JEDEC STANDARD TEST METHOD A113-A LEVEL2:85℃・60%R
Hで所定時間(Max.168hrs.)処理後、220℃リフローソ
ルダー3サイクル後の基板の異常の有無を断面観察及び
電気的チェックによって確認した。 3) ガラス転移温度 DMA 法にて測定した。 4) プレッシャークッカー処理後の絶縁抵抗値 端子間(ライン/スペース=70/70μm)の櫛形パター
ンを作成し、この上に、それぞれ使用したプリプレグを
配置して同様に積層成形したものを、121℃・2気圧で
所定時間処理した後、25℃・60%RHにて2時間後処理
を行い、500VDC印加60秒後に、その端子間の絶縁
抵抗値を測定した。 5) 耐マイグレーション性 上記4)の試験片を用い、85℃・85%RHにて、50VDC 印加
して端子間の絶縁抵抗値を測定した。 6) 放熱性 パッケージを同一マザーボードプリント配線板にハンダ
ボールで接着させ、800 時間連続使用してから、パッケ
ージの温度を測定した。 7) 温度サイクル試験 JEDEC STANDARD JESD22-A104-A CONDITION C (−65℃
・30分←→室温5分←→+150℃・30分)1サイクルで
実施。
Test methods for various characteristics are shown below. <Measurement method> 1) Heat resistance after moisture absorption ・ JEDEC STANDARD TEST METHOD A113-A LEVEL3: 30 ℃ ・ 60% R
After treatment with H for a predetermined time, the presence or absence of an abnormality in the substrate after three cycles of reflow soldering at 220 ° C. was confirmed by cross-sectional observation and electrical check. 2) Electric insulation after moisture absorption ・ JEDEC STANDARD TEST METHOD A113-A LEVEL2: 85 ℃ ・ 60% R
After treatment with H for a predetermined time (Max. 168 hrs.), The presence or absence of abnormality in the substrate after three cycles of reflow soldering at 220 ° C. was confirmed by cross-sectional observation and electrical check. 3) Glass transition temperature Measured by DMA method. 4) Insulation resistance value after pressure cooker treatment A comb-shaped pattern between terminals (line / space = 70/70 μm) was created, and the prepregs used were placed on each of them and laminated and molded in the same manner at 121 ° C. After the treatment at 2 atm for a predetermined time, post-treatment was performed at 25 ° C. and 60% RH for 2 hours, and the insulation resistance between the terminals was measured 60 seconds after 500 VDC was applied. 5) Migration resistance Using the test piece of 4) above, the insulation resistance between terminals was measured by applying 50 VDC at 85 ° C. and 85% RH. 6) Heat dissipation The package was bonded to the same motherboard printed wiring board with solder balls and used continuously for 800 hours before measuring the package temperature. 7) Temperature cycle test JEDEC STANDARD JESD22-A104-A CONDITION C (-65 ℃
・ 30 minutes ← → room temperature 5 minutes ← → + 150 ℃ ・ 30 minutes) 1 cycle.

【0038】[0038]

【表1】 [Table 1]

【0039】[0039]

【発明の効果】プリント配線板の片面の、ほぼ中央部分
凹部に露出した金属板の表面に半導体チップを固定し、
半導体チップとその周囲のプリント配線板表面に形成さ
れた回路導体とをワイヤボンディングで接続し、少なく
とも、プリント配線板表面上の信号伝播回路導体を、プ
リント配線板の反対面に形成された回路導体もしくは該
パッケージのハンダボールを接続するために形成された
回路導体パッドとを、メッキされたスルーホールで結線
し、少なくとも半導体チップを樹脂封止している構造の
半導体プラスチックパッケージであって、該プリント配
線板より少し大きい金属板をプリント配線板の厚さ方向
のほぼ中央に配置し、該金属板を表裏回路導体と熱硬化
性樹脂組成物で絶縁し、金属板には少なくとも1個以上
のスルーホール導体径より大きい径のクリアランスホー
ルを形成し、クリアランスの孔壁と金属板とを樹脂組成
物で絶縁し、金属板の1部分は半導体チップ固定に用い
たプリント配線板のほぼ中央の外面に露出し、かつ、半
導体チップを固定する面積より少し大きめの金属を、少
なくとも、1箇所以上表面に露出し、さらに該プリント
配線板の裏面に突起として金属板を露出し、この露出し
た金属板を用いて熱放散することを特徴とするキャビテ
ィ型半導体プラスチックパッケージとすることにより、
半導体チップの下面からの吸湿がなく、吸湿後の耐熱
性、すなわちポップコーン現象が大幅に改善できるとと
もに、熱放散性も改善でき、信頼性にも優れ、加えて大
量生産性にも適しており、経済性の改善された、新規な
キャビティ構造の半導体プラスチックパッケージを得る
ことができた。
According to the present invention, a semiconductor chip is fixed to a surface of a metal plate exposed in a substantially central recess on one side of a printed wiring board.
The semiconductor chip and the circuit conductor formed on the surface of the printed wiring board around the semiconductor chip are connected by wire bonding, and at least the signal propagation circuit conductor on the surface of the printed wiring board is connected to the circuit conductor formed on the opposite surface of the printed wiring board. Alternatively, the printed circuit board is a semiconductor plastic package having a structure in which circuit conductor pads formed for connecting solder balls of the package are connected by plated through holes, and at least a semiconductor chip is sealed with a resin. A metal plate slightly larger than the wiring board is arranged at substantially the center in the thickness direction of the printed wiring board, and the metal plate is insulated from the front and back circuit conductors with a thermosetting resin composition. Forming a clearance hole with a diameter larger than the hole conductor diameter, insulating the hole wall of the clearance and the metal plate with a resin composition, Is exposed on the outer surface substantially at the center of the printed wiring board used for fixing the semiconductor chip, and at least one surface of a metal slightly larger than the area for fixing the semiconductor chip is exposed on the surface. By exposing the metal plate as a protrusion on the back surface of the wiring board, and by using this exposed metal plate to dissipate heat, the cavity type semiconductor plastic package is characterized by:
There is no moisture absorption from the lower surface of the semiconductor chip, and the heat resistance after moisture absorption, that is, the popcorn phenomenon can be significantly improved, the heat dissipation can be improved, the reliability is excellent, and in addition, it is suitable for mass productivity. A semiconductor plastic package having a novel cavity structure with improved economy was obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のキャビティ型半導体プラスチックパッ
ケージ製造工程の概略断面図を示す。
FIG. 1 is a schematic sectional view showing a manufacturing process of a cavity type semiconductor plastic package of the present invention.

【図2】比較例1で製造された従来型の半導体プラスチ
ックパッケージ製造工程の概略断面図を示す。
FIG. 2 shows a schematic cross-sectional view of a conventional semiconductor plastic package manufacturing process manufactured in Comparative Example 1.

【図3】比較例2で製造された従来型の半導体プラスチ
ックパッケージ製造工程の概略断面図を示す。
FIG. 3 is a schematic cross-sectional view of a conventional semiconductor plastic package manufacturing process manufactured in Comparative Example 2.

【符号の説明】[Explanation of symbols]

(a) 液状エッチングレジスト (b) 金属板 (c) ネガフィルム (d) クリアランスホール (e) 金属箔 (f) プリプレグB (g) プリプレグC (h) 表裏回路導通用スルーホール (i) 半導体チップ (j) 銀ペースト (k) 金ワイヤ (l) 封止樹脂 (m) ハンダボール (n) メッキレジスト (o) 放熱用スルーホール (a) Liquid etching resist (b) Metal plate (c) Negative film (d) Clearance hole (e) Metal foil (f) Pre-preg B (g) Pre-preg C (h) Through-hole for front / back circuit conduction (i) Semiconductor chip (j) Silver paste (k) Gold wire (l) Sealing resin (m) Solder ball (n) Plating resist (o) Heat dissipation through hole

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 プリント配線板の片面の、ほぼ中央部分
凹部に露出した金属板の表面に半導体チップを固定し、
半導体チップとその周囲のプリント配線板表面に形成さ
れた回路導体とをワイヤボンディングで接続し、少なく
とも、プリント配線板表面上の信号伝播回路導体を、プ
リント配線板の反対面に形成された回路導体もしくは該
パッケージのハンダボールを接続するために形成された
回路導体パッドとを、メッキされたスルーホールで結線
し、少なくとも半導体チップを樹脂封止している構造の
半導体プラスチックパッケージであって、該プリント配
線板より少し大きい金属板をプリント配線板の厚さ方向
のほぼ中央に配置し、該金属板を表裏回路導体と熱硬化
性樹脂組成物で絶縁し、金属板には少なくとも1個以上
のスルーホール導体径より大きい径のクリアランスホー
ルを形成し、クリアランスホールの孔壁を絶縁化し、金
属板の1部分は半導体チップ固定に用いたプリント配線
板のほぼ中央の外面に露出し、かつ、半導体チップを固
定する面積より少し大きめの金属を、少なくとも、1箇
所以上表面に露出し、さらに該プリント配線板の裏面に
突起として金属板を露出し、この露出した金属板を用い
て熱放散することを特徴とするキャビティ型半導体プラ
スチックパッケージ。
1. A semiconductor chip is fixed to a surface of a metal plate exposed in a substantially central recess on one side of a printed wiring board,
The semiconductor chip and the circuit conductor formed on the surface of the printed wiring board around the semiconductor chip are connected by wire bonding, and at least the signal propagation circuit conductor on the surface of the printed wiring board is connected to the circuit conductor formed on the opposite surface of the printed wiring board. Alternatively, the printed circuit board is a semiconductor plastic package having a structure in which circuit conductor pads formed for connecting solder balls of the package are connected by plated through holes, and at least a semiconductor chip is sealed with a resin. A metal plate slightly larger than the wiring board is arranged at substantially the center in the thickness direction of the printed wiring board, and the metal plate is insulated from the front and back circuit conductors with a thermosetting resin composition. A clearance hole having a diameter larger than the diameter of the hole conductor is formed, the hole wall of the clearance hole is insulated, and one part of the metal plate is half A metal which is exposed on the outer surface substantially at the center of the printed wiring board used for fixing the body chip, and is slightly larger than the area for fixing the semiconductor chip, is exposed on at least one surface, and further, the back surface of the printed wiring board A cavity-type semiconductor plastic package, wherein a metal plate is exposed as a projection and heat is dissipated using the exposed metal plate.
【請求項2】 該金属板が銅95重量%以上の銅合金、或
いは純銅である請求項1に記載のキャビティ型半導体プ
ラスチックパッケージ。
2. The cavity-type semiconductor plastic package according to claim 1, wherein said metal plate is made of a copper alloy containing 95% by weight or more of copper or pure copper.
【請求項3】 該絶縁樹脂組成物が、多官能性シアン酸
エステル、該シアン酸エステルプレポリマーを必須成分
とする熱硬化性樹脂組成物である請求項1に記載のキャ
ビティ型半導体プラスチックパッケージ。
3. The cavity type semiconductor plastic package according to claim 1, wherein the insulating resin composition is a thermosetting resin composition containing a polyfunctional cyanate ester and the cyanate ester prepolymer as essential components.
JP3423198A 1998-01-30 1998-01-30 Cavity-type semiconductor plastic package Pending JPH11220061A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3423198A JPH11220061A (en) 1998-01-30 1998-01-30 Cavity-type semiconductor plastic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3423198A JPH11220061A (en) 1998-01-30 1998-01-30 Cavity-type semiconductor plastic package

Publications (1)

Publication Number Publication Date
JPH11220061A true JPH11220061A (en) 1999-08-10

Family

ID=12408384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3423198A Pending JPH11220061A (en) 1998-01-30 1998-01-30 Cavity-type semiconductor plastic package

Country Status (1)

Country Link
JP (1) JPH11220061A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756662B2 (en) 2002-09-25 2004-06-29 International Business Machines Corporation Semiconductor chip module and method of manufacture of same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756662B2 (en) 2002-09-25 2004-06-29 International Business Machines Corporation Semiconductor chip module and method of manufacture of same
US6759270B2 (en) 2002-09-25 2004-07-06 International Buisness Machines Corporation Semiconductor chip module and method of manufacture of same
US6967389B2 (en) 2002-09-25 2005-11-22 International Business Machines Corporation Wafer with semiconductor chips mounted thereon

Similar Documents

Publication Publication Date Title
EP1049151A2 (en) Method of producing a ball grid array type printed wiring board having excellent heat diffusibility and printed wiring board
WO1999059205A1 (en) Semiconductor plastic package and method for producing printed wiring board
JPH11176973A (en) Semiconductor plastic package
JPH11214572A (en) Manufacture of double-sided metal-clad multi-layer board with metal core
JP3985342B2 (en) Semiconductor plastic package
JP3852510B2 (en) Semiconductor plastic package
JP2000150714A (en) Printed wiring board for semiconductor plastic package
JPH11176977A (en) Cavity type printed circuit board with embedded metallic core
JP2001007533A (en) Manufacture of ball grid array printed wiring board excellent in heat dissipating property
JPH11220061A (en) Cavity-type semiconductor plastic package
JPH11195745A (en) Multi-chip plastic package
JP4022972B2 (en) Semiconductor plastic package
JP2000260900A (en) Substrate for semiconductor plastic package
JP2000077567A (en) Manufacture of printed wiring board
JP2000260901A (en) Multilayer printed wiring board for metal core semiconductor plastic package
JP2000150715A (en) Manufacture of copper clad plate for metallic plate- loaded printed wiring board
JPH11220063A (en) Outer-periphery lower part heat dissipating semiconductor plastic package
JPH11220064A (en) Small-sized semiconductor plastic package
JPH11238827A (en) Manufacture of metal core
JPH11214563A (en) Semiconductor plastic package
JPH11204686A (en) Semiconductor plastic package
JPH11220066A (en) Manufacture of laminated plate with metal core with both sides lined with metal foil for semiconductor plastic package
JPH11220062A (en) Periphery heat dissipation type of semiconductor plastic package
JPH11214562A (en) Semiconductor plastic package
JPH11220068A (en) Manufacture of laminated plate with metal core with both sides lined with metal foil for semiconductor plastic package

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20041015

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070220