JPH11214615A - 面実装形の半導体パッケージを有する回路モジュールおよび回路モジュールを搭載した電子機器 - Google Patents
面実装形の半導体パッケージを有する回路モジュールおよび回路モジュールを搭載した電子機器Info
- Publication number
- JPH11214615A JPH11214615A JP1578598A JP1578598A JPH11214615A JP H11214615 A JPH11214615 A JP H11214615A JP 1578598 A JP1578598 A JP 1578598A JP 1578598 A JP1578598 A JP 1578598A JP H11214615 A JPH11214615 A JP H11214615A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- semiconductor package
- chip
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】本発明は、プリント配線板における半導体パッ
ケージの裏側に相当する部分を回路部品の実装エリアと
して積極的に活用することができ、高密度な部品実装を
実現できる回路モジュールを得ることにある。 【解決手段】回路モジュール20は、表面21a および裏面
21b を有するプリント配線板21と；パッケージ本体25の
裏面にマトリクス状に並べて配置された多数の接続端子
33を有し、これら接続端子をプリント配線板の表面に半
田付けしてなる面実装形の半導体パッケージ22と；プリ
ント配線板の裏面に実装された少なくとも一つの回路部
品23と；を備えている。回路部品は、プリント配線板の
裏面上において半導体パッケージのパッケージ本体の外
周縁部26a 〜26d で囲まれた領域に配置されている。
ケージの裏側に相当する部分を回路部品の実装エリアと
して積極的に活用することができ、高密度な部品実装を
実現できる回路モジュールを得ることにある。 【解決手段】回路モジュール20は、表面21a および裏面
21b を有するプリント配線板21と；パッケージ本体25の
裏面にマトリクス状に並べて配置された多数の接続端子
33を有し、これら接続端子をプリント配線板の表面に半
田付けしてなる面実装形の半導体パッケージ22と；プリ
ント配線板の裏面に実装された少なくとも一つの回路部
品23と；を備えている。回路部品は、プリント配線板の
裏面上において半導体パッケージのパッケージ本体の外
周縁部26a 〜26d で囲まれた領域に配置されている。
Description
【０００１】
【発明の属する技術分野】本発明は、ボールグリッドア
レイのような面実装形の半導体パッケージを有する回路
モジュールおよび回路モジュールを搭載したポータブル
コンピュータのような電子機器に関する。
レイのような面実装形の半導体パッケージを有する回路
モジュールおよび回路モジュールを搭載したポータブル
コンピュータのような電子機器に関する。
【０００２】
【従来の技術】ポータブルコンピュータや移動式通信機
器に代表される携帯形の電子機器は、近年、益々高機能
化および小型化が進み、それに伴い、機器に組み込まれ
る半導体パッケージの高集積化、高性能化が求められて
いる。このため、半導体パッケージの入・出力ピンの数
は次第に増加する傾向にある。
器に代表される携帯形の電子機器は、近年、益々高機能
化および小型化が進み、それに伴い、機器に組み込まれ
る半導体パッケージの高集積化、高性能化が求められて
いる。このため、半導体パッケージの入・出力ピンの数
は次第に増加する傾向にある。
【０００３】従来から面実装形の半導体パッケージとし
て用いられているＱＦＰ（QuadFlat Package）では、矩
形状をなすパッケージ本体の外周縁部に多数の入・出力
ピンが一列に並べて配置されるために、ピン数の増大に
伴ってパッケージサイズが大きくなる。これに対しボー
ルグリッドアレイ（ＢＧＡ：Ball Grid Array ）形の半
導体パッケージでは、矩形状のパッケージ本体の裏面に
多数のボール状の接続端子がマトリクス状に並べて配置
されている。このため、ＢＧＡ形の半導体パッケージ
は、数多くの入・出力用の端子を有するにも拘わらず、
パッケージ本体の小型化が可能となり、機器の小型化に
も無理なく対応できるといった利点がある。
て用いられているＱＦＰ（QuadFlat Package）では、矩
形状をなすパッケージ本体の外周縁部に多数の入・出力
ピンが一列に並べて配置されるために、ピン数の増大に
伴ってパッケージサイズが大きくなる。これに対しボー
ルグリッドアレイ（ＢＧＡ：Ball Grid Array ）形の半
導体パッケージでは、矩形状のパッケージ本体の裏面に
多数のボール状の接続端子がマトリクス状に並べて配置
されている。このため、ＢＧＡ形の半導体パッケージ
は、数多くの入・出力用の端子を有するにも拘わらず、
パッケージ本体の小型化が可能となり、機器の小型化に
も無理なく対応できるといった利点がある。
【０００４】この種のＢＧＡ形の半導体パッケージは、
プリント配線板に実装されている。プリント配線板は、
半導体パッケージが実装される第１の面と、この第１の
面の反対側に位置された第２の面とを有している。プリ
ント配線板の第１の面には、上記接続端子に対応する多
数のパッドがマトリクス状に並べて配置されている。パ
ッドは、プリント配線板の導体パターンに電気的に接続
されており、これらパッドに上記半導体パッケージの接
続端子がリフロー半田付けされている。
プリント配線板に実装されている。プリント配線板は、
半導体パッケージが実装される第１の面と、この第１の
面の反対側に位置された第２の面とを有している。プリ
ント配線板の第１の面には、上記接続端子に対応する多
数のパッドがマトリクス状に並べて配置されている。パ
ッドは、プリント配線板の導体パターンに電気的に接続
されており、これらパッドに上記半導体パッケージの接
続端子がリフロー半田付けされている。
【０００５】
【発明が解決しようとする課題】ところで、ＢＧＡ形の
半導体パッケージが実装されるプリント配線板において
は、実装密度を高めることを目的として、半導体パッケ
ージとは反対側の第２の面にもＱＦＰを始めとする各種
の回路部品を実装することが行われている。
半導体パッケージが実装されるプリント配線板において
は、実装密度を高めることを目的として、半導体パッケ
ージとは反対側の第２の面にもＱＦＰを始めとする各種
の回路部品を実装することが行われている。
【０００６】この場合、第２の面における半導体パッケ
ージの裏側に相当する部分、特に半導体パッケージの中
央のチップに対応する部分は、従来から他の回路部品を
実装し難いエリアとして認識されており、部品実装用の
エリアとして積極的に活用されていないのが実状であ
る。
ージの裏側に相当する部分、特に半導体パッケージの中
央のチップに対応する部分は、従来から他の回路部品を
実装し難いエリアとして認識されており、部品実装用の
エリアとして積極的に活用されていないのが実状であ
る。
【０００７】このため、プリント配線板の第２の面上に
部品実装に寄与しない無駄なスペースが生じており、回
路部品の高密度実装を実現する上での妨げとなるといっ
た問題がある。そして、第２の面上に生じた無駄なスペ
ースは、プリント配線板のコンパクト化を推し進める上
で無視することができない部分でもあり、この部分を有
効利用するための対策が今後重要となってくる。
部品実装に寄与しない無駄なスペースが生じており、回
路部品の高密度実装を実現する上での妨げとなるといっ
た問題がある。そして、第２の面上に生じた無駄なスペ
ースは、プリント配線板のコンパクト化を推し進める上
で無視することができない部分でもあり、この部分を有
効利用するための対策が今後重要となってくる。
【０００８】本発明は、このような事情にもとづいてな
されたもので、プリント配線板における半導体パッケー
ジの裏側に相当する部分を回路部品の実装エリアとして
積極的に活用することができ、高密度な部品実装を実現
できる回路モジュールおよび回路モジュールを搭載した
電子機器の提供を目的とする。
されたもので、プリント配線板における半導体パッケー
ジの裏側に相当する部分を回路部品の実装エリアとして
積極的に活用することができ、高密度な部品実装を実現
できる回路モジュールおよび回路モジュールを搭載した
電子機器の提供を目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載された回路モジュールは、第１の面
とこの第１の面の反対側に位置された第２の面とを有す
るプリント配線板と；チップを有するパッケージ本体
と、このパッケージ本体の裏面にマトリクス状に並べて
配置され、上記チップに電気的に接続された多数の接続
端子と、を含み、これら接続端子をプリント配線板の第
１の面に半田付けしてなる面実装形の半導体パッケージ
と；上記プリント配線板の第２の面に実装された少なく
とも一つの回路部品と；を備えている。そして、上記回
路部品は、上記プリント配線板の第２の面上において半
導体パッケージのパッケージ本体の外周縁部で囲まれた
領域に配置されていることを特徴としている。
め、請求項１に記載された回路モジュールは、第１の面
とこの第１の面の反対側に位置された第２の面とを有す
るプリント配線板と；チップを有するパッケージ本体
と、このパッケージ本体の裏面にマトリクス状に並べて
配置され、上記チップに電気的に接続された多数の接続
端子と、を含み、これら接続端子をプリント配線板の第
１の面に半田付けしてなる面実装形の半導体パッケージ
と；上記プリント配線板の第２の面に実装された少なく
とも一つの回路部品と；を備えている。そして、上記回
路部品は、上記プリント配線板の第２の面上において半
導体パッケージのパッケージ本体の外周縁部で囲まれた
領域に配置されていることを特徴としている。
【００１０】このような構成によれば、半導体パッケー
ジと回路部品とがプリント配線板を挟んで互いに向かい
合うように配置されるので、プリント配線板の第２の面
における半導体パッケージに対応する部分に無駄なスペ
ースが生じることはない。そのため、第２の面における
半導体パッケージの裏側に相当する部分を部品実装用の
エリアとして積極的に活用することができ、プリント配
線板の部品実装効率を高めることができる。
ジと回路部品とがプリント配線板を挟んで互いに向かい
合うように配置されるので、プリント配線板の第２の面
における半導体パッケージに対応する部分に無駄なスペ
ースが生じることはない。そのため、第２の面における
半導体パッケージの裏側に相当する部分を部品実装用の
エリアとして積極的に活用することができ、プリント配
線板の部品実装効率を高めることができる。
【００１１】上記目的を達成するため、請求項５に記載
された回路モジュールは、第１の面とこの第１の面の反
対側に位置された第２の面とを有するプリント配線板
と；チップを有するパッケージ本体と、このパッケージ
本体の裏面にマトリクス状に並べて配置され、上記チッ
プに電気的に接続された多数の接続端子と、を含み、こ
れら接続端子をプリント配線板の第１の面に半田付けし
てなる面実装形の半導体パッケージと；上記プリント配
線板の第２の面に実装され、上記半導体パッケージに電
気的に接続されて、この半導体パッケージを正常に動作
させるための第１の回路部品と；上記プリント配線板の
第２の面に実装され、上記第１の回路部品とは機能が異
なる第２の回路部品と；を備えている。そして、上記第
１および第２の回路部品は、上記プリント配線板の第２
の面上において半導体パッケージのパッケージ本体の外
周縁部で囲まれた領域に配置されていることを特徴とし
ている。
された回路モジュールは、第１の面とこの第１の面の反
対側に位置された第２の面とを有するプリント配線板
と；チップを有するパッケージ本体と、このパッケージ
本体の裏面にマトリクス状に並べて配置され、上記チッ
プに電気的に接続された多数の接続端子と、を含み、こ
れら接続端子をプリント配線板の第１の面に半田付けし
てなる面実装形の半導体パッケージと；上記プリント配
線板の第２の面に実装され、上記半導体パッケージに電
気的に接続されて、この半導体パッケージを正常に動作
させるための第１の回路部品と；上記プリント配線板の
第２の面に実装され、上記第１の回路部品とは機能が異
なる第２の回路部品と；を備えている。そして、上記第
１および第２の回路部品は、上記プリント配線板の第２
の面上において半導体パッケージのパッケージ本体の外
周縁部で囲まれた領域に配置されていることを特徴とし
ている。
【００１２】このような構成によれば、第１および第２
の回路部品と半導体パッケージとがプリント配線板を挟
んで互いに向かい合うように配置されるので、プリント
配線板の第２の面における半導体パッケージに対応する
部分に無駄なスペースが生じることはない。そのため、
第２の面における半導体パッケージの裏側に相当する部
分を、半導体パッケージに関連して動作する回路部品を
始めとして、その他の回路部品を実装するためのエリア
として積極的に活用することが可能となり、プリント配
線板の部品実装効率を高めることができる。
の回路部品と半導体パッケージとがプリント配線板を挟
んで互いに向かい合うように配置されるので、プリント
配線板の第２の面における半導体パッケージに対応する
部分に無駄なスペースが生じることはない。そのため、
第２の面における半導体パッケージの裏側に相当する部
分を、半導体パッケージに関連して動作する回路部品を
始めとして、その他の回路部品を実装するためのエリア
として積極的に活用することが可能となり、プリント配
線板の部品実装効率を高めることができる。
【００１３】上記目的を達成するため、請求項７に記載
された回路モジュールは、中央にチップを有するパッケ
ージ本体と、このパッケージ本体の裏面にマトリクス状
に並べて配置され、上記チップに電気的に接続された多
数の接続端子と、を含む面実装形の半導体パッケージ
と；この半導体パッケージの接続端子が半田付けされる
第１の面と、この第１の面の反対側に位置された第２の
面と、上記パッケージ本体の中央に対応する位置に配置
されたスルーホールと、このスルーホールの内面を覆う
とともに、上記半導体パッケージのいずれかの接続端子
に電気的に接続された導電層と、上記スルーホールの第
２の面への開口端に配置され、上記導電層に電気的に接
続されたランド部と、を有するプリント配線板と；この
プリント配線板の第２の面に実装された回路部品と；を
備えている。そして、上記回路部品は、上記プリント配
線板の第２の面上において半導体パッケージのチップに
対応する位置に配置されているとともに、上記ランド部
に電気的に接続されていることを特徴としている。
された回路モジュールは、中央にチップを有するパッケ
ージ本体と、このパッケージ本体の裏面にマトリクス状
に並べて配置され、上記チップに電気的に接続された多
数の接続端子と、を含む面実装形の半導体パッケージ
と；この半導体パッケージの接続端子が半田付けされる
第１の面と、この第１の面の反対側に位置された第２の
面と、上記パッケージ本体の中央に対応する位置に配置
されたスルーホールと、このスルーホールの内面を覆う
とともに、上記半導体パッケージのいずれかの接続端子
に電気的に接続された導電層と、上記スルーホールの第
２の面への開口端に配置され、上記導電層に電気的に接
続されたランド部と、を有するプリント配線板と；この
プリント配線板の第２の面に実装された回路部品と；を
備えている。そして、上記回路部品は、上記プリント配
線板の第２の面上において半導体パッケージのチップに
対応する位置に配置されているとともに、上記ランド部
に電気的に接続されていることを特徴としている。
【００１４】このような構成によると、半導体パッケー
ジのいずれかの接続端子と共通の電気信号にて動作され
る回路部品を選定するか、あるいは半導体パッケージと
協働して回路を構成するような回路部品を選定すれば、
プリント配線板の第２の面に配線用のスルーホールが開
口されていても、ここに回路部品を配置することができ
る。
ジのいずれかの接続端子と共通の電気信号にて動作され
る回路部品を選定するか、あるいは半導体パッケージと
協働して回路を構成するような回路部品を選定すれば、
プリント配線板の第２の面に配線用のスルーホールが開
口されていても、ここに回路部品を配置することができ
る。
【００１５】したがって、プリント配線板の第２の面上
に無駄なスペースが生じることはなく、この第２の面に
おける半導体パッケージの裏側に相当する部分を、半導
体パッケージに関連する回路部品を実装するためのエリ
アとして積極的に活用することができ、プリント配線板
の部品実装効率を高めることができる。
に無駄なスペースが生じることはなく、この第２の面に
おける半導体パッケージの裏側に相当する部分を、半導
体パッケージに関連する回路部品を実装するためのエリ
アとして積極的に活用することができ、プリント配線板
の部品実装効率を高めることができる。
【００１６】上記目的を達成するため、請求項１０に記
載された電子機器は、情報を入力する手段を有する筐体
と；この筐体の内部に収容された回路モジュールと；を
含んでいる。そして、回路モジュールは、第１の面とこ
の第１の面の反対側に位置された第２の面とを有するプ
リント配線板と；チップを有するパッケージ本体と、こ
のパッケージ本体の裏面にマトリクス状に並べて配置さ
れ、上記チップに電気的に接続された多数の接続端子
と、を有し、これら接続端子をプリント配線板の第１の
面に半田付けしてなる面実装形の半導体パッケージと；
上記プリント配線板の第２の面に実装され、この第２の
面上において上記パッケージ本体の外周縁部で囲まれた
領域に配置された回路部品と；を備えていることを特徴
としている。
載された電子機器は、情報を入力する手段を有する筐体
と；この筐体の内部に収容された回路モジュールと；を
含んでいる。そして、回路モジュールは、第１の面とこ
の第１の面の反対側に位置された第２の面とを有するプ
リント配線板と；チップを有するパッケージ本体と、こ
のパッケージ本体の裏面にマトリクス状に並べて配置さ
れ、上記チップに電気的に接続された多数の接続端子
と、を有し、これら接続端子をプリント配線板の第１の
面に半田付けしてなる面実装形の半導体パッケージと；
上記プリント配線板の第２の面に実装され、この第２の
面上において上記パッケージ本体の外周縁部で囲まれた
領域に配置された回路部品と；を備えていることを特徴
としている。
【００１７】このような構成によれば、筐体の内部にお
いて半導体パッケージと回路部品とがプリント配線板を
挟んで互いに向かい合うように配置されるので、プリン
ト配線板の第２の面における半導体パッケージに対応す
る部分に、部品実装に寄与しないような無駄なスペース
が生じることはない。そのため、第２の面における半導
体パッケージの裏側に相当する部分を部品実装用のエリ
アとして積極的に活用することができ、その分、プリン
ト配線板の部品実装効率を高めて、プリント配線板の小
型化ひいては筐体の小型・軽量化を実現することができ
る。
いて半導体パッケージと回路部品とがプリント配線板を
挟んで互いに向かい合うように配置されるので、プリン
ト配線板の第２の面における半導体パッケージに対応す
る部分に、部品実装に寄与しないような無駄なスペース
が生じることはない。そのため、第２の面における半導
体パッケージの裏側に相当する部分を部品実装用のエリ
アとして積極的に活用することができ、その分、プリン
ト配線板の部品実装効率を高めて、プリント配線板の小
型化ひいては筐体の小型・軽量化を実現することができ
る。
【００１８】
【発明の実施の形態】以下本発明の第１の実施の形態を
ポータブルコンピュータに適用した図１ないし図４にも
とづいて説明する。図１および図２は、ブック形のポー
タブルコンピュータ１を開示している。このポータブル
コンピュータ１は、コンピュータ本体２と、このコンピ
ュータ本体２に支持されたディスプレイユニット３とを
備えている。
ポータブルコンピュータに適用した図１ないし図４にも
とづいて説明する。図１および図２は、ブック形のポー
タブルコンピュータ１を開示している。このポータブル
コンピュータ１は、コンピュータ本体２と、このコンピ
ュータ本体２に支持されたディスプレイユニット３とを
備えている。
【００１９】コンピュータ本体２は、合成樹脂製の筐体
４を有している。筐体４は、底壁４ａと、この底壁４ａ
と向かい合う上壁４ｂと、これら底壁４ａと上壁４ｂと
を結ぶ前壁４ｃ、左右の側壁４ｄおよび後壁４ｅとを有
する偏平な箱形をなしている。
４を有している。筐体４は、底壁４ａと、この底壁４ａ
と向かい合う上壁４ｂと、これら底壁４ａと上壁４ｂと
を結ぶ前壁４ｃ、左右の側壁４ｄおよび後壁４ｅとを有
する偏平な箱形をなしている。
【００２０】筐体４の上壁４ｂは、パームレスト６とキ
ーボード取り付け部７とを有している。パームレスト６
は、上壁４ｂの前半部において筐体４の幅方向に延びて
いる。キーボード取り付け部７は、パームレスト６の後
方に位置されており、このキーボード取り付け部７に情
報を入力する手段としてのキーボード８が設置されてい
る。
ーボード取り付け部７とを有している。パームレスト６
は、上壁４ｂの前半部において筐体４の幅方向に延びて
いる。キーボード取り付け部７は、パームレスト６の後
方に位置されており、このキーボード取り付け部７に情
報を入力する手段としてのキーボード８が設置されてい
る。
【００２１】また、筐体４の上壁４ｂの後端部には、上
向きに突出する突出部９が形成されている。突出部９
は、キーボード８の後方において筐体４の幅方向に延び
ている。突出部９は、一対のディスプレイ支持部１０
ａ，１０ｂを有している。ディスプレイ支持部１０ａ，
１０ｂは、筐体４の上壁４ｂに連なるような凹所にて構
成され、筐体４の幅方向に互いに離間して配置されてい
る。
向きに突出する突出部９が形成されている。突出部９
は、キーボード８の後方において筐体４の幅方向に延び
ている。突出部９は、一対のディスプレイ支持部１０
ａ，１０ｂを有している。ディスプレイ支持部１０ａ，
１０ｂは、筐体４の上壁４ｂに連なるような凹所にて構
成され、筐体４の幅方向に互いに離間して配置されてい
る。
【００２２】上記ディスプレイユニット３は、偏平な箱
状のディスプレイハウジング１２と、このディスプレイ
ハウジング１２に収容された液晶表示装置１３とを備え
ている。ディスプレイハウジング１２は、表示用開口部
１４が形成された前面を有し、この表示用開口部１４を
介して液晶表示装置１３の表示画面１３ａがディスプレ
イハウジング１２の外方に露出されている。
状のディスプレイハウジング１２と、このディスプレイ
ハウジング１２に収容された液晶表示装置１３とを備え
ている。ディスプレイハウジング１２は、表示用開口部
１４が形成された前面を有し、この表示用開口部１４を
介して液晶表示装置１３の表示画面１３ａがディスプレ
イハウジング１２の外方に露出されている。
【００２３】ディスプレイハウジング１２は、一対の脚
部１５ａ，１５ｂを有している。脚部１５ａ，１５ｂ
は、ディスプレイ支持部１０ａ，１０ｂに導かれるとと
もに、ヒンジ軸１６を介して筐体４に回動可能に連結さ
れている。このため、ディスプレイユニット３は、パー
ムレスト６やキーボード８を覆うように倒される閉じ位
置と、パームレスト６、キーボード８および表示画面１
３ａを露出させるように起立される開き位置とに亘って
選択的に回動し得るようになっている。
部１５ａ，１５ｂを有している。脚部１５ａ，１５ｂ
は、ディスプレイ支持部１０ａ，１０ｂに導かれるとと
もに、ヒンジ軸１６を介して筐体４に回動可能に連結さ
れている。このため、ディスプレイユニット３は、パー
ムレスト６やキーボード８を覆うように倒される閉じ位
置と、パームレスト６、キーボード８および表示画面１
３ａを露出させるように起立される開き位置とに亘って
選択的に回動し得るようになっている。
【００２４】筐体４の内部には回路モジュール２０が収
容されている。回路モジュール２０は、図４に示すよう
に、プリント配線板２１と、このプリント配線板２１に
実装されたＢＧＡ形の半導体パッケージ２２および他の
回路部品２３とを備えている。
容されている。回路モジュール２０は、図４に示すよう
に、プリント配線板２１と、このプリント配線板２１に
実装されたＢＧＡ形の半導体パッケージ２２および他の
回路部品２３とを備えている。
【００２５】プリント配線板２１は、筐体４の底壁４ａ
と平行に配置されている。このプリント配線板２１は、
第１の面としての表面２１ａと、第２の面としての裏面
２１ｂとを有している。表面２１ａは、筐体４の上壁４
ｂと向かい合うとともに、裏面２１ｂは、筐体４の底壁
４ａと向かい合っている。
と平行に配置されている。このプリント配線板２１は、
第１の面としての表面２１ａと、第２の面としての裏面
２１ｂとを有している。表面２１ａは、筐体４の上壁４
ｂと向かい合うとともに、裏面２１ｂは、筐体４の底壁
４ａと向かい合っている。
【００２６】プリント配線板２１は、例えばガラスエポ
キシあるいはポリミイド等により構成され、このプリン
ト配線板２１の表面２１ａおよび裏面２１ｂには、図示
しない導体パターンが形成されている。そして、図４に
示すように、プリント配線板２１の表面２１ａには、多
数のパッド２４がマトリクス状に並べて配置されてお
り、これらパッド２４は、導体パターンに電気的に接続
されている。
キシあるいはポリミイド等により構成され、このプリン
ト配線板２１の表面２１ａおよび裏面２１ｂには、図示
しない導体パターンが形成されている。そして、図４に
示すように、プリント配線板２１の表面２１ａには、多
数のパッド２４がマトリクス状に並べて配置されてお
り、これらパッド２４は、導体パターンに電気的に接続
されている。
【００２７】図３および図４に示すように、ＢＧＡ形の
半導体パッケージ２２は、矩形状のパッケージ本体２５
を有している。パッケージ本体２５は、パッケージ基材
としてのプリント基板２６と、このプリント基板２６に
実装されたチップ２７と、このチップ２７をプリント基
板２６にモールドするモールド材２８とを備えている。
半導体パッケージ２２は、矩形状のパッケージ本体２５
を有している。パッケージ本体２５は、パッケージ基材
としてのプリント基板２６と、このプリント基板２６に
実装されたチップ２７と、このチップ２７をプリント基
板２６にモールドするモールド材２８とを備えている。
【００２８】プリント基板２６は、互いに直交し合う四
つの外周縁部２６ａ〜２６ｄを有する四角形状をなして
いる。プリント基板２６は、その表面２６ｅの中央部に
凹部２９を有し、この凹部２９にチップ２７が搭載され
ている。このチップ２７の外周部には、図示しない多数
の電極が配置されている。
つの外周縁部２６ａ〜２６ｄを有する四角形状をなして
いる。プリント基板２６は、その表面２６ｅの中央部に
凹部２９を有し、この凹部２９にチップ２７が搭載され
ている。このチップ２７の外周部には、図示しない多数
の電極が配置されている。
【００２９】プリント基板２６の裏面２６ｆには、多数
の接続パッド３０がマトリクス状に並べて配置されてい
る。これら接続パッド３０は、プリント配線板２６の裏
面２６ｆにおいて、チップ２７に対応する中央部を避け
て配置されている。そして、接続パッド３０は、夫々リ
ード３１を介してチップ２７の電極に電気的に接続され
ており、これらリード３１は、チップ２７の外周縁部か
ら放射状に引き出されている。
の接続パッド３０がマトリクス状に並べて配置されてい
る。これら接続パッド３０は、プリント配線板２６の裏
面２６ｆにおいて、チップ２７に対応する中央部を避け
て配置されている。そして、接続パッド３０は、夫々リ
ード３１を介してチップ２７の電極に電気的に接続され
ており、これらリード３１は、チップ２７の外周縁部か
ら放射状に引き出されている。
【００３０】プリント基板２６の接続パッド３０には、
夫々接続端子３３が接合されている。接続端子３３は半
田ボールにて構成され、上記プリント基板２６の裏面２
６ｆの中央部を避けた位置においてマトリクス状に並べ
て配置されている。そのため、プリント基板２６の裏面
２６ｆの中央部には、接続パッド３０や接続端子３３が
存在しない矩形状の領域３４が形成されている。
夫々接続端子３３が接合されている。接続端子３３は半
田ボールにて構成され、上記プリント基板２６の裏面２
６ｆの中央部を避けた位置においてマトリクス状に並べ
て配置されている。そのため、プリント基板２６の裏面
２６ｆの中央部には、接続パッド３０や接続端子３３が
存在しない矩形状の領域３４が形成されている。
【００３１】半導体パッケージ２２の接続端子３３は、
プリント配線板２１のパッド２４にリフロー半田付けさ
れており、この半田付けにより、半導体パッケージ２２
とプリント配線板２１とが電気的に接続されている。こ
の場合、プリント配線板２１のパッド２４は、上記接続
端子３３と同様に半導体パッケージ２２のプリント基板
２６の中央部を避けた位置に配置されている。このた
め、プリント配線板２１の表面２１ａのうち、半導体パ
ッケージ２２の領域３４と向かい合う部分は、導体パタ
ーンを通すための配線エリア３５となっている。
プリント配線板２１のパッド２４にリフロー半田付けさ
れており、この半田付けにより、半導体パッケージ２２
とプリント配線板２１とが電気的に接続されている。こ
の場合、プリント配線板２１のパッド２４は、上記接続
端子３３と同様に半導体パッケージ２２のプリント基板
２６の中央部を避けた位置に配置されている。このた
め、プリント配線板２１の表面２１ａのうち、半導体パ
ッケージ２２の領域３４と向かい合う部分は、導体パタ
ーンを通すための配線エリア３５となっている。
【００３２】図４に示すように、上記回路部品２３は、
プリント配線板２１の裏面２１ｂに実装されている。回
路部品２３は、バイパスコンデンサのような複数の第１
の回路部品２３ａと、この第１の回路部品２３ａとは機
能が異なる単一の第２の回路部品２３ｂとを備えてい
る。
プリント配線板２１の裏面２１ｂに実装されている。回
路部品２３は、バイパスコンデンサのような複数の第１
の回路部品２３ａと、この第１の回路部品２３ａとは機
能が異なる単一の第２の回路部品２３ｂとを備えてい
る。
【００３３】第１の回路部品２３ａは、上記半導体パッ
ケージ２２に電気的に接続されて、この半導体パッケー
ジ２２を正常に機能させたり、又は半導体パッケージ２
２のノイズを低減させるための機能を有している。これ
ら第１の回路部品２３ａは、図３に示すようにプリント
配線板２１の裏面２１ｂにおいて、プリント基板２６の
外周縁部２６ａ〜２６ｄで囲まれた領域の内側、さらに
詳しくは半導体パッケージ２２のチップ２７に対応する
位置において、四角形の頂点に位置するような関係を有
して配置されている。
ケージ２２に電気的に接続されて、この半導体パッケー
ジ２２を正常に機能させたり、又は半導体パッケージ２
２のノイズを低減させるための機能を有している。これ
ら第１の回路部品２３ａは、図３に示すようにプリント
配線板２１の裏面２１ｂにおいて、プリント基板２６の
外周縁部２６ａ〜２６ｄで囲まれた領域の内側、さらに
詳しくは半導体パッケージ２２のチップ２７に対応する
位置において、四角形の頂点に位置するような関係を有
して配置されている。
【００３４】第２の回路部品２３ｂとしては、例えばＳ
ＯＰ：Small Outline Package のような半導体パッケー
ジが用いられている。この第２の回路部品２３ｂは、パ
ッケージ本体３６の両側部に配置された複数のリード３
７を有し、これらリード３７がプリント配線板２１の裏
面２１ｂに半田付けされている。そして、第２の回路部
品２３ｂは、プリント配線板２１の裏面２１ｂにおい
て、上記第１の回路部品２３ａによって囲まれた部分に
配置され、半導体パッケージ２２のチップ２７に対しプ
リント配線板２１を挟んで向かい合っている。
ＯＰ：Small Outline Package のような半導体パッケー
ジが用いられている。この第２の回路部品２３ｂは、パ
ッケージ本体３６の両側部に配置された複数のリード３
７を有し、これらリード３７がプリント配線板２１の裏
面２１ｂに半田付けされている。そして、第２の回路部
品２３ｂは、プリント配線板２１の裏面２１ｂにおい
て、上記第１の回路部品２３ａによって囲まれた部分に
配置され、半導体パッケージ２２のチップ２７に対しプ
リント配線板２１を挟んで向かい合っている。
【００３５】このような構成によれば、ＢＧＡ形の半導
体パッケージ２２と第１および第２の回路部品２３ａ，
２３ｂとは、プリント配線板２１を挟んで互いに向かい
合うように配置されているので、プリント配線板２１の
裏面２１ｂにおける半導体パッケージ２２の中央部に対
応する部分に、部品実装に寄与しないような無駄なスペ
ースが生じることはない。すなわち、プリント配線板２
１の裏面２１ｂにおける半導体パッケージ２２の裏側に
相当する部分を部品実装用のエリアとして積極的に活用
することが可能となり、プリント配線板２１の部品実装
効率を高めることができる。
体パッケージ２２と第１および第２の回路部品２３ａ，
２３ｂとは、プリント配線板２１を挟んで互いに向かい
合うように配置されているので、プリント配線板２１の
裏面２１ｂにおける半導体パッケージ２２の中央部に対
応する部分に、部品実装に寄与しないような無駄なスペ
ースが生じることはない。すなわち、プリント配線板２
１の裏面２１ｂにおける半導体パッケージ２２の裏側に
相当する部分を部品実装用のエリアとして積極的に活用
することが可能となり、プリント配線板２１の部品実装
効率を高めることができる。
【００３６】したがって、プリント配線板２１の裏面２
１ｂにも第１および第２の回路部品２３ａ，２３ｂを始
めとする各種の部品を高密度に実装することができ、そ
の分、プリント配線板２１の小型化ひいてはこのプリン
ト配線板２１が収容される筐体４の小型化が可能とな
る。
１ｂにも第１および第２の回路部品２３ａ，２３ｂを始
めとする各種の部品を高密度に実装することができ、そ
の分、プリント配線板２１の小型化ひいてはこのプリン
ト配線板２１が収容される筐体４の小型化が可能とな
る。
【００３７】なお、上記第１の実施の形態においては、
半田ボールからなる接続端子３３をプリント基板２６の
裏面２６ｆに配置するに当って、これら接続端子３３を
裏面２６ｆの中央部を避けた位置に配置したが、本発明
はこれに限らず、接続端子３３をプリント基板２６の裏
面全面に配置するようにしても良い。
半田ボールからなる接続端子３３をプリント基板２６の
裏面２６ｆに配置するに当って、これら接続端子３３を
裏面２６ｆの中央部を避けた位置に配置したが、本発明
はこれに限らず、接続端子３３をプリント基板２６の裏
面全面に配置するようにしても良い。
【００３８】また、第２の回路部品２３ｂの設置位置
は、パッケージ本体２５の中央部に相当する位置に限ら
ず、プリント基板２６の外周縁部２６ａ〜２６ｄで囲ま
れた領域であれば、パッケージ本体２５の中央部を外れ
ていても良い。
は、パッケージ本体２５の中央部に相当する位置に限ら
ず、プリント基板２６の外周縁部２６ａ〜２６ｄで囲ま
れた領域であれば、パッケージ本体２５の中央部を外れ
ていても良い。
【００３９】一方、図５は、本発明の第２の実施の形態
を開示している。この第２の実施の形態は、主にプリン
ト配線板４０の構成および第２の回路部品２３ｂの機能
が上記第１の実施の形態と相違しており、それ以外の構
成は上記第１の実施の形態と同様である。そのため、第
２の実施の形態において、上記第１の実施の形態と同一
の構成部分には同一の参照符号を付して、その説明を省
略する。
を開示している。この第２の実施の形態は、主にプリン
ト配線板４０の構成および第２の回路部品２３ｂの機能
が上記第１の実施の形態と相違しており、それ以外の構
成は上記第１の実施の形態と同様である。そのため、第
２の実施の形態において、上記第１の実施の形態と同一
の構成部分には同一の参照符号を付して、その説明を省
略する。
【００４０】図５に示すように、プリント配線板４０
は、第１の面としての表面４０ａと、第２の面としての
裏面４０ｂとを有している。このプリント配線板４０
は、ガラスエポキシあるいはポリミイド等により形成さ
れた絶縁層４１と、この絶縁層４１の内部に配置された
電源層４２ａおよびグランド層４２ｂとを有している。
絶縁層４１、電源層４２ａおよびグランド層４２ｂは、
プリント配線板４０の厚み方向に沿って交互に積層され
ている。
は、第１の面としての表面４０ａと、第２の面としての
裏面４０ｂとを有している。このプリント配線板４０
は、ガラスエポキシあるいはポリミイド等により形成さ
れた絶縁層４１と、この絶縁層４１の内部に配置された
電源層４２ａおよびグランド層４２ｂとを有している。
絶縁層４１、電源層４２ａおよびグランド層４２ｂは、
プリント配線板４０の厚み方向に沿って交互に積層され
ている。
【００４１】プリント配線板４０は、複数のスルーホー
ル４３ａ，４３ｂを有している。スルーホール４３ａ，
４３ｂは、プリント配線板４０を厚み方向に貫通してお
り、その一端がプリント配線板４０の表面４０ａの配線
エリア３５に開口されているとともに、他端がプリント
配線板４０の裏面４０ｂに開口されている。そして、こ
れらスルーホール４３ａ，４３ｂは、上記パッケージ本
体２５の中央部に対応する位置に配置されており、その
表面４０ａへの開口端が上記半導体パッケージ２２のう
ち接続端子３１が存在しない領域３４と向かい合ってい
る。
ル４３ａ，４３ｂを有している。スルーホール４３ａ，
４３ｂは、プリント配線板４０を厚み方向に貫通してお
り、その一端がプリント配線板４０の表面４０ａの配線
エリア３５に開口されているとともに、他端がプリント
配線板４０の裏面４０ｂに開口されている。そして、こ
れらスルーホール４３ａ，４３ｂは、上記パッケージ本
体２５の中央部に対応する位置に配置されており、その
表面４０ａへの開口端が上記半導体パッケージ２２のう
ち接続端子３１が存在しない領域３４と向かい合ってい
る。
【００４２】スルーホール４３ａ，４３ｂの内面は、半
田コーティングあるいは銅メッキからなる導電層４５に
よって覆われている。一方のスルーホール４３ａの導電
層４５は、プリント配線板２１の内部において電源層４
２ａに電気的に接続されている。他方のスルーホール４
３ｂの導電層４５は、プリント配線板２１の内部におい
てグランド層４２ｂに電気的に接続されている。
田コーティングあるいは銅メッキからなる導電層４５に
よって覆われている。一方のスルーホール４３ａの導電
層４５は、プリント配線板２１の内部において電源層４
２ａに電気的に接続されている。他方のスルーホール４
３ｂの導電層４５は、プリント配線板２１の内部におい
てグランド層４２ｂに電気的に接続されている。
【００４３】導電層４５は、プリント配線板４０の表面
４０ａに露出された第１のランド部４６ａと、プリント
配線板４０の裏面４０ｂに露出された第２のランド部４
６ｂとを有している。一方のスルーホール４３ａの第１
のランド部４６ａは、プリント配線板２１の導体パター
ンおよびパッド２４を介して半導体パッケージ２２の電
源用の接続端子３３に電気的に接続されている。他方の
スルーホール４３ｂの第１のランド部４６ａは、プリン
ト配線板２１の導体パターンおよびパッド２４を介して
半導体パッケージ２２のグランド用の接続端子３３に電
気的に接続されている。そして、電源用およびグランド
用の接続端子３１は、チップ２７の動作安定性やチップ
２７の電極と接続パッド３０とを接続するリード３１の
配線を容易に行うことを考慮して、領域３４に臨む最も
内周側に位置されている。
４０ａに露出された第１のランド部４６ａと、プリント
配線板４０の裏面４０ｂに露出された第２のランド部４
６ｂとを有している。一方のスルーホール４３ａの第１
のランド部４６ａは、プリント配線板２１の導体パター
ンおよびパッド２４を介して半導体パッケージ２２の電
源用の接続端子３３に電気的に接続されている。他方の
スルーホール４３ｂの第１のランド部４６ａは、プリン
ト配線板２１の導体パターンおよびパッド２４を介して
半導体パッケージ２２のグランド用の接続端子３３に電
気的に接続されている。そして、電源用およびグランド
用の接続端子３１は、チップ２７の動作安定性やチップ
２７の電極と接続パッド３０とを接続するリード３１の
配線を容易に行うことを考慮して、領域３４に臨む最も
内周側に位置されている。
【００４４】図５に示すように、プリント配線板２１の
裏面２１ｂに実装された第２の回路部品２３ｂは、リー
ド３７ａ，３７ｂを有している。リード３７ａ，３７ｂ
は、導電層４５ａ，４５ｂの第２のランド部４６ｂに半
田付けされている。そのため、第２の回路部品２３ｂ
は、半導体パッケージ２２の電源用の接続端子３３およ
びグランド用の接続端子３３と共通する電気信号によっ
て動作されるようになっている。
裏面２１ｂに実装された第２の回路部品２３ｂは、リー
ド３７ａ，３７ｂを有している。リード３７ａ，３７ｂ
は、導電層４５ａ，４５ｂの第２のランド部４６ｂに半
田付けされている。そのため、第２の回路部品２３ｂ
は、半導体パッケージ２２の電源用の接続端子３３およ
びグランド用の接続端子３３と共通する電気信号によっ
て動作されるようになっている。
【００４５】このような構成によると、プリント配線板
２１の裏面２１ｂに実装された第２の回路部品２３ｂ
は、半導体パッケージ２２の電源用およびグランド用の
接続端子３３と共通する電気信号によって動作されるも
のであるから、この第２の回路部品２３ｂが実装される
裏面２１ｂに電源用およびグランド用の接続端子３３に
電気的に接続されたスルーホール４３ａ，４３ｂが開口
されていても、これらスルーホール４３ａ，４３ｂの開
口端に位置する第２のランド部４６ｂに第２の回路部品
２３ｂのリード３７ａ，３７ｂを半田付けすることがで
きる。
２１の裏面２１ｂに実装された第２の回路部品２３ｂ
は、半導体パッケージ２２の電源用およびグランド用の
接続端子３３と共通する電気信号によって動作されるも
のであるから、この第２の回路部品２３ｂが実装される
裏面２１ｂに電源用およびグランド用の接続端子３３に
電気的に接続されたスルーホール４３ａ，４３ｂが開口
されていても、これらスルーホール４３ａ，４３ｂの開
口端に位置する第２のランド部４６ｂに第２の回路部品
２３ｂのリード３７ａ，３７ｂを半田付けすることがで
きる。
【００４６】そのため、スルーホール４３ａ，４３ｂが
プリント配線板４０の裏面４０ｂに第２の回路部品２３
ｂを実装する上での妨げとなることはなく、半導体パッ
ケージ２２と第２の回路部品２３ｂとをプリント配線板
４０を挟んで互いに向かい合うように配置することがで
きる。
プリント配線板４０の裏面４０ｂに第２の回路部品２３
ｂを実装する上での妨げとなることはなく、半導体パッ
ケージ２２と第２の回路部品２３ｂとをプリント配線板
４０を挟んで互いに向かい合うように配置することがで
きる。
【００４７】したがって、上記第１の実施の形態と同様
に、プリント配線板４０の裏面４０ｂにおける半導体パ
ッケージ２２の裏側に相当する部分を部品実装用のエリ
アとして積極的に活用することが可能となり、プリント
配線板４０の部品実装効率を高めることができる。
に、プリント配線板４０の裏面４０ｂにおける半導体パ
ッケージ２２の裏側に相当する部分を部品実装用のエリ
アとして積極的に活用することが可能となり、プリント
配線板４０の部品実装効率を高めることができる。
【００４８】なお、プリント配線板の裏面に実装される
第２の回路部品は、半導体パッケージと共通する電気信
号によって動作されるものに限らず、例えば半導体パッ
ケージに直接接続されて、この半導体パッケージと協働
して関連性のある回路を構成するものであっても良い。
第２の回路部品は、半導体パッケージと共通する電気信
号によって動作されるものに限らず、例えば半導体パッ
ケージに直接接続されて、この半導体パッケージと協働
して関連性のある回路を構成するものであっても良い。
【００４９】また、上記各実施の形態に示された半導体
パッケージは、半田ボールからなる接続端子を有してい
るが、これら接続端子を省略してパッケージ本体の接続
パッドを外部接続用の端子として利用するとともに、こ
れら接続パッドをクリーム半田を介してプリント配線板
に直接接合する、いわゆるＬＧＡ：Land Grid Array形
の半導体パッケージでも同様に実施可能である。
パッケージは、半田ボールからなる接続端子を有してい
るが、これら接続端子を省略してパッケージ本体の接続
パッドを外部接続用の端子として利用するとともに、こ
れら接続パッドをクリーム半田を介してプリント配線板
に直接接合する、いわゆるＬＧＡ：Land Grid Array形
の半導体パッケージでも同様に実施可能である。
【００５０】加えて、第２の回路部品は、半導体パッケ
ージに限らず、リードを有するコネクタであっても良い
とともに、スルーホールの代わりにプリント配線板の表
面のみに開口された非貫通のビア・ホール（ＩＶＨ：In
terstitial Via Hole ）を用いても良い。
ージに限らず、リードを有するコネクタであっても良い
とともに、スルーホールの代わりにプリント配線板の表
面のみに開口された非貫通のビア・ホール（ＩＶＨ：In
terstitial Via Hole ）を用いても良い。
【００５１】さらに、本発明に係る回路モジュールは、
ポータブルコンピュータの筐体に収容されるものに制約
されず、例えば携帯電話のような移動式通信機器あるい
はデスクトップ形のコンピュータのようなその他の電子
機器にも適用可能であることは勿論である。
ポータブルコンピュータの筐体に収容されるものに制約
されず、例えば携帯電話のような移動式通信機器あるい
はデスクトップ形のコンピュータのようなその他の電子
機器にも適用可能であることは勿論である。
【００５２】
【発明の効果】以上詳述した本発明によれば、プリント
配線板の第２の面における半導体パッケージの裏側に相
当する部分を、この半導体パッケージに関連する回路部
品を始めとして、その他の回路部品を実装するためのエ
リアとして積極的に活用することができ、プリント配線
板の部品実装効率を高めることができる。このため、プ
リント配線板の第２の面にも各種の回路部品を高密度に
実装することができ、その分、プリント配線板の小型化
ひいてはプリント配線板が収容される筐体の小型化が可
能となるといった利点がある。
配線板の第２の面における半導体パッケージの裏側に相
当する部分を、この半導体パッケージに関連する回路部
品を始めとして、その他の回路部品を実装するためのエ
リアとして積極的に活用することができ、プリント配線
板の部品実装効率を高めることができる。このため、プ
リント配線板の第２の面にも各種の回路部品を高密度に
実装することができ、その分、プリント配線板の小型化
ひいてはプリント配線板が収容される筐体の小型化が可
能となるといった利点がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るポータブルコ
ンピュータの斜視図。
ンピュータの斜視図。
【図２】ポータブルコンピュータの断面図。
【図３】ＢＧＡ形の半導体パッケージと回路部品との位
置関係を示す平面図。
置関係を示す平面図。
【図４】ＢＧＡ形の半導体パッケージと回路部品との位
置関係を示す断面図。
置関係を示す断面図。
【図５】本発明の第２の実施の形態において、そのＢＧ
Ａ形の半導体パッケージと回路部品との位置関係を示す
断面図。
Ａ形の半導体パッケージと回路部品との位置関係を示す
断面図。
８…入力手段（キーボード） ２０…回路モジュール ２１…プリント配線板 ２１ａ…第１の面（表面） ２１ｂ…第２の面（裏面） ２２…半導体パッケージ ２３…回路部品 ２５…パッケージ本体 ２６ａ〜２６ｄ…外周縁部 ２７…チップ ３３…接続端子 ４３ａ，４３ｂ…スルーホール ４５…導電層 ４６ａ，４６ｂ…ランド部（第１のランド部、第２のラ
ンド部）
ンド部）
Claims (10)
- 【請求項１】 第１の面とこの第１の面の反対側に位置
された第２の面とを有するプリント配線板と；チップを
有するパッケージ本体と、このパッケージ本体の裏面に
マトリクス状に並べて配置され、上記チップに電気的に
接続された多数の接続端子と、を含み、これら接続端子
をプリント配線板の第１の面に半田付けしてなる面実装
形の半導体パッケージと；上記プリント配線板の第２の
面に実装された少なくとも一つの回路部品と；を備えて
おり、 上記回路部品は、上記プリント配線板の第２の面上にお
いて半導体パッケージのパッケージ本体の外周縁部で囲
まれた領域に配置されていることを特徴とする回路モジ
ュール。 - 【請求項２】 請求項１の記載において、上記チップ
は、パッケージ本体の中央部に配置されているととも
に、上記接続端子は、パッケージ本体の裏面において上
記チップに対応する中央部を避けた位置に配置され、ま
た、上記回路部品は、プリント配線板の第２の面上にお
いてパッケージ本体の中央部に対応する位置に配置され
ていることを特徴とする回路モジュール。 - 【請求項３】 請求項１の記載において、上記プリント
配線板は、上記パッケージ本体の中央部に対応する位置
に配置されたスルーホールと、このスルーホールの内面
を覆うとともに、上記半導体パッケージのいずれかの接
続端子に電気的に接続された導電層と、上記スルーホー
ルの第２の面への開口端に配置され、上記導電層に電気
的に接続されたランド部とを有し、このランド部に上記
回路部品が電気的に接続されていることを特徴とする回
路モジュール。 - 【請求項４】 請求項３の記載において、上記回路部品
は、上記導電層が接続された接続端子と共通する電気信
号にて動作されることを特徴とする回路モジュール。 - 【請求項５】 第１の面とこの第１の面の反対側に位置
された第２の面とを有するプリント配線板と；チップを
有するパッケージ本体と、このパッケージ本体の裏面に
マトリクス状に並べて配置され、上記チップに電気的に
接続された多数の接続端子と、を含み、これら接続端子
をプリント配線板の第１の面に半田付けしてなる面実装
形の半導体パッケージと；上記プリント配線板の第２の
面に実装され、上記半導体パッケージに電気的に接続さ
れて、この半導体パッケージを正常に動作させるための
第１の回路部品と；上記プリント配線板の第２の面に実
装され、上記第１の回路部品とは機能が異なる第２の回
路部品と；を備えており、 上記第１および第２の回路部品は、上記プリント配線板
の第２の面上において半導体パッケージのパッケージ本
体の外周縁部で囲まれた領域に配置されていることを特
徴とする回路モジュール。 - 【請求項６】 請求項５の記載において、上記チップ
は、パッケージ本体の中央部に配置されているととも
に、上記接続端子は、パッケージ本体の裏面において上
記チップに対応する中央部を避けた位置に配置され、ま
た、上記第１および第２の回路部品は、プリント配線板
の第２の面上においてパッケージ本体の中央部に対応す
る位置に配置されていることを特徴とする回路モジュー
ル。 - 【請求項７】 中央にチップを有するパッケージ本体
と、このパッケージ本体の裏面にマトリクス状に並べて
配置され、上記チップに電気的に接続された多数の接続
端子と、を含む面実装形の半導体パッケージと；この半
導体パッケージの接続端子が半田付けされる第１の面
と、この第１の面の反対側に位置された第２の面と、上
記パッケージ本体の中央に対応する位置に配置されたス
ルーホールと、このスルーホールの内面を覆うととも
に、上記半導体パッケージのいずれかの接続端子に電気
的に接続された導電層と、上記スルーホールの第２の面
への開口端に配置され、上記導電層に電気的に接続され
たランド部と、を有するプリント配線板と；プリント配
線板の第２の面に実装された回路部品と；を備えてお
り、 上記回路部品は、上記プリント配線板の第２の面上にお
いて半導体パッケージのチップに対応する位置に配置さ
れているとともに、上記ランド部に電気的に接続されて
いることを特徴とする回路モジュール。 - 【請求項８】 請求項７の記載において、上記回路部品
は、上記半導体パッケージと協働して回路を構成するこ
とを特徴とする回路モジュール。 - 【請求項９】 請求項７の記載において、上記接続端子
は、パッケージ本体の裏面において上記チップに対応す
る中央部を避けた位置に配置されていることを特徴とす
る回路モジュール。 - 【請求項１０】 情報を入力する手段を有する筐体と；
この筐体の内部に収容された回路モジュールと；を含
み、 この回路モジュールは、第１の面とこの第１の面の反対
側に位置された第２の面とを有するプリント配線板と；
チップを有するパッケージ本体と、このパッケージ本体
の裏面にマトリクス状に並べて配置され、上記チップに
電気的に接続された多数の接続端子と、を有し、これら
接続端子をプリント配線板の第１の面に半田付けしてな
る面実装形の半導体パッケージと；上記プリント配線板
の第２の面に実装され、この第２の面上において上記パ
ッケージ本体の外周縁部で囲まれた領域に配置された回
路部品と；を備えていることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1578598A JPH11214615A (ja) | 1998-01-28 | 1998-01-28 | 面実装形の半導体パッケージを有する回路モジュールおよび回路モジュールを搭載した電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1578598A JPH11214615A (ja) | 1998-01-28 | 1998-01-28 | 面実装形の半導体パッケージを有する回路モジュールおよび回路モジュールを搭載した電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11214615A true JPH11214615A (ja) | 1999-08-06 |
Family
ID=11898497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1578598A Pending JPH11214615A (ja) | 1998-01-28 | 1998-01-28 | 面実装形の半導体パッケージを有する回路モジュールおよび回路モジュールを搭載した電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11214615A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7120180B2 (en) | 2003-09-03 | 2006-10-10 | Tdk Corporation | Laser diode driving circuit and an optical head |
-
1998
- 1998-01-28 JP JP1578598A patent/JPH11214615A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7120180B2 (en) | 2003-09-03 | 2006-10-10 | Tdk Corporation | Laser diode driving circuit and an optical head |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6084780A (en) | Printed circuit board with high electronic component density | |
| JP2005005866A (ja) | アンテナ一体型モジュール | |
| US7110257B2 (en) | Electronic apparatus including printed wiring board provided with heat generating component | |
| JP2005026263A (ja) | 混成集積回路 | |
| JP2007273564A (ja) | プリント回路板、半導体パッケージ、および電子機器 | |
| JP2002134875A (ja) | モジュール部品、モジュール部品の実装構造、および電子装置 | |
| JPH11214615A (ja) | 面実装形の半導体パッケージを有する回路モジュールおよび回路モジュールを搭載した電子機器 | |
| JPH11103147A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
| JP4871676B2 (ja) | 電子回路装置 | |
| JPH1056248A (ja) | プリント回路基板およびこれを備えた電子機器 | |
| TW556464B (en) | Printed wiring board having pads to solder circuit component, circuit module having the printed wiring board, and electronic apparatus equipped with the circuit module | |
| JP2002289764A (ja) | フレキシブル回路基板、それを用いた表示装置および電子機器 | |
| JP4533093B2 (ja) | モジュール回路ユニット及びそれを搭載する電子機器 | |
| JPH10189867A (ja) | 回路モジュールおよびこの回路モジュールを収容した携帯形電子機器 | |
| JPH11112121A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
| JPH10215048A (ja) | プリント配線板及びプリント配線板の実装構造 | |
| JP3497680B2 (ja) | 半導体パッケージを有する回路モジュールおよび回路モジュールを搭載した電子機器 | |
| JPH09186424A (ja) | プリント回路基板 | |
| JP2003309354A (ja) | プリント配線基板の接続方法及びプリント配線基板 | |
| JPH11163248A (ja) | 回路モジュールおよび回路モジュールの組み立て方法、ならびに回路モジュールを搭載した携帯形電子機器 | |
| JP3910711B2 (ja) | 回路モジュールと該モジュールを備えた電子機器 | |
| JP3549345B2 (ja) | Ｒｆユニット取付装置 | |
| JPH10189811A (ja) | 発熱する回路部品を有する回路モジュール、およびこの回路モジュールを搭載した電子機器 | |
| JP2006332083A (ja) | 回路基板構造 | |
| JP4695769B2 (ja) | 半導体装置 |