JPH11214574A - Manufacture of double-sided metal-cald laminated board with metallic core - Google Patents

Manufacture of double-sided metal-cald laminated board with metallic core

Info

Publication number
JPH11214574A
JPH11214574A JP10017045A JP1704598A JPH11214574A JP H11214574 A JPH11214574 A JP H11214574A JP 10017045 A JP10017045 A JP 10017045A JP 1704598 A JP1704598 A JP 1704598A JP H11214574 A JPH11214574 A JP H11214574A
Authority
JP
Japan
Prior art keywords
metal
resin
hole
sided
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10017045A
Other languages
Japanese (ja)
Inventor
Nobuyuki Ikeguchi
Morio Take
Kozo Yamane
康三 山根
杜夫 岳
信之 池口
Original Assignee
Mitsubishi Gas Chem Co Inc
三菱瓦斯化学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chem Co Inc, 三菱瓦斯化学株式会社 filed Critical Mitsubishi Gas Chem Co Inc
Priority to JP10017045A priority Critical patent/JPH11214574A/en
Priority claimed from EP98310022A external-priority patent/EP0926729A3/en
Publication of JPH11214574A publication Critical patent/JPH11214574A/en
Application status is Pending legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate

Abstract

PROBLEM TO BE SOLVED: To obtain a semiconductor plastic package with excellent heat radiation and heat resistance after moisture absorption. SOLUTION: In method for manufacturing a double-sided metal-clad laminated board or multi-layer board for a semiconductor plastic package of a ball grid array using a metal core printed wiring board, part of the metal core is formed as a protrusion, and a low flow or no-flow prepreg sheet whose metal protruding part is hollowed out is arranged at the upper side, and the similarly hollowed-up metal foil or the like is arranged at the outside, and an unprocessed high flow prepreg sheet is arranged on the opposite side, and an nnprocessed metal foil is arranged at the outside. Then, laminate molding is performed under heating and pressurization.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、半導体チップを小型プリント配線板に搭載した形の、新規な半導体プラスチックパッケージに使用する両面金属箔張積層板の製造方法に関する。 The present invention relates to the form in which a semiconductor chip is mounted on a small printed circuit board, a method of manufacturing a double-sided metal foil-clad laminate used in the novel semiconductor plastic package. 特に、マイクロプロセッサー、マイクロコントローラー、ASIC、グラフィック等の比較的高ワットで、多端子高密度の半導体プラスチックパッケージに使用する両面金属箔張積層板の製造方法に関するものである。 In particular, microprocessor, microcontroller, ASIC, a relatively high watt graphics such as a method of manufacturing a double-sided metal foil-clad laminate used for multi-terminal high-density semiconductor plastic package. 本半導体プラスチックパッケージは、ワイヤボンディングで半導体チップとプリント配線板の回路導体を接続するものであり、ソルダーボールを用いてマザーボードプリント配線板に実装して電子機器として使用される。 The semiconductor plastic package is to connect the circuit conductor of the semiconductor chip and the printed wiring board by wire bonding, it is used as an electronic apparatus and mounted on the mother board printed wiring board with solder balls.

【0002】 [0002]

【従来の技術】従来、半導体プラスチックパッケージとして、プラスチックボールグリッドアレイ(P-BGA) やプラスチックランドグリッドアレイ(P-LGA) 等、プラスチックプリント配線板の上面にチップを固定し、チップを、プリント配線板上面に形成された導体回路にワイヤボンディングで結合し、プリント配線板の下面にはソルダーボールを用いて、マザーボードプリント配線板と接続するための導体パッドを形成し、表裏回路導体がメッキされたスルーホールで接続されて、半導体チップが樹脂封止されている構造の半導体プラスチックパッケージが公知である。 Conventionally, as a semiconductor plastic package, the plastic ball grid array (P-BGA) and plastic land grid array (P-LGA), etc., the chip is fixed to the upper surface of the plastic printed circuit board, the chip, the printed wiring bonded by wire bonding to a conductor circuit formed on the board upper surface, with the solder balls on the lower surface of the printed wiring board to form a conductor pad for connecting a mother board printed wiring board, the front and back circuitry conductors are plated are connected by the through holes, the semiconductor plastic package structure semiconductor chip is sealed with resin are known. 本公知構造において、半導体から発生する熱をマザーボードプリント配線板に拡散させるため、 In this known structure, in order to spread the heat generated from the semiconductor to the motherboard printed circuit board,
半導体チップを固定するための上面の金属箔から下面に接続するメッキされた熱拡散スルーホールが形成されている。 Thermal diffusion through hole is formed plated connected to the lower surface of a metal foil of the upper surface for fixing the semiconductor chip.

【0003】該スルーホールを孔を通して水分が半導体固定に使われている銀粉入り樹脂接着剤に吸湿され、マザーボードへの実装時の加熱により、また、半導体部品をマザーボードから取り外す際の加熱により、層間フクレを発生する危険性があり、これはポップコーン現象と呼ばれている。 [0003] is hygroscopic silver powder containing resin adhesive moisture the through hole through hole is used in a semiconductor fixing, by heating at the time of mounting on a mother board, and by heating when removing the semiconductor component from the motherboard, the interlayer There is a risk of developing a blister, which is called the popcorn phenomenon. このポップコーン現象が生じた場合、パッケージは使用不可能となることが多く、この現象を大幅に改善する必要がある。 If this popcorn phenomenon occurs, the package is often unusable, it is necessary to significantly improve this phenomenon. また、半導体の高機能化、高密度化は、ますます発熱量の増大を意味し、熱放散用のための半導体チップ直下のスルーホールのみでは熱の放散は不十分となってきている。 The high functionality of semiconductor, high density refers to more increase in heating value, the heat dissipation is only through holes just below the semiconductor chip for heat dissipation has become insufficient. これらの半導体チップ搭載用プリント配線板は、従来、中にガラス織布基材のプリプレグを使用し、両面に銅箔を用いて積層成形して得られた両面銅張積層板を用いて作成しており、どうしても上記構造とならざるを得ない。 These semiconductor chip mounting printed wiring board, conventionally, using a prepreg of glass fabric base material in, created using a double-sided copper clad laminate obtained by laminating molding using copper foil on both surfaces and it is, just do not inevitably with the above structure.

【0004】 [0004]

【発明が解決しようとする課題】本発明は、以上の問題点を改善した半導体プラスチックパッケージ用のプリント配線板を作成する両面金属箔張積層板を提供するものである。 [0008] The present invention is to provide a double-sided metal foil-clad laminate to create a printed wiring board for a semiconductor plastic package having improved the above problems.

【0005】 [0005]

【課題を解決するための手段】すなわち、本発明は、プリント配線板の厚さ方向のほぼ中央に、プリント配線板とほぼ同じ大きさの金属板が配置されており、プリント配線板の片面に、少なくとも、1 個以上の金属板の突起が露出しており、この上に半導体チップが固定され、半導体チップがその周囲のプリント配線板表面に形成された回路導体とワイヤボンディングで接続されており、少なくとも、該表面のプリント配線板上の信号伝播回路導体が、プリント配線板の反対面に形成された回路導体もしくは該ハンダボールでの接続用導体パッドとメッキされたスルーホール導体で結線されており、半導体チップが樹脂封止されている構造の半導体プラスチックパッケージ用両面金属箔張積層板の製造方法において、(1) Means for Solving the Problems That is, the present invention is substantially the center in the thickness direction of the printed wiring board is disposed substantially the same size of the metal plate and the printed wiring board, on one side of the printed circuit board at least are exposed projections of one or more metal plates, the upper semiconductor chip is fixed to the semiconductor chip are connected by the circuit conductors and wire bonding is formed on the printed wiring board surface around the , at least, the signal propagation circuit conductor of the printed wiring board on said surface, they are connected by the connection conductor pads and plated through hole conductors in the circuit conductors or the solder balls formed on the opposite surface of the printed wiring board cage, in the method for producing the double-sided metal foil-clad laminate for a semiconductor plastic package structure semiconductor chip is sealed with a resin, (1)
内層に用いる金属板を用意し、金属板の片面に半導体チップを搭載する凸状の突起を形成し、表裏回路導体導通用スルーホールを形成するための、スルーホールの径よりも大きいクリアランスホールまたはスリット孔をあけ、(2)金属突起部のある側のプリプレグシートは、 Providing a metal plate used in the inner layer, to form a convex protrusion for mounting a semiconductor chip on one side of the metal plate, for forming a through hole for the front and back circuit conductor conducting a large clearance hole or than the diameter of the through hole open the slit hole, (2) the prepreg sheet is the side of the metal protrusions
突起の位置に、その面積よりやや大きめの孔を形成したローフロー、又はノーフローのプリプレグシート、樹脂付き銅箔もしくは樹脂層を配置し、その反対側にはクリアランスホールを埋め込むに十分な樹脂量と樹脂流れを有するハイフローのプリプレグシート、樹脂付き銅箔もしくは樹脂層を配置し、その両外側に、必要により、金属突起部よりやや大きめの孔をあけた金属箔、或いは片面金属箔張積層板を配置して、(3)加熱、加圧下に、 The position of the projection, low-flow to form a slightly larger hole than the area, or no-flow prepreg sheet, placing a copper foil with resin or resin layer, sufficient amount of resin and the resin in the opposite embedding clearance hole prepreg sheet of hyflo with flow, the resin coated copper foil or the resin layer is disposed, disposed on the both outsides, if necessary, metallic foil slightly opened a larger hole than the metal protrusions, or a single-sided metal foil-clad laminate to, (3) heating, under pressure,
好ましくは真空下に積層成形して一体化し、片面に金属突起が露出した金属芯入り両面金属箔張積層板とすることを特徴とする半導体プラスチックパッケージ用の金属芯入り両面金属箔張積層板の製造方法である。 Preferably integrally laminated molded under vacuum, one surface metal projections were for semiconductor plastic package, characterized in that a metal cored sided metal foil-clad laminate metal cored sided metal foil-clad laminate exposed it is a manufacturing method.

【0006】そして、本発明の金属芯入り両面金属箔張積層板を用いて、(4)この両面金属箔張積層板を使用して、ドリル、レーザー等でクリアランスホール導体径よりやや小さいスルーホールをあけ、孔壁と金属板とは樹脂組成物で絶縁されており、且つ少なくとも1個以上のスルーホールが金属板と接続させて熱放散用に使用され、これに金属メッキを施した後、表裏に回路を形成し、少なくとも、ボンディングパッド、ハンダボールパッド、半導体チップを固定する金属突起部以外をメッキレジストで被覆して、ニッケル、金メッキを付着させ、 [0006] Then, using a metal cored sided metal foil-clad laminate of the present invention, (4) using the double-sided metal foil-clad laminate, slightly smaller through hole than the clearance hole conductor diameter drill, a laser, etc. the open, the hole wall and the metal plate are insulated by the resin composition, and at least one or more through-holes are used for heat dissipation by connecting the metal plate, was subjected to metal plating thereto, forming a circuit on the front and back, at least, the bonding pads, and the coated solder ball pads, other than metal protrusion for fixing the semiconductor chip with the plating resist, is deposited nickel, gold-plated,
プリント配線板を作成する。 To create a printed wiring board. このプリント配線板の金属突起部に半導体チップを金属粉混合導電性−熱伝導性接着剤で接着、固定し、ワイヤボンディング、樹脂封止、 The printed circuit board of the metal protrusions metal powder mixed conducting semiconductor chip - bonded by thermally conductive adhesive, fixed, wire bonding, resin encapsulation,
ハンダボール付着を行い、パッケージとする。 Make the solder balls attached to the package.

【0007】上記により得られた半導体プラスチックパッケージは、半導体下面からの吸湿がなく、ポップコーン現象が大幅に改善できるとともに、多官能性シアン酸エステル樹脂組成物を使用することにより、耐熱性、プレッシャークッカー処理後の電気絶縁性、耐マイグレーション性等に優れ、且つ、熱放散性をも大幅に改善できた。 [0007] The semiconductor plastic package obtained by the above, there is no moisture from the semiconductor lower surface, with the popcorn phenomenon can be significantly improved, by using a polyfunctional cyanate ester resin composition, heat resistance, pressure cooker electrical insulating properties after processing, excellent migration resistance, etc., and it was also significantly improved heat dissipation. 加えて大量生産性にも適しており、経済性の改善された、新規な構造の半導体プラスチックパッケージである。 In addition also suitable for mass productivity, improved economy, a semiconductor plastic package having a novel structure.

【0008】 [0008]

【発明の実施の形態】本発明のプラスチックパッケージは、プリント配線板の厚み方向のほぼ中央に熱放散性の良好な金属を配置し、表裏の回路導体導通用のメッキされたスルーホールは、金属板にあけられた該スルーホール径より大きめの径の孔とし、埋め込まれた樹脂のほぼ中央に形成することにより、金属板との絶縁性を保持する。 Plastic package of the embodiment of the present invention is a heat dissipation of the good metal is disposed substantially at the center of the thickness direction of the printed wiring board, plated through holes for the front and back of the circuit conductor conducting, metal the hole of larger diameter than the through hole diameter drilled in the plate, by forming substantially at the center of the embedded resin, holds the insulation between the metal plates.

【0009】公知のスルーホールを有する金属芯プリント配線板の上面に半導体チップを固定する方法においては、従来のP-BGA パッケージと同様に半導体チップからの熱は直下の熱放散用スルーホールに落として熱放散せざるを得ず、ポップコーン現象は改善できない。 [0009] In the method of fixing the semiconductor chip on the upper surface of the metal core printed wiring board having a conventional through-hole, similar to the conventional P-BGA package heat from the semiconductor chip is dropped into the through holes heat dissipation immediately under it is inevitable to heat dissipation Te, popcorn phenomenon can not be improved. 本発明で得られる両面銅張積層板を用いて作成した半導体プラスチックパッケージ用プリント配線板は、熱伝導性接着剤で半導体チップを固定する金属突起部が、少なくとも、1 個以上表面に露出しており、スルーホールを形成しようとする位置にスルーホール径より大きめのクリアランスホール又はスリット孔があけてあり、このクリアランスホール又はスリット孔のほぼ中央に、クリアランスホール径又はスリット孔より小さいスルーホールを形成し、メッキで表裏回路が導通されており、また、少なくとも、1 個以上のスルーホールが内層金属板と直接接続した構造となっているため、半導体チップを固定し、 The semiconductor plastic package for printed wiring board prepared by using a double-sided copper clad laminate obtained by the present invention, the metal protrusion for fixing the semiconductor chip with a thermally conductive adhesive, at least, be exposed to one or more surfaces cage, be opened is large clearance hole or slit than the through hole diameter in a position to be formed with a through hole, approximately centrally, clearance hole diameter or form small through hole than the slits of the clearance hole or slit and, front and back circuit by plating are conduction, also at least, since one or more through-holes has a structure that is connected directly to the inner metal plate, and fixing the semiconductor chip,
ワイヤボンディング、樹脂封止したプラスチックパッケージの、半導体から発生する熱は、直接搭載する金属部分から金属板全体に熱伝導されるために、半導体チップ直下以外の場所から、この金属板に接続するスルーホールを通じて下面の金属パッドに伝達し、マザーボードプリント配線板に拡散する構造とする。 Wire bonding, resin sealed plastic packages, heat generated from the semiconductor, in order to be conducted to the entire metal plate from a metal part directly mounted, from a location other than directly below the semiconductor chip, through to connect to the metal plate transmitted to the lower surface of the metal pads through holes are structured to diffuse the motherboard printed circuit board.

【0010】本発明に用いる金属板は、特に限定しないが、高弾性率、高熱伝導性で、厚さ30〜300 μmのものが好適である。 [0010] The present invention metal used in the plate is not particularly limited, high elastic modulus, high thermal conductivity, it is preferable that a thickness of 30 to 300 [mu] m. 具体的には、純銅、無酸素銅、その他、 Specifically, pure copper, oxygen-free copper, other,
銅のFe,Sn,P,Cr,Zr,Zn等との合金、或いは合金の表面を銅メッキした金属板等が好適には使用される。 Fe copper, Sn, P, Cr, Zr, alloys of Zn, etc., or a metal plate or the like whose surface is copper-plated alloys preferably used.

【0011】本発明は、まず金属芯とする金属板をあらかじめ公知のエッチング法、冷間機械加工法、圧延異型条加工法等の方法で、少なくとも、1個以上の半導体チップ固定用に、半導体チップとほぼ同じか小さい突起を形成しておく。 The present invention is previously known etching process of the metal plate for a metal core First, cold machining methods, a method such as rolling atypical strip processing method, at least, the one or more semiconductor chips for fixing a semiconductor previously formed substantially equal to or smaller protrusions and chips. また、平滑な金属板の上に、半導体チップとほぼ同等か、小さめの金属板を熱伝導の良好な接着剤等で接着させて突起とすることも可能である。 Further, on a smooth metal plate, a semiconductor chip with or almost equal, it is also possible to a small metal plate are adhered with good adhesive thermally conductive protrusions. 具体的な形状例としては、図2に示すが、これに限定されるものではない。 Specific shapes example, shown in FIG. 2, but is not limited thereto.

【0012】本発明の金属突起部の高さは、30〜200 μ [0012] The height of the metal projection portions of the present invention, 30 to 200 mu
mが好適である。 m is preferred. また、突起部をくり抜いたローフロー、またはノーフロープリプレグ、樹脂付き銅箔、或いはスクリーン印刷で形成する熱硬化性樹脂層の高さは、 Furthermore, low-flow hollowed projections or no-flow prepreg, the height of the resin-coated copper foil, or the thermosetting resin layer to be formed by screen printing,
銅箔と組み合わせて使用する場合は、この突起と同じ高さか、やや高いことが好ましい。 When used in combination with copper foil, or the same height as the projection, somewhat higher it is preferable. 片面銅張積層板を使用する場合、その厚みの分だけ厚みを薄くしたものを使う。 When using the one-sided copper-clad laminate, use what is thinned by an amount the thickness of the thickness. 突起部の面積は、半導体チップの面積とほぼ同等か、小さめである。 Area of ​​the protrusions, or substantially equal to the area of ​​the semiconductor chip is small. 一般的には5〜20mm角である。 In general, a 5~20mm angle.

【0013】金属板にはスルーホールよりやや大きめのクリアランスホールを、エッチング、ドリル、打ち抜き、UVレーザー等、公知の方法であける。 [0013] The slightly larger clearance hole than the through-holes in the metal plate, etching, drilling, punching, opened with a UV laser or the like, a known method. 具体的には、 In particular,
該スルーホール壁と金属板クリアランスホール又はスリット孔壁とは、50μm以上の距離が、熱硬化性樹脂で絶縁されていることが好ましい。 The A through-hole wall and the metallic plate clearance hole or slit hole wall, the distance of more than 50μm are preferably are insulated with a thermosetting resin. 一般には、70〜200 μm In general, 70~200 μm
である。 It is. 表裏回路導通用スルーホール径については、特に限定はないが、クリアランスホール又はスリット孔より小さい径で、一般には50〜300 μmである。 The diameter of the through hole for the front and back circuit continuity is not particularly limited, a smaller diameter than the clearance hole or slit, it is generally 50 to 300 [mu] m.

【0014】金属板全体には、好適には積層成形前に表面化学処理を施す。 [0014] the entire metal plate is preferably subjected to a surface chemical treatment prior to lamination molding. 具体的には、黒色酸化処理、褐色処理、薬品による表面粗化処理等、一般に公知の処理が行われ得る。 Specifically, black oxide treatment, brown treatment, surface roughening treatment by chemicals, generally known treatment may be performed.

【0015】本発明で使用される熱硬化性樹脂組成物の樹脂としは、一般に公知の熱硬化性樹脂が使用される。 [0015] a resin of the thermosetting resin composition used in the present invention are generally known thermosetting resin.
具体的には、エポキシ樹脂、多官能性シアン酸エステル樹脂、多官能性マレイミド−シアン酸エステル樹脂、多官能性マレイミド樹脂、不飽和基含有ポリフェニレンエーテル樹脂等が挙げられ、1 種或いは2 種類以上が組み合わせて使用される。 Specifically, an epoxy resin, a polyfunctional cyanate ester resin, a polyfunctional maleimide - cyanate ester resin, a polyfunctional maleimide resin, an unsaturated group-containing polyphenylene ether resin and the like, one or two or more It is used in combination. 耐熱性、耐湿性、耐マイグレーション性、吸湿後の電気的特性等の点から多官能性シアン酸エステル樹脂組成物が好適である。 Heat resistance, moisture resistance, migration resistance, polyfunctional cyanate ester resin composition from the viewpoint of the electric characteristics after moisture absorption are preferred.

【0016】本発明の好適な熱硬化性樹脂分である多官能性シアン酸エステル化合物とは、分子内に2 個以上のシアナト基を有する化合物である。 [0016] with a suitable a thermosetting resin component a polyfunctional cyanate ester compound of the present invention is a compound having two or more cyanato groups in the molecule. 具体的に例示すると、1,3-又は1,4-ジシアナトベンゼン、1,3,5-トリシアナトベンゼン、1,3-、1,4-、1,6-、1,8-、2,6-又は2,7- Specific examples, 1,3- or 1,4 dicyanamide Anat benzene, 1,3,5 Tricia diisocyanato benzene, 1,3-, 1,4-, 1,6-, 1,8, 2 , 6- or 2,7
ジシアナトナフタレン、1,3,6-トリシアナトナフタレン、4,4-ジシアナトビフェニル、ビス(4-ジシアナトフェニル)メタン、2,2-ビス(4-シアナトフェニル)プロパン、2,2-ビス(3,5-ジブロモ-4- シアナトフェニル) Dicyanamide Anat naphthalene, 1,3,6 Tricia diisocyanato naphthalene, 4,4 dicyanamide Anat biphenyl, bis (4-dicyanamide cyanatophenyl) methane, 2,2-bis (4-cyanatophenyl) propane, 2,2 bis (3,5-dibromo-4-cyanatophenyl)
プロパン、ビス(4-シアナトフェニル)エーテル、ビス(4-シアナトフェニル)チオエーテル、ビス(4-シアナトフェニル)スルホン、トリス(4-シアナトフェニル) Propane, bis (4-cyanatophenyl) ether, bis (4-cyanatophenyl) thioether, bis (4-cyanatophenyl) sulfone, tris (4-cyanatophenyl)
ホスファイト、トリス(4-シアナトフェニル)ホスフェート、およびノボラックとハロゲン化シアンとの反応により得られるシアネート類などである。 Phosphite, tris (4-cyanatophenyl) phosphate, and novolaks and cyanates obtained by a reaction of cyanogen halide and the like.

【0017】これらのほかに特公昭41-1928 、同43-184 [0017] These other in JP-B-41-1928, the same 43-184
68、同44-4791 、同45-11712、同46-41112、同47-26853 68, the same 44-4791, same 45-11712, 46-41112 same, same 47-26853
及び特開昭51-63149等に記載の多官能性シアン酸エステル化合物類も用いられ得る。 And JP polyfunctional cyanate ester compounds described in such 51-63149 may also be used. また、これら多官能性シアン酸エステル化合物のシアナト基の三量化によって形成されるトリアジン環を有する分子量400 〜6,000 のプレポリマーが使用される。 The molecular weight 400 6,000 prepolymers having a triazine ring formed by trimerizing cyanato group of these polyfunctional cyanate ester compounds. このプレポリマーは、上記の多官能性シアン酸エステルモノマーを、例えば鉱酸、ルイス酸等の酸類;ナトリウムアルコラート等、第三級アミン類等の塩基;炭酸ナトリウム等の塩類等を触媒として重合させることにより得られる。 The prepolymer, a polyfunctional cyanate ester monomer described above, such as mineral acids, acids such as Lewis acids; sodium alcoholate and the like, bases such as tertiary amines; polymerizing salts such as sodium carbonate as a catalyst It can be obtained by. このプレポリマー中には一部未反応のモノマーも含まれており、モノマーとプレポリマーとの混合物の形態をしており、このような原料は本発明の用途に好適に使用される。 The prepolymer also contains monomer some unreacted is in the form of a mixture of monomer and prepolymer, such material is preferably used for the purpose of the present invention. 一般には可溶な有機溶剤に溶解させて使用する。 In general use is dissolved in soluble organic solvent.

【0018】エポキシ樹脂としては、一般に公知のものが使用できる。 [0018] As the epoxy resin, it can be selected from generally known. 具体的には、液状或いは固形のビスフェノールA 型エポキシ樹脂、ビスフェノールF 型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、脂環式エポキシ樹脂;ブタジエン、ペンタジエン、ビニルシクロヘキセン、ジシクロペンチルエーテル等の二重結合をエポキシ化したポリエポキシ化合物類;ポリオール、水酸基含有シリコン樹脂類とエポハロヒドリンとの反応によって得られるポリグリシジル化合物類等が挙げられる。 Specifically, a liquid or solid bisphenol A type epoxy resins, bisphenol F type epoxy resins, phenol novolak type epoxy resin, cresol novolak type epoxy resin, alicyclic epoxy resin; butadiene, pentadiene, vinylcyclohexene, dicyclopentyl ether, etc. polyepoxy compounds obtained by epoxidizing the double bond of; polyol, polyglycidyl compounds obtained by reacting a hydroxyl group-containing silicone resins and Epoharohidorin like. これらは1種或いは2種類以上が組み合わせて使用され得る。 It may be used in combination one kind or two or more types.

【0019】ポリイミド樹脂としては、一般に公知のものが使用され得る。 [0019] Polyimide resin can be generally used known ones. 具体的には、多官能性マレイミド類とポリアミン類との反応物、特公昭57-005406 に記載の末端三重結合のポリイミド類が挙げられる。 Specifically, a reaction product of a polyfunctional maleimides and polyamines, and polyimides terminal triple bond described in JP-B 57-005406.

【0020】これらの熱硬化性樹脂は、単独でも使用されるが、特性のバランスを考え、適宜組み合わせて使用するのが良い。 [0020] These thermosetting resin is also used alone, considering the balance of properties, it is good for use in combination as appropriate.

【0021】本発明の熱硬化性樹脂組成物には、組成物本来の特性が損なわれない範囲で、所望に応じて種々の添加物を配合することができる。 [0021] The thermosetting resin composition of the present invention, to the extent that the inherent properties of the composition are not impaired, it is possible to incorporate various additives as desired. これらの添加物としては、不飽和ポリエステル等の重合性二重結合含有モノマー類及びそのプレポリマー類;ポリブタジエン、エポキシ化ブタジエン、マレイン化ブタジエン、ブタジエン− These additives, polymerizable double bond-containing monomers such as unsaturated polyesters and prepolymers; polybutadiene, epoxidized butadiene, maleated butadiene, butadiene -
アクリロニトリル共重合体、ポリクロロプレン、ブタジエン−スチレン共重合体、ポリイソプレン、ブチルゴム、フッ素ゴム、天然ゴム等の低分子量液状〜高分子量のelastic なゴム類;ポリエチレン、ポリプロピレン、 Acrylonitrile copolymers, polychloroprene, butadiene - styrene copolymer, polyisoprene, butyl rubber, fluorine rubber, elastic rubber such low molecular weight liquid-high molecular weight of natural rubber, polyethylene, polypropylene,
ポリブテン、ポリ-4- メチルペンテン、ポリスチレン、 Polybutene, poly-4-methylpentene, polystyrene,
AS樹脂、ABS 樹脂、MBS 樹脂、スチレン−イソプレンゴム、ポリエチレン−プロピレン共重合体、4-フッ化エチレン-6- フッ化エチレン共重合体類;ポリカーボネート、ポリフェニレンエーテル、ポリスルホン、ポリエステル、ポリフェニレンサルファイド等の高分子量プレポリマー若しくはオリゴマー;ポリウレタン等が例示され、適宜使用される。 AS resins, ABS resins, MBS resins, styrene - isoprene rubber, polyethylene - propylene copolymer, 4-ethylene fluoride-6-tetrafluoroethylene copolymers; polycarbonates, polyphenylene ether, polysulfone, polyester, such as polyphenylene sulfide high molecular weight prepolymer or oligomer; polyurethane and the like are exemplified, are appropriately used. また、その他、公知の無機或いは有機の充填剤、染料、顔料、増粘剤、滑剤、消泡剤、分散剤、レベリング剤、光増感剤、難燃剤、光沢剤、重合禁止剤、チキソ性付与剤等の各種添加剤が、所望に応じて適宜組み合わせて用いられる。 Further, other known inorganic or organic fillers, dyes, pigments, thickeners, lubricants, defoamers, dispersing agents, leveling agents, photosensitizers, flame retardants, brighteners, polymerization inhibitors, thixotropy various additives such as imparting agents are used in combination as required. 必要により、反応基を有する化合物は硬化剤、触媒が適宜配合される。 If necessary, the curing agent is a compound having a reactive group, the catalyst is appropriately added.

【0022】本発明の熱硬化性樹脂組成物は、それ自体は加熱により硬化するが硬化速度が遅く、作業性、経済性等に劣るため使用した熱硬化性樹脂に対して公知の熱硬化触媒を用い得る。 The thermosetting resin composition of the present invention per se cures slower curing rate by heating, workability, known heat curing catalyst to heat-curable resin used for poor economical efficiency, the can be used. 使用量は、熱硬化性樹脂100 重量部に対して0.005 〜10重量部、好ましくは0.01〜5 重量部である。 The amount is preferably 0.005 to 10 parts by weight, relative to 100 parts by weight of thermosetting resin, preferably from 0.01 to 5 parts by weight.

【0023】プリプレグの補強基材として使用するものは、一般に公知の無機或いは有機の織布、不織布が使用される。 [0023] to be used as reinforcement material in the prepreg is generally known inorganic or organic woven fabric, non-woven fabric is used. 具体的には、Eガラス、Sガラス、Dガラス等の公知のガラス繊維布、全芳香族ポリアミド繊維布、液晶ポリエステル繊維布等が挙げられる。 Specifically, E glass, S glass, known glass fiber cloth such as D glass, wholly aromatic polyamide fiber fabric, a liquid crystal polyester fiber cloth and the like. これらは、混抄でも良い。 These may be a 混抄. また、ポリイミドフィルム等のフィルムの表裏に熱硬化性樹脂組成物を塗布、加熱して半硬化状態にしたものも使用できる。 Further, the thermosetting resin composition applied may also be used that was heated to a semi-cured state on the front and back of the film such as a polyimide film.

【0024】最外層の金属箔は、一般に公知のものが使用できる。 [0024] The outermost layer of metal foil, can be selected from generally known. 好適には厚さ3〜100 μmの銅箔、ニッケル箔等が使用される。 Preferably the thickness of 3 to 100 [mu] m of copper foil, nickel foil or the like is used.

【0025】本発明の多層プリント配線板用プリプレグを作成する場合、基材に熱硬化性樹脂組成物を含浸、乾燥し、半硬化状態の積層材料とする。 [0025] When creating a multilayer printed wiring board prepreg of the present invention, the thermosetting resin composition impregnated, dried substrate to a laminate material in a semi-cured state. また基材を使用しない半硬化状態とした樹脂シート、銅箔に樹脂を塗布、 The resin sheet was semi-cured state that does not use a substrate, a resin coated copper foil,
乾燥して半硬化したものが使用できる。 Dried those semi-curing can be used. 或いは塗料も使用できる。 Or paint can also be used. この場合、半硬化状態の程度により、ハイフロー化、ローフロー化、或いはノーフロー化とする。 In this case, the degree of semi-cured state, high flow reduction, low-flow reduction, or a no flow of. ノーフローとした場合、加熱、加圧して積層成形した時、 If a no-flow, when heated, laminated molded under pressure,
樹脂の流れ出しが 100μm以下、好ましくは50μm以下とする。 Flows of the resin is 100μm or less, preferably 50μm or less. また、この際、銅板、銅箔とは接着し、ボイドが発生しないことが肝要である。 At this time, the copper plate was bonded to the copper foil, it is important that no voids occur. ハイフローとした場合、加熱、加圧して積層成形した場合の樹脂流れ出しが、5mm 以上、好ましくは10mm以上である。 If a high flow, heating, pressurizing flow out a resin in the case of lamination molding, 5 mm or more, preferably 10mm or more. この中間の樹脂流れは、ローフローと称する。 The intermediate resin flow is referred to as low flow. 加熱温度は一般的には 100〜180 ℃である。 The heating temperature is generally a 100 to 180 ° C.. 時間は 5〜60分であり、目的とするフローの程度により、適宜選択する。 Time is 5 to 60 minutes, the degree of flow of interest, suitably selected.

【0026】本発明の金属芯の入った半導体プラスチックパッケージ用プリント配線板に用いる両面銅張積層板の製造方法は以下(図1)の方法による。 [0026] according to the method of the method for producing the double-sided copper-clad laminate used for the semiconductor plastic package for printed wiring board containing the metal core present invention the following (Fig. 1). (1)まず、内層となる金属板の片面に、半導体チップを搭載する凸状の突起を形成する。 (1) First, on one surface of a metal plate with a inner layer, to form a convex protrusion for mounting a semiconductor chip. 突起の作成方法は前述したが、いずれの方法でも良い。 Creating a protrusion described above, but may be any method. 具体的には、全面を液状エッチングレジストで被覆し、加熱して溶剤を除去した後、表面は半導体チップを固定する突起部のレジストが残るように作成したネガフィルムを被せ裏面は全面紫外線照射後、1 %炭酸ナトリウム水溶液で未露光部分を溶解除去し、エッチングにて金属板を所定厚み溶解してから、エッチングレジストを溶解除去する。 Specifically, the whole surface is covered with a liquid etching resist, after removing the solvent heated to the surface after the rear surface is entirely ultraviolet radiation was covered with a negative film was prepared as registration of the protrusion for fixing the semiconductor chip remains , an unexposed portion in a 1% aqueous solution of sodium carbonate dissolved is removed, a metal plate after dissolving a predetermined thickness by etching, dissolving and removing the etching resist. 再び液状エッチングレジストで上下を被覆し、上側は金属突起部をくり抜き、下側はくり抜きのないクリアランスホール又はスリット孔部以外の部分の光が遮断できるように作成したネガフィルムをあて、紫外線で露光する。 Coating the top and bottom with a liquid etching resist again, upper hollowing the metal protrusions, applying a negative film was prepared as the lower can cut off the light without clearance hole or a portion other than the slit portion of the cut out, exposed to ultraviolet rays to. クリアランスホール又はスリット孔部のエッチングレジストを溶解除去してから、エッチング法にて両側からエッチングし、クリアランスホール又はスリット孔を作成する。 The etching resist of the clearance hole or slit holes after dissolving and removing, by etching from both sides by an etching method, to create a clearance hole or slit.

【0027】(2)エッチングレジストを除去後、金属板全面を化学表面処理し、金属突起部の部分よりやや大きめに孔をあけたノーフロー、又はローフローのプリプレグシート、樹脂付き金属箔、もしくは樹脂層を上側に配置し、下側には孔のあいていないハイフローのプリプレグシート、樹脂付き金属箔もしくは樹脂層を配置してから、上下に金属突起部よりやや大きめの孔をあけた金属箔或いは片面金属箔張積層板を置き、下側には未化工の金属箔或いは金属箔張積層板を置く。 [0027] (2) After the etching resist is removed, a metal plate over the entire surface by a chemical surface treatment, no-flow opened the slightly larger bore than the portion of the metal projection portion, or low-flow prepreg sheet, resin-coated metal foil, or a resin layer was placed on the upper side, the prepreg sheet of Hyflo not apertured in the lower, place of the resin coated metal foil or a resin layer, a metal foil spaced slightly larger hole than the metal protrusion in a vertical or one side place the metal foil-clad laminate, the lower placing a metal foil or a metal foil-clad laminate unmodified. (3)加熱、加圧、真空下に積層成形して両面金属箔張積層板を作成する。 (3) heating, pressure, and laminate molding under vacuum to create a two-sided metal foil clad laminated board.

【0028】この両面金属箔張積層板を用いてプリント配線板を作成し、半導体チップを銀ペースト等の熱伝導性接着剤で固定し、ワイヤボンディング、樹脂封止、ハンダボール付けを行う。 [0028] create a printed wiring board using the double-sided metal foil-clad laminate, a semiconductor chip is fixed with a thermally conductive adhesive such as silver paste, wire bonding, resin encapsulation, a soldering ball performed. その工程は、以下のように行う。 The process is performed as follows. (4)所定の位置にドリル、或いはレーザー等でスルーホールを内層金属箔に接着しないようにあけ、熱放散用スルーホールは金属板に接続するようにあけ、デスミア処理を施した後、金属メッキを行う。 (4) drill in place, or opened so as not to adhere the through hole in the inner metal foil with a laser or the like, through holes for heat dissipation opened so as to connect the metal plate, was subjected to desmear treatment, metal plating I do. 公知の方法にて上下に回路を作成すると同時に、好適には金属板突起部の金属箔を除去し、貴金属メッキを施し、内層金属板の突起部の表面に半導体チップを接着する。 And at the same time it creates a circuit vertically in a known manner, preferably by removing the metal foil of the metal plate projection, applying noble metal plating, bonding the semiconductor chip on the surface of the projecting portion of the inner metal plate. その後、樹脂封止を行い、必要によりハンダボールを接着する。 Thereafter, resin sealing, bonding the solder balls as necessary.

【0029】半導体から発生する熱は、直接搭載する金属部分から金属板全体に熱伝導されるために、半導体チップ直下以外の場所から、少なくとも該金属芯と下面の金属パッドに、メッキされたスルーホールを1 個以上形成し、半導体チップからの熱がマザーボードプリント配線板に拡散する構造とする。 The heat generated from the semiconductor is to be conducted to the entire metal plate from a metal part directly mounted, from a location other than directly below the semiconductor chip, at least the metal core and the lower surface of the metal pads, plated through the hole is formed by one or more, heat from the semiconductor chip is structured to diffuse the motherboard printed circuit board.

【0030】該突起とスルーホールが形成された金属板の表面を公知の方法で酸化処理、微細凹凸形成、皮膜形成等の接着性や電気絶縁性向上のための表面処理を必要に応じて施す。 The projecting oxidation treatment by a known method the surface of the force a metal plate through holes are formed, fine irregularities formed, if necessary a surface treatment for adhesion and electrical insulation improvement of film forming such as applied . 該表面処理され、突起部とクリアランスホールが形成された金属板の、半導体チップを直接固定する面以外は、すべて熱硬化性樹脂組成物で絶縁部を形成する。 Is treated surface, the projection and the clearance hole metal plate formed, other than the surface for fixing the semiconductor chip directly, all to form the insulating portion with a thermosetting resin composition. 熱硬化性樹脂組成物による絶縁部の形成は、基材に熱硬化性樹脂組成物を含浸、乾燥し、積層成形した時に、樹脂流れによって金属突起部に樹脂が流れ込まないように半硬化状態にしたノーフロープリプレグ又はローフロープリプレグ、フィルム状シート等を用い、半導体チップを直接固定する突起のある金属部分を、あらかじめプリプレグの部分を突起部分よりやや大きめの孔を打ち抜き等によってあけておいたものを配置し、その外側に金属突起部よりやや大きめに孔をあけた金属箔、片面金属箔張積層板、片面回路形成積層板または片面回路形成多層板を配置する。 Formation of the insulating portion by thermosetting resin composition, impregnating the thermosetting resin composition to a substrate, dried, when laminate molding, so that the resin in the metal projection portion by the resin flow does not flow in a semi-cured state no-flow prepreg or low flow prepregs were, using a film-like sheet or the like, which metal portion of the protrusion for fixing the semiconductor chip directly, had been opened by slightly like punching a larger hole than the portion of the pre-prepreg protrusion was placed, placing metal foil spaced slightly larger hole than the metal projections, one surface metal foil-clad laminate, the single-sided circuit forming laminate or single-sided circuit formed multilayer board on the outside. 金属板の反対面には全面を覆うように、積層成形時にクリアランスホール内に樹脂が流れ込んで、十分充填できる樹脂量、樹脂流れのハイフロープリプレグシート、樹脂シートを重ね、その外側に必要により金属箔、或いは片面銅張積層板を置き、加熱、 To cover the entire surface on the opposite surface of the metal plate, it flows resin in the clearance holes during lamination molding, enough fill it resin amount, High Flow prepreg sheet of the resin flow, overlapping a resin sheet, a metal foil, if necessary on the outside , or place the one-sided copper-clad laminate, heating,
加圧下に積層成形する。 Laminate molding under pressure. 表面のプリプレグシート、フィルム状シートの厚みは金属突起の高さよりやや高めになるように作成する。 Prepreg sheet surface, the thickness of the film-like sheet is created to be slightly higher than the height of the metal projection. 加熱、加圧工程中に、熱により1 度熔融した半硬化状態の熱硬化性樹脂を、表面からは少なく、裏面からは多く金属板のクリアランスホール又はスリット孔内に流し込んでクリアランスホール又はスリット孔の中を埋め込むと同時に、金属突起物の表面以外は熱硬化性樹脂組成物で一体化する。 Heating, during the pressing step, the thermosetting resin in a semi-cured state was melted once by heat less from the surface, the clearance hole is poured into the clearance hole or slit of many metal plate from the back or slits at the same time embed within, other than the surface of the metal protrusion is integral with a thermosetting resin composition.

【0031】また、無溶剤或いは溶剤タイプの熱硬化性樹脂組成物を用い、スクリーン印刷等で該金属板突起場所以外に塗布し、更には裏面も同様に塗布してから加熱して半硬化状態とした後、このまま加熱して硬化するか、加熱、加圧下に積層成形して一体化する。 Further, using a solventless or solvent-type thermosetting resin composition, the metal plate was coated in addition to the projection location, even a semi-cured state by heating from also similarly coated back surface by screen printing or the like after the, or cured by heating in this state, heated and integrally laminated molded under pressure. 金属突起部側の樹脂の半硬化状態は、積層成形した場合、ローフロー或いはノーフローとなるように加熱して調整する。 Semi-cured state of the resin of the metal projection portion side, when laminate molding, adjusted by heating so that the low flow or no flow.
裏面はハイフローとする。 Back to the high flow. 両外側に金属箔、或いは片面銅張積層板を置き、加熱、加圧下に、好適には真空下に積層成形する時に、上記と同様にクリアランスホール又はスリット孔内に樹脂を流し込むと同時に熱硬化させる。 Metal foils on both outer sides, or place the one-sided copper-clad laminate, heating, under pressure, preferably when the laminate molding under vacuum, at the same time heat curing when pouring the resin into the clearance hole or slit in the same manner as described above make. 塗布、熱硬化する場合、低圧にてクリアランスホール又はスリット孔の中に樹脂を流し込み、溶剤或いは空気を加熱しながら抜き、熱硬化させる。 Coating, when thermally cured, pouring a resin into the clearance hole or slit at a low pressure, vent while heating the solvent or air, thermal curing. 溶剤が入っている場合、クリアランスホール又はスリット孔内の未充填が起こり易いため、あらかじめ無溶剤液状の熱硬化性樹脂組成物クリアランスホール又はスリット孔に流し込み、硬化或いは半硬化しておく方法が一般的である。 When a solvent is contained, liable to occur unfilled clearance hole or slit downhole, pouring the thermosetting resin composition clearance hole or slit in advance solventless liquid, the method to be cured or semi-cured generally is a basis. いずれの方法においても、金属板のクリアランスホール又はスリット孔内を熱硬化性樹脂組成物で充填されるように加工する。 In either method, processing the clearance hole or slit downhole metal plate so as to fill a thermosetting resin composition.

【0032】金属板の側面については、熱硬化性樹脂組成物で埋め込まれている形、露出している形、いずれの形でも良い。 [0032] The side surface of the metal plate, the shape that is embedded in the thermosetting resin composition, the form which is exposed, may be any form.

【0033】表裏回路形成時に、半導体チップ固定部分の金属突起部分の表面にある金属箔も除去される。 [0033] At the front and rear circuits forming a metal foil on the surface of the metal protrusion of a semiconductor chip fixed part is also removed. 次いで、ワイヤボンディング用の貴金属メッキを、少なくともワイヤボンディングパッド表面に形成してプリント配線板を完成させる。 Then, the noble metal plating for wire bonding to complete the printed wiring board is formed on at least a wire bonding pad surface. この場合、貴金属メッキの必要のない箇所は、事前にメッキレジストで被覆しておく。 In this case, unnecessary portions of the noble metal plating is previously coated with pre-plating resist. また、メッキ後に、必要により公知の熱硬化性樹脂組成物、或いは光選択熱硬化性樹脂組成物で表面に被膜を形成する。 Also, after plating, known thermosetting resin composition as needed, or forming a film on the surface at the light selective thermosetting resin composition.

【0034】該プリント配線板の金属突起部分の表面に接着剤や金属粉混合接着剤を用いて、半導体チップを固定し、さらに半導体チップとプリント配線板回路のボンディングパッドとをワイヤボンディング法で接続し、少なくとも、半導体チップ、ボンディングワイヤ、及びボンディングパッドを公知の封止樹脂で封止する。 [0034] using an adhesive or metal powder mixed adhesive to the surface of the metal prongs of the printed wiring board, to fix the semiconductor chip, further connect the bonding pads of the semiconductor chip and the printed wiring board circuits by wire bonding method and, at least, a semiconductor chip, bonding wires, and sealing the bonding pads in a known sealing resin.

【0035】半導体チップと反対面のソルダーボール接続用導体パッドに、ソルダーボールを接続してP-BGA を作り、マザーボードプリント配線板上の回路にソルダーボールを重ね、熱によってボールを熔融接続するか、またはパッケージにソルダーボールをつけずにP-LGA を作り、マザーボードプリント配線板に実装する時に、マザーボードプリント配線板面に形成されたソルダーボール接続用導体パッドとP-LGA 用のソルダーボール用導体パッドとを、ソルダーボールを加熱熔融することにより接続する。 [0035] semiconductor chip surface opposite the solder ball connection conductor pads, make P-BGA connect a solder ball, superimposed solder balls to the circuit on the motherboard printed circuit board, melts connecting balls by heat or or create a P-LGA without the solder balls to the package, a motherboard printed when mounted on the wiring board, solder balls conductor motherboard PWB surface which is formed in the solder ball connection conductor pads and a P-LGA the pad is connected by heating melting the solder ball.

【0036】 [0036]

【実施例】以下に実施例、比較例で本発明を具体的に説明する。 EXAMPLE Hereinafter, the present invention is specifically described in Comparative Example. 尚、特に断らない限り『部』は重量部を表す。 Incidentally, "parts" unless otherwise indicated are by weight. 実施例1 2,2-ビス(4-シアナトフェニル)プロパン 900部、ビス(4-マレイミドフェニル)メタン 100部を 150℃に熔融させ、撹拌しながら 4時間反応させ、プレポリマーを得た。 Example 1 2,2-bis (4-cyanatophenyl) 900 parts of propane, bis (4-maleimide phenyl) were melted 100 parts of methane to 0.99 ° C., allowed to react for 4 hours while stirring to obtain a prepolymer. これをメチルエチルケトンとジメチルホルムアミドの混合溶剤に溶解した。 This was dissolved in a mixed solvent of methyl ethyl ketone and dimethylformamide. これにビスフェノールA型エポキシ樹脂(商品名:エピコート1001、油化シェルエポキシ〈株〉製造)400 部、クレゾールノボラック型エポキシ樹脂(商品名:ESCN-220F 、住友化学工業〈株〉製) This bisphenol A type epoxy resin (trade name: Epikote 1001, produced by Yuka Shell Epoxy <strain> manufacturing) 400 parts of a cresol novolak type epoxy resin (trade name: ESCN-220F, manufactured by Sumitomo Chemical Co. <strain>)
600 部を加え、均一に溶解混合した。 600 parts of the mixture was homogeneously dissolved and mixed. 更に触媒としてオクチル酸亜鉛 0.4部を加え、溶解混合し、これに無機充填剤(商品名:焼成タルクBST-200 、日本タルク〈株〉 Further 0.4 parts of zinc octylate was added as a catalyst, dissolved and mixed, to which an inorganic filler (trade name: baked talc BST-200, Nippon Talc <strain>
製)500 部を加え、均一撹拌混合してワニスAを得た。 Ltd.) 500 parts was added to obtain a varnish A was uniformly stirred and mixed.

【0037】このワニスAを厚さ 100μmのガラス織布に含浸し 150℃で乾燥して、ゲル化時間(at170℃)7 [0037] and dried in impregnated 0.99 ° C. The varnish A in a glass woven fabric having a thickness of 100 [mu] m, gel time (at170 ℃) 7
秒、 170℃,20kgf/cm 2 ,5分間での樹脂流れ 110μmとなるように作成した厚さ 150μmの半硬化状態のローフロープリプレグ(プリプレグB)を得た。 Sec, to give 170 ℃, 20kgf / cm 2, the semi-cured thickness of 150μm was prepared as a resin flow 110μm in 5 minutes low flow prepreg (prepreg B). また、 145℃で乾燥し、ゲル化時間(at170℃)120 秒、樹脂流れ13mm、 Further, dried at 145 ° C., the gelation time (at170 ℃) 120 seconds, the resin flow 13 mm,
厚さ 107μm のハイフロープリプレグ (プリプレグC) High Flow prepreg thickness 107Myuemu (prepreg C)
を作成した。 It was created.

【0038】一方、内層金属板となる厚さ 200μm のC On the other hand, a thickness of 200μm as the inner metal plate C
u:97.3 %、Fe:2.5%、P:0.1 %、Zn:0.07 %、Pb:0.03 u: 97.3%, Fe: 2.5%, P: 0.1%, Zn: 0.07%, Pb: 0.03
%よりなる合金を用意し、大きさ50mm角のパッケージの中央に13mm角、高さ 100μmの突起をエッチング法にて形成した。 % Prepared from consisting alloy, 13 mm square at the center of the size 50mm square package, the height of 100μm projections formed by etching. その後、該金属板の全面に液状エッチングレジストを厚さ25μm塗布し、乾燥して溶剤を飛ばした後、突起部をくり抜いたネガフィルムを重ね、さらに下側には全面ネガフィルムをあて、クリアランスホール以外を紫外線照射してからクリアランスホール部のレジスト膜を 1%炭酸ナトリウム水溶液で除去した後、両側からエッチングによって 0.6mmφのクリアランスホールをあけた。 Thereafter, the metal plate over the entire surface of a liquid etching resist and thickness 25μm applied onto a, after skipping the solvent was dried, overlaid negative film hollowed projections, further addressed the entire negative film on the lower side, a clearance hole after removing the resist film of the clearance hole portion after UV irradiation with a 1% aqueous solution of sodium carbonate than, opened the clearance hole of 0.6mmφ from both sides by etching.

【0039】金属板全面に黒色酸化銅処理を施し、この上面には、突起部分に相当する位置に、突起部より50μ [0039] subjected to a black oxide treatment on the metal plate over the entire surface, this upper surface, at a position corresponding to the projecting portion, 50.mu. than projections
m大きめの孔をパンチングにてあけた上記プリプレグB The prepreg B that opened the m larger hole in punching
を被せ、下側にはプリプレグCを置き、その上側に、突起部と同じ位置に大きさが突起部より40μm大きめの孔をパンチングであけた厚さ12μmの電解銅箔を配置し、 The covered, placing the prepreg C on the lower side, on its upper side, arranged electrolytic copper foil with a thickness of 12μm in size at the same position as the projection portion is opened to 40μm larger hole punching than the protrusion,
下側には12μmの電解銅箔を配置し、その外側に汚れ防止のために離型フィルムを配置し、 200℃,20kgf/cm 2 , Place the electrolytic copper foil of 12μm in the lower, place a release film for preventing contamination on the outside, 200 ℃, 20kgf / cm 2 ,
30mmHg以下の真空下で 2時間積層成形し、一体化して両面銅張積層板を得た。 30mmHg for 2 hours laminate molded under the following vacuum to give a double-sided copper-clad laminate and integrated.

【0040】クリアランスホール箇所は、クリアランスホール部の金属に接触しないように中央に孔径0.25mmのスルーホールをレーザーにてあけ、熱放散箇所は、4隅に金属板に直接接触するように孔径0.25mmのスルーホールをあけ、デスミア処理後、銅メッキを無電解、電解メッキで行い、孔内に18μmの銅メッキ層を形成した。 The clearance hole portion is opened by a laser through holes having a pore size of 0.25mm at the center so as not to contact the metal of the clearance hole portion, the heat dissipation portion is pore size 0.25 in direct contact with the metal plate at the four corners opened mm through hole, after desmear, electroless copper plating is performed by electrolytic plating to form a copper plating layer of 18μm in the hole. 表裏に液状エッチングレジストを塗布、乾燥してからポジフィルムを重ねて露光、現像し、表裏回路を形成するとともに、突起部上の銅箔も同時にエッチング除去した。 Applying a liquid etching resist on the front and back, exposing the dried overlapping the positive film and developed, to form the front and back circuit, a copper foil on the projections was also simultaneously etched and removed.
突起部、ボンディングパッド及びボールパッド以外にメッキレジストを形成し、ニッケル、金メッキを施してプリント配線板を完成した。 Projections, a plating resist is formed in addition to the bonding pads and ball pads, thereby completing nickel, subjected to gold plating printed wiring board. 突起部に大きさ13mm角の半導体チップを銀ペーストで接着固定した後、ワイヤボンディングを行い、次いでシリカ入りエポキシ封止用コンパウンドを用い、トランスファーモールドにて樹脂封止し、ハンダボールを付けて半導体パッケージを作成した。 After the semiconductor chip size 13mm square was bonded with silver paste projections performs wire bonding, then a silica-containing epoxy sealing compound, resin encapsulation by transfer molding, the semiconductor with the solder balls It created the package. これをエポキシ樹脂マザーボードプリント配線板にハンダボールを熔融して接続した。 This was connected to melt the solder balls to the epoxy resin mother printed circuit board. 評価結果を表1 に示す。 The evaluation results are shown in Table 1.

【0041】実施例2 プリプレグCを1 枚用い、片面に12μm の電解銅箔、片面に離型フィルムを配置し、200 ℃,20kgf/cm 2にて2 時間積層成形して片面銅張積層板を作成した。 [0041] Using one sheet of Example 2 Prepreg C, electrolytic copper foil of 12μm on one side, the release film was placed on one side, 200 ° C., one-sided copper-clad laminate was 2 hours laminate molded at 20 kgf / cm 2 It was created. 内層となる、厚さ 300μmの圧延銅板を実施例1と同様に加工して、片面に大きさ10mm角、高さ 150μmの突起を作成した。 The inner layer, was processed in the same manner as in Example 1 rolling copper thickness 300 [mu] m, the size of 10mm square on one side, have created a height 150μm projections. 更に 0.6mmφのクリアランスホールをあけ、実施例1のワニスAをスクリーン印刷にて、金属突起部に樹脂が付着しないようにし、表裏面に塗布、乾燥を行い、裏面には厚さ45μmの樹脂層で、ゲル化時間(at170℃)12 Further opening the clearance holes of 0.6 mm, the varnish A of Example 1 by screen printing, the metal projection portion as the resin does not adhere, is applied to the front and back surfaces, and dried, the resin layer having a thickness of 45μm on the back in gel time (at170 ℃) 12
5 秒のハイフローの樹脂層、表面にはゲル化時間10〜20 Resin layer of high flow of 5 seconds, the surface gelation time of 10 to 20
秒(at170℃) 秒、厚み40μmのローフローの樹脂層を形成した。 Sec (at170 ℃) seconds to form a resin layer of a low-flow thickness 40 [mu] m.

【0042】この両側に上記で得た片面銅張積層板の金属突起部に相当する位置に、突起部より40μm 大きめの孔を打ち抜きであけたものを表面に置き、裏面には未化工のものを置き、同一条件で積層成形して両面銅張積層板を作成した。 [0042] at a position corresponding to the metal protrusion of a single-sided copper-clad laminate obtained above to both sides thereof, it puts those spaced 40μm large holes in the punched from projections on the surface, the back surface as the unmodified It was placed to prepare a double-sided copper-clad laminate by laminating molded under the same conditions. クリアランスホール部の金属に接触しないようにドリルにて中央に孔径0.20mmのスルーホールをドリルであけ、熱放散箇所は、4 隅に内層銅板に直接接触するように同様にドリルであけ、デスミア後、銅メッキを無電解、電解メッキにて行い、孔内に17μmの銅メッキ層を形成した。 It opened at the center in the drill so as not to contact the metal of the clearance hole portion a through hole having a pore diameter of 0.20mm with a drill, the heat dissipation portion is opened in the same drill in direct contact with the inner layer copper plate at the four corners, after desmear , electroless copper plating is performed by electrolytic plating to form a copper plating layer of 17μm in the hole. 表裏に液状エッチングレジストを塗布、乾燥して溶剤を除去してからポジフィルムを重ねて、露光、現像してから、表裏回路を形成した。 Applying a liquid etching resist on both sides and dried repeatedly positive film after removing the solvent, exposure, after development, to form the front and back circuit. 突起部上の積層板部、ボンディングパッド及びボールバッド部以外にメッキレジストを形成し、ニッケル、金メッキを施してから、プリント配線板を完成した。 Laminate portions of the projections, a plating resist is formed in addition to the bonding pads and ball bad part from subjected nickel, gold-plated, thereby completing the printed circuit board. その後、同様に半導体チップを接着、樹脂封止、ハンダボールを接続して半導体パッケージとした。 Thereafter, similarly bonded to the semiconductor chip, and a semiconductor package connecting resin sealing, the solder balls. これを同様にマザーボードプリント配線板に接続した。 This was similarly connected to the mother board printed wiring board. 評価結果を表1 に示す。 The evaluation results are shown in Table 1.

【0043】比較例1 実施例1のプリプレグCを2枚使用し、上下に電解銅箔を配置し、200 ℃, 20kgf/cm 2 、真空下に2 時間積層成形し、両面銅張積層板を得た。 [0043] Comparative Example 1 Example 1 of the prepreg C using two, the electrolytic copper foil was placed in a vertical, 200 ° C., 20 kgf / cm 2, and 2 hours laminate molded under vacuum, the double-sided copper-clad laminate Obtained. 所定の位置に孔径0.25mm Pore ​​size 0.25mm in place
φのスルーホールをドリルであけ、デスミア処理後に銅メッキを施した。 I open the through-hole of φ in the drill, was subjected to a copper plating after desmear treatment. この板の上下に公知の方法で回路を形成し、メッキレジストを施し、ニッケルメッキ、金メッキを付けた。 Forming a circuit in a known manner above and below the plate, plating resist, it gave nickel plating, gold plating. これは半導体チップを搭載する箇所の下に放熱用のスルーホールが形成されており、この上に銀ペーストで半導体チップを接着し、ワイヤボンディング後、エポキシ封止用コンパウンドで実施例1 と同様に樹脂封止し、ハンダボールを付けた (図4)。 It is formed with a through-hole for heat dissipation under locations for mounting a semiconductor chip, bonding the semiconductor chip with a silver paste thereon, after wire bonding, in the same manner as in Example 1 with an epoxy sealing compound sealed with a resin, it gave a solder ball (Figure 4). また、同様にマザーボードに接続した。 Further, connected to the motherboard as well. この半導体プラスチックパッケージの評価結果を表1に示す。 The evaluation results of the semiconductor plastic package in Table 1.

【0044】比較例2 エポキシ樹脂(商品名:エピコート1045)500 部、及びエポキシ樹脂(商品名:ESCN220F)500部、ジシアンジアミド300 部、2-エチルイミダゾール 2部をメチルエチルケトンとジメチルホルムアミドの混合溶剤に溶解し、これを厚さ 100μmのガラス織布に含浸させて、ゲル化時間(at170℃)10 秒、樹脂流れ98μmのノーフロープリプレグ (プリプレグD)、ゲル化時間150 秒、樹脂流れ18 [0044] Comparative Example 2 Epoxy resin (trade name: Epikote 1045) 500 parts, and the epoxy resin (trade name: ESCN220F) 500 parts, 300 parts dicyandiamide, dissolved 2 parts of 2-ethyl-imidazole in a mixed solvent of methyl ethyl ketone and dimethylformamide and, which is impregnated into a glass woven fabric having a thickness of 100 [mu] m, gel time (at170 ℃) 10 seconds, no-flow prepreg resin flow 98 .mu.m (prepreg D), gel time 150 seconds, the resin flows 18
mmのハイフロープリプレグ (プリプレグE)を作成した。 It was created mm high flow prepreg (prepreg E).

【0045】プリプレグEを2枚使用し、両側は18μm [0045] The prepreg E using two sheets, both sides 18μm
の電解銅箔を配置し、 170℃,20kgf/cm 2 ,30mmHg の真空下で2時間積層成形して両面銅張積層板を作成した。 The electrolytic copper foil was placed in to prepare a double-sided copper-clad laminate 170 ° C., 2 hours laminate molded to under vacuum at 20kgf / cm 2, 30mmHg. 後は比較例1 と同様にプリント配線板を作成し、半導体チップ搭載部分をザグリマシーンにてくり抜いてから、裏面に厚さ 200μmの銅板を、上記ノーフロープリプレグ After creating the same printed wiring board as in Comparative Example 1, since the hollowed out semiconductor chip mounting portion at the counterbore machines, a copper plate having a thickness of 200μm on the back, the no-flow prepreg
D を打ち抜いたものを使用して、加熱、加圧下に同様に接着させ、放熱板付きプリント配線板を作成した。 And prepared by stamping a D, heated, similarly adhered under pressure to prepare a heat radiation plate with the printed wiring board. これはややソリが発生した。 This warp occurs slightly. この放熱板に直接銀ペーストで半導体チップを接着させ、ワイヤボンディングで接続後、液状エポキシ樹脂で封止し、金属張り合わせ面とは反対側の面にハンダボールを付けた (図5)。 The heat radiating plate is bonded to the semiconductor chip directly silver paste, after connection by wire bonding, sealed with liquid epoxy resin, the metal bonded surface gave a solder ball on the opposite side (Fig. 5). 同様にハンダボールを用いてマザーボードに接続した。 It was connected to the motherboard using a solder ball in the same way. この半導体プラスチックパッケージの評価結果を表1に示す。 The evaluation results of the semiconductor plastic package in Table 1.

【0046】 [0046]

【表1】 実施例1 実施例2 比較例1 比較例2吸湿後の耐熱性(1) 常態 異常なし 異常なし 異常なし 異常なし 72hrs 異常なし 異常なし 異常なし 異常なし 96hrs 異常なし 異常なし 異常なし 一部剥離 120hrs 異常なし 異常なし 一部剥離 一部剥離 144hrs 異常なし 異常なし 一部剥離 一部剥離168hrs 異常なし 異常なし 一部剥離 一部剥離吸湿後の耐熱性(2) 常態 異常なし 異常なし 異常なし 異常なし 24hrs 異常なし 異常なし 一部剥離 一部剥離 48hrs 異常なし 異常なし 剥離大 剥離大 72hrs 異常なし 異常なし ワイヤ 切れ ワイヤ 切れ 96hrs 異常なし 異常なし ワイヤ 切れ ワイヤ 切れ 120hrs 異常なし 異常なし ワイヤ 切れ ワイヤ 切れ 144hrs 異常なし 異常なし − − 168hrs 異常なし 異常なし − − ガラス転移温度 (℃) 233 235 234 145プレッシャーク Table 1 Example 1 Example 2 Comparative Example 1 Comparative Example 2 heat resistance after moisture absorption (1) No normal No change No change No change No change 72hrs No change No change No change No change 96hrs No abnormality No abnormality abnormality one part peel 120hrs No abnormality No abnormality some peeling part peeling 144hrs No abnormality No abnormality some peeling part peeling 168hrs No abnormality No abnormality some peeling part peeling after moisture absorption heat resistance (2) normal No change No change No change No abnormality No 24hrs Failure Failure some peeling part peeling 48hrs No change No change peeled large peeling large 72hrs No change No change wire breakage wire breakage 96hrs No change No change wire breakage wire breakage 120hrs No change No change wire breakage wire breakage 144hrs No problem No - - 168Hrs No change No change - - glass transition temperature (℃) 233 235 234 145 pressure click ッ 常態 5×10 14 6×10 14 4×10 14 6×10 14カー処理後の絶縁 200hrs 6×10 12 6×10 12 5×10 12 2×10 8抵抗値 (Ω) 500hrs 3×10 11 5×10 11 3×10 11 < 10 8 700hrs 7×10 10 1×10 10 2×10 101000hrs 1×10 10 9×10 9 9×10 9耐マイグレーシ 常態 7×10 13 8×10 12 6×10 12 6×10 12ョン性 200hrs 5×10 11 4×10 11 5×10 11 7×10 9 (Ω) 500hrs 4×10 11 3×10 11 3×10 11 < 10 8 700hrs 2×10 11 2×10 11 9×10 101000hrs 9×10 10 8×10 10 8×10 10 放熱性 (℃) 36 36 56 48 Tsu normal 5 × 10 14 6 × 10 14 4 × 10 14 6 × 10 14 Car processed insulating 200hrs 6 × 10 12 6 × 10 12 5 × 10 12 2 × 10 8 resistance (Ω) 500hrs 3 × 10 11 5 × 10 11 3 × 10 11 <10 8 700hrs 7 × 10 10 1 × 10 10 2 × 10 10 - 1000hrs 1 × 10 10 9 × 10 9 9 × 10 9 - resistance Migration normal 7 × 10 13 8 × 10 12 6 × 10 12 6 × 10 12 tio emission properties 200hrs 5 × 10 11 4 × 10 11 5 × 10 11 7 × 10 9 (Ω) 500hrs 4 × 10 11 3 × 10 11 3 × 10 11 <10 8 700hrs 2 × 10 11 2 × 10 11 9 × 10 10 - 1000hrs 9 × 10 10 8 × 10 10 8 × 10 10 - heat radiation (℃) 36 36 56 48

【0047】<測定方法> 1)吸湿後の耐熱性(1) JEDEC STANDARD TEST METHOD A113-A LEVEL3:30 ℃・60 [0047] <Measurement method> 1) heat resistance after moisture absorption (1) JEDEC STANDARD TEST METHOD A113-A LEVEL3: 30 ℃ · 60
%RHで所定時間処理後、220 ℃リフローソルダー3 サイクル後の基板の異常の有無について、断面観察及び電気的チェックによって確認した。 In later% RH predetermined time processing, the presence or absence of abnormality of the substrate after 220 ° C. reflow solder 3 cycles were confirmed by cross-sectional observation and electrical check. 2)吸湿後の耐熱性(2) JEDEC STANDARD TEST METHOD A113-A LEVEL2:85 ℃・60 2) heat resistance after moisture absorption (2) JEDEC STANDARD TEST METHOD A113-A LEVEL2: 85 ℃ · 60
%RHで所定時間(Max.168hrs.) 処理後、220 ℃リフローソルダー3 サイクル後の基板の異常の有無を断面観察及び電気的チェックによって確認した。 In later% RH predetermined time (Max.168hrs.) Treatment was confirmed by cross-sectional observation and electrical checks for abnormality of the substrate after 220 ° C. reflow solder 3 cycles. 3)ガラス転移温度 DAM 法にて測定した。 3) was measured by the glass transition temperature DAM method.

【0048】4)プレッシャークッカー処理後の絶縁抵抗値 端子間(ライン/スペース=70μm/70μm)の櫛形パターンを作成し、この上にそれぞれ使用したプリプレグを配置して同様に積層成形したものを、121 ℃・2気圧で所定時間処理した後、25℃・60%RHにて2時間後処理を行い、500VDCを印加60秒後に、その端子間の絶縁抵抗値を測定した。 [0048] 4) those creating a comb pattern of pressure cooker treatment after the insulation resistance value between the terminals (line / space = 70 [mu] m / 70 [mu] m), was laminated molded in the same manner by placing the prepreg used respectively thereon, after a predetermined time processing at 121 ° C. · 2 atm for 2 hours post-treatment at 25 ° C. · 60% RH, to the application 60 seconds after 500VDC, and measure the insulation resistance between its terminals. 5)耐マイグレーション性 上記4)の試験片を用い、85℃・85%RH、50VDC 印加して端子間の絶縁抵抗値を測定した。 5) Using a test piece of migration resistance above 4), 85 ℃ · 85% RH, to measure the insulation resistance between terminals was 50VDC applied. 6)放熱性 パッケージを同一マザーボードプリント配線板にハンダボールで接着させ、1000時間連続使用してから、パッケージの温度を測定した。 6) is bonded by solder balls heat radiation package in the same mother printed circuit board, after 1000 hours of continuous use, to measure the temperature of the package.

【0049】 [0049]

【発明の効果】プリント配線板の厚さ方向のほぼ中央に、プリント配線板とほぼ同じ大きさの金属板が配置されており、プリント配線板の片面に、少なくとも、1 個以上の金属板の突起が露出しており、この上に半導体チップが固定され、半導体回路導体がその周囲のプリント配線板表面に形成された回路導体とワイヤボンディングで接続されており、少なくとも、該表面のプリント配線板上の信号伝播回路導体が、プリント配線板の反対面に形成された回路導体もしくは該ハンダボールでの接続用導体パッドとスルーホール導体で結線されており、半導体チップが樹脂封止されている構造の半導体プラスチックパッケージ用プリント配線板に用いる両面金属箔張積層板の製造方法において、(1)内層に用いる金属板の片面に半導体チップ Approximately at the center in the thickness direction of the printed wiring board according to the present invention, it is disposed substantially the same size of the metal plate and the printed wiring board, on one side of the printed circuit board, at least, of one or more metal plates protrusions is exposed, the upper semiconductor chip is fixed to the semiconductor circuit conductors are connected with the printed wiring board circuit conductor formed on the surface and the wire bonding of surrounding, at least, of the surface printed circuit board signal propagation circuit conductors above, printed are connected by the connection conductor pads and the through-hole conductors of the circuit conductor or the solder balls formed on the opposite surface of the wiring board, the semiconductor chip is sealed with a resin structure the method of manufacturing a double-sided metal foil-clad laminate for use in a semiconductor plastic package for printed circuit boards, semiconductor chips on one side of the metal plate used in (1) an inner layer 搭載する凸状の突起を形成し、表裏回路導体導通用スルーホールを形成するための、スルーホールよりも大きめのクリアランスホールをあけ、 Forming a convex protrusion to be mounted, for forming a through hole for the front and back circuit conductor conducting, open the large clearance hole than the through hole,
(2)金属突起部のある側のプリプレグシートは、突起の位置に、その面積よりやや大きめの孔を形成したローフロー、又はノーフローのプリプレグシート、樹脂付き銅箔、もしくは樹脂層を配置し、その反対側にはクリアランスホールを埋め込むに十分な樹脂量と樹脂流れを有するハイフローのプリプレグシート、樹脂付き銅箔もしくは樹脂層を配置し、その外側に、金属突起部のある側はそれと同じ位置に、突起部よりやや大きめの孔をあけた金属箔、或いは片面金属箔張積層板を配置し、反対面には未化工の金属箔或いは片面金属箔張積層板を配置し、(3)加熱、加圧下に、好ましくは真空下に一体化し、金属芯入り両面金属箔張積層板を作成する。 (2) side prepreg sheet with a metal protrusion, the position of the projections, arranged low-flow to form a slightly larger hole than the area, or no-flow prepreg sheet, a resin-coated copper foil, or a resin layer, the prepreg sheet of high flow on the opposite side with a sufficient amount of resin and the resin flows to embed clearance holes, arranged resin-coated copper foil or resin layer, on the outside thereof, the side where the metal protrusion at the same position as that, metal foil slightly opened a larger hole than the projection portion, or disposed on one side metal foil-clad laminate, it is placed a metal foil or single-sided metal foil-clad laminate unmodified on the opposite side, (3) heating, pressurizing the reduction, preferably integrated under vacuum, to create a metal cored sided metal foil clad laminated board. プリプレグシート或いは塗布する樹脂層に使用する熱硬化性樹脂として多官能性シアン酸エステル樹脂組成物を用いることにより、得られた両面金属箔張積層板を用いて作成されたプリント配線板に半導体チップを固定、ワイヤボンディング、樹脂封止して製造されたパッケージは、半導体チップの下面からの吸湿がなく、吸湿後の耐熱性、 By using a polyfunctional cyanate ester resin composition as a thermosetting resin used for the resin layer to a prepreg sheet or coating, the semiconductor chip to a printed wiring board prepared by using the obtained double-sided metal foil clad laminated board fixed, wire bonding, resin-sealed package manufactured with has no moisture absorption from the lower surface of the semiconductor chip, heat resistance after moisture absorption,
すなわちポップコーン現象が大幅に改善できるとともに、熱放散性も改善でき、加えて大量生産性にも適しており、経済性の改善された、新規な構造の半導体プラスチックパッケージを得ることができた。 That along with the popcorn phenomenon can be greatly improved, heat dissipation can also be improved, in addition also suitable for mass productivity, improved economy, it was possible to obtain a semiconductor plastic package having a novel structure.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の両面金属箔張積層板の製造工程。 [1] manufacturing process of the double-sided metal foil-clad laminate of the present invention.

【図2】片面凸形状の内層金属板例。 [Figure 2] inner metal plates example of one-sided convex shape.

【図3】スリットを形成した片面凸形状の内層金属板の斜視図。 3 is a perspective view of inner metal plates of the single-sided convex shape in which a slit is formed.

【図4】比較例1の半導体プラスチックパッケージ製造工程。 [Figure 4] Comparative Example 1 Semiconductor plastic package manufacturing process.

【図5】比較例2の半導体プラスチックパッケージ製造工程。 [Figure 5] Comparative Example 2 semiconductor plastic package manufacturing process.

【符号の説明】 DESCRIPTION OF SYMBOLS

(a) 金属板、(b) 金属箔、(c) ローフロープリプレグシートB或いは樹脂層、(d) ハイフロープリプレグシートC、(e) 片面金属箔張積層板、(f) 金ワイヤ、(g) 半導体チップ、(h) 熱伝導性ペースト、(i) ハンダボール、 (A) a metal plate, (b) a metal foil, (c) low flow prepreg sheets B or a resin layer, (d) High Flow prepreg sheet C, (e) one side metal foil-clad laminate, (f) gold wire, (g ) semiconductor chip, (h) a thermally conductive paste, (i) the solder balls,
(j) 表裏回路導通スルーホール、(k) メッキレジスト、 (J) the front and back circuit conductive through holes, (k) plating resist,
(l) 封止樹脂、(m) 熱放散用スルーホール、(n) ノーフロープリプレグシートD (L) a sealing resin, (m) through holes heat dissipation, (n) no-flow prepreg sheet D

Claims (3)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 プリント配線板の厚さ方向のほぼ中央に、プリント配線板とほぼ同じ大きさの金属板が配置されており、プリント配線板の片面に、少なくとも、1 個以上の金属板の突起が露出しており、この上に半導体チップが固定され、半導体チップがその周囲のプリント配線板表面に形成された回路導体とワイヤボンディングで接続されており、少なくとも、該表面のプリント配線板上の信号伝播回路導体が、プリント配線板の反対面に形成された回路導体もしくは該ハンダボールでの接続用導体パッドとメッキされたスルーホール導体で結線されており、半導体チップが樹脂封止されている構造の半導体プラスチックパッケージ用両面金属箔張積層板の製造方法において、(1)内層に用いる金属板を用意し、金属板の片面に半導体チッ Approximately in the middle of 1. A thickness direction of the printed wiring board, the printed wiring board is disposed about the same size of the metal plate, on one side of the printed circuit board, at least, of one or more metal plates protrusions is exposed, the upper semiconductor chip is fixed to the semiconductor chip are connected with the printed wiring board circuit conductor formed on the surface and the wire bonding of surrounding, at least, the surface of the printed circuit board signal propagation circuit conductors are connected by the connection conductor pads and plated through hole conductors in the circuit conductors or the solder balls formed on the opposite surface of the printed wiring board, the semiconductor chip is sealed with resin the method of manufacturing a semiconductor plastic package for double-sided metal foil-clad laminate structures are, (1) providing a metal plate used in the inner layer, the semiconductor chip on one side of the metal plate を搭載する凸状の突起を形成し、表裏回路導体導通用スルーホールを形成するための、スルーホールの径よりも大きいクリアランスホール又はスリット孔をあけ、(2)金属突起部のある側のプリプレグシートは、突起の位置に、その面積よりやや大きめの孔を形成したローフロー、又はノーフローのプリプレグシート、樹脂付き銅箔もしくは樹脂層を配置し、 The forming a convex protrusion to be mounted, for forming a through hole for the front and back circuit conductor conducting, opening the large clearance hole or slit than the diameter of the through hole, (2) side of the prepreg with a metal projection portion sheet, the position of the projection, low-flow slightly to form a larger hole than the area, or no-flow prepreg sheet, a resin-coated copper foil or the resin layer is arranged,
    その反対側にはクリアランスホールを埋め込むに十分な樹脂量と樹脂流れを有するハイフローのプリプレグシート、樹脂付き銅箔もしくは樹脂層を配置し、その両外側に、必要により、金属突起部よりやや大きめの孔をあけた金属箔、或いは片面金属箔張積層板を配置して、 Prepreg sheet of hyflo with sufficient amount of resin and the resin flows to embed clearance holes on the opposite side, arranged resin-coated copper foil or resin layer, on both outer side, if necessary, slightly larger than the metal projection portion metal foil perforated, or by placing a single-sided metal foil-clad laminate,
    (3)加熱、加圧下に、好ましくは真空下に積層成形して一体化し、片面に金属突起が露出した金属芯入り両面金属箔張積層板とすることを特徴とする半導体プラスチックパッケージ用の金属芯入り両面金属箔張積層板の製造方法。 (3) heating, under pressure, preferably integrally laminated molded under vacuum, the metal for semiconductor plastic package metal projection on one side, characterized in that a metal cored sided metal foil-clad laminate was exposed method for producing a cored sided metal foil clad laminated board.
  2. 【請求項2】 該金属板及び表層の回路用金属が銅の含有率95%以上の合金或いは純銅である請求項1記載の金属芯入り両面金属箔張積層板の製造方法。 2. A manufacturing method of the metal plates and claim 1 metal cored according circuit metal of the surface layer is an alloy or pure copper content of 95% or more copper sided metal foil clad laminated board.
  3. 【請求項3】 該絶縁樹脂組成物が、多官能性シアン酸エステル、該シアン酸エステルプレポリマーを必須成分とする熱硬化性樹脂組成物である請求項1記載の金属芯入り両面金属箔張積層板の製造方法。 Wherein the insulating resin composition, a polyfunctional cyanate ester, said cyanate ester prepolymer a thermosetting resin composition as an essential component is claim 1, wherein the metal cored sided metal foil clad a method for manufacturing a laminated board.
JP10017045A 1998-01-29 1998-01-29 Manufacture of double-sided metal-cald laminated board with metallic core Pending JPH11214574A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10017045A JPH11214574A (en) 1998-01-29 1998-01-29 Manufacture of double-sided metal-cald laminated board with metallic core

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP10017045A JPH11214574A (en) 1998-01-29 1998-01-29 Manufacture of double-sided metal-cald laminated board with metallic core
EP98310022A EP0926729A3 (en) 1997-12-10 1998-12-08 Semiconductor plastic package and process for the production thereof
US09/207,115 US6376908B1 (en) 1997-12-10 1998-12-08 Semiconductor plastic package and process for the production thereof
KR1019980054122A KR19990062959A (en) 1997-12-10 1998-12-10 Semiconductor plastic package and its manufacturing method
US10/036,385 US6720651B2 (en) 1997-12-10 2002-01-07 Semiconductor plastic package and process for the production thereof
US10/790,039 US20040171189A1 (en) 1997-12-10 2004-03-02 Semiconductor plastic package and process for the production thereof

Publications (1)

Publication Number Publication Date
JPH11214574A true JPH11214574A (en) 1999-08-06

Family

ID=11933033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10017045A Pending JPH11214574A (en) 1998-01-29 1998-01-29 Manufacture of double-sided metal-cald laminated board with metallic core

Country Status (1)

Country Link
JP (1) JPH11214574A (en)

Similar Documents

Publication Publication Date Title
EP0964610B1 (en) Printed wiring board and process for forming it
JP4145730B2 (en) Semiconductor built-in module
CN1157105C (en) Built-in circuit device assembly and its manufacturing method
CN1191742C (en) Heat transfer substrate and method for mfg. same
EP0823729B1 (en) Adhesive sheet for semiconductor connecting substrate, adhesive-backed tape for tab, adhesive-backed tape for wire-bonding connection, semiconductor connecting substrate, and semiconductor device
JP3375555B2 (en) Circuit component built-in module and a manufacturing method thereof
JP5006035B2 (en) Flex-rigid wiring board and a method of manufacturing the same
US7894203B2 (en) Multilayer printed wiring board
US7331502B2 (en) Method of manufacturing electronic part and electronic part obtained by the method
US5438223A (en) Anisotropic electrically conductive adhesive film and connection structure using the same
CN1765161B (en) Rigid-flex wiring board
KR100235082B1 (en) Adhesive, adhesive film and adhesive-backed metal foil
JP3312723B2 (en) And a method for manufacturing the heat conducting sheet and the thermally conductive substrate and a manufacturing method thereof using the same
CN1319157C (en) Multilayer circuit board and semiconductor device
KR100338264B1 (en) Electronic parts device
JP4273895B2 (en) Method for manufacturing a package substrate for mounting a semiconductor element
WO1996037915A1 (en) Adherent film with low thermal impedance and high electrical impedance used in an electronic assembly with a heat sink
US6362436B1 (en) Printed wiring board for semiconductor plastic package
JP4270769B2 (en) A method for manufacturing a multilayer printed wiring board
KR20000075994A (en) Vertically interconnected electronic assemblies and compositions useful therefor
US6281450B1 (en) Substrate for mounting semiconductor chips
JPWO2009147936A1 (en) A method for manufacturing a multilayer printed wiring board
JP4820388B2 (en) The semiconductor plastic package and a manufacturing method thereof
US6265767B1 (en) Semiconductor plastic package, metal plate for said package, and method of producing copper-clad board for said package
JPH07288385A (en) Multilayer wiring board and its manufacture