JPH11177245A - 3-dimentional mounting method - Google Patents

3-dimentional mounting method

Info

Publication number
JPH11177245A
JPH11177245A JP9352203A JP35220397A JPH11177245A JP H11177245 A JPH11177245 A JP H11177245A JP 9352203 A JP9352203 A JP 9352203A JP 35220397 A JP35220397 A JP 35220397A JP H11177245 A JPH11177245 A JP H11177245A
Authority
JP
Japan
Prior art keywords
mounting
step
printed circuit
circuit board
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9352203A
Other languages
Japanese (ja)
Inventor
Kazuo Asahina
和夫 朝比奈
Original Assignee
Nec Corp
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corp, 日本電気株式会社 filed Critical Nec Corp
Priority to JP9352203A priority Critical patent/JPH11177245A/en
Publication of JPH11177245A publication Critical patent/JPH11177245A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To eliminate need for a wiring chip for connecting mother chips each other, by providing a step by digging down a vertical cross-section form of a printed board into steps for allowing mounting additional parts over the mounted parts on a normal substrate, for high-density mounting.
SOLUTION: A vertical cross-section form of a printed board 1 is jug down stepwise to form step spaces 2a and 3a, on which connection pads 2b and 3b for mounting a sub-board of a function module. Therefor, function modules 20 and 20 can be mounted on the step spaces 2a and 3a provided on the substrate over a part mounting surface 10. At mounting sub substrates 20 and 30 of function module on the step, if a ceramics substrate, metal base wiring plate, etc., with different electric wiring rules such as high speed/low speed, analog/digital, etc., are used in plural numbers, combination of them is selected at will according to application.
COPYRIGHT: (C)1999,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、電子部品を搭載するプリント基板に関し、特に電子部品の高密度実装を可能とするプリント基板構造に関する。 The present invention relates to relates to a printed circuit board for mounting the electronic components, a printed board structure particularly to enable high density mounting of electronic components.

【0002】 [0002]

【従来の技術】従来のプリント基板構造は平面であり、 Conventional printed circuit board structure is a plane,
立体的な部品の搭載は困難であった。 Three-dimensional parts of the mounting has been difficult.

【0003】プリント基板の平面サイズの小型化を図るために、半導体デバイスチップを高密度に実装する構造として、例えば特開昭63−156395号公報には、 [0003] In order to reduce the size of the plane size of the printed circuit board, a structure for mounting a semiconductor device chip with high density, the JP-Sho 63-156395,
半導体デバイスチップが実装されたマザー配線チップを複数枚、間に半導体デバイスチップが収容されるスペースをあけて電気的及び機械的に接続されて複数段積層した構成とし、実装された半導体デバイスチップが三次元的に積層されてなる装置が提案されている。 A plurality of mother wiring chip semiconductor device chip is mounted, and a space in which the semiconductor device chip is accommodated and electrically and mechanically connected to a plurality of stages stacked structure between the semiconductor device chip is mounted are stacked three-dimensionally formed by devices have been proposed. この従来の装置では、半導体デバイスチップ(マザーチップ)どうしを接続するための配線チップが必要とされており、このためマザーチップを複数積み重ねるためには、その数量分の配線チップが必要となり、部材の増加ならびに高さ方向での制約が加わることになる。 In this conventional apparatus, wiring chip for connecting to what semiconductor device chip (mother chip) are required in order to stack multiple Therefore mother chip is made its minute quantities of the wiring chip required, member thus applied is increased, as well as constraints in the height direction.

【0004】図3に、従来の3次元構造の一例を縦断面図にて示す。 [0004] FIG. 3 shows an example of a conventional three-dimensional structure in longitudinal sectional view. プリント基材がコネクタを間に挟んで複数積層され、その間のスペースに半導体部品が搭載されている。 Is stacked in between the printed substrate is a connector, the semiconductor component is mounted during the space.

【0005】 [0005]

【発明が解決しようとする課題】上記したように、従来のプリント基板構造は下記記載の問題点を有している。 As described above [0008], the conventional printed circuit board structure has a problem of the following description.

【0006】第1の問題点は、従来のプリント基板構成は平面であり、立体的な部品搭載は困難である、ということである。 [0006] The first problem is that the conventional printed board structure is planar, three-dimensional component mounting is difficult, is that. その理由は、平坦構造のプリント基板には、平面での部品の搭載しか行えない、ためである。 The reason is that the printed circuit board of the planar structure can only be done parts mounting in a plane, in order.

【0007】第2の問題点は、上記特開昭63−156 [0007] The second problem is, the above-mentioned JP-A-63-156
395号公報に記載の装置においては、半導体デバイスチップ(マザーチップ)どうしを接続するためには、マザーチップとは別に接続するためだけの配線チップが必要である、ということである。 The apparatus according to 395 publication is that in order to connect the to what semiconductor device chip (mother chip), the mother chip requires only a wiring chip to connect separately, is that. その理由は、マザーチップどうしを接続するための他に、マザーチップ間に他の半導体デバイスチップを搭載するための空間(スペース)を設けることが必要であるためである。 This is because, in addition to connecting the mother chip to each other, because it is necessary to provide a space (space) for mounting another semiconductor device chip between the mother chip.

【0008】また、従来のプリント基板は、セラミックス基板、金属ベースの配線板などの高速/低速、アナログ/ディジタルといったような電気配線ルールの異なったものを、同一基板上に混在して搭載することは困難であった。 Further, the conventional printed circuit board, a ceramic substrate, high-speed / low-speed such as a metal base wiring board, different ones of the electrical wiring rules, such as an analog / digital, be mounted mixed on the same substrate It was difficult.

【0009】したがって、本発明は、上記問題点に鑑みてなされたものであって、その目的は、プリント基板において搭載面の有効活用を図ることで高密度実装を可能とし、且つ、半導体デバイスチップ(マザーチップ)どうしを接続するための配線チップを不要とした三次元実装方式を提供することにある。 [0009] Accordingly, the present invention was made in view of the above problems, its object is to enable the in high-density mounting to achieve effective use of the mounting surface in the printed board, and a semiconductor device chip and to provide a three-dimensional mounting scheme eliminates the need for wiring chip for connecting with what (mother chip).

【0010】 [0010]

【課題を解決するための手段】本発明の3次元実装方式は、プリント基板の縦断面形状を階段状に掘り下げ段差を有し、通常の基板の搭載部品のさらに上にも部品搭載が行え、実装面積を有効に活用することにより、高密度実装を可能とする特徴を有する。 Three-dimensional mounting scheme of the present invention, in order to solve the problem] has a step drill longitudinal sectional shape of the printed circuit board stepwise, can also component mounting further above the normal substrate mounting part, by effectively utilizing the mounting area, it has a feature that allows high-density mounting.

【0011】 [0011]

【発明の実施の形態】本発明の実施の形態について以下に説明する。 The embodiment of the embodiment of the present invention will be described below. 本発明の実施の形態においては、プリント基板の縦断面形状を階段状に掘り下げた形状とし、段差を設けている。 In the embodiment of the present invention, a vertical section of the printed circuit board is stepped to the depth shape, are provided with a step. このため、プリント基板の平面に部品搭載するだけでなく、階段上の段差にも部品搭載が可能なスペースを有する。 Therefore, not only the component mounted on the plane of the printed circuit board, also the step on the stairs with a space capable of component mounting. この階段上の段差は必要に応じて所要数積層することが可能である。 Step on the stairs can be required number of laminated layers as necessary. これにより階段上の段差を有効活用し、部品搭載を行うことにより、より多くの部品搭載を可能とする。 Thereby effectively utilizing the level difference on the stairs, by performing component mounting, to allow more component mounting.

【0012】より詳細には、段差スペース(図1、図2 [0012] More specifically, the step space (FIGS. 1, 2
の2a、3a)上に機能モジュールのサブ基板(図1、 Of 2a, the sub-substrate (Fig. 1 feature module over 3a),
図2の20、30)を搭載するためのパッド(図2の2 Pads for mounting 20, 30) in FIG. 2 (2 in FIG. 2
b、3b)を有し、通常の搭載部品のさらに上(段差上のパッド部)にも部品を搭載可能とし、実装面積を有効に活用し、高密度実装を実現することができる b, have 3b), also can be mounted components further above the normal mounting parts (a pad portion on the step), and effective use of the mounting area, it is possible to realize high-density mounting

【0013】このように、本発明の実施の形態においては、各階段上の段差スペース部に電子部品を搭載し搭載面の有効活用を図ると共に、その段差上で機能モジュールのサブ基板を搭載することで高密度実装が可能となる。 [0013] Thus, in the embodiment of the present invention, the utilized effectively mounted mounting surface electronic components on the stepped space portion on each step, to mount the sub-board of the functional module on that step the high-density mounting by. また、従来技術で示された半導体デバイスチップ(マザーチップ)どうしを接続するための配線チップも不要となる。 Also, wiring chip for connecting to what semiconductor device chip shown in the prior art (the mother chip) becomes unnecessary.

【0014】 [0014]

【実施例】次に、上記した本発明の実施の形態について更に詳細に説明すべく、本発明の実施例について図面を参照して詳細に説明する。 EXAMPLES Next, in order to further illustrate in detail the embodiments of the present invention described above, for the embodiment of the present invention with reference to the accompanying drawings.

【0015】図1は、本発明の一実施例の構成を示す断面図であり、プリント基板の縦断面形状を階段状に掘り下げた段差スペースに部品を搭載した状態を示す図である。 [0015] Figure 1 is a sectional view showing the structure of an embodiment of the present invention and showing a state in which mounting components a longitudinal section of the printed circuit board to the stepped space dug stepwise.

【0016】図1に示すように、本実施例は、プリント基板1の縦断面形状を階段状に掘り下げられた形状として段差スペース2a、3aを設け、これらの段差スペース上には機能モジュールのサブ基板搭載用の接続用パッド2b、3bを備えている。 [0016] As shown in FIG. 1, the present embodiment, the stepped space 2a, the 3a provided longitudinal section of the printed circuit board 1 as a shape which is dug stepwise, sub functional modules on these stepped space connection pads 2b of the substrate for mounting, and a 3b. このため、部品実装面10 For this reason, the component mounting surface 10
よりもさらに上の基板上に設けられた、段差スペース2 Provided on the substrate above further than a stepped space 2
a、3a部に機能モジュール20及び30を搭載することができる。 a, it can be mounted functional modules 20 and 30 to 3a unit.

【0017】本実施例においては、プリント基板の縦断面に階段状に掘り下げられた段差を設けたことにより、 In the present embodiment, by providing a step that is etched down stepwise longitudinal section of the printed circuit board,
その段差上に機能モジュールのサブ基板20、30を搭載する際、セラミックス基板、金属ベースの配線板などの高速/低速、アナログ/ディジタルのような電気配線ルールの異なったものを、複数使用する場合その組み合わせが用途に合わせて自由に選択できる。 When mounting the sub substrates 20 and 30 of the functional module on the step, the ceramic substrate, high-speed / low-speed such as a metal base wiring board, different ones of the electrical wiring rule such as analog / digital, When using multiple It can be freely selected according to the combination use.

【0018】図2は、本実施例のプリント基板1の縦断面形状を拡大して示した断面図である。 [0018] FIG. 2 is a sectional view showing an enlarged longitudinal section of the printed circuit board 1 of the present embodiment.

【0019】プリント基板1は、通常のプリント基板材料と同様の、ガラスエポキシ材またはポリイミド材が用いられ、部品搭載面10には、部品搭載用パッド11を有し、さらに縦断面に階段状に掘り下げられた段差スペース2a、3a上にも、部品を搭載するための、段差スペース上パッド2b、3bを備えている。 The printed circuit board 1, the same as the conventional printed circuit board materials, used is a glass epoxy material or a polyimide material, the component mounting surface 10 has a component mounting pad 11, to further stepwise in the longitudinal sectional depth was stepped space 2a, also on 3a, it comprises for mounting the components, step space on the pad 2b, and 3b.

【0020】このようにプリント基板の縦断面に階段状に掘り下げられた段差スペース2a及び3a上の段差スペース上パッド2b、3b部に部品を接続することにより、3次元的な実装を行うことができる。 [0020] By connecting in this way the printed circuit board of the longitudinal section stepwise in depth was stepped space 2a and 3a on the stepped space on the pad 2b, and parts 3b portion, that the three-dimensional implementation it can.

【0021】 [0021]

【発明の効果】以上説明したように、本発明によれば、 As described in the foregoing, according to the present invention,
プリント基板自体に階段状の段差を設け、各階段上の段差スペース部に電子部品を搭載し搭載面の有効活用を図ると共に、その段差上で機能モジュールのサブ基板を搭載することで高密度実装が可能とする、という効果を奏する。 The stair-like steps provided on the printed board itself, high-density mounting by with effectively utilized for mounting to the mounting surface of the electronic part to the stepped space portion on each step, to mount the sub-board of the functional module on that step It is possible, and an effect that. また、本発明によれば、従来技術で示された半導体デバイスチップ(マザーチップ)どうしを接続するための配線チップも不要となる。 Further, according to the present invention, even wiring chip for connecting to what semiconductor device chip shown in the prior art (the mother chip) becomes unnecessary.

【0022】そして、本発明においては、その段差上に機能モジュールのサブ基板を搭載する際、セラミックス基板、金属ベースの配線板などの高速/低速、アナログ/ディジタルのような電気配線ルールの異なったものを複数使用する場合、その組み合わせが用途に合わせて自由に選択可能となり、バラエティにとんだ実装構成を実現可能とすると共に、経済的効果を達成するものである。 [0022] In the present invention, the time of mounting the sub-board of the functional module on the step, the ceramic substrate, different electrical wiring rules, such as high-speed / low-speed, analog / digital, such as a metal base wiring board when using multiple things, be freely selected according to the combination use, with a feasible blown mounting structure in variety, it is to achieve an economical effect.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の一実施例の構成を示す断面図である。 1 is a cross-sectional view showing the structure of an embodiment of the present invention.

【図2】図1の部分拡大図である。 Is a partially enlarged view of FIG. 1;

【図3】従来の3次元実装構造の一例を示す断面図である。 3 is a sectional view showing an example of a conventional three-dimensional mounting structure.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 プリント基板 2a,3a 段差スペース 2b,3b 段差スペース上のパッド 10 部品搭載面 11 部品搭載用パッド 20,30 機能モジュールのサブ基板 1 PCB 2a, 3a stepped space 2b, the sub-board of the pad 10 component mounting surface 11 component mounting pad 20, 30 function modules on 3b stepped space

Claims (6)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】プリント基板の縦断面形状を階段状に掘り下げた形状として段差を設け、前記段差にも部品搭載可能なスペースを有し、最下層の基板の搭載部品のさらに上にも部品を搭載可能としたことを特徴とする3次元実装方式。 1. A stepped provided longitudinal section of the PCB as a shape formed by digging down stepwise, having a component mounting available space in the step, a further component to be above the mounting part of the lowermost substrate three-dimensional mounting scheme, characterized in that mountable and the.
  2. 【請求項2】電子部品を搭載するプリント基板構造において、前記プリント基板の縦断面形状が階段状となるように複数の基板が積層されていることを特徴とするプリント基板。 2. A printed circuit board in a printed circuit board structure for mounting an electronic component, vertical cross section of the printed circuit board, wherein a plurality of substrates are stacked so as to be stepwise.
  3. 【請求項3】プリント基板の少なくとも相対する二つの側でその縦断面形状が階段状となるように複数の基板が積層されていることを特徴とするプリント基板。 3. A printed circuit board to which the longitudinal sectional shape at least two opposite sides of the printed circuit board, wherein a plurality of substrates are stacked so as to be stepwise.
  4. 【請求項4】プリント基板の縦断面が階段状となるように一段差を備え、前記段差上に、機能モジュールのサブ基板を搭載してなる3次元実装方式。 4. A longitudinal section of the printed circuit board is provided with an stepped so that stepwise, on the step, functional three-dimensional mounting scheme in which a sub-board formed by mounting the module.
  5. 【請求項5】第1基板上に、相対する基板端部の間の間隔が上層ほど大として階段状の段差を形成するように複数の基板が積層されてなるプリント基板を備え、前記第1基板上の部品実装面に部品が搭載されると共に、前記段差上にも部品搭載可能とするスペースを備えことを特徴とする3次元実装方式。 5. A first substrate includes a printed circuit board on which a plurality of substrates are laminated so that the distance between the opposite substrate edge to form a step-like level difference as large as the upper layer, the first with components it is mounted on the component mounting surface of the substrate, three-dimensional mounting method characterized by comprising a space to be part mountable on the step.
  6. 【請求項6】前記段差上の表面にパッドを備え、同一高さの相対する前記段差に亘って部品を搭載するサブ基板を架設したことを特徴とする請求項5記載の3次元実装方式。 Further comprising: a pad on the surface on the step, three-dimensional mounting method according to claim 5, characterized in that it bridged sub substrate for mounting the component over the opposite the step of the same height.
JP9352203A 1997-12-05 1997-12-05 3-dimentional mounting method Pending JPH11177245A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9352203A JPH11177245A (en) 1997-12-05 1997-12-05 3-dimentional mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9352203A JPH11177245A (en) 1997-12-05 1997-12-05 3-dimentional mounting method

Publications (1)

Publication Number Publication Date
JPH11177245A true JPH11177245A (en) 1999-07-02

Family

ID=18422478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9352203A Pending JPH11177245A (en) 1997-12-05 1997-12-05 3-dimentional mounting method

Country Status (1)

Country Link
JP (1) JPH11177245A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232145A (en) * 2001-01-30 2002-08-16 Densei Lambda Kk Multilayer printed board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232145A (en) * 2001-01-30 2002-08-16 Densei Lambda Kk Multilayer printed board

Similar Documents

Publication Publication Date Title
US5701233A (en) Stackable modules and multimodular assemblies
US6461895B1 (en) Process for making active interposer for high performance packaging applications
KR100742107B1 (en) High performance multi-chip IC package
US6407930B1 (en) Structure of printed circuit board with stacked daughter board
US5426566A (en) Multichip integrated circuit packages and systems
US7473988B2 (en) Wiring board construction including embedded ceramic capacitors(s)
US6465892B1 (en) Interconnect structure for stacked semiconductor device
JP4581768B2 (en) Manufacturing method of semiconductor device
KR100201672B1 (en) Endcap chip with conductive, monolithic l-connect for multichip stack, and fabrication methods mherefore
US4956694A (en) Integrated circuit chip stacking
US6219253B1 (en) Molded electronic package, method of preparation using build up technology and method of shielding
KR970005707B1 (en) Arrangement having multilevel wiring structure used for electronic component module
US20030045083A1 (en) Low cost microelectronic circuit package
US20030164543A1 (en) Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
US5586006A (en) Multi-chip module having a multi-layer circuit board with insulating layers and wiring conductors stacked together
JP2011139083A (en) Multi-chip electronic package having laminate carrier and assembly of the package
EP1592061A2 (en) Multilayer substrate including components therein
CN1314117C (en) Structure and method of integrated circuit package
JP2011086767A (en) Semiconductor device and method of manufacturing the same
US5847936A (en) Optimized routing scheme for an integrated circuit/printed circuit board
EP1761119B1 (en) Ceramic capacitor
JP2004221583A (en) Ic package structure of flex base utilizing balanced lamination structure
US6359790B1 (en) Multichip module having a silicon carrier substrate
US20020089831A1 (en) Module with one side stacked memory
US6043559A (en) Integrated circuit package which contains two in plane voltage busses and a wrap around conductive strip that connects a bond finger to one of the busses

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000404