JPH11168140A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH11168140A
JPH11168140A JP33518597A JP33518597A JPH11168140A JP H11168140 A JPH11168140 A JP H11168140A JP 33518597 A JP33518597 A JP 33518597A JP 33518597 A JP33518597 A JP 33518597A JP H11168140 A JPH11168140 A JP H11168140A
Authority
JP
Japan
Prior art keywords
metal wiring
contact hole
contact
resist
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33518597A
Other languages
Japanese (ja)
Inventor
Masaki Matsumura
勝紀 松村
Hisaki Ozaki
久城 小崎
Hideyuki Kobayashi
英行 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP33518597A priority Critical patent/JPH11168140A/en
Publication of JPH11168140A publication Critical patent/JPH11168140A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To manufacture a semiconductor device having a low-resistance contact resistance by a method, wherein the same material as that for a first metal wiring is embedded in the shaved (recess) region of a lower metal layer. SOLUTION: An ashing treatment consists of of two steps: in the first step a resist is removed with O2 single gas in the first step, and in the record step fluorine gas is made to be added to O2 in the second step to perform an ashing treatment and the removal of the remaining resist and an oxide film formed on a metal wiring, which is opened, is conducted. Moreover, a conductive material 31, which is embedded in a contact hole, is formed into the same material as a metal wiring material of a lower layer. Owing to this, even if a film 32 for forming a contact wiring is not fed into the contact hole and to the side edges of a shaved part of a lower metal layer, the contact wiring can be easily formed as the material 31, which is embedded in the contact hole, and the metal wiring material of the lower layer are the same, so that a problem in which the material 31 being separated from the contact hole is eliminated, and the rise in the contact resistance of a semiconductor device due to the separation can be also modified.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関するものであり、特に、金属配線上に形
成されたコンタクト配線及びコンタクトホールを加工す
る際のレジスト処理のためのAshing処理に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to an Ashing process for a resist process when processing a contact wiring and a contact hole formed on a metal wiring. It is.

【0002】[0002]

【従来の技術】従来の下層金属配線上(例えばタングス
テン層、以下単にWとする)のコンタクトまわりのプロ
セスにおいて、レジスト及びRIE(反応性イオンエッ
チング)後のDepo物を除去する工程(Asher)
がある。このAsher処理を行うガスは酸素(O2)
が使用される。レジスト及びRIE後のDepo物を十
分に除去するためには、Ashing時間を長くする必
要がある。
2. Description of the Related Art In a conventional process around a contact on a lower metal wiring (for example, a tungsten layer, hereinafter simply referred to as W), a step of removing a resist and a Depo material after RIE (reactive ion etching) (Asher).
There is. The gas for this Asher treatment is oxygen (O2)
Is used. In order to sufficiently remove the resist and the Depo material after RIE, it is necessary to lengthen the Ashing time.

【0003】[0003]

【発明が解決しようとする課題】図12に示す様に、A
sher処理に使用されるO2はコンタクトホール11
0の底部に存在するW111と反応してWの酸化膜11
2を主成分とする膜を形成する。O2を含む長時間のA
shingはWOx112の成長を促進させる。その
後、コンタクトホール内に導電材料113が埋め込まれ
る。図13は、Asher(O2単ガス)処理時間
(s)に対するコンタクト抵抗値(Ω)を示したもので
ある。図13から理解できる様に、Ashing時間の
増加に応じてコンタクト抵抗の上昇を招くことになる。
つまり、このAshing工程が、W111とコンタク
トホール内に埋め込まれる導電材料113とのコンタク
ト抵抗を増大させることになる。そこで、このWOx1
12を除去する為には、腐食により徐々に剥離させる強
アルカリ性の薬液処理工程(Wet処理)を長時間行う
必要がある。図14に示すように、Wet処理時間が長
ければ長いほどコンタクト抵抗が低下し、また、面内バ
ラツキ(除去の程度)に関しても同様にWet処理時間
が長いほどそのバラツキは小さくなる。従来のプロセス
において、コンタクト抵抗値を低下させる事を優先と考
えると、Wet処理時間を長くする必要性があるが、こ
の場合、薬液の使用量が増大する問題がある。そのた
め、できるだけ処理時間を短くする必要がある。本発明
では上記Wet処理工程を行うことなく低抵抗のコンタ
クト抵抗を有する半導体装置及びその製造方法を提供す
ることを目的とする。
As shown in FIG. 12, A
O2 used for the sher process is a contact hole 11
O reacts with W111 existing at the bottom of the oxide film 11 of W.
2 is formed. Long time A including O2
The shing promotes the growth of WOx112. After that, the conductive material 113 is embedded in the contact hole. FIG. 13 shows the contact resistance value (Ω) with respect to the Asher (O2 single gas) processing time (s). As can be understood from FIG. 13, the contact resistance increases as the Ashing time increases.
That is, this Ashing step increases the contact resistance between W111 and conductive material 113 embedded in the contact hole. Therefore, this WOx1
In order to remove 12, it is necessary to perform a strongly alkaline chemical solution treatment step (wet treatment) for gradually exfoliating by corrosion for a long time. As shown in FIG. 14, the longer the Wet processing time, the lower the contact resistance, and the longer the Wet processing time, the smaller the in-plane variation (degree of removal). In the conventional process, if it is considered that the lowering of the contact resistance is prioritized, it is necessary to lengthen the Wet processing time, but in this case, there is a problem that the amount of the chemical used increases. Therefore, it is necessary to shorten the processing time as much as possible. An object of the present invention is to provide a semiconductor device having a low-resistance contact resistance without performing the above-described wet processing step, and a method for manufacturing the same.

【0004】[0004]

【課題を解決するための手段】本発明の半導体装置にお
いては、レジスト剥離時に形成されるコンタクトホール
の下部領域の第1 の金属配線層の表面の酸化膜を除去し
たことにより形成された下層金属層の削れ(窪み)領域
に対し、前記第1 の金属配線と同一材料を埋め込むこと
により、下層の第1 の金属配線層の表面の酸化膜を積極
的に除去でき、且つ低抵抗のコンタクト抵抗を有する半
導体装置を提供することが可能となる。
In a semiconductor device according to the present invention, a lower metal layer formed by removing an oxide film on a surface of a first metal wiring layer in a lower region of a contact hole formed at the time of removing a resist. By embedding the same material as the first metal wiring in the shaved (dented) region of the layer, the oxide film on the surface of the lower first metal wiring layer can be positively removed, and the contact resistance can be reduced. Can be provided.

【0005】また、製造方法においては、2回のステッ
プによるAshing処理により、コンタクトホール形
成時に使用されるレジストとコンタクトホールの底面で
成長した下層の第1 の金属配線上に形成された酸化膜と
を効果的に除去することが可能となる。
In the manufacturing method, a resist used for forming a contact hole and an oxide film formed on a lower first metal wiring grown on the bottom surface of the contact hole are formed by an Ashing process in two steps. Can be effectively removed.

【0006】[0006]

【発明の実施の形態】本発明の実施形態を図を参照しな
がら説明する。尚、各実施例の同一箇所には同一の符号
を付して説明を行う。 (1)第1の実施例 第一の実施例について図1(a)乃至(d)、図2
(a)(b)及び図3を用いて説明する.絶縁膜1上に
下層配線であり、タングステンやアルミニウム等の金属
からなる第1の金属配線層2を形成する(図1(a)参
照)。以下第1 の金属配線層2についてはタングステン
(以下単にWと示す)を用いて詳述する。このW2の上
に、層間絶縁膜3、例えばTEOS膜を5500オング
ストローム堆積させて(図1(b)参照)、さらにその
上層にレジスト4を蒸着させる(図1(c)参照)。こ
のレジスト4は、露光処理によりパターニングされ、そ
の後にRIEによってコンタクトホール5が形成される
(図1(d)参照)。 次ぎに、本発明に基づくAsh
er工程が行われる。このAsher工程は、Ashi
ng処理に含まれるO2により成長したWOx8を少な
くともフッ素を含むフッ素系ガス、例えばCF6、C2
F6、C3F8、C4F8、NF3等を添加することに
よって、レジストの除去及びWOxの除去を行う。この
時にフッ素系ガスによる削れ22が生じる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to the drawings. The same parts in the respective embodiments will be described with the same reference numerals. (1) First Embodiment FIGS. 1A to 1D and FIG.
This will be described with reference to FIGS. A first metal wiring layer 2 which is a lower wiring and is made of a metal such as tungsten or aluminum is formed on the insulating film 1 (see FIG. 1A). Hereinafter, the first metal wiring layer 2 will be described in detail using tungsten (hereinafter, simply referred to as W). On this W2, an interlayer insulating film 3, for example, a TEOS film is deposited at 5500 angstroms (see FIG. 1B), and a resist 4 is further evaporated thereon (see FIG. 1C). The resist 4 is patterned by an exposure process, and thereafter, a contact hole 5 is formed by RIE (see FIG. 1D). Next, the Ash based on the present invention
The er process is performed. This Asher step is performed by using an Ashi process.
WOx8 grown by O2 included in the ng process is converted to a fluorine-based gas containing at least fluorine, for example, CF6, C2
By adding F6, C3F8, C4F8, NF3, and the like, the removal of the resist and the removal of WOx are performed. At this time, scraping 22 occurs due to the fluorine-based gas.

【0007】尚、単にO2にフッ素系のガスを添加する
Ashing処理に関しては公知であるが(特願平2−
200453、特願平7−182553参照)、本発明
の場合には、Ashing処理を行うときの処理シーケ
ンスが異なり、その結果、作用効果が全くことなるもの
となっている。つまり、従来の技術におけるAshin
g処理を行うに際しては、1回のステップでO2にフッ
素系のガスを混合させて100(s)間処理を行い、レ
ジストの除去、特に、変質レジストを除去することを目
的としている。しかし、本願発明のAshing処理に
関しては、2つのステップからなるAshing処理か
らなり、1stステップ(Main処理:約43
(s))でO2単ガスでレジストを除去し(図2(a)
参照)、2ndステップ目でO2にフッ素系のガスを添
加させて、混合比O2:フッ素系ガス=24:1でMa
in処理時間の30%の処理時間でAshing処理を
し、残存のレジスト及び開口された金属配線2上に形成
された酸化膜21の除去を行っていることを特徴として
いる。また、コンタクトホール内を埋める導電材料31
を下層の金属配線材料と同一材料にしていることも特徴
の1つである(図3参照)。
It is to be noted that the Ashing process of simply adding a fluorine-based gas to O2 is known (Japanese Patent Application No. Hei.
In the case of the present invention, the processing sequence for performing the Ashing processing is different, and as a result, the operation and effect are completely different. That is, Ashin in the prior art
When performing the g treatment, it is intended to remove the resist, particularly the altered resist, by performing a treatment for 100 (s) by mixing O2 with a fluorine-based gas in one step. However, the Ashing process according to the present invention includes an Ashing process including two steps, a first step (Main process: about 43 steps).
(S)), the resist is removed with O2 single gas (FIG. 2A).
In the second step, a fluorine-based gas was added to O2, and a mixture ratio of O2: fluorine-based gas = 24: 1 was used for Ma.
Ashing processing is performed for a processing time of 30% of the in processing time, and the remaining resist and the oxide film 21 formed on the opened metal wiring 2 are removed. In addition, the conductive material 31 filling the contact hole
Is made of the same material as the lower metal wiring material (see FIG. 3).

【0008】ここで、1回のステップでO2にフッ素系
のガスを添加させて同時処理を行ったときに考慮しなけ
ればならない問題点がある。 1) 1回のステップのみの場合、フッ素系のガスを添
加させた混合ガスでAshing処理を行うと、レジス
トを除去するために必要なAshing処理時間が必要
となる。故に、フッ素系のガスによる処理時間が2nd
ステップで処理する時間よりも当然長くなるので、コン
タクト領域底部におけるWの掘れ(削れ)量が多くな
る。そのまま次工程でコンタクトホール内部に埋め込ま
れる金属配線の成膜を容易にするためにTiNをデポす
るが、Wの掘れ(削れ)量が多くなると第1の金属層配
線におけるTiNの含有量が多くなるので、配線抵抗の
上昇が懸念される。しかし、Ashing処理時間を短
縮することは、レジストの剥離性を下げる結果となる。 2) 1回目のステップによって生じたWの掘れ(削
れ)量が多くなると、サイドエッジ9が深く削られるこ
とになる。そのサイドエッジ部9においては、TiNが
つきにくくなるので、コンタクトホールに第1の金属配
線と異なる導電材料を埋め込んだときにその導電材料が
剥がれる問題が生じる可能性がある。また、剥がれが生
じた場合にはコンタクト抵抗が上昇することになる。
Here, there is a problem that must be taken into consideration when simultaneous processing is performed by adding a fluorine-based gas to O2 in one step. 1) In the case of only one step, if the Ashing process is performed with a mixed gas to which a fluorine-based gas is added, the Ashing process time required for removing the resist is required. Therefore, the processing time with the fluorine-based gas is 2nd.
Since the processing time is naturally longer than the processing time in the step, the amount of digging (shaving) of W at the bottom of the contact region increases. In order to facilitate the formation of a metal wiring to be embedded in the inside of the contact hole in the next step, TiN is deposited. However, when the amount of digging (shaving) of W increases, the content of TiN in the first metal layer wiring increases. Therefore, there is a concern about an increase in wiring resistance. However, shortening the Ashing processing time results in a decrease in the peelability of the resist. 2) When the amount of digging (shaving) of W generated by the first step increases, the side edge 9 is shaved deeply. Since TiN hardly adheres to the side edge portion 9, there is a possibility that the conductive material may be peeled off when a conductive material different from the first metal wiring is embedded in the contact hole. In addition, when peeling occurs, the contact resistance increases.

【0009】以上のような懸念点が考えられるため、本
願発明にように、2つのステップで行う方がレジストの
剥離性を下げることなく、且つコンタクト部のWOxの
除去を可能とし、コンタクトホールの底部の第1金属配
線層の表面の掘られ(削られ)量も最小限ですむ。ま
た、コンタクトホール内を埋める導電材料においても、
下層金属配線層であるWと同一金属材料を用いるため、
たとえコンタクト配線の成膜の(カバーレッジを向上さ
せる)ための膜32(バリアメタル)がコンタクトホー
ルや削れ部分のサイドエッジに供給できなかったとして
も、埋め込まれる導電材料と下層の金属配線とが同一で
あるため、容易に成膜でき、且つ導電材料が剥がれると
いう問題がなくなり、剥がれによるコンタクト抵抗の上
昇も改善できる。(図3参照) 本願発明の実施例プロセスでの処理と従来のプロセスで
の処理とを比較した場合、本願発明のプロセスに関して
は、コンタクト底部のWの削れが確認できる。
[0009] Due to the above-mentioned concerns, it is possible to remove WOx from the contact portion without deteriorating the resist and to remove WOx by performing the two steps as in the present invention. The amount of digging (cutting) on the surface of the bottom first metal wiring layer is also minimized. Also, in a conductive material filling the contact hole,
Since the same metal material as that of the lower metal wiring layer W is used,
Even if the film 32 (barrier metal) for forming the contact wiring (improving the coverage) cannot be supplied to the contact hole or the side edge of the shaved portion, the buried conductive material and the lower metal wiring may not be supplied. Since they are the same, it is possible to easily form a film, eliminate the problem of peeling of the conductive material, and improve the increase in contact resistance due to peeling. (See FIG. 3) When the process of the embodiment process of the present invention is compared with the process of the conventional process, it can be confirmed that the W of the contact bottom is cut off in the process of the present invention.

【0010】つまり、O2でAshingした時にでき
るWOxが、CF4を添加すとによりWOxのWとCF
4のFが反応してWF6となり、WOxのOとCF4の
Cが反応してCOxとなってetchingされること
になる。故に、コンタクト底部のW表面が削れた状態と
なりWOxが除去された結果、コンタクト底部でのWの
密着性が向上し、コンタクト抵抗値が低くなる。
[0010] That is, WOx formed when Ashing with O2 becomes W and CF of WOx by adding CF4.
The F of 4 reacts to form WF6, and the O of WOx reacts with the C of CF4 to form COx for etching. Therefore, the W surface at the bottom of the contact is shaved and WOx is removed. As a result, the adhesion of W at the bottom of the contact is improved, and the contact resistance value is reduced.

【0011】コンタクト底部表面の元素組成分析を実施
した結果を図4及び図5に示す。分析は、コンタクトホ
ール開口後、CF4の添加によるAshing時間をそ
れぞれ0[s] 、10[s] で処理した後のサンプルであ
り、デバイス断面の金属配線の3つのポイントで行われ
ている。ポイント1は、断面の左端、ポイント2は断面
の中央、ポイント3は断面の右端の結果を示す。図4よ
り、0[s] で処理を行ったサンプルのコンタクト底部表
面では、[O](酸素元素)が含有されていることが確
認できる。つまり、コンタクト底部ではWOx膜が成長
していると判断できる。ところが、図5より、10[s]
で処理を行ったサンプルに関しては、コンタクト底部表
面上の[O](酸素元素)の含有が確認できず、WOx
が除去されたことになる。この結果を踏まえて図6よ
り、0[s] 、10[s] 、20[s] 、30[s] 、40[s]
とCF4添加時間を行った時のコンタクト底部の抵抗値
は、CF4添加時間10[s] 以上で面内バラツキも小さ
くなり、0[s] の時の1/20程の抵抗値を示すことに
なる。CF4添加を行うことでコンタクト抵抗の低下に
かなりの有効性が確認できる。
FIGS. 4 and 5 show the results of elemental composition analysis of the contact bottom surface. The analysis is a sample after opening the contact hole and processing the Ashing time by adding CF4 at 0 [s] and 10 [s], respectively, and is performed at three points of the metal wiring in the device cross section. Point 1 shows the result at the left end of the cross section, point 2 shows the result at the center of the cross section, and point 3 shows the result at the right end of the cross section. From FIG. 4, it can be confirmed that [O] (oxygen element) is contained on the contact bottom surface of the sample treated at 0 [s]. That is, it can be determined that the WOx film is growing at the bottom of the contact. However, from FIG. 5, 10 [s]
[0] (oxygen element) on the contact bottom surface could not be confirmed for the sample treated in
Has been removed. Based on this result, FIG. 6 shows that 0 [s], 10 [s], 20 [s], 30 [s] and 40 [s].
The resistance value at the bottom of the contact when the CF4 addition time is performed is smaller than the resistance value at the CF4 addition time of 10 [s], and shows about 1/20 of the resistance value at 0 [s]. Become. By adding CF4, considerable effectiveness can be confirmed in reducing the contact resistance.

【0012】本実施例は、W上に形成される膜としてW
Oxに限定しているが、これは、WOxを主成分とした
膜であり、C、F等のetchingガス、被etch
ing絶縁膜及びレジスト成分その他の元素を含んでい
てもかまわない。また、CF4の添加時間についても1
0[s] に限ったものでなく、コンタクトホールのボトム
の径の寸法により添加時間を変更すれば良い。
In this embodiment, a film formed on W
Although it is limited to Ox, this is a film containing WOx as a main component, and is an etching gas such as C, F, etc.
An insulating film, a resist component and other elements may be included. Also, the addition time of CF4 is 1
The addition time is not limited to 0 [s], but may be changed depending on the size of the diameter of the bottom of the contact hole.

【0013】以上の様な効果により、Ashing処理
にCF4の添加を行うことによってコンタクト抵抗を低
下させることができ、後処理(Wet処理)における処
理時間の短縮可能な事が図7に示す結果によって確認で
きる。すなわち、白丸は、O2単ガスで100(s)間
Ashing処理をしたもので、黒丸は、Main処理
に100(s)、2nd StepにCF4を添加して
13(s)間処理を実施した結果を示す。Wet処理時
間を40[s] にまで時短して処理を行ったコンタクト抵
抗値は、今回、実験を行った条件において最も低い結果
となり有効性が十分あると理解できる。
According to the results shown in FIG. 7, it is possible to reduce the contact resistance by adding CF4 to the Ashing process and to reduce the processing time in the post-process (Wet process). You can check. In other words, the open circles are obtained by performing Ashing processing for 100 (s) with O2 single gas, and the closed circles are obtained by adding 100 (s) to the Main processing and adding CF4 to the 2nd Step and performing the processing for 13 (s). Is shown. The contact resistance value obtained by shortening the Wet processing time to 40 [s] is the lowest result under the conditions of the experiment, and it can be understood that the effectiveness is sufficient.

【0014】(2)第2の実施例 第2の実施例に関しては図8を用いて説明する。尚、以
後の実施例の説明につては、第1 の実施例と同一部分に
ついては同一符号を使用する。絶縁膜1上に下層配線で
あるタングステン(以下Wと示す)の第1の金属配線2
を形成する。その上に、層間絶縁膜となる酸化膜3を堆
積させて、レジスト4によるパターニングをその層間絶
縁膜3上に施した後、RIEによってコンタクトホール
5を形成する。コンタクトホール開口までは前述の第1
の実施例に示した場合と同様であるが、開口後に行うA
sher工程において、O2単ガスによるAshing
処理でレジストを除去する。次の工程にて、Ashin
g処理によって成長したWOx21をO2を含まないフ
ッ素を含むガスによって化学的にetchingする。
故に、コンタクト底部でWの削れ22が生じる。この第
2の実施例に関しても、コンタクト抵抗を高くする要因
であるWOxを除去することができるため、抵抗値を低
くすることできる。つまり、第1の実施例と同等の効果
が得られる。
(2) Second Embodiment A second embodiment will be described with reference to FIG. In the following description of the embodiment, the same reference numerals are used for the same parts as in the first embodiment. A first metal wiring 2 of tungsten (hereinafter, referred to as W) as a lower wiring on an insulating film 1
To form An oxide film 3 serving as an interlayer insulating film is deposited thereon, patterned by a resist 4 on the interlayer insulating film 3, and then a contact hole 5 is formed by RIE. Until the contact hole opening, the first
Is the same as that shown in the embodiment of FIG.
Ashing by O2 single gas in the sher process
The resist is removed by processing. In the next step, Ashin
WOx21 grown by the g treatment is chemically etched with a gas containing fluorine not containing O2.
Therefore, W scraping 22 occurs at the bottom of the contact. Also in the second embodiment, since WOx, which is a factor for increasing the contact resistance, can be removed, the resistance value can be reduced. That is, the same effect as that of the first embodiment can be obtained.

【0015】(3)第3の実施例 第3の実施例に関して図9を用いて説明する.絶縁膜1
上に下層配線であるタングステン(以下Wと示す)の第
1の配線層2を形成する。その上に、層間絶縁膜3を堆
積させて、レジスト4によるパターニングを層間絶縁膜
3上に施した後RIEによってコンタクトホール5を形
成する。開口後の処理に関しては、第1の実施例又は第
2の実施例と同様である(図9(a)(b)参照)。次
に、コンタクトホール内表面及び開口された金属配線上
にバリアメタル32を形成し、さらにコンタクトホール
内に導体、例えば下層配線であるWと同一材料31を埋
め込んむ。その後、再び、層間絶縁膜91を堆積させる
(図9(c)を参照)。その後前記層間絶縁膜91上に
レジスト92を蒸着させ、このレジスト92をパターニ
ングし、RIEによってコンタクトホールを形成する。
開口後の処理に関しては、前述の実施例と同様である
(図10(d)(e)参照)。以上のようなコンタクト
ホールを何重にも形成するプロセスに関してもコンタク
ト抵抗を高くする要因である酸化膜を除去することがで
きるため抵抗値を低くすることできる。つまり、第1及
び第2 の実施例と同等の効果が得られる。
(3) Third Embodiment A third embodiment will be described with reference to FIG. Insulating film 1
A first wiring layer 2 of tungsten (hereinafter, referred to as W), which is a lower wiring, is formed thereon. An interlayer insulating film 3 is deposited thereon, patterned by a resist 4 on the interlayer insulating film 3, and then a contact hole 5 is formed by RIE. The post-opening process is the same as in the first or second embodiment (see FIGS. 9A and 9B). Next, a barrier metal 32 is formed on the inner surface of the contact hole and on the opened metal wiring, and a conductor, for example, the same material 31 as W, which is a lower wiring, is buried in the contact hole. After that, the interlayer insulating film 91 is deposited again (see FIG. 9C). Thereafter, a resist 92 is deposited on the interlayer insulating film 91, the resist 92 is patterned, and a contact hole is formed by RIE.
The processing after the opening is the same as in the above-described embodiment (see FIGS. 10D and 10E). In the process of forming multiple contact holes as described above, the resistance value can be reduced because the oxide film which is a factor of increasing the contact resistance can be removed. That is, the same effects as those of the first and second embodiments can be obtained.

【0016】(4) 第4の実施例 第4の実施例について図11を用いて説明する。絶縁膜
1上に下層配線であるタングステンシリサイド層(以下
WSiと示す)の第1の配線層2を形成する。その上
に、層間絶縁膜3を堆積させて、レジストによるパター
ニングを層間絶縁膜上に施した後RIEによってコンタ
クトホール5を形成する。開口後のAshing処理に
関しては、第1の実施例又は第2の実施例と同様であ
り、コンタクトホール内にバリアメタルをスパッターを
実施する前希フッ酸(DHS)にて酸化膜を除去する。
次に、コンタクトホール内にバリアメタルとしてTi3
2をデポさせ、さらにコンタクトホール内に導体、例え
ば下層配線であるWと同種材料であるW101を埋め込
む。埋め込まれたW101はCMPにて平坦化される。
この上に、第1 の実施例で説明したコンタクトホールを
形成し、Al101配線を加工する。前述の構造は、メ
モリのワード線構造であり、すなわち、選択トランジス
タのゲートとなる下層の金属配線2と、ワード線の抵抗
を下げるための上層ワード線102からなる構造におい
ても本願発明の適用が考えられる。コンタクト抵抗を高
くする要因であるWOxを除去することができるため抵
抗値を低くすることできる。
(4) Fourth Embodiment A fourth embodiment will be described with reference to FIG. A first wiring layer 2 of a tungsten silicide layer (hereinafter, referred to as WSi) as a lower wiring is formed on an insulating film 1. An interlayer insulating film 3 is deposited thereon, patterned by a resist on the interlayer insulating film, and then a contact hole 5 is formed by RIE. The Ashing process after the opening is the same as in the first or second embodiment, and the oxide film is removed by dilute hydrofluoric acid (DHS) before the barrier metal is sputtered in the contact hole.
Next, Ti3 is used as a barrier metal in the contact hole.
Then, a conductor, for example, W101, which is the same material as W as the lower wiring, is buried in the contact hole. The embedded W101 is planarized by CMP.
On this, the contact hole described in the first embodiment is formed, and Al101 wiring is processed. The above-described structure is a memory word line structure, that is, the present invention can be applied to a structure including a lower metal wire 2 serving as a gate of a select transistor and an upper word line 102 for lowering the resistance of a word line. Conceivable. Since WOx, which is a factor for increasing the contact resistance, can be removed, the resistance value can be reduced.

【0017】尚、本願発明の各実施例のAshing処
理において、WOxが所望の抵抗(Main部分で2オ
ーム)となる様に除去されている場合にはWet処理は
不要であるが、コンタクトボトム境界や金属膜表面に
[O](酸素元素)が含有され、main部分で2オー
ムを超える場合にはわずかな時間のWet処理を行うこ
とによりその抵抗を効果的に下げることが可能となる。
当然、従来のWet処理液よりも少量となることはいう
までもない。
In the Ashing process of each embodiment of the present invention, if WOx is removed to a desired resistance (2 ohms at the main portion), the Wet process is unnecessary, but the contact bottom boundary is not required. In the case where [O] (oxygen element) is contained in the metal film surface and exceeds 2 ohms in the main part, the resistance can be effectively reduced by performing the Wet treatment for a short time.
It goes without saying that the amount is smaller than that of the conventional Wet treatment liquid.

【0018】また、タングステンを用いた金属配線層そ
のものについて説明をしたが、例えば、下層金属配線に
アルミを用いた場合、その層の上層にバリアメタルとし
てTi/TiNが使用されることがある。この場合に
も、コンタクトホール開口時に露出されたバリアメタル
Ti/TiNがO2と反応して酸化膜(TiOx)が成
長する。これについてもAlの上のバリアメタルの掘れ
量(削れ量)を制御でき、最適なバリアメタルが残せる
のであれば本願発明は適用可能であり、低抵抗のコンタ
クト配線を実現することが可能となる。
Although the metal wiring layer itself using tungsten has been described, for example, when aluminum is used for the lower metal wiring, Ti / TiN may be used as a barrier metal in the upper layer of the metal wiring layer. Also in this case, the barrier metal Ti / TiN exposed at the time of opening the contact hole reacts with O2 to grow an oxide film (TiOx). Also in this case, the present invention is applicable as long as the amount of digging (abrasion) of the barrier metal on Al can be controlled and an optimum barrier metal can be left, and a low-resistance contact wiring can be realized. .

【0019】[0019]

【発明の効果】本発明によれば、コンタクトホール形成
後、少なくともフッ素を含むガス条件でAshing処
理またはAshing処理後少なくともフッ素を含むガ
ス条件で化学的にコンタクト底部の第1の金属配線の表
面上に成長する酸化膜を除去することによりコンタクト
抵抗を低下させることが可能となる。
According to the present invention, after the contact hole is formed, the surface of the first metal wiring at the bottom of the contact is chemically formed under a gas condition containing at least fluorine under a gas condition containing at least fluorine under a gas condition containing at least fluorine. The contact resistance can be reduced by removing the oxide film that grows on the substrate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1 の実施形態にかかる半導体装置の
製造方法を示す断面図。
FIG. 1 is a sectional view showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第1 の実施形態にかかる半導体装置の
製造方法を示す断面図。
FIG. 2 is a sectional view showing the method of manufacturing the semiconductor device according to the first embodiment of the present invention.

【図3】本発明の第1 の実施形態にかかる半導体装置を
示す断面図。
FIG. 3 is a sectional view showing the semiconductor device according to the first embodiment of the present invention;

【図4】従来のコンタクト底部表面の含有元素解析結果
を示すグラフ。
FIG. 4 is a graph showing a result of analysis of elements contained in a conventional contact bottom surface.

【図5】本発明のコンタクト底部表面の含有元素解析結
果を示すグラフ。
FIG. 5 is a graph showing the results of elemental analysis of the contact bottom surface according to the present invention.

【図6】CF4添加時間に対するコンタクト抵抗値を示
すグラフ。
FIG. 6 is a graph showing a contact resistance value with respect to a CF4 addition time.

【図7】Wet処理とコンタクト抵抗値との関係を示す
グラフ。
FIG. 7 is a graph showing a relationship between a Wet process and a contact resistance value.

【図8】本発明の第2の実施形態にかかる半導体装置及
びその製造方法を示す断面図。
FIG. 8 is a sectional view showing a semiconductor device and a method for manufacturing the same according to a second embodiment of the present invention.

【図9】本発明の第3の実施形態にかかる半導体装置及
びその製造方法を示す断面図。
FIG. 9 is a sectional view showing a semiconductor device and a method for manufacturing the same according to a third embodiment of the present invention.

【図10】本発明の第3の実施形態にかかる半導体装置
及びその製造方法を示す断面図。
FIG. 10 is a sectional view showing a semiconductor device and a method for manufacturing the same according to a third embodiment of the present invention.

【図11】本発明の第4の実施形態にかかる半導体装置
を示す断面図。
FIG. 11 is a sectional view showing a semiconductor device according to a fourth embodiment of the present invention.

【図12】従来技術に係る半導体装置。FIG. 12 shows a semiconductor device according to a conventional technique.

【図13】従来のAshier処理時間とコンタクト抵
抗値との関係を示すグラフ。
FIG. 13 is a graph showing a relationship between a conventional Ashier processing time and a contact resistance value.

【図14】従来技術のAsher処理後のWet処理時
間とコンタクト抵抗との関係。
FIG. 14 is a graph showing the relationship between the Wet processing time after the Asher processing and the contact resistance according to the related art.

【符号の説明】[Explanation of symbols]

1 絶縁膜 2 第1 の金属配線層 3 層間絶縁膜 4 レジスト 5 コンタクトホール 9 サイドエッジ部 21 酸化膜 22 削れ領域 31 コンタクト層 32 バリアメタル 91 層間絶縁膜 92 レジスト 93 コンタクトホール 101 タングステン 102 アルミニウム 110 コンタクトホール 111 第1 の金属配線層 112 酸化膜 113 コンタクト層 REFERENCE SIGNS LIST 1 insulating film 2 first metal wiring layer 3 interlayer insulating film 4 resist 5 contact hole 9 side edge portion 21 oxide film 22 shaved area 31 contact layer 32 barrier metal 91 interlayer insulating film 92 resist 93 contact hole 101 tungsten 102 aluminum 110 contact Hole 111 first metal wiring layer 112 oxide film 113 contact layer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 第1 の金属配線層と、前記第1 の金属配
線層上に形成された層間絶縁膜と、前記層間絶縁膜上に
形成された第2の金属配線層と、前記第1 の金属配線層
と第2の金属配線層とを接続するためのコンタクトホー
ルと、前記コンタクトホールの下部の前記第1 の金属配
線層の表面に形成され、前記コンタクトホールの底部の
径の寸法より大きい窪み領域と、前記コンタクトホール
の側壁及び前記窪み領域の一部に形成されたバリヤメタ
ルと、前記バリヤメタルを有するコンタクトホール内及
び窪み領域内に埋め込まれたコンタクト層とを有し、前
記コンタクト層は、前記第1 の金属配線と同一材料から
なることを特徴とする半導体装置。
A first metal wiring layer; an interlayer insulating film formed on the first metal wiring layer; a second metal wiring layer formed on the interlayer insulating film; A contact hole for connecting the second metal wiring layer and the second metal wiring layer; and a contact hole formed on the surface of the first metal wiring layer below the contact hole, and having a diameter of a bottom portion of the contact hole. A large depression region, a side wall of the contact hole and a barrier metal formed on a part of the depression region, and a contact layer having the barrier metal and a contact layer embedded in the depression region. A semiconductor device made of the same material as the first metal wiring.
【請求項2】 多層配線層を有する半導体装置の製造方
法において、第1 の金属配線層を形成する工程と、前記
第1 の金属配線層上に層間絶縁膜を形成する工程と、前
記層間絶縁膜上にレジストをパターニングし、当該レジ
ストを使用してコンタクトホールを形成する工程と、O
2単ガスによるプラズマ雰囲気中で前記レジストを除去
する第1 のAshing工程と、第1 のAshing工
程後、O2にフッ素系ガスを添加したプラズマ雰囲気中
で、残存するレジスト及び前記コンタクトホールの底面
に形成された第1 の金属配線上の酸化膜を除去する第2
のAshing工程と、を有し、前記Ashing工程
が2つのステップからなることを特徴とする半導体装置
の製造方法。
2. A method of manufacturing a semiconductor device having a multi-layer wiring layer, comprising: forming a first metal wiring layer; forming an interlayer insulating film on the first metal wiring layer; Patterning a resist on the film and forming a contact hole using the resist;
(2) A first Ashing step of removing the resist in a plasma atmosphere with a single gas, and after the first Ashing step, the remaining resist and the bottom of the contact hole are removed in a plasma atmosphere in which a fluorine-based gas is added to O2. The second step of removing the oxide film on the first metal wiring formed
And a method of manufacturing a semiconductor device, wherein the Ashing step comprises two steps.
【請求項3】 多層配線層を有する半導体装置の製造方
法において、第1 の金属配線層を形成する工程と、前記
第1 の金属配線層上に層間絶縁膜を形成する工程と、前
記層間絶縁膜上にレジストをパターニングし、当該レジ
ストを使用してコンタクトホールを形成する工程と、O
2単ガスによるプラズマ雰囲気中で前記レジストを除去
する第1 のAshing工程と、前記第1 のAshin
g工程後、フッ素系ガスにて化学的に前記コンタクトホ
ールの底面に形成された第1 の金属配線上の酸化膜を除
去する第2 のAshing工程と、を有し、前記Ash
ing工程が2つのステップからなることを特徴とする
半導体装置の製造方法。
3. A method of manufacturing a semiconductor device having a multilayer wiring layer, comprising: forming a first metal wiring layer; forming an interlayer insulating film on the first metal wiring layer; Patterning a resist on the film and forming a contact hole using the resist;
(2) a first Ashing step of removing the resist in a plasma atmosphere using a single gas; and a first Ashin step.
after the step g, a second Ashing step of chemically removing the oxide film on the first metal wiring formed on the bottom surface of the contact hole with a fluorine-based gas;
A method for manufacturing a semiconductor device, wherein the ing step comprises two steps.
【請求項4】 前記レジスト及び前記コンタクトホール
の底面で成長した第1の金属配線上の酸化膜を除去した
後、前記コンタクトホール内に第1 の金属配線層と同一
材料にてコンタクト層を形成する工程とを有することを
特徴とする請求項2項及び3項記載の半導体装置の製造
方法。
4. After removing an oxide film on the first metal wiring grown on the bottom surface of the resist and the contact hole, a contact layer is formed in the contact hole with the same material as the first metal wiring layer. 4. The method for manufacturing a semiconductor device according to claim 2, further comprising the step of:
JP33518597A 1997-12-05 1997-12-05 Semiconductor device and manufacture thereof Pending JPH11168140A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33518597A JPH11168140A (en) 1997-12-05 1997-12-05 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33518597A JPH11168140A (en) 1997-12-05 1997-12-05 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH11168140A true JPH11168140A (en) 1999-06-22

Family

ID=18285719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33518597A Pending JPH11168140A (en) 1997-12-05 1997-12-05 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH11168140A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134611A (en) * 2000-10-25 2002-05-10 Sony Corp Method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134611A (en) * 2000-10-25 2002-05-10 Sony Corp Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US5726100A (en) Method of forming contact vias and interconnect channels in a dielectric layer stack with a single mask
US6177347B1 (en) In-situ cleaning process for Cu metallization
US5786272A (en) Metallization over tungsten plugs
US5534462A (en) Method for forming a plug and semiconductor device having the same
JP2685253B2 (en) Method for forming an electrical interconnect in a silicon semiconductor device
US8030205B2 (en) Method for fabricating semiconductor device with metal line
JP2003100871A (en) DOUBLE HARD MASK METHOD FOR FORMING COPPER/LOW-k WIRING
JPH06140396A (en) Semiconductor device and manufacture thereof
US5961791A (en) Process for fabricating a semiconductor device
US5985751A (en) Process for fabricating interconnection of semiconductor device
EP0504984B1 (en) Method of making a connection on a semiconductor device
US6759324B1 (en) Method of forming a low resistance contact to underlying aluminum interconnect by depositing titanium in a via opening and reacting the titanium with the aluminum
US5420076A (en) Method of forming a contact for multi-level interconnects in an integrated circuit
US5904561A (en) Method for forming a barrier metal film with conformal step coverage in a semiconductor intergrated circuit
JPH11168140A (en) Semiconductor device and manufacture thereof
JPH113892A (en) Manufacture of semiconductor device
JPH11274299A (en) Method of forming wiring
US6376364B1 (en) Method of fabricating semiconductor device
US6103633A (en) Method for cleaning metal precipitates in semiconductor processes
JPH11284068A (en) Semiconductor device and manufacture thereof
JP2002158213A (en) Method of manufacturing semiconductor device
US6214742B1 (en) Post-via tin removal for via resistance improvement
JPH11354466A (en) Method for forming contact point on semiconductor substrate provided with opening for contact point
JPH06132404A (en) Method for multilayer interconnection of semiconductor
KR100505059B1 (en) Method of removing oxide film in salicide process