JPH11162184A - Data writing method for a semiconductor memory - Google Patents

Data writing method for a semiconductor memory

Info

Publication number
JPH11162184A
JPH11162184A JP32996597A JP32996597A JPH11162184A JP H11162184 A JPH11162184 A JP H11162184A JP 32996597 A JP32996597 A JP 32996597A JP 32996597 A JP32996597 A JP 32996597A JP H11162184 A JPH11162184 A JP H11162184A
Authority
JP
Japan
Prior art keywords
data
writing
pulse
retry
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32996597A
Other languages
Japanese (ja)
Inventor
Kazuhiro Takeshita
Satoshi Yabuta
和宏 竹下
聡 薮田
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd, 松下電器産業株式会社 filed Critical Matsushita Electric Ind Co Ltd
Priority to JP32996597A priority Critical patent/JPH11162184A/en
Publication of JPH11162184A publication Critical patent/JPH11162184A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To reduce the number of re-try writing operations and a data writing time by varying widths of a fundamental pulse and a re-try pulse at writing in accordance with the number of re-try generations.
SOLUTION: At data writing for a flash EEPROM 21, after setting a width of an initial writing pulse and providing the writing pulse via a mode setting section 23, a readout mode is set by the mode setting section 23 and an address data set by an address setting section 25 is read out, so that a control section 26 compares the writing date with the readout data. When a re-try generates, the width of the writing pulse is set at a different value, and the similar operations are repeated until both data coincide with each other. Then, a writing address is compared with a stop address, and a width of a fundamental pulse is varied depending on whether or not the re-try has generated. An address to be written is set as a next address, and the re-try generating condition is reset. The above operations are repeated until the writing address goes beyond the stop address.
COPYRIGHT: (C)1999,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、フラッシュEEP BACKGROUND OF THE INVENTION The present invention is, flash EEP
ROM等の半導体メモリのメモリセルへの書き込み方法に関するものである。 It relates a method of writing to a memory cell of a semiconductor memory such as a ROM.

【0002】 [0002]

【従来の技術】まず、フラッシュEEPROMへのデータ書き込みを行う回路構成を図を用いて説明する。 BACKGROUND ART First, it will be described with reference to FIG circuitry for writing data to the flash EEPROM. 図7 Figure 7
において、20はデータ書き込み時の書き込み印加電圧、21はフラッシュEEPROM、22はフラッシュEEPROM21を構成するメモリセル、23は書き込み/読み出しモードの設定とフラッシュEEPROM2 In, 20 write voltages applied at the time of data writing, 21 flash EEPROM, 22 memory cells constituting the flash EEPROM 21, 23 is a write / read mode settings and flash EEPROM2
1に対してのパルス印加を行うモード設定部、24はデータ設定/読み出し部、25はメモリセル22を選択するアドレスを示すアドレス設定部、26はフラッシュE Mode setting unit which performs pulse application to one, 24 data setting / reading unit, 25 an address setting portion indicating an address that selects the memory cell 22, 26 is flush E
EPROM21に対する書き込みを制御するためのコントロール部である。 A control unit for controlling the writing to EPROM 21. 図7におけるモード設定部23はコントロールレジスタ、データ設定/読み出し部24はデータレジスタ、アドレス設定部25はアドレスレジスタでそれぞれ構成されている。 Mode setting unit 23 control registers in FIG. 7, the data setting / reading unit 24 is a data register, an address setting unit 25 is constituted respectively by the address register.

【0003】次に、従来のフラッシュEEPROM21 [0003] Next, conventional flash EEPROM21
へのデータ書き込み処理の流れについて図を用いて説明する。 It will be described with reference to FIG flow of data writing to.

【0004】図8は従来例のフラッシュEEPROM2 [0004] FIG. 8 is a conventional example flash of EEPROM2
1へのデータ書き込み時のフローチャートである。 Is a flowchart of when writing data to 1. 図8 Figure 8
において、S1は書き込み開始アドレスの設定処理、S In, S1 is set processing of a write start address, S
2は書き込み基本パルスの設定処理、S3はフラッシュEEPROM21へのデータ書き込み処理、S4はフラッシュEEPROM21からのデータ読み出し処理、S 2 setting processing of the write basic pulse, S3 is the process of writing data to the flash EEPROM 21, S4 is data read process from the flash EEPROM 21, S
5は書き込みデータと読み出しデータとの比較処理、S 5 process of comparison between write data and read data, S
6は書き込みアドレスと終了アドレスとの比較処理、S 6 comparison process and end address and the write address, S
10は書き込みアドレスの更新処理、S13はリトライパルスの設定処理である。 10 update processing of the write address, S13 is a process of setting the retry pulse.

【0005】従来例において、フラッシュEEPROM [0005] In the conventional example, a flash EEPROM
21へのデータ書き込み時には、上記の処理を繰り返して行っている。 At the time of writing data into 21, it is performed by repeating the above process. なお、書き込み時の基本パルスおよびリトライパルスのパルス幅はそれぞれ固定されたものである。 The pulse width of the fundamental pulse and retries the pulse for writing are those that are fixed respectively. 以下にこれらの処理について具体的に説明する。 Specifically describe these processes below.

【0006】第1に、フラッシュEEPROM21へのデータ書き込み処理S3について説明する。 [0006] First, a description will be given of a data writing process S3 in the flash EEPROM 21. フラッシュEEPROM21へのデータ書き込み処理S3では、まず、コントロール部26により、フラッシュEEPRO In the data writing process S3 in the flash EEPROM 21, first, the control unit 26, a flash EEPRO
M21を制御するモード設定部23に書き込みモードが設定され、書き込みを行うメモリセル22のアドレスがアドレス設定部25に、書き込むデータがデータ設定/ The mode setting unit 23 for controlling the M21 write mode is set, the address is the address setting unit 25 of the memory cell 22 to be written, write data is data setting /
読み出し部24にそれぞれ設定される。 They are respectively set to the read section 24. この状態で、コントロール部26により、フラッシュEEPROM21 In this state, the control unit 26, a flash EEPROM21
に対して、モード設定部23を介して書き込みパルスが与えられると、フラッシュEEPROM21のメモリセル22に対して、書き込み印加電圧が加わり、データ書き込みが行われる。 Respect, when the writing pulse is applied via the mode setting unit 23, the memory cell 22 of the flash EEPROM 21, joined by a write voltage applied, the data is written.

【0007】第2に、フラッシュEEPROM21からのデータ読み出し処理S4について説明する。 [0007] Second, a description will be given of a data read process S4 from the flash EEPROM 21. フラッシュEEPROM21からのデータ読み出し処理S4はフラッシュEEPROM21へのデータ書き込み処理S3 Data write processing of the data read process S4 from the flash EEPROM 21 to the flash EEPROM 21 S3
に続いて行われる。 It is subsequently carried out in. フラッシュEEPROM21からのデータ読み出し処理S4では、まず、コントロール部2 In data read processing S4 from the flash EEPROM 21, first, the control unit 2
6により、フラッシュEEPROM21を制御するモード設定部23に読み出しモードが設定され、読み出すアドレスがアドレス設定部25に設定される。 By 6, the read mode is set in the mode setting unit 23 for controlling the flash EEPROM 21, the address to be read is set in the address setting unit 25. この状態で、データ設定/読み出し部24にデータを読み出すことによりフラッシュEEPROM21のデータを取り出すことができる。 In this state, it is possible to retrieve the data of the flash EEPROM21 by reading the data in the data setting / reading unit 24.

【0008】第3に、書き込みデータと読み出しデータとの比較処理S5について説明する。 Thirdly, it described comparison process S5 in the write data and read data. 書き込みデータと読み出しデータとの比較処理S5は、フラッシュEEP Comparison S5 in the write data and read data, flash EEP
ROM21からのデータ読み出し処理S4に続いて行われる。 It performed following the data read process S4 from ROM 21. 書き込みデータと読み出しデータとの比較処理S Comparison S between the write data and read data
5では、フラッシュEEPROM21へのデータ書き込み処理S3で書き込んだデータとフラッシュEEPRO In 5, data and flash EEPRO written in the data writing process S3 to flash EEPROM21
M21からのデータ読み出し処理S4で読み出したデータとを比較する。 Comparing the data read in the data reading processing S4 from M21.

【0009】書き込んだデータと読み出したデータとが一致している場合は、当該のメモリセル22に対してのデータ書き込みが正常に終了していることになる。 [0009] If the data read and data written are coincident, the data writing with respect to the memory cell 22 has been completed successfully. この場合は、書き込みアドレスの更新処理S10でアドレスを次のメモリセルのアドレスに設定し、当該のメモリセル22に対する処理を終了する。 In this case, the address update processing S10 in the write address is set to the address of the next memory cell ends the processing for the memory cell 22.

【0010】書き込んだデータと読み出したデータとが一致していない場合は、正常にデータ書き込みが終了していないため、リトライ処理としてリトライパルスの設定処理S13で書き込みパルスをリトライパルスに変更し、再度同じデータを書き込む。 [0010] In the case where the data read and data written does not match, because the normal data writing is not completed, change the write pulse in the setting process S13 of retry pulse as retry processing to retry pulse, again write the same data.

【0011】このように、一つのメモリセル22に対し正常にデータ書き込みが終了するまでリトライ処理を繰り返す。 [0011] Thus, repeated retry processing until normal data write is completed with respect to one memory cell 22.

【0012】1つのメモリセルに対する書き込みが終了すると、書き込みアドレスを次のメモリセルのアドレスに設定し、順次、各メモリセルに対する書き込みが行われる。 [0012] writes to one memory cell is completed, it sets the write address to the address of the next memory cell, sequentially writing to each memory cell.

【0013】最終的に、全てのメモリセル22に対しての書き込みが終了すると、書き込みアドレスと終了アドレスとの比較処理S6において、書き込みアドレスと終了アドレスとが一致し、全ての処理が終了する。 [0013] Finally, when the writing of all the memory cells 22 is terminated, the comparison process S6 of the end address and the write address, match the end address and the write address, all processing is terminated.

【0014】次に、図8のフローチャートにしたがってデータ書き込みを行った場合、フラッシュEEPROM [0014] Next, when the data writing was performed according to the flowchart of FIG. 8, a flash EEPROM
21の1つのメモリセル22に対するデータ書き込みが終了するまでの時間について図を用いて説明する。 21 writing data in the one memory cell 22 of the will be described with reference to the drawings time to complete.

【0015】図9は従来例のデータ書き込み時のタイミングチャートである。 [0015] FIG. 9 is a timing chart when data is written in the conventional example. 図9において、27は書き込み処理期間(1μsec)、28は読み出し処理期間、29 9, the write processing period 27 (1 .mu.sec), 28 is read processing period, 29
は書き込み処理期間(10μsec)である。 Is the writing processing period (10μsec). 例えば、 For example,
合計10μsecの書き込み処理期間で書き込みが終了するメモリセルの書き込み処理において、1μsecの書き込みパルスを繰り返し与えて書き込みを行った場合(a)は、書き込み処理期間27を10回と読み出し処理期間28を10回行って書き込みが終了する。 In the writing process of the memory cells written by the writing processing period a total of 10μsec is completed, if data is written by applying repeatedly a write pulse of 1 .mu.sec (a), the write processing period 27 10 times and read processing period 28 10 writing is completed go round.

【0016】 [0016]

【発明が解決しようとする課題】しかしながら、上記した様な従来のデータ書き込み方式では、フラッシュEE The object of the invention is to be Solved However, in the conventional data write method, such as described above, flash EE
PROM21の各メモリセル22に対するデータ書き込み処理において、書き込みの基本パルス及びリトライパルスはそれぞれ固定されたパルス幅であり、書き込みパルスとして基本パルスを与えた後に、1回で書き込みが終了しなかった場合に、データ読み出し処理及びリトライパルスによる再度の書き込み処理が多く発生する、という問題点があった。 In the data write process for each memory cell 22 of the PROM 21, are each basic pulse and retries pulses fixed pulse width of the write, after giving the basic pulse as the write pulse, when the writing is not completed in one writing process again by the data read processing and the retry pulses frequently occur, there is a problem that.

【0017】例えば、図9の(b)に示すように、書き込み処理期間において、10μsecのパルス幅のパルスを1回与えると、正常にデータが書き込めているため、データ読み出し処理期間28は1回で終了する。 [0017] For example, as shown in (b) of FIG. 9, in the write processing period, when given once a pulse of the pulse width of 10 .mu.sec, for normal data is written, data read processing period 28 once in the end. 同じメモリセルに対する書き込み処理で(a)と(b)とを比較した場合、(a)の場合はデータ読み出し処理期間28が(b)の場合に比べて10倍長くかかることになる。 When comparing with the write processing (a) and (b) for the same memory cell, it takes 10 times longer than when the data read processing period 28 is (b) in the case of (a). すなわち、(a)の場合はデータ読み出し処理回数の時間差30の時間分、(b)の場合よりも書き込みが終了するまでの時間が長くなる。 In other words, time of the time difference 30 of the data read processing count, the time until the writing is completed than in (b) becomes longer in the case of (a).

【0018】さらに、フラッシュEEPROM21のメモリセル単体毎の書き込み時間のバラツキについて図を用いて説明する。 Furthermore, it will be described with reference to the drawings variations in the writing time for each single memory cell of the flash EEPROM 21. 図10はフラッシュEEPROMの書き込み時間特性分布図であり、横軸は、メモリセルに対する書き込み時間、たて軸は、各書き込み時間毎のメモリセルの出現個数を示す。 Figure 10 is a write time characteristic distribution diagram of a flash EEPROM, the horizontal axis is writing to the memory cell time, the vertical axis indicates the number of occurrences of the memory cells for each write time. メモリセル単体毎の書き込み時間については、書き込み時間特性31は、図に表される様に、正規分布をとり、バラツキがある。 The write time for each single memory cell, the write time characteristic 31, as represented in figure takes a normal distribution, there are variations.

【0019】さらにまた、フラッシュEEPROM21 [0019] In addition, flash EEPROM21
のメモリセル単体毎の書き込み時間は、データ書き込み時の印加電圧,データ書き込み時の温度,フラッシュE Writing each single memory cell of time, the applied voltage at the time of data writing, the temperature at the time of data writing, the flash E
EPROM製造時の書き込み特性等によってもバラツキが生じるものである。 In which variations occur also by writing characteristics at the time of EPROM manufacturing or the like. 図11はデータ書き込み時の印加電圧等により、さらに書き込み時間にバラツキが生じた場合のフラッシュEEPROM21の書き込み時間特性分布図である。 11 by an applied voltage or the like at the time of data writing, a write time characteristic distribution diagram of a flash EEPROM21 when variation occurs in the further write time. 図11に示す様に、書き込み時間特性3 As shown in FIG. 11, the writing time characteristic 3
2及び書き込み時間特性33は図10に示した書き込み時間特性31と比較してさらに分布が異なるものとなる。 2 and write time characteristic 33 becomes more and distributions different as compared with the writing time characteristic 31 shown in FIG. 10.

【0020】この様に、従来のデータ書き込み方法では、書き込み処理で基本パルス及びリトライパルスを固定値で書き込むため、書き込み時間特性の違いにより、 [0020] Thus, in the conventional data writing method, for writing a fixed value the basic pulse and retry pulses in the write process, due to differences in the writing time characteristic,
リトライが多く発生したり、また逆に、実際に必要な書き込み時間よりも長いパルス幅の書き込みパルスを与えて余分な書き込み時間を与えることになるものであった。 Retry number or occurs, and conversely, were those given a write pulse of the pulse width longer than actually required write time will provide an extra writing time. このため、フラッシュEEPROM21のメモリセル22にデータを書き込むための書き込み時間が効率よく与えられないという課題があった。 Therefore, write time for writing data into memory cell 22 of the flash EEPROM21 is a problem that not given efficiently.

【0021】 [0021]

【課題を解決するための手段】上記課題を解決するために、本発明のデータ書き込み方法は、各メモリセルに対するリトライパルスによる書き込みの発生の有無、及びリトライパルスによる書き込みが発生している場合はその回数に応じて、次に書き込みを行うメモリセルに対する基本パルス及びリトライパルスのパルス幅を変更するデータ書き込み方法を提供するものである。 In order to solve the above problems SUMMARY OF THE INVENTION The data writing method of the present invention, occurrence of writing by retry pulse to each memory cell, and if the writing by the retry pulses are generated depending on the number of times, there is provided a data writing method of changing the pulse width of the fundamental pulse and retry pulse to the next memory cell to be written.

【0022】この様なデータ書き込み方法により、各メモリセルに対してのデータ書き込み時間を、従来例に比較して短縮することが可能となる。 [0022] By such a data writing method, data writing time for each memory cell, it is possible to shorten as compared to the prior art.

【0023】 [0023]

【発明の実施の形態】以下、図面を参照して、本発明に係る実施形態について説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, with reference to the accompanying drawings, embodiments will be described according to the present invention. なお、データ書き込みを行うフラッシュEEPROM21の回路構成については、従来例において図7にて説明したものと同じであるので説明を省略する。 Note that the circuit configuration of the flash EEPROM21 writing data is omitted are the same as those described in the conventional example in FIG.

【0024】また、本発明の実施形態においては、半導体メモリであるフラッシュEEPROM21のメモリセル22に対する書き込み時のリトライパルスのパルス幅は基本パルスのパルス幅よりも狭いものである。 Further, in the embodiment of the present invention, the pulse width of the retry pulses during writing to memory cell 22 of the flash EEPROM21 is a semiconductor memory is narrower than the pulse width of the fundamental pulse.

【0025】(第1の実施形態)図1は、本発明の第1 [0025] (First Embodiment) FIG. 1 is a first aspect of the present invention
の実施形態における、フラッシュEEPROM21へのデータ書き込み時のフローチャートである。 In embodiments, a flowchart when data is written to the flash EEPROM 21. 図1において、S1は書き込み開始アドレスの設定処理、S2は書き込み基本パルスの設定処理、S3はフラッシュEEP In Figure 1, S1 is set processing of a write start address, S2 is set processing of a write basic pulse, S3 flash EEP
ROM21へのデータ書き込み処理、S4はフラッシュEEPROM21からのデータ読み出し処理、S5は書き込みデータと読み出しデータとの比較処理、S6は書き込みアドレスと終了アドレスとの比較処理、S7はリトライ発生状態の判断処理、S8は基本パルスの減算更新処理、S9は基本パルスの加算更新処理、S10は書き込みアドレスの更新処理、S11はリトライ無し登録処理、S12はリトライ有り登録処理、S13はリトライパルスの設定処理である。 Writing data to the ROM 21, S4 is data read process from the flash EEPROM 21, S5 comparison processing between the write data and read data, S6 the comparison process between the end address and the write address, S7 is the determination processing of the retry occurrence, S8, subtraction update processing of the basic pulse, S9 is the addition process of updating the basic pulse, S10 is update processing of the write address, S11 is no retry the registration process, S12 is retried there registration process, S13 is a process of setting the retry pulse.

【0026】本実施形態に係るフラッシュEEPROM [0026] The flash EEPROM according to an embodiment of the present invention
21へのデータ書き込み方法では、上記の処理を繰り返し行っている。 The method of writing data into 21 repeatedly performs the above processing.

【0027】次に、従来例との違いについて以下に説明する。 Next, it will be described below about the difference between the conventional example. 従来例のデータ書き込み方法は、当該書き込みを行うメモリセルに対してリトライパルスによる書き込みが発生した場合であっても、次のメモリセルに対して書き込みを行う際に、基本パルスのパルス幅を変更するものではなかった。 Data writing method in the conventional example, even if the writing by the retry pulse to the memory cell for the write occurs, when writing to the next memory cell, changing the pulse width of the fundamental pulse It was not intended to. これに対して、本実施形態に係るデータ書き込み方法は、リトライパルスによる書き込みが発生しなかった場合には、基本パルスのパルス幅を狭くするものである。 In contrast, a data write method according to this embodiment, if the writing by the retry pulse has not been generated, is to narrow the pulse width of the fundamental pulse. また、本実施形態に係るデータ書き込み方法は、リトライパルスによる書き込みが発生した場合には、基本パルスのパルス幅を広くするものである。 The data writing method according to the present embodiment, when writing by retry pulse has occurred is to widen the pulse width of the fundamental pulse. 以下にこれらの処理について具体的に説明する。 Specifically describe these processes below.

【0028】フラッシュEEPROM21へのデータ書き込みを行う際は、まず書き込み開始アドレス設定処理S1にてデータ書き込みの開始アドレスを設定し、次に書き込み基本パルス設定処理S2でメモリセルに与える書き込み初回のパルス幅を設定する。 [0028] When writing data to the flash EEPROM21 sets the start address of data writing at first write start address setting process S1, the write initial next given in writing the basic pulse setting process S2 to the memory cell pulse width to set. そして、フラッシュEEPROMへのデータ書き込み処理S3にてモード設定部23に書き込みモード、データ設定/読み出し部24に書き込みデータ、アドレス設定部25に対象とするメモリセル22のアドレスを設定し、モード設定部2 Then, the write mode the mode setting unit 23 by the data writing process S3 in the flash EEPROM, write the data setting / reading unit 24 data, it sets the address of the memory cell 22 of interest in the address setting unit 25, the mode setting unit 2
3を介してフラッシュEEPROM21に書き込みパルスを与える。 3 through the give the write pulse to flash EEPROM21.

【0029】フラッシュEEPROM21からのデータ読み出し処理S4では、モード設定部23に読み出しモードを設定し、アドレス設定部25に対象メモリセル2 [0029] In the data read processing S4 from the flash EEPROM 21, and sets the read mode to the mode setting unit 23, target memory cells in the address setting unit 25 2
2のアドレスを設定し、データ設定/読み出し部24を介してデータを読み出す。 Set the second address, it reads the data via the data setting / reading unit 24. 書き込みデータと読み出しデータの比較処理S5では、書き込んだデータと読み出したデータとを比較する。 Comparative step S5 of write data and read data, and compares the data read with the written data.

【0030】書き込みデータと読み出しデータの比較処理S5で、書き込んだデータと読み出したデータとが一致していない場合は、リトライ有り登録処理S12でリトライが発生したことを登録する。 [0030] In the comparison process S5 in writing data and reading data, if the data read and written data does not match, registers that retry there retry the registration process S12 is generated.

【0031】その後、リトライパルス設定処理S13でリトライ時の書き込みパルスを設定し、再度フラッシュEEPROM21へのデータ書き込み処理S3を行い、 [0031] Then, set the write pulse at the time of retry retry pulse setting process S13, it performs a data writing process S3 to flash EEPROM21 again,
書き込みデータと読み出しデータの比較処理S5で、書き込んだデータと読み出したデータとが一致するまで繰り返し、書き込みを行う。 In comparison step S5 of write data and read data is repeated until the data read and written data coincides writes.

【0032】書き込みデータと読み出しデータの比較処理S5で、書き込んだデータと読み出したデータとが一致している場合、書き込みアドレスと終了アドレスとの比較処理S6を行う。 [0032] In the comparison process S5 in write data and read data, when the data read and written data matches, the comparison process is performed S6 in the write address and the end address.

【0033】書き込みアドレスが終了アドレスを越えていない時は、リトライ発生状態の判断処理S7でデータ書き込み対象メモリセルへのデータ書き込み処理でリトライが発生したかの判断を行う。 [0033] When the write address does not exceed the end address, it performs the or retry in the determination processing S7 retry generation state in the data write process to the data writing target memory cell occurs determined.

【0034】リトライが発生していた場合は、基本パルス加算更新処理S9で基本パルスのパルス幅を広くする。 [0034] If the retry has been generated, to increase the pulse width of the fundamental pulse in the basic pulse adding updating process S9.

【0035】また、リトライが発生していない場合は基本パルス減算更新処理S8で基本パルスのパルス幅を狭くし、次アドレスの基本パルスとする。 Further, retry is to narrow the pulse width of the fundamental pulse when not occur in the basic pulse subtraction update process S8, the basic pulse of the next address.

【0036】基本パルスの更新終了後は、書き込みアドレスの更新処理S10で書き込み対象アドレスを次アドレスに設定し、リトライ無し登録処理S11でリトライ発生状態をリセットする。 The basic pulse updated after completion of the write target address update process S10 in the write address is set to the next address, and resets the retry occurrence retry without registration processing S11.

【0037】この様な動作を、書き込みアドレスと終了アドレスの比較処理S6で書き込みアドレスが終了アドレスを越えるまで行う。 [0037] carried out until such a operation, the write address in the comparison process S6 of the write address and end address exceeds the end address.

【0038】(第2の実施形態)まず、第1の実施形態に係るデータ書き込み方法との違いについて以下に説明する。 [0038] (Second Embodiment) First, described below about the difference between the data writing method according to the first embodiment. 先に述べた様に、第1の実施形態に係るデータ書き込み方法は、リトライパルスによる書き込みの有無に応じて、次のメモリセルに対して書き込みを行う際に基本パルスのパルス幅を変更するものであった。 As mentioned earlier, those data writing method according to the first embodiment, in response to the presence or absence of writing by retry pulse, changing the pulse width of the fundamental pulse when writing to the next memory cell Met. これに対して、本実施形態に係るデータ書き込み方法は、リトライパルスによる書き込みが発生した場合、リトライ回数が1回である時はリトライパルスのパルス幅を狭くするものである。 In contrast, the data writing method according to the present embodiment, if the writing by the retry pulse has occurred, when the number of retries is once is to narrow the pulse width of the retry pulse. また、本実施形態に係るデータ書き込み方法は、リトライ回数が2回以上である時はリトライパルスのパルス幅を広くするものである。 The data writing method according to the present embodiment, when the retry count is equal to or greater than 2 times is to widen the pulse width of the retry pulse. 以下に本実施形態について詳しく説明する。 It will be described in detail the embodiment below.

【0039】図2は、本発明の第2の実施形態における、フラッシュEEPROM21へのデータ書き込み時のフローチャートである。 [0039] Figure 2, in the second embodiment of the present invention, is a flowchart of the time of writing data to the flash EEPROM 21. 図2において、S1は書き込み開始アドレスの設定処理、S2は書き込み基本パルスの設定処理、S3はフラッシュEEPROMへのデータ書き込み処理、S4はフラッシュEEPROMからのデータ読み出し処理、S5は書き込みデータと読み出しデータとの比較処理、S6は書き込みアドレスと終了アドレスとの比較処理、S7はリトライ発生状態の判断処理、S10は書き込みアドレスの更新処理、S11はリトライ無し登録処理、S12はリトライ有り登録処理、 In FIG. 2, S1 is set processing of a write start address, S2 is set processing of a write basic pulse, S3 is the process of writing data to the flash EEPROM, S4 are data read process from the flash EEPROM, S5-write data and read data comparison, S6 the comparison process between the end address and the write address, S7 is the determination processing of the retry occurrence, S10 is update processing of the write address, S11 is retried without registration processing, S12 is retried there registration processing,
S16はリトライカウントの初期化処理、S18はリトライ回数カウント処理、S13はリトライパルスの設定処理、S34はリトライ発生回数の判断処理、S14はリトライパルスの減算更新処理、S15はリトライパルスの加算更新処理である。 S16, initialization of the retry count, S18 is the number of retries count processing, S13 is set retry processing pulses, S34 is the determination processing of the retry number of occurrences, S14 subtraction updating retry pulse, S15 is added updating retry pulse it is. 本実施形態に係るフラッシュEEPROMへのデータ書き込み方法では、上記の処理を繰り返し行っている。 The method of writing data to the flash EEPROM according to this embodiment repeatedly performs the above processing.

【0040】フラッシュEEPROM21へのデータ書き込みを行う際は、まず書き込み開始アドレスの設定処理S1にてデータ書き込みの開始アドレスを設定し、次にリトライカウント初期化処理S16でリトライカウント値を0にし、書き込み基本パルスの設定処理S2でメモリセルに与える初回のパルス幅を設定する。 [0040] When writing data to the flash EEPROM21 sets the start address of data writing at first writing start address setting processing S1, the retry count value to 0 then the retry count initialization process S16, writing in setting process S2 of the basic pulse sets the initial pulse width applied to the memory cell. そして、 And,
フラッシュEEPROMへのデータ書き込み処理S3にてモード設定部23に書き込みモード、データ設定/読み出し部24に書き込みデータを設定し、アドレス設定部25に対象メモリセル22のアドレスを設定し、モード設定部23を介してフラッシュEEPROM21に書き込みパルスを与える。 The write mode the mode setting unit 23 by the data writing process S3 in the flash EEPROM, set the write data to the data setting / reading unit 24, sets the address of the target memory cell 22 in the address setting unit 25, the mode setting unit 23 give a writing pulse to flash EEPROM21 through.

【0041】フラッシュEEPROMからのデータ読み出し処理S4では、モード設定部23に読み出しモードを設定し、アドレス設定部25に対象とするメモリセル22のアドレスを設定し、データ設定/読み出し部24 [0041] In the data read processing S4 from the flash EEPROM, and sets the read mode to the mode setting unit 23 sets the address of the memory cell 22 of interest in the address setting unit 25, the data setting / reading unit 24
を介してデータを読み出す。 It reads out the data through. 書き込みデータと読み出しデータの比較処理S5では、書き込みを行ったデータと読み出したデータとを比較する。 Comparative step S5 of write data and read data, and compares the read data and has been written data.

【0042】書き込みデータと読み出しデータの比較処理S5で、書き込んだデータと読み出したデータとが一致していない場合、リトライ有り登録処理S12でリトライが発生したことを登録し、リトライ回数カウント処理S18でリトライ回数をカウントする。 [0042] In the comparison process S5 of write data and read data, when the data read and written data does not match, registers the retry there retry the registration process S12 occurs, the retry count counting processing S18 to count the number of retries.

【0043】その後、リトライパルスの設定処理S13 [0043] After that, the retry pulse setting process S13
でリトライ時の書き込みパルスを設定し、再度フラッシュEEPROM21へのデータ書き込み処理S3を行い、書き込みデータと読み出しデータの比較処理S5 In setting the write pulse at the time of retry, performs data writing processing S3 in the flash EEPROM21 again, comparison processing of the write data and read data S5
で、書き込んだデータと読み出したデータとが一致するまで繰り返し、書き込みを行う。 In, repeated until the data read out the written data matches writes.

【0044】書き込みデータと読み出しデータの比較処理S5で、書き込んだデータと読み出したデータとが一致している場合、書き込みアドレスと終了アドレスとの比較処理S6を行う。 [0044] In the comparison process S5 of write data and read data, when the data read and written data matches, the comparison process is performed S6 the write address and the end address.

【0045】書き込みアドレスが終了アドレスを越えていない時は、リトライ発生状態の判断処理S7でデータ書き込み対象メモリセルへのデータ書き込み処理でリトライが発生したかの判断を行う。 [0045] When the write address does not exceed the end address, it performs whether retry at decision step S7 retry generation state in the data write process to the data writing target memory cell occurs determined.

【0046】リトライが発生していた場合は、リトライ発生回数の判断処理S34を行う。 [0046] If the retry has been generated, a determination processing S34 of the retry number of occurrences.

【0047】リトライ回数が1回である時は、リトライパルスの減算更新処理S14でリトライパルスのパルス幅を狭くする。 [0047] When the number of retries is once, to narrow the pulse width of the retry pulse subtraction update process S14 in retry pulse.

【0048】また、リトライ回数が2回以上である時は、リトライパルスの加算更新処理S15でリトライパルスのパルス幅を広くする。 [0048] Further, when the retry count is equal to or more than 2 times, to increase the pulse width of the retry pulses in the addition update process S15 in retry pulse.

【0049】リトライパルスの更新終了後は、書き込みアドレスの更新処理S10で書き込み対象アドレスを次アドレスに設定し、リトライ無し登録処理S11でリトライ発生状態をリセットする。 The retry pulse updated after completion of the write target address update process S10 in the write address is set to the next address, and resets the retry occurrence retry without registration processing S11.

【0050】この様な動作を書き込みアドレスと終了アドレスの比較処理S6で書き込みアドレスが終了アドレスを越えるまで行う。 [0050] carried out until the write address in the comparison process S6 of the end address address writing such a behavior is more than the end address.

【0051】(第3の実施形態)図3は、本発明の第3 [0051] FIG. 3 (Third Embodiment) A third invention
の実施形態におけるフラッシュEEPROM21へのデータ書き込み時のフローチャートである。 It is a flowchart of the time of writing data to the flash EEPROM21 in the embodiment. 基本的な書き込み動作は第1の実施形態で説明した図1のフローチャートと同様であるが、次の点で、第1の実施形態に係るデータ書き込み方法と異なる。 The basic write operation is similar to the flowchart of FIG. 1 explained in the first embodiment, in the following points, different from the data writing method according to the first embodiment. すなわち、基本パルスの更新幅をリトライ回数に応じて変化させる点である。 That is the point that changes in accordance with update width of the fundamental pulse to the number of retries. 図1と異なる構成は、図3はリトライ発生回数の判断処理S34、リトライカウント初期化処理S16、基本パルスの補正値算出処理S17、リトライ回数カウント処理S18を有する点である。 1 in that configuration, Figure 3 is the determination processing S34 in the retry number of occurrences, the retry count initialization process S16, the correction value calculation processing S17 in the basic pulse, a point having a retry count counting process S18.

【0052】フラッシュEEPROM21へのデータ書き込みを行う際は、まず書き込み開始アドレスの設定処理S1にてデータ書き込みの開始アドレスを設定し、次にリトライカウント初期化処理S16でリトライカウント値を0にし、書き込み基本パルスの設定処理S2でメモリセルに与える初回のパルス幅を設定する。 [0052] When writing data to the flash EEPROM21 sets the start address of data writing at first writing start address setting processing S1, the retry count value to 0 then the retry count initialization process S16, writing in setting process S2 of the basic pulse sets the initial pulse width applied to the memory cell. そして、 And,
フラッシュEEPROMへのデータ書き込み処理S3にてモード設定部23に書き込みモード、データ設定/読み出し部24に書き込みデータを設定し、アドレス設定部25に対象とするメモリセル22のアドレスを設定し、モード設定部23を介してフラッシュEEPROM The write mode the mode setting unit 23 by the data writing process S3 in the flash EEPROM, set the write data to the data setting / reading unit 24, sets the address of the memory cell 22 of interest in the address setting unit 25, a mode setting flash EEPROM via the part 23
21に書き込みパルスを与える。 21 to give a write pulse.

【0053】フラッシュEEPROM21からのデータ読み出し処理S4では、モード設定部23に読み出しモードを設定し、アドレス設定部25に対象メモリセル2 [0053] In the data read processing S4 from the flash EEPROM 21, and sets the read mode to the mode setting unit 23, target memory cells in the address setting unit 25 2
2のアドレスを設定し、データ設定/読み出し部24を介してデータを読み出す。 Set the second address, it reads the data via the data setting / reading unit 24. 書き込みデータと読み出しデータの比較処理S5では、書き込んだデータと読み出したデータとを比較する。 Comparative step S5 of write data and read data, and compares the data read with the written data.

【0054】書き込みデータと読み出しデータの比較処理S5で、書き込んだデータと読み出したデータとが一致していない場合は、リトライ有り登録処理S12でリトライが発生したことを登録し、リトライ回数カウント処理S18でリトライカウンタを1加算する。 [0054] In the comparison process S5 in writing data and reading data, if the data read and written data does not match, it registers the retry there retry the registration process S12 is generated, the number of retries count processing S18 1 is added to in the retry counter.

【0055】その後、リトライパルスの設定処理S13 [0055] After that, the retry pulse setting process S13
でリトライ時の書き込みパルスを設定し、再度フラッシュEEPROMへのデータ書き込み処理S3を行い、書き込みデータと読み出しデータの比較処理S5で、書き込んだデータと読み出したデータとが一致するまで繰り返し、書き込みを行う。 In setting the write pulse at the time of retry, performs data writing processing S3 in again to flash EEPROM, in comparison step S5 of write data and read data is repeated until the data read and written data coincides writes .

【0056】書き込みデータと読み出しデータの比較処理S5で、書き込んだデータと読み出したデータとが一致している場合は、書き込みアドレスと終了アドレスとの比較処理S6を行い、書き込みアドレスが終了アドレスを越えていない時は、リトライ発生状態の判断処理S [0056] In the comparison process S5 in writing data and reading data, if the data read and written data matches, performs comparison processing S6 in the end address and the write address, the write address exceeds the end address when not, the determination process of the retry occurrence state S
7でデータ書き込み対象メモリセルへのデータ書き込み処理でリトライが発生したかの判断を行う。 It performs determination of whether the retry occurs in data writing process to the data writing target memory cell 7.

【0057】リトライが発生していた場合、リトライ発生回数の判断処理S34を行う。 [0057] If the retry has been generated, a determination processing S34 of the retry number of occurrences. リトライが1回発生している時は、基本パルスの加算更新処理S9で基本パルスのパルス幅を基本の補正値分広くし、次アドレスの基本パルスとする。 When retry is occurring once, the pulse width of the fundamental pulse wider basic correction value by adding the update processing S9 in the basic pulse, the basic pulse of the next address.

【0058】リトライが2回以上発生している時は、基本パルスの補正値算出処理S17でリトライ回数に応じて基本パルスの補正値を決定した後、基本パルスの加算更新処理S9で基本パルスのパルス幅を広くする。 [0058] When the retry is occurring more than once, after determining the correction value of the basic pulse according to the number of retries in the correction value calculation processing S17 in the basic pulse, the basic pulse in addition update processing S9 in basic pulse the pulse width is wide. この時、基本パルスの補正値は、基本の補正値にリトライ回数をかけた量とする。 At this time, the correction value of the basic pulse is the amount obtained by multiplying the number of retries to the correction value of the basic.

【0059】また、リトライが発生していない場合は、 [0059] In addition, if the retry has not occurred,
基本パルスのパルス幅を狭くする。 To narrow the pulse width of the basic pulse. 基本パルスの更新終了後は、書き込みアドレスの更新処理S10で書き込み対象アドレスを次アドレスに設定し、リトライ無し登録処理S11でリトライ発生状態をリセットする。 After updating end of the basic pulse, the write target address update process S10 of the write address set in the next address, and resets the retry occurrence retry without registration processing S11.

【0060】この様な動作を、書き込みアドレスと終了アドレスの比較処理S6で書き込みアドレスが終了アドレスを越えるまで行う。 [0060] carried out until such a operation, the write address in the comparison process S6 of the write address and end address exceeds the end address.

【0061】(第4の実施形態)図4は、本発明の第4 [0061] (Fourth Embodiment) FIG. 4 is a fourth of the present invention
の実施形態におけるフラッシュEEPROM21へのデータ書き込み時のフローチャートである。 It is a flowchart of the time of writing data to the flash EEPROM21 in the embodiment. 基本的な書き込み動作は第2の実施形態で説明した図2のフローチャートと同様であるが、次の点で、第2の実施形態に係るデータ書き込み方法と異なる。 The basic write operation is similar to the flowchart of FIG. 2 described in the second embodiment, in the following points, different from the data writing method according to the second embodiment. すなわち、リトライパルスの更新幅をリトライ回数に応じて変化させる点である。 That is the point that changes in accordance with update width of the retry pulses in the retry count. 第2の実施形態に係るデータ書き込み方法と異なる構成は、第4の実施形態に係るデータ書き込み方法はリトライパルスの補正値算出処理S19を有する点である。 Configuration different from the data writing method according to the second embodiment, the data writing method according to the fourth embodiment is that it has a correction value calculation processing S19 in the retry pulse.

【0062】第2の実施形態に係るデータ書き込み方法は、リトライが2回以上発生していた場合、リトライ回数に関わらず、リトライパルスのパルス幅を基本のリトライ補正値分だけ広くするものであった。 [0062] Data write method according to the second embodiment, if the retry has been generated more than once, regardless of the number of retries, be those widening the pulse width of the retry pulse by basic retry correction value of It was. 本実施形態に係るデータ書き込み方法は、リトライが2回以上発生している場合、リトライパルスの補正値算出処理S19でリトライ回数に応じてリトライパルスの補正値を決定した後、リトライパルスの加算更新処理S15でリトライパルスのパルス幅を補正値分広くする。 Data writing method according to the present embodiment, when the retry occurs more than once, after determining the correction value of the retry pulses in accordance with the number of retries in the correction value calculation processing S19 in the retry pulses, summing update retry pulse the pulse width of the retry pulse widening correction value in the processing S15. この時、リトライパルスの補正値は、基本のリトライ補正値にリトライ回数をかけた量とする。 At this time, the correction value of the retry pulses, to an amount obtained by multiplying the number of retries to retry the correction value of the basic.

【0063】(第5の実施形態)図5は、本発明の第5 [0063] FIG. 5 (Fifth Embodiment) A fifth invention
の実施形態における、フラッシュEEPROM21へのデータ書き込み時のフローチャートである。 In embodiments, a flowchart when data is written to the flash EEPROM 21. 図5の基本的な書き込み動作は図1及び図2に示すフローチャートと同様であるが、異なる点は書き込み基本パルスとリトライパルスを同時に更新させる点である。 The basic write operation of FIG. 5 is similar to the flowchart shown in FIGS. 1 and 2, is different from a point to update the write basic pulse and retries pulse simultaneously.

【0064】フラッシュEEPROM21へのデータ書き込みを行う際は、まず書き込み開始アドレスの設定処理S1にてデータ書き込みの開始アドレスを設定し、次にリトライカウント初期化処理S16でリトライカウント値を0にし、書き込み基本パルスの設定処理S2でメモリセルに与える初回のパルス幅を設定する。 [0064] When writing data to the flash EEPROM21 sets the start address of data writing at first writing start address setting processing S1, the retry count value to 0 then the retry count initialization process S16, writing in setting process S2 of the basic pulse sets the initial pulse width applied to the memory cell. そして、 And,
フラッシュEEPROMへのデータ書き込み処理S3にてモード設定部23に書き込みモード、データ設定/読み出し部24に書き込みデータを設定し、アドレス設定部25に対象メモリセル22のアドレスを設定し、モード設定部23を介してフラッシュEEPROMに書き込みパルスを与える。 The write mode the mode setting unit 23 by the data writing process S3 in the flash EEPROM, set the write data to the data setting / reading unit 24, sets the address of the target memory cell 22 in the address setting unit 25, the mode setting unit 23 give a writing pulse to the flash EEPROM via the.

【0065】フラッシュEEPROMからのデータ読み出し処理S4では、モード設定部23に読み出しモードを設定し、アドレス設定部25に対象とするメモリセル22のアドレスを設定し、データ設定/読み出し部24 [0065] In the data read processing S4 from the flash EEPROM, and sets the read mode to the mode setting unit 23 sets the address of the memory cell 22 of interest in the address setting unit 25, the data setting / reading unit 24
を介してデータを読み出す。 It reads out the data through. 書き込みデータと読み出しデータの比較処理S5では、書き込みを行ったデータと読み出したデータとを比較する。 Comparative step S5 of write data and read data, and compares the read data and has been written data.

【0066】書き込みデータと読み出しデータの比較処理S5で、書き込んだデータと読み出したデータとが一致していない場合、リトライ有り登録処理S12でリトライが発生したことを登録し、リトライ回数カウント処理S18でリトライカウンタを1加算する。 [0066] In the comparison process S5 of the write data and read data, if the data read out the written data does not match, to register that the retry there retry the registration process S12 has occurred, the retry number of times counting process S18 retry counter 1 is added to the.

【0067】その後、リトライパルスの設定処理S13 [0067] After that, the retry pulse setting process S13
でリトライ時の書き込みパルスを設定し、再度フラッシュEEPROMへのデータ書き込み処理S3を行い、書き込みデータと読み出しデータの比較処理S5で、書き込んだデータと読み出したデータとが一致するまで繰り返し、書き込みを行う。 In setting the write pulse at the time of retry, performs data writing processing S3 in again to flash EEPROM, in comparison step S5 of write data and read data is repeated until the data read and written data coincides writes .

【0068】書き込みデータと読み出しデータの比較処理S5で、書き込んだデータと読み出したデータとが一致している場合、書き込みアドレスと終了アドレスとの比較処理S6を行う。 [0068] In the comparison process S5 in write data and read data, when the data read and written data matches, the comparison process is performed S6 in the write address and the end address.

【0069】書き込みアドレスが終了アドレスを越えていない時は、リトライ発生状態の判断処理S7でデータ書き込み対象メモリセルへのデータ書き込み処理でリトライが発生したかの判断を行う。 [0069] When the write address does not exceed the end address, it performs whether retry at decision step S7 retry generation state in the data write process to the data writing target memory cell occurs determined.

【0070】リトライが発生していた場合は、リトライ発生回数の判断処理S34を行う。 [0070] If the retry has been generated, a determination processing S34 of the retry number of occurrences. リトライ回数が1回である時は、基本パルスの加算更新処理S9およびリトライパルスの減算更新処理S14で基本パルスのパルス幅を広くし、リトライパルスのパルス幅を狭くする。 When the retry count is once, to widen the pulse width of the fundamental pulse subtraction update process S14 of the addition update process S9 and retry pulses of the basic pulse, to narrow the pulse width of the retry pulse.

【0071】また、リトライが2回以上である時は、基本パルスの加算更新処理S9およびリトライパルスの加算更新処理S15で、基本パルスおよびリトライパルスのパルス幅をそれぞれ広くする。 [0071] Moreover, when a retry is not less than twice, with the addition update process S15 of the addition update process S9 and retry pulses of the basic pulse, to increase the pulse width of the fundamental pulse and retries pulse, respectively.

【0072】また、リトライが発生していない場合は、 [0072] In addition, if the retry has not occurred,
基本パルスの減算更新処理S8で基本パルスのパルス幅を狭くする。 Narrowing the pulse width of the fundamental pulse subtraction update process S8 of the basic pulse.

【0073】基本パルスおよびリトライパルスの更新終了後は、書き込みアドレスの更新処理S10で書き込み対象アドレスを次アドレスに設定し、リトライ無し登録処理S11でリトライ発生状態をリセットする。 [0073] The basic pulse and retries pulse updated after completion of the write target address update process S10 of the write address set in the next address, and resets the retry occurrence retry without registration processing S11.

【0074】この様な動作を書き込みアドレスと終了アドレスの比較処理S6で書き込みアドレスが終了アドレスを越えるまで行う。 [0074] carried out until the write address in the comparison process S6 of the end address address writing such a behavior is more than the end address.

【0075】(第6の実施形態)図6は、本発明の第6 [0075] FIG. 6 (sixth embodiment), the first of the present invention 6
の実施形態におけるフラッシュEEPROM21へのデータ書き込み時のフローチャートである。 It is a flowchart of the time of writing data to the flash EEPROM21 in the embodiment. 基本的な書き込み動作は第5の実施形態で説明した図5のフローチャートと同様であるが、次の点で、第5の実施形態に係るデータ書き込み方法と異なる。 The basic write operation is similar to the flowchart of FIG. 5 described in the fifth embodiment, in the following points, different from the data writing method according to the fifth embodiment. すなわち、基本パルスおよびリトライパルスの更新幅をリトライ回数に応じて変化させる点である。 That is the point that changes in accordance with update width of the basic pulse and retries pulse number of retries. 図5と異なる構成は、図6は基本パルスの補正値算出処理S17およびリトライパルスの補正値算出処理S19を有する点である。 Figure 5 differs from configurations, FIG. 6 is that it has a correction value calculation processing S19 in the correction value calculation processing S17 and the retry pulses of the basic pulse.

【0076】第5の実施形態に係るデータ書き込み方法は、リトライが2回以上発生していた場合、リトライ回数に関わらず、基本パルスおよびリトライパルスのパルス幅を一定量分だけ広くするものであった。 [0076] Data write method according to the fifth embodiment, if the retry has been generated more than once, regardless of the number of retries, be those widening the pulse width of the fundamental pulse and retries the pulse by a fixed amount It was. 本実施形態に係るデータ書き込み方法は、リトライが2回以上発生している場合、基本パルスの補正値算出処理S17でリトライ回数に応じて基本パルスの補正値を決定した後、 Data writing method according to the present embodiment, when the retry occurs more than once, after determining the correction value of the basic pulse according to the number of retries in the correction value calculation processing S17 in the basic pulse,
基本パルスの加算更新処理S9で基本パルスのパルス幅を補正値分広くする。 The pulse width of the fundamental pulse widening correction value by adding the update processing S9 in the basic pulse. この時、基本パルスの補正値は、 At this time, the correction value of the basic pulse,
基本の補正値にリトライ回数をかけた量とする。 The amount obtained by multiplying the number of retries to the correction value of the basic. その後、リトライパルスの補正値算出処理S19でリトライ回数に応じてリトライパルスの補正値を決定した後、リトライパルスの加算更新処理S15でリトライパルスのパルス幅を補正値分広くする。 Then, after determining the correction value of the retry pulses in accordance with the number of retries in the correction value calculation processing S19 in the retry pulses, widely correction value the pulse width of the retry pulses in the addition update process S15 in retry pulse. この時、リトライパルスの補正値は、基本のリトライ補正値にリトライ回数をかけた量とする。 At this time, the correction value of the retry pulses, to an amount obtained by multiplying the number of retries to retry the correction value of the basic.

【0077】 [0077]

【発明の効果】以上説明した様に、本発明の半導体メモリへのデータ書き込み方法によれば、フラッシュEEP As it has been described above, according to the present invention, according to the method of writing data to the semiconductor memory of the present invention, the flash EEP
ROMへのデータ書き込み時の書き込みパルスについて、基本パルス及びリトライパルスのパルス幅を、フラッシュEEPROMの書き込み時間特性に応じて変化させ、各メモリセルに対する書き込み動作中のデータ読み出し回数を減少させることができる。 For a data write time of the write pulse to the ROM, and a pulse width of the fundamental pulse and retry pulses, is changed in accordance with the write time characteristics of the flash EEPROM, it is possible to reduce the data read count during a write operation for each memory cell .

【0078】これにより、フラッシュEEPROMへのデータ書き込み時間を短縮することができる。 [0078] Thus, it is possible to shorten the data write time to the flash EEPROM.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の第1の実施形態におけるデータ書き込み時のフローチャート [1] first flowchart when data is written in an embodiment of the present invention

【図2】本発明の第2の実施形態におけるデータ書き込み時のフローチャート FIG. 2 is a flowchart of data write in the second embodiment of the present invention

【図3】本発明の第3の実施形態におけるデータ書き込み時のフローチャート Third flowchart at the time of data writing in the embodiment of the present invention; FIG

【図4】本発明の第4の実施形態におけるデータ書き込み時のフローチャート Flowchart at the time of data writing in the fourth embodiment of the present invention; FIG

【図5】本発明の第5の実施形態におけるデータ書き込み時のフローチャート [5] Fifth flowchart when data is written in an embodiment of the present invention

【図6】本発明の第6の実施形態におけるデータ書き込み時のフローチャート Sixth flowchart of data write in the embodiment of the invention; FIG

【図7】フラッシュEEPROMの構成図 FIG. 7 is a configuration diagram of a flash EEPROM

【図8】従来例のデータ書き込み時のフローチャート FIG. 8 is a flowchart at the time of data writing in the prior art

【図9】従来例のデータ書き込み時のタイミングチャート [9] conventional example timing chart at the time of data writing of

【図10】フラッシュEEPROMの書き込み時間特性分布図 [10] The flash EEPROM write time characteristic distribution diagram

【図11】フラッシュEEPROMの書き込み時間特性分布図 [11] The write time characteristic distribution diagram of a flash EEPROM

【符号の説明】 DESCRIPTION OF SYMBOLS

S1 書き込み開始アドレスの設定処理 S2 書き込み基本パルスの設定処理 S3 フラッシュEEPROMへのデータ書き込み処理 S4 フラッシュEEPROMからのデータ読み出し処理 S5 書き込みデータと読み出しデータとの比較処理 S6 書き込みアドレスと終了アドレスとの比較処理 S7 リトライ発生状態の判断処理 S8 基本パルスの減算更新処理 S9 基本パルスの加算更新処理 S10 書き込みアドレスの更新処理 S11 リトライ無し登録処理 S12 リトライ有り登録処理 S13 リトライパルスの設定処理 S14 リトライパルスの減算更新処理 S15 リトライパルスの加算更新処理 S16 リトライカウント初期化処理 S17 基本パルスの補正値算出処理 S18 リトライ回数カウント処理 S19 リトライパルスの補 S1 process of comparison between a comparison processing S6 the write address and the end address of the data read step S5 write data and read data from a data writing step S4 flash EEPROM to setting process S3 flash EEPROM settings step S2 writing basic pulse of the write start address S7 subtraction process of updating the setting step S14 retry pulse retry subtraction update process S9 adding updating process S10 updating step S11 retry without registering step S12 retry the write address of the basic pulse determination step S8 basic pulse generation stateful registration step S13 retry pulse S15 complement of correction value calculation processing S18 retry count counting process S19 retry pulse addition update processing S16 Retry_Count initialization process S17 basic pulse retry pulse 正値算出処理 S34 リトライ発生回数の判断処理 20 書き込み印加電圧 21 フラッシュEEPROM 22 メモリセル 23 モード設定部 24 データ設定/読み出し部 25 アドレス設定部 26 コントロール部 27 書き込み処理期間(1μsec) 28 読み出し処理期間 29 書き込み処理期間(10μsec) 30 データ読み出し処理回数の時間差 31 書き込み時間特性 32 書き込み時間特性 33 書き込み時間特性 Positive values ​​calculation process S34 retry occurrence count determination process 20 writes the applied voltage 21 flash EEPROM 22 memory cell 23 mode setting unit 24 data setting / reading unit 25 an address setting unit 26 controller 27 write processing period (1 .mu.sec) 28 read processing period 29 write processing period (10 .mu.sec) 30 data read processing time difference 31 write time characteristic 32 write time characteristic 33 writing time characteristic number

Claims (11)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 複数の連続するメモリセルからなる半導体メモリの各メモリセルに対して、データの書き込み制御を順次行うデータ書き込み方法であって、前記各メモリセルへの書き込み制御は、データレジスタのデータを書き込みパルスにしたがって、前記各メモリセルに書き込むデータ書き込み工程と、前記メモリセルから前記データ書き込み工程で書き込まれたデータを読み出すデータ読み出し工程と、前記データレジスタのデータと前記データ読み出し工程で読み出されたデータとを比較する比較工程とを有し、前記比較工程における比較結果が一致するまで、前記データ書き込み工程、前記データ読み出し工程及び前記比較工程を繰り返して行うものであり、かつ、前記書き込み制御を行う当該の前記各メモリセルに対しての初回の Against claim 1 wherein each memory cell of a semiconductor memory comprising a plurality of contiguous memory cells, a sequential performs data writing method of writing control of data, the write control to the memory cell, the data register in accordance with the pulse write data, the data writing step of writing into each memory cell, the data read process from the memory cell read data written in the data writing step, reading the data and the data read process of the data register and a comparison step of comparing the issued data, until the comparison result matches in the comparison step, the data writing process is intended repeatedly performs the data reading step and the comparing step, and said of the controls writing said initial for each memory cell データ書き込み工程では、書き込みパルスは基本パルスで行い、2回目以降のデータ書き込み工程では、書き込みパルスは前記基本パルスよりもパルス幅の狭いリトライパルスで行うものであり、当該メモリセルに対する書き込み制御の終了後、次のメモリセルに対する書き込み制御を行う前に、当該メモリセルに対する前記2回目以降のデータ書き込み工程の発生回数に応じて、前記基本パルスのパルス幅または前記リトライパルスのパルス幅のいずれか一方、あるいは両方を変更することを特徴とする半導体メモリへのデータ書き込み方法。 In the data writing process, the write pulse is done in the basic pulse, the second and subsequent data write process, the write pulse is to carry out a narrow retry pulse pulse width than the basic pulse, the end of the write control for the memory cell after, before writing control for the next memory cell, depending on the number of occurrences of the second and subsequent data writing process for the memory cell, either the pulse width or the pulse width of the retry pulses of the basic pulse Meanwhile or data writing method for a semiconductor memory, characterized by changing the both.
  2. 【請求項2】 請求項1に記載したデータ書き込み方法であって、前記基本パルスのパルス幅を変更するものであり、前記2回目以降のデータ書き込み工程が無かった場合は、前記基本パルスのパルス幅を狭くすることを特徴とする半導体メモリへのデータ書き込み方法。 2. A data write method according to claim 1, wherein is intended to change the pulse width of the fundamental pulse when the second and subsequent data writing process was not, the pulse of the basic pulse method for writing data into the semiconductor memory characterized by narrower.
  3. 【請求項3】 請求項1に記載したデータ書き込み方法であって、前記基本パルスのパルス幅を変更するものであり、前記2回目以降のデータ書き込み工程が有った場合は、前記基本パルスのパルス幅を広くすることを特徴とする半導体メモリへのデータ書き込み方法。 3. A data writing method according to claim 1, which changes the pulse width of the fundamental pulse, when the second and subsequent data writing process there is, the basic pulse method for writing data into the semiconductor memory, characterized by widening the pulse width.
  4. 【請求項4】 請求項1に記載したデータ書き込み方法であって、前記リトライパルスのパルス幅を変更するものであり、前記2回目以降のデータ書き込み工程が1回有った場合は、前記リトライパルスのパルス幅を狭くすることを特徴とする半導体メモリへのデータ書き込み方法。 4. A data writing method according to claim 1, wherein is intended to change the pulse width of the retry pulse, if the second and subsequent data writing process there once, the retry method for writing data into the semiconductor memory characterized by narrowing the pulse width of the pulse.
  5. 【請求項5】 請求項1に記載したデータ書き込み方法であって、前記リトライパルスのパルス幅を変更するものであり、前記2回目以降のデータ書き込み工程が2回以上有った場合は、前記リトライパルスのパルス幅を広くすることを特徴とする半導体メモリへのデータ書き込み方法。 5. A data writing method according to claim 1, which changes the pulse width of the retry pulse, if the second and subsequent data writing process there more than once, the method for writing data into the semiconductor memory, characterized in that to increase the pulse width of the retry pulse.
  6. 【請求項6】 請求項3に記載したデータ書き込み方法であって、前記2回目以降のデータ書き込み工程の回数に応じて前記基本パルスのパルス幅を広くすることを特徴とする半導体メモリへのデータ書き込み方法。 6. A data writing method according to claim 3, data of the semiconductor memory, characterized in that to increase the pulse width of the fundamental pulse in accordance with the number of the second and subsequent data writing step writing method.
  7. 【請求項7】 請求項5に記載したデータ書き込み方法であって、前記2回目以降のデータ書き込み工程の回数に応じて前記リトライパルスのパルス幅を広くすることを特徴とする半導体メモリへのデータ書き込み方法。 7. A data write method according to claim 5, data of the semiconductor memory, characterized in that to increase the pulse width of the retry pulses in accordance with the number of the second and subsequent data writing step writing method.
  8. 【請求項8】 請求項1に記載したデータ書き込み方法であって、前記2回目以降のデータ書き込み工程が1回有った場合は、前記基本パルスのパルス幅を広くし、かつ、前記リトライパルスのパルス幅を狭くすることを特徴とする半導体メモリへのデータ書き込み方法。 8. A data write method according to claim 1, when the second and subsequent data writing process there once, to widen the pulse width of the fundamental pulse, and wherein the retry pulse method for writing data into the semiconductor memory characterized by narrowing the pulse width.
  9. 【請求項9】 請求項1に記載したデータ書き込み方法であって、前記2回目以降のデータ書き込み工程が2回以上有った場合は、前記基本パルスのパルス幅を広くし、かつ、前記リトライパルスのパルス幅を広くすることを特徴とする半導体メモリへのデータ書き込み方法。 9. A data write method according to claim 1, when the second and subsequent data writing process there more than once, to widen the pulse width of the fundamental pulse, and wherein the retry method for writing data into the semiconductor memory, characterized in that to increase the pulse width of the pulse.
  10. 【請求項10】 請求項9に記載したデータ書き込み方法であって、前記2回目以降のデータ書き込み工程の回数に応じて前記基本パルスのパルス幅を広くし、かつ、 10. A data writing method according to claim 9, to widen the pulse width of the fundamental pulse in accordance with the number of the second and subsequent data writing step, and,
    前記2回目以降のデータ書き込み工程の回数に応じて前記リトライパルスの幅を広くすることを特徴とする半導体メモリへのデータ書き込み方法。 Method for writing data into the semiconductor memory, characterized by increasing the width of the retry pulses in accordance with the number of the second and subsequent data writing process.
  11. 【請求項11】 請求項1から請求項10に記載したデータ書き込み方法であって、前記半導体メモリが不揮発性メモリからなることを特徴とする半導体メモリへのデータ書き込み方法。 11. A data writing method according to claims 1 to claim 10, the data writing method of the semiconductor memory in which the semiconductor memory is characterized in that a non-volatile memory.
JP32996597A 1997-12-01 1997-12-01 Data writing method for a semiconductor memory Pending JPH11162184A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32996597A JPH11162184A (en) 1997-12-01 1997-12-01 Data writing method for a semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32996597A JPH11162184A (en) 1997-12-01 1997-12-01 Data writing method for a semiconductor memory

Publications (1)

Publication Number Publication Date
JPH11162184A true JPH11162184A (en) 1999-06-18

Family

ID=18227256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32996597A Pending JPH11162184A (en) 1997-12-01 1997-12-01 Data writing method for a semiconductor memory

Country Status (1)

Country Link
JP (1) JPH11162184A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009301616A (en) * 2008-06-11 2009-12-24 Toshiba Corp Nonvolatile semiconductor storage device
US9013934B2 (en) 2012-11-01 2015-04-21 Samsung Electronics Co., Ltd. Method of operating a nonvolatile memory by reprogramming failed cells using a reinforced program pulse in an idle state and memory system thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009301616A (en) * 2008-06-11 2009-12-24 Toshiba Corp Nonvolatile semiconductor storage device
US9013934B2 (en) 2012-11-01 2015-04-21 Samsung Electronics Co., Ltd. Method of operating a nonvolatile memory by reprogramming failed cells using a reinforced program pulse in an idle state and memory system thereof

Similar Documents

Publication Publication Date Title
CN100565703C (en) Device and method for regenerating information stored in memory medium
JP3232089B2 (en) A method and apparatus for updating the information in the memory, the use of the memory card of the method and apparatus
JP3132754B2 (en) Recording apparatus, a recording medium and a recording control method
US7467337B2 (en) Semiconductor memory device
US4782486A (en) Self-testing memory
JP2842923B2 (en) Semiconductor memory testing apparatus
US6438670B1 (en) Memory controller with programmable delay counter for tuning performance based on timing parameter of controlled memory storage device
JP3292864B2 (en) Data processing equipment
CN102456397B (en) Read distribution management for phase change memory
US20010003198A1 (en) Method for timing setting of a system memory
US6158018A (en) Integrated circuit including patching circuitry to bypass portions of an internally flawed read only memory and a method therefore
GB2075730A (en) Refresch and error detection and correction technique for a data processing system
JPH10501362A (en) Dynamic memory from a single bit per cell to multiple bit per cell
JP2826252B2 (en) Optical disk drive and signal calibration method that
JP3280214B2 (en) Predicting reading method and a memory for the serial access memory
CN1012396B (en) Message fifo buffer controller
JPH10510656A (en) Memory system and method having a nonvolatile data storage structures for memory control parameter
JP2002140381A (en) Method for generating mask layout data for lithography simulation and optimum mask layout data for photomask, and related device and program
EP0556826A2 (en) Microprocessor with self-diagnostic test function
JP3648534B2 (en) Method and apparatus for implementing memory cells verified the nonvolatile memory circuit
CN100541440C (en) Semiconductor storage device and pseudo SRAM
US6829689B1 (en) Method and system for memory access arbitration for minimizing read/write turnaround penalties
CN100543876C (en) Method for accessing memory
JP2001510611A (en) How to test the integrated memory using integrated dma controller
JPH10500238A (en) Apparatus method and for its multiple agents in a computer system configuration