JPH1114991A - Liquid crystal element - Google Patents

Liquid crystal element

Info

Publication number
JPH1114991A
JPH1114991A JP16468697A JP16468697A JPH1114991A JP H1114991 A JPH1114991 A JP H1114991A JP 16468697 A JP16468697 A JP 16468697A JP 16468697 A JP16468697 A JP 16468697A JP H1114991 A JPH1114991 A JP H1114991A
Authority
JP
Japan
Prior art keywords
liquid crystal
film
substrate
surface potential
uniaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16468697A
Other languages
Japanese (ja)
Inventor
Ihachirou Gofuku
伊八郎 五福
Makoto Kojima
誠 小嶋
Etsuro Kishi
悦朗 貴志
Shuzo Kaneko
修三 金子
Katsutoshi Nakamura
勝利 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP16468697A priority Critical patent/JPH1114991A/en
Publication of JPH1114991A publication Critical patent/JPH1114991A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent the influence of antielectric field effect and crosstalk between pixels. SOLUTION: On one substrate 2, an orientation control film 10 is fold which has uniaxial orientation characteristics to limpid crystal molecules and on the other substrate 3, a film 7 is formed which has nonuniaxial orientation characteristics to the liquid crystal molecules. This film 7 has a polycrystalline structure which has nearly no crystal grain boundary in its film thickness direction and crystal grain boundaries in its film surface direction. Consequently, the film 7 has low volume resistivity along the film thickness and high volume resistivity along the film surface. Those volume resistivity values are set within a specific range to prevent the influence of antielectric field effect and crosstalk between pixels.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は液晶を用いた光学変
調素子に関し、コンピュータの端末ディスプレイ、ワー
ドプロセッサ、タイプライター、テレビ受像機、ビデオ
カメラのビューファインダー、プロジェクタのライトバ
ルブ、液晶プリンターのライトバルブ等に用いられる液
晶素子であって、特に、自発分極の作用を利用して駆動
する強誘電性液晶や反強誘電性液晶等のカイラルスメク
チック相を呈する液晶を用いて良好な表示特性を示す液
晶素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical modulator using liquid crystal, and more particularly to a computer terminal display, a word processor, a typewriter, a television receiver, a video camera viewfinder, a projector light valve, a liquid crystal printer light valve, and the like. Liquid crystal element used in a liquid crystal device, particularly, a liquid crystal element exhibiting good display characteristics using a liquid crystal exhibiting a chiral smectic phase such as a ferroelectric liquid crystal or an antiferroelectric liquid crystal driven by utilizing the action of spontaneous polarization. About.

【0002】[0002]

【従来の技術】従来より、種々の情報を表示するディス
プレイとしてCRTが知られているが、このCRTは、
動画出力を行うTVやVTRに、あるいはパソコンのモ
ニター等に広く用いられている。
2. Description of the Related Art Conventionally, a CRT has been known as a display for displaying various information.
It is widely used in TVs and VTRs that output moving images, or in monitors of personal computers.

【0003】しかしながら、このCRTは、その特性上
静止画像に対しては、フリッカや解像度不足による走査
縞などが視認性を低下させたり、焼きつきによる蛍光灯
の劣化が起ったりするという問題がある。また、最近で
は、CRTの発生する電磁波が人体に悪影響を与え、V
DT作業者の健康を害する恐れのあることが分かってい
る。さらに、このCRTは、その構造上、画面後方にス
ペースを必要とするため、オフィスや家庭の省スペース
化を阻害している。
However, this CRT has a problem in that, due to its characteristics, flicker and scanning stripes due to lack of resolution lower visibility and cause deterioration of a fluorescent lamp due to burn-in for a still image. is there. Also, recently, electromagnetic waves generated by a CRT adversely affect the human body,
It has been found that DT workers may be harmed. Further, the CRT requires a space behind the screen due to its structure, which hinders space saving in offices and homes.

【0004】このようなCRTの欠点を解決するディス
プレイとして液晶素子がある。そして、この液晶素子の
一つとしてツイステッド・ネマチック(twisted
nematic;TN)液晶を用いたものが知られて
おり、それは、エム・シャット(M.Schadt)と
ダブリュー・ヘルフリッヒ(W.Helfrich)著
の“アプライド・フィジックス・レターズ(Appli
ed PhysicsLetters)、第18巻、第
4号(1971年2月15日発行)、第127頁〜12
8頁”において示されている。
There is a liquid crystal element as a display for solving such a drawback of the CRT. As one of the liquid crystal devices, twisted nematic (twisted nematic) is used.
The use of nematic (TN) liquid crystals is known and is described in the Applied Physics Letters by M. Schadt and W. Helfrich.
Physics Letters), Vol. 18, No. 4 (issued on Feb. 15, 1971), pp. 127-12.
8 ".

【0005】このTN液晶を用いた液晶素子の1つとし
て、コスト面で優位性を持つ単純マトリクスタイプのも
のがあるが、このタイプの液晶素子は、画素密度を高く
したものにあっては時分割駆動時にクロストークを発生
するため、画素密度が制限されていた。
As one of the liquid crystal elements using the TN liquid crystal, there is a simple matrix type which has an advantage in cost. However, this type of liquid crystal element is not suitable for a liquid crystal element having a high pixel density. Since crosstalk occurs during the division driving, the pixel density is limited.

【0006】近年、このような単純マトリクスタイプの
ものに対して、TFTといわれる液晶素子の開発が行わ
れている。このTFTは、一つ一つの画素にトランジス
タを作成するため、クロストークや応答速度の問題は解
決される反面、大面積になればなるほど不良画素が発生
し易くなって歩留りが低下するという問題がある。
In recent years, a liquid crystal element called a TFT has been developed for such a simple matrix type. In this TFT, since a transistor is formed for each pixel, the problems of crosstalk and response speed can be solved. However, as the area becomes larger, defective pixels are more likely to occur and the yield decreases. is there.

【0007】近年、強誘電性液晶分子の屈折率異方性を
利用して偏光素子との組み合わせにより透過光線を制御
する型の表示素子が、クラーク(Clark)およびラ
ガーウオル(Lagerwall)により提案されてい
る(特開昭56−107216号公報、米国特許第43
67924号明細書等)。この強誘電性液晶は、一般に
特定の温度域において、カイラルスメクチックC相(S
mC*)またはH相(SmH*)を有し、この状態にお
いて、加えられる電界に応答して第1の光学的安定状態
と第2の光学的安定状態のいずれかを取り、かつ電界の
印加のないときはその状態を維持する性質(すなわち、
双安定性メモリー性)を有し、その上、自発分極により
反転スイッチングを行うため、非常に速い応答速度を示
す。更に視覚特性も優れていることから、特に、高速、
高精細、大画面の表示素子あるいはライトバルブとして
適していると考えられる。
In recent years, a display device of a type that controls transmitted light by combining with a polarizing element utilizing the refractive index anisotropy of ferroelectric liquid crystal molecules has been proposed by Clark and Lagerwall. (JP-A-56-107216, U.S. Pat.
67924, etc.). This ferroelectric liquid crystal generally has a chiral smectic C phase (S
mC *) or H-phase (SmH *), in which state one of a first optically stable state and a second optically stable state is taken in response to an applied electric field, and an electric field is applied. When there is no property to maintain the state (ie,
(Bistable memory property), and also exhibits a very fast response speed due to inversion switching by spontaneous polarization. In addition, because the visual characteristics are also excellent, especially high speed,
It is considered to be suitable as a high-definition, large-screen display element or light valve.

【0008】また、同様に液晶分子の屈折率異方性と自
発分極を利用して表示素子を構成する技術として、反強
誘電性を示す液晶が知られている。この反強誘電性液晶
は、一般に特定の温度域において、カイラルスメクチッ
クCA相(SmCA*)を有し、この状態において無電
界時には平均的な光学安定状態はスメクチック層法線方
向になるが、電界印加によって平均的な光学安定状態が
層法線方向から傾く性質を有する。その上、反強誘電性
液晶の場合も自発分極と電界のカップリングによるスイ
ッチングを行うため、非常に速い応答速度を示し、高速
の表示素子、あるいはライトバルブとして期待されてい
る。
[0008] Similarly, a liquid crystal exhibiting antiferroelectricity is known as a technique for forming a display element utilizing the refractive index anisotropy and spontaneous polarization of liquid crystal molecules. This antiferroelectric liquid crystal generally has a chiral smectic CA phase (SmCA *) in a specific temperature range. In this state, when no electric field is applied, the average optically stable state is in the normal direction of the smectic layer. It has the property that the average optical stable state is inclined from the layer normal direction by application. In addition, the antiferroelectric liquid crystal also performs switching by coupling of spontaneous polarization and electric field, so that it exhibits a very fast response speed and is expected as a high-speed display element or light valve.

【0009】ところで、このような強誘電性液晶もしく
は反強誘電性液晶を用いた液晶素子においてコントラス
トを良好に保つには、欠陥のない配向状態を得ることが
必要である。そして、液晶配向状態を良好にするための
液晶素子としては、一対の基板を所定距離離間した位置
に配置して、それらの間に液晶を挟持すると共に、一方
の基板には、液晶分子に対して一軸配向特性を有するよ
うな配向制御膜を形成し、他方の基板には、液晶分子に
対して非一軸配向特性を有するような特性や種類等の異
なる配向制御膜を形成したものが、特開昭61−209
30号公報他に開示されている。この液晶素子によれ
ば、液晶の配向を一軸配向処理された基板側から高秩序
に制御することができ、良好な液晶配向状態を得やす
い。
In order to maintain good contrast in a liquid crystal device using such a ferroelectric liquid crystal or antiferroelectric liquid crystal, it is necessary to obtain a defect-free alignment state. As a liquid crystal element for improving a liquid crystal alignment state, a pair of substrates is arranged at a position separated by a predetermined distance, and a liquid crystal is sandwiched between them. An alignment control film having uniaxial alignment characteristics is formed on the other substrate, and an alignment control film having different characteristics and types having non-uniaxial alignment characteristics with respect to liquid crystal molecules is formed on the other substrate. 61-209
No. 30 and other publications. According to this liquid crystal element, the orientation of the liquid crystal can be controlled in a high order from the side of the substrate that has been subjected to the uniaxial orientation treatment, and a favorable liquid crystal alignment state can be easily obtained.

【0010】[0010]

【発明が解決しようとする課題】ところが、このような
液晶素子においては、見かけ上、配向状態は良好である
ものの、スイッチングに非対称な特性が出たり、また
は、強誘電性液晶の良好な双安定性が阻害されることが
あり、いわゆるスイッチングのメモリ性が低減される場
合があった。
However, in such a liquid crystal device, although the alignment state is apparently good, an asymmetrical characteristic appears in the switching, or the ferroelectric liquid crystal has a favorable bistable property. In some cases, the so-called switching memory performance may be reduced.

【0011】特にスイッチング特性の対称性は、駆動マ
ージンを広げる為にも重要であり、しかも長時間の駆動
が続いてもスイッチング特性の対称性を保たなくてはな
らない。
In particular, the symmetry of the switching characteristics is important for widening the driving margin, and it is necessary to maintain the symmetry of the switching characteristics even if driving is continued for a long time.

【0012】この他、特に強誘電性液晶あるいは反強誘
電性液晶を用いた液晶素子では、特に中間調表示を行う
上で、液晶自身が有する自発分極により誘起される反電
場効果が重大な問題となっている。即ち、自発分極に対
応して偏在する内部イオンが電界を形成すると考えられ
る原因により所望の中間調を不安定にし、また、外部か
ら与える印加電圧に対して光学応答においてヒステリシ
スを生ずる場合がある。これは、「黒状態」または「白
状態」を表示している際の液晶分子の自発分極の向きに
対してそれぞれ、各々の状態を安定化させる向きにイオ
ンの偏在が起き、この偏在の極性の違いにより、短い間
のリセット(「黒消去」)後に与える電圧Vwを等しく
印加した場合に於ても、前状態(「白」か「黒」)で液
晶部分に印加される電圧が異なるために起こると考えら
れている。
In addition, especially in a liquid crystal device using a ferroelectric liquid crystal or an antiferroelectric liquid crystal, in performing halftone display, an anti-electric field effect induced by spontaneous polarization of the liquid crystal itself is a serious problem. It has become. That is, a desired halftone may be destabilized due to a reason that the internal ions unevenly distributed in response to the spontaneous polarization form an electric field, and hysteresis may occur in an optical response to an externally applied voltage. This is because ions are localized in a direction that stabilizes each state with respect to the direction of spontaneous polarization of liquid crystal molecules when displaying “black state” or “white state”. Because the voltage applied to the liquid crystal portion in the previous state ("white" or "black") differs even when the voltage Vw applied after a short reset ("black erasure") is equally applied due to the difference It is thought to happen.

【0013】上記のような反電場効果による極端に不都
合な現象としては、例えば「黒状態」をリセット方向と
して、「白状態」を書き込もうとしても、所望の電圧レ
ベルにおいては、「白状態」がラッチできないものとな
り、「黒状態」に振り戻されしまうといういわゆるスイ
ッチング不良が起きてしまう。この現象は特に中間調を
画素レベルでは必要としない液晶素子においても致命的
な欠陥となってしまう。
As an extremely inconvenient phenomenon due to the above-described anti-electric field effect, for example, when the “black state” is set to the reset direction and the “white state” is written, the “white state” Cannot be latched, and a so-called switching failure occurs, in which the signal is returned to the “black state”. This phenomenon is a fatal defect even in a liquid crystal element that does not require a halftone at a pixel level.

【0014】上記のような反電場効果への対策として、
例えば特開昭63−121020号公報などにおいて、
強誘電性液晶素子を構成する配向制御膜を低インピーダ
ンス化すること、いわゆる反電場によるスイッチング不
良に対処する方法が開示されている。また、特開平2−
153321号公報においては、配向制御膜を低インピ
ーダンス化するための有機導電性膜の例が多種類にわた
り開示されている。更に特開昭64−49023号公報
においては、低インピーダンス化したショート防止のパ
ッシベーションに薄膜の配向層を形成することが開示さ
れているが、充分な解決がなされていないのが現状であ
る。
As a countermeasure against the above-described anti-electric field effect,
For example, in JP-A-63-12020, etc.,
A method of reducing the impedance of an alignment control film constituting a ferroelectric liquid crystal element, that is, a method of coping with switching failure due to a so-called anti-electric field is disclosed. In addition, Japanese Unexamined Patent Application Publication No.
In JP-A-153321, many examples of an organic conductive film for lowering the impedance of an alignment control film are disclosed. Furthermore, Japanese Patent Application Laid-Open No. 64-49023 discloses that a thin film orientation layer is formed for passivation for preventing short circuit with reduced impedance, but at present, there is no sufficient solution.

【0015】このように、カイラルスメクチック液晶を
用いた液晶素子の電気光学特性は、配向状態の制御や自
発分極Psに起因して発生する反電場に関して、また前
放置状態に起因して生じる閾値変化、光学応答不安定な
どについて、改善すべき課題を抱えており、この点にお
いては反強誘電性液晶素子も同様の問題がある。
As described above, the electro-optical characteristics of the liquid crystal device using the chiral smectic liquid crystal are controlled by the change of the threshold value caused by the control of the alignment state and the anti-electric field generated by the spontaneous polarization Ps, and by the neglected state. However, there are problems to be improved with respect to optical response instability, etc. In this respect, the antiferroelectric liquid crystal element has the same problem.

【0016】そこで、本発明は、良好な配向状態を呈す
る液晶素子を提供することを目的とするものである。
Therefore, an object of the present invention is to provide a liquid crystal element exhibiting a good alignment state.

【0017】また、本発明は、反電場効果の影響や画素
間のクロストークを充分に防止できる液晶素子を提供す
ることを目的とするものである。
Another object of the present invention is to provide a liquid crystal element which can sufficiently prevent the influence of the anti-electric field effect and crosstalk between pixels.

【0018】さらに、本発明は、スイッチング閾値の非
対称特性を抑制することができる液晶素子を提供するこ
とを目的とするものである。
Still another object of the present invention is to provide a liquid crystal device capable of suppressing the asymmetric characteristic of the switching threshold.

【0019】またさらに、本発明は、製造コストが低減
される液晶素子を提供することを目的とするものであ
る。
Still another object of the present invention is to provide a liquid crystal element whose manufacturing cost is reduced.

【0020】[0020]

【課題を解決するための手段】本発明は、上述事情に鑑
みなされたものであって、所定距離離間して配置される
一対の基板と、これら一対の基板の間に挟持される液晶
と、を備え、かつ、少なくとも一方の基板が液晶分子に
対して一軸配向特性を有する液晶素子において、一対の
基板の少なくとも一方に、その膜厚方向にほとんど結晶
粒界を有さないと共にその膜面方向に複数の結晶粒界を
有する多結晶構造とした膜を有する、ことを特徴とす
る。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned circumstances, and has been made in consideration of the above circumstances, and includes a pair of substrates arranged at a predetermined distance, a liquid crystal sandwiched between the pair of substrates, And wherein at least one of the substrates has uniaxial alignment characteristics with respect to liquid crystal molecules, at least one of the pair of substrates has almost no crystal grain boundary in the film thickness direction and the film surface direction. And a film having a polycrystalline structure having a plurality of crystal grain boundaries.

【0021】本発明は、特に好ましくは、一方の基板が
液晶分子に対して一軸配向特性を有し、対向する他方の
基板が液晶分子に対して非一軸配向特性を有するもので
あり、少なくとも該非一軸配向特性を有する基板に、上
述したその膜厚方向にほとんど結晶粒界を有さないと共
にその膜面方向に複数の結晶粒界を有する多結晶構造と
した膜を設ける、ことを特徴とする。
In the present invention, it is particularly preferable that one of the substrates has uniaxial alignment characteristics with respect to liquid crystal molecules and the other opposing substrate has non-uniaxial alignment characteristics with respect to liquid crystal molecules. A substrate having a uniaxial orientation characteristic is provided with a film having a polycrystalline structure having few crystal grain boundaries in the film thickness direction and having a plurality of crystal grain boundaries in the film surface direction as described above. .

【0022】この場合、前記多結晶構造の膜を導電性制
御不純物が添加された多結晶金属酸化物又は多結晶半導
体によって形成すると好ましい。
In this case, it is preferable that the film having the polycrystalline structure is formed of a polycrystalline metal oxide or a polycrystalline semiconductor to which conductivity controlling impurities are added.

【0023】[0023]

【発明の実施の形態】以下、図1乃至図6を参照して、
本発明の実施の形態について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIGS.
An embodiment of the present invention will be described.

【0024】図1は、本発明に係る液晶素子の好適な一
実施の形態を示す断面図である。同図に示す液晶素子1
は、所定距離離間して配置される一対の基板としての透
光性基材2,3を備えており、これらの透光性基材2,
3の間には液晶5が挟持されている。そして、一方の透
光性基材2は、液晶分子に対して一軸配向特性を有して
おり、他方の透光性基材3は、液晶分子に対して非一軸
配向特性を有している(以下、液晶分子に対して一軸配
向特性を有する側の透光性基材2を“一軸配向側基板
2”とし、液晶分子に対して非一軸配向特性を有する側
の透光性基材3を“非一軸配向側基板3”とする。ま
た、このように一軸配向側基板2と非一軸配向側基板3
とを有する構成を“非対称構成”とする)。本実施の形
態によれば、液晶素子を非対称構成にすると共に適正な
液晶材料(詳細は後述)を用いることにより、均一な配
向状態を実現している。
FIG. 1 is a cross-sectional view showing a preferred embodiment of the liquid crystal device according to the present invention. Liquid crystal element 1 shown in FIG.
Is provided with a pair of light-transmitting substrates 2 and 3 that are disposed at a predetermined distance from each other.
A liquid crystal 5 is sandwiched between the three. One translucent substrate 2 has uniaxial alignment characteristics for liquid crystal molecules, and the other translucent substrate 3 has non-uniaxial alignment characteristics for liquid crystal molecules. (Hereinafter, the translucent substrate 2 on the side having uniaxial alignment characteristics with respect to the liquid crystal molecules is referred to as the “uniaxial alignment side substrate 2”, and the translucent substrate 3 on the side having non-uniaxial alignment characteristics with respect to the liquid crystal molecules. Is referred to as “non-uniaxially oriented substrate 3.” Further, as described above, the uniaxially oriented substrate 2 and the non-uniaxially oriented substrate 3
Is referred to as an “asymmetric configuration”). According to the present embodiment, a uniform alignment state is realized by using an asymmetric liquid crystal element and using an appropriate liquid crystal material (details will be described later).

【0025】なお、本明細書における“一軸配向特性”
とは、液晶分子の一軸配向状態(例えば一軸水平配向状
態)を意味する。
It should be noted that "uniaxial orientation characteristics" in this specification
Means a uniaxial alignment state of liquid crystal molecules (for example, a uniaxial horizontal alignment state).

【0026】ところで、この実施の形態においては、非
一軸配向側基板3の表面には、電極6と膜7とが形成さ
れており、膜7は、例えば液晶分子に対して非一軸配向
特性を有し(すなわち、液晶分子に対して一軸配向特性
を有さない)、非一軸配向膜として機能する。この膜7
は、その成膜条件の設定により、その膜厚方向に全く
(或は、ほとんど)結晶粒界を有さないと共にその膜面
方向に多数の結晶粒界を有する多結晶構造とする。この
ように、膜7は、その膜厚方向に結晶粒界が全く存在し
ない(或は、ほとんど存在しない)ように構成してお
り、該膜厚方向の抵抗(体積抵抗)が低く抑えられてい
る。また、膜7が、その膜面方向に多数の結晶粒界を有
する構造であるため、該膜面方向における抵抗(体積抵
抗)が高くできる。つまり、本実施の形態における膜7
は、膜厚方向と膜面方向で抵抗率異方性を示すこととな
る。
In this embodiment, an electrode 6 and a film 7 are formed on the surface of the non-uniaxially oriented substrate 3, and the film 7 has a non-uniaxially oriented characteristic with respect to, for example, liquid crystal molecules. (I.e., having no uniaxial alignment property with respect to liquid crystal molecules) and function as a non-uniaxial alignment film. This film 7
Has a polycrystalline structure having no (or almost no) crystal grain boundaries in the film thickness direction and a large number of crystal grain boundaries in the film surface direction depending on the setting of the film formation conditions. As described above, the film 7 is configured so that there is no (or almost no) crystal grain boundary in the film thickness direction, and the resistance (volume resistance) in the film thickness direction is suppressed low. I have. Further, since the film 7 has a structure having many crystal grain boundaries in the film surface direction, the resistance (volume resistance) in the film surface direction can be increased. That is, the film 7 in the present embodiment
Indicates a resistivity anisotropy in the film thickness direction and the film surface direction.

【0027】ここで、膜厚方向の抵抗が低くなる理由を
多結晶構造モデルで有名な「SETO モデル」を用い
て説明すると、「電流を担うキャリア(電子やホール)
の走行は、多結晶材料内では結晶粒界で作られるポテン
シャルバリアによって著しく阻害される」が、本実施の
形態のように膜厚方向に結晶粒界面が存在しなければ、
該膜厚方向に走行するキャリアは結晶粒界を通過せず、
結晶的な特性のみが現れるために抵抗が低くなるからで
ある。
Here, the reason why the resistance in the film thickness direction is reduced will be described with reference to the “SETO model” which is famous for a polycrystalline structure model.
Is significantly inhibited by a potential barrier formed at a crystal grain boundary in a polycrystalline material, but if there is no crystal grain interface in the film thickness direction as in the present embodiment,
The carrier traveling in the thickness direction does not pass through the crystal grain boundaries,
This is because the resistance is reduced because only the crystalline characteristics appear.

【0028】なお、この非一軸配向側基板における膜7
としては、好ましくは多結晶金属酸化物又は多結晶半導
体によって形成されており、特に、導電性制御不純物が
添加された多結晶金属酸化物又は多結晶半導体によって
形成して、その導電性制御不純物によって導電性を制御
するようにする。
The film 7 on the non-uniaxially oriented substrate
Is preferably formed of a polycrystalline metal oxide or a polycrystalline semiconductor, and in particular, formed of a polycrystalline metal oxide or a polycrystalline semiconductor to which a conductivity controlling impurity is added, and Try to control conductivity.

【0029】ここで、多結晶金属酸化膜としては、Zn
O、CdO、ZnCdOxの12族(IUPAC無機化
学命名法による族番号。以下同じ。)酸化膜、GeO
2 、SnO2 、GeSnOx、TiO2 、ZrO2 、T
iZrOxの4、14族酸化膜、等が好ましい。また、
多結晶半導体膜としては、Si、SiCの14族半導体
が好ましい。さらに、導電性制御不純物としては、例え
ば12族酸化物に対しn型不純物(ドナー:電子伝導を
高める不純物)として13族元素であるB、Al、G
a、Inが、p型不純物(アクセプター:ホール伝導を
高める不純物)として1、11族元素であるCu、A
g、Au、Liが用いられる。また、4、14族酸化物
ないしは半導体に対してn型不純物として15族元素で
あるP、As、Sb、Biが、p型不純物として13族
元素であるB、Al、Ga、Inが用いられる。このよ
うに膜7に導電性制御不純物を添加することで、表面電
位(後述するように、一軸配向側基板2や非一軸配向側
基板3の表面で検出される表面電位)の微細な制御が可
能となり、両表面電位の差(一軸配向側基板2の表面で
検出される表面電位と、非一軸配向側基板3の表面で検
出される表面電位との差)の絶対値を小さな値(100
mV以下、好ましくは50mV)に設定し易くなる。な
お、一軸配向側基板2の表面電位が正の場合にはドナー
を添加し、負の場合にはアクセプターを添加する。ま
た、不純物の添加濃度は、材料の種類及びその結晶化状
態(結晶欠陥密度の多寡)によって異なるが、おおよそ
の目安は材料中の自由電子ないしは自由正孔の濃度が1
11〜1014/cm3 程度となるように設定すれば良
い。多結晶材料を用いる場合、不純物の添加効率も考慮
して、好ましくは、1017〜1020/cm3 (母体の材
料に対して0.01%〜1%程度)が実際の添加量とな
る。不純物添加量に対する表面電位の変化量は、1桁増
やすにともない約50mVに相当する。
Here, as the polycrystalline metal oxide film, Zn
O, CdO, ZnCdOx Group 12 (Group number by IUPAC inorganic chemical nomenclature; the same applies hereinafter) oxide film, GeO
2 , SnO 2 , GeSnOx, TiO 2 , ZrO 2 , T
An iZrOx Group 4 or 14 oxide film or the like is preferable. Also,
As the polycrystalline semiconductor film, a Group 14 semiconductor of Si and SiC is preferable. Further, as the conductivity controlling impurity, for example, a group 13 element B, Al, or G as an n-type impurity (donor: an impurity that enhances electron conduction) for a group 12 oxide is used.
a and In are p-type impurities (acceptors: impurities that enhance hole conduction), Cu and A, which are Group 1 and 11 elements.
g, Au, and Li are used. For Group 4 or 14 oxides or semiconductors, P, As, Sb, and Bi as Group 15 elements are used as n-type impurities, and B, Al, Ga, and In as Group 13 elements are used as p-type impurities. . By adding the conductivity control impurity to the film 7 in this manner, fine control of the surface potential (the surface potential detected on the surface of the uniaxially oriented substrate 2 or the non-uniaxially oriented substrate 3 as described later) can be finely controlled. The absolute value of the difference between the two surface potentials (the difference between the surface potential detected on the surface of the uniaxially oriented substrate 2 and the surface potential detected on the surface of the non-uniaxially oriented substrate 3) is reduced to a small value (100
mV or less, preferably 50 mV). When the surface potential of the uniaxially oriented substrate 2 is positive, a donor is added, and when the surface potential is negative, an acceptor is added. Further, the concentration of the impurity added depends on the type of the material and its crystallization state (the degree of crystal defect density), but the rough rule of thumb is that the concentration of free electrons or free holes in the material is 1%.
What is necessary is just to set it as about 0 < 11 > -10 < 14 > / cm < 3 >. When a polycrystalline material is used, the actual addition amount is preferably 10 17 to 10 20 / cm 3 (about 0.01% to 1% with respect to the base material) in consideration of the impurity addition efficiency. . The amount of change in the surface potential with respect to the amount of impurity added is equivalent to about 50 mV with an increase of one digit.

【0030】ところで、膜7における膜厚方向の抵抗
(体積抵抗)は104 〜108 Ωcm、特に104 〜1
7 Ωcmの範囲が好ましい。これにより、抵抗*容量
積で与えられる遅延時定数を小さくでき、高Psを有す
るカイラルスメクチック液晶に因る反電場効果の影響を
防止できる。また、膜7における膜面方向の抵抗(体積
抵抗)は106 〜109 Ωcmの範囲が好ましい。これ
により、画素間のクロストークを充分に防止できる。な
お、膜7の抵抗(体積抵抗)は、その材料を選択するこ
とにより調整すれば良い。
The resistance (volume resistance) in the film thickness direction of the film 7 is 10 4 Ωcm to 10 8 Ωcm, particularly 10 4 Ωcm to 1ΩΩ.
A range of 0 7 Ωcm is preferred. As a result, the delay time constant given by the resistance * capacitance product can be reduced, and the effect of the anti-electric field effect due to the chiral smectic liquid crystal having a high Ps can be prevented. The resistance (volume resistance) in the film surface direction of the film 7 is preferably in the range of 10 6 to 10 9 Ωcm. Thereby, crosstalk between pixels can be sufficiently prevented. Note that the resistance (volume resistance) of the film 7 may be adjusted by selecting its material.

【0031】ところで、一軸配向側基板2は、上述のよ
うに、液晶分子に対して一軸配向特性を有しているが、
この一軸配向側基板2の表面に電極9を形成すると共
に、この電極9の表面に、液晶分子に対して一軸配向特
性を有する一軸配向膜(以下、“配向制御膜”とする)
10を形成するようにすると好ましい。この配向制御膜
10は、所定の処理(例えば、ラビング処理)を施すこ
とによって一軸配向特性を発現するものでも、そのよう
な処理を施さなくとも一軸配向特性を有しているもので
も良い。
As described above, the uniaxially oriented substrate 2 has uniaxially oriented characteristics with respect to liquid crystal molecules.
An electrode 9 is formed on the surface of the uniaxially oriented substrate 2 and a uniaxially oriented film (hereinafter, referred to as an “alignment control film”) having a uniaxially oriented property on liquid crystal molecules is formed on the surface of the electrode 9.
Preferably, 10 is formed. The orientation control film 10 may exhibit uniaxial orientation characteristics by performing a predetermined process (for example, rubbing process), or may have uniaxial orientation characteristics without such a process.

【0032】所定の処理を施すことによって一軸配向特
性を発現するものの具体例としては、単独に用いても一
軸配向特性を示す配向膜となり得る高分子材料、好まし
くは有機高分子材料2種以上を混合して用いれば良い。
かかる配向制御膜10としては、有機高分子膜を一軸配
向処理したものが好適であり、有機高分子膜としては、
ポリイミド、ナイロン、ポリビニルアルコール等が挙げ
られる。
A specific example of a material which exhibits uniaxial orientation characteristics by performing a predetermined treatment is a polymer material which can be used as an alignment film exhibiting uniaxial orientation characteristics when used alone, preferably two or more organic polymer materials. It may be mixed and used.
As such an alignment control film 10, a film obtained by uniaxially aligning an organic polymer film is preferable.
Examples include polyimide, nylon, and polyvinyl alcohol.

【0033】一軸配向特性を有する配向制御膜10とし
て、特に好ましくは下記一般式[P]で表される構造単
位を有するものが用いられる。
As the alignment control film 10 having uniaxial alignment characteristics, a film having a structural unit represented by the following general formula [P] is particularly preferably used.

【0034】[0034]

【化1】 また、これらのポリイミドの具体的構造としては、たと
えば以下の繰り返し単位構造が挙げられる。
Embedded image In addition, specific structures of these polyimides include, for example, the following repeating unit structures.

【0035】[0035]

【化2】 Embedded image

【0036】[0036]

【化3】 本発明では、好ましくは、用いる液晶材料の配向特性に
応じて、配向制御膜として一方の基板において上述した
ようなポリイミド等の有機材料からなる膜で一軸配向処
理したものを用い、他方の基板において、上述した酸化
物超微粒子等が母材中に分散されてなる膜(塗布膜)を
夫々用いることができる。
Embedded image In the present invention, preferably, according to the alignment characteristics of the liquid crystal material to be used, one that has been subjected to uniaxial alignment treatment with a film made of an organic material such as polyimide as described above on one substrate as an alignment control film, and used on the other substrate Alternatively, a film (coating film) in which the above-described oxide ultrafine particles or the like are dispersed in a base material can be used.

【0037】一方、電極6及び電極9の材料としては、
酸化錫や酸化インジウムの他、ITO(インジウム テ
ィン オキサイド)などの透明導電体が好ましく、また
透光性が要求されない素子を構成する場合では、Cr、
Al、Taなどの金属を用いれば良い。
On the other hand, as a material of the electrodes 6 and 9,
In addition to tin oxide and indium oxide, a transparent conductor such as ITO (indium tin oxide) is preferable. In the case of forming an element that does not require translucency, Cr,
A metal such as Al or Ta may be used.

【0038】次に、本発明で用いる液晶組成物について
説明する。
Next, the liquid crystal composition used in the present invention will be described.

【0039】本発明に用いる液晶5としては、カイラル
スメクチック相を呈する液晶、特に強誘電性を示す液晶
もしくは反強誘電性を示す液晶など、自発分極の作用を
駆動に応用した液晶が好適であるが、ネマティック液晶
などを用いても良い。
The liquid crystal 5 used in the present invention is preferably a liquid crystal exhibiting a chiral smectic phase, particularly a liquid crystal exhibiting a ferroelectric property or a liquid crystal exhibiting an antiferroelectric property, in which the action of spontaneous polarization is applied to driving. However, a nematic liquid crystal or the like may be used.

【0040】例えば、カイラルスメクチック相を呈する
液晶(強誘電性を示す液晶もしくは反強誘電性を示す液
晶)としては、相転移系列として、高温側から低温側に
向かって等方相→SmA→SmC*→結晶相となる材料
であって、自発分極が30nC/cm2 (約30℃の温
度中)でチルト角が約24度のものが好ましい。
For example, as a liquid crystal exhibiting a chiral smectic phase (a liquid crystal exhibiting ferroelectricity or a liquid crystal exhibiting antiferroelectricity), a phase transition series isotropic phase → SmA → SmC from high temperature to low temperature. * → It is preferable to use a material that becomes a crystal phase and has a spontaneous polarization of 30 nC / cm 2 (at a temperature of about 30 ° C.) and a tilt angle of about 24 degrees.

【0041】また、本発明の液晶素子において、表示の
際の輝度を向上すべく、液晶がSmC*相をとる際、そ
のスメクチック層が基板に対して垂直に並列するといっ
たブックシェルフ構造、或いは垂直に近いスメクチック
層傾きの構造をとる液晶材料を用いることが好ましい。
かかるスメクチック層構造をとる液晶材料として、例え
ば、中心核にフルオロカーボン末端部分及びハイドロカ
ーボン末端部分が結合した構造であって、スメクチック
相あるいは潜在的スメクチック相を示すフッ素含有液晶
性化合物を含有する組成物が挙げられる。かかるフッ素
含有化合物については、具体的には米国特許5,08
2,587号、米国特許5,262,082号、国際公
開WO93/22936号等に記載のフッ素含有化合物
を用いることができる。
Further, in the liquid crystal device of the present invention, in order to improve the brightness at the time of display, when the liquid crystal takes the SmC * phase, a bookshelf structure in which the smectic layer is vertically parallel to the substrate, or It is preferable to use a liquid crystal material having a structure with a smectic layer inclination close to the above.
As a liquid crystal material having such a smectic layer structure, for example, a composition containing a fluorine-containing liquid crystal compound having a structure in which a fluorocarbon terminal portion and a hydrocarbon terminal portion are bonded to a central nucleus and exhibiting a smectic phase or a potential smectic phase Is mentioned. Such fluorine-containing compounds are specifically described in US Pat.
2,587, U.S. Pat. No. 5,262,082, WO93 / 22936, and the like can be used.

【0042】更に具体的には、当核フッ素含有化合物で
あって、例えば上述したような降温下で等方相→SmA
→SmC*→結晶相といった相転移を示す(特にコレス
テリック相を呈さない)液晶材料が使用され得る。
More specifically, the compound is a nuclear fluorine-containing compound and is, for example, an isotropic phase at a temperature lowering as described above → SmA
A liquid crystal material exhibiting a phase transition such as → SmC * → crystal phase (in particular, not exhibiting a cholesteric phase) may be used.

【0043】尚、本実施の形態によれば、液晶素子を、
一方の基板2の片側のみを一軸配向処理した非対称構成
としているため、液晶(特に強誘電性あるいは反強誘電
性液晶)の特にSmAでの温度領域における配向が、一
方の基板2における一軸配向処理が施された表面からの
一軸分子成長として行われ、SmC*相において良好な
配向状態を得ることができる。特に、上述したコレステ
リック相を呈さない液晶を用いた場合には、降温下でI
(等方相)→SmAの相転移の際に良好に配向制御を行
うことにより、均一な配向状態を実現できる。
According to the present embodiment, the liquid crystal element is
Since only one side of one substrate 2 has an asymmetric configuration in which uniaxial alignment processing is performed, the liquid crystal (particularly, ferroelectric or antiferroelectric liquid crystal) is aligned in a temperature region of SmA in particular, and the uniaxial alignment processing in one substrate 2 is performed. The growth is performed as uniaxial molecular growth from the surface to which S has been applied, and a good orientation state can be obtained in the SmC * phase. In particular, when a liquid crystal that does not exhibit the cholesteric phase is used,
By performing good orientation control during the (isotropic phase) → SmA phase transition, a uniform orientation state can be realized.

【0044】前記フッ素含有液晶化合物としては、フル
オロカーボン末端部分が、−D1−Cxa2xa−Xで表わ
される基、(但し、上記式中xaは1〜20であり、X
は−H又は−Fを表わし、D1は、−CO−O−(C
2ra−、−O−(CH2ra−、−(CH2ra−、
−O−SO2−、−SO2−、−SO2−(CH2ra−、
−O−(CH2ra−O−(CH2rb−、−(CH2
ra−N(Cpa2pa+1)−SO2−、又は−(CH2ra
−N(Cpa2pa+1)−CO−を表わす。ra及びrb
は、独立に1〜20であり、paは0〜4である。)、
或いは、−D2−(Cxb2xb−O)za−Cya2ya+1
表わされる基、(但し、上記式中xbはそれぞれの(C
xb2xb−O)に独立に1〜10であり、yaは、1〜
10であり、zaは1〜10であり、D2は、−CO−
O−Crc2rc、−O−Crc2rc−、−Crc2rc−、
−O−(Csa2sa−O)ta−Crd2rd−、−O−SO
2−、−SO2−、−SO2−Crc2rc−、−Crc2rc
−N(Cpb2pb+1)−SO2−、−Crc2rc−N(C
pb2pb+1)−CO−、単結合から選ばれ、rc及びr
dはそれぞれ独立に1〜20であり、saはそれぞれの
(Csa2sa−O)に独立に1〜10であり、taは1
〜6であり、pbは0〜4である。)であるような化合
物を用いることができる。
In the fluorine-containing liquid crystal compound, the terminal portion of the fluorocarbon is a group represented by -D 1 -C xa F 2xa -X (provided that xa is 1 to 20;
It represents -H or -F, D 1 is, -CO-O- (C
H 2) ra -, - O- (CH 2) ra -, - (CH 2) ra -,
-O-SO 2 -, - SO 2 -, - SO 2 - (CH 2) ra -,
-O- (CH 2) ra -O- ( CH 2) rb -, - (CH 2)
ra -N (C pa H 2pa + 1) -SO 2 -, or - (CH 2) ra
-N (C pa H 2pa + 1 ) represents the -CO-. ra and rb
Is independently 1 to 20, and pa is 0 to 4. ),
Alternatively, a group represented by -D 2- (C xb F 2xb -O) za -C ya F 2ya + 1 (where xb is each of (C
xb F 2xb -O) is independently 1 to 10, and ya is 1 to
10, za is 1 to 10, and D 2 is -CO-
O-C rc H 2rc, -O -C rc H 2rc -, - C rc H 2rc -,
-O- (C sa H 2sa -O) ta -C rd H 2rd -, - O-SO
2 -, - SO 2 -, - SO 2 -C rc H 2rc -, - C rc H 2rc
-N (C pb H 2pb + 1 ) -SO 2 -, - C rc H 2rc -N (C
pb H 2pb + 1) -CO-, selected from a single bond, rc and r
d is independently 1 to 20, sa is independently 1 to 10 for each (C sa H 2sa -O), and ta is 1
And pb is 0-4. ) Can be used.

【0045】特に好ましくは、下記一般式(I)、或い
は(II)で表わされるフッ素含有液晶化合物を用いる
ことができる。
Particularly preferably, a fluorine-containing liquid crystal compound represented by the following general formula (I) or (II) can be used.

【0046】[0046]

【化4】 を表わす。Embedded image Represents

【0047】ga、ha、iaは独立に0〜3の整数
(但し、ga+ha+iaは少なくとも2である)を表
わす。
Ga, ha and ia each independently represent an integer of 0 to 3 (provided that ga + ha + ia is at least 2).

【0048】夫々のL1とL2は独立に、単結合、−CO
−O−、−O−CO−、−COS−、−S−CO−、−
CO−Se−、−Se−CO−、−CO−Te−、−T
e−CO−、−CH2CH2−、−CH=CH−、−C≡
C−、−CH=N−、−N=CH−、−CH2−O−、
−O−CH2−、−CO−又は−O−を表わす。
Each of L 1 and L 2 is independently a single bond, —CO
-O-, -O-CO-, -COS-, -S-CO-,-
CO-Se-, -Se-CO-, -CO-Te-, -T
e-CO -, - CH 2 CH 2 -, - CH = CH -, - C≡
C -, - CH = N - , - N = CH -, - CH 2 -O-,
-O-CH 2 -, - CO- or represent -O-.

【0049】夫々のX1、Y1、Z1はA1、A2、A3の置
換基であり、独立に−H、−Cl、−F、−Br、−
I、−OH、−OCH3、−CH3、−CN、又は−NO
2を表わし、夫々のja、ma、naは独立に0〜4の
整数を表わす。
Each of X 1 , Y 1 , and Z 1 is a substituent of A 1 , A 2 , and A 3 and independently represents —H, —Cl, —F, —Br, —
I, -OH, -OCH 3, -CH 3, -CN, or -NO
2 and each of ja, ma and na independently represents an integer of 0-4.

【0050】J1は、−CO−O−(CH2ra−、−O
−(CH2ra−、−(CH2ra−、−O−SO2−、
−SO2−、−SO2−(CH2ra−、−O−(CH2
ra−O−(CH2rb−、−(CH2ra−N(Cpa
2pa+1)−SO2−、又は−(CH2ra−N(Cpa
2pa+1)−CO−を表わす。ra及びrbは、独立に1
〜20であり、paは0〜4である。
J 1 is —CO—O— (CH 2 ) ra —, —O
- (CH 2) ra -, - (CH 2) ra -, - O-SO 2 -,
-SO 2 -, - SO 2 - (CH 2) ra -, - O- (CH 2)
ra -O- (CH 2) rb - , - (CH 2) ra -N (C pa H
2pa + 1) -SO 2 -, or - (CH 2) ra -N ( C pa H
2pa + 1 ) represents -CO-. ra and rb are independently 1
-20 and pa is 0-4.

【0051】R1は、−O−Cqa2qa−O−Cqb
2qb+1、−Cqa2qa−O−Cqb2qb+1、−Cqa2qa
3、−O−Cqa2qa−R3、−CO−O−Cqa2qa
3、又は−O−CO−Cqa2qa−R3を表わし、直鎖
状、分岐状のいずれであっても良い(但し、R3は、−
O−CO−Cqb2qb+1、−CO−O−Cqb2qb+1、−
H、−Cl、−F、−CF3、−NO2、−CNを表わ
し、qa及びqbは独立に1〜20である)。
R 1 is -OC qa H 2qa -OC qb H
2qb + 1, -C qa H 2qa -O-C qb H 2qb + 1, -C qa H 2qa -
R 3, -O-C qa H 2qa -R 3, -CO-O-C qa H 2qa -
R 3 or —O—CO—C qa H 2qa —R 3 , which may be linear or branched (where R 3 is-
O-CO-C qb H 2qb + 1, -CO-O-C qb H 2qb + 1, -
H, -Cl, -F, -CF 3 , -NO 2, represents a -CN, qa and qb are 20 independently).

【0052】R2はCxa2xa−Xを表わす(Xは−H又
は−Fを表わし、xaは1〜20の整数である)。
R 2 represents C xa F 2xa -X (X represents -H or -F, and xa is an integer of 1 to 20).

【0053】[0053]

【化5】 を表わす。Embedded image Represents

【0054】gb、hb、ibはそれぞれ独立に0〜3
の整数(但し、gb+hb+ibは少なくとも2であ
る)を表わす。
Gb, hb and ib are each independently 0 to 3
(Where gb + hb + ib is at least 2).

【0055】夫々のL3、L4は独立に、単結合、−CO
−O−、−O−CO−、−CO−S−、−S−CO−、
−CO−Se−、−Se−CO−、−CO−Te−、−
Te−CO−、−(CH2CH2ka−(kaは1〜
4)、−CH=CH−、−C≡C−、−CH=N−、−
N=CH−、−CH2−O−、−O−CH2−、−CO−
又は−O−を表わす。
Each of L 3 and L 4 is independently a single bond, —CO
-O-, -O-CO-, -CO-S-, -S-CO-,
-CO-Se-, -Se-CO-, -CO-Te-,-
Te-CO -, - (CH 2 CH 2) ka - (ka is 1
4), -CH = CH-, -C≡C-, -CH = N-,-
N = CH -, - CH 2 -O -, - O-CH 2 -, - CO-
Or -O-.

【0056】夫々のX2、Y2、Z2はA4、A5、A6の置
換基であり、独立に−H、−Cl、−F、−Br、−
I、−OH、−OCH3、−CH3、−CF3、−O−C
3、−CN、又は−NO2を表わし、夫々のjb、m
b、nbはそれぞれ0〜4の整数を表わす。
Each of X 2 , Y 2 , and Z 2 is a substituent of A 4 , A 5 , and A 6 and independently represents —H, —Cl, —F, —Br, —
I, -OH, -OCH 3, -CH 3, -CF 3, -O-C
F 3 , —CN, or —NO 2 , and each jb, m
b and nb each represent an integer of 0 to 4.

【0057】J2は、−CO−O−Crc2rc−、−O−
rc2rc−、−Crc2rc−、−O−(Csa2sa
O)ta−Crd2rd−、−O−SO2−、−SO2−、−
SO2−Crc2rc−、−Crc2rc−N(Cpb2pb+1
−SO2−、−Crc2rc−N(Cpb2pb+1)−CO−
であり、rc及びrdは独立に1〜20であり、saは
それぞれの(Csa2sa−O)に独立に1〜10であ
り、taは1〜6であり、pbは0〜4である。
J 2 represents —CO—O—C rc H 2rc —, —O—
C rc H 2rc -, - C rc H 2rc -, - O- (C sa H 2sa -
O) ta -C rd H 2rd- , -O -SO 2- , -SO 2 -,-
SO 2 -C rc H 2rc -, - C rc H 2rc -N (C pb H 2pb + 1)
-SO 2 -, - C rc H 2rc -N (C pb H 2pb + 1) -CO-
Where rc and rd are independently 1-20, sa is independently 1-10 for each (C sa H 2sa -O), ta is 1-6, pb is 0-4. is there.

【0058】R4は、−O−(Cqc2qc−O)wa−Cqd
2qd+1、−(Cqc2qc−O)wa−Cqd2qd+1、−C
qc2qc−R6、−O−Cqc2qc−R6、−CO−O−C
qc2qc−R6、又は−O−CO−Cqc2qc−R6を表わ
し、直鎖状、分岐状のいずれであっても良い(但し、R
6は−O−CO−Cqd2qd+1、−CO−O−Cqd
2qd+1、−Cl、−F、−CF3、−NO2、−CN、又
は−Hを表わし、qc及びqdは独立に1〜20の整
数、waは1〜10の整数である)。
R 4 is -O- (C qc H 2qc -O) wa- C qd
H 2qd + 1, - (C qc H 2qc -O) wa -C qd H 2qd + 1, -C
qc H 2qc -R 6 , -OC qc H 2qc -R 6 , -CO- OC
qc H 2qc -R 6, or represents -O-CO-C qc H 2qc -R 6, linear, may be either branched (Here, R
6 is -O-CO-C qd H 2qd + 1, -CO-O-C qd H
2qd + 1, -Cl, -F, -CF 3, -NO 2, represents -CN, or -H, qc and qd are independently an integer of 1 to 20, the wa is an integer of 1 to 10).

【0059】R5は、(Cxb2xb−O)za−Cya
2ya+1で表わされる(但し、上記式中xbはそれぞれの
(Cxb2xb−O)に独立に1〜10であり、yaは1
〜10であり、zaは1〜10である)。
R 5 is (C xb F 2xb -O) za -C ya F
2ya + 1 is represented by (wherein, the formula xb is 1 to 10 independently of each (C xb F 2xb -O), ya is 1
And za is 1-10).

【0060】上記一般式(I)で表わされる化合物は、
特開平2−142753号公報、米国特許第5,08
2,587号に記載の方法によって得ることができる。
かかる化合物の具体例を以下に列挙する。
The compound represented by the above general formula (I) is
JP-A-2-142755, U.S. Pat.
2,587.
Specific examples of such compounds are listed below.

【0061】[0061]

【化6】 Embedded image

【0062】[0062]

【化7】 Embedded image

【0063】[0063]

【化8】 Embedded image

【0064】[0064]

【化9】 Embedded image

【0065】[0065]

【化10】 Embedded image

【0066】[0066]

【化11】 Embedded image

【0067】[0067]

【化12】 Embedded image

【0068】[0068]

【化13】 Embedded image

【0069】[0069]

【化14】 Embedded image

【0070】[0070]

【化15】 Embedded image

【0071】[0071]

【化16】 Embedded image

【0072】[0072]

【化17】 上記一般式(II)で表わされる化合物は、国際公開W
O93/22396、特表平7−506368号公報に
記載の方法によって得ることができる。かかる化合物の
具体例を以下に列挙する。
Embedded image The compound represented by the above general formula (II) is disclosed in International Publication W
O93 / 22396 and JP-T-7-506368. Specific examples of such compounds are listed below.

【0073】[0073]

【化18】 Embedded image

【0074】[0074]

【化19】 Embedded image

【0075】[0075]

【化20】 Embedded image

【0076】[0076]

【化21】 Embedded image

【0077】[0077]

【化22】 ところで、本発明の液晶素子1においては、配向制御膜
10、膜7、及び夫々の基板2,3における他の構成要
素(例えば透明電極、ショート防止膜、その他の機能
膜)の材料の選択及び種類を調整することにより、一軸
配向側基板2の表面で検出される表面電位(正確には、
配向制御膜10に生じる表面電位)と、非一軸配向側基
板3の表面で検出される表面電位(正確には、膜7に生
じる表面電位)との差の絶対値を100mV未満、好ま
しくは50mV未満、より好ましくは30mV未満で両
表面電位を実質的に等しくしている。また、同様に、配
向制御膜10並びに膜7等の材料を調整することによ
り、両基板2,3での表面電位の極性を同極性としてい
る。
Embedded image By the way, in the liquid crystal element 1 of the present invention, selection of materials for the alignment control film 10, the film 7, and other components (for example, a transparent electrode, a short prevention film, and other functional films) in each of the substrates 2 and 3 are performed. By adjusting the type, the surface potential detected on the surface of the uniaxially oriented substrate 2 (accurately,
The absolute value of the difference between the surface potential generated on the orientation control film 10) and the surface potential detected on the surface of the non-uniaxially oriented substrate 3 (accurately, the surface potential generated on the film 7) is less than 100 mV, preferably 50 mV. And more preferably less than 30 mV, to make the both surface potentials substantially equal. Similarly, by adjusting the materials of the orientation control film 10 and the film 7, the polarities of the surface potentials of the two substrates 2 and 3 are made the same.

【0078】一般に、表面電位差の絶対値が大きい場合
(具体的には、100mV〜200mVの場合)には、
駆動マージンに対して影響を及ぼすスイッチングの非対
称特性が発現する傾向にあり、該絶対値が250mVを
超えるような素子では、多くの場合スイッチング不良が
発生し双安定ポテンシャルの崩れが認められるが、表面
電位差の絶対値が小さい場合(例えば、表面電位差の絶
対値が50mVより小さい場合、或いは、表面電位極性
が両基板2,3において同様であって表面電位差の絶対
値が50〜100mVである場合)には、スイッチング
閾値の非対称特性を抑制することができる。また、放置
時における液晶分子のダイポールに対する基板表面の影
響を抑制し、経時単安定化を防止することができる。特
に、両基板2,3での表面電位の差の絶対値を30mV
以下として、両表面電位を実質的に等しくした場合に
は、スイッチングの対称性が安定的に保たれる。
In general, when the absolute value of the surface potential difference is large (specifically, in the case of 100 mV to 200 mV),
Switching asymmetrical characteristics that affect the drive margin tend to appear, and in an element whose absolute value exceeds 250 mV, switching failure often occurs and the bistable potential collapses. When the absolute value of the potential difference is small (for example, when the absolute value of the surface potential difference is smaller than 50 mV, or when the surface potential polarity is the same in both substrates 2 and 3 and the absolute value of the surface potential difference is 50 to 100 mV) In this case, the asymmetric characteristic of the switching threshold can be suppressed. In addition, it is possible to suppress the influence of the substrate surface on the dipole of the liquid crystal molecules when left unattended, and prevent monostable over time. In particular, the absolute value of the difference between the surface potentials of the two substrates 2 and 3 is 30 mV.
In the following, when both surface potentials are made substantially equal, the switching symmetry is stably maintained.

【0079】ここで、本明細書にて使用している“表面
電位”なる文言の意味、その表面電位の測定方法、並び
に表面電位に起因する作用について詳述する。
Here, the meaning of the term “surface potential” used in this specification, a method of measuring the surface potential, and the action caused by the surface potential will be described in detail.

【0080】本明細書にて使用している“表面電位”
は、膜自身の極性による電位、下地膜間のキャリアー移
動に伴う電気二重層的電位、膜中に含まれるイオン性分
子による電位等によって膜表面に誘起されている複号的
な電位を意味する。
As used herein, “surface potential”
Means the potential due to the polarity of the film itself, the electric double-layer potential due to carrier transfer between the underlying films, and the complex potential induced on the film surface by the potential due to the ionic molecules contained in the film. .

【0081】この表面電位の測定については、例えば、
伊東、岩本(東工大)からの報告(静電気学会誌17,
5 p352−358(1993),Journal
ofElectrostatics 33 p147−
158(1994)等)がある。この報告はポリイミド
に関するものであり、この報告において、伊東らは、
「ポリイミド膜において下地の金属膜の種類によって表
面電位が大きく変化し、その変化の方向と量が金属膜の
仕事関数と対応している点、及び表面電位がポリイミド
の膜厚によって変化しキャリアーのトンネル限界である
5nm程度で飽和する点等からポリイミド膜における表
面電位の発生原因は主に電極間とのキャリアー移動によ
る電気二重層である」と結論している。
For the measurement of the surface potential, for example,
Reports from Ito and Iwamoto (Tokyo Tech.)
5 p352-358 (1993), Journal
ofElectrostatics 33 p147-
158 (1994)). This report is about polyimides, and in this report Ito et al.
`` In the polyimide film, the surface potential changes greatly depending on the type of the underlying metal film, and the direction and amount of the change correspond to the work function of the metal film, and the surface potential changes depending on the polyimide film thickness and the carrier From the point of saturation at about 5 nm, which is the tunnel limit, the cause of the surface potential in the polyimide film is mainly the electric double layer due to carrier movement between the electrodes. "

【0082】表面電位の測定方法としては、容量性の方
式として振動容量型、セクター型、抵抗性の方式として
焦電型が知られているが、本実施の形態においては、ト
レック(株)社製の振動容量型表面電位計(320B
型)を用いて表面電位の測定を行なった。
As a method of measuring the surface potential, a vibration capacitance type, a sector type, and a pyroelectric type are known as a capacitive method, and in the present embodiment, Trek Corporation Capacitance type surface voltmeter (320B)
) Was used to measure the surface potential.

【0083】ここで、本発明者らの実験によれば、表面
電位の測定値は表面に吸着する極性分子によって大きく
変化することが分かっている。大気雰囲気中では主に水
分子の影響を受けやすく、特に吸湿性の高い材料では、
真空雰囲気中での測定値と大気雰囲気中での測定値とが
大きく異なる場合がある。ところで、液晶素子を作成す
る場合には液晶注入を真空加熱下で行なうが、この真空
加熱によって、表面の吸着水分子が脱離され、場合によ
って液晶成分中の分子が吸着固定化されて、新たな表面
電位を発現していると考えられる。したがって、本実施
の形態においては、表面電位の測定は、素子の液晶注入
環境と同等の雰囲気下で行っている。
Here, according to the experiments performed by the present inventors, it has been found that the measured value of the surface potential greatly changes depending on the polar molecules adsorbed on the surface. In air atmosphere, it is mainly susceptible to water molecules, especially for highly hygroscopic materials.
There are cases where the measured value in a vacuum atmosphere and the measured value in an air atmosphere are significantly different. By the way, when preparing a liquid crystal element, the liquid crystal is injected under vacuum heating. By this vacuum heating, the adsorbed water molecules on the surface are desorbed, and in some cases, the molecules in the liquid crystal component are adsorbed and fixed. It is considered that a high surface potential is developed. Therefore, in this embodiment, the measurement of the surface potential is performed in an atmosphere equivalent to the liquid crystal injection environment of the device.

【0084】図2は、本実施の形態にて使用する振動容
量型の表面電位計(トレック(株)社製の振動容量型
(320B型))を示したものである。
FIG. 2 shows a vibration capacitance type surface voltmeter (vibration capacitance type (320B type) manufactured by Trek Corporation) used in the present embodiment.

【0085】この表面電位計20は、真空チャンバー2
1を備えており、真空排気系22によってチャンバー2
1内を真空排気すると共に、ガス導入系23によってド
ライ窒素等のガスを充填できるようになっている。
This surface voltmeter 20 is
1 and a chamber 2 by an evacuation system 22.
1 is evacuated, and a gas such as dry nitrogen can be charged by the gas introduction system 23.

【0086】また、チャンバー21の内部には、試料を
載置するための基板試料加熱台25が配置されている
が、この基板試料加熱台25は、真空チャンバー外に設
置された温度制御装置26に接続されて試料を所定の温
度に加熱するようになっている。
A substrate sample heating table 25 for mounting a sample is disposed inside the chamber 21. The substrate sample heating table 25 is provided with a temperature control device 26 installed outside the vacuum chamber. To heat the sample to a predetermined temperature.

【0087】さらに、符号27は、表面電位が測定され
る試料を示している。この試料27は、配向制御膜等に
使用する各種候補材料であるが、実際の液晶素子と同一
条件にするために、基板29の表面に電極30を形成す
ると共に、該電極30の表面に試料27を形成してい
る。
Reference numeral 27 indicates a sample whose surface potential is to be measured. This sample 27 is various candidate materials used for the alignment control film and the like. In order to make the same condition as the actual liquid crystal element, the electrode 30 is formed on the surface of the substrate 29 and the sample is formed on the surface of the electrode 30. 27 are formed.

【0088】また、符号31は、表面電位を測定するた
めのプローブであって、このプローブ31は、プリアン
プ、振動子32、及び振動子32に取り付けたセンサー
電極33によって構成されている。そして、振動子32
は、センサー電極33を振動させることによって試料2
7−電極33間の容量を変調させるようになっており、
真空チャンバー外に設置される表面電位測定制御装置3
5に接続されている。
Reference numeral 31 denotes a probe for measuring the surface potential. The probe 31 is constituted by a preamplifier, a vibrator 32, and a sensor electrode 33 attached to the vibrator 32. And the vibrator 32
Is obtained by oscillating the sensor electrode 33 so that the sample 2
The capacity between the 7-electrode 33 is modulated.
Surface potential measurement control device 3 installed outside vacuum chamber
5 is connected.

【0089】一方、振動子32並びにセンサー電極33
は二軸距離変位装置36に取り付けられており、この二
軸距離変位装置36によって、試料27とセンサー電極
33との間隔を0.5〜5mm程度の適当な距離に保持
すると共に、センサー電極33を試料面に沿って移動で
きるようになっている。
On the other hand, the vibrator 32 and the sensor electrode 33
Is attached to a biaxial distance displacement device 36, which maintains the distance between the sample 27 and the sensor electrode 33 at an appropriate distance of about 0.5 to 5 mm, Can be moved along the sample surface.

【0090】また一方、符号37は液晶、符号39は液
晶37を入れるための容器、符号50は液晶37を加熱
し蒸発させるための試料加熱台であって、この試料加熱
台50は、上述の基板試料加熱台25と同様に温度制御
装置26に接続されている。そして、これらによってチ
ャンバー21に液晶雰囲気を作り出し、試料面に液晶成
分分子を暴露、吸着させるようになっている。
On the other hand, reference numeral 37 denotes a liquid crystal, reference numeral 39 denotes a container for holding the liquid crystal 37, and reference numeral 50 denotes a sample heating table for heating and evaporating the liquid crystal 37. Like the substrate sample heating table 25, it is connected to a temperature controller 26. With these, a liquid crystal atmosphere is created in the chamber 21 to expose and adsorb the liquid crystal component molecules to the sample surface.

【0091】そして、表面電位を測定する条件は、本発
明における標準液晶注入条件に従ったものとし、例え
ば、チャンバー内の真空度を10-1〜10-3Torrと
し、80〜100℃の温度まで試料を15分〜2時間加
熱し、その後室温まで冷却して測定を行った。
The conditions for measuring the surface potential are in accordance with the standard liquid crystal injection conditions in the present invention. For example, the degree of vacuum in the chamber is set to 10 -1 to 10 -3 Torr, and the temperature is set to 80 to 100 ° C. The sample was heated for 15 minutes to 2 hours, and then cooled to room temperature for measurement.

【0092】また、表面電位の測定に際しては、二軸距
離変位装置36によってセンサー電極33を試料面に沿
って移動させることにより、試料27によって被覆され
ずに露出されている電極部(電極露出部)の表面電位
と、試料27の表面電位とをそれぞれ測定し、測定結果
としては、後者(試料27の表面電位)から前者(電極
露出部の表面電位)を差し引いた値を用いた。
When measuring the surface potential, the sensor electrode 33 is moved along the sample surface by the biaxial displacement device 36, so that the electrode portion exposed without being covered by the sample 27 (electrode exposed portion) ) And the surface potential of the sample 27 were measured, and the value obtained by subtracting the former (the surface potential of the electrode-exposed portion) from the latter (the surface potential of the sample 27) was used as the measurement result.

【0093】なお、本発明者によれば、表面電位は、試
料(配向制御膜や非一軸配向側の基板における膜)の材
料に応じて凡そ+500〜−500mVの範囲で大きく
異なることが明らかになった。
According to the present inventor, it is apparent that the surface potential varies greatly in the range of approximately +500 to -500 mV depending on the material of the sample (the orientation control film or the film on the substrate on the non-uniaxial orientation side). became.

【0094】ところで、非対称構成の液晶素子の場合、
一軸配向側基板の表面電位と非一軸配向側基板の表面電
位との間に差があり、この表面電位の差に起因して内部
電位が生じるが、この内部電位の概念について、図3を
参照して説明する。
In the case of an asymmetric liquid crystal element,
There is a difference between the surface potential of the uniaxially oriented substrate and the surface potential of the non-uniaxially oriented substrate. An internal potential is generated due to the difference in the surface potential. For the concept of the internal potential, see FIG. I will explain.

【0095】同図において、符号61及び62は透光性
基材であり、一方の透光性基材61には、一軸配向特性
を有する層63が形成され、他方の透光性基材62に
は、非一軸配向特性を有する層64が形成されている。
なお、これらの基材61,62は所定距離離間して配置
されているが、それらの間には液晶は配置されていな
い。この場合、両層63,64には表面電位65,66
が生じ、これに対応して内部電位67が発生する。上述
した表面電位の測定結果によれば、内部電圧の値は最大
±1Vにも達することが認められている。
In the figure, reference numerals 61 and 62 denote translucent substrates. One translucent substrate 61 is provided with a layer 63 having a uniaxial orientation characteristic, and the other translucent substrate 62 is provided. Has a layer 64 having non-uniaxial orientation characteristics.
The substrates 61 and 62 are arranged at a predetermined distance from each other, but no liquid crystal is arranged between them. In this case, both layers 63 and 64 have surface potentials 65 and 66, respectively.
And an internal potential 67 is generated correspondingly. According to the measurement results of the surface potential described above, it is recognized that the value of the internal voltage reaches as much as ± 1 V.

【0096】この内部電圧の存在は、実効的にはセルの
上下電極(不図示)間にDCオフセット電圧が定常的に
印加されているのと同様であると考えられる。そこで、
この内部電圧のスイッチング閾値に対する影響を実験的
に検証するために、対称構成のセル(例えば、両基材に
同一材料からなる配向制御膜を形成し、該配向制御膜に
同一処理を施したものであり、表面電位差はゼロのも
の)を作成し、該セルの上下電極間にDCオフセット電
圧を重畳しスイッチング閾値の変化を測定したところ、
DCオフセット電圧±50mV〜±百数十mV程度で閾
値の変化が発生することが確認された。
It is considered that the existence of the internal voltage is effectively the same as the case where the DC offset voltage is constantly applied between the upper and lower electrodes (not shown) of the cell. Therefore,
In order to experimentally verify the effect of this internal voltage on the switching threshold, cells having a symmetrical configuration (for example, an alignment control film made of the same material formed on both substrates and subjected to the same treatment on the alignment control film) And the surface potential difference is zero), a DC offset voltage is superimposed between the upper and lower electrodes of the cell, and the change in the switching threshold is measured.
It was confirmed that a threshold change occurred at a DC offset voltage of about ± 50 mV to about one hundred and several tens mV.

【0097】ここで、両基板の表面電位差(絶対値)と
スイッチング閾値の非対称特性とについて説明する。
Here, the surface potential difference (absolute value) of both substrates and the asymmetric characteristic of the switching threshold will be described.

【0098】両基板の表面電位差(絶対値)が小さい場
合(例えば、表面電位差の絶対値が50mVより小さい
場合、或いは、表面電位極性が両基板において同様であ
って表面電位差の絶対値が50〜100mVである場
合)には、両基板表面における表面電位特性にかかわら
ずスイッチングの非対称特性が殆ど発現しない場合が多
く、この場合には、スイッチング非対称性を示すスイッ
チング閾値差の絶対値は、1.0V以下(閾値差−1.
0〜1.0V)のレベルにある。逆に、表面電位差の絶
対値が大きい場合(具体的には、100mV〜200m
Vの場合)にはスイッチングの非対称特性が発現する傾
向にある。特に、表面電位差の絶対値が250mVを超
えるような素子では、多くの場合スイッチング不良が発
生し双安定ポテンシャルの崩れが認められた。なお、表
面電位差の極性とスイッチング閾値の非対称特性の方向
はほぼ一致していた。
When the surface potential difference (absolute value) of both substrates is small (for example, when the absolute value of the surface potential difference is smaller than 50 mV, or when the surface potential polarity is the same in both substrates and the absolute value of the surface potential difference is 50 to 50 mV). (In the case of 100 mV), the switching asymmetric characteristic hardly appears regardless of the surface potential characteristics on both substrate surfaces. In this case, the absolute value of the switching threshold difference indicating the switching asymmetry is 1. 0 V or less (threshold difference -1.
0 to 1.0 V). Conversely, when the absolute value of the surface potential difference is large (specifically, 100 mV to 200 m
V) tends to exhibit switching asymmetric characteristics. In particular, in a device in which the absolute value of the surface potential difference exceeds 250 mV, switching failure occurred in many cases, and collapse of the bistable potential was observed. The direction of the polarity of the surface potential difference and the direction of the asymmetric characteristic of the switching threshold value were almost the same.

【0099】上述したように、本発明によれば、一軸配
向側基板2の表面で検出される表面電位と、非一軸配向
側基板3の表面で検出される表面電位との差の絶対値が
100mVよりも小さくなるようにすることで、スイッ
チング閾値の非対称特性を抑制することができる。
As described above, according to the present invention, the absolute value of the difference between the surface potential detected on the surface of the uniaxially oriented substrate 2 and the surface potential detected on the surface of the non-uniaxially oriented substrate 3 is determined. By making it smaller than 100 mV, the asymmetric characteristic of the switching threshold can be suppressed.

【0100】図4(a)〜(d)を参照して本発明にお
いて特に望ましい構成を説明する。
With reference to FIGS. 4A to 4D, a particularly desirable configuration in the present invention will be described.

【0101】同図(a)に示す液晶素子は、一方の透光
性基材61に、一軸配向特性を有する層63を形成し、
他方の透光性基材62に、非一軸配向特性を有する層6
4を形成した液晶素子であって、各層63,64内に発
生する表面電位65、66が同極性であって、かつその
差に相当する内部電位67が50mV未満(絶対値)で
ある素子である。また、同図(b)に示す液晶素子は、
各層63,64内に発生する表面電位65、66が異な
る極性であって、かつ、その差に相当する内部電位67
が50mV未満(絶対値)である素子である。さらに、
同図(c)に示す液晶素子は、一方の透光性基材61と
層63との間にショート防止層等の付加膜68を設けた
素子であって、その内部電位67が50mV(絶対値)
より小さい素子である。またさらに、同図(d)に示す
液晶素子は、表面電位65、66の差の絶対値が50m
V以下となる素子である。
In the liquid crystal device shown in FIG. 9A, a layer 63 having uniaxial alignment characteristics is formed on one translucent base material 61.
A layer 6 having non-uniaxial orientation characteristics is formed on the other light-transmitting substrate 62.
4, in which the surface potentials 65, 66 generated in the layers 63, 64 are of the same polarity, and the internal potential 67 corresponding to the difference is less than 50 mV (absolute value). is there. The liquid crystal element shown in FIG.
The surface potentials 65 and 66 generated in each of the layers 63 and 64 have different polarities, and the internal potential 67 corresponding to the difference therebetween.
Is less than 50 mV (absolute value). further,
The liquid crystal element shown in FIG. 9C is an element in which an additional film 68 such as a short-circuit prevention layer is provided between one of the translucent bases 61 and the layer 63, and has an internal potential 67 of 50 mV (absolute). value)
It is a smaller element. Further, in the liquid crystal element shown in FIG. 4D, the absolute value of the difference between the surface potentials 65 and 66 is 50 m.
V element or less.

【0102】このように、本発明の液晶素子の構成で
は、液晶分子に対して一軸配向特性を有する層の表面
と、液晶分子に対して非一軸性配向特性を有する層の表
面との間に、適切な表面の性質の関係を保つようにする
ことが、配向後の強誘電性液晶又は反強誘電性液晶のス
イッチングに関して均等な双安定ポテンシャルを与える
ために重要である。
As described above, in the configuration of the liquid crystal element of the present invention, the surface of the layer having uniaxial alignment characteristics with respect to the liquid crystal molecules and the surface of the layer having non-uniaxial alignment characteristics with respect to the liquid crystal molecules are located between the surfaces. Maintaining proper surface property relationships is important to provide a uniform bistable potential with respect to switching ferroelectric or antiferroelectric liquid crystals after alignment.

【0103】さらに、透光性基材61,62の液晶側界
面における特性の尺度として、カイラルスメクチック液
晶、特に強誘電性液晶または反強誘電性液晶を用いた場
合、特に強誘電性液晶の場合SmA→SmC*転移時に
その自発分極の向きが、基材側を向く傾向か(アウトワ
ード性)、あるいは液晶のバルク(液晶層中央)側を向
くか(インワード性)の性質も重要である。かかる性質
は、それぞれの基材の液晶側界面の表面電位極性に強く
相関すると認識されている。つまり、これらのアウトワ
ード性、またはインワード性を調整することにより、ス
イッチングの対称性が確保され、スイッチングの双安定
ポテンシャルを安定均等化させることが可能になる。
Further, as a measure of the characteristics at the liquid crystal side interface between the translucent substrates 61 and 62, when a chiral smectic liquid crystal, particularly a ferroelectric liquid crystal or an anti-ferroelectric liquid crystal is used, especially when a ferroelectric liquid crystal is used. It is also important that the direction of the spontaneous polarization during the SmA → SmC * transition is directed toward the substrate (outward property) or toward the bulk of the liquid crystal (center of the liquid crystal layer) (inward property). . It has been recognized that such a property strongly correlates with the surface potential polarity at the liquid crystal side interface of each substrate. In other words, by adjusting these outward or inward properties, the symmetry of switching is ensured, and the bistable potential of switching can be stably equalized.

【0104】その結果、例えば、配向欠陥、またはスペ
ーサや他の段差(たとえば画素間段差)のような異物欠
陥部からの欠陥ドメインの発生などを抑えることがで
き、良好なメモリ特性またはマージン特性を実現するこ
とが可能になる。
As a result, for example, it is possible to suppress the occurrence of an alignment defect or a defect domain from a foreign substance defect such as a spacer or another step (for example, a step between pixels), and to obtain a good memory characteristic or margin characteristic. It can be realized.

【0105】次に、上述した表面電位極性について説明
する。
Next, the above-described surface potential polarity will be described.

【0106】表面電位極性とは、一般に有機膜や無機膜
と金属との接触で発生する接触帯電や、または、膜質中
に存在するイオン等が分布する電荷として表面に電位を
発生させることが原因で見えてくるものと考えられる。
The surface potential polarity is generally caused by contact charging generated by contact between an organic film or inorganic film and a metal, or generation of a potential on the surface as a charge in which ions or the like existing in the film are distributed. It is thought that it can be seen in.

【0107】本発明においては、一軸配向側基板2の表
面で検出される表面電位極性、及び非一軸配向側基板3
の表面で検出される表面電位極性の2つの極性の大小ま
たは、方向の関係によりカイラルスメクチック液晶であ
る反強誘電性または強誘電性液晶のダイポールが影響を
受けること、更に液晶のスイッチング特性が変動するこ
とは必至である。従って、本発明の液晶素子では、この
様な表面電位極性自体の関係を適切に制御することによ
って、好ましくは、特に表面電位極性を同様にすること
で液晶の配向状態並びにスイッチング特性等を改善する
ことができる。
In the present invention, the surface potential polarity detected on the surface of the uniaxially oriented substrate 2 and the non-uniaxially oriented substrate 3
The dipole of chiral smectic liquid crystal or antiferroelectric liquid crystal is affected by the magnitude or direction of the two polarities of the surface potential polarity detected on the surface, and the switching characteristics of the liquid crystal fluctuate It is inevitable. Therefore, in the liquid crystal device of the present invention, by appropriately controlling such a relationship of the surface potential polarity itself, preferably, the orientation state of the liquid crystal, switching characteristics, and the like are improved particularly by making the surface potential polarity the same. be able to.

【0108】本発明に係る液晶素子1(図1に示す構
造)では、膜7の膜厚方向の抵抗(体積抵抗)を104
〜108 Ωcmの範囲としているが、かかる抵抗値の好
ましい範囲について詳述する。
In the liquid crystal element 1 (structure shown in FIG. 1) according to the present invention, the resistance (volume resistance) of the film 7 in the thickness direction is 10 4
Although it is in the range of 10 to 10 8 Ωcm, a preferable range of such a resistance value will be described in detail.

【0109】上限値(108 Ωcm)は、表示の前状態
が電気的に解除(リセット)されるかどうかの時定数条
件により規定される。つまり、双安定性を有する強誘電
性液晶の駆動においては、通常、所望の画素状態を決定
する前においてリセット信号(一般的には『黒』状態に
そろえるための)を入力するが、マトリクス駆動した場
合に画質に影響を与えないためには、このリセット信号
は、せいぜい100μsec程度の巾以内にするのが好
ましい。このような巾内(100μsec以内)で前状
態が電気的に解除(リセット)されるためには、膜7に
おける膜厚方向の抵抗(体積抵抗)は、約108 Ωcm
以下であることが必要となる。
The upper limit (10 8 Ωcm) is defined by a time constant condition as to whether or not the previous state of display is electrically released (reset). In other words, in driving a ferroelectric liquid crystal having bistability, a reset signal (generally for adjusting to a “black” state) is input before a desired pixel state is determined. In order not to affect the image quality in such a case, it is preferable to set the reset signal within a width of about 100 μsec at most. In order to electrically release (reset) the previous state within such a width (within 100 μsec), the resistance (volume resistance) in the film thickness direction of the film 7 is about 10 8 Ωcm.
It is necessary that:

【0110】これを数式的に説明すると以下のようにな
る。
This will be described mathematically as follows.

【0111】等価回路的時定数γは、(C1c+Ca)
*R1c*Ra/(R1c+Ra) C1c;液晶の容量、 Ca ;非一軸配向側の基板における膜(膜7)の容
量、 R1c;液晶の抵抗、 Ra ;非一軸配向側の基板における膜(膜7)の抵抗 であり、この式において、(C1c+Ca)≒Ca、R
a《R1cとすると、 γ≒CaRa=εa ε0 ρa (ρa ;非一軸配向側の基板における膜の抵抗率) となる。
The equivalent circuit time constant γ is (C1c + Ca)
* R1c * Ra / (R1c + Ra) C1c; capacity of liquid crystal, Ca; capacity of film (film 7) on substrate on non-uniaxial alignment side, R1c: resistance of liquid crystal, Ra: film on substrate on non-uniaxial alignment side (film 7) ), Where (C1c + Ca) ≒ Ca, R
When a "R1c, γ ≒ CaRa = ε a ε 0 ρ a; a ([rho a film resistivity in the substrate of a non-uniaxial alignment side).

【0112】ところで、時定数γは、上述のように10
0μsecより小さくなければならないから、 εa ε0 ρa <100μsec となる。
The time constant γ is equal to 10 as described above.
Since Nakere must smaller than 0μsec, the ε a ε 0 ρ a <100μsec .

【0113】そして、液晶膜厚;2μm、非一軸配向側
の基板における膜(膜7)の厚み;1000Å、液晶誘
電率;6、非一軸配向側の基板における膜(膜7)の誘
電率εa ;10とすると、ρ<108 Ωcmであること
が概算される。
Then, the liquid crystal film thickness: 2 μm, the thickness of the film (film 7) on the non-uniaxially oriented substrate: 1000 °, the liquid crystal dielectric constant: 6, the dielectric constant ε of the film (film 7) on the non-uniaxially oriented substrate If a is 10, it is roughly estimated that ρ <10 8 Ωcm.

【0114】一方の下限値(104 Ωcm)は、液晶素
子をマトリクス構成とした場合において、隣接する画素
に電流が流れて電圧降下が起きることを防止する観点、
並びにライン間クロストークを防止する観点から決定さ
れたものである。
On the other hand, the lower limit (10 4 Ωcm) is set so as to prevent a current from flowing to an adjacent pixel to cause a voltage drop when the liquid crystal element has a matrix structure.
It is determined from the viewpoint of preventing crosstalk between lines.

【0115】例えば、1000*1000画素のマトリ
クスを形成した場合において、使用する電極ストライプ
のシート抵抗を約1Ω/□とすれば、給電点から100
0画素目までの抵抗値は約1kΩである。実際に現在の
透明電極形成技術においては、この程度のものが得られ
る。これに対し、隣接する電極ストライプ間をストライ
プ巾の約1割とすると、隣接ストライプ電極への電流方
向としては、非一軸配向側の基板における膜(膜7)の
シート抵抗の1/10000の抵抗値となり、1000
番目画素での電圧降下率を100分の1以下に保とうと
するとストライプ電極間のシート抵抗としては106
大きい必要がある。すなわち、上記膜のシート抵抗は1
9 Ω/□程度必要であり、例えば500Å膜厚の膜抵
抗率としては、5*103 Ωcm以上であり、好ましく
は104 Ωcm以上に形成する。
For example, in the case where a matrix of 1000 * 1000 pixels is formed, if the sheet resistance of the electrode stripe to be used is about 1 Ω / □, 100
The resistance value up to the 0th pixel is about 1 kΩ. Actually, in the current transparent electrode forming technology, such a level can be obtained. On the other hand, assuming that the width between adjacent electrode stripes is about 10% of the stripe width, the current direction to the adjacent stripe electrodes is 1/10000 of the sheet resistance of the film (film 7) on the non-uniaxially oriented substrate. Value, 1000
In order to keep the voltage drop rate at the 1st pixel below 1/100, the sheet resistance between the stripe electrodes needs to be 10 6 times larger. That is, the sheet resistance of the film is 1
The resistance is required to be about 9 9 Ω / □, for example, the film resistivity of a film having a thickness of 500 、 5 is 5 × 10 3 Ωcm or more, preferably 10 4 Ωcm or more.

【0116】次に、膜7等の膜の抵抗(体積抵抗)を測
定する手段について、図5及び図6を参照して説明す
る。
Next, means for measuring the resistance (volume resistance) of a film such as the film 7 will be described with reference to FIGS.

【0117】図5は、膜の膜厚方向における抵抗(体積
抵抗)を測定するための系を示した図であり、符号71
は、測定対象の膜であり、電極72と電極73との間に
電流を流して測定を行うものである。ここで、一方の電
極72は、Alからなる直径1mmφの電極であり、他
方の電極73は、ITOからなる電極である。
FIG. 5 shows a system for measuring the resistance (volume resistance) in the film thickness direction.
Is a film to be measured, which is measured by flowing a current between the electrode 72 and the electrode 73. Here, one electrode 72 is an electrode made of Al and having a diameter of 1 mmφ, and the other electrode 73 is an electrode made of ITO.

【0118】また、図6は、膜の膜面方向における抵抗
(体積抵抗)を測定するための系を示した図であり、符
号74は、測定対象の膜であり、電極75と電極76と
の間に電流を流して測定を行うものである。
FIG. 6 is a diagram showing a system for measuring the resistance (volume resistance) in the film surface direction of the film. Reference numeral 74 denotes a film to be measured. The measurement is performed by passing a current during the measurement.

【0119】ところで、本発明においては、膜7よりも
基板側(例えば、膜7と電極6との間)に、所定の無機
膜を設けて、さらに耐圧を増加させても良い。これによ
り、素子の耐久性を増すことができる。
In the present invention, a predetermined inorganic film may be provided closer to the substrate than the film 7 (for example, between the film 7 and the electrode 6) to further increase the breakdown voltage. Thereby, the durability of the element can be increased.

【0120】このような無機膜としては、ZnO、Sn
2 、またはTaOxなどの種々のスパッタにより形成
した蒸着膜が適しており、例えば、酸素ガス、アルゴン
ガスなどのガス圧調整により、またはRFパワーの調整
により、その膜厚方向の抵抗率を104 〜108 Ωcm
に制御した1000Å〜2000Åの膜厚程度のものが
最適に使用し得る。
Examples of such an inorganic film include ZnO, Sn
A vapor-deposited film formed by various sputtering methods such as O 2 or TaOx is suitable. For example, by adjusting the gas pressure of an oxygen gas, an argon gas or the like, or by adjusting the RF power, the resistivity in the film thickness direction can be adjusted to 10%. 4 to 10 8 Ωcm
A film having a thickness of about 1000 to 2000 mm controlled optimally can be used optimally.

【0121】なお、このような無機膜を設ける場合、膜
厚方向の抵抗(体積抵抗)の上限値は、膜7と同様に、
スイッチングの前状態を解除する必要から、約108 Ω
cm程度が好ましい。
When such an inorganic film is provided, the upper limit of the resistance (volume resistance) in the film thickness direction is, like the film 7,
Approximately 10 8 Ω because it is necessary to cancel the state before switching.
cm is preferable.

【0122】一方、下限値も上層の膜に対しても同様の
条件として、例えば導電性の異物などの混入により、液
晶部分がショート状態になったとしても、該蒸着膜の膜
厚方向に流れる電流を抑制することにより、ショート部
分またはその周辺に対して、画質上の欠陥を顕著にしな
いための条件により導出される。代表的な考え方の例と
して、セルの厚み程度の異物により、液晶部分に膜厚方
向に電気的なパスが生じた場合、前述した画素間におけ
る電圧降下率を1/100とするためには、この部分の
抵抗が給電部から画素端までの抵抗1kΩの100倍必
要である。ショート面積を2μm*2μmとし、無機膜
の厚みが1000Åであれば、ρmin *1*10-5
(2*10-42 ≧1*105 (Ω)(ρmin :抵抗の
下限値)より、ρmin ≧4*102 (Ωcm)であり、
例えば複数箇所でのパスを想定すると、約104 Ωcm
以上の抵抗(体積抵抗)が求められる。
On the other hand, the same applies to the lower limit value and the upper layer film. For example, even if the liquid crystal portion is short-circuited due to the incorporation of a conductive foreign substance or the like, it flows in the thickness direction of the deposited film. By suppressing the current, it is derived based on a condition for preventing a defect in image quality from being noticeable in or around the short portion. As an example of a typical idea, when an electric path is generated in a liquid crystal portion in a film thickness direction by a foreign substance having a thickness of about the cell, in order to reduce the above-described voltage drop rate between pixels to 1/100, The resistance of this portion is required to be 100 times the resistance of 1 kΩ from the feeding portion to the pixel end. If the short area is 2 μm * 2 μm and the thickness of the inorganic film is 1000 °, ρ min * 1 * 10 −5 /
From (2 * 10 -4 ) 2 ≧ 1 * 10 5 (Ω) (ρ min : lower limit value of resistance), ρ min ≧ 4 * 10 2 (Ωcm), and
For example, assuming a path at a plurality of locations, about 10 4 Ωcm
The above resistance (volume resistance) is required.

【0123】[0123]

【実施例】以下、本発明を具体的な実施例に沿って更に
詳細に説明する。 (実施例1)まず、本発明の実施例1について、図7及
び図8を参照して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in more detail with reference to specific embodiments. (Embodiment 1) First, Embodiment 1 of the present invention will be described with reference to FIGS.

【0124】本実施例においては、図1に示した構成の
液晶素子を作成した。すなわち、該液晶素子1は、所定
距離だけ離間した位置に配置される一軸配向側基板2及
び非一軸配向側基板3を備えており、これらの基板2,
3の間には液晶5が挟持されている。また、一軸配向側
基板2の表面には電極9や配向制御膜10が形成されて
おり、配向制御膜10には、液晶5を一軸配向させるべ
く処理がなされている。さらに、非一軸配向側基板3の
表面には電極6や膜7が形成されており、液晶分子に対
して非一軸配向特性を有するようになっている。
In this example, a liquid crystal device having the structure shown in FIG. 1 was prepared. That is, the liquid crystal element 1 includes a uniaxially oriented substrate 2 and a non-uniaxially oriented substrate 3 arranged at positions separated by a predetermined distance.
A liquid crystal 5 is sandwiched between the three. Further, an electrode 9 and an alignment control film 10 are formed on the surface of the uniaxial alignment side substrate 2, and the alignment control film 10 is treated to uniaxially align the liquid crystal 5. Further, an electrode 6 and a film 7 are formed on the surface of the non-uniaxial alignment side substrate 3 so as to have non-uniaxial alignment characteristics with respect to liquid crystal molecules.

【0125】次に、液晶素子1の製造方法について説明
する。
Next, a method for manufacturing the liquid crystal element 1 will be described.

【0126】まず、一般的なDCスパッタ装置とITO
(インジウム ティン オキサイド)のターゲットとを
用い、基板2,3の表面にITO膜をスパッタリングす
る。なお、このスパッタリングにおいては、スパッタ装
置のパワーを1W/cm2 とし、スパッタガスにはAr
とO2 の混合ガス(Ar:90SCCM,O2 :10S
CCM)を用い、放電時間を2.5分間とし、ITO膜
の膜厚を700Åとした。そして、通常の湿式エッチン
グ法によってITO膜を所望の形状にパターニングし、
電極6,9を作成した。
First, a general DC sputtering apparatus and an ITO
An ITO film is sputtered on the surfaces of the substrates 2 and 3 using a target of (indium tin oxide). In this sputtering, the power of the sputtering apparatus was set to 1 W / cm 2 and the sputtering gas was Ar
Mixed gas of O 2 and O 2 (Ar: 90 SCCM, O 2 : 10S)
(CCM), the discharge time was 2.5 minutes, and the thickness of the ITO film was 700 °. Then, the ITO film is patterned into a desired shape by a normal wet etching method,
Electrodes 6 and 9 were made.

【0127】次に、一方の基板(一軸配向側基板)2の
表面には、蟻酸で希釈(0.2wt%)したナイロン
を、3000rpm,20秒の条件でスピンコートし、
これを180℃で60分間焼成して、厚さ50Åの配向
制御膜(ナイロン膜)10を形成した。その後、この配
向制御膜10に、回転数1000rpm、押し込み量
0.3mm、送りスピード5mm/sec、片方向3回
のラビング処理を施した。
Next, the surface of one substrate (uniaxially oriented substrate) 2 was spin-coated with nylon diluted with formic acid (0.2 wt%) at 3000 rpm for 20 seconds.
This was baked at 180 ° C. for 60 minutes to form an orientation control film (nylon film) 10 having a thickness of 50 °. Thereafter, the orientation control film 10 was subjected to rubbing three times in one direction at a rotation speed of 1000 rpm, a pushing amount of 0.3 mm, a feed speed of 5 mm / sec.

【0128】また、他方の基板(非一軸配向側基板)3
の表面には、通常のRFスパッタ装置を用いて、Alド
ープのZnO膜よりなる膜7を1000Åの厚さに形成
した。なお、ターゲットには、ZnO:95.5%にA
23 :0.5%を含有したものを用い、パワーを5
W/cm2 とし、基板加熱温度を200℃とした。ま
た、スパッタガスにはArとO2 の混合ガス(Ar:9
0SCCM,O2 :10SCCM)を用い、圧力を3m
Torrとし、放電時間を2分間とした。
Also, the other substrate (non-uniaxially oriented substrate) 3
A film 7 made of an Al-doped ZnO film was formed to a thickness of 1000.degree. The target was ZnO: 95.5% and A
l 2 O 3 : 0.5% is used and the power is 5
W / cm 2 and the substrate heating temperature was 200 ° C. The sputtering gas is a mixed gas of Ar and O 2 (Ar: 9).
0 SCCM, O 2 : 10 SCCM) and the pressure is 3 m
Torr and the discharge time was 2 minutes.

【0129】当該基板3について断面TEM(透過型電
子顕微鏡)を用いて観察したところ、膜7については膜
厚方向にほとんど結晶粒界を有さず、一方膜面方向に複
数の結晶粒界を有する多結晶構造であった。
When the substrate 3 was observed using a cross-sectional TEM (transmission electron microscope), it was found that the film 7 had almost no crystal grain boundaries in the film thickness direction, and a plurality of crystal grain boundaries in the film surface direction. It had a polycrystalline structure.

【0130】次に、一軸処理側基板2の配向制御膜10
表面には、2.2μm径のSiO2微粒子を含有させた
溶液をスピンコート法によって塗布し、これを加熱し
て、SiO2 微粒子を配向制御膜10の表面に分散固着
させた。さらに、接着粒子(粒径約5μmのエポキシ樹
脂からなる粒子)を含有させた溶液をスピンコート法に
よって塗布し、同じく加熱して接着粒子を分散固着させ
た。
Next, the alignment control film 10 of the uniaxial processing side substrate 2
A solution containing 2.2 μm-diameter SiO 2 fine particles was applied to the surface by spin coating, and heated to disperse and fix the SiO 2 fine particles on the surface of the orientation control film 10. Further, a solution containing adhesive particles (particles made of an epoxy resin having a particle size of about 5 μm) was applied by a spin coating method, and heated again to disperse and fix the adhesive particles.

【0131】また、印刷機を用いて、非一軸処理側基板
3の所望の位置にシール剤を塗布し、これを90℃で5
分間プリベークした。
Further, using a printing machine, a sealant is applied to a desired position of the substrate 3 on the non-uniaxial processing side, and this is applied at 90 ° C. for 5 minutes.
Prebaked for minutes.

【0132】さらに、基板2と基板3とを、プレス機を
用いて50gf/cm2 の圧力で圧着し、同じ圧力をエ
アークッションにて加えた状態で、110℃、90分間
の加熱を行ない、シール剤を硬化させ、これら2枚の基
板2,3を貼り合わせ空セルを作成した。
Further, the substrate 2 and the substrate 3 were pressed at a pressure of 50 gf / cm 2 using a press machine, and heated at 110 ° C. for 90 minutes while applying the same pressure with an air cushion. The sealing agent was cured, and the two substrates 2 and 3 were bonded to form an empty cell.

【0133】このあと上記作業でできあがった空セル
を、通常のロードロック式の真空室内に入れ、10-3
orrまで真空引きしたあと、同様に真空中で95℃に
加熱した液晶貯留槽に注入口をつけるように浸し、液晶
を空セル内に注入した。
Thereafter, the empty cell formed in the above operation is placed in a normal load-lock type vacuum chamber, and 10 −3 T
After evacuation to orr, the liquid crystal was similarly immersed in a liquid crystal storage tank heated to 95 ° C. in a vacuum so as to provide an injection port, and the liquid crystal was injected into the empty cell.

【0134】以上のプロセスで形成した液晶素子につい
て、まず1画素の特性を図7に示すように非一軸処理側
基板3(正確には、その電極6)を接地し、一軸処理側
基板2(正確には、その電極9)側に信号電圧を印加し
て調べた。
For the liquid crystal element formed by the above process, first, as shown in FIG. 7, the non-uniaxial processing side substrate 3 (more precisely, the electrode 6) is grounded, and the uniaxial processing side substrate 2 ( To be precise, the test was performed by applying a signal voltage to the electrode 9) side.

【0135】かかる素子の評価における、書き込み信号
電圧印加時の光の透過率を、電圧を変化させてみたとき
の関係(V―T特性)を図8に示す。同図に示す矢印の
行きと帰りの違いはヒステリシスと呼ばれる量で、理想
的には「0」となることが望ましいが、実用上は駆動電
圧の5%以下程度であれば良い。
FIG. 8 shows the relationship (VT characteristic) of the light transmittance when the write signal voltage is applied and the voltage is changed in the evaluation of the device. The difference between the direction of the arrow and the direction of the return shown in the figure is an amount called hysteresis. Ideally, it is desirable to be "0". However, in practice, it is sufficient if the driving voltage is about 5% or less.

【0136】また実線U1と破線U2は黒リセッ卜時に
液晶分子の自発分極がどちらを向いているかを示し、例
えばPsが負の場合、非一軸配向側を向くときがU1、
一軸配向側を向くときがU2である。このU1とU2の
夫々の状態を黒状態とした場合の互いの電圧閾値のずれ
量が、理想的にはやはり「0」となることが望ましく、
このとき対称性が得られたという。これに対し閾値ずれ
量が非対称性とも呼ばれ、その値は実用的にはプラスマ
イナス1V程度以下であれば双安定ポテンシャルが極端
に乱されることがなく、書き込み不良や焼きつきなどの
経時変化が抑制される。
The solid line U1 and the broken line U2 indicate which direction the spontaneous polarization of the liquid crystal molecules is oriented at the time of black reset. For example, when Ps is negative, U1 indicates the direction toward the non-uniaxial alignment side.
U2 is directed to the uniaxial orientation side. When the respective states of U1 and U2 are set to the black state, it is desirable that the amount of deviation between the respective voltage thresholds is ideally also “0”.
It is said that symmetry was obtained at this time. On the other hand, the threshold shift amount is also called asymmetry, and if the value is practically less than about ± 1 V, the bistable potential is not extremely disturbed, and a change over time such as writing failure or burn-in is caused. Is suppressed.

【0137】図8による本発明の実施例の液晶素子のV
―T特性では、ヒステリシスは0.8V、非対称性は
0.3〜0.4Vに抑えられており、必要な範囲内に充
分おさまっている。
The V of the liquid crystal element according to the embodiment of the present invention shown in FIG.
In the -T characteristic, the hysteresis is suppressed to 0.8 V and the asymmetry is suppressed to 0.3 to 0.4 V, which is well within the required range.

【0138】さらに、作成した液晶素子を駆動すると、
残像は見えず、速い応答性が得られることを確認した。
また、この液晶素子では、ちらつきや不良表示領域の成
長などは見られず、極めてよい双安定性が得られ、焼き
付きや単安定性の進行などが充分抑制され、高い信頼性
が得られることを確認した。さらに、駆動電圧に対して
もマージンが充分にあった。 (実施例2)次に、実施例2について図9を参照して説
明する。
Further, when the produced liquid crystal element is driven,
No afterimage was seen, and it was confirmed that a quick response was obtained.
Further, in this liquid crystal element, no flicker or growth of a defective display area is observed, and extremely good bistability is obtained, and progress of image sticking and monostability is sufficiently suppressed, and high reliability is obtained. confirmed. Further, there was a sufficient margin for the drive voltage. (Embodiment 2) Next, Embodiment 2 will be described with reference to FIG.

【0139】まず、一般的なDCスパッタ装置とITO
(インジウム ティン オキサイド)のターゲットとを
用い、基板2,3の表面にITO膜をスパッタリングす
る。なお、このスパッタリングにおいては、スパッタ装
置のパワーを1W/cm2 とし、スパッタガスにはAr
とO2 の混合ガス(Ar:90SCCM,O2 :10S
CCM)を用い、放電時間を2.5分間とし、ITO膜
の膜厚を700Åとした。そして、通常の湿式エッチン
グ法によってITO膜を所望の形状にパターニングし、
電極6,9を作成した。
First, a general DC sputtering apparatus and an ITO
An ITO film is sputtered on the surfaces of the substrates 2 and 3 using a target of (indium tin oxide). In this sputtering, the power of the sputtering apparatus was set to 1 W / cm 2 and the sputtering gas was Ar
Mixed gas of O 2 and O 2 (Ar: 90 SCCM, O 2 : 10S)
(CCM), the discharge time was 2.5 minutes, and the thickness of the ITO film was 700 °. Then, the ITO film is patterned into a desired shape by a normal wet etching method,
Electrodes 6 and 9 were made.

【0140】次に、一方の基板(一軸配向側基板)2の
表面には、蟻酸で希釈(0.2wt%)したナイロン
を、3000rpm,20秒の条件でスピンコートし、
これを180℃で60分間焼成して、厚さ50Åの配向
制御膜(ナイロン膜)10を形成した。その後、この配
向制御膜10に、回転数1000rpm、押し込み量
0.3mm、送りスピード5mm/sec、片方向3回
のラビング処理を施した。また、通常のロードロック式
の平行平板型RFプラズマCVD装置を用い、他方の基
板(非一軸配向側基板)3の表面には、n型多結晶Si
C:Hよりなる膜7を2000Åの厚さに形成した。な
お、周波数を13.56MHzとし、基板加熱温度を2
00℃とし、パワーを300mW/cm2 とした。ま
た、導入ガスとしてシラン(SiH4 ):40SCC
M,イソブタン(iC410):300SCCM,水素
希釈0.1%ホスフィン(PH3 /H2 :0.1%):
10SCCMの混合ガスを用い、圧力を0.2Torr
とし、放電時間を30分とした。
Next, the surface of one substrate (uniaxially oriented substrate) 2 was spin-coated with nylon diluted with formic acid (0.2 wt%) at 3000 rpm for 20 seconds.
This was baked at 180 ° C. for 60 minutes to form an orientation control film (nylon film) 10 having a thickness of 50 °. Thereafter, the orientation control film 10 was subjected to rubbing three times in one direction at a rotation speed of 1000 rpm, a pushing amount of 0.3 mm, a feed speed of 5 mm / sec. Further, an ordinary load-lock type parallel plate RF plasma CVD apparatus is used, and the surface of the other substrate (non-uniaxially oriented side substrate) 3 is n-type polycrystalline Si.
A film 7 made of C: H was formed to a thickness of 2000 mm. The frequency was 13.56 MHz and the substrate heating temperature was 2
The temperature was set to 00 ° C., and the power was set to 300 mW / cm 2 . Silane (SiH 4 ): 40 SCC
M, isobutane (iC 4 H 10 ): 300 SCCM, hydrogen diluted 0.1% phosphine (PH 3 / H 2 : 0.1%):
Using a mixed gas of 10 SCCM, the pressure is 0.2 Torr
And the discharge time was 30 minutes.

【0141】当該基板3について断面TEM(透過型電
子顕微鏡)を用いて観察したところ、膜7の断面につい
ては膜厚方向にほとんど結晶粒界を有さず、一方膜面方
向に複数の結晶粒界を有する多結晶構造であった。
Observation of the substrate 3 using a cross-sectional TEM (transmission electron microscope) revealed that the cross section of the film 7 had almost no crystal grain boundaries in the film thickness direction, and a plurality of crystal grains in the film surface direction. It had a polycrystalline structure with boundaries.

【0142】次に、一軸処理側基板2の配向制御膜10
表面には、2.2μm径のSiO2微粒子を含有させた
溶液をスピンコート法によって塗布し、これを加熱し
て、SiO2 微粒子を配向制御膜10の表面に分散固着
させた。さらに、接着粒子(粒径約5μmのエポキシ樹
脂からなる粒子)を含有させた溶液をスピンコート法に
よって塗布し、同じく加熱して接着粒子を分散固着させ
た。
Next, the orientation control film 10 of the uniaxial processing side substrate 2
A solution containing 2.2 μm-diameter SiO 2 fine particles was applied to the surface by spin coating, and heated to disperse and fix the SiO 2 fine particles on the surface of the orientation control film 10. Further, a solution containing adhesive particles (particles made of an epoxy resin having a particle size of about 5 μm) was applied by a spin coating method, and heated again to disperse and fix the adhesive particles.

【0143】また、印刷機を用いて、非一軸処理側基板
3の所望の位置にシール剤を塗布し、これを90℃で5
分間プリベークした。
Further, using a printing machine, a sealant is applied to a desired position of the non-uniaxial processing side substrate 3 and this is applied at 90 ° C. for 5 minutes.
Prebaked for minutes.

【0144】さらに、基板2と基板3とを、プレス機を
用いて50gf/cm2 の圧力で圧着し、同じ圧力をエ
アークッションにて加えた状態で、110℃、90分間
の加熱を行ない、シール剤を硬化させ、これら2枚の基
板2,3を貼り合わせ空セルを作成した。
Further, the substrate 2 and the substrate 3 were pressed with a press machine at a pressure of 50 gf / cm 2 and heated at 110 ° C. for 90 minutes while applying the same pressure with an air cushion. The sealing agent was cured, and the two substrates 2 and 3 were bonded to form an empty cell.

【0145】このあと上記作業でできあがった空セル
を、通常のロードロック式の真空室内に入れ、10-3
orrまで真空引きしたあと、同様に真空中で95℃に
加熱した液晶貯留槽に注入口をつけるように浸し、液晶
を空セル内に注入した。
Thereafter, the empty cell formed by the above operation is placed in a normal load lock type vacuum chamber, and 10 −3 T
After evacuation to orr, the liquid crystal was similarly immersed in a liquid crystal storage tank heated to 95 ° C. in a vacuum so as to provide an injection port, and the liquid crystal was injected into the empty cell.

【0146】図9は、上述のようにして作成した液晶素
子のV―T特性を示す図であるが、この図より、ヒステ
リシスは0.8V、非対称性は0.3〜0.4Vに抑え
られており、必要な範囲内に充分おさまっている。
FIG. 9 is a diagram showing the VT characteristics of the liquid crystal element prepared as described above. From this figure, the hysteresis is suppressed to 0.8 V and the asymmetry is suppressed to 0.3 to 0.4 V. It is well within the required range.

【0147】また、作成した液晶素子を駆動すると、残
像は見えず、速い応答性が得られる。また、この液晶素
子では、ちらつきや不良表示領域の成長などは見られ
ず、極めてよい双安定性が得られ、焼き付きや単安定性
の進行などが充分抑制され、高い信頼性が得られる。さ
らに、駆動電圧に対してもマージンが充分にあった。
When the formed liquid crystal element is driven, no afterimage is seen, and a high responsiveness is obtained. Further, in this liquid crystal element, no flicker or growth of a defective display area is observed, and extremely good bistability is obtained. Burn-in and progress of monostability are sufficiently suppressed, and high reliability is obtained. Further, there was a sufficient margin for the drive voltage.

【0148】[0148]

【発明の効果】以上説明したように、本発明によれば、
良好な配向状態を得ることができると共に、反電場効果
の影響や画素間のクロストークを充分に防止でき、スイ
ッチング閾値の非対称特性を抑制することができる。
As described above, according to the present invention,
A good alignment state can be obtained, the effect of the anti-electric field effect and crosstalk between pixels can be sufficiently prevented, and the asymmetric characteristic of the switching threshold can be suppressed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る液晶素子の一実施の形態を示す断
面図。
FIG. 1 is a cross-sectional view illustrating one embodiment of a liquid crystal element according to the present invention.

【図2】振動容量型の表面電位計の全体構成を示す模式
図。
FIG. 2 is a schematic diagram showing the entire configuration of a vibration capacitance type surface electrometer.

【図3】液晶素子における内部電位の概念を説明するた
めの模式図。
FIG. 3 is a schematic diagram for explaining the concept of an internal potential in a liquid crystal element.

【図4】本発明の液晶素子における内部電位の状態の例
を説明するための模式図。
FIG. 4 is a schematic diagram for explaining an example of a state of an internal potential in the liquid crystal element of the present invention.

【図5】非一軸配向側の基板における膜の膜厚方向の抵
抗(体積抵抗)測定系を示す説明図。
FIG. 5 is an explanatory diagram showing a resistance (volume resistance) measuring system in a film thickness direction of a film on a substrate on a non-uniaxial orientation side.

【図6】非一軸配向側の基板における膜の膜面方向の抵
抗(体積抵抗)測定系を示す説明図。
FIG. 6 is an explanatory diagram showing a resistance (volume resistance) measurement system in a film surface direction of a film on a substrate on a non-uniaxial orientation side.

【図7】表面電位の測定系を示す断面図。FIG. 7 is a cross-sectional view showing a measurement system for surface potential.

【図8】本発明の実施例における液晶素子についての、
ヒステリシス及びスイッチングの非対称性を示す線図。
FIG. 8 shows a liquid crystal element according to an embodiment of the present invention.
FIG. 4 is a diagram illustrating hysteresis and switching asymmetry.

【図9】本発明の他の実施例における液晶素子について
の、ヒステリシス及びスイッチングの非対称性を示す線
図。
FIG. 9 is a diagram showing hysteresis and switching asymmetry of a liquid crystal element according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 液晶素子 2 一軸配向側基板(基板) 3 非一軸配向側基板(基板) 5 液晶 7 膜 10 配向制御膜(一軸配向膜) DESCRIPTION OF SYMBOLS 1 Liquid crystal element 2 Uniaxial alignment side substrate (substrate) 3 Non-uniaxial alignment side substrate (substrate) 5 Liquid crystal 7 Film 10 Alignment control film (Uniaxial alignment film)

───────────────────────────────────────────────────── フロントページの続き (72)発明者 金子 修三 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 中村 勝利 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Shuzo Kaneko 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (72) Inventor Katsutoshi Nakamura 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inside the corporation

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 所定距離離間して配置される一対の基板
と、これら一対の基板の間に挟持される液晶と、を備
え、かつ、少なくとも一方の基板が液晶分子に対して一
軸配向特性を有する液晶素子において、 一対の基板の少なくとも一方に、その膜厚方向にほとん
ど結晶粒界を有さないと共にその膜面方向に複数の結晶
粒界を有する多結晶構造とした膜を有する、ことを特徴
とする液晶素子。
1. A liquid crystal display device comprising: a pair of substrates disposed at a predetermined distance from each other; and a liquid crystal interposed between the pair of substrates, wherein at least one of the substrates has a uniaxial alignment characteristic with respect to liquid crystal molecules. In a liquid crystal device having at least one of a pair of substrates, a film having a polycrystalline structure having almost no crystal grain boundaries in the film thickness direction and having a plurality of crystal grain boundaries in the film plane direction is provided. Characteristic liquid crystal element.
【請求項2】 一方の基板が液晶分子に対して一軸配向
特性を有し、他方の基板が液晶分子に対して非一軸配向
特性を有するものであり、少なくとも該非一軸配向特性
を有する基板が、前記多結晶構造の膜を有する、請求項
1記載の液晶素子。
2. One of the substrates has a uniaxial alignment characteristic with respect to liquid crystal molecules, and the other substrate has a non-uniaxial alignment characteristic with respect to liquid crystal molecules, and at least the substrate having the non-uniaxial alignment characteristic includes: 2. The liquid crystal device according to claim 1, comprising the film having the polycrystalline structure.
【請求項3】 前記非一軸配向特性を有する基板におけ
る前記膜が、導電性制御不純物が添加された多結晶金属
酸化物又は多結晶半導体によって形成されている、 ことを特徴とする請求項1又は2に記載の液晶素子。
3. The method according to claim 1, wherein the film on the substrate having the non-uniaxial orientation characteristic is formed of a polycrystalline metal oxide or a polycrystalline semiconductor to which a conductivity control impurity is added. 3. The liquid crystal device according to 2.
【請求項4】 前記一軸配向特性を有する側の基板の表
面で検出される表面電位と、前記非一軸配向特性を有す
る側の基板の表面で検出される表面電位との差の絶対値
が100mVより小さい、 ことを特徴とする請求項2記載の液晶素子。
4. An absolute value of a difference between a surface potential detected on the surface of the substrate having the uniaxial orientation characteristic and a surface potential detected on the surface of the substrate having the non-uniaxial orientation characteristic is 100 mV. 3. The liquid crystal device according to claim 2, wherein:
【請求項5】 前記一軸配向特性を有する側の基板の表
面で検出される表面電位と、前記非一軸配向特性を有す
る側の基板の表面で検出される表面電位との差の絶対値
が50mVより小さい、 ことを特徴とする請求項4に記載の液晶素子。
5. An absolute value of a difference between a surface potential detected on the surface of the substrate having the uniaxial orientation characteristic and a surface potential detected on the surface of the substrate having the non-uniaxial orientation characteristic is 50 mV. The liquid crystal device according to claim 4, wherein
【請求項6】 前記一軸配向特性を有する側の基板の表
面で検出される表面電位と、前記非一軸配向特性を有す
る側の基板の表面で検出される表面電位との差の絶対値
が30mVより小さい、 ことを特徴とする請求項4に記載の液晶素子。
6. An absolute value of a difference between a surface potential detected on the surface of the substrate having the uniaxial orientation characteristic and a surface potential detected on the surface of the substrate having the non-uniaxial orientation characteristic is 30 mV. The liquid crystal device according to claim 4, wherein
【請求項7】 前記一軸配向特性を有する側の基板の表
面で検出される表面電位と、前記非一軸配向特性を有す
る側の基板の表面で検出される表面電位とが、実質的に
等しい、 ことを特徴とする請求項4に記載の液晶素子。
7. A surface potential detected on the surface of the substrate having the uniaxial orientation property and a surface potential detected on the surface of the substrate having the non-uniaxial orientation property are substantially equal to each other; The liquid crystal device according to claim 4, wherein:
【請求項8】 前記非一軸配向特性を有する側の基板の
表面で検出される表面電位極性と、前記一軸配向特性を
有する側の基板の表面で検出される表面電位極性と、が
同極性である、 ことを特徴とする請求項4乃至7のいずれか1項に記載
の液晶素子。
8. The surface potential polarity detected on the surface of the substrate having the non-uniaxial orientation characteristic and the surface potential polarity detected on the surface of the substrate having the uniaxial orientation characteristic have the same polarity. The liquid crystal device according to claim 4, wherein:
【請求項9】 前記非一軸配向特性を有する基板におけ
る前記膜は、膜厚方向の体積抵抗を104 〜107 Ωc
mとし、膜面方向の体積抵抗を106 〜109 Ωcmと
した、 ことを特徴とする請求項2記載の液晶素子。
9. The film of the substrate having the non-uniaxial orientation characteristic has a volume resistivity in a thickness direction of 10 4 to 10 7 Ωc.
3. The liquid crystal device according to claim 2, wherein m is set to m, and a volume resistance in a film surface direction is set to 10 6 to 10 9 Ωcm.
【請求項10】 前記液晶が、カイラルスメクチック相
を呈する液晶である、 ことを特徴とする請求項1又は2記載の液晶素子。
10. The liquid crystal device according to claim 1, wherein the liquid crystal is a liquid crystal exhibiting a chiral smectic phase.
【請求項11】 前記液晶が、コレステリック相を呈さ
ない液晶である、 ことを特徴とする請求項10に記載の液晶素子。
11. The liquid crystal device according to claim 10, wherein the liquid crystal is a liquid crystal that does not exhibit a cholesteric phase.
【請求項12】 前記液晶が、中心核にフルオロカーボ
ン末端部分及びハイドロカーボン末端部分が結合した構
造からなるスメクチック相あるいは潜在的スメクチック
相を示すフッ素含有化合物を少なくとも一種含む液晶組
成物である、 ことを特徴とする請求項11に記載の液晶素子。
12. The liquid crystal composition comprising at least one fluorine-containing compound exhibiting a smectic phase or a potential smectic phase having a structure in which a fluorocarbon terminal portion and a hydrocarbon terminal portion are bonded to a central nucleus. The liquid crystal device according to claim 11, wherein:
【請求項13】 前記液晶が、強誘電性を示す液晶であ
る、 ことを特徴とする請求項10に記載の液晶素子。
13. The liquid crystal device according to claim 10, wherein the liquid crystal is a liquid crystal exhibiting ferroelectricity.
JP16468697A 1997-06-20 1997-06-20 Liquid crystal element Pending JPH1114991A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16468697A JPH1114991A (en) 1997-06-20 1997-06-20 Liquid crystal element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16468697A JPH1114991A (en) 1997-06-20 1997-06-20 Liquid crystal element

Publications (1)

Publication Number Publication Date
JPH1114991A true JPH1114991A (en) 1999-01-22

Family

ID=15797936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16468697A Pending JPH1114991A (en) 1997-06-20 1997-06-20 Liquid crystal element

Country Status (1)

Country Link
JP (1) JPH1114991A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1143289A2 (en) * 2000-04-07 2001-10-10 Canon Kabushiki Kaisha Chiral smectic liquid crystal device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1143289A2 (en) * 2000-04-07 2001-10-10 Canon Kabushiki Kaisha Chiral smectic liquid crystal device
EP1143289A3 (en) * 2000-04-07 2007-03-07 Canon Kabushiki Kaisha Chiral smectic liquid crystal device

Similar Documents

Publication Publication Date Title
US5666217A (en) Liquid crystal device
KR101628989B1 (en) Liquid crystal display and fabrication method of the same
EP0789261A1 (en) Liquid crystal device
JP3093613B2 (en) Liquid crystal element
US5973761A (en) Ferroelectic liquid crystal device having a low-resistivity layer below an alignment control layer
JPH1114991A (en) Liquid crystal element
US5539553A (en) Liquid crystal device with an electrically neutral interface between the liquid crystal and orientation layer
US5260817A (en) Liquid crystal optical device comprising a liquid crystal pixel and a parallel circuit for providing a gradation of display
JPH1114992A (en) Liquid crystal element
JPH11183912A (en) Liquid crystal element
JPH1114998A (en) Liquid crystal element
JP2002202509A (en) Liquid crystal display device and method of manufacturing for the same
JP2851500B2 (en) Liquid crystal display
JP3492181B2 (en) Liquid crystal element and liquid crystal device
JP2000137228A (en) Liquid crystal element
JPH10319365A (en) Production of liquid crystal element
JP5374930B2 (en) Liquid crystal material, liquid crystal display element, and liquid crystal display device
JPH10161130A (en) Liquid crystal element and production of this liquid crystal element
JP3295801B2 (en) Liquid crystal element, manufacturing method thereof and liquid crystal device
JPH11190847A (en) Liquid crystal element
JP2761581B2 (en) Liquid crystal device
JPH11183911A (en) Liquid crystal element
JPH083582B2 (en) Driving method for ferroelectric liquid crystal cell
JP3091938B2 (en) Ferroelectric liquid crystal device
JP2000017263A (en) Antiferroelectric liquid crystal composition, and liquid crystal element and display obtained by using same