JPH11136152A - デジタルテレビジョン信号受信チューナ - Google Patents
デジタルテレビジョン信号受信チューナInfo
- Publication number
- JPH11136152A JPH11136152A JP30045297A JP30045297A JPH11136152A JP H11136152 A JPH11136152 A JP H11136152A JP 30045297 A JP30045297 A JP 30045297A JP 30045297 A JP30045297 A JP 30045297A JP H11136152 A JPH11136152 A JP H11136152A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- intermediate frequency
- clock
- tuner
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/161—Multiple-frequency-changing all the frequency changers being connected in cascade
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Noise Elimination (AREA)
- Circuits Of Receivers In General (AREA)
- Superheterodyne Receivers (AREA)
- Structure Of Receivers (AREA)
Abstract
(57)【要約】
【課題】 マザーボードへの搭載・配置が単純化できる
と共に、クロック回路部から送出されるクロック信号の
高調波信号による妨害を受けないデジタルテレビジョン
信号受信チューナを提供する。 【解決手段】 テレビジョン信号をテレビジョンの中間
周波信号である第一の中間周波信号に周波数変換する信
号受信部２と、該信号受信部から出力される第一の中間
周波信号を該第一の中間周波信号よりも周波数の低い第
二の中間周波信号に周波数変換する中間周波回路部３
と、該中間周波回路部から出力される第二の中間周波信
号をデジタル信号に変換するためのアナログ／デジタル
変換回路部４とを備えたチューナ１に前記アナログ／デ
ジタル変換回路部にて、第二の中間周波信号をサンプリ
ングするためのクロック信号を発生させるクロック回路
部５を内蔵させたこと。
と共に、クロック回路部から送出されるクロック信号の
高調波信号による妨害を受けないデジタルテレビジョン
信号受信チューナを提供する。 【解決手段】 テレビジョン信号をテレビジョンの中間
周波信号である第一の中間周波信号に周波数変換する信
号受信部２と、該信号受信部から出力される第一の中間
周波信号を該第一の中間周波信号よりも周波数の低い第
二の中間周波信号に周波数変換する中間周波回路部３
と、該中間周波回路部から出力される第二の中間周波信
号をデジタル信号に変換するためのアナログ／デジタル
変換回路部４とを備えたチューナ１に前記アナログ／デ
ジタル変換回路部にて、第二の中間周波信号をサンプリ
ングするためのクロック信号を発生させるクロック回路
部５を内蔵させたこと。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタルテレビジ
ョン信号受信チューナに係わり、特に、クロック回路を
一体化したデジタルテレビジョン信号受信チューナに関
する。
ョン信号受信チューナに係わり、特に、クロック回路を
一体化したデジタルテレビジョン信号受信チューナに関
する。
【０００２】
【従来の技術】デジタルＴＶ（テレビジョン）放送は、
衛星放送やＣＡＴＶ（ケーブルテレビジョン）では、既
に実用化されているが、最近、いわゆる地上波を用いた
デジタルＴＶ放送が計画されつつある。このデジタルＴ
Ｖ放送を受信するデジタルＴＶ受像機は、チューナから
送出される中間周波信号を、サンプリングするためのＡ
／Ｄ（アナログ／デジタル）変換器と、該Ａ／Ｄ変換器
にサンプリング用のクロック信号を入力するクロック発
振器と、Ａ／Ｄ変換器からのパラレル８ビットのデジタ
ル信号を処理するベースバンド処理回路部等とを備えて
いる。
衛星放送やＣＡＴＶ（ケーブルテレビジョン）では、既
に実用化されているが、最近、いわゆる地上波を用いた
デジタルＴＶ放送が計画されつつある。このデジタルＴ
Ｖ放送を受信するデジタルＴＶ受像機は、チューナから
送出される中間周波信号を、サンプリングするためのＡ
／Ｄ（アナログ／デジタル）変換器と、該Ａ／Ｄ変換器
にサンプリング用のクロック信号を入力するクロック発
振器と、Ａ／Ｄ変換器からのパラレル８ビットのデジタ
ル信号を処理するベースバンド処理回路部等とを備えて
いる。
【０００３】ここで、図４は、従来のマザーボード上に
配置したチューナとＡ／Ｄ（アナログ／デジタル）変換
器とクロック発振器とベースバンド処理回路部とを示す
ブロック構成図である。図４に示すように、デジタルＴ
Ｖ受像器のマザーボードＢ上には、チューナ５０と、該
チューナ５０とは別の構成としてのＡ／Ｄ変換器５４
と、前記チューナ５０とは別の構成としてのクロック発
振器５５と、ベースバンド処理回路部５６とを備えてい
る。また、チューナ５０は、信号受信部５１と中間周波
回路部５２とを備えている。
配置したチューナとＡ／Ｄ（アナログ／デジタル）変換
器とクロック発振器とベースバンド処理回路部とを示す
ブロック構成図である。図４に示すように、デジタルＴ
Ｖ受像器のマザーボードＢ上には、チューナ５０と、該
チューナ５０とは別の構成としてのＡ／Ｄ変換器５４
と、前記チューナ５０とは別の構成としてのクロック発
振器５５と、ベースバンド処理回路部５６とを備えてい
る。また、チューナ５０は、信号受信部５１と中間周波
回路部５２とを備えている。
【０００４】そして、チューナ５０は、アンテナ５３で
受信されたテレビジョン信号を受け入れるためのチュー
ナ入力端５０ａと、中間周波信号を送出するためのチュ
ーナ出力端５０ｂを有して、テレビジョン信号を周波数
変換して第一の中間周波信号を出力する信号受信部５１
と、該信号受信部５１から送出された第一の中間周波信
号の増幅、周波数変換などの信号処理を行い、第二の中
間周波信号に周波数変換して出力する中間周波回路部５
２とがひとつの筺体内に構成されている。
受信されたテレビジョン信号を受け入れるためのチュー
ナ入力端５０ａと、中間周波信号を送出するためのチュ
ーナ出力端５０ｂを有して、テレビジョン信号を周波数
変換して第一の中間周波信号を出力する信号受信部５１
と、該信号受信部５１から送出された第一の中間周波信
号の増幅、周波数変換などの信号処理を行い、第二の中
間周波信号に周波数変換して出力する中間周波回路部５
２とがひとつの筺体内に構成されている。
【０００５】そして、チューナ５０のチューナ出力端５
０ｂから送出される第二の中間周波信号をパラレル８ビ
ットのベースバンド信号に変換するＡ／Ｄ変換器５４
と、該Ａ／Ｄ変換器５４にて、第二の中間周波信号をサ
ンプリングするためのほぼ１８Ｍｚのクロック信号を送
出するクロック発振器５５とは、それぞれが例えばシー
ルドケース内に収納されてマザーボード上に、それぞれ
の回路（ユニット）が個別に構成されたものと成ってい
る。また、クロック発振器５５からは、ほぼ１８Ｍｚの
クロック信号の他にほぼ３６Ｍｚのクロック信号が送出
されている。また、Ａ／Ｄ変換器５４から送出されるパ
ラレル８ビットのベースバンド信号は、例えば個別にシ
ールドケース内に収納されたベースバンド処理回路部５
６に入力されてベースバンド処理回路部５６で復調など
の信号処理がされて、映像信号および音声信号が取り出
される。このベースバンド処理回路部５６には、クロッ
ク発振器５５から送出されるほぼ１８Ｍｚと３６Ｍｚと
のクロック信号が入力されており、このことからＡ／Ｄ
変換器５４とベースバンド処理回路部５６とは同期が取
れている。
０ｂから送出される第二の中間周波信号をパラレル８ビ
ットのベースバンド信号に変換するＡ／Ｄ変換器５４
と、該Ａ／Ｄ変換器５４にて、第二の中間周波信号をサ
ンプリングするためのほぼ１８Ｍｚのクロック信号を送
出するクロック発振器５５とは、それぞれが例えばシー
ルドケース内に収納されてマザーボード上に、それぞれ
の回路（ユニット）が個別に構成されたものと成ってい
る。また、クロック発振器５５からは、ほぼ１８Ｍｚの
クロック信号の他にほぼ３６Ｍｚのクロック信号が送出
されている。また、Ａ／Ｄ変換器５４から送出されるパ
ラレル８ビットのベースバンド信号は、例えば個別にシ
ールドケース内に収納されたベースバンド処理回路部５
６に入力されてベースバンド処理回路部５６で復調など
の信号処理がされて、映像信号および音声信号が取り出
される。このベースバンド処理回路部５６には、クロッ
ク発振器５５から送出されるほぼ１８Ｍｚと３６Ｍｚと
のクロック信号が入力されており、このことからＡ／Ｄ
変換器５４とベースバンド処理回路部５６とは同期が取
れている。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
デジタルＴＶ受像機は、マザーボードＢ上に、チューナ
５０と、Ａ／Ｄ変換器５４と、クロック発振器５５と、
ベースバンド処理回路部５６とがそれぞれ個別に配置さ
れる構成であるために、予め個別のユニットとして完成
させておかなければならず、そのため組立工数が増加す
るとともに、各ユニットの配置が複雑になり、マザーボ
ードＢの設計工数がかかりコスト高に成るという問題が
生じる。また、マザーボードＢ上のチューナ５０とは別
に外部に配置された前記クロック発振器５５は、前述の
如くほぼ１８Ｍｚのクロック信号とほぼ３６Ｍｚのクロ
ック信号とを送出しているのだが、このクロック信号
は、信号レベルがほぼ５Ｖと信号レベルが高く、また、
このクロック信号の立ち上がり波形と立ち下がり波形の
近傍に、チューナ５０の受信周波数や第一の中間周波数
と一致する周波数信号など多くの高調波信号を含んでい
る。これらの高調波信号は、５Ｖと信号レベルが高いこ
とから、マザーボードＢ上に配置されたクロック発振器
５５から例えばクロック信号を送出する信号ラインから
飛び出してチューナ５０のチューナ入力端５０ａに周り
込みチューナ５０に妨害を与えるという問題が生じる。
デジタルＴＶ受像機は、マザーボードＢ上に、チューナ
５０と、Ａ／Ｄ変換器５４と、クロック発振器５５と、
ベースバンド処理回路部５６とがそれぞれ個別に配置さ
れる構成であるために、予め個別のユニットとして完成
させておかなければならず、そのため組立工数が増加す
るとともに、各ユニットの配置が複雑になり、マザーボ
ードＢの設計工数がかかりコスト高に成るという問題が
生じる。また、マザーボードＢ上のチューナ５０とは別
に外部に配置された前記クロック発振器５５は、前述の
如くほぼ１８Ｍｚのクロック信号とほぼ３６Ｍｚのクロ
ック信号とを送出しているのだが、このクロック信号
は、信号レベルがほぼ５Ｖと信号レベルが高く、また、
このクロック信号の立ち上がり波形と立ち下がり波形の
近傍に、チューナ５０の受信周波数や第一の中間周波数
と一致する周波数信号など多くの高調波信号を含んでい
る。これらの高調波信号は、５Ｖと信号レベルが高いこ
とから、マザーボードＢ上に配置されたクロック発振器
５５から例えばクロック信号を送出する信号ラインから
飛び出してチューナ５０のチューナ入力端５０ａに周り
込みチューナ５０に妨害を与えるという問題が生じる。
【０００７】そこで、本発明においては、上記の問題点
に解決を与えるもので、その目的は、デジタルＴＶ受像
機の組立が簡単であるとともに、マザーボードＢへの各
回路ユニットの配置が単純化され、マザーボードＢの設
計工数が少なくて済み、且つ、Ａ／Ｄ変換器において第
二の中間周波信号をサンプリングするためのクロック発
振器からのクロック信号に含まれている高調波信号によ
る妨害を受けることのないデジタルテレビジョン信号受
信チューナを提供することである。
に解決を与えるもので、その目的は、デジタルＴＶ受像
機の組立が簡単であるとともに、マザーボードＢへの各
回路ユニットの配置が単純化され、マザーボードＢの設
計工数が少なくて済み、且つ、Ａ／Ｄ変換器において第
二の中間周波信号をサンプリングするためのクロック発
振器からのクロック信号に含まれている高調波信号によ
る妨害を受けることのないデジタルテレビジョン信号受
信チューナを提供することである。
【０００８】
【課題を解決するための手段】上記の課題を解決するた
め、デジタルテレビジョン信号受信チューナは、テレビ
ジョン信号をテレビジョンの中間周波信号である第一の
中間周波信号に周波数変換する信号受信部と、該信号受
信部から出力される前記第一の中間周波信号を該第一の
中間周波信号よりも周波数の低い第二の中間周波信号に
周波数変換する中間周波回路部と、該中間周波回路部か
ら出力される第二の中間周波信号をデジタル信号に変換
するためのアナログ／デジタル変換回路部とを備えたチ
ューナに前記アナログ／デジタル変換回路部にて第二の
中間周波信号をサンプリングするためのクロック信号を
発生させるクロック回路部を内蔵したことである。
め、デジタルテレビジョン信号受信チューナは、テレビ
ジョン信号をテレビジョンの中間周波信号である第一の
中間周波信号に周波数変換する信号受信部と、該信号受
信部から出力される前記第一の中間周波信号を該第一の
中間周波信号よりも周波数の低い第二の中間周波信号に
周波数変換する中間周波回路部と、該中間周波回路部か
ら出力される第二の中間周波信号をデジタル信号に変換
するためのアナログ／デジタル変換回路部とを備えたチ
ューナに前記アナログ／デジタル変換回路部にて第二の
中間周波信号をサンプリングするためのクロック信号を
発生させるクロック回路部を内蔵したことである。
【０００９】また、デジタルテレビジョン信号受信チュ
ーナは、テレビジョン信号が入力される入力端子を有す
るとともに、テレビジョン信号をテレビジョンの中間周
波信号である第一の中間周波信号に周波数変換する信号
受信部と、該信号受信部から出力される前記第一の中間
周波信号を該第一の中間周波信号よりも周波数の低い第
二の中間周波信号に周波数変換する中間周波回路部と、
該中間周波回路部から出力される第二の中間周波信号を
デジタル信号に変換するためのアナログ／デジタル変換
回路部と、該アナログ／デジタル変換回路部にて第二の
中間周波信号をサンプリングするためのクロック信号を
発生させるクロック回路部とを備えたチューナを金属板
からなり、複数個の区画室を備えた筺体内に配置し、前
記クロック回路部を入力端子から最も離れた位置に設け
た区画室に配置したことである。
ーナは、テレビジョン信号が入力される入力端子を有す
るとともに、テレビジョン信号をテレビジョンの中間周
波信号である第一の中間周波信号に周波数変換する信号
受信部と、該信号受信部から出力される前記第一の中間
周波信号を該第一の中間周波信号よりも周波数の低い第
二の中間周波信号に周波数変換する中間周波回路部と、
該中間周波回路部から出力される第二の中間周波信号を
デジタル信号に変換するためのアナログ／デジタル変換
回路部と、該アナログ／デジタル変換回路部にて第二の
中間周波信号をサンプリングするためのクロック信号を
発生させるクロック回路部とを備えたチューナを金属板
からなり、複数個の区画室を備えた筺体内に配置し、前
記クロック回路部を入力端子から最も離れた位置に設け
た区画室に配置したことである。
【００１０】また、デジタルテレビジョン信号受信チュ
ーナは、クロック回路部から送出されるクロック信号の
送出ラインにクロック信号を通過させるフィルタを備え
たことである。
ーナは、クロック回路部から送出されるクロック信号の
送出ラインにクロック信号を通過させるフィルタを備え
たことである。
【００１１】また、デジタルテレビジョン信号受信チュ
ーナは、クロック回路部に二重のシールドが形成されて
いることである。
ーナは、クロック回路部に二重のシールドが形成されて
いることである。
【００１２】また、デジタルテレビジョン信号受信チュ
ーナは、筺体内に配置された前記クロック回路部から送
出されるクロック信号を前記筺体から送出するためのク
ロック信号出力端子を備えていることである。
ーナは、筺体内に配置された前記クロック回路部から送
出されるクロック信号を前記筺体から送出するためのク
ロック信号出力端子を備えていることである。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて詳細に説明する。図１は、本発明に係わ
るデジタルテレビジョン信号受信チューナ（以下チュー
ナと称する）を用いてＴＶ受像機のマザーボードにチュ
ーナとベースバンド処理回路部とを組込んだ状態を説明
するためのブロック構成図である。図１に示すように、
マザーボードＡは、チューナ１とベースバンド処理回路
部９とを有している。このチューナ１とベースバンド処
理回路部９とは、それぞれ個別の筺体内に収納されてい
る。
て図面を用いて詳細に説明する。図１は、本発明に係わ
るデジタルテレビジョン信号受信チューナ（以下チュー
ナと称する）を用いてＴＶ受像機のマザーボードにチュ
ーナとベースバンド処理回路部とを組込んだ状態を説明
するためのブロック構成図である。図１に示すように、
マザーボードＡは、チューナ１とベースバンド処理回路
部９とを有している。このチューナ１とベースバンド処
理回路部９とは、それぞれ個別の筺体内に収納されてい
る。
【００１４】そして、チューナ１は、ひとつの筺体内に
配置された一枚の印刷配線基板上に後述する各回路ユニ
ットをそれぞれシールドするように収納して構成されて
いる。従って、チューナ１を構成する各回路ユニットが
一度の組立作業で完成できるようになっている。そし
て、このチューナ１は、アンテナ８で受信され、チュー
ナ入力端１ａに入力されたＴＶ（テレビジョン）信号を
選局してＴＶの中間周波信号である第一の中間周波信号
に周波数変換する信号受信部２と、該信号受信部２から
送出された第一の中間周波信号の増幅、周波数変換など
の信号処理を行い、第一の中間周波信号を該第一の中間
周波信号よりも周波数の低い第二の中間周波信号に変換
して出力する中間周波回路部３と、該中間周波回路部３
から送出される中心周波数がほぼ４Ｍｚの第二の中間周
波信号をパラレル８ビットのベースバンド信号に変換す
るＡ／Ｄ（アナログ／デジタル）変換回路部４と、該Ａ
／Ｄ変換回路部４にて、第二の中間周波信号をサンプリ
ングするためのほぼ１８Ｍｚの第一のクロック信号を送
出するクロック回路部５と、Ａ／Ｄ変換回路部４から送
出されるパラレル８ビットのベースバンド信号をチュー
ナ１の外部に出力するためのチューナ出力端１ｂとを備
えている。上述の如く、チューナ１には、Ａ／Ｄ変換回
路部４とクロック回路部５とが一体化され、内蔵されて
いる。
配置された一枚の印刷配線基板上に後述する各回路ユニ
ットをそれぞれシールドするように収納して構成されて
いる。従って、チューナ１を構成する各回路ユニットが
一度の組立作業で完成できるようになっている。そし
て、このチューナ１は、アンテナ８で受信され、チュー
ナ入力端１ａに入力されたＴＶ（テレビジョン）信号を
選局してＴＶの中間周波信号である第一の中間周波信号
に周波数変換する信号受信部２と、該信号受信部２から
送出された第一の中間周波信号の増幅、周波数変換など
の信号処理を行い、第一の中間周波信号を該第一の中間
周波信号よりも周波数の低い第二の中間周波信号に変換
して出力する中間周波回路部３と、該中間周波回路部３
から送出される中心周波数がほぼ４Ｍｚの第二の中間周
波信号をパラレル８ビットのベースバンド信号に変換す
るＡ／Ｄ（アナログ／デジタル）変換回路部４と、該Ａ
／Ｄ変換回路部４にて、第二の中間周波信号をサンプリ
ングするためのほぼ１８Ｍｚの第一のクロック信号を送
出するクロック回路部５と、Ａ／Ｄ変換回路部４から送
出されるパラレル８ビットのベースバンド信号をチュー
ナ１の外部に出力するためのチューナ出力端１ｂとを備
えている。上述の如く、チューナ１には、Ａ／Ｄ変換回
路部４とクロック回路部５とが一体化され、内蔵されて
いる。
【００１５】また、クロック回路部５からは、前記ほぼ
１８Ｍｚの第一のクロック信号の他にほぼ３６Ｍｚの第
二のクロック信号が送出されている。そして、第一のク
ロック信号を送出する送出ラインには、例えば１８Ｍｚ
以下の周波数信号のみを通過させる入力端６ａを備えた
第一のＬＰＦ（ローパスフィルタ）６が配置されてお
り、この第一のＬＰＦ６を介してＡ／Ｄ変換回路部４に
て、第二の中間周波信号をサンプリングするために第一
のクロック信号が、Ａ／Ｄ変換回路部４に入力されると
ともに、クロック信号出力端１ｃからチューナ１の外部
に出力されている。また、第二のクロック信号は、同様
に例えば３６Ｍｚ以下の周波数信号のみを通過させる入
力端７ａを備えた第二のＬＰＦ（ローパスフィルタ）７
を介してクロック信号出力端１ｄからチューナ１の外部
に出力されている。この第一、第二のＬＰＦ６、７によ
って、第一、第二のクロック信号に含まれる高調波信号
をカットすることができる。また、前記第一のクロック
信号は、第一のＬＰＦ６を介することなく、クロック回
路部５から直接Ａ／Ｄ変換回路部４に入力しても良い。
このとき第一のＬＰＦ６は、Ａ／Ｄ変換回路部４への接
続点を介さず、直接クロック信号出力端１ｃに接続され
ている。なお、前記フィルタは、ＬＰＦに限定されず、
前記クロック信号のみを通過させるバンドパスフィルタ
であっても良い。
１８Ｍｚの第一のクロック信号の他にほぼ３６Ｍｚの第
二のクロック信号が送出されている。そして、第一のク
ロック信号を送出する送出ラインには、例えば１８Ｍｚ
以下の周波数信号のみを通過させる入力端６ａを備えた
第一のＬＰＦ（ローパスフィルタ）６が配置されてお
り、この第一のＬＰＦ６を介してＡ／Ｄ変換回路部４に
て、第二の中間周波信号をサンプリングするために第一
のクロック信号が、Ａ／Ｄ変換回路部４に入力されると
ともに、クロック信号出力端１ｃからチューナ１の外部
に出力されている。また、第二のクロック信号は、同様
に例えば３６Ｍｚ以下の周波数信号のみを通過させる入
力端７ａを備えた第二のＬＰＦ（ローパスフィルタ）７
を介してクロック信号出力端１ｄからチューナ１の外部
に出力されている。この第一、第二のＬＰＦ６、７によ
って、第一、第二のクロック信号に含まれる高調波信号
をカットすることができる。また、前記第一のクロック
信号は、第一のＬＰＦ６を介することなく、クロック回
路部５から直接Ａ／Ｄ変換回路部４に入力しても良い。
このとき第一のＬＰＦ６は、Ａ／Ｄ変換回路部４への接
続点を介さず、直接クロック信号出力端１ｃに接続され
ている。なお、前記フィルタは、ＬＰＦに限定されず、
前記クロック信号のみを通過させるバンドパスフィルタ
であっても良い。
【００１６】また、Ａ／Ｄ変換回路部４から送出される
パラレル８ビットのベースバンド信号は、チューナ出力
端１ｂを介してチューナ１の外部に配置されたひとつの
筺体（シールドケース）に収納されたベースバンド処理
回路部９に入力され、該ベースバンド処理回路部９でＱ
ＰＳＫ復調などの信号処理されて、映像信号及び音声信
号が取り出される。また、ベースバンド処理回路部９で
のＱＰＳＫ復調などのために、クロック回路部５から
は、前述の如くほぼ１８Ｍｚの第一のクロック信号とほ
ぼ３６Ｍｚの第二のクロック信号とが送出されており、
この各第一、第二のクロック信号は、クロック信号出力
端１ｃ、１ｄからチューナ１の外部に送出されて、ベー
スバンド処理回路部９に入力される。そして、この第一
のクロック信号は、上述の如くＡ／Ｄ変換回路部４とベ
ースバンド処理回路部９とにそれぞれ入力されて、この
第一のクロック信号が双方の回路部に用いられることか
ら、Ａ／Ｄ変換回路部４とベースバンド処理回路部９と
は同期している。
パラレル８ビットのベースバンド信号は、チューナ出力
端１ｂを介してチューナ１の外部に配置されたひとつの
筺体（シールドケース）に収納されたベースバンド処理
回路部９に入力され、該ベースバンド処理回路部９でＱ
ＰＳＫ復調などの信号処理されて、映像信号及び音声信
号が取り出される。また、ベースバンド処理回路部９で
のＱＰＳＫ復調などのために、クロック回路部５から
は、前述の如くほぼ１８Ｍｚの第一のクロック信号とほ
ぼ３６Ｍｚの第二のクロック信号とが送出されており、
この各第一、第二のクロック信号は、クロック信号出力
端１ｃ、１ｄからチューナ１の外部に送出されて、ベー
スバンド処理回路部９に入力される。そして、この第一
のクロック信号は、上述の如くＡ／Ｄ変換回路部４とベ
ースバンド処理回路部９とにそれぞれ入力されて、この
第一のクロック信号が双方の回路部に用いられることか
ら、Ａ／Ｄ変換回路部４とベースバンド処理回路部９と
は同期している。
【００１７】ここで、本発明の実施の形態のデジタルテ
レビジョン信号受信チューナが配置された筺体につい
て、図２を参照して説明する。図２は、本発明の実施の
形態のデジタルテレビジョン信号受信チューナが配置さ
れた筺体から上・下カバーを外した状態の筺体を示す平
面図である。
レビジョン信号受信チューナが配置された筺体につい
て、図２を参照して説明する。図２は、本発明の実施の
形態のデジタルテレビジョン信号受信チューナが配置さ
れた筺体から上・下カバーを外した状態の筺体を示す平
面図である。
【００１８】図２に示すように、平板状の金属材料から
成り、箱形に折り曲げ形成された枠体１０は、少なくと
も四方を囲む側壁１１と、該側壁１１によって形成され
た上方の開放部１０ａと下方の開放部（図示せず）と、
該側壁１１によって形成される空間部分を複数個であっ
て、例えば５個の第一〜第五の区画室１２ａ、１２ｂ、
１２ｃ、１２ｄ、１２ｅに区分けするための複数枚（例
えば４枚）の金属板から成る仕切壁１０ｂ、１０ｂ、・
・とを備えている。この側壁１１と仕切壁１０ｂとによ
って、それぞれの第一〜第五の区画室１２ａ、１２ｂ、
１２ｃ、１２ｄ、１２ｅはそれぞれシールド（遮蔽）さ
れた構成である。なお、本発明の実施の形態では、区画
室を５個形成したが、これに限定されず、７個でも１０
個でも、所望の個数の区画室を形成しても良い。
成り、箱形に折り曲げ形成された枠体１０は、少なくと
も四方を囲む側壁１１と、該側壁１１によって形成され
た上方の開放部１０ａと下方の開放部（図示せず）と、
該側壁１１によって形成される空間部分を複数個であっ
て、例えば５個の第一〜第五の区画室１２ａ、１２ｂ、
１２ｃ、１２ｄ、１２ｅに区分けするための複数枚（例
えば４枚）の金属板から成る仕切壁１０ｂ、１０ｂ、・
・とを備えている。この側壁１１と仕切壁１０ｂとによ
って、それぞれの第一〜第五の区画室１２ａ、１２ｂ、
１２ｃ、１２ｄ、１２ｅはそれぞれシールド（遮蔽）さ
れた構成である。なお、本発明の実施の形態では、区画
室を５個形成したが、これに限定されず、７個でも１０
個でも、所望の個数の区画室を形成しても良い。
【００１９】入力端子１３は、中心導体１４を有し、ア
ンテナ（図示せず）からのＴＶ信号を前記チューナ１
（図１参照）に入力するために設けられ、短手方向の側
壁１１の上方に配置され、中心導体１４の端部は、最初
の段を構成する第一の区画室１２ａ内に配置されてい
る。この入力端子１３は、前記チューナ入力端１ａ（図
１参照）に該当する。
ンテナ（図示せず）からのＴＶ信号を前記チューナ１
（図１参照）に入力するために設けられ、短手方向の側
壁１１の上方に配置され、中心導体１４の端部は、最初
の段を構成する第一の区画室１２ａ内に配置されてい
る。この入力端子１３は、前記チューナ入力端１ａ（図
１参照）に該当する。
【００２０】一枚の絶縁材料からなる平板状の印刷配線
基板１５は、矩形であって、図示していないが例えば一
方の表面にコイルや集積回路などの電気部品が搭載さ
れ、他方の表面に所定の回路パターンが形成されてい
る。また、この印刷配線基板１５は、枠体１０の下方の
開放部（図示せず）から、枠体１０内の上方に向かって
挿入・配置されている。また、印刷配線基板１５の一端
部には、金属材料からなる平板状の複数本の端子１６、
１６、・・が取付接続されている。この複数本の端子１
６は、例えば電源回路（図示せず）からの電力を供給す
るための電源用端子や、前記クロック回路部５（図１参
照）から出力されるクロック信号を送出するためのクロ
ック信号出力端１ｃ、１ｄや、前記Ａ／Ｄ変換回路部４
から出力されるベースバンド信号を送出するチューナ出
力端１ｂなどを構成している。そして、これらの端子１
６は、印刷配線基板１５の各回路パターンと電気的に接
続されている。
基板１５は、矩形であって、図示していないが例えば一
方の表面にコイルや集積回路などの電気部品が搭載さ
れ、他方の表面に所定の回路パターンが形成されてい
る。また、この印刷配線基板１５は、枠体１０の下方の
開放部（図示せず）から、枠体１０内の上方に向かって
挿入・配置されている。また、印刷配線基板１５の一端
部には、金属材料からなる平板状の複数本の端子１６、
１６、・・が取付接続されている。この複数本の端子１
６は、例えば電源回路（図示せず）からの電力を供給す
るための電源用端子や、前記クロック回路部５（図１参
照）から出力されるクロック信号を送出するためのクロ
ック信号出力端１ｃ、１ｄや、前記Ａ／Ｄ変換回路部４
から出力されるベースバンド信号を送出するチューナ出
力端１ｂなどを構成している。そして、これらの端子１
６は、印刷配線基板１５の各回路パターンと電気的に接
続されている。
【００２１】また、図示していないが、枠体１０の上方
の開放部１０ａと下方の開放部（図示せず）とを覆う金
属材料から成る平板状の上カバーと下カバーとを備えて
いる。この上カバーと下カバーと枠体１０の側壁１１と
によって筺体は、全体がシールドされた構成であるとと
もに、側壁１１によって形成された空間を区分けする仕
切壁１０ｂによって形成される第一〜第五の区画室１２
ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅは、それぞれ個別
にシールドされた構成となっている。また、前記第五の
区画室１２ｅ内に配置された印刷配線基板１５の上に
は、金属板を折り曲げ加工した、四方を囲む側壁１７
と、該側壁１７によって形成された上方の開放部を覆う
上カバー（図示せず）とが配置されている。この側壁１
７によって第六の区画室１２ｆが構成され、よって、第
六の区画室１２ｆは、側壁１７と上カバーとによって、
第一のシールドがなされ、さらに側壁１７の外側に配置
された側壁１１と仕切壁１０ｂと上・下カバー（図示せ
ず）とによって第二のシールドがなされて、二重のシー
ルド構造を備えている。
の開放部１０ａと下方の開放部（図示せず）とを覆う金
属材料から成る平板状の上カバーと下カバーとを備えて
いる。この上カバーと下カバーと枠体１０の側壁１１と
によって筺体は、全体がシールドされた構成であるとと
もに、側壁１１によって形成された空間を区分けする仕
切壁１０ｂによって形成される第一〜第五の区画室１２
ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅは、それぞれ個別
にシールドされた構成となっている。また、前記第五の
区画室１２ｅ内に配置された印刷配線基板１５の上に
は、金属板を折り曲げ加工した、四方を囲む側壁１７
と、該側壁１７によって形成された上方の開放部を覆う
上カバー（図示せず）とが配置されている。この側壁１
７によって第六の区画室１２ｆが構成され、よって、第
六の区画室１２ｆは、側壁１７と上カバーとによって、
第一のシールドがなされ、さらに側壁１７の外側に配置
された側壁１１と仕切壁１０ｂと上・下カバー（図示せ
ず）とによって第二のシールドがなされて、二重のシー
ルド構造を備えている。
【００２２】上述の如き構成の筺体の第一〜第五の区画
室１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅには、図１
で示したチューナ１の各回路部（ユニット）が配置され
ている。ここで、第一〜第五の区画室１２ａ、１２ｂ、
１２ｃ、１２ｄ、１２ｅにそれぞれ配置されたチューナ
１（図１参照）の各ブロック構成図との関係について説
明する。まず、筺体の入力端子１３側から見て最初の段
である第一の区画室１２ａと、次段の第二の区画室１２
ｂとには、前記信号受信部２を構成する図示していない
電気部品や回路パターンが印刷配線基板１５上に配置さ
れ、同様に次の段である第三の区画室１２ｃには、前記
中間周波回路部３が、また同様に次の段である第四の区
画室１２ｄには、前記Ａ／Ｄ変換回路部４が、さらにま
た同様に入力端子１３側から見て最終の段である第五の
区画室１２ｅには、前記クロック回路部５と各ＬＰＦ
（ローパスフィルタ）６、７とを構成する図示していな
い電気部品や回路パターンが印刷配線基板１５上に配置
されている。
室１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅには、図１
で示したチューナ１の各回路部（ユニット）が配置され
ている。ここで、第一〜第五の区画室１２ａ、１２ｂ、
１２ｃ、１２ｄ、１２ｅにそれぞれ配置されたチューナ
１（図１参照）の各ブロック構成図との関係について説
明する。まず、筺体の入力端子１３側から見て最初の段
である第一の区画室１２ａと、次段の第二の区画室１２
ｂとには、前記信号受信部２を構成する図示していない
電気部品や回路パターンが印刷配線基板１５上に配置さ
れ、同様に次の段である第三の区画室１２ｃには、前記
中間周波回路部３が、また同様に次の段である第四の区
画室１２ｄには、前記Ａ／Ｄ変換回路部４が、さらにま
た同様に入力端子１３側から見て最終の段である第五の
区画室１２ｅには、前記クロック回路部５と各ＬＰＦ
（ローパスフィルタ）６、７とを構成する図示していな
い電気部品や回路パターンが印刷配線基板１５上に配置
されている。
【００２３】そして、クロック回路部５は、側壁１７に
よって形成され、二重シールドされた、第六の区画室１
２ｆ内に配置されている。この第六の区画室１２ｆは、
前記入力端子１３からは、最も離れた位置に配置されて
いる。そして、上述の如く配置された各ブロック構成図
に示す各回路部は、それぞれシールドされた区画室内に
配置されて、各回路部に流れる信号の相互の影響を防止
している。
よって形成され、二重シールドされた、第六の区画室１
２ｆ内に配置されている。この第六の区画室１２ｆは、
前記入力端子１３からは、最も離れた位置に配置されて
いる。そして、上述の如く配置された各ブロック構成図
に示す各回路部は、それぞれシールドされた区画室内に
配置されて、各回路部に流れる信号の相互の影響を防止
している。
【００２４】次にここで、前記ローパスフィルタ６を出
力端１ｃに直接接続した場合（ＬＰＦ７も同様）の具体
的な構成の一実施例について詳述する。図３に示すよう
に、ローパスフィルタ６は、入力端６ａと、該入力端６
ａに接続されたコイル６ｂと、該コイル６ｂの一端に接
続されたコンデンサ６ｃと、該コイル６ｂに直列接続さ
れた金属棒から成る出力端子２０とから構成されてい
る。また、出力端子２０は、金属板から成る筺体の側壁
１１に設けられた孔２１から、側壁１１の内側から外側
にまで延びて配置されている。そして、コンデンサ６ｃ
は、一端がコイル６ｂと、他端が側壁１１とに接続して
配置されている。このコンデンサ６ｃと、コイル６ｂと
によって、ローパスフィルタ６は、構成されている。
力端１ｃに直接接続した場合（ＬＰＦ７も同様）の具体
的な構成の一実施例について詳述する。図３に示すよう
に、ローパスフィルタ６は、入力端６ａと、該入力端６
ａに接続されたコイル６ｂと、該コイル６ｂの一端に接
続されたコンデンサ６ｃと、該コイル６ｂに直列接続さ
れた金属棒から成る出力端子２０とから構成されてい
る。また、出力端子２０は、金属板から成る筺体の側壁
１１に設けられた孔２１から、側壁１１の内側から外側
にまで延びて配置されている。そして、コンデンサ６ｃ
は、一端がコイル６ｂと、他端が側壁１１とに接続して
配置されている。このコンデンサ６ｃと、コイル６ｂと
によって、ローパスフィルタ６は、構成されている。
【００２５】上述の如く、Ａ／Ｄ変換回路部４にて、第
二の中間周波信号をサンプリングするためのクロック信
号を送出するクロック回路部５は、チューナ１に一体化
（内蔵）されて、全体でひとつの筺体内に構成されてい
ることから、マザーボードＡ上には、チューナ１とベー
スバンド処理回路部９とのふたつの回路（筺体）のみが
搭載・配置されているので、マザーボードＡ上の各回路
の配置が簡単になる。また、クロック回路部５は、入力
端子１３側から見て最も離れた位置である最後の区画室
に配置されていることによって、クロック信号の高調波
信号がチューナ１内の各回路を通って、入力端１ａに入
力されないのでクロック信号の高調波信号によるチュー
ナ１への妨害は生じない。
二の中間周波信号をサンプリングするためのクロック信
号を送出するクロック回路部５は、チューナ１に一体化
（内蔵）されて、全体でひとつの筺体内に構成されてい
ることから、マザーボードＡ上には、チューナ１とベー
スバンド処理回路部９とのふたつの回路（筺体）のみが
搭載・配置されているので、マザーボードＡ上の各回路
の配置が簡単になる。また、クロック回路部５は、入力
端子１３側から見て最も離れた位置である最後の区画室
に配置されていることによって、クロック信号の高調波
信号がチューナ１内の各回路を通って、入力端１ａに入
力されないのでクロック信号の高調波信号によるチュー
ナ１への妨害は生じない。
【００２６】
【発明の効果】以上のように、本発明のデジタルテレビ
ジョン信号受信チューナは、テレビジョン信号をテレビ
ジョンの中間周波信号である第一の中間周波信号に周波
数変換する信号受信部と、該信号受信部から出力される
第一の中間周波信号を該第一の中間周波信号よりも周波
数の低い第二の中間周波信号に周波数変換する中間周波
回路部と、該中間周波回路部から出力される第二の中間
周波信号をデジタル信号に変換するためのアナログ／デ
ジタル変換回路部とを備えたチューナにアナログ／デジ
タル変換回路部にて、第二の中間周波信号をサンプリン
グするためのクロック信号を発生させるクロック回路部
を内蔵させたことによって、クロック回路部はチューナ
と一体化されて、ひとつの回路構成に集約されている。
このことから、クロック回路部を一体化したチューナ
は、一度の組立によって完成され、組立工数が削減出来
るという効果を奏す。そして、ＴＶ受像機のマザーボー
ドに、このデジタルテレビジョン信号受信チューナとベ
ースバンド処理回路部とのふたつの回路構成のみを配置
するだけで、マザーボードを組み立てることが出来ると
ともに、ふたつの回路構成のみから成るので配置が単純
化され、マザーボードの設計及び組立コストが安価に成
るという効果を奏する。
ジョン信号受信チューナは、テレビジョン信号をテレビ
ジョンの中間周波信号である第一の中間周波信号に周波
数変換する信号受信部と、該信号受信部から出力される
第一の中間周波信号を該第一の中間周波信号よりも周波
数の低い第二の中間周波信号に周波数変換する中間周波
回路部と、該中間周波回路部から出力される第二の中間
周波信号をデジタル信号に変換するためのアナログ／デ
ジタル変換回路部とを備えたチューナにアナログ／デジ
タル変換回路部にて、第二の中間周波信号をサンプリン
グするためのクロック信号を発生させるクロック回路部
を内蔵させたことによって、クロック回路部はチューナ
と一体化されて、ひとつの回路構成に集約されている。
このことから、クロック回路部を一体化したチューナ
は、一度の組立によって完成され、組立工数が削減出来
るという効果を奏す。そして、ＴＶ受像機のマザーボー
ドに、このデジタルテレビジョン信号受信チューナとベ
ースバンド処理回路部とのふたつの回路構成のみを配置
するだけで、マザーボードを組み立てることが出来ると
ともに、ふたつの回路構成のみから成るので配置が単純
化され、マザーボードの設計及び組立コストが安価に成
るという効果を奏する。
【００２７】また、本発明のデジタルテレビジョン信号
受信チューナは、テレビジョン信号が入力される入力端
子を有するとともに、テレビジョン信号をテレビジョン
の中間周波信号である第一の中間周波信号に周波数変換
する信号受信部と、該信号受信部から出力される第一の
中間周波信号を該第一の中間周波信号よりも周波数の低
い第二の中間周波信号に周波数変換する中間周波回路部
と、該中間周波回路部から出力される第二の中間周波信
号をデジタル信号に変換するためのアナログ／デジタル
変換回路部と、該アナログ／デジタル変換回路部にて、
第二の中間周波信号をサンプリングするためのクロック
信号を発生させるクロック回路部とを備えたチューナを
金属板からなり、複数個の区画室を備えた筺体内に配置
し、クロック回路部を入力端子から最も離れた位置に設
けた区画室に配置したことから、クロック回路部からの
クロック信号の高調波信号が入力端子から入力されるこ
とは少なくなり、クロック信号の高調波信号による妨害
発生が少なくなる。
受信チューナは、テレビジョン信号が入力される入力端
子を有するとともに、テレビジョン信号をテレビジョン
の中間周波信号である第一の中間周波信号に周波数変換
する信号受信部と、該信号受信部から出力される第一の
中間周波信号を該第一の中間周波信号よりも周波数の低
い第二の中間周波信号に周波数変換する中間周波回路部
と、該中間周波回路部から出力される第二の中間周波信
号をデジタル信号に変換するためのアナログ／デジタル
変換回路部と、該アナログ／デジタル変換回路部にて、
第二の中間周波信号をサンプリングするためのクロック
信号を発生させるクロック回路部とを備えたチューナを
金属板からなり、複数個の区画室を備えた筺体内に配置
し、クロック回路部を入力端子から最も離れた位置に設
けた区画室に配置したことから、クロック回路部からの
クロック信号の高調波信号が入力端子から入力されるこ
とは少なくなり、クロック信号の高調波信号による妨害
発生が少なくなる。
【００２８】また、本発明のデジタルテレビジョン信号
受信チューナは、クロック回路部から送出されるクロッ
ク信号の送出ラインにクロック信号を通過させるフィル
タを備えたことから、クロック信号に含まれている高調
波信号をフィルタによって減衰させて、所望のクロック
信号のみを通過させるのでクロック信号の高調波信号に
よる妨害発生が少なくなる。
受信チューナは、クロック回路部から送出されるクロッ
ク信号の送出ラインにクロック信号を通過させるフィル
タを備えたことから、クロック信号に含まれている高調
波信号をフィルタによって減衰させて、所望のクロック
信号のみを通過させるのでクロック信号の高調波信号に
よる妨害発生が少なくなる。
【００２９】また、本発明のデジタルテレビジョン信号
受信チューナは、クロック回路部に二重のシールドが形
成されていることから、クロック回路部から放出される
クロック信号の高調波信号が二重のシールドによってク
ロック回路部の外に出ることがないことからクロック信
号の高調波信号による妨害発生が少なくなる。
受信チューナは、クロック回路部に二重のシールドが形
成されていることから、クロック回路部から放出される
クロック信号の高調波信号が二重のシールドによってク
ロック回路部の外に出ることがないことからクロック信
号の高調波信号による妨害発生が少なくなる。
【００３０】また、本発明のデジタルテレビジョン信号
受信チューナは、筺体内に配置された前記クロック回路
部から送出されるクロック信号を前記筺体から送出する
ためのクロック信号出力端子を前記筺体に備えたことに
よって、このクロック信号出力端子から送出されるクロ
ック信号を、チューナの後段に接続されるベースバンド
処理回路部に入力することによって、ベースバンド処理
回路部では、アナログ／デジタル変換回路部と同期した
クロック信号を用いることが出来る。
受信チューナは、筺体内に配置された前記クロック回路
部から送出されるクロック信号を前記筺体から送出する
ためのクロック信号出力端子を前記筺体に備えたことに
よって、このクロック信号出力端子から送出されるクロ
ック信号を、チューナの後段に接続されるベースバンド
処理回路部に入力することによって、ベースバンド処理
回路部では、アナログ／デジタル変換回路部と同期した
クロック信号を用いることが出来る。
【図１】本発明の実施の形態のに係わるデジタルテレビ
ジョン信号受信チューナを用いてＴＶ受像機のマザーボ
ードにチューナとベースバンド処理回路部とを組込んだ
状態を説明するためのブロック構成図である。
ジョン信号受信チューナを用いてＴＶ受像機のマザーボ
ードにチューナとベースバンド処理回路部とを組込んだ
状態を説明するためのブロック構成図である。
【図２】本発明の実施の形態のデジタルテレビジョン信
号受信チューナが配置された筺体から上・下カバーを外
した状態の筺体を示す平面図である。
号受信チューナが配置された筺体から上・下カバーを外
した状態の筺体を示す平面図である。
【図３】本発明の実施の形態のデジタルテレビジョン信
号受信チューナに配置されるローパスフィルタを説明す
るための説明図である。
号受信チューナに配置されるローパスフィルタを説明す
るための説明図である。
【図４】従来のマザーボードにチューナとＡ／Ｄ変換器
とクロック発振器とベースバンド処理回路部とを組込ん
だ状態を示すブロック構成図である。
とクロック発振器とベースバンド処理回路部とを組込ん
だ状態を示すブロック構成図である。
１ チューナ １ａ チューナ入力端 １ｂ チューナ出力端（端子） １ｃ、１ｄ クロック信号出力端（端子） ２ 信号受信部 ３ 中間周波回路部 ４ Ａ／Ｄ（アナログ／デジタル）変換回路部 ５ クロック回路部 ６、７ ＬＰＦ（ローパスフィルタ） ８ アンテナ ９ ベースバンド処理回路部 １０ 枠体 １１、１７ 側壁 １２ａ 第一の区画室 １２ｂ 第二の区画室 １２ｅ 第五の区画室 １２ｆ 第六の区画室 １３ 入力端子（チューナ入力端） １４ 中心導体 １５ 印刷配線基板 １６ 端子
Claims (5)
- 【請求項１】 テレビジョン信号をテレビジョンの中間
周波信号である第一の中間周波信号に周波数変換する信
号受信部と、該信号受信部から出力される前記第一の中
間周波信号を該第一の中間周波信号よりも周波数の低い
第二の中間周波信号に周波数変換する中間周波回路部
と、該中間周波回路部から出力される第二の中間周波信
号をデジタル信号に変換するためのアナログ／デジタル
変換回路部とを備えたチューナに、前記アナログ／デジ
タル変換回路部にて第二の中間周波信号をサンプリング
するためのクロック信号を発生させるクロック回路部を
内蔵したことを特徴とするデジタルテレビジョン信号受
信チューナ。 - 【請求項２】 テレビジョン信号が入力される入力端子
を有するとともに、テレビジョン信号をテレビジョンの
中間周波信号である第一の中間周波信号に周波数変換す
る信号受信部と、該信号受信部から出力される前記第一
の中間周波信号を該第一の中間周波信号よりも周波数の
低い第二の中間周波信号に周波数変換する中間周波回路
部と、該中間周波回路部から出力される第二の中間周波
信号をデジタル信号に変換するためのアナログ／デジタ
ル変換回路部と、該アナログ／デジタル変換回路部にて
第二の中間周波信号をサンプリングするためのクロック
信号を発生させるクロック回路部とを備えたチューナを
金属板からなり、複数個の区画室を備えた筺体内に配置
し、前記クロック回路部を前記入力端子から最も離れた
位置に設けた区画室に配置したことを特徴とするデジタ
ルテレビジョン信号受信チューナ。 - 【請求項３】 前記クロック回路部から送出されるクロ
ック信号の送出ラインに前記クロック信号を通過させる
フィルタを備えたことを特徴とする請求項１又は２記載
のデジタルテレビジョン信号受信チューナ。 - 【請求項４】 前記クロック回路部に二重のシールドが
形成されていることを特徴とする請求項１、２又は３記
載のデジタルテレビジョン信号受信チューナ。 - 【請求項５】 前記筺体内に配置された前記クロック回
路部から送出されるクロック信号を前記筺体から送出す
るためのクロック信号出力端子を備えていることを特徴
とする請求項１、２、３又は４記載のデジタルテレビジ
ョン信号受信チューナ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30045297A JPH11136152A (ja) | 1997-10-31 | 1997-10-31 | デジタルテレビジョン信号受信チューナ |
| DE1998615249 DE69815249T2 (de) | 1997-10-31 | 1998-10-16 | Tuner für den Empfang von digitalen Fernsehsignalen |
| EP19980308483 EP0913924B1 (en) | 1997-10-31 | 1998-10-16 | Tuner for receiving digital television signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30045297A JPH11136152A (ja) | 1997-10-31 | 1997-10-31 | デジタルテレビジョン信号受信チューナ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11136152A true JPH11136152A (ja) | 1999-05-21 |
Family
ID=17884979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30045297A Pending JPH11136152A (ja) | 1997-10-31 | 1997-10-31 | デジタルテレビジョン信号受信チューナ |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0913924B1 (ja) |
| JP (1) | JPH11136152A (ja) |
| DE (1) | DE69815249T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101867846B1 (ko) * | 2011-11-01 | 2018-06-19 | 삼성전자주식회사 | 텔레비전 튜너 모듈 및 이를 구비한 방송수신장치 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6999132B1 (en) * | 2002-02-19 | 2006-02-14 | Lsi Logic Corporation | RF/IF digital demodulation of video and audio |
| JP4170862B2 (ja) * | 2003-09-05 | 2008-10-22 | アルプス電気株式会社 | 電子回路ユニット |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150410A (ja) * | 1984-12-24 | 1986-07-09 | Sony Corp | チユ−ナ装置 |
| US4686570A (en) * | 1985-12-24 | 1987-08-11 | Rca Corporation | Analog-to-digital converter as for an adaptive television deghosting system |
| US4717990A (en) * | 1986-05-30 | 1988-01-05 | Motorola, Inc. | Double-shielded housing for RF circuitry |
-
1997
- 1997-10-31 JP JP30045297A patent/JPH11136152A/ja active Pending
-
1998
- 1998-10-16 EP EP19980308483 patent/EP0913924B1/en not_active Expired - Lifetime
- 1998-10-16 DE DE1998615249 patent/DE69815249T2/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101867846B1 (ko) * | 2011-11-01 | 2018-06-19 | 삼성전자주식회사 | 텔레비전 튜너 모듈 및 이를 구비한 방송수신장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69815249D1 (de) | 2003-07-10 |
| EP0913924B1 (en) | 2003-06-04 |
| EP0913924A1 (en) | 1999-05-06 |
| DE69815249T2 (de) | 2003-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060041919A1 (en) | Cable modem module device, cable modem device, and broadcast receiving device | |
| JP4338710B2 (ja) | 受信装置、受信システム | |
| JP4066269B2 (ja) | 受信装置、受信システム | |
| KR100804138B1 (ko) | 슬림 전자회로장치 | |
| TW201146002A (en) | Tuner module, and receiver | |
| US7268836B2 (en) | Television tuner device generating intermediate-frequency signal free from harmonic interference of reference signal | |
| CN1918955B (zh) | 具有叠层印刷电路板的rf电路 | |
| JPH11136152A (ja) | デジタルテレビジョン信号受信チューナ | |
| JP3666466B2 (ja) | Ｃａｔｖチューナ | |
| JP3695139B2 (ja) | 電子チューナ | |
| US6368152B1 (en) | Electronic equipment terminal connector and electronic equipment and electronic terminal connector unit | |
| JP2000036682A (ja) | 周波数変換装置 | |
| JP2001136446A (ja) | ディジタルテレビジョン信号受信ユニット | |
| JPH11341374A (ja) | 複数放送波の受信装置 | |
| JP2007158158A (ja) | 電子回路モジュール | |
| JP3940901B2 (ja) | チューナおよび受信装置 | |
| JP2005064856A (ja) | ケーブルモデムモジュール装置及び電子機器 | |
| US20080077968A1 (en) | Receiver and multiple receiver apparatus | |
| CN101874403A (zh) | 广播接收器 | |
| CN100568714C (zh) | 用于分送射频信号的电路 | |
| US20050042900A1 (en) | Cable modem module unit and electronic unit | |
| JP2005322976A (ja) | デュアルチューナ | |
| JP4157835B2 (ja) | ケーブルモデムモジュール装置、ケーブルモデム装置及び放送受信装置 | |
| US20090322960A1 (en) | Television Broadcasting Receiver | |
| JPH077274U (ja) | 高周波回路装置 |