JPH11135361A - コンデンサ - Google Patents
コンデンサInfo
- Publication number
- JPH11135361A JPH11135361A JP9296046A JP29604697A JPH11135361A JP H11135361 A JPH11135361 A JP H11135361A JP 9296046 A JP9296046 A JP 9296046A JP 29604697 A JP29604697 A JP 29604697A JP H11135361 A JPH11135361 A JP H11135361A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitor
- dielectric layer
- electrodes
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 229910000679 solder Inorganic materials 0.000 claims description 24
- 239000000919 ceramic Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 17
- 239000011347 resin Substances 0.000 claims description 17
- 229920005989 resin Polymers 0.000 claims description 17
- 239000000843 powder Substances 0.000 claims description 12
- 238000000206 photolithography Methods 0.000 claims description 10
- 238000010304 firing Methods 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 239000004020 conductor Substances 0.000 description 26
- 239000010408 film Substances 0.000 description 21
- 230000000694 effects Effects 0.000 description 10
- 238000000605 extraction Methods 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
パターンが占有する領域内における容量を大きくするこ
とができ、かつ量産時における容量値のばらつきを小さ
くすることができる構造のコンデンサを提供する。 【解決手段】基板14上に、略櫛形をなす下層電極11
を形成し、下層電極11上に誘電体層13を形成し、誘
電体層13上に略櫛形をなす上層電極12を形成する。
下層電極11と上層電極12のいずれか一方の各エレメ
ント電極15(16)間の余白部に、他方の各エレメン
ト電極16(15)を配置する。
Description
自動車電話等の無線機器の回路部等において、MMIC
(Monolithic Microwave Integrated Circuit)等に
使用されるコンデンサに関する。
サは、例えば「マイクロ波回路の基礎とその応用」(1
992年2月1日、総合電子出版社発行)の176頁、
177頁の図にも示されている通り、第1の例として
は、図8(A)に示すMIM(Metal Insulator Meta
l)キャパシタがあり、第2の例としては図8(B)に
示すインターデジタルキャパシタがある。
板4上で2つの導体1、2を誘電体層3を介して積層対
向させた構造であり、比較的小さなパターン面積で大き
な容量が得られるという特徴がある。MMICに使用さ
れるMIMキャパシタは、通常、薄膜プロセスを使用す
るため、その誘電体層は、気層成長させた誘電体層(例
えばSiO2)を使用したり、ポリイミド樹脂ペースト
を基板上に形成した導体上に塗布することにより、樹脂
で誘電体層3を形成させたり、あるいはゾルゲル法等を
用いて基板上に形成した導体上に誘電体ペーストを塗布
した後、焼成工程によりセラミック誘電体層を形成させ
たりすることが可能である。前記した方法により接続さ
れた誘電体層は、数μm程度の厚みの誘電体層が形成で
きるため、小面積で大きな容量が得やすい。
るインターデジタルキャパシタは、基板4上の同一面上
で櫛形の電極5、6を対向させる構造である。すなわ
ち、櫛形電極5、6は、それぞれ複数のエレメント電極
7、8を有し、これらの複数のエレメント電極7、8同
士が基板4面上で面方向に対向し合って容量を形成して
いる。通常、MMICに使用されるインターデジタルキ
ャパシタは、基板4の面に一面の導体膜をスパッタリン
グ等で形成し、前記導体膜にフォトレジストを塗布し、
形成するパターンをフォトレジストに露光、現像し、導
体を除去する部分をエッチングして形成する。従って、
インターデジタルキャパシタの櫛形電極5、6同士は同
一工程で形成されるため、特に量産により形成される容
量値のばらつきが小さい構造である。
パシタは、コンデンサ電極1、2間に形成される誘電体
層3の膜厚により容量値が変動する。例えば5μmの厚
みの誘電体層3で形成されるMIMキャパシタの場合、
誘電体層3の膜厚が±0.5μmの精度で成形できたと
しても、形成される容量値は±10%の変動を受けるこ
とになる。フィルタ回路等で使用されるコンデンサの精
度は、フィルタの精度にもよるが、通常、容量値を目標
値の±5%程度の範囲内に収めることが必要であり、そ
れ以上の精度を要求する場合もある。よって、前記精度
を実現するためには、前記誘電体層3の膜厚の成膜精度
を±0.25μm以下にする必要がある。しかしなが
ら、量産時に前記の精度内に誘電体層3を形成するため
には、前記したいずれの誘電体層3の形成方法でも膜厚
は変動し易く、特に誘電体層3が薄くなるに従い、形成
される容量値は変動し易くなるという問題点がある。 (2)前記第2の例である図8(B)に示すインターデ
ジタルキャパシタは、前記の如く、量産時に安定した容
量値が得られるが、大きな容量値が得難い構造であり、
大きな容量を得るためには、櫛形電極5、6のパターン
を大きくする必要があり、狭いパターン領域の中では不
向きな構造である。また、容量値を上げる方法として、
基板4の面上で対向する櫛形電極5、6の各エレメント
電極7、8の隙間を狭く設計する必要がある。
間は、前記したように、エッチングにより形成するた
め、前記隙間を極端に狭くするとエッチング条件が厳し
くなり、量産時は多少のエッチング条件の変動により導
体が十分にエッチングできずに各エレメント電極7、8
間を短絡させたり、また逆にエッチングをし過ぎてエレ
メント電極7、8が痩せすぎ、場所によってはエレメン
ト電極7、8が無くなるといった電極形成のばらつきを
生じるという問題点がある。
コンデンサにおいて、コンデンサのパターンが占有する
領域内における容量を大きくすることができ、かつ量産
時における容量値のばらつきを小さくすることができる
構造のコンデンサを提供することを目的とする。
め、本発明のコンデンサは、基板上に、略櫛形をなす下
層電極を形成し、該下層電極上に誘電体層を形成し、該
誘電体層上に略櫛形をなす上層電極を形成してなり、前
記下層電極と前記上層電極のいずれか一方の各エレメン
ト電極間の余白部に、他方の各エレメント電極が配置さ
れていることを特徴とする(請求項1)。
層電極を形成し、該下層電極上に誘電体層を形成し、該
誘電体層上に上層電極を形成してなり、前記下層電極と
前記上層電極のいずれか一方の電極は枠状エレメント電
極が連続した梯子状をなし、他方の電極は櫛状をなし、
該他方の櫛状電極の各エレメント電極は、前記一方の枠
状エレメント電極内の余白部に配置されていることを特
徴とする(請求項2)。
層電極を形成し、該下層電極上に誘電体層を形成し、該
誘電体層上に上層電極を形成してなり、前記下層電極と
前記上層電極のいずれか一方の電極は複数の環状部を有
し、他方の電極のエレメント電極は、前記一方の電極の
環状部内の余白部内に配置されていることを特徴とする
(請求項3)。
電極の余白部の幅をW1、該余白部に配置される他方の
エレメント電極の幅をW2、該他方の電極のパターンの
設計位置からの想定される最大ずれを±W3とし、W1
≧W2+2・W3なる関係が成立することを特徴とする
(請求項4)。
セラミック誘電体からなり、該基板はマザーボード上の
電極に接続する外部接続用電極を有することを特徴とす
る(請求項5)。
続用電極が、前記下層電極、上層電極が形成された前記
基板の表面に形成されていることを特徴とする(請求項
6)。
続用電極上に、半田プリコートまたは半田バンプが形成
されていることを特徴とする(請求項7)。
極、上層電極がそれぞれフォトリソグラフィ技術を用い
て形成されていることを特徴とする(請求項8)。
層が樹脂材料により形成されていることを特徴とする
(請求項9)。
料中に、セラミック粉末、ガラス粉末または高誘電率樹
脂粉末のうちの一種以上からなる高誘電率材料を分散混
入してなることを特徴とする(請求項10)。
層は誘電体ペーストの塗布、焼成により形成されている
ことを特徴とする(請求項11)。
層電極または上層電極)のエレメント電極間またはエレ
メント電極内の余白部に、櫛形をなす他方の電極(上層
電極または下層電極)のエレメント電極が配置される構
成であって、対向する櫛形電極のずれが生じた場合であ
っても、一方の櫛形電極のエレメント電極の一方の側は
他方の櫛形電極の対応するエレメント電極に近接して容
量値を増大させるが、他方の側は他方の櫛形電極の対応
する他方の櫛形電極のエレメント電極から遠ざかって容
量値を減少させるため、容量値の変動がエレメント電極
の両側で相殺され、パターンずれによる容量値の変動が
小さくなり、容量値のばらつきの小さいコンデンサが提
供できる。
体層を介在させるため、両電極を近接させても短絡等の
おそれがなく、両電極の近接配置が可能となるから、容
量値の大きなコンデンサが得られる。
の作用を発揮する。
ンサの一実施例を示す斜視図、図1(B)はそのコンデ
ンサの電極のパターンを示す斜視図、図2(A)は該実
施例のコンデンサの断面図、図2(B)はその作用を説
明する図である。
1(B)、図2(A)に示すように、基板14上にコン
デンサの一方の電極となる櫛形をなす下層電極11が形
成され、その上に誘電体層13が形成され、さらにその
上に他方の電極となる櫛形をなす上層電極12が形成さ
れる。
複数のエレメント電極15、16を有し、上層電極12
の各エレメント電極16は、下層電極11のエレメント
電極15間に形成される各余白部に形成されると共に、
下層電極11の各エレメント電極15は、上層電極12
の各エレメント電極16間に形成される各余白部の下方
に形成された構造になっている。
2を誘電体層13を介して対向させることにより、図2
(B)に示すように、各エレメント電極15、16同士
の間隔Wa、Wbを極めて小さく設計する(Wa=Wb
に設計される)ことが可能となり、形成されたコンデン
サの取得容量を大きくすることが可能となる。その上、
誘電体層13が高誘電率系の材料であれば、当然の如
く、取得容量を高くすることが可能である。一方、構造
的には、電極11、12同士は積層方向については対向
しないため、形成されるコンデンサの容量値は、電極同
士を積層方向に直接対向させる場合に比べ、量産時の誘
電体層13の厚みの変動の影響を受けない。
は、下層電極11と上層電極12とは同時には形成され
ないため、量産時には、誘電体層13の下側のエレメン
ト電極15と上層電極12のエレメント電極16の位置
関係が変動する可能性がある。そしてそのずれにより形
成される容量値が変動する可能性がある。その場合、下
層電極11のエレメント電極15間の余白部の幅W1と
上層電極12の各エレメント電極16の幅W2との関係
について、前記量産時に生じる下層電極11と上層電極
12の位置関係の最大ずれ(変動量)が設計位置に対し
て±W3であれば、W1≧W2+2・W3とすればよ
い。
いて、エレメント電極15、16間のパターンのずれに
より、例えば図面上、エレメント電極16が左側のエレ
メント電極15に近づいた場合、両者間の間隔Waは小
さくなる。この時、エレメント電極16と図面上右側の
エレメント電極15との間隔WbはWaが小さくなった
分だけ大きくなる。このため、全体で形成される容量値
の変化量は生じないか、あるいは極めて小さい。これに
より、下層電極11、上層電極12同士の位置関係の変
動が生じても、形成される容量値はほとんど変動しな
い。また、前記式は、コンデンサを形成し合う電極1
1、12の設計時に、エレメント電極15、16間(W
a、Wb)を変動量W3(Wa=Wb=W3)として設
計することを意味している。当然のことながら、位置合
わせ精度の高い製造設備であれば、前記変動量W3は極
めて小さな値となり、より大きな容量値が得られ、ま
た、小さな占有面積で目的の容量のコンデンサを形成す
ることができる。
幅W1やエレメント電極16の幅W2は、製造設備の能
力および扱う信号の強度等により設定される。また、本
実施例においては、下層電極11の両側のエレメント電
極15が上層電極12のエレメント電極16の外側に位
置して下層電極11が上層電極12を略包囲する構造と
しているが、上下逆のパターン構造にしてもよい。
製造される。基板14上に下層電極11を形成するた
め、導体膜を基板14上に形成する。この導体膜は、高
周波特性が良好で、かつ絶縁された導体間の絶縁性を低
下させるエレクトロ・マイグレーションがおこりにくい
銅で形成されることが好ましい。前記導体膜は基板14
上にスパッタリング等により形成するが、基板14とし
てセラミック系の基板を用いる場合は、厚膜用の導体ペ
ーストを前記基板14上に塗布ないしは印刷した後、焼
成して導体膜を形成することが可能である。
体膜に、フォトリソグラフィ技術を使って櫛形の下層電
極11を形成する。すなわち、前記導体膜にフォトレジ
ストを塗布し、略櫛形に形成されたフォトマスクを通し
てフォトレジストを露光し、フォトレジストを現像定着
させると共に、前記導体膜のエッチングする部分を露出
させて、エッチング液中で導体のエッチングを行う。こ
れにより、前記下層電極11を形成する。
13は、樹脂系でもセラミック系でも良く、いずれも液
状の塗料をスピンコート等で前記略櫛形の下層電極11
を形成した基板14上に一面に塗布し、樹脂系の場合は
そのまま高温で硬化させ、その後、フォトリソグラフィ
技術により目的のパターンに形成する。セラミック系の
場合は、前記と同様に誘電体ペーストを基板14に塗布
し、乾燥させた後、フォトリソグラフィ技術により目的
のパターンを形成し、その後焼成して誘電体層13を得
る。なお、セラミック系の誘電体層を使用する場合で基
板14上の導体に銅を使用する場合は、前記セラミック
系の誘電体層13は窒素雰囲気中で焼成できるものであ
る必要がある。
上層電極12を形成するための導体膜を形成する。該上
層電極12の形成は、前述したフォトリソグラフィ技術
を使って行われる。また、上層電極12の材質も前述の
理由により銅が好ましく、スパッタリング等で導体膜を
形成する。なお、セラミック系の誘電体層13を使用し
ている場合は、誘電体層13が形成された面に対して厚
膜ペーストを塗布あるいは印刷した後、焼成により導体
膜を形成することが可能である。
視図、図3(B)はその電極パターンを示す斜視図であ
る。本実施例は、基板24上に形成する下層電極21
は、両側の引き出し電極27、27からそれぞれ内向き
に複数本のエレメント電極25を対向する方向に形成す
ることにより、2組の櫛形電極を有する形状に形成す
る。誘電体層23は該下層電極21を、その端子部28
を除いて覆う。上層電極22は、端子部30につながる
中央の引き出し電極29の両側に複数本のエレメント電
極26を櫛形に形成した形状に形成する。そして、前記
実施例と同様に、下層電極21のエレメント電極25間
の余白部に上層電極22のエレメント電極26が配置さ
れ、上層電極22のエレメント電極26間の余白部に下
層電極21のエレメント電極25が配置された構造とす
る。
ント電極を突出させた櫛形電極を用いる場合に比較し、
各エレメント電極25、26の長さを短くすることがで
き、その結果、櫛形電極のエレメント電極が有するイン
ダクタンス値が小さくなり、自己共振周波数を高周波側
へシフトさせることができる。
に対応させて描いた本発明の他の実施例であり、本実施
例は、下層電極31を、両側の引き出し電極27間が複
数本のエレメント電極35により接続されて枠部が連続
した梯子状に形成している。一方、上層電極22は図3
の実施例と同様に、中央の引き出し電極29の両側に複
数本のエレメント電極26を櫛形に形成した形状に形成
している。そして、下層電極31のエレメント電極35
間の余白部に上層電極22のエレメント電極26が配置
され、上層電極22のエレメント電極26間の余白部に
下層電極31のエレメント電極35が配置された構造と
している。ただし、上層電極22の中央の引き出し電極
29は、下層電極31のエレメント電極35の上に、誘
電体層23を介して上下方向に対向する。
や、容量値の精度が厳しく要求されない場合に適用でき
る。図4の実施例においては、エレメント電極35のイ
ンダクタンス値が図3の場合に比較してさらに低下し、
それにより共振周波数が上がるので、共振周波数による
使用周波数の制限が緩和される。
視図、図5(B)はその電極パターンを示す斜視図であ
る。本実施例は、基板24上に、複数の開、または図示
のように閉じた環状部44が連続した形状に下層電極4
1を形成し、該下層電極41上に端子部48を残して誘
電体層23で覆い、下層電極41の環状部44内の余白
部45に、上層電極42の四角形のエレメント電極46
が配置され、各エレメント電極46と上層電極42の引
き出し電極47とが、下層電極41の一部を跨ぐ接続部
49によって接続される構造としたものである。環状部
44は四角形ののみならず他の多角形や円形とすること
もできる。
対する上層電極42のパターンのずれが生じても、前記
実施例と同様に、容量値の変動は小さい。本実施例のコ
ンデンサは、エレメント電極46と、端子部50につな
がる引き出し電極47との接続部49を選択的に切除す
ることにより、微調整用のコンデンサとして使用するこ
とも可能である。
施例を示す平面図、図6(B)はそのマザーボード70
への実装構造を示す側面図、図7は本実施例の電極パタ
ーンを示す斜視図である。
機能の個別部品として、マザーボード70への実装が可
能となるように、セラミック誘電体基板24に外部接続
用電極61、62を設けたものである。図7に示すよう
に、本実施例においては、基板24の表面に配置される
略櫛形の下層電極51と同時に、下層電極51の外部接
続用電極の第1層57と、上層電極52の外部接続用電
極の第1層58を形成し、その後、下層電極51のエレ
メント電極55とその周辺部に誘電体層53を被着し、
その後、櫛形をなす上層電極52を形成する。この上層
電極52の形成の際に、その外部接続用電極の第2層6
0を前記第1層58に重ね、かつエレメント電極56を
前記誘電体層53上に重ね、さらに下層電極51の外部
接続用電極の第2層59を前記下層電極51の第1層5
7に重ねて形成し、これにより、下層電極51と上層電
極52を形成した表面に外部接続用電極61、62を設
けてなる。
用電極の第1層57、58は、セラミック誘電体基板2
4上に導体ペーストを全面に塗布した後、焼成を行って
導体膜を形成し、その後フォトリソグラフィ技術を使っ
て形成することが好ましい。この時、使用する導体は、
エレクトロ・マイグレーション性が低く、半田食われ性
が低く、さらに高周波帯において導体抵抗の低い銅が適
当である。
やエポキシ樹脂等の耐熱性樹脂膜を基板24の表面の全
面に形成し、その後、フォトリソグラフィ技術を用いて
外部接続用電極の第1層57、58上の誘電体層53を
除去する。
2層59と、上層電極52と、その外部接続用電極の第
2層60となる部分を一体に形成した導体膜を、好まし
くは銅のスパッタリングにより形成する。そして、下層
電極51の場合と同様に、フォトリソグラフィ技術を用
いて前記第2層59、60および上層電極52を形成す
る。この上層電極52のパターン形成は、前記実施例に
おいて説明したように、図6(A)に示すように、下層
電極51(上層電極52)のエレメント電極55(5
6)間の余白部に上層電極52(下層電極51)のエレ
メント電極56(55)が配置されるように行う。さら
に図示していないが、最上層には、外部接続用電極6
1、62上を除いたコンデンサを形成している部分の電
極を保護する目的で樹脂等により保護膜を形成する。
バンプを形成することが好ましい。半田バンプの形成に
当たっては、半田マスクを用いて、半田クリームを前記
外部接続用電極61、62上に印刷し、その後、半田リ
フロー炉を通過させればよい。あるいは蒸着法等を用い
て、金属半田を前記外部接続用電極61、62上に付着
させ、その後、半田リフロー炉を通過させることによ
り、半田バンプを形成してもよい。
板24に外部接続用電極61、62を設けたことによ
り、単体でマザーボード70への実装が可能である。ま
た、この外部接続用電極61、62をコンデンサを構成
する下層電極51、上層電極52の形成面と同じ面に設
けたことにより、図6(B)に示すように、外部接続用
電極61、62をマザーボード70に対面させて半田6
3によってマザーボード70上の導体パターン72に固
着するフリップチップ実装構造による表面実装が可能と
なる。前記外部接続用電極61、62は、前記基板24
上に導体ペーストを焼き付けた電極57、58からなる
ため、電極57、58の基板24に対する付着強度が十
分とれることから、本実施例のコンデンサは、マザーボ
ード70に対する付着強度が高くなる。
例で説明したように、一方の電極51(52)のエレメ
ント電極55(56)間の余白部に、他方の電極52
(51)のエレメント電極56(55)を配置し、かつ
誘電体層53を介して電極51、52を対向させる構造
をとる上、フォトリソグラフィ技術を用いて電極51、
52のパターン形成を行っているので、パターンの形成
精度が高く、かつ、上下の電極51、52形成時に発生
する位置ずれによる容量値のずれを回避しているため、
極めて高精度の容量値のコンデンサを量産供給すること
が可能となる。
使用するコンデンサは低容量にして高精度(例えば0.
5pF±5%で使用する場合は、容量偏差は±0.02
5pF)が要求される。例えば、従来の表面実装方法で
は、部品を付着させる半田63の量の変動によっても、
前記低容量のコンデンサが実装後に発現するインピーダ
ンスは変化してしまう。しかし、本実施例では、外部接
続用電極61、62に半田バンプを設けておくことによ
り、半田量を予め調整し、その半田量でこのコンデンサ
をマザーボード70に付着させるため、高精度な前記低
容量のコンデンサの実装後のインピーダンス値を変動さ
せることなく、マザーボード70に搭載することが可能
となる。
セラミックにより形成する場合、誘電体ペーストまたは
ゾルゲル法を用いることにより、誘電体層の塗布が液状
でなされ、誘電体層の高精度の形成が容易である。しか
し、誘電体層に樹脂材料を用いれば、セラミックを用い
る場合の高温焼成工程が不要で、せいぜい300℃以下
の硬化温度で処理すればよいという利点がある。この場
合、容量値を大きくする目的で、高誘電率材料を用いる
ことが可能である。また、樹脂材料中にセラミック粉
末、ガラス粉末または高誘電率樹脂粉末のうちの一種以
上からなる高誘電率材料を分散混合させて用いれば、そ
の材質や混合率等を変えることにより、目的とする容量
値のコンデンサを容易に得ることができる。
部品に適用してもよく、さらにフィルタ回路等の複合部
品の一部として適用してもよい。
の各エレメント電極間の余白部に、他方の各エレメント
電極が配置された構造としたことにより、電極パターン
のずれが生じても、エレメント電極の両側における容量
値の相殺により、容量値の変動が小さくなり、容量値の
ばらつきの小さい高精度のコンデンサを提供できる。ま
た、下層電極と上層電極との間に誘電体層を介在させた
ので、エレメント電極間を短絡のおそれがなく近接配置
することができるため、基板面上で櫛形電極を対向させ
た従来のコンデンサよりも大きい容量値のコンデンサを
提供することが可能となる。
体からなり、該基板はマザーボード上の電極に接続する
外部接続用電極を有するため、請求項1〜4の効果に加
え、さらにコンデンサを個別部品としてマザーボードに
実装可能となるという効果が得られる。
は、前記下層電極、上層電極が形成される前記基板の表
面に形成されているため、請求項5の効果に加え、さら
にマザーボードへの表面実装が可能となり、実装面積が
少なく、マザーボードへの固着強度の大きなコンデンサ
を提供できるという効果が得られる。
に、半田プリコートまたは半田バンプが形成されている
ため、請求項5または6の効果に加え、さらに、半田付
けが容易なコンデンサが得られ、半田バンプを用いた場
合には、半田量を予め設定できるため、半田付けによる
インピーダンスの変動が小さいコンデンサが得られると
いう効果をあげることができる。
極はそれぞれフォトリソグラフィ技術を用いて形成され
ているため、請求項1〜請求項7の効果に加え、さら
に、高精度の容量値のコンデンサが得られるという効果
があげられる。
料により形成されているため、請求項1〜8の効果に加
え、さらに、セラミックを用いる場合の高温焼成工程が
不要になるという利益が得られる。
を用いたものにおいて、前記樹脂材料中にセラミック粉
末、ガラス粉末または高誘電率樹脂粉末のうちの一種以
上からなる高誘電率材料を分散混入してなるため、請求
項1〜9の効果に加え、さらに、樹脂材料より高い誘電
体層を得ることができ、かつ所望の誘電率の誘電体層が
容易に得られ、所望の容量値が容易に得られるという効
果が得られる。
体ペーストの焼成により形成されているため、請求項1
〜8の効果に加え、さらに、誘電体層の形成が容易にか
つ精度良く形成できるという効果が得られる。
示す斜視図、(B)はそのコンデンサの電極のパターン
を示す斜視図である。
(B)はその作用を説明する図である。
面図、(B)はそのコンデンサの電極のパターンを示す
斜視図である。
面図、(B)はそのコンデンサの電極のパターンを示す
斜視図である。
面図、(B)はそのコンデンサの電極のパターンを示す
斜視図である。
面図、(B)はその実装構造を示す側面図である。
ある。
第1例、第2例を示す断面図および斜視図である。
4:基板、15、16:エレメント電極、21:下層電
極、22:上層電極、23:誘電体層、24:基板、2
5、26:エレメント電極、27、29:引き出し電
極、28、30:端子部、31:下層電極、35:エレ
メント電極、41:下層電極、42:上層電極、44:
環状部、46:エレメント電極、47:引き出し電極、
48、50:端子部、49:接続部、51:下層電極、
52:上層電極、53:誘電体層、55、56:エレメ
ント電極、57:外部接続用電極61の第1層、58:
外部接続用電極62の第1層、59:外部接続用電極6
1の第2層、60:外部接続用電極62の第2層、6
1、62:外部接続用電極、63:半田、70:マザー
ボード、72:導体パターン
Claims (11)
- 【請求項1】基板上に、略櫛形をなす下層電極を形成
し、該下層電極上に誘電体層を形成し、該誘電体層上に
略櫛形をなす上層電極を形成してなり、 前記下層電極と前記上層電極のいずれか一方の各エレメ
ント電極間の余白部に、他方の各エレメント電極が配置
されていることを特徴とするコンデンサ。 - 【請求項2】基板上に下層電極を形成し、該下層電極上
に誘電体層を形成し、該誘電体層上に上層電極を形成し
てなり、 前記下層電極と前記上層電極のいずれか一方の電極は梯
子状をなし、他方の電極は櫛状をなし、該他方の櫛状電
極の各エレメント電極は、前記一方の枠状エレメント電
極内の余白部に配置されていることを特徴とするコンデ
ンサ。 - 【請求項3】基板上に下層電極を形成し、該下層電極上
に誘電体層を形成し、該誘電体層上に上層電極を形成し
てなり、 前記下層電極と前記上層電極のいずれか一方の電極は複
数の環状部を有し、他方の電極のエレメント電極は、前
記一方の電極の環状部内の余白部内に配置されているこ
とを特徴とするコンデンサ。 - 【請求項4】請求項1から3までのいずれかにおいて、
前記一方の電極の余白部の幅をW1、該余白部に配置さ
れる他方のエレメント電極の幅をW2、該他方の電極の
パターンの設計位置からの想定される最大ずれをW3と
し、 W1≧W2+2・W3 なる関係が成立することを特徴とするコンデンサ。 - 【請求項5】請求項1から4までのいずれかにおいて、
前記基板はセラミック誘電体からなり、該基板はマザー
ボード上の電極に接続する外部接続用電極を有すること
を特徴とするコンデンサ。 - 【請求項6】請求項5において、前記外部接続用電極
は、前記下層電極、上層電極が形成された前記基板の表
面に形成されていることを特徴とするコンデンサ。 - 【請求項7】請求項5または6において、前記外部接続
用電極上に、半田プリコートまたは半田バンプが形成さ
れていることを特徴とするコンデンサ。 - 【請求項8】請求項1から7までのいずれかにおいて、
前記下層電極、上層電極はそれぞれフォトリソグラフィ
技術を用いて形成されていることを特徴とするコンデン
サ。 - 【請求項9】請求項1から8までのいずれかにおいて、
前記誘電体層は樹脂材料により形成されていることを特
徴とするコンデンサ。 - 【請求項10】請求項9において、前記樹脂材料中に、
セラミック粉末、ガラス粉末または高誘電率樹脂粉末の
うちの一種以上からなる高誘電率材料を分散混入してな
ることを特徴とするコンデンサ。 - 【請求項11】請求項1から8までのいずれかにおい
て、前記誘電体層は誘電体ペーストの塗布、焼成により
形成されていることを特徴とするコンデンサ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29604697A JP3359850B2 (ja) | 1997-10-28 | 1997-10-28 | コンデンサ |
PCT/JP1999/000690 WO2000049631A1 (fr) | 1997-10-28 | 1999-02-17 | Condensateur |
US09/252,224 US6266226B1 (en) | 1997-10-28 | 1999-02-18 | Capacitor |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29604697A JP3359850B2 (ja) | 1997-10-28 | 1997-10-28 | コンデンサ |
PCT/JP1999/000690 WO2000049631A1 (fr) | 1997-10-28 | 1999-02-17 | Condensateur |
US09/252,224 US6266226B1 (en) | 1997-10-28 | 1999-02-18 | Capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11135361A true JPH11135361A (ja) | 1999-05-21 |
JP3359850B2 JP3359850B2 (ja) | 2002-12-24 |
Family
ID=27308820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29604697A Expired - Fee Related JP3359850B2 (ja) | 1997-10-28 | 1997-10-28 | コンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3359850B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10252831A1 (de) * | 2002-03-14 | 2003-10-09 | Mitsubishi Electric Corp | Festkörper-Bildaufnahmevorrichtung |
JP2010507321A (ja) * | 2006-10-30 | 2010-03-04 | イーエムダブリュ カンパニー リミテッド | インターデジタルキャパシター、インダクター、これらを用いた伝送線路及び結合器 |
KR101205029B1 (ko) * | 2010-12-30 | 2012-11-26 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 소자의 캐패시터 |
-
1997
- 1997-10-28 JP JP29604697A patent/JP3359850B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10252831A1 (de) * | 2002-03-14 | 2003-10-09 | Mitsubishi Electric Corp | Festkörper-Bildaufnahmevorrichtung |
US6727564B2 (en) | 2002-03-14 | 2004-04-27 | Mitsubishi Denki Kabushiki Kaisha | Solid image pickup apparatus |
JP2010507321A (ja) * | 2006-10-30 | 2010-03-04 | イーエムダブリュ カンパニー リミテッド | インターデジタルキャパシター、インダクター、これらを用いた伝送線路及び結合器 |
JP2011078138A (ja) * | 2006-10-30 | 2011-04-14 | Emw Co Ltd | Lh特性を有する伝送線路及び結合器 |
KR101205029B1 (ko) * | 2010-12-30 | 2012-11-26 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 소자의 캐패시터 |
Also Published As
Publication number | Publication date |
---|---|
JP3359850B2 (ja) | 2002-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6266226B1 (en) | Capacitor | |
US9755609B2 (en) | Thin film surface mount components | |
KR100737188B1 (ko) | 전자 부품 및 그 제조 방법 | |
JP2002542619A (ja) | 逆向き面装着用超小型レジスタ−キャパシタ薄膜回路網 | |
KR20010031161A (ko) | 폴리머층을 갖는 표면 실장 lc 필터 | |
JPH05226908A (ja) | 広帯域マイクロ波フィルタネットワーク | |
KR20210127802A (ko) | 광-대역 성능을 갖는 소형 박막 표면 실장형 커플러 | |
JP4752280B2 (ja) | チップ型電子部品およびその製造方法 | |
EP0596721B1 (en) | Noise filter | |
US7002435B2 (en) | Variable capacitance circuit, variable capacitance thin film capacitor and radio frequency device | |
US6356429B2 (en) | Capacitor | |
JP3359850B2 (ja) | コンデンサ | |
JPH0210598B2 (ja) | ||
KR100366927B1 (ko) | 3단자형 가변 인덕턴스 소자 | |
JP3860675B2 (ja) | コンデンサ | |
JP4601369B2 (ja) | 配線基板 | |
WO2024024945A1 (ja) | 回路基板、半導体装置及び電子モジュール | |
JPH06267791A (ja) | バリスタ機能付きノイズフィルタブロック | |
JPH10214722A (ja) | チップ部品 | |
JP2001345232A (ja) | 薄膜電子部品および基板 | |
JP3278110B2 (ja) | ネットワーク電子部品 | |
JPH11243306A (ja) | 高周波モジュールおよびそれを用いた通信装置 | |
JP2009088153A (ja) | 多層配線基板および電子装置 | |
KR101047713B1 (ko) | Ltcc 커패시터 | |
JP3802639B2 (ja) | 帯域阻止フィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021001 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071011 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |