JPH11111793A - 半導体装置の絶縁膜の信頼性の評価方法及び半導体製造プロセスの評価方法 - Google Patents
半導体装置の絶縁膜の信頼性の評価方法及び半導体製造プロセスの評価方法Info
- Publication number
- JPH11111793A JPH11111793A JP27019997A JP27019997A JPH11111793A JP H11111793 A JPH11111793 A JP H11111793A JP 27019997 A JP27019997 A JP 27019997A JP 27019997 A JP27019997 A JP 27019997A JP H11111793 A JPH11111793 A JP H11111793A
- Authority
- JP
- Japan
- Prior art keywords
- current
- insulating film
- voltage
- evaluating
- reliability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の製造プロセスがＭＩＳデバイス
の信頼性に与える影響を、ＭＩＳのリーク電流を検出
し、比較することで短時間で、しかも高い信頼性で評価
可能とする。 【解決手段】 ＭＩＳデバイスのシリコンウエハ１とポ
リシリコン電極３との間に５V の電圧を印加し、シリコ
ン酸化膜２のリーク電流を検出する。印加電圧はＦ．
Ｎ．電流成分、又は直接トンネル電流成分が他の要因に
よるリーク電流値よりも小さい範囲内に留まる値とす
る。
の信頼性に与える影響を、ＭＩＳのリーク電流を検出
し、比較することで短時間で、しかも高い信頼性で評価
可能とする。 【解決手段】 ＭＩＳデバイスのシリコンウエハ１とポ
リシリコン電極３との間に５V の電圧を印加し、シリコ
ン酸化膜２のリーク電流を検出する。印加電圧はＦ．
Ｎ．電流成分、又は直接トンネル電流成分が他の要因に
よるリーク電流値よりも小さい範囲内に留まる値とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ等の半導体
装置内の絶縁膜の信頼性（寿命）を評価する方法、及び
その方法を用いて半導体製造工程で施されるプラズマ処
理によるチャージアップによって生じる絶縁膜の損傷の
程度を検出することでプラズマ処理自体を評価する方法
に関する。
装置内の絶縁膜の信頼性（寿命）を評価する方法、及び
その方法を用いて半導体製造工程で施されるプラズマ処
理によるチャージアップによって生じる絶縁膜の損傷の
程度を検出することでプラズマ処理自体を評価する方法
に関する。
【０００２】
【従来の技術】図６は静電チャックを備えたプラズマ処
理装置の模式図であり、図中１１はプラズマが生成さ
れ、また他からプラズマが導かれる空間である。この空
間１１の上部及び下部には電極１２、１３が配設されて
おり、上部の電極１２は空間１１に面して設置された状
態で接地され、また下部の電極１３は静電チャック１４
内に配設されている。静電チャック１４は、電極１３と
その上部に設けられた誘電体１５等で構成され、静電気
力を利用して試料Ｗを吸着保持する。
理装置の模式図であり、図中１１はプラズマが生成さ
れ、また他からプラズマが導かれる空間である。この空
間１１の上部及び下部には電極１２、１３が配設されて
おり、上部の電極１２は空間１１に面して設置された状
態で接地され、また下部の電極１３は静電チャック１４
内に配設されている。静電チャック１４は、電極１３と
その上部に設けられた誘電体１５等で構成され、静電気
力を利用して試料Ｗを吸着保持する。
【０００３】電極１３には高周波電源１７と直流電源１
８ａ，１８ｂとが並列に接続されている。電極１３と直
流電源１８ａ，１８ｂとの間には高周波フィルタ１９、
切替スイッチＳＷが直列に接続して設けてある。直流電
源１８ａは正極側が、また直流電源１８ｂは負極側が夫
々スイッチＳＷの操作により選択的に電極１３に接続さ
れるようにしてある。
８ａ，１８ｂとが並列に接続されている。電極１３と直
流電源１８ａ，１８ｂとの間には高周波フィルタ１９、
切替スイッチＳＷが直列に接続して設けてある。直流電
源１８ａは正極側が、また直流電源１８ｂは負極側が夫
々スイッチＳＷの操作により選択的に電極１３に接続さ
れるようにしてある。
【０００４】このようなプラズマ処理装置にあっては試
料Ｗを静電チャック１４上に配置し、切替スイッチＳＷ
を直流電源１８ａ側に投入して所定の電圧を電極１３に
印加する。
料Ｗを静電チャック１４上に配置し、切替スイッチＳＷ
を直流電源１８ａ側に投入して所定の電圧を電極１３に
印加する。
【０００５】次に静電チャック１４、試料Ｗ及び空間１
１を含む領域を真空にした後、空間１１内にプラズマを
生成又は導入する。これによって、電圧が印加されてい
る電極１３とプラズマを介して接地されている試料Ｗと
の間に電位差が生じる。この電位差によって誘電体１５
に誘電分極現象が起こり、試料Ｗとの間の静電気力によ
り試料Ｗは静電チャック１４上に吸着保持される。高周
波電源１７にて電極１３に高周波電圧を印加しつつプラ
ズマを試料Ｗ表面に一様に導き、プラズマ処理を施す。
１を含む領域を真空にした後、空間１１内にプラズマを
生成又は導入する。これによって、電圧が印加されてい
る電極１３とプラズマを介して接地されている試料Ｗと
の間に電位差が生じる。この電位差によって誘電体１５
に誘電分極現象が起こり、試料Ｗとの間の静電気力によ
り試料Ｗは静電チャック１４上に吸着保持される。高周
波電源１７にて電極１３に高周波電圧を印加しつつプラ
ズマを試料Ｗ表面に一様に導き、プラズマ処理を施す。
【０００６】所定のプラズマ処理の終了後、切替スイッ
チＳＷを直流電源１８ｂ側に切り替えて、吸着時とは逆
極性の直流電圧（脱離電圧）を電極１３に所定時間印加
し、静電吸着力を低下させ、静電チャック１４上から試
料Ｗを取り除く。
チＳＷを直流電源１８ｂ側に切り替えて、吸着時とは逆
極性の直流電圧（脱離電圧）を電極１３に所定時間印加
し、静電吸着力を低下させ、静電チャック１４上から試
料Ｗを取り除く。
【０００７】このようなプラズマ処理装置はＬＳＩの製
造において不可欠の技術となってはいるが、このような
装置を用いると処理中にチャージアップが生じ、試料Ｗ
上に形成されているデバイス、特に絶縁膜を持つＭＩＳ
（Metal-Insulator-Semiconductor)デバイスにおいて絶
縁膜が破壊されることや破壊されないまでも絶縁膜が損
傷し、その寿命が短くなることがままある。そこでプラ
ズマプロセスが絶縁膜にどのような影響を与えるかを知
る方法として、従来ＭＩＳデバイスの耐圧分布、所謂Ｔ
ＺＤＢ（Time Zero Dielectric Break Down ：時間零で
の絶縁膜耐圧破壊（初期不良））を検出する方法があ
る。
造において不可欠の技術となってはいるが、このような
装置を用いると処理中にチャージアップが生じ、試料Ｗ
上に形成されているデバイス、特に絶縁膜を持つＭＩＳ
（Metal-Insulator-Semiconductor)デバイスにおいて絶
縁膜が破壊されることや破壊されないまでも絶縁膜が損
傷し、その寿命が短くなることがままある。そこでプラ
ズマプロセスが絶縁膜にどのような影響を与えるかを知
る方法として、従来ＭＩＳデバイスの耐圧分布、所謂Ｔ
ＺＤＢ（Time Zero Dielectric Break Down ：時間零で
の絶縁膜耐圧破壊（初期不良））を検出する方法があ
る。
【０００８】しかしこの方法は絶縁破壊されたか否かを
検出することは可能であるが、絶縁破壊に至らないまで
も、チャージアップによって絶縁膜が損傷され、劣化さ
れている状態（絶縁膜の寿命が短くなっている状態）の
試料は検出できない。この対策として試料、特にＭＩＳ
デバイスの信頼性を評価する方法としてＴＤＤＢ（Time
Dependent Dielectric Break Down) 法が提案されてい
る(Jpn. J. Appl. Vol.34 (1995) Pt 1,No.11, PP 6265
〜6273) 。
検出することは可能であるが、絶縁破壊に至らないまで
も、チャージアップによって絶縁膜が損傷され、劣化さ
れている状態（絶縁膜の寿命が短くなっている状態）の
試料は検出できない。この対策として試料、特にＭＩＳ
デバイスの信頼性を評価する方法としてＴＤＤＢ（Time
Dependent Dielectric Break Down) 法が提案されてい
る(Jpn. J. Appl. Vol.34 (1995) Pt 1,No.11, PP 6265
〜6273) 。
【０００９】
【発明が解決しようとする課題】ＴＤＤＢ法はＭＩＳデ
バイスの絶縁膜に定電圧又は定電流を印加することで電
気的ストレスを与え、絶縁膜が絶縁破壊されるに至るま
での時間を測定し、統計処理によりＭＩＳデバイスの絶
縁膜の信頼性を評価する。しかしこの方法はＴＺＤＢを
検出する方法に比較して絶縁破壊のみでなく、損傷の程
度、即ち絶縁膜の信頼性の評価ができる反面、測定に多
大の時間を要するという問題があった。本発明はかかる
事情に鑑みなされたものであって、その目的とするとこ
ろは短時間でＭＩＳデバイスの絶縁膜の信頼性を評価す
る方法を提供することにあり、また、短時間でプラズマ
プロセスによるチャージアップがＭＩＳデバイスの信頼
性に及ぼす影響を検出し得るようにした半導体装置の絶
縁膜の信頼性の評価方法及び半導体製造プロセスの評価
方法を提供するにある。
バイスの絶縁膜に定電圧又は定電流を印加することで電
気的ストレスを与え、絶縁膜が絶縁破壊されるに至るま
での時間を測定し、統計処理によりＭＩＳデバイスの絶
縁膜の信頼性を評価する。しかしこの方法はＴＺＤＢを
検出する方法に比較して絶縁破壊のみでなく、損傷の程
度、即ち絶縁膜の信頼性の評価ができる反面、測定に多
大の時間を要するという問題があった。本発明はかかる
事情に鑑みなされたものであって、その目的とするとこ
ろは短時間でＭＩＳデバイスの絶縁膜の信頼性を評価す
る方法を提供することにあり、また、短時間でプラズマ
プロセスによるチャージアップがＭＩＳデバイスの信頼
性に及ぼす影響を検出し得るようにした半導体装置の絶
縁膜の信頼性の評価方法及び半導体製造プロセスの評価
方法を提供するにある。
【００１０】
【課題を解決するための手段】第１の発明に係る半導体
装置の絶縁膜の信頼性の評価方法は、ＭＩＳ構造を有す
る半導体装置の絶縁膜にＦ．Ｎ．電流又は直接トンネル
電流が他のリーク電流チェックよりも小さい値に留まる
範囲の電圧を印加して、前記絶縁膜に流れるリーク電流
を測定し、その測定結果に基づいて絶縁膜の信頼性を評
価することを特徴とする。
装置の絶縁膜の信頼性の評価方法は、ＭＩＳ構造を有す
る半導体装置の絶縁膜にＦ．Ｎ．電流又は直接トンネル
電流が他のリーク電流チェックよりも小さい値に留まる
範囲の電圧を印加して、前記絶縁膜に流れるリーク電流
を測定し、その測定結果に基づいて絶縁膜の信頼性を評
価することを特徴とする。
【００１１】第２の発明に係る半導体製造プロセスの評
価方法は、ＭＩＳ構造を有する半導体装置をプラズマ処
理装置内に載置し、所定の条件で発生させたプラズマに
曝した後に、該半導体装置の絶縁膜にＦ．Ｎ．電流又は
直接トンネル電流が他のリーク電流チェックよりも小さ
い値に留まる範囲の電圧を印加して、前記絶縁膜に流れ
るリーク電流を測定し、その測定結果に基づいて該絶縁
膜の損傷の程度を検出し、その検出結果に基づいて前記
プラズマが前記絶縁膜に与える影響を評価することを特
徴とする。
価方法は、ＭＩＳ構造を有する半導体装置をプラズマ処
理装置内に載置し、所定の条件で発生させたプラズマに
曝した後に、該半導体装置の絶縁膜にＦ．Ｎ．電流又は
直接トンネル電流が他のリーク電流チェックよりも小さ
い値に留まる範囲の電圧を印加して、前記絶縁膜に流れ
るリーク電流を測定し、その測定結果に基づいて該絶縁
膜の損傷の程度を検出し、その検出結果に基づいて前記
プラズマが前記絶縁膜に与える影響を評価することを特
徴とする。
【００１２】
【発明の実施の形態】以下本発明をその実施の形態を示
す図面に基づき具体的に説明する。図１は試料Ｗの一部
分を拡大した断面図であり、ＭＩＳデバイスの断面構造
図であって、一般にアンテナＭＯＳと呼ばれる構造のも
のであり、シリコン（単結晶）ウエハ１の表面に形成さ
れた絶縁膜たるシリコン酸化膜２上に、更にポリシリコ
ン電極３を積層形成してある。シリコン酸化膜２の最も
薄い部分の厚さは８nm、ポリシリコン電極３の厚さは４
００nmである。シリコンウエハ１上には図１に示す如
き、所謂アンテナＭＯＳ構造を有するデバイスが複数形
成されている。
す図面に基づき具体的に説明する。図１は試料Ｗの一部
分を拡大した断面図であり、ＭＩＳデバイスの断面構造
図であって、一般にアンテナＭＯＳと呼ばれる構造のも
のであり、シリコン（単結晶）ウエハ１の表面に形成さ
れた絶縁膜たるシリコン酸化膜２上に、更にポリシリコ
ン電極３を積層形成してある。シリコン酸化膜２の最も
薄い部分の厚さは８nm、ポリシリコン電極３の厚さは４
００nmである。シリコンウエハ１上には図１に示す如
き、所謂アンテナＭＯＳ構造を有するデバイスが複数形
成されている。
【００１３】そしてシリコンウエハ１とポリシリコン電
極３との間に直流電源４及び電流計５を直列に接続し、
直流電源４からＦ. Ｎ．（Fowler Nordheim ）電流又は
直接トンネル電流が支配的とならない範囲の電圧（５V
）をシリコン酸化膜２に印加したときのリーク電流を
電流計５にて検出する。
極３との間に直流電源４及び電流計５を直列に接続し、
直流電源４からＦ. Ｎ．（Fowler Nordheim ）電流又は
直接トンネル電流が支配的とならない範囲の電圧（５V
）をシリコン酸化膜２に印加したときのリーク電流を
電流計５にて検出する。
【００１４】ここで、Ｆ．Ｎ．電流又は直接トンネル電
流が支配的とならない範囲の電圧とは、以下に示すもの
である。電源電圧を０V から徐々に大きくしていくと、
微少な電流（リーク電流）が流れるが、さらに電圧を増
大させていくと、ある電圧値を超えると急激に電流が増
大する。この急激に増大する電流がＦ．Ｎ．電流又は直
接トンネル電流である。Ｆ．Ｎ．電流又は直接トンネル
電流が支配的とならない範囲の電圧とは、電流が急激に
増大する電圧よりも低い電圧を指している。なお、この
急激に電流が増大する電圧値はデバイスの絶縁膜の厚さ
や種類などにより異なる。以下本発明方法について実験
データと共に説明する。
流が支配的とならない範囲の電圧とは、以下に示すもの
である。電源電圧を０V から徐々に大きくしていくと、
微少な電流（リーク電流）が流れるが、さらに電圧を増
大させていくと、ある電圧値を超えると急激に電流が増
大する。この急激に増大する電流がＦ．Ｎ．電流又は直
接トンネル電流である。Ｆ．Ｎ．電流又は直接トンネル
電流が支配的とならない範囲の電圧とは、電流が急激に
増大する電圧よりも低い電圧を指している。なお、この
急激に電流が増大する電圧値はデバイスの絶縁膜の厚さ
や種類などにより異なる。以下本発明方法について実験
データと共に説明する。
【００１５】図６に示す如きプラズマ処理装置を用いて
図１に示す如きアンテナＭＯＳ構造のデバイスが複数形
成された試料Ｗに次の条件でエッチング処理を１分程度
施した。エッチング処理時には直流電源１８ａにより３
００V の直流電圧を電極１３へ印加し、試料Ｗを静電チ
ャック１３の表面に吸着させた。空間１１内の圧力は
３．０mTorr 、使用原料ガスは塩素５０sccm、酸素１２
sccm、プラズマは２．４５Ghz 、１４００W のマイクロ
波を用いＥＣＲ（Electron Cycrotron Resonance）励起
により空間１１内に発生させた。電極１３にはまた高周
波電源１７から１３．５６MHz 、６０W のＲＦ（Radio
Frequency ）を印加した。このＲＦは試料Ｗに入射する
イオンエネルギーのコントロールに利用される。
図１に示す如きアンテナＭＯＳ構造のデバイスが複数形
成された試料Ｗに次の条件でエッチング処理を１分程度
施した。エッチング処理時には直流電源１８ａにより３
００V の直流電圧を電極１３へ印加し、試料Ｗを静電チ
ャック１３の表面に吸着させた。空間１１内の圧力は
３．０mTorr 、使用原料ガスは塩素５０sccm、酸素１２
sccm、プラズマは２．４５Ghz 、１４００W のマイクロ
波を用いＥＣＲ（Electron Cycrotron Resonance）励起
により空間１１内に発生させた。電極１３にはまた高周
波電源１７から１３．５６MHz 、６０W のＲＦ（Radio
Frequency ）を印加した。このＲＦは試料Ｗに入射する
イオンエネルギーのコントロールに利用される。
【００１６】更に試料Ｗに対するプラズマダメージの度
合を変えるため複数の試料に対しその静電吸着状態から
離脱する際に直流電源１８ｂから電極１３へ印加する脱
離電圧及びその印加時間を変更した。プラズマダメージ
の度合は、マイクロ波のパワー、ガスの種類、流量、処
理室の圧力、静電チャックの電極に印加する吸着電圧及
び脱離電圧やその印加時間など様々な条件により変化す
る。したがって、この実験で電極１３に対する印加電圧
又は印加時間を変更するのはＭＩＳデバイスの絶縁膜に
対しプラズマダメージの度合を変更したのと同じ効果が
得られることによる。
合を変えるため複数の試料に対しその静電吸着状態から
離脱する際に直流電源１８ｂから電極１３へ印加する脱
離電圧及びその印加時間を変更した。プラズマダメージ
の度合は、マイクロ波のパワー、ガスの種類、流量、処
理室の圧力、静電チャックの電極に印加する吸着電圧及
び脱離電圧やその印加時間など様々な条件により変化す
る。したがって、この実験で電極１３に対する印加電圧
又は印加時間を変更するのはＭＩＳデバイスの絶縁膜に
対しプラズマダメージの度合を変更したのと同じ効果が
得られることによる。
【００１７】次にＦ．Ｎ．（Fowler Nordheim ）電流
（又は直接トンネル電流）が未だ支配的とならない状態
の電圧 (５V ) を印加したときに生じるリーク電流を調
べ、その後、一定電圧を印加し、ＭＩＳデバイスの絶縁
膜が破壊されるに至る時間（ＴＤＤＢ）を測定した。こ
の測定は１枚のウエハ上に形成されている複数のＭＩＳ
デバイスについて、具体的にはウエハ上の所定の直線上
に並ぶ複数のＭＩＳデバイスについて行った。このＴＤ
ＤＢ法を用いた評価結果とリーク電流の検出結果とを比
較した。結果は図２〜５に示す通りである。なおリーク
電流を調べる際の印加電圧は５V に限るものではなく、
Ｆ．Ｎ．（Fowler Nordheim ）電流（又は直接トンネル
電流）が未だ支配的とならない状態の電圧であればよ
い。
（又は直接トンネル電流）が未だ支配的とならない状態
の電圧 (５V ) を印加したときに生じるリーク電流を調
べ、その後、一定電圧を印加し、ＭＩＳデバイスの絶縁
膜が破壊されるに至る時間（ＴＤＤＢ）を測定した。こ
の測定は１枚のウエハ上に形成されている複数のＭＩＳ
デバイスについて、具体的にはウエハ上の所定の直線上
に並ぶ複数のＭＩＳデバイスについて行った。このＴＤ
ＤＢ法を用いた評価結果とリーク電流の検出結果とを比
較した。結果は図２〜５に示す通りである。なおリーク
電流を調べる際の印加電圧は５V に限るものではなく、
Ｆ．Ｎ．（Fowler Nordheim ）電流（又は直接トンネル
電流）が未だ支配的とならない状態の電圧であればよ
い。
【００１８】図２はＴＤＤＢ法を用いた評価結果であ
り、ウエハ面内での累積不良率５０％に至るまでの時間
の脱離電圧依存性を示すグラフであり、横軸に脱離電圧
（静電吸着された試料を脱離する際に直流電源１８ｂか
ら電極１３へ印加される逆極性電圧）（Ｖ）を、また縦
軸にＭＩＳデバイスの信頼性を示す値、即ち、累積不良
率が５０％に至るまでの時間（秒）（Time to Breake D
own at 50% CumulativeFailure)をとって示してある。
り、ウエハ面内での累積不良率５０％に至るまでの時間
の脱離電圧依存性を示すグラフであり、横軸に脱離電圧
（静電吸着された試料を脱離する際に直流電源１８ｂか
ら電極１３へ印加される逆極性電圧）（Ｖ）を、また縦
軸にＭＩＳデバイスの信頼性を示す値、即ち、累積不良
率が５０％に至るまでの時間（秒）（Time to Breake D
own at 50% CumulativeFailure)をとって示してある。
【００１９】図３はＭＩＳデバイスのリーク電流 (５V
印加時) の脱離電圧依存性を示すグラフであり、横軸に
脱離電圧（Ｖ）を、また縦軸にリーク電流値をとって示
してある。図２、図３に示すグラフから明らかなように
累積不良率５０％に至るまでの時間（秒）、及びリーク
電流の脱離電圧依存性は相関性が強いことが解る。
印加時) の脱離電圧依存性を示すグラフであり、横軸に
脱離電圧（Ｖ）を、また縦軸にリーク電流値をとって示
してある。図２、図３に示すグラフから明らかなように
累積不良率５０％に至るまでの時間（秒）、及びリーク
電流の脱離電圧依存性は相関性が強いことが解る。
【００２０】図４はＴＤＤＢ法を用いた評価結果であ
り、累積不良率５０％に至るまでの時間の脱離電圧印加
時間依存性を示すグラフであり、横軸に脱離電圧印加時
間 (秒) を、また縦軸に累積不良率５０％に至るまでの
時間をとって示してある。また図５はＭＩＳデバイスの
リーク電流（５V 印加時）の脱離電圧印加時間依存性を
示すグラフであり、横軸に脱離電圧印加時間 (秒) を、
また縦軸にリーク電流値をとって示してある。
り、累積不良率５０％に至るまでの時間の脱離電圧印加
時間依存性を示すグラフであり、横軸に脱離電圧印加時
間 (秒) を、また縦軸に累積不良率５０％に至るまでの
時間をとって示してある。また図５はＭＩＳデバイスの
リーク電流（５V 印加時）の脱離電圧印加時間依存性を
示すグラフであり、横軸に脱離電圧印加時間 (秒) を、
また縦軸にリーク電流値をとって示してある。
【００２１】図４、図５から明らかなように、累積不良
率５０％に至るまでの時間（秒）及びリーク電流値の脱
離電圧印加時間（秒）依存性は相関性が強いことが解
る。このようにＴＤＤＢ法による累積不良率５０％に至
るまでの時間（秒）とＭＩＳデバイスのリーク電流とは
極めて良好な相関を示しており、ＭＩＳデバイスのリー
ク電流からＭＩＳデバイスの絶縁膜の信頼性を評価する
ことが可能であることが解る。例えば、同一構造の良好
なＭＩＳデバイス（プラズマに曝されていないＭＩＳデ
バイス）のリーク電流と比較することによって、絶縁膜
の損傷の程度が評価できる。また、種々の条件で発生さ
せたプラズマに曝したＭＩＳデバイスのリーク電流を比
較することで、プラズマプロセスの良否を評価できる。
なお実験においてＴＤＤＢ測定に要した時間は１条件当
たり２時間であったが、ＭＩＳデバイスのリーク電流測
定に要した時間は１分であった。
率５０％に至るまでの時間（秒）及びリーク電流値の脱
離電圧印加時間（秒）依存性は相関性が強いことが解
る。このようにＴＤＤＢ法による累積不良率５０％に至
るまでの時間（秒）とＭＩＳデバイスのリーク電流とは
極めて良好な相関を示しており、ＭＩＳデバイスのリー
ク電流からＭＩＳデバイスの絶縁膜の信頼性を評価する
ことが可能であることが解る。例えば、同一構造の良好
なＭＩＳデバイス（プラズマに曝されていないＭＩＳデ
バイス）のリーク電流と比較することによって、絶縁膜
の損傷の程度が評価できる。また、種々の条件で発生さ
せたプラズマに曝したＭＩＳデバイスのリーク電流を比
較することで、プラズマプロセスの良否を評価できる。
なお実験においてＴＤＤＢ測定に要した時間は１条件当
たり２時間であったが、ＭＩＳデバイスのリーク電流測
定に要した時間は１分であった。
【００２２】
【発明の効果】以上の如く本発明によれば、Ｆ．Ｎ．電
流、又は直接トンネル電流が支配的になる値より小さな
電圧を印加したときのＭＩＳデバイスのリーク電流を測
定することにより極めて短時間に、ＭＩＳデバイスの絶
縁膜の信頼性及びプラズマプロセスがＭＩＳデバイスの
信頼性に与える影響を評価することができる。
流、又は直接トンネル電流が支配的になる値より小さな
電圧を印加したときのＭＩＳデバイスのリーク電流を測
定することにより極めて短時間に、ＭＩＳデバイスの絶
縁膜の信頼性及びプラズマプロセスがＭＩＳデバイスの
信頼性に与える影響を評価することができる。
【図１】試料の一部分を拡大した断面図である。
【図２】累積不良率が５０％に至るまでの時間の脱離電
圧依存性を示すグラフである。
圧依存性を示すグラフである。
【図３】ＭＩＳデバイスのリーク電流（５V 印加時) の
脱離電圧依存性を示すグラフである。
脱離電圧依存性を示すグラフである。
【図４】累積不良率５０％に至るまでの時間の脱離電圧
印加時間依存性を示すグラフである。
印加時間依存性を示すグラフである。
【図５】ＭＩＳデバイスのリーク電流の脱離電圧印加時
間依存性を示すグラフである。
間依存性を示すグラフである。
【図６】静電チャックを備えたプラズマ処理装置の模式
図である。
図である。
１ シリコンウエハ ２ シリコン酸化膜 ３ ポリシリコン電極
Claims (2)
- 【請求項１】 ＭＩＳ構造を有する半導体装置の絶縁膜
にＦ．Ｎ．電流又は直接トンネル電流が他のリーク電流
チェックよりも小さい値に留まる範囲の電圧を印加し、
前記絶縁膜に流れるリーク電流を測定し、その測定結果
に基づいて絶縁膜の信頼性を評価することを特徴とする
半導体装置の絶縁膜の信頼性の評価方法。 - 【請求項２】 ＭＩＳ構造を有する半導体装置をプラズ
マ処理装置内に載置し、所定の条件で発生させたプラズ
マに曝した後に、該半導体装置の絶縁膜にＦ．Ｎ．電流
又は直接トンネル電流が他のリーク電流チェックよりも
小さい値に留まる範囲の電圧を印加し、前記絶縁膜に流
れるリーク電流を測定し、その測定結果に基づいて該絶
縁膜の損傷の程度を検出し、その検出結果に基づいて前
記プラズマが前記絶縁膜に与える影響を評価することを
特徴とする半導体製造プロセスの評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27019997A JPH11111793A (ja) | 1997-10-02 | 1997-10-02 | 半導体装置の絶縁膜の信頼性の評価方法及び半導体製造プロセスの評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27019997A JPH11111793A (ja) | 1997-10-02 | 1997-10-02 | 半導体装置の絶縁膜の信頼性の評価方法及び半導体製造プロセスの評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11111793A true JPH11111793A (ja) | 1999-04-23 |
Family
ID=17482918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27019997A Pending JPH11111793A (ja) | 1997-10-02 | 1997-10-02 | 半導体装置の絶縁膜の信頼性の評価方法及び半導体製造プロセスの評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11111793A (ja) |
-
1997
- 1997-10-02 JP JP27019997A patent/JPH11111793A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100257903B1 (ko) | 인시튜 모니터링가능한 플라즈마 식각장치, 그 인시튜 모니터링방법, 플라즈마 식각챔버내의 잔류물 제거를 위한 인시튜 세정방법 | |
| JP3689732B2 (ja) | プラズマ処理装置の監視装置 | |
| TWI411035B (zh) | 使用經由利用平面離子通量探測配置所導出之參數的控制電漿處理之方法 | |
| US7864502B2 (en) | In situ monitoring of wafer charge distribution in plasma processing | |
| KR101918810B1 (ko) | 기판 처리 방법 및 기판 처리 장치 | |
| US6602729B2 (en) | Pulse voltage breakdown (VBD) technique for inline gate oxide reliability monitoring | |
| US20090317962A1 (en) | Method for manufacturing semiconductor device, semiconductor production equipment and storage medium | |
| US6803241B2 (en) | Method of monitoring contact hole of integrated circuit using corona charges | |
| US20010050143A1 (en) | Method and apparatus for semiconductor wafer process monitoring | |
| US20110061811A1 (en) | Plasma processing apparatus | |
| US6251697B1 (en) | Non-contact method for monitoring and controlling plasma charging damage in a semiconductor device | |
| US6963206B2 (en) | System and method of evaluating gate oxide integrity for semiconductor microchips | |
| JPH11111793A (ja) | 半導体装置の絶縁膜の信頼性の評価方法及び半導体製造プロセスの評価方法 | |
| US5904490A (en) | Method of measuring electron shading damage | |
| JP4115155B2 (ja) | プラズマ処理装置の真空処理室内部品の帯電抑制方法 | |
| JPH1164287A (ja) | レジストの損傷状態検知方法 | |
| JPH1074734A (ja) | プラズマ処理装置と半導体装置の製造方法 | |
| JP3642146B2 (ja) | 半導体装置の評価方法 | |
| JPH07201818A (ja) | ドライエッチング装置 | |
| de Castro et al. | End-point detection of polymer etching using Langmuir probes | |
| JP2004079929A (ja) | プラズマリーク監視方法，プラズマ処理装置およびプラズマ処理方法 | |
| KR100536601B1 (ko) | 플라즈마 증착 설비 | |
| JP2004087576A (ja) | 真空処理装置 | |
| JPH07283296A (ja) | 静電吸着装置 | |
| JP2000039467A (ja) | プローブカードの洗浄方法 |