JPH1084223A - Noise fm signal generation circuit - Google Patents
Noise fm signal generation circuitInfo
- Publication number
- JPH1084223A JPH1084223A JP8239287A JP23928796A JPH1084223A JP H1084223 A JPH1084223 A JP H1084223A JP 8239287 A JP8239287 A JP 8239287A JP 23928796 A JP23928796 A JP 23928796A JP H1084223 A JPH1084223 A JP H1084223A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- noise
- circuit
- pseudo
- distribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、ECM(Elect
ronic Counter Measure)関連装置等に使用する疑似
ガウス分布のノイズFM信号を発生するノイズFM信号
発生回路に関するものである。TECHNICAL FIELD The present invention relates to an ECM (Electric
The present invention relates to a noise FM signal generation circuit for generating a noise FM signal having a pseudo Gaussian distribution used for a device related to a ronic counter (Measure).
【0002】[0002]
【従来の技術】従来のノイズFM信号発生回路の構成に
ついて図5を参照しながら説明する。図5は、従来のノ
イズFM信号発生回路の構成を一部をブロックで示す図
である。2. Description of the Related Art The configuration of a conventional noise FM signal generating circuit will be described with reference to FIG. FIG. 5 is a block diagram partially showing the configuration of a conventional noise FM signal generation circuit.
【0003】図5において、1はガウスノイズを発生す
るノイズダイオード、2はノイズダイオード1にバイア
スを与える抵抗器、3はノイズ信号からDC成分を除去
するコンデンサ、4はノイズ電圧を増幅する増幅器、5
はノイズ信号からDC成分を除去するコンデンサであ
る。In FIG. 5, 1 is a noise diode for generating Gaussian noise, 2 is a resistor for biasing the noise diode 1, 3 is a capacitor for removing a DC component from a noise signal, 4 is an amplifier for amplifying a noise voltage, 5
Is a capacitor for removing a DC component from a noise signal.
【0004】また、同図において、6は後述する電圧制
御発振器(VCO)の中心周波数を設定する中心周波数
設定回路、7はガウス分布の電圧と中心周波数設定電圧
とを加算する加算回路、8は加算回路7の出力により電
圧制御発振器を駆動するドライブ回路、9はドライブ回
路8の出力によりノイズFM信号を発生する電圧制御発
振器である。In FIG. 1, reference numeral 6 denotes a center frequency setting circuit for setting a center frequency of a voltage controlled oscillator (VCO) described later, 7 denotes an addition circuit for adding a Gaussian distribution voltage and a center frequency setting voltage, and 8 denotes a adding circuit. A drive circuit that drives the voltage controlled oscillator by the output of the adder circuit 7, and a voltage controlled oscillator 9 that generates a noise FM signal by the output of the drive circuit 8.
【0005】つぎに、従来のノイズFM信号発生回路の
動作について図6を参照しながら説明する。図6は、従
来のノイズFM信号発生回路の電圧制御発振器の制御電
圧−発振周波数の関係を示す特性図である。同図におい
て、横軸は制御電圧、縦軸は発振周波数をそれぞれ示
す。Next, the operation of the conventional noise FM signal generation circuit will be described with reference to FIG. FIG. 6 is a characteristic diagram showing a relationship between a control voltage and an oscillation frequency of a voltage controlled oscillator of a conventional noise FM signal generation circuit. In the figure, the horizontal axis represents the control voltage, and the vertical axis represents the oscillation frequency.
【0006】まず、ノイズダイオード1は、抵抗器2を
通して電圧が印加される。このようにすることで、ノイ
ズダイオード1の逆方向電圧に重畳して熱雑音であるガ
ウスノイズが発生し、ノイズ電圧の振幅は熱雑音である
ことから温度の平方根に比例する。First, a voltage is applied to the noise diode 1 through a resistor 2. By doing so, Gaussian noise, which is thermal noise, is generated by being superimposed on the reverse voltage of the noise diode 1, and the amplitude of the noise voltage is proportional to the square root of temperature because it is thermal noise.
【0007】コンデンサ3によりノイズ電圧のみが取り
出され、増幅器4に入力される。ノイズダイオード1か
ら得られるノイズ電圧は、通常、数μVであり、必要と
するノイズ電圧は数Vであることから増幅器4の増幅率
は数万倍以上となる。[0007] Only the noise voltage is extracted by the capacitor 3 and input to the amplifier 4. The noise voltage obtained from the noise diode 1 is usually several μV, and the required noise voltage is several V. Therefore, the amplification factor of the amplifier 4 is tens of thousands or more.
【0008】このようにして得られたノイズ電圧は、加
算回路7により中心周波数設定回路6からの中心周波数
制御電圧と加算され、その出力がドライブ回路8に入力
される。ドライブ回路8の出力である電圧制御発振器9
の周波数制御電圧が電圧制御発振器9に入力される。The noise voltage thus obtained is added to the center frequency control voltage from the center frequency setting circuit 6 by the adding circuit 7, and the output is input to the drive circuit 8. Voltage controlled oscillator 9 which is the output of drive circuit 8
Is input to the voltage-controlled oscillator 9.
【0009】そして、電圧制御発振器9は、設定された
中心周波数を中心にノイズ電圧の振幅に相当したFM幅
のノイズFM信号を発生する。[0009] The voltage controlled oscillator 9 generates a noise FM signal having an FM width corresponding to the amplitude of the noise voltage around the set center frequency.
【0010】図6は、電圧制御発振器の制御電圧対発振
周波数特性の一例における、中心周波数制御電圧及びノ
イズ電圧と、ノイズFM信号のFM幅の関係について示
す。FIG. 6 shows the relationship between the center frequency control voltage and the noise voltage and the FM width of the noise FM signal in an example of the control voltage versus oscillation frequency characteristics of the voltage controlled oscillator.
【0011】このように生成したノイズFM信号は、制
御電圧のノイズがガウス分布であるため電圧制御発振器
9の出力もガウス分布となり、中心周波数付近の信号密
度が高い。In the noise FM signal generated in this manner, since the control voltage noise has a Gaussian distribution, the output of the voltage controlled oscillator 9 also has a Gaussian distribution, and the signal density near the center frequency is high.
【0012】ECM装置において、周波数合致度を改善
する目的で周波数帯域を広げる場合、このような回路を
使用することが一般的である。In an ECM device, such a circuit is generally used when the frequency band is expanded for the purpose of improving the frequency matching degree.
【0013】[0013]
【発明が解決しようとする課題】上述したような従来の
ノイズFM信号発生回路では、ECM装置等のように広
い周囲温度範囲が要求されている場合、ノイズFM幅が
変動し、そのための補正回路を必要とするなど回路が複
雑になり、また恒温槽等の使用で構造が大型になるとい
う問題点があった。In the conventional noise FM signal generation circuit as described above, when a wide ambient temperature range is required as in an ECM device or the like, the noise FM width fluctuates, and a correction circuit therefor is used. However, there is a problem in that the circuit becomes complicated, for example, and that the structure becomes large due to the use of a thermostat.
【0014】この発明は、前述した問題点を解決するた
めになされたもので、中心周波数付近に密度が高く、広
い周囲温度に対しノイズFM幅変動を少なくすることが
でき、小型で安定なノイズFM信号発生回路を得ること
を目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and has a high density near the center frequency, a small variation in the noise FM width over a wide ambient temperature, and a small and stable noise. An object is to obtain an FM signal generation circuit.
【0015】[0015]
【課題を解決するための手段】この発明に係るノイズF
M信号発生回路は、クロックを発生するクロック発生手
段と、前記クロックに基づいて疑似ガウス分布のノイズ
電圧を発生する疑似ノイズ発生手段と、中心周波数制御
電圧を出力する中心周波数設定回路と、前記ノイズ電圧
と前記中心周波数制御電圧とを加算する加算回路と、前
記加算回路の出力に基づいて周波数制御信号を出力する
ドライブ回路と、前記周波数制御信号に基づいてノイズ
FM信号を発生する電圧制御発振器とを備えたものであ
る。The noise F according to the present invention is provided.
M signal generation circuit includes: clock generation means for generating a clock; pseudo noise generation means for generating a noise voltage having a pseudo Gaussian distribution based on the clock; a center frequency setting circuit for outputting a center frequency control voltage; An addition circuit that adds a voltage and the center frequency control voltage, a drive circuit that outputs a frequency control signal based on an output of the addition circuit, and a voltage control oscillator that generates a noise FM signal based on the frequency control signal. It is provided with.
【0016】また、この発明に係るノイズFM信号発生
回路は、前記疑似ノイズ発生手段が、前記クロックの周
期に従い一様分布のランダム信号を発生する疑似ランダ
ム発生回路と、前記一様分布のランダム信号を疑似ガウ
ス分布のランダム信号に変換する分布変換手段と、前記
疑似ガウス分布のランダム信号をノイズ電圧に変換する
デジタル・アナログ変換器とを有するものである。Further, in the noise FM signal generating circuit according to the present invention, the pseudo noise generating means generates a random signal having a uniform distribution according to the cycle of the clock; And a digital / analog converter for converting the pseudo Gaussian random signal into a noise voltage.
【0017】また、この発明に係るノイズFM信号発生
回路は、前記分布変換手段を、一様分布のデータとそれ
らに対応する疑似ガウス分布のデータとが記憶されてい
るROMとしたものである。Further, in the noise FM signal generating circuit according to the present invention, the distribution converting means is a ROM in which data of uniform distribution and corresponding data of pseudo Gaussian distribution are stored.
【0018】また、この発明に係るノイズFM信号発生
回路は、前記ROMが複数組の分布変換データが記憶さ
れ、前記複数組の分布変換データのいずれかを選択する
ための分布選択回路をさらに備えたものである。Further, the noise FM signal generating circuit according to the present invention further comprises a distribution selection circuit for storing one or more sets of distribution conversion data in the ROM, wherein the ROM stores a plurality of sets of distribution conversion data. It is a thing.
【0019】また、この発明に係るノイズFM信号発生
回路は、前記クロック発生手段を、ランダムクロックを
発生するランダムクロック発生回路としたものである。In the noise FM signal generating circuit according to the present invention, the clock generating means is a random clock generating circuit for generating a random clock.
【0020】さらに、この発明に係るノイズFM信号発
生回路は、前記疑似ノイズ発生手段が、前記クロックの
周期に従い一様分布の信号を発生するカウンタ回路と、
前記一様分布の信号を疑似ガウス分布の信号に変換する
分布変換手段と、前記疑似ガウス分布の信号をノイズ電
圧に変換するデジタル・アナログ変換器とを有するもの
である。Further, in the noise FM signal generating circuit according to the present invention, the pseudo noise generating means generates a signal having a uniform distribution in accordance with the clock cycle;
It has distribution conversion means for converting the signal having a uniform distribution to a signal having a pseudo-Gaussian distribution, and a digital / analog converter for converting the signal having a pseudo-Gaussian distribution to a noise voltage.
【0021】[0021]
実施の形態1.この発明の実施の形態1に係るノイズF
M信号発生回路の構成について図1を参照しながら説明
する。図1は、この発明の実施の形態1の構成を示すブ
ロック図である。なお、各図中、同一符号は同一又は相
当部分を示す。Embodiment 1 FIG. Noise F according to Embodiment 1 of the present invention
The configuration of the M signal generation circuit will be described with reference to FIG. FIG. 1 is a block diagram showing a configuration of the first embodiment of the present invention. In the drawings, the same reference numerals indicate the same or corresponding parts.
【0022】図1において、10はクロックを発生する
クロック発生回路、11はクロック発生回路10の出力
であるクロック周期に従い一様分布のランダム信号を発
生する疑似ランダム発生回路、12は疑似ランダム発生
回路11の出力分布(一様分布)を疑似ガウス分布に変
換するリードオンリーメモリ(ROM)、13はデジタ
ル・アナログ変換器(DAC)である。また、5はノイ
ズ信号からDC成分を除去するコンデンサである。In FIG. 1, reference numeral 10 denotes a clock generation circuit for generating a clock, 11 denotes a pseudo-random generation circuit for generating a random signal having a uniform distribution according to a clock cycle output from the clock generation circuit 10, and 12 denotes a pseudo-random generation circuit. A read-only memory (ROM) 11 converts an output distribution (uniform distribution) into a pseudo Gaussian distribution, and a digital-analog converter (DAC) 13. Reference numeral 5 denotes a capacitor for removing a DC component from a noise signal.
【0023】また、同図において、6は後述する電圧制
御発振器(VCO)の中心周波数を設定する中心周波数
設定回路、7は疑似ガウス分布の電圧と中心周波数設定
電圧とを加算する加算回路、8は加算回路7の出力によ
り電圧制御発振器を駆動するドライブ回路、9はドライ
ブ回路8の出力によりノイズFM信号を発生する電圧制
御発振器である。In FIG. 1, reference numeral 6 denotes a center frequency setting circuit for setting a center frequency of a voltage controlled oscillator (VCO) described later, 7 denotes an adding circuit for adding a pseudo Gaussian distribution voltage and a center frequency setting voltage, and 8 Is a drive circuit that drives the voltage controlled oscillator by the output of the adder circuit 7, and 9 is a voltage controlled oscillator that generates a noise FM signal by the output of the drive circuit 8.
【0024】つぎに、前述した実施の形態1の動作につ
いて説明する。Next, the operation of the first embodiment will be described.
【0025】疑似ランダム発生回路11は、クロック発
生回路10からのクロックに同期してランダム信号を発
生する。例えば、16ビットの疑似ランダム発生回路
で、上位8ビットを出力とすると、「0」から「25
5」のランダム信号で、各出力頻度が256回の一様分
布ランダム信号が生成される。The pseudo random generation circuit 11 generates a random signal in synchronization with the clock from the clock generation circuit 10. For example, if the upper 8 bits are output by a 16-bit pseudo-random generator, “0” to “25” are output.
With the random signal of "5", a uniformly distributed random signal whose output frequency is 256 times is generated.
【0026】ROM12により、「127」を中心に0
または255に離れるに従い256回の出力頻度を少な
くすることで疑似ガウス分布に変換する。このROM1
2の出力をDAC13により電圧信号に変換し、加算回
路7により中心周波数設定回路6からの制御電圧と加算
する。この加算信号をドライブ回路8を通じて電圧制御
発振器9の制御信号とする。According to the ROM 12, 0 is set around "127".
Alternatively, the output frequency is reduced to 256 as the distance to 255 is reduced, thereby converting to a pseudo Gaussian distribution. This ROM1
2 is converted into a voltage signal by the DAC 13 and added to the control voltage from the center frequency setting circuit 6 by the adding circuit 7. This addition signal is used as a control signal of the voltage controlled oscillator 9 through the drive circuit 8.
【0027】電圧制御発振器9は、この制御信号に従い
ノイズFM信号を発生するが、発振周波数は設定された
中心周波数付近の出力頻度は高く、FM幅の外側になる
ほど出力頻度が低くなる。The voltage controlled oscillator 9 generates a noise FM signal in accordance with the control signal. The output frequency of the oscillation frequency near the set center frequency is high, and the output frequency becomes lower as the oscillation frequency is outside the FM width.
【0028】このように、疑似ノイズを熱雑音でなくデ
ジタル回路で生成するために周囲温度による振幅変動が
少なく、生成するノイズ信号のレベルが大きいことから
信号増幅において増幅率を大きく取る必要がなく安定な
回路が供給できる。As described above, since the pseudo noise is generated by the digital circuit instead of the thermal noise, the amplitude fluctuation due to the ambient temperature is small, and the level of the generated noise signal is large. Therefore, it is not necessary to increase the amplification factor in the signal amplification. A stable circuit can be supplied.
【0029】また、ROM12の内容を変更することで
分布を自由に変えられ、クロック発生回路10を制御す
ることで周期を変更することにより、ECM装置として
設定の自由度を広げることができる。さらに、回路構成
としてはデジタル回路の部分が多く、小型化が可能とな
る。The distribution can be freely changed by changing the contents of the ROM 12, and the cycle can be changed by controlling the clock generation circuit 10, thereby increasing the degree of freedom of setting as an ECM device. Further, the circuit configuration has many digital circuits, and can be reduced in size.
【0030】実施の形態2.この発明の実施の形態2に
係るノイズFM信号発生回路について図2を参照しなが
ら説明する。図2は、この発明の実施の形態2の構成を
示すブロック図である。Embodiment 2 FIG. Second Embodiment A noise FM signal generation circuit according to a second embodiment of the present invention will be described with reference to FIG. FIG. 2 is a block diagram showing a configuration of the second embodiment of the present invention.
【0031】図2において、14はランダムクロックを
発生するランダムクロック発生回路、11はランダムク
ロック発生回路10の出力に従い一様分布のランダム信
号を発生する疑似ランダム発生回路、12は疑似ランダ
ム発生回路11の出力分布(一様分布)を疑似ガウス分
布に変換するリードオンリーメモリ(ROM)、13は
デジタル・アナログ変換器(DAC)である。また、5
はノイズ信号からDC成分を除去するコンデンサであ
る。In FIG. 2, reference numeral 14 denotes a random clock generation circuit for generating a random clock, 11 denotes a pseudo random generation circuit for generating a random signal having a uniform distribution in accordance with the output of the random clock generation circuit 10, and 12 denotes a pseudo random generation circuit 11. Is a read-only memory (ROM) for converting the output distribution (uniform distribution) of the data into a pseudo Gaussian distribution, and 13 is a digital-analog converter (DAC). Also, 5
Is a capacitor for removing a DC component from a noise signal.
【0032】また、同図において、6は後述する電圧制
御発振器(VCO)の中心周波数を設定する中心周波数
設定回路、7は疑似ガウス分布の電圧と中心周波数設定
電圧とを加算する加算回路、8は加算回路7の出力によ
り電圧制御発振器を駆動するドライブ回路、9はドライ
ブ回路8の出力によりノイズFM信号を発生する電圧制
御発振器である。In the same figure, reference numeral 6 denotes a center frequency setting circuit for setting a center frequency of a voltage controlled oscillator (VCO) described later, 7 denotes an adding circuit for adding a pseudo Gaussian distribution voltage and a center frequency setting voltage, and 8 Is a drive circuit that drives the voltage controlled oscillator by the output of the adder circuit 7, and 9 is a voltage controlled oscillator that generates a noise FM signal by the output of the drive circuit 8.
【0033】この実施の形態2では、クロック発生回路
をランダムクロック発生回路14とし、ランダムクロッ
クを発生することで周波数だけでなく時間的にもランダ
ムにすることによりノイズFM信号のランダム性を変化
することができ、上記実施の形態1と同様の効果が得ら
れる。In the second embodiment, the random clock generation circuit 14 is used as the clock generation circuit, and the randomness of the noise FM signal is changed by generating a random clock to make it random not only in frequency but also in time. Accordingly, the same effect as in the first embodiment can be obtained.
【0034】実施の形態3.この発明の実施の形態3に
係るノイズFM信号発生回路について図3を参照しなが
ら説明する。図3は、この発明の実施の形態3の構成を
示すブロック図である。Embodiment 3 Third Embodiment A noise FM signal generation circuit according to a third embodiment of the present invention will be described with reference to FIG. FIG. 3 is a block diagram showing a configuration of the third embodiment of the present invention.
【0035】図3において、10はクロックを発生する
クロック発生回路、15はクロックをカウントするカウ
ンタ回路、12はカウンタ回路15の出力(一様分布)
を疑似ガウス分布に変換するリードオンリーメモリ(R
OM)、13はデジタル・アナログ変換器(DAC)で
ある。また、5はノイズ信号からDC成分を除去するコ
ンデンサである。In FIG. 3, reference numeral 10 denotes a clock generation circuit for generating a clock, 15 denotes a counter circuit for counting clocks, and 12 denotes an output of the counter circuit 15 (uniform distribution).
Into a pseudo Gaussian distribution (R)
OM) and 13 are digital-to-analog converters (DACs). Reference numeral 5 denotes a capacitor for removing a DC component from a noise signal.
【0036】また、同図において、6は後述する電圧制
御発振器(VCO)の中心周波数を設定する中心周波数
設定回路、7は疑似ガウス分布の電圧と中心周波数設定
電圧とを加算する加算回路、8は加算回路7の出力によ
り電圧制御発振器を駆動するドライブ回路、9はドライ
ブ回路8の出力によりノイズFM信号を発生する電圧制
御発振器である。In the same figure, reference numeral 6 denotes a center frequency setting circuit for setting a center frequency of a voltage controlled oscillator (VCO) described later, 7 denotes an adding circuit for adding a pseudo Gaussian distribution voltage and a center frequency setting voltage, and 8 Is a drive circuit that drives the voltage controlled oscillator by the output of the adder circuit 7, and 9 is a voltage controlled oscillator that generates a noise FM signal by the output of the drive circuit 8.
【0037】この実施の形態3では、疑似ランダム発生
回路の代わりにカウンタ回路15を使用するもので、ラ
ンダム性は損なわれるがECM装置の対象とするレーダ
等は時間により信号を積分して処理するため、上記実施
の形態1とほぼ同様の効果が得られる。In the third embodiment, the counter circuit 15 is used in place of the pseudo-random generating circuit, and the randomness is impaired, but the radar or the like which is the target of the ECM device integrates and processes the signal with time. Therefore, substantially the same effects as in the first embodiment can be obtained.
【0038】実施の形態4.この発明の実施の形態4に
係るノイズFM信号発生回路について図4を参照しなが
ら説明する。図4は、この発明の実施の形態4の構成を
示すブロック図である。Embodiment 4 FIG. Embodiment 4 A noise FM signal generation circuit according to Embodiment 4 of the present invention will be described with reference to FIG. FIG. 4 is a block diagram showing a configuration of the fourth embodiment of the present invention.
【0039】図4において、10はクロックを発生する
クロック発生回路、11はクロック発生回路10の出力
であるクロック周期に従い一様分布のランダム信号を発
生する疑似ランダム発生回路、12は疑似ランダム発生
回路11の出力分布(一様分布)を疑似ガウス分布に変
換するリードオンリーメモリ(ROM)、13はデジタ
ル・アナログ変換器(DAC)である。また、5はノイ
ズ信号からDC成分を除去するコンデンサである。さら
に、16はROM12のデータ群を選択するための分布
選択回路である。In FIG. 4, reference numeral 10 denotes a clock generation circuit for generating a clock, 11 denotes a pseudo-random generation circuit for generating a random signal having a uniform distribution in accordance with a clock cycle output from the clock generation circuit 10, and 12 denotes a pseudo-random generation circuit. A read-only memory (ROM) 11 converts an output distribution (uniform distribution) into a pseudo Gaussian distribution, and a digital-analog converter (DAC) 13. Reference numeral 5 denotes a capacitor for removing a DC component from a noise signal. Reference numeral 16 denotes a distribution selection circuit for selecting a data group in the ROM 12.
【0040】また、同図において、6は後述する電圧制
御発振器(VCO)の中心周波数を設定する中心周波数
設定回路、7は疑似ガウス分布の電圧と中心周波数設定
電圧とを加算する加算回路、8は加算回路7の出力によ
り電圧制御発振器を駆動するドライブ回路、9はドライ
ブ回路8の出力によりノイズFM信号を発生する電圧制
御発振器である。In the same figure, reference numeral 6 denotes a center frequency setting circuit for setting a center frequency of a voltage controlled oscillator (VCO) to be described later, 7 denotes an addition circuit for adding a pseudo Gaussian distribution voltage and a center frequency setting voltage, and 8 Is a drive circuit that drives the voltage controlled oscillator by the output of the adder circuit 7, and 9 is a voltage controlled oscillator that generates a noise FM signal by the output of the drive circuit 8.
【0041】上記各実施の形態ではROM12による分
布変換を一通りとしたが、この実施の形態4は複数個の
分布変換データをROM12で記憶し、分布選択回路1
6により分布変換データを選択することにより効率的な
回路を供給できる。In each of the above embodiments, the distribution conversion by the ROM 12 is performed in a single manner. In the fourth embodiment, a plurality of distribution conversion data are stored in the ROM 12 and the distribution selection circuit 1
By selecting the distribution conversion data according to 6, an efficient circuit can be supplied.
【0042】すなわち、この発明の各実施の形態に係る
ノイズFM信号発生回路は、一様分布の疑似ランダム信
号をROM12により分布変換し、DAC13により生
成した疑似ガウス分布の電圧信号を使用するため、周囲
温度変化に対しノイズFM幅の変動を小さくでき、ノイ
ズ信号の増幅率を大きくする必要がないため安定な回路
が構成され、またデジタル回路部分などの小型化が可能
となる。That is, the noise FM signal generation circuit according to each embodiment of the present invention uses a pseudo-Gaussian voltage signal generated by the DAC 13 by performing a distribution conversion of the pseudo-random signal having a uniform distribution by the ROM 12, Fluctuations in the noise FM width can be reduced in response to changes in the ambient temperature, and there is no need to increase the amplification factor of the noise signal. Thus, a stable circuit can be formed, and the size of the digital circuit can be reduced.
【0043】[0043]
【発明の効果】この発明に係るノイズFM信号発生回路
は、以上説明したとおり、クロックを発生するクロック
発生手段と、前記クロックに基づいて疑似ガウス分布の
ノイズ電圧を発生する疑似ノイズ発生手段と、中心周波
数制御電圧を出力する中心周波数設定回路と、前記ノイ
ズ電圧と前記中心周波数制御電圧とを加算する加算回路
と、前記加算回路の出力に基づいて周波数制御信号を出
力するドライブ回路と、前記周波数制御信号に基づいて
ノイズFM信号を発生する電圧制御発振器とを備えたの
で、周囲温度変化に対しノイズFM幅の変動を小さくで
き、ノイズ信号の増幅率を大きくする必要がないため安
定な回路が構成でき、またデジタル回路部分の小型化が
図れるという効果を奏する。As described above, the noise FM signal generating circuit according to the present invention comprises: a clock generating means for generating a clock; a pseudo noise generating means for generating a noise voltage having a pseudo Gaussian distribution based on the clock; A center frequency setting circuit that outputs a center frequency control voltage; an addition circuit that adds the noise voltage and the center frequency control voltage; a drive circuit that outputs a frequency control signal based on an output of the addition circuit; A voltage-controlled oscillator that generates a noise FM signal based on a control signal can reduce fluctuations in the noise FM width in response to changes in ambient temperature. A stable circuit is not required because it is not necessary to increase the amplification factor of the noise signal. This configuration has an effect that the size of the digital circuit can be reduced.
【0044】また、この発明に係るノイズFM信号発生
回路は、以上説明したとおり、前記疑似ノイズ発生手段
が、前記クロックの周期に従い一様分布のランダム信号
を発生する疑似ランダム発生回路と、前記一様分布のラ
ンダム信号を疑似ガウス分布のランダム信号に変換する
分布変換手段と、前記疑似ガウス分布のランダム信号を
ノイズ電圧に変換するデジタル・アナログ変換器とを有
するので、周囲温度変化に対しノイズFM幅の変動を小
さくでき、ノイズ信号の増幅率を大きくする必要がない
ため安定な回路が構成でき、またデジタル回路部分の小
型化が図れるという効果を奏する。As described above, in the noise FM signal generating circuit according to the present invention, the pseudo noise generating means generates the random signal having a uniform distribution in accordance with the clock cycle. Conversion means for converting a random signal having a uniform distribution into a random signal having a pseudo Gaussian distribution, and a digital / analog converter for converting the random signal having a pseudo Gaussian distribution into a noise voltage. Since the width fluctuation can be reduced and the amplification rate of the noise signal does not need to be increased, a stable circuit can be formed, and the size of the digital circuit can be reduced.
【0045】また、この発明に係るノイズFM信号発生
回路は、以上説明したとおり、前記分布変換手段を、一
様分布のデータとそれらに対応する疑似ガウス分布のデ
ータとが記憶されているROMとしたので、周囲温度変
化に対しノイズFM幅の変動を小さくでき、ノイズ信号
の増幅率を大きくする必要がないため安定な回路が構成
でき、またデジタル回路部分の小型化が図れるという効
果を奏する。Further, in the noise FM signal generating circuit according to the present invention, as described above, the distribution converting means includes a ROM storing the uniform distribution data and the corresponding pseudo Gaussian distribution data. Therefore, the fluctuation of the noise FM width with respect to the change in the ambient temperature can be reduced, and it is not necessary to increase the amplification factor of the noise signal. Therefore, a stable circuit can be formed, and the size of the digital circuit can be reduced.
【0046】また、この発明に係るノイズFM信号発生
回路は、以上説明したとおり、前記ROMが複数組の分
布変換データが記憶され、前記複数組の分布変換データ
のいずれかを選択するための分布選択回路をさらに備え
たので、効率的な回路を供給できるという効果を奏す
る。As described above, in the noise FM signal generating circuit according to the present invention, the ROM stores a plurality of sets of distribution conversion data and a distribution for selecting any of the plurality of sets of distribution conversion data. Since the selection circuit is further provided, there is an effect that an efficient circuit can be supplied.
【0047】また、この発明に係るノイズFM信号発生
回路は、以上説明したとおり、前記クロック発生手段
を、ランダムクロックを発生するランダムクロック発生
回路としたので、周波数だけでなく時間的にもランダム
にできノイズFM信号のランダム性を変化することがで
きるという効果を奏する。In the noise FM signal generating circuit according to the present invention, as described above, the clock generating means is a random clock generating circuit for generating a random clock. The effect is that the randomness of the noise FM signal can be changed.
【0048】さらに、この発明に係るノイズFM信号発
生回路は、以上説明したとおり、前記疑似ノイズ発生手
段が、前記クロックの周期に従い一様分布の信号を発生
するカウンタ回路と、前記一様分布の信号を疑似ガウス
分布の信号に変換する分布変換手段と、前記疑似ガウス
分布の信号をノイズ電圧に変換するデジタル・アナログ
変換器とを有するので、周囲温度変化に対しノイズFM
幅の変動を小さくでき、ノイズ信号の増幅率を大きくす
る必要がないため安定な回路が構成でき、またデジタル
回路部分の小型化が図れるという効果を奏する。Further, as described above, in the noise FM signal generation circuit according to the present invention, the pseudo noise generation means generates a signal having a uniform distribution in accordance with the clock cycle; It has distribution conversion means for converting a signal into a signal having a pseudo-Gaussian distribution and a digital / analog converter for converting the signal having a pseudo-Gaussian distribution into a noise voltage.
Since the width fluctuation can be reduced and the amplification rate of the noise signal does not need to be increased, a stable circuit can be formed, and the size of the digital circuit can be reduced.
【図1】 この発明の実施の形態1に係るノイズFM信
号発生回路の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a noise FM signal generation circuit according to Embodiment 1 of the present invention.
【図2】 この発明の実施の形態2に係るノイズFM信
号発生回路の構成を示すブロック図である。FIG. 2 is a block diagram showing a configuration of a noise FM signal generation circuit according to a second embodiment of the present invention.
【図3】 この発明の実施の形態3に係るノイズFM信
号発生回路の構成を示すブロック図である。FIG. 3 is a block diagram showing a configuration of a noise FM signal generation circuit according to Embodiment 3 of the present invention.
【図4】 この発明の実施の形態4に係るノイズFM信
号発生回路の構成を示すブロック図である。FIG. 4 is a block diagram showing a configuration of a noise FM signal generation circuit according to a fourth embodiment of the present invention.
【図5】 従来のノイズFM信号発生回路の構成を示す
図である。FIG. 5 is a diagram showing a configuration of a conventional noise FM signal generation circuit.
【図6】 従来のノイズFM信号発生回路の電圧制御発
振器の制御電圧−発振周波数の関係を示す特性図であ
る。FIG. 6 is a characteristic diagram showing a relationship between a control voltage and an oscillation frequency of a voltage controlled oscillator of a conventional noise FM signal generation circuit.
5 コンデンサ、6 中心周波数設定回路、7 加算回
路、8 ドライブ回路、9 電圧制御発振器、10 ク
ロック発生回路、11 疑似ランダム発生回路、12
リードオンリーメモリ(ROM)、13 デジタル・ア
ナログ変換器(DAC)、14 ランダムクロック発生
回路、15 カウンタ回路、16 分布選択回路。Reference Signs List 5 capacitor, 6 center frequency setting circuit, 7 addition circuit, 8 drive circuit, 9 voltage controlled oscillator, 10 clock generation circuit, 11 pseudo random generation circuit, 12
Read only memory (ROM), 13 digital / analog converter (DAC), 14 random clock generation circuit, 15 counter circuit, 16 distribution selection circuit.
Claims (6)
と、 前記クロックに基づいて疑似ガウス分布のノイズ電圧を
発生する疑似ノイズ発生手段と、 中心周波数制御電圧を出力する中心周波数設定回路と、 前記ノイズ電圧と前記中心周波数制御電圧とを加算する
加算回路と、 前記加算回路の出力に基づいて周波数制御信号を出力す
るドライブ回路と、 前記周波数制御信号に基づいてノイズFM信号を発生す
る電圧制御発振器とを備えたことを特徴とするノイズF
M信号発生回路。1. A clock generation means for generating a clock; a pseudo noise generation means for generating a pseudo Gaussian noise voltage based on the clock; a center frequency setting circuit for outputting a center frequency control voltage; An adder circuit for adding a frequency control signal based on the output of the adder circuit; and a voltage control oscillator for generating a noise FM signal based on the frequency control signal. Noise F characterized by having
M signal generation circuit.
クの周期に従い一様分布のランダム信号を発生する疑似
ランダム発生回路と、前記一様分布のランダム信号を疑
似ガウス分布のランダム信号に変換する分布変換手段
と、前記疑似ガウス分布のランダム信号をノイズ電圧に
変換するデジタル・アナログ変換器とを有することを特
徴とする請求項1記載のノイズFM信号発生回路。2. A pseudo-random generating circuit for generating a random signal having a uniform distribution according to a period of the clock, and a distribution for converting the random signal having the uniform distribution into a random signal having a pseudo-Gaussian distribution. 2. The noise FM signal generation circuit according to claim 1, further comprising a conversion unit, and a digital-to-analog converter for converting the pseudo Gaussian random signal into a noise voltage.
とそれらに対応する疑似ガウス分布のデータとが記憶さ
れているROMであることを特徴とする請求項2記載の
ノイズFM信号発生回路。3. The noise FM signal generating circuit according to claim 2, wherein said distribution conversion means is a ROM storing data of uniform distribution and data of pseudo Gaussian distribution corresponding thereto. .
記憶され、前記複数組の分布変換データのいずれかを選
択するための分布選択回路をさらに備えたことを特徴と
する請求項3記載のノイズFM信号発生回路。4. The ROM according to claim 3, wherein said ROM stores a plurality of sets of distribution conversion data, and further comprises a distribution selection circuit for selecting one of said plurality of sets of distribution conversion data. Noise FM signal generation circuit.
ックを発生するランダムクロック発生回路であることを
特徴とする請求項1記載のノイズFM信号発生回路。5. The noise FM signal generating circuit according to claim 1, wherein said clock generating means is a random clock generating circuit for generating a random clock.
クの周期に従い一様分布の信号を発生するカウンタ回路
と、前記一様分布の信号を疑似ガウス分布の信号に変換
する分布変換手段と、前記疑似ガウス分布の信号をノイ
ズ電圧に変換するデジタル・アナログ変換器とを有する
ことを特徴とする請求項1記載のノイズFM信号発生回
路。6. A counter circuit for generating a signal having a uniform distribution according to a cycle of the clock, a distribution converting means for converting the signal having a uniform distribution into a signal having a pseudo Gaussian distribution, 2. The noise FM signal generating circuit according to claim 1, further comprising: a digital-to-analog converter for converting a signal having a pseudo Gaussian distribution into a noise voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8239287A JPH1084223A (en) | 1996-09-10 | 1996-09-10 | Noise fm signal generation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8239287A JPH1084223A (en) | 1996-09-10 | 1996-09-10 | Noise fm signal generation circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1084223A true JPH1084223A (en) | 1998-03-31 |
Family
ID=17042503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8239287A Pending JPH1084223A (en) | 1996-09-10 | 1996-09-10 | Noise fm signal generation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1084223A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8879724B2 (en) | 1998-01-02 | 2014-11-04 | Rambus Inc. | Differential power analysis—resistant cryptographic processing |
US9852572B2 (en) | 1998-07-02 | 2017-12-26 | Cryptography Research, Inc. | Cryptographic token with leak-resistant key derivation |
-
1996
- 1996-09-10 JP JP8239287A patent/JPH1084223A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8879724B2 (en) | 1998-01-02 | 2014-11-04 | Rambus Inc. | Differential power analysis—resistant cryptographic processing |
US9419790B2 (en) | 1998-01-02 | 2016-08-16 | Cryptography Research, Inc. | Differential power analysis—resistant cryptographic processing |
US9852572B2 (en) | 1998-07-02 | 2017-12-26 | Cryptography Research, Inc. | Cryptographic token with leak-resistant key derivation |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5095509A (en) | Audio reproduction utilizing a bilevel switching speaker drive signal | |
JPH1084223A (en) | Noise fm signal generation circuit | |
US4646611A (en) | Electronic musical instrument | |
JP3474126B2 (en) | Function Generator | |
JP2023077933A (en) | Sawtooth wave voltage generator | |
JPS6035115Y2 (en) | rhythm sound source | |
JP3077515B2 (en) | Waveform generator with arbitrary parameter sweep function | |
JP2003264431A (en) | Signal generator | |
KR970055364A (en) | Digitally Controlled Multi-Frequency Generator | |
JP2001013233A (en) | Jitter signal generator | |
JP2636719B2 (en) | Microcomputer controlled piezoelectric oscillator | |
JPH05276042A (en) | A/d converter | |
JP2797140B2 (en) | Musical sound wave generator | |
JP3178258B2 (en) | Sweep generator | |
JP2949764B2 (en) | Signal generation circuit | |
KR960006299A (en) | Phase locked loop device | |
JP2000214857A (en) | Electronic sound generating device | |
JPH01151824A (en) | Frequency synthesizer | |
JPH05308224A (en) | Method for generating frequency modulation signal and frequency modulation signal generator | |
JP2643234B2 (en) | Tone generator | |
JP2853723B2 (en) | Pulse width modulation circuit | |
JPH01315792A (en) | Sound producer | |
JPS5822759B2 (en) | Portamento device for electronic musical instruments | |
JPH0535340A (en) | Temperature compensating circuit | |
JPH07244490A (en) | Digital sound source generating device for miniaturized portable equipment and control method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |