JPH1056182A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH1056182A
JPH1056182A JP13782597A JP13782597A JPH1056182A JP H1056182 A JPH1056182 A JP H1056182A JP 13782597 A JP13782597 A JP 13782597A JP 13782597 A JP13782597 A JP 13782597A JP H1056182 A JPH1056182 A JP H1056182A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
forming
method
formed
source
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13782597A
Other languages
Japanese (ja)
Other versions
JP2869721B2 (en )
Inventor
正明 ▼ひろ▲木
Masaaki Hiroki
Akira Mase
Shunpei Yamazaki
舜平 山崎
晃 間瀬
Original Assignee
Semiconductor Energy Lab Co Ltd
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To prevent the occurrence of a flicker and a display damage by forming a picture element electrode connected to a thin film transistor on a flattening organic resin layer. SOLUTION: A photoresist 53 having a pattern where only source/drain areas are opened is formed by using a mask P1. An n-type silicon film 54 is generated on the resist by a plasma CVD method. Furthermore, the resist 53 is removed by a lift-off method and the source/drain areas 55 and 56 are formed. A p-type active layer is formed by the similar process. Then, source/drain areas 59 and 60 are formed by using the lift off method in the similar way as an N area. Then, a silicon film 52 is etched by using a mask P3 and island areas 63 and 64 for N and P-channel thin film transistors are formed. Then, the source/drain areas are annealed by using an XeCl excimer laser. At the same time, laser doping is executed on the active layer. Finally, gate electrodes 66 and 67 are formed.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明が属する技術分野】本発明は、アクティブ型電気光学装置、特にアクティブ型液晶電気光学装置に関するもので、明確な階調のレベルを設定できるようにしたものである。 The present invention relates] is active electro-optical device, in particular it relates to an active-type liquid crystal electro-optical device, in which to be set the level of clear gradation.

【0002】 [0002]

【従来の技術】液晶組成物はその物質特性から、分子軸に対して水平方向と垂直方向の誘電率が異なるため、外部の電界に対して水平方向に配列したり、垂直方向に配列したりさせることが容易にできる。 2. Description of the Related Art Liquid crystal composition from the material properties, since the horizontal and vertical dielectric constant with respect to the molecular axis is different, or arranged in the horizontal direction with respect to an external electric field, or arranged in the vertical direction It can be easily be. 液晶電気光学装置はこの誘電率の異方性を利用して、光の透過光量または分散量を制御することで、ON/OFFの表示を行っている。 The liquid crystal electro-optical device by utilizing the anisotropy of the dielectric constant, by controlling the amount of transmitted light or the dispersion of light, which performs display of ON / OFF.

【0003】図2にネマチック液晶の電気光学特性を示す。 [0003] shows the electro-optical properties of nematic liquid crystal in Fig. 印加電圧が小さいVa(A点)のときには、透過光量がほぼ0%、Vb(B点)の場合には20%ほど、V When the applied voltage is small Va (A point) is approximately 0% is the amount of transmitted light, about 20% in the case of Vb (B point), V
c(C点)の場合には70%ほど、Vd(D点)の場合には100%ほどになる。 About 70% for c (C point) becomes about 100% in the case of Vd (D point). つまり、A、D点のみを利用すれば、白黒の2階調表示が、B、C点のように電気光学特性の立ち上がりの部分を利用すれば、中間階調表示が可能となる。 That, A, by utilizing the point D only, 2 gradation display black and white, B, by utilizing the rising portion of the electro-optical characteristics as point C, it is possible to halftone display.

【0004】従来、TFTを利用した液晶電気光学装置の階調表示の場合、TFTのゲート印加電圧もしくはソース・ドレイン間の印加電圧を変化させてアナログ的に電圧を調整し、階調表示をおこなっていた。 Conventionally, when a gradation display of the liquid crystal electro-optical device using the TFT, analog manner by adjusting the voltage by changing the voltage applied between the gate voltage applied to or the source and drain of the TFT, subjected to gradation display which was.

【0005】 [0005]

【発明が解決しようとする課題】TFTを利用した液晶電気光学装置の諧調表示の方法に関して、説明をくわえる。 Respect gradation display method of the liquid crystal electro-optical device using a TFT [0005], added description. 従来液晶電気光学装置にもちいられる、Nチャネル型薄膜トランジスタは、図3に示すような電圧電流特性をもっている。 Used in a conventional liquid crystal electro-optical device, N channel thin film transistor has the voltage-current characteristics as shown in FIG. 図3に示した電圧電流特性はアモルファスシリコンを用いたNチャネル型薄膜トランジスタの特性と、ポリシリコンを用いたNチャネル型薄膜トランジスタの特性である。 Voltage-current characteristics shown in FIG. 3 is a characteristic of the N-channel thin film transistor using amorphous silicon, which is characteristic of N-channel type thin film transistor using polysilicon.

【0006】ゲート電極に加える電圧をアナログ的に制御することで、ドレイン電流を制御することが出来、液晶に加わる電界の大きさを変化させることができる。 [0006] The voltage applied to the gate electrode by an analog controlled, can control the drain current, it is possible to change the magnitude of the electric field applied to the liquid crystal. これによって、階調表示が可能になっている。 This has become possible to gradation display.

【0007】しかしながら、例えば640×400ドットの画素数を有する液晶電気光学装置を想定したばあい、合計256,000個のTFTすべての特性をばらつき無く作製することは、非常に困難を有し、現実的には量産性、歩留りを考慮すると、16階調表示が限界と考えられている。 However, for example, 640 × 400 assuming a liquid crystal electro-optical device having a number of pixel dots, be manufactured without variation a total of 256K TFT all properties have a very hard, If in practice considering mass productivity, yield, 16 gradation display is considered the limit.

【0008】また、ゲート電圧を一定の値に設定し、O [0008] In addition, to set the gate voltage to a constant value, O
N/OFFのみを制御し、ソースドレイン電圧を制御することで、階調表示を行う方法も考えられているが、やはり特性の不安定性から16階調程度が限度と考えられている。 Controls N / OFF only by controlling the source-drain voltage, but have been considered a method of performing gradation display, also about 16 gradations from instability of properties is believed to limit. アナログ的な階調表示制御は、TFTの特性に大きく左右され、明快な表示は困難を要する。 Analog gradation display control is dependent largely on the characteristics of the TFT, lucid display requires difficult.

【0009】また別の方法として、複数フレームを使った階調表示の方法が提案されている。 [0009] As another method, a method of gray scale display using a plurality of frames have been proposed. これは、図12に示す様に、例えば10フレームを用いて階調表示を行う場合、画素Aは10フレーム中2フレームを透過、残り8フレームを非透過にすることで平均的には20%の透過と表示できる。 This, as shown in FIG. 12, for example, when performing a gradation display with 10 frames, pixel A is transmitted two frames in 10 frames, on average by the non-transparent and the remaining eight frames 20% transmission and can be displayed in. また画素Bでは同様に70%、画素C Also similarly the pixel B 70%, the pixel C
では同様に50%の透過と表示できる。 Similarly, in show 50% transmission.

【0010】しかしながら、この様な表示を行った場合、実質上フレーム数の低下に繋がるために、フリッカーの発生等と表示傷害が起きていた。 [0010] However, in the case of performing such a display, in order to lead to a decline in real on the number of frames, display injury and occurrence of flicker was happening. これを解決するために、フレーム周波数の増加等が考案されているが、駆動周波数の増加に伴う消費電力の増加、またはICの高速化が困難であるので限界がある技術であった。 To solve this problem, but increase in frame frequency have been devised, increase in power consumption due to the increase in the driving frequency, or IC faster was a limit because it is difficult techniques.

【0011】 [0011]

【課題を解決するための手段】そこで、印加電圧レベルを明確にするために、アナログ値では無く、一定の周期で繰り返される基準電圧値を信号としてコントローラー側から入力し、その基準信号をTFTに接続するタイミングをデジタル値で制御することによって、TFTに印加される電圧を制御することで、TFTの特性ばらつきをカバーする方法を本発明ではとっている事を特徴としている。 Therefore SUMMARY OF THE INVENTION In order to clarify the applied voltage level, rather than an analog value, input from the controller side as a signal reference voltage value that is repeated at a predetermined period, the reference signal to the TFT by controlling the timing of connecting a digital value, by controlling the voltage applied to the TFT, it is characterized in that taking the present invention a method for covering variations in characteristics of the TFT.

【0012】つまり、1画面を書き込む時間Fと1画素に書き込む時間tで関係される表示タイミングを有する表示駆動方式を用いた電気光学装置の階調表示を、任意の画素駆動選択に用いられる信号線の一方に前記時間t [0012] That is, the signal gradation display of an electro-optical device using a display driving method having a display timing which is related at time t to write the time F and 1 pixel writing a single screen, used in any of the pixel driving selection while the time t of the line
を周期とする電圧変化を有する基準信号と他の信号線に前記時間t内の任意のタイミングで選択信号を印加し、 The application of a selection signal at an arbitrary timing within said time t to the reference signal and the other signal line having a voltage variation having a period,
液晶に加わる電圧を決定し、実際に画素に対し電圧を印加することにより前記時間Fを変化させることなしに階調を表示可能にした事を特徴としている。 Determining the voltage applied to the liquid crystal, it is characterized in fact that you can display gradations without changing the time F by applying a voltage to the pixel. またさらに加えれば、このタイミングをデーターの転送に頼るものでは無く、液晶電気光学装置に搭載するドライバーIC自体に高速のクロックを加え、信号加工部分で処理するために、従来のCMOSのデーター転送速度の限界であった数十MHzに制限されない高速の制御が可能になる事を特徴としている。 Also it is added further, not intended relying on the timing for the transfer of data, plus a high-speed clock to the driver IC itself is mounted on a liquid crystal electro-optical device, for processing by the signal processing portion, data transfer rate of a conventional CMOS control fast not limited to several tens of MHz was the limit of the is characterized by allowing.

【0013】図1に本発明による電気光学装置の駆動波形を具体的に示す。 [0013] Specifically illustrating a driving waveform of the electro-optical device according to the present invention in FIG. 図4に示した2×2のマトリクスに本駆動波形を入れた例として示す。 As examples containing the present driving waveform in a 2 × 2 matrix shown in FIG. 前記基準信号波形としてここでは、正弦波の半波を用いている。 Here, as the reference signal waveform, it is used half wave of a sine wave. 走査線方向にあたるV DD1 303、V DD2 304に正弦波309、 Sinusoidal 309 V DD1 303, V DD2 304 corresponding to the scanning line direction,
310を印加し、情報線方向にあたるV GG1 301、V 310 was applied, it corresponds to the information line direction V GG1 301, V
GG2 302に2極性(以下『バイポーラ』とする)信号を加える。 GG2 302 2 polarity (hereinafter referred to as "bipolar") added signal. デジタル値で制御する部分は、このバイポーラ信号を加えるタイミングを行なう。 Portion controlled by digital values, performs the timing of adding the bipolar signal. つまり、309、 In other words, 309,
310に示すような電圧変化している信号を選ぶタイミングを変化させることで、A点に蓄積される電荷量および電位が決定され、さらに対向電極の電位313を任意にとることで画素および液晶にかかる電界の大きさが決定されるものである。 By changing the timing for selecting the voltage change to that signal as shown in 310, it determines the amount of charge and potential accumulated in the point A, the pixel and liquid crystal by further taking the potential 313 of the counter electrode optionally in which the magnitude of such electric field is determined.

【0014】バイポーラ信号を加えるタイミングは、情報信号の転送速度によって決定されるものでは無く、本発明による構成では液晶電気光学装置に直接接続されるドライバーICに入力される基本クロックによって制限される。 [0014] The timing of addition of the bipolar signal is not intended to be determined by the transfer rate of the information signal, in the configuration according to the present invention be limited by the basic clock input to the driver IC which is connected directly to the liquid crystal electro-optical device. つまり、640×400ドットの液晶電気光学装置を考えた場合、駆動周波数はCMOSの限界から2 In other words, when considering the liquid crystal electro-optical device 640 × 400 dots, the drive frequency from the CMOS limit 2
0MHz程度であり、この数値を使用して階調表示数を計算するには、駆動周波数は走査線数とフレーム数とバイポーラパルスと階調表示数の積でしめされることより、20MHzを(400×60×2)で割ればよいので、従って、階調表示数は416階調まで表示可能となる。 Is about 0 MHz, in calculating the gray scale display number using this number, the drive frequency than that represented by the product of the number of the bipolar pulse and tone display number the number of scanning lines and the frame, a 20 MHz ( since it is divided by 400 × 60 × 2), therefore, the gradation display number can be displayed up to 416 gradations. 表示画面の2分割化により832階調まで可能なことは言うまでもない。 It can be up to 832 gradations by 2 split of the display screen of course. 以下に実施例をしるし、さらに詳細な説明を加える。 Mark the following examples, addition of more detailed explanation.

【0015】 [0015]

【実施例】 【Example】

『実施例1』 本実施例では図5に示すような回路構成を用いた液晶表示装置を用いて、壁掛けテレビを作製したので、その説明を行う。 In "Example 1" This embodiment using the liquid crystal display device using the circuit configuration as shown in FIG. 5, since to produce a wall-mounted TV, it performs its description. またその際のTFTは、レーザーアニールを用いた多結晶シリコンとした。 The TFT at that time was a polycrystalline silicon using a laser annealing.

【0016】この回路構成に対応する実際の電極等の配置構成を図6に示している。 [0016] shows the arrangement of such actual electrode corresponding to the circuit arrangement in FIG. これらは説明を簡単にする為2×2(またはそれ以下)に相当する部分のみ記載されている。 These are described only portions corresponding to the 2 × 2 (or less) in order to simplify the description. また、実際の駆動信号波形を図1に示す。 Also shows the actual drive signal waveform in FIG. これも説明を簡単にする為に2×2のマトリクス構成とした場合の信号波形で説明を行う。 This is also the signal waveform when the matrix structure of 2 × 2 in order to simplify the explanation will be described.

【0017】まず、本実施例で使用する液晶パネルの作製方法を図7及び図8を使用して説明する。 [0017] First, a manufacturing method of a liquid crystal panel used in this embodiment using FIGS. 図7(A) Figure 7 (A)
において、石英ガラス等の高価でない700℃以下、例えば約600℃の熱処理に耐え得るガラス50上にマグネトロンRF(高周波) スパッタ法を用いてブロッキング層51としての酸化珪素膜を1000〜3000Åの厚さに作製する。 In, 700 ° C. less expensive such as quartz glass hereinafter, the silicon oxide film as a blocking layer 51 of 1000~3000Å ​​using magnetron RF (radio frequency) sputtering method on the glass 50 capable of withstanding the heat treatment, for example, about 600 ° C. The thickness It is prepared to. プロセス条件は酸素100%雰囲気、 The process conditions 100% oxygen atmosphere,
成膜温度15℃、出力400〜800W、圧力0.5P Deposition temperature 15 ° C., the output 400~800W, pressure 0.5P
aとした。 It was a. タ−ゲットに石英または単結晶シリコンを用いた成膜速度は30〜100Å/分であった。 Data - deposition rate with a quartz or single-crystal silicon target was 30~100A / min.

【0018】この上にシリコン膜をプラズマCVD法により珪素膜52を作製した。 [0018] was prepared silicon film 52 by the plasma CVD method a silicon film thereon. 成膜温度は250℃〜35 The film forming temperature is 250 ℃ ~35
0℃で行い本実施例では320℃とし、モノシラン(SiH And 320 ° C. In the present embodiment carried out at 0 ° C., monosilane (SiH
4 )を用いた。 4) was used. モノシラン(SiH 4 )に限らず、ジシラン(Si 2 Not limited to monosilane (SiH 4), disilane (Si 2
H 6 ) またトリシラン(Si 3 H 8 )を用いてもよい。 H 6) may also be used trisilane (Si 3 H 8). これらをPCVD装置内に3Paの圧力で導入し、13.56M It was introduced at a pressure of 3Pa in these PCVD apparatus, 13.56M
Hzの高周波電力を加えて成膜した。 It was formed by adding Hz high frequency power. この際、高周波電力は0.02〜0.10W/cm 2が適当であり、本実施例では0.055W/cm 2を用いた。 At this time, the high-frequency power is suitably 0.02~0.10W / cm 2, in this embodiment using 0.055W / cm 2. また、モノシラン(SiH 4 )の流量は20SCCMとし、その時の成膜速度は約120Å/ 分であった。 The flow rate of monosilane (SiH 4) is set to 20 SCCM, film forming rate at that time was about 120 Å / min. PTFTとNTFTとのスレッシュホ−ルド電圧(Vth)に概略同一に制御するため、ホウ素をジボランを用いて1×10 15 〜1×10 18 cm Suresshuho the PTFT and NTFT - for controlling the substantially the same in field voltage (Vth), boron using diborane 1 × 10 15 ~1 × 10 18 cm
-3の濃度として成膜中に添加してもよい。 It may be added during deposition as the concentration of -3. またTFTのチャネル領域となるシリコン層の成膜にはこのプラズマCVDだけでなく、スパッタ法、減圧CVD法を用いても良く、以下にその方法を簡単に述べる。 Also the deposition of the silicon layer serving as a channel region of the TFT as well the plasma CVD, sputtering, may be used low-pressure CVD, describe the method briefly below.

【0019】スパッタ法で行う場合、スパッタ前の背圧を1×10 -5 Pa以下とし、単結晶シリコンをタ−ゲットとして、アルゴンに水素を20〜80%混入した雰囲気で行った。 [0019] When performing the sputtering method, the back pressure of the pre-sputtered with 1 × 10 -5 Pa or less a single crystal silicon data - as target was carried out in an atmosphere mixed with hydrogen in argon 20-80%. 例えばアルゴン20%、水素80%とした。 For example, argon 20% was 80% hydrogen.
成膜温度は150℃、周波数は13.56MHz、スパッタ出力は400〜800W、圧力は0.5Paであった。 The film forming temperature is 0.99 ° C., frequency 13.56 MHz, sputtering output 400~800W, pressure was 0.5 Pa.

【0020】減圧気相法で形成する場合、結晶化温度よりも100〜200℃低い450〜550℃、例えば5 In the case of forming by vacuum vapor phase method, 100 to 200 ° C. lower 450 to 550 ° C. than the crystallization temperature, for example 5
30℃でジシラン(Si 2 H 6 ) またはトリシラン(Si 3 H 8 ) をCVD装置に供給して成膜した。 Disilane at 30 ℃ (Si 2 H 6) or trisilane the (Si 3 H 8) was formed by supplying to the CVD apparatus. 反応炉内圧力は30〜 Reactor pressure is 30
300Paとした。 Was 300Pa. 成膜速度は50〜250Å/ 分であった。 The deposition rate was 50~250Å / min. PTFTとNTFTとのスレッシュホ−ルド電圧(Vth)に概略同一に制御するため、ホウ素をジボランを用いて1×10 15 〜1×10 18 cm -3の濃度として成膜中に添加してもよい。 Suresshuho the PTFT and NTFT - for controlling the substantially the same in field voltage (Vth), boron may be added during deposition as the concentration of 1 × 10 15 ~1 × 10 18 cm -3 by using diborane .

【0021】これらの方法によって形成された被膜は、 [0021] formed by these methods coatings,
酸素が5×10 21 cm -3以下であることが好ましい。 It is preferred oxygen is 5 × 10 21 cm -3 or less. 結晶化を助長させるためには、酸素濃度を7×10 19 cm -3以下、 To promote crystallization, the oxygen concentration 7 × 10 19 cm -3 or less,
好ましくは1×10 19 cm -3以下とすることが望ましいが、 Preferably it is desirable to 1 × 10 19 cm -3 or less,
少なすぎると、バックライトによりオフ状態のリ−ク電流が増加してしまうため、この濃度を選択した。 Too little, the off-state Li by the backlight - for leakage current is increased, selecting this concentration. この酸素濃度が高いと、結晶化させにくく、レーザーアニ−ル温度を高くまたはレーザーアニ−ル時間を長くしなければならない。 When the oxygen concentration is high, difficult to crystallize, laser annealing - Le temperatures higher or laser annealing - it must be lengthened Le time. 水素は4×10 20 cm -3であり、珪素4×10 22 Hydrogen is a 4 × 10 20 cm -3, silicon 4 × 10 22
cm -3として比較すると1原子%であった。 Compared as cm -3 was 1 atomic%.

【0022】また、ソ−ス、ドレインに対してより結晶化を助長させるため、酸素濃度を7×10 19 cm -3以下、好ましくは1×10 19 cm -3以下とし、ピクセル構成するTF Further, source - scan, in order to promote a more crystallization with respect to the drain, the oxygen concentration 7 × 10 19 cm -3 or less, preferably 1 × 10 19 cm -3 or less, constituting pixels TF
Tのチャネル形成領域のみに酸素をイオン注入法により5×10 20 〜5×10 21 cm -3となるように添加してもよい。 May be added to a 5 × 10 20 ~5 × 10 21 cm -3 by ion implantation of oxygen only the channel formation region of the T.

【0023】上記方法によって、アモルファス状態の珪素膜を500〜5000Å、本実施例では1000Åの厚さに成膜した。 [0023] By the above method, the silicon film in an amorphous state 500 to 5000 Å, was deposited to a thickness of 1000Å in the present embodiment.

【0024】その後、図7(B)に示すように、フォトレジスト53をマスクP1を用いてソース・ドレイン領域のみ開孔したパターンを形成した。 [0024] Thereafter, as shown in FIG. 7 (B), to form an opening pattern only the source and drain regions using a photoresist 53 mask P1. その上に、プラズマCVD法によりn型の活性層となる珪素膜54を作製した。 Thereon, to prepare a silicon film 54 serving as the n-type active layer by a plasma CVD method. 成膜温度は250℃〜350℃で行い本実施例では320℃とし、モノシラン(SiH 4 )とモノシランベースのフォスフィン(PH 3 ) 3%濃度のものを用いた。 Deposition temperature was 320 ° C. In the present embodiment carried out at 250 ° C. to 350 ° C., used was a monosilane (SiH 4) and monosilane based phosphine (PH 3) 3% concentration. これらをPCVD装置内5Paの圧力でに導入し、13.56 These were introduced into a pressure of PCVD apparatus 5 Pa, 13.56
MHzの高周波電力を加えて成膜した。 It was formed by adding MHz high frequency power. この際、高周波電力は0.05〜0.20W/cm 2が適当であり、本実施例では0.120W/cm 2を用いた。 At this time, the high-frequency power is suitably 0.05~0.20W / cm 2, in this embodiment using 0.120W / cm 2.

【0025】この方法によって出来上がったn型シリコン層の比導電率は2×10 -1 〔Ωcm -1 〕程度となった。 The specific conductivity of the n-type silicon layer finished by this method became 2 × 10 -1 [[Omega] cm -1] degree. 膜厚は50Åとした。 The film thickness was 50Å. その後リフトオフ法を用いて、レジスト53を除去し、ソース・ドレイン領域5 Then using a lift-off method, the resist 53 is removed, the source and drain regions 5
5、56を形成した。 5,56 was formed.

【0026】同様のプロセスを用いて、p型の活性層を形成した。 [0026] Using a similar process, to form a p-type active layer. その際の導入ガスは、モノシラン(SiH 4 )とモノシランベースのジボラン(B 2 H 6 )5%濃度のものを用いた。 Introducing gas at that time was used as monosilane (SiH 4) and monosilane based diborane (B 2 H 6) 5% concentration. これらをPCVD装置内に4Paの圧力でに導入し、13.56MHzの高周波電力を加えて成膜した。 These were introduced into a pressure of 4Pa in PCVD apparatus, it was formed by adding 13.56MHz high frequency power.
この際、高周波電力は0.05〜0.20W/cm 2が適当であり、本実施例では0.120W/cm 2を用いた。 At this time, the high-frequency power is suitably 0.05~0.20W / cm 2, in this embodiment using 0.120W / cm 2. この方法によって出来上がったp型シリコン層の比導電率は5×10 -2 〔Ωcm -1 〕程度となった。 Specific conductivity of p-type silicon layer finished by this method became 5 × 10 -2 [[Omega] cm -1] degree. 膜厚は50Åとした。 The film thickness was 50Å. その後N型領域と同様にリフトオフ法を用いて、ソース・ドレイン領域59、60を形成した。 Using a lift-off method in the same manner followed N-type region to form the source and drain regions 59 and 60.
その後、マスクP3を用いて珪素膜52をエッチング除去し、Nチャネル型薄膜トランジスタ用アイランド領域63とPチャネル型薄膜トランジスタ用アイランド領域64を形成した。 Thereafter, the silicon film 52 by using a mask P3 is removed by etching, to form the N-channel thin film transistor for the island region 63 and the P-channel type TFT for the island region 64.

【0027】その後XeClエキシマレーザーを用いて、ソース・ドレイン・チャネル領域をレーザーアニールすると同時に、活性層にレーザードーピングを行なった。 [0027] Then using the XeCl excimer laser, and at the same time laser annealing the source, drain and channel regions were subjected to laser doping to the active layer. この時のレーザーエネルギーは、閾値エネルギーが130mJ/cm 2で、膜厚全体が溶融するには220 Laser energy at this time, the threshold energy of 130 mJ / cm 2, the overall film thickness is melted 220
mJ/cm 2が必要となる。 mJ / cm 2 is required. しかし、最初から220m However, 220m from the beginning
J/cm 2以上のエネルギーを照射すると、膜中に含まれる水素が急激に放出されるために、膜の破壊が起きる。 Upon irradiation with J / cm 2 or more energy, because the hydrogen contained in the film is rapidly released, destruction of the membrane occurs. そのために低エネルギーで最初に水素を追い出した後に溶融させる必要がある。 It is necessary to melt after first expelling hydrogen at low energy for its. 本実施例では最初150m The first 150m in the present embodiment,
J/cm 2で水素の追い出しを行なった後、230mJ After performing the flush hydrogen J / cm 2, 230mJ
/cm 2で結晶化をおこなった。 It was subjected to crystallization at / cm 2.

【0028】アニ−ルにより、珪素膜はアモルファス構造から秩序性の高い状態に移り、一部は結晶状態を呈する。 The annealing - by Le, the silicon film moves in a high state of orderliness amorphous structure, part exhibits a crystalline state. 特にシリコンの成膜後の状態で比較的秩序性の高い領域は特に結晶化をして結晶状態となろうとする。 Particularly higher ordered regions in the state after deposition of the silicon is to become a particular crystalline state by crystallization. しかしこれらの領域間に存在する珪素により互いの結合がなされるため、珪素同志は互いにひっぱりあう。 However, since the mutual coupling is made of silicon that exists between these regions, silicon comrades mutual pulling each other. レ−ザラマン分光により測定すると単結晶の珪素のピ−ク522 Les - as measured by Zaraman spectroscopy silicon single crystal peak - click 522
cm -1より低周波側にシフトしたピ−クが観察される。 peak was shifted from the low frequency side cm -1 - click is observed. それの見掛け上の粒径は半値巾から計算すると、50〜5 When it apparent particle size calculated from the half value width, 50-5
00Åとなっているが、実際はこの結晶性の高い領域は多数あってクラスタ構造を有し、各クラスタ間は互いに珪素同志で結合(アンカリング) がされた構造の被膜を形成させることができた。 Although a Å, actually has a cluster structure there many regions with high The crystallinity between each cluster was able to form a structure of a film which is binding in silicon comrades each other (anchoring) .

【0029】結果として、被膜は実質的にグレインバウンダリ(以下GBという)がないといってもよい状態を呈する。 [0029] As a result, the coating is substantially (hereinafter referred to as GB) grain boundary exhibits a good condition to say that there is not. キャリアは各クラスタ間をアンカリングされた個所を通じ互いに容易に移動し得るため、いわゆるGBの明確に存在する多結晶珪素よりも高いキャリア移動度となる。 Because the carrier is capable of moving together easily through the points that have been anchored between each cluster, a higher carrier mobility than the polycrystalline silicon present clearly called GB. 即ちホ−ル移動度(μh)=10〜200cm 2 That Ho - Le mobility (μh) = 10~200cm 2 /
VSec、電子移動度(μe )=15〜300cm 2 /V VSec, electron mobility (μe) = 15~300cm 2 / V
Secが得られる。 Sec can be obtained.

【0030】この上に酸化珪素膜をゲイト絶縁膜として500〜2000Å例えば1000Åの厚さに形成した。 [0030] was formed to a thickness of 500~2000Å example 1000Å silicon oxide film as a gate insulating film thereon. これはブロッキング層としての酸化珪素膜の作製と同一条件とした。 It was prepared under the same conditions of the silicon oxide film as a blocking layer. この成膜中に弗素を少量添加し、ナトリウムイオンの固定化をさせてもよい。 The small amount of fluorine during film formation, may be immobilized in sodium ions.

【0031】この後、この上側にリンが1〜5×10 21 cm [0031] Then, phosphorus in this upper 1 to 5 × 10 21 cm
-3の濃度に入ったシリコン膜またはこのシリコン膜とその上にモリブデン(Mo)、タングステン(W),MoSi 2または Molybdenum (Mo) -3 silicon film or a silicon film entered the concentration and thereon, a tungsten (W), MoSi 2 or
WSi 2との多層膜を形成した。 To form a multilayer film of WSi 2. これを第4のフォトマスクP4にてパタ−ニングして図7(E)を得た。 Pattern this in the fourth photomask P4 - give training with Fig 7 an (E). NTFT NTFT
用のゲイト電極66、PTFT用のゲイト電極67を形成した。 Gate electrodes 66 of the use, to form a gate electrode 67 for PTFT. 例えばチャネル長7μm、ゲイト電極としてリンド−プ珪素を0.2μm、その上にモリブデンを0. For example channel length 7 [mu] m, Lind as a gate electrode - 0.2 [mu] m to up silicon, molybdenum thereon 0.
3μmの厚さに形成した。 It was formed to a thickness of 3 [mu] m.

【0032】また、ゲート電極材料としてアルミニウム(Al)を用いた場合、これを第4のフォトマスク69にてパタ−ニング後、その表面を陽極酸化することで、セルファライン工法が適用可能なため、ソース・ドレインのコンタクトホールをよりゲートに近い位置に形成することが出来るため、移動度、スレッシュホールド電圧の低減からさらにTFTの特性を上げることができる。 Further, when using aluminum (Al) as the gate electrode material, which pattern in the fourth photomask 69 - after training, that the surface to anodic oxidation, because self-alignment method is applicable , since it is possible to form the contact hole of the source and drain in a position closer to the gate, it is possible to improve the characteristics of mobility, further TFT from a reduction in the threshold voltage.

【0033】かくすると、400℃以上にすべての工程で温度を加えることがなくC/TFTを作ることができる。 [0033] Upon Thus, it is possible to make C / TFT without the addition of temperature in all steps above 400 ° C.. そのため、基板材料として、石英等の高価な基板を用いなくてもよく、本発明の大画面の液晶表示装置にきわめて適したプロセスであるといえる。 Therefore, as a substrate material may not use an expensive substrate such as quartz, it said to be very suitable process in large-screen liquid crystal display device of the present invention.

【0034】図8(A)において、層間絶縁物68を前記したスパッタ法により酸化珪素膜の形成として行った。 [0034] In FIG. 8 (A), the was performed as formation of a silicon oxide film by a sputtering method with the interlayer insulator 68. この酸化珪素膜の形成はLPCVD法、光CVD The formation of the silicon oxide film LPCVD method, a photo CVD
法、常圧CVD法を用いてもよい。 Law, may be used atmospheric pressure CVD method. 例えば0.2〜0. For example, 0.2 to 0.
6μmの厚さに形成し、その後、第5のフォトマスクP Formed to a thickness of 6 [mu] m, then a fifth photomask P
5を用いて電極用の窓79を形成した。 5 to form a window 79 for the electrode used. その後、さらに、これら全体にアルミニウムを0.3μmの厚みにスパッタ法により形成し第6のフォトマスクP6を用いてリ−ド74およびコンタクト73、75を作製した後、 Then, further, Li using a sixth photomask P6 of formed by sputtering aluminum to a thickness of 0.3μm on the entire these - after producing the de 74 and contacts 73 and 75,
表面を平坦化用有機樹脂77例えば透光性ポリイミド樹脂を塗布形成し、再度の電極穴あけを第7のフォトマスクP7にて行った。 Surface planarization organic resin 77 for example translucent polyimide resin is formed by coating was subjected to electrodes drilling again in a seventh photomask P7. さらに、これら全体にITO(インジウム酸化錫)を0.1μmの厚みにスパッタ法により形成し第8のフォトマスクP8を用いて画素電極71を形成した。 Furthermore, to form the pixel electrode 71 by using a photomask P8 eighth formed by sputtering ITO (the indium tin oxide) in a thickness of 0.1μm on the entire thereof. このITOは室温〜150℃で成膜し、20 The ITO is deposited at room temperature to 150 DEG ° C., 20
0〜400℃の酸素または大気中のアニ−ルにより成就した。 0 to 400 ° C. oxygen or annealing in the atmosphere - was fulfilled by Le.

【0035】得られたTFTの電気的な特性はPTFT The electrical properties of the resulting TFT is PTFT
で移動度は40(cm 2 /Vs)、Vthは−5.9(V)で、 In mobility 40 (cm 2 / Vs), Vth is -5.9 (V),
NTFTで移動度は80(cm 2 /Vs)、Vthは5.0 Mobility NTFT is 80 (cm 2 / Vs), Vth is 5.0
(V)であった。 Was (V).

【0036】上記の様な方法に従って作製された液晶電気光学装置用の一方の基板を得ることが出来た。 [0036] it was possible to obtain one substrate for a liquid crystal electro-optical device manufactured according to a method as described above.

【0037】この液晶表示装置の電極等の配置の様子を図6に示している。 [0037] shows how the arrangement of the electrodes or the like of the liquid crystal display device in FIG. Nチャネル型薄膜トランジスタとP N-channel thin film transistor and the P
チャネル型薄膜トランジスタとを第1の信号線3と第2 A channel thin film transistor and the first signal line 3 and the second
の信号線4のとの交差部に設けられている。 Provided at the intersection of the signal line 4 Noto. このようなC/TFTを用いたマトリクス構成を有せしめた。 Such was allowed have a matrix structure with C / TFT. NT NT
FT13は、ドレイン10の入力端のコンタクトを介し第2の信号線4に連結され、ゲイト9は第1の信号線3 FT13 is connected to the second signal line 4 via a contact of the input terminals of the drain 10, gate 9 first signal line 3
に連結されている。 It is connected to. ソ−ス12の出力端はコンタクトを介して画素の電極17に連結している。 Seo - output terminal of the scan 12 is connected to the electrode 17 of the pixel via a contact.

【0038】他方、PTFT22はドレイン20の入力端がコンタクトを介して第2の信号線4に連結され、ゲイト21は信号線3に、ソ−ス18の出力端はコンタクトを介してNTFTと同様に画素電極17に連結している。 [0038] On the other hand, PTFT22 the input end of the drain 20 is connected to the second signal line 4 via a contact, the gate 21 is a signal line 3, source - the output terminal of the scan 18 is similar to the NTFT through the contact It is connected to the pixel electrode 17. かかる構造を左右、上下に繰り返すことにより、6 Such structure left by repeating up and down, 6
40×480、1280×960といった大画素の液晶表示装置とすることができる。 It can be a large pixel liquid crystal display device of such 40 × 480,1280 × 960. 本実施例では1920× 1920 × in this embodiment
400とした。 It was 400. この様にして第1の基板を得た。 In this way it was obtained the first substrate.

【0039】他方の基板の作製方法を図13に示す。 [0039] The manufacturing method of the other substrate 13. ガラス基板上にポリイミドに黒色顔料を混合したポリイミド樹脂をスピンコート法を用いて1μmの厚みに成膜し、第9のフォトマスクP9を用いてブラックストライプ81を作製した。 The polyimide resin mixed with a black pigment in a polyimide on a glass substrate to form a film with a thickness of 1μm by using the spin coating method to prepare a black stripe 81 by using a photomask P9 ninth. その後、赤色顔料を混合したポリイミド樹脂をスピンコート法を用いて1μmの厚みに成膜し、第10のフォトマスクP10を用いて赤色フィルター83を作製した。 Thereafter, a polyimide resin mixed with red pigment was deposited to a thickness of 1μm by using the spin coating method to prepare a red filter 83 using a tenth photomask P10 of. 同様にしてマスクP11、P12を使用し、緑色フィルター85および青色フィルター86 Using a mask P11, P12 in the same manner, a green filter 85 and blue filter 86
を作製した。 It was produced. これらの作製中各フィルターは350℃にて窒素中で60分の焼成を行なった。 Each of these prepared filter was subjected to baking for 60 minutes in nitrogen at 350 ° C.. その後、やはりスピンコート法を用いて、レベリング層89を透明ポリイミドを用いて制作した。 Then, still using the spin coating method, it was produced by using a transparent polyimide a leveling layer 89.

【0040】その後、これら全体にITO(インジューム酸化錫)を0.1μmの厚みにスパッタ法により形成し第5のフォトマスク91を用いて共通電極90を形成した。 [0040] Thereafter, to form the common electrode 90 using a fifth photomask 91 is formed by sputtering an ITO (indium tin oxide) in a thickness of 0.1μm on the entire thereof. このITOは室温〜150℃で成膜し、200〜 The ITO is deposited at room temperature to 150 DEG ° C., 200 to
300℃の酸素または大気中のアニ−ルにより成就し、 Of 300 ° C. of oxygen or atmospheric annealing - fulfilled by Le,
第2の基板を得た。 To obtain a second substrate.

【0041】前記基板上に、オフセット法を用いて、ポリイミド前駆体を印刷し、非酸化性雰囲気たとえば窒素中にて350℃1時間焼成を行った。 [0041] on the substrate, using the offset method, a polyimide precursor was printed, and baking was carried out 350 ° C. 1 hour in a non-oxidizing atmosphere for example in nitrogen. その後、公知のラビング法を用いて、ポリイミド表面を改質し、少なくとも初期において、液晶分子を一定方向に配向させる手段を設けた。 Then, using a known rubbing method, modify the polyimide surface, it is provided with means for orienting at least initially, the liquid crystal molecules in a certain direction.

【0042】その後、前記第一の基板と第二の基板によって、ネマチック液晶組成物を挟持し、周囲をエポキシ性接着剤にて固定した。 [0042] Then, by the first substrate and the second substrate, and sandwiching a nematic liquid crystal composition was fixed around with an epoxy adhesive. 基板上のリードにTAB形状の駆動ICと共通信号、電位配線を有するPCBを接続し、外側に偏光板を貼り、透過型の液晶電気光学装置を得た。 Driving IC and a common signal TAB shaped leads on the substrate, and connecting the PCB having a potential wiring, bonding the polarizing plates on the outside, to obtain a transmission type liquid crystal electro-optical device.

【0043】図9および図10に本実施例による電気光学装置の概略構造図を示す。 [0043] This embodiment is shown in FIG. 9 and FIG. 10 shows a schematic structural view of an electro-optical device according to. 前記の工程にて得た液晶パネル220を冷陰極管を3本配置した後部照明装置22 Rear lighting device 22 and the liquid crystal panel 220 obtained in said step are arranged three cold cathode tubes
1と組み合わせて設置を行った。 The installation was carried out in combination with one. その後、テレビ電波を受信するチューナー223を接続し、電気光学装置として完成させた。 Then, connect the tuner 223 for receiving TV radio waves, and completed as an electro-optical device. 従来のCRT方式の電気光学装置と比べて、平面形状の装置となったために、壁等に設置することも出来る様になった。 Compared with the electro-optical device of the conventional CRT type, in order to become a unit for a planar shape, it came to can also be installed in a wall or the like.

【0044】次に本発明を完結させるための、液晶電気光学装置の周辺回路の説明を図11を用いて加える。 [0044] in order to then complete the present invention is added to the description of the peripheral circuits of the liquid crystal electro-optical device with reference to FIG.

【0045】液晶電気光学装置のマトリクス回路に接続された情報信号側配線350、351に駆動回路352 The drive to the liquid crystal electro-optical device connected to the information signal side wiring to a matrix circuit of the 350, 351 circuit 352
を接続した構成を取っている。 We are taking the configuration of connecting the. 駆動回路352は駆動周波数系で分割すると2つの部分よりなっている。 Driving circuit 352 is made of two parts when divided by the drive frequency system. 1つは従来の駆動方式と同様のデーターラッチ回路系353、 One conventional driving method similar to data latch circuit system 353,
これはデーター356を順に転送するための基本クロックCLK355が主な構成であり、1ビット〜12ビット並列処理がおこなわれている。 This basic clock CLK355 for transferring data 356 in the order is the main structure, 1-bit to 12-bit parallel processing is performed. 他の1つは本発明による構成部分で、階調表示に必要な分割の割合に応じたクロック357とフリップフロップ回路358、カウンター360よりなっている。 The other is with components according to the present invention, the clock 357 and the flip-flop circuit 358 in accordance with the required ratio of the divided gray scale display, which is from the counter 360. データーラッチ系353より送られた階調表示データーに応じたバイポーラパルス発生タイミングをカウンター360で作っている。 The bipolar pulse generation timing corresponding to the gradation display data sent from the data latch system 353 is making the counter 360. さらに、ラッチ回路の出口とデーターライン間361にΔt Furthermore, Delta] t the outlet and data lines between 361 latch circuit
→sinθ変換のROMテーブルを使用すると階調表示データーがさらに細かく制御しやすくなることがわかった。 → gradation display data is found to be more finely controlled easily by using the ROM table of sinθ conversion.

【0046】本発明で特徴としているところは、まさにこれらの部分であり、駆動周波数を2種類とることによって、画面書換えのフレーム数を変化させることなく、 [0046] where is characterized in the present invention is exactly a these parts, by taking two types of drive frequency, without changing the number of frames screen rewriting,
明快なデジタル階調表示が可能になっていることにある。 In the clear digital gradation display is enabled. フレーム数の低下に伴うフリッカーの発生等が回避できるものである。 In which occurrence of flicker due to reduction of the number of frames can be avoided.

【0047】かたや走査側の信号線363、362に接続された駆動回路364は、正弦波発振回路365より伝達した正弦波をクロックCLK367のフリップフロップ回路366で制御し、選択信号を加える。 [0047] Kataya driving circuit 364 connected to the scanning side of the signal line 363,362 is, the sine wave transmitted from the sine wave oscillator 365 is controlled by a flip-flop circuit 366 of the clock CLK367, adding the selection signal.

【0048】このようにして、走査線側の正弦波を情報線側のバイポーラパルスによって、切り取るタイミングをデジタル的に電圧制御することで、階調表示を可能にしている。 [0048] In this way, the bipolar pulse of a sine wave of the scanning line side information line side, the timing of crop by digitally voltage control, and enables gray scale display.

【0049】例えば1920×400ドットの768, [0049] For example, 1920 × 400 dot 768,
000組のTFTを300mm角に作成した液晶電気光学装置に対し通常のアナログ的な階調表示を行った場合、TFTの特性ばらつきが約±10%存在するために、16階調表示が限界であった。 If the 000 sets of TFT by usual analog gradation display to the liquid crystal electro-optical device created 300mm square, to dispersion in the TFT characteristics exists about ± 10%, 16 gray scale display by limiting there were. しかしながら、本発明によるデジタル階調表示をおこなった場合、TFT素子の特性ばらつきの影響を受けにくいために、64階調表示まで可能になりカラー表示では262,144色の多彩であり微妙な色彩の表示が実現できている。 However, when subjected to digital gray scale display according to the present invention, the TFT element in order to hardly affected by the characteristic variations, colorful and subtle colors 262,144 colors is possible now color display to 64-gradation display display is realized.

【0050】『実施例2』本実施例では、対角1インチを有する液晶電気光学装置を用いた、ビデオカメラ用ビューファインダーを作製し、本発明を実施したので説明を加える。 [0050] In "Example 2" This example, using a liquid crystal electro-optical device having a diagonal one inch to produce a viewfinder for a video camera, it is added so the description of the present invention was performed.

【0051】本実施例では、画素数が387×128の構成にして、低温プロセスによる高移動度TFTを用いた素子を形成し、ビューファインダーを構成した。 [0051] In this embodiment, in the configuration of the number of pixels is 387 × 128, forming a device using the high mobility TFT by low-temperature process, to constitute a viewfinder. 本実施例で使用する液晶表示装置の基板上のアクティブ素子の配置の様子を図14に示し図14のA−A'断面およびB−B'断面を示す作製プロセスを図15に描く。 The fabrication process showing the A-A 'cross section and the cross section B-B' of shows Figure 14 how the arrangement of the active element 14 of the substrate of the liquid crystal display apparatus used in the present embodiment depicted in FIG. 15. 図15(A)において、安価な、700℃以下、例えば約600℃の熱処理に耐え得るガラス50上にマグネトロンRF(高周波) スパッタ法を用いてブロッキング層5 In FIG. 15 (A), inexpensive, 700 ° C. or less, the blocking layer 5 using a magnetron RF (radio frequency) sputtering method on the glass 50 capable of withstanding the heat treatment, for example, about 600 ° C.
1としての酸化珪素膜を1000〜3000Åの厚さに作製する。 Preparing a silicon oxide film as 1 to a thickness of 1000 to 3000 .ANG. プロセス条件は酸素100%雰囲気、成膜温度15℃、出力400〜800W、圧力0.5Paとした。 The process conditions were 100% oxygen atmosphere, a film formation temperature 15 ° C., the output 400~800W, pressure 0.5 Pa. タ−ゲットに石英または単結晶シリコンを用いた成膜速度は30〜100Å/分であった。 Data - deposition rate with a quartz or single-crystal silicon target was 30~100A / min.

【0052】この上にシリコン膜をLPCVD(減圧気相)法、スパッタ法またはプラズマCVD法により形成した。 [0052] forming a silicon film on the LPCVD (low pressure chemical vapor) method, a sputtering method or a plasma CVD method. 減圧気相法で形成する場合、結晶化温度よりも1 When forming a reduced pressure vapor phase method, than the crystallization temperature 1
00〜200℃低い450〜550℃、例えば530℃ From 00 to 200 ° C. lower 450 to 550 ° C., for example 530 ° C.
でジシラン(Si 2 H 6 ) またはトリシラン(Si 3 H 8 ) をCVD CVD and in disilane (Si 2 H 6) or trisilane (Si 3 H 8)
装置に供給して成膜した。 It was formed and supplied to the device. 反応炉内圧力は30〜300 Reactor pressure is 30 to 300
Paとした。 Was Pa. 成膜速度は50〜250Å/ 分であった。 The deposition rate was 50~250Å / min.
PTFTとNTFTとのスレッシュホ−ルド電圧(Vt Suresshuho of the PTFT and NTFT - field voltage (Vt
h)に概略同一に制御するため、ホウ素をジボランを用いて1×10 15 〜1×10 18 cm -3の濃度として成膜中に添加してもよい。 To control the outline identical to h), boron may be added during deposition as the concentration of 1 × 10 15 ~1 × 10 18 cm -3 with diborane.

【0053】スパッタ法で行う場合、スパッタ前の背圧を1×10 -5 Pa以下とし、単結晶シリコンをタ−ゲットとして、アルゴンに水素を20〜80%混入した雰囲気で行った。 [0053] When performing the sputtering method, the back pressure of the pre-sputtered with 1 × 10 -5 Pa or less a single crystal silicon data - as target was carried out in an atmosphere mixed with hydrogen in argon 20-80%. 例えばアルゴン20%、水素80%とした。 For example, argon 20% was 80% hydrogen.
成膜温度は150℃、周波数は13.56MHz、スパッタ出力は400〜800W、圧力は0.5Paであった。 The film forming temperature is 0.99 ° C., frequency 13.56 MHz, sputtering output 400~800W, pressure was 0.5 Pa.

【0054】プラズマCVD法により珪素膜を作製する場合、温度は例えば300℃とし、モノシラン(SiH 4 )またはジシラン(Si 2 H 6 ) を用いた。 [0054] When fabricating a silicon film by plasma CVD, the temperature is, for example, 300 ° C., using monosilane (SiH 4) or disilane (Si 2 H 6). これらをPCVD装置内に導入し、13.56MHzの高周波電力を加えて成膜した。 These were introduced into the PCVD apparatus, was formed by adding 13.56MHz high frequency power.

【0055】これらの方法によって形成された被膜は、 [0055] formed by these methods coatings,
酸素が5×10 21 cm -3以下であることが好ましい。 It is preferred oxygen is 5 × 10 21 cm -3 or less. この酸素濃度が高いと、結晶化させにくく、熱アニ−ル温度を高くまたは熱アニ−ル時間を長くしなければならない。 When the oxygen concentration is high, difficult to crystallize, heat annealing - Le temperatures higher or thermal annealing - it must be lengthened Le time.
また少なすぎると、バックライトによりオフ状態のリ− When the addition is too small, the backlight of the off-state Li -
ク電流が増加してしまう。 Leakage current is increased. そのため4×10 19 〜4×10 21 Therefore 4 × 10 19 ~4 × 10 21
cm -3の範囲とした。 It was in the range of cm -3. 水素は4×10 20 cm -3であり、珪素4 Hydrogen is a 4 × 10 20 cm -3, silicon 4
×10 22 cm -3として比較すると1原子%であった。 Compared as × 10 22 cm -3 was 1 atomic%.

【0056】上記方法によって、アモルファス状態の珪素膜を500〜5000Å、例えば1500Åの厚さに作製の後、450〜700℃の温度にて12〜70時間非酸化物雰囲気にて中温の加熱処理、例えば水素雰囲気下にて600℃の温度で保持した。 [0056] By the above method, 500 to 5000 Å silicon film in an amorphous state, after making a thickness of, for example, 1500 Å, the heat treatment of the intermediate temperature at 12-70 hours non-oxide atmosphere at a temperature of 450-700 ° C., for example it was maintained at a temperature of 600 ° C. under a hydrogen atmosphere. 珪素膜の下の基板表面にアモルファス構造の酸化珪素膜が形成されているため、この熱処理で特定の核が存在せず、全体が均一に加熱アニ−ルされる。 Since the silicon oxide film in an amorphous structure is formed on the substrate surface under the silicon film, there is no particular nuclei this heat treatment, the whole is uniformly heated annealing - is Le. 即ち、成膜時はアモルファス構造を有し、また水素は単に混入しているのみである。 That is, during the film formation has an amorphous structure, also hydrogen is merely are mixed.

【0057】アニ−ルにより、珪素膜はアモルファス構造から秩序性の高い状態に移り、一部は結晶状態を呈する。 [0057] annealing - by Le, the silicon film moves in a high state of orderliness amorphous structure, part exhibits a crystalline state. 特にシリコンの成膜後の状態で比較的秩序性の高い領域は特に結晶化をして結晶状態となろうとする。 Particularly higher ordered regions in the state after deposition of the silicon is to become a particular crystalline state by crystallization. しかしこれらの領域間に存在する珪素により互いの結合がなされるため、珪素同志は互いにひっぱりあう。 However, since the mutual coupling is made of silicon that exists between these regions, silicon comrades mutual pulling each other. レ−ザラマン分光により測定すると単結晶の珪素のピ−ク522 Les - as measured by Zaraman spectroscopy silicon single crystal peak - click 522
cm -1より低周波側にシフトしたピ−クが観察される。 peak was shifted from the low frequency side cm -1 - click is observed. それの見掛け上の粒径は半値巾から計算すると、50〜5 When it apparent particle size calculated from the half value width, 50-5
00Åとマイクロクリスタルのようになっているが、実際はこの結晶性の高い領域は多数あってクラスタ構造を有し、各クラスタ間は互いに珪素同志で結合(アンカリング) がされたセミアモルファス構造の被膜を形成させることができた。 00Å and has become as microcrystal, actually has a cluster structure there many regions with high The crystallinity between each cluster to each other coupled with silicon comrades (anchoring) coating has been semi-amorphous structure it was possible to form a.

【0058】結果として、被膜は実質的にグレインバウンダリ(以下GBという)がないといってもよい状態を呈する。 [0058] As a result, the coating is substantially (hereinafter referred to as GB) grain boundary exhibits a good condition to say that there is not. キャリアは各クラスタ間をアンカリングされた個所を通じ互いに容易に移動し得るため、いわゆるGBの明確に存在する多結晶珪素よりも高いキャリア移動度となる。 Because the carrier is capable of moving together easily through the points that have been anchored between each cluster, a higher carrier mobility than the polycrystalline silicon present clearly called GB. 即ちホ−ル移動度(μh)=10〜200cm 2 That Ho - Le mobility (μh) = 10~200cm 2 /
VSec、電子移動度(μe )=15〜300cm 2 /V VSec, electron mobility (μe) = 15~300cm 2 / V
Secが得られる。 Sec can be obtained.

【0059】他方、上記の如き中温でのアニ−ルではなく、900〜1200℃の高温アニ−ルにより被膜を多結晶化すると、核からの固相成長により被膜中の不純物の偏析がおきて、GBには酸素、炭素、窒素等の不純物が多くなり、結晶中の移動度は大きいが、GBでのバリア(障壁)を作ってそこでのキャリアの移動を阻害してしまう。 [0059] On the other hand, annealing of the above-mentioned intermediate temperature - rather than Le, high temperature annealing of 900 to 1200 ° C. - When polycrystalline coatings by Le, happening segregation of impurities in the film by solid phase growth from the nucleus , the GB oxygen, carbon, impurities are increased, such as nitrogen, the mobility in the crystal is large, thus inhibiting the movement of carriers therein to make the barrier (barrier) in GB. 結果として10cm 2 /Vsec以上の移動度がなかなか得られないのが実情である。 As a result 10 cm 2 / Vsec or more mobility is fact is not easily obtained. 即ち、本実施例ではかくの如き理由により、セミアモルファスまたはセミクリスタル構造を有するシリコン半導体を用いている。 That is, by such reasons thus in this embodiment uses a silicon semiconductor having a semi-amorphous or semi-crystal structure.

【0060】図15(A)において、珪素膜を第1のフォトマスクにてフォトエッチングを施し、NTFT用の領域13(チャネル巾20μm)を図面のA−A'断面側に、PTFT用の領域22をB−B'断面側に作製した。 [0060] In FIG. 15 (A), subjected to photo-etching silicon film at a first photomask, the A-A 'cross-sectional side region 13 (channel width 20 [mu] m) figures for NTFT, area for PTFT 22 was fabricated in cross section B-B 'side.

【0061】この上に酸化珪素膜をゲイト絶縁膜として500〜2000Å例えば1000Åの厚さに形成した。 [0061] was formed to a thickness of 500~2000Å example 1000Å silicon oxide film as a gate insulating film thereon. これはブロッキング層としての酸化珪素膜の作製と同一条件とした。 It was prepared under the same conditions of the silicon oxide film as a blocking layer. この成膜中に弗素を少量添加し、ナトリウムイオンの固定化をさせてもよい。 The small amount of fluorine during film formation, may be immobilized in sodium ions.

【0062】この後、この上側にリンが1〜5×10 21 cm [0062] Then, phosphorus in this upper 1 to 5 × 10 21 cm
-3の濃度に入ったシリコン膜またはこのシリコン膜とその上にモリブデン(Mo)、タングステン(W),MoSi 2または Molybdenum (Mo) -3 silicon film or a silicon film entered the concentration and thereon, a tungsten (W), MoSi 2 or
WSi 2との多層膜を形成した。 To form a multilayer film of WSi 2. これを第2のフォトマスクにてパタ−ニングして図15(B)を得た。 Pattern this in the second photomask - give training and Fig 15 a (B). NTFT NTFT
用のゲイト電極9、PTFT用のゲイト電極21を形成した。 Gate electrode 9 of the use, to form a gate electrode 21 for PTFT. 本実施例にでは、NTFT用チャネル長は10μ In the present embodiment, the channel length for NTFT is 10μ
m、PTFT用チャネル長は7μm、ゲイト電極としてリンド−プ珪素を0.2μm、その上にモリブデンを0.3μmの厚さに形成した。 m, the channel length for PTFT is 7 [mu] m, Lind as a gate electrode - was formed flop silicon 0.2 [mu] m, a thickness of 0.3μm molybdenum thereon. 図15(C)において、PTFT用のソ−ス18ドレイン20に対し、ホウ素を1〜5×10 15 cm -2のド−ズ量でイオン注入法により添加した。 In FIG. 15 (C), source for PTFT - to scan 18 drain 20, de of boron 1~5 × 10 15 cm -2 - was added by ion implantation in amount's. 次に図15(D)の如く、フォトレジスト61をフォトマスクを用いて形成した。 Then as shown in FIG. 15 (D), and the photoresist 61 is formed using a photomask. NTFT用のソ−ス10、ドレイン12としてリンを1〜5×10 Seo for NTFT - scan 10, 1 to 5 × 10 phosphorus as drain 12
15 cm -2のドーズ量でイオン注入法により添加した。 It was added by an ion implantation method at a dose of 15 cm -2.

【0063】また、ゲート電極材料としてアルミニウム(Al)を用いた場合、これを第2のフォトマスクにてパタ−ニング後、その表面を陽極酸化することで、セルファライン工法が適用可能なため、ソース・ドレインのコンタクトホールをよりゲートに近い位置に形成することが出来るため、移動度、スレッシュホールド電圧の低減からさらにTFTの特性を上げることができる。 [0063] In the case of using aluminum (Al) as the gate electrode material, pattern it in the second photomask - after training, that the surface to anodic oxidation, because self-alignment method is applicable, since it is possible to form the contact hole of the source and drain in a position closer to the gate, it is possible to improve the characteristics of mobility, further TFT from a reduction in the threshold voltage.

【0064】次に、600℃にて10〜50時間再び加熱アニ−ルを行った。 Next, heat annealing 10-50 hours again at 600 ° C. - was le. NTFTのソ−ス10、ドレイン12、PTFTのソ−ス18、ドレイン20を不純物を活性化してP + 、N +として作製した。 NTFT Seo - scan 10, a drain 12, PTFT Seo - scan 18, P + and the drain 20 to activate the impurities, were prepared as N +. またゲイト電極21、9下にはチャネル形成領域19、11がセミアモルファス半導体として形成されている。 Also on the lower gate electrode 21,9 channel forming region 19, 11 is formed as a semi-amorphous semiconductor.

【0065】かくすると、セルフアライン方式でありながらも、700℃以上にすべての工程で温度を加えることがなくC/TFTを作ることができる。 [0065] Upon Thus, while a self-alignment manner, it is possible to make C / TFT without the addition of temperature in all steps above 700 ° C.. そのため、基板材料として、石英等の高価な基板を用いなくてもよく、本発明の大画素の液晶表示装置にきわめて適したプロセスである。 Therefore, as a substrate material may not use an expensive substrate such as quartz, it is very suitable process in the liquid crystal display device having a large pixel of the present invention.

【0066】本実施例では熱アニ−ルは図15(A)、 [0066] Thermal annealing in this embodiment - le is FIG. 15 (A), the
(D)で2回行った。 2 times was carried out in (D). しかし図15(A)のアニ−ルは求める特性により省略し、双方を図15(D)のアニ− But Ani in FIG 15 (A) - Le is omitted due to the characteristics of obtaining, both FIG. 15 (D) Ani -
ルにより兼ね製造時間の短縮を図ってもよい。 May be shortened manufacturing time serves as the Le. 図15 Figure 15
(E)において、層間絶縁物65を前記したスパッタ法により酸化珪素膜の形成として行った。 In (E), it was performed as formation of a silicon oxide film by a sputtering method with the interlayer insulator 65. この酸化珪素膜の形成はLPCVD法、光CVD法、常圧CVD法を用いてもよい。 Formation LPCVD method of the silicon oxide film, a light CVD method, may be used atmospheric pressure CVD method. 例えば0.2〜0.6μmの厚さに形成し、その後、フォトマスクを用いて電極用の窓66を形成した。 For example, is formed to a thickness of 0.2 to 0.6 [mu] m, then, to form a window 66 for the electrode using a photo mask. さらに、図15(F)に示す如くこれら全体にアルミニウムをスパッタ法により形成し、リ−ド7 Furthermore, was formed by sputtering aluminum on the whole these as shown in FIG. 15 (F), Li - de 7
1、およびコンタクト72をフォトマスクを用いて作製した後、表面を平坦化用有機樹脂69例えば透光性ポリイミド樹脂を塗布形成し、再度の電極穴あけをフォトマスクにて行った。 1, and after preparing the contact 72 by using a photomask, a planarizing organic resin 69 for example translucent polyimide resin surface coating formed were electrodes drilling again in the photomask.

【0067】2つのTFTを相補型構成とし、かつその出力端を液晶装置の一方の画素の電極を透明電極としてそれに連結するため、スパッタ法によりITO(インジュ−ム・スズ酸化膜)を形成した。 [0067] Two TFT and complementary configuration, and for connecting thereto the output electrodes of one pixel of a liquid crystal device as a transparent electrode, ITO by sputtering - to form a (Inju-time tin oxide film) . それをフォトマスクによりエッチングし、電極17を構成させた。 It was etched by the photo mask was composed of the electrode 17. このI This I
TOは室温〜150℃で成膜し、200〜400℃の酸素または大気中のアニ−ルにより成就した。 TO is formed at room temperature to 150 DEG ° C., annealing of oxygen or atmospheric 200 to 400 ° C. - was fulfilled by Le. かくの如くにしてNTFT13とPTFT22と透明導電膜の電極17とを同一ガラス基板50上に作製した。 NTFT13 and PTFT22 and the electrode 17 of the transparent conductive film was prepared on the same glass substrate 50 in the as a nuclear. 得られたT The resulting T
FTの電気的な特性はPTFTで移動度は20(cm 2 /V Electrical properties mobility PTFT of FT is 20 (cm 2 / V
s)、Vthは−5.9(V)で、NTFTで移動度は4 s), Vth is -5.9 (V), the mobility in the NTFT 4
0(cm 2 /Vs)、Vthは5.0(V)であった。 0 (cm 2 / Vs), Vth was 5.0 (V).

【0068】上記の様な方法に従って液晶装置用の一方の基板を作製した。 [0068] was prepared one substrate for a liquid crystal device according to a method as described above. この液晶表示装置の電極等の配置の様子を図14に示している。 Shows how the arrangement of the electrodes or the like of the liquid crystal display device in FIG 14. NTFT13およびPTF NTFT13 and PTF
T22を第1の信号線3と第2の信号線4との交差部に設けた。 The T22 provided at the intersection between the first signal line 3 and the second signal line 4. このようなC/TFTを用いたマトリクス構成を有せしめた。 Such was allowed have a matrix structure with C / TFT. NTFT13は、ドレイン10の入力端のコンタクトを介し第2の信号線4に連結され、ゲイト9は多層配線形成がなされた信号線3に連結されている。 NTFT13 is connected to the second signal line 4 via a contact of the input terminals of the drain 10, gate 9 is connected to the signal line 3 to the multilayer wiring formed is made. ソ−ス12の出力端はコンタクトを介して画素の電極17に連結している。 Seo - output terminal of the scan 12 is connected to the electrode 17 of the pixel via a contact.

【0069】他方、PTFT22はドレイン20の入力端がコンタクトを介して第2の信号線4に連結され、ゲイト21は信号線3に、ソ−ス18の出力端はコンタクトを介してNTFTと同様に画素電極17に連結している。 [0069] On the other hand, PTFT22 the input end of the drain 20 is connected to the second signal line 4 via a contact, the gate 21 is a signal line 3, source - the output terminal of the scan 18 is similar to the NTFT through the contact It is connected to the pixel electrode 17. かかる構造を左右、上下に繰り返すことにより、本実施例は構成されている。 Such structure left by repeating up and down, this embodiment is constructed.

【0070】次に第二の基板として、青板ガラス上にスパッタ法を用いて、酸化珪素膜を2000Å積層した基板上に、やはり スパッタ法によりITO(インジュ− [0070] Next, as a second substrate, using a sputtering method on a blue plate glass, a silicon oxide film is 2000Å laminated substrate, also ITO by sputtering (Inju -
ム・スズ酸化膜)を形成した。 Arm-tin oxide film) was formed. このITOは室温〜15 The ITO is room temperature to 15
0℃で成膜し、200〜400℃の酸素または大気中のアニ−ルにより成就した。 Deposited at 0 ° C., annealing of oxygen or atmospheric 200 to 400 ° C. - was fulfilled by Le. また、この基板上に『実施例1』と同様の手法を用いたカラーフィルターを形成して、第二の基板とした。 Further, by forming a color filter using the same method as "Example 1" on the substrate, and a second substrate.

【0071】前記基板上に、オフセット法を用いて、ポリイミド前駆体を印刷し、非酸化性雰囲気たとえば窒素中にて350℃1時間焼成を行った。 [0071] on the substrate, using the offset method, a polyimide precursor was printed, and baking was carried out 350 ° C. 1 hour in a non-oxidizing atmosphere for example in nitrogen. その後、公知のラビング法を用いて、ポリイミド表面を改質し、少なくとも初期において、液晶分子を一定方向に配向させる手段を設けて第一および第二の基板とした。 Then, using a known rubbing method, modify the polyimide surface, at least initially, and the first and second substrate is provided with means for orienting the liquid crystal molecules in a certain direction.

【0072】その後、前記第一の基板と第二の基板によって、ネマチック液晶組成物を挟持し、周囲をエポキシ性接着剤にて固定した。 [0072] Then, by the first substrate and the second substrate, and sandwiching a nematic liquid crystal composition was fixed around with an epoxy adhesive. 基板上のリードはそのピッチが46μmと微細なため、COG法を用いて接続をおこなった。 Because the lead on the substrate that pitch and fine 46 [mu] m, was subjected to connection by a COG method. 本実施例ではICチップ上に設けた金バンプをエポキシ系の銀パラジウム樹脂で接続し、ICチップと基板間を固着と封止を目的としたエポキシ変成アクリル樹脂にて埋めて固定する方法を用いた。 In the present embodiment connects the gold bumps provided on an IC chip with an epoxy silver-palladium resin, use a method of fixing by filling with an epoxy-modified acrylic resin for the purpose of fixing and sealing between the IC chip and the substrate It had. その後、外側に偏光板を貼り、透過型の液晶表示装置を得た。 Thereafter, it adhered the polarizing plate on the outside, to obtain a transmission type liquid crystal display device.

【0073】図16に本実施例で用いた駆動波形を示す。 [0073] showing driving waveforms used in this embodiment in FIG. 16. 実施例1に用いた正弦波に代わりランプ波形を用いた。 It was used instead ramp waveform to a sine wave used in Example 1. ランプ波は構成が簡単なうえ、階調データーからΔ Lamp wave upon configuration is simple, from the gray scale data Δ
tへの変換が容易な点に長所を有する。 Conversion to t have the advantage in easiness.

【0074】図17に本実施例によるビューファインダーの構成図を示す。 [0074] shows a block diagram of a viewfinder according to the present embodiment in FIG. 17. 前記方法にて作製した液晶電気光学装置370と平面発光を有する冷陰極管371を用いた。 The cold cathode tube 371 having a liquid crystal electro-optical device 370 and the plane emission produced by said method was used.

【0075】例えば384×128ドットの49,15 [0075] For example, 384 × 128 dots 49,15
2組のTFTを50mm角(300mm角基板から36 From two sets of 50mm angle TFT (300mm angle substrate 36
枚の多面取り)に作成した液晶電気光学装置に対し通常のアナログ的な階調表示を行った場合、TFTの特性ばらつきが約±10%存在するために、16階調表示が限界であった。 Multi-surface) when performing normal analog gradation display to the liquid crystal electro-optical device created by the sheets, to dispersion in the TFT characteristics exists about ± 10%, 16 gradation display was limited . しかしながら、本発明によるデジタル階調表示をおこなった場合、TFT素子の特性ばらつきの影響を受けにくいために、128階調表示まで可能になりカラー表示では2,097,152色の多彩であり微妙な色彩の表示が実現できている。 However, when subjected to digital gray scale display according to the present invention, in order to hardly affected by the variation in characteristics of TFT devices, it is subtle and varied of 2,097,152 colors in a color display to allow up to 128 gray-scale display display of color is realized.

【0076】『実施例3』本実施例では、図18に示す様なプロジェクション型画像表示装置を作製したので説明を加える。 [0076] In "Example 3" This example is added and a description is therefore to produce a projection type image display apparatus as shown in FIG. 18.

【0077】本実施例では3枚の液晶電気光学装置20 [0077] The liquid crystal electro-optical device of the three in this embodiment 20
1を使用して、プロジェクション型画像表示装置用造映部を組み立てている。 Use 1, we are assembled forming movies unit for a projection-type image display apparatus. その一つ一つは640×480ドットの構成を有し、対角4インチの中に307,200 One One has the structure of 640 × 480 dots, 307,200 in diagonal 4 inches
画素を作製した。 To produce a pixel. 1画素当りの大きさは127μm角とした。 The size per pixel was 127μm square.

【0078】プロジェクション型画像表示装置の構成として、液晶電気光学装置201を光の3原色である赤・ [0078] as a projection type image display device, red, the three primary colors of light of the liquid crystal electro-optical device 201
緑・青色用に分割して設置しており、赤色フィルター2 It has been established by dividing it into the green, and blue, red filter 2
02、緑色フィルター203、青色フィルター204 02, a green filter 203, a blue filter 204
と、反射板205、プリズムミラー206、207と1 When the reflection plate 205, the prism mirror 206, 207 and 1
50Wのメタルハライド系光源208とフォーカス用光学系209より構成されている。 It is formed of a metal halide-based light source 208 and focusing optics 209 50 W.

【0079】本実施例の電気光学装置に用いた液晶電気光学装置の基板は、『実施例2』にて作製したものと同様の工程を用い、C/MOS構成のマトリクス回路を有する基板とした。 [0079] substrate of the liquid crystal electro-optical device using the electro-optical device of the present embodiment, using the same steps as those prepared in "Example 2", and a substrate having a matrix circuit of C / MOS structure .

【0080】図19に構造の概略を示す。 [0080] Figure 19 shows an outline of the structure. 該基板上21 The substrate on the 21
0に、フマル酸系高分子樹脂とネマチック液晶を65: 0, fumaric acid polymer resin and the nematic liquid crystal 65:
35の割合で共通溶媒であるキシレンに溶解させた混合物をダイキャスト法を用いて10μmの厚さに形成した。 The mixture was dissolved in xylene is a common solvent in a ratio of 35 using a die-casting method was formed to a thickness of 10 [mu] m. その後窒素雰囲気中120℃で180分で溶媒を取り除いて液晶分散層211を形成した。 To form a liquid crystal dispersion layer 211 by removing the solvent in the subsequent 180 minutes at 120 ° C. in a nitrogen atmosphere. この場合、大気圧よりも若干減圧にすると、タクトタイムの短縮がはかれることがわかった。 In this case, when the slightly reduced pressure lower than the atmospheric pressure, it was found that the shortening of the tact time can be reduced.

【0081】その後、スパッタ法によりITO(インジュ−ム・スズ酸化膜)を形成し、対向電極212を得た。 [0081] Thereafter, by sputtering ITO - form a (Inju-time tin oxide film), to obtain a counter electrode 212. このITOは室温〜150℃で成膜した。 The ITO was formed at room temperature to 150 DEG ° C.. その後印刷法を用いて、透光性のシリコン樹脂を30μmの厚みで塗布し、100℃で30分焼成し、液晶電気光学装置を得た。 With subsequent printing method, a light-transmitting silicone resin is applied at a thickness of 30 [mu] m, and baked 30 minutes at 100 ° C., to obtain a liquid crystal electro-optical device.

【0082】本実施例に用いた駆動用ICの機能構成を図20に示す。 [0082] The functional configuration of the drive IC used in this embodiment is shown in FIG. 20. 情報電極側の構成は『実施例1』と同様である。 Configuration of Information electrode side is the same as "Example 1". 走査側配線406、407に接続された駆動回路400は、ランプ波発振回路405より伝達したランプ波をクロックCLK408のフリップフロップ回路4 Connected to the scanning side wiring 406, 407 drive circuit 400, the flip-flop circuit of the clock CLK408 a ramp wave transmitted from the ramp wave oscillation circuit 405 4
03、404で制御し、選択信号を加える。 Controlled by 03,404, adding the selection signal.

【0083】このようにして、走査線側のランプ波を情報線側のバイポーラパルスによって、切り取るタイミングをデジタル的に電圧制御することで、階調表示を可能にしている。 [0083] In this way, the bipolar pulse of a ramp of the scan line side information line side, the timing of crop by digitally voltage control, and enables gray scale display.

【0084】例えば640×480ドットの307,2 [0084] For example, of 640 × 480 dots 307,2
00組のTFTを300mm角に作成した液晶電気光学装置に対し通常のアナログ的な階調表示を行った場合、 If the 00 sets of TFT by usual analog gradation display to the liquid crystal electro-optical device created 300mm square,
TFTの特性ばらつきが約±10%存在するために、1 For dispersion in the TFT characteristics exists about ± 10%, 1
6階調表示が限界であった。 6 gradation display was limited. しかしながら、本発明によるデジタル階調表示をおこなった場合、TFT素子の特性ばらつきの影響を受けにくいために、256階調表示まで可能になりカラー表示ではなんと16,777,2 However, when subjected to digital gray scale display according to the present invention, in order to not easily influenced by the characteristic variation of the TFT elements, what is the color display allows up to 256-gradation display 16,777,2
16色の多彩であり微妙な色彩の表示が実現できている。 Display of 16 colors of a wide variety of subtle colors are realized.

【0085】テレビ映像の様なソフトを映す場合、例えば同一色からなる『岩』でもその微細な窪み等にあたる光の加減から微妙に色合いが異なる。 [0085] In the case that reflects the soft, such as a television image, is subtly tint from, for example, made of the same color "rock" Even in that the degree of light corresponding to fine depressions such as different. 自然の色彩に近い表示を行おうとした場合、16階調では困難を要し、これらの微妙な窪みの表現には向かない。 If an attempt is made to display close to the natural color, it takes the difficult with 16 gray scale, is not suitable for the representation of these subtle depressions. 本発明による階調表示によって、これらの微細な色調の変化を付けることが可能になった。 The gradation display according to the present invention, it has become possible to give a change in these fine tone.

【0086】この液晶電気光学は、図18に示したフロント型のプロジェクションテレビだけでなく、リヤ型のプロジェクションテレビにも使用が出来る。 [0086] The liquid crystal electro-optics, as well as a front type of projection television shown in FIG. 18, can also be used in the rear type of projection television.

【0087】『実施例4』本実施例では、図21に示すような反射型の液晶分散型表示装置を用いて、携帯用コンピューター用電気光学装置を作製したので説明を加える。 [0087] In "Example 4" This example, using a reflection type liquid crystal dispersion type display device as shown in FIG. 21, it added and a description is therefore to produce a portable computer for an electro-optical device.

【0088】本実施例に使用した第一の基板は、『実施例1』と同一工程で作成した物を用いた。 [0088] The first substrate used in this example, used was prepared in the same process as "Example 1". 該基板上21 The substrate on the 21
0に、フマル酸系高分子樹脂と黒色色素を15%混合させたネマチック液晶を65:35の割合で共通溶媒であるキシレンに溶解させた混合物をダイキャスト法を用いて10μmの厚さに形成し、その後窒素雰囲気中120 0, a thickness of 10μm mixture to dissolve the nematic liquid crystal and the fumaric acid-based polymer resin and a black dye is mixed 15% in xylene is a common solvent in a ratio of 65:35 from a die casting and, 120 and then in a nitrogen atmosphere
℃で180分溶媒を取り除いて液晶分散層211を形成した。 ℃ by removing the 180 minutes solvent to form a liquid crystal dispersion layer 211.

【0089】ここで、黒色色素を用いたため、分散型液晶表示では困難であった平面ディスプレイも、光の散乱時(無電界時)に黒色がでて、透過時(電界印加時)に白色を表示出来、紙上に書いた文字のような表示が可能になっている。 [0089] Here, since using a black dye, distributed flat display is difficult in the liquid crystal display also, out is black when light scattering (when no electric field), the white in transmission (when an electric field is applied) You can display, the display is enabled, such as a letter written on paper.

【0090】またこの逆の構造として、黒色色素を混入せず、散乱時に白色を表現し、透過時に黒色を表現することも可能である。 [0090] As the structure of the inverse, not mixed with black pigment, the white was expressed during the scattering, it is also possible to express the black color in transmission. ただしこの際には、以下に示す裏面側を黒色にする必要がある。 However, in this case, it is necessary to black the back side shown below. これもまた紙上に書いた文字のような表示が可能になっている。 It also has become possible to display, such as a letter written on paper.

【0091】その後、スパッタ法によりITO(インジュ−ム・スズ酸化膜)を形成し、対向電極212を得た。 [0091] Thereafter, by sputtering ITO - form a (Inju-time tin oxide film), to obtain a counter electrode 212. このITOは室温〜150℃で成膜した。 The ITO was formed at room temperature to 150 DEG ° C.. その後印刷法を用いて、白色のシリコン樹脂を55μmの厚みで塗布し、100℃で90分焼成し、液晶電気光学装置を得た。 With subsequent printing method, a white silicone resin was coated in a thickness of 55 .mu.m, and baked 90 minutes at 100 ° C., to obtain a liquid crystal electro-optical device.

【0092】 [0092]

【発明の効果】本発明では、従来のアナログ方式の階調表示に対し、デジタル方式の階調表示を行うことを特徴としている。 In the present invention, with respect to gray scale display of a conventional analog method is characterized by performing the gradation display of the digital system. その効果として、例えば640×400ドットの画素数を有する液晶電気光学装置を想定したばあい、合計256,000個のTFTすべての特性をばらつき無く作製することは、非常に困難を有し、現実的には量産性、歩留りを考慮すると、16階調表示が限界と考えられているのに対し印加電圧レベルを明確にするために、アナログ値では無く、基準電圧値を信号としてコントローラー側から入力し、その基準信号をTFTに接続するタイミングをデジタル値で制御することによって、TFTに印加される電圧を制御することで、TFT As the effect, assuming a liquid crystal electro-optical device having a number of pixels, for example 640 × 400 dots, be produced without variation a total of 256K TFT all properties have a very hard, real specifically considering mass production, the yield is, in order to clarify the applied voltage level whereas 16 gradation display is believed to limit, rather than an analog value, input from the controller side reference voltage value as a signal and, by controlling the timing for connecting the reference signal to the TFT as a digital value, by controlling the voltage applied to the TFT, TFT
の特性ばらつきをカバーする方法を本発明ではとっている事を特徴としていることから、明快なデジタル階調表示が可能になっていることにある。 A method of covering a variation in characteristics because it is characterized in that taking the present invention lies in that it become possible to clear digital gradation display.

【0093】また、駆動周波数を2種類とることによって、画面書換えのフレーム数を変化させることなく、明快なデジタル階調表示が可能になっていることにある。 [0093] Further, by taking two types of drive frequency, without changing the number of frames the screen rewriting is to have enabled the clear digital gradation display.
フレーム数の低下に伴うフリッカーの発生等が回避できるものである。 In which occurrence of flicker due to reduction of the number of frames can be avoided.

【0094】例えば640×400ドットの256,0 [0094] For example, of 640 × 400 dots 256,0
00組のTFTを300mm角に作成した液晶電気光学装置に対し通常のアナログ的な階調表示を行った場合、 If the 00 sets of TFT by usual analog gradation display to the liquid crystal electro-optical device created 300mm square,
TFTの特性ばらつきが約±10%存在するために、1 For dispersion in the TFT characteristics exists about ± 10%, 1
6階調表示が限界であった。 6 gradation display was limited. しかしながら、本発明によるデジタル階調表示をおこなった場合、TFT素子の特性ばらつきの影響を受けにくいために、256階調表示まで可能になりカラー表示ではなんと16,777,2 However, when subjected to digital gray scale display according to the present invention, in order to not easily influenced by the characteristic variation of the TFT elements, what is the color display allows up to 256-gradation display 16,777,2
16色の多彩であり微妙な色彩の表示が実現できている。 Display of 16 colors of a wide variety of subtle colors are realized. テレビ映像の様なソフトを映す場合、例えば同一色からなる『岩』でもその微細な窪み等から微妙に色合いが異なる。 If you project the software, such as a television image, tint is different delicately from, for example, made of the same color, even "rock" the minute recess, and the like. 自然の色彩に近い表示を行おうとした場合、 If an attempt is made to display close to the natural color,
16階調では困難を要する。 16 require difficult in tone. 本発明による階調表示によって、これらの微細な色調の変化を付けることが可能になった。 The gradation display according to the present invention, it has become possible to give a change in these fine tone.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 本発明による駆動波形を示す。 1 shows a driving waveform according to the present invention.

【図2】 ネマチック液晶の電気光学特性を示す。 Figure 2 shows an electro-optical properties of nematic liquid crystal.

【図3】 ポリシリコンとアモルファスシリコンによるTFTの電流電圧特性を示す。 3 shows a current-voltage characteristic of the TFT of polysilicon and amorphous silicon.

【図4】 本発明によるマトリクス構成を示す。 [4] The present invention shows a matrix arrangement by.

【図5】 実施例によるマトリクス回路を示す。 5 shows a matrix circuit according to an embodiment.

【図6】 実施例による素子の平面構造を示す。 6 illustrates a planar structure of device according to an embodiment.

【図7】 実施例によるTFTのプロセスを示す。 7 shows a process of a TFT according to an embodiment.

【図8】 実施例によるTFTのプロセスを示す。 8 shows a process of a TFT according to an embodiment.

【図9】 実施例による液晶表示装置(テレビ)の構造を示す。 Figure 9 shows the structure of a liquid crystal display device (TV) according to an embodiment.

【図10】 実施例による液晶表示装置(テレビ)の構成を示す。 10 shows the configuration of a liquid crystal display device according to an embodiment (television).

【図11】実施例による駆動回路のシステム構成を示す。 11 shows a system configuration of a driving circuit according to an embodiment.

【図12】従来例によるフレーム階調表示を示す。 12 shows a frame gradation display according to the conventional example.

【図13】実施例によるカラーフィルターの工程を示す。 13 shows a process of a color filter according to an embodiment.

【図14】 実施例による素子の平面構造を示す。 14 shows a planar structure of device according to an embodiment.

【図15】実施例によるTFTのプロセスを示す。 15 shows a process of a TFT according to an embodiment.

【図16】本発明による他の駆動波形を示す。 It shows another driving waveform according to Figure 16 the present invention.

【図17】実施例によるビューファインダーの構造を示す。 Figure 17 shows the structure of a viewfinder according to an embodiment.

【図18】実施例によるフロント型プロジェクションテレビの構造を示す。 Figure 18 shows the structure of a front type projection television according to the embodiment.

【図19】実施例による液晶電気光学装置を示す。 Figure 19 shows a liquid crystal electro-optical device according to an embodiment.

【図20】実施例による駆動回路のシステム構成を示す。 20 shows a system configuration of a driving circuit according to an embodiment.

【図21】実施例による携帯型パソコンの構成を示す。 21 shows a configuration of a mobile type personal computer according to an embodiment.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 6識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/78 627F 627G ────────────────────────────────────────────────── ─── front page continued (51) Int.Cl. 6 identification symbol Agency Docket No. FI art display portion H01L 29/78 627F 627G

Claims (2)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 絶縁表面上に、チャネル領域を含む島状半導体層を形成する工程と、 前記島状半導体層上のソース・ドレイン領域を形成せんとする部分にN型もしくはP型の導電型を呈する半導体被膜を選択的に形成する工程と、 前記半導体被膜にレ─ザ─光を照射してソ─ス・ドレイン領域を形成する工程と、 前記島状半導体層の前記チャネル領域上にアルミニウムよりなるゲイト電極をゲイト絶縁膜を介して形成する工程と、 前記ゲイト絶縁膜とその上に形成されたゲイト電極を有する前記島状半導体層を覆って層間絶縁物を形成する工程と、 前記島状半導体層に設けられたソース・ドレイン領域の少なくともいずれか一方の上の層間絶縁物にコンタクトホールを形成する工程と、 前記島状半導体層に設けられた少なくともソースとド To 1. A dielectric surface, step a, N-type or P-type conductivity in a portion cent form the source and drain regions on the island-like semiconductor layer forming the island-shaped semiconductor layer including a channel region aluminum and selectively forming a semiconductor film, said forming a semiconductor film on Les ─ the ─ light by irradiating the source ─ scan and drain regions, on the channel region of the island-shaped semiconductor layer exhibiting forming an interlayer insulator covering and forming via a gate insulating film, the island-shaped semiconductor layer having the gate insulating film and a gate electrode formed thereon become more gate electrodes, the island forming a contact hole on at least one interlayer insulator over the source and drain regions provided in Jo semiconductor layer, at least the source and de provided in the island-shaped semiconductor layer レインのいずれか一方に接続された配線を形成する工程とにより、複数の薄膜トランジスタを形成し、前記薄膜トランジスタを覆って、平坦化用有機樹脂層を形成する工程と、 前記平坦化用有機樹脂層上に、前記薄膜トランジスタに接続する画素電極を形成する工程と、を有する半導体装置の作製方法。 By forming a wiring connected to one of a rain, to form a plurality of thin film transistors, over the thin film transistor, forming a flattening organic resin layer, the planarizing organic resin layer the method for manufacturing a semiconductor device having a step of forming a pixel electrode connected to the thin film transistor.
  2. 【請求項2】 前記平坦化用有機樹脂層は透光性を有するポリイミドよりなることを特徴とする請求項1記載の半導体装置の作製方法。 2. A method for manufacturing the planarizing organic resin layer semiconductor device according to claim 1, wherein a formed of polyimide having a light transmitting property.
JP13782597A 1997-05-12 1997-05-12 A method for manufacturing a semiconductor device Expired - Fee Related JP2869721B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13782597A JP2869721B2 (en) 1997-05-12 1997-05-12 A method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13782597A JP2869721B2 (en) 1997-05-12 1997-05-12 A method for manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
JPH1056182A true true JPH1056182A (en) 1998-02-24
JP2869721B2 JP2869721B2 (en) 1999-03-10

Family

ID=15207737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13782597A Expired - Fee Related JP2869721B2 (en) 1997-05-12 1997-05-12 A method for manufacturing a semiconductor device

Country Status (1)

Country Link
JP (1) JP2869721B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960786B2 (en) 2002-05-13 2005-11-01 Semiconductor Energy Laboratory Co., Ltd. Display device
US6992332B2 (en) 2002-05-15 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US7148510B2 (en) 2002-04-15 2006-12-12 Semiconductor Energy Laboratory Co. Ltd. Electronic apparatus having a protective circuit
US7242021B2 (en) 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
US8835271B2 (en) 2002-04-09 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US9366930B2 (en) 2002-05-17 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device with capacitor elements

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105727B2 (en) 2002-04-09 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US10083995B2 (en) 2002-04-09 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US9406806B2 (en) 2002-04-09 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US8946718B2 (en) 2002-04-09 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US9666614B2 (en) 2002-04-09 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US10050065B2 (en) 2002-04-09 2018-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
KR101021054B1 (en) 2002-04-09 2011-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and a semiconductor device
US8835271B2 (en) 2002-04-09 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US8946717B2 (en) 2002-04-09 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US7148510B2 (en) 2002-04-15 2006-12-12 Semiconductor Energy Laboratory Co. Ltd. Electronic apparatus having a protective circuit
US7242021B2 (en) 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
US6960786B2 (en) 2002-05-13 2005-11-01 Semiconductor Energy Laboratory Co., Ltd. Display device
US9165991B2 (en) 2002-05-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US9966390B2 (en) 2002-05-13 2018-05-08 Semicondutcor Energy Laboratory Co., LTD. Display device
US8927994B2 (en) 2002-05-13 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device
US9508756B2 (en) 2002-05-13 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Display device
US7554116B2 (en) 2002-05-13 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device
US7723179B2 (en) 2002-05-15 2010-05-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
US6992332B2 (en) 2002-05-15 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
US9366930B2 (en) 2002-05-17 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device with capacitor elements
US10133139B2 (en) 2002-05-17 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Display device

Also Published As

Publication number Publication date Type
JP2869721B2 (en) 1999-03-10 grant

Similar Documents

Publication Publication Date Title
US5550066A (en) Method of fabricating a TFT-EL pixel
US6262438B1 (en) Active matrix type display circuit and method of manufacturing the same
US6420988B1 (en) Digital analog converter and electronic device using the same
US5696011A (en) Method for forming an insulated gate field effect transistor
US5949107A (en) Semiconductor device and method of fabricating same
US6162654A (en) Display and method of producing the display
US6229531B1 (en) Active matrix display device
US6822261B2 (en) Semiconductor device and method for forming the same
US5642213A (en) Electro-optical device
US5849601A (en) Electro-optical device and method for manufacturing the same
US6175395B1 (en) Liquid crystal display device having light shielding layer forms over a TFT and form of an acrylic resin having carbon black particles with diameter of 1mm
US6147375A (en) Active matrix display device
US6713783B1 (en) Compensating electro-optical device including thin film transistors
US7098479B1 (en) Electro-optical device and method for manufacturing the same
US6765637B2 (en) Translucent reflection type electro-optic devices and methods for manufacturing the same
US5466617A (en) Manufacturing electronic devices comprising TFTs and MIMs
US20020097350A1 (en) Thin film transistors suitable for use in flat panel displays
US6808965B1 (en) Methodology for fabricating a thin film transistor, including an LDD region, from amorphous semiconductor film deposited at 530° C. or less using low pressure chemical vapor deposition
US5721601A (en) Display units having two insolating films and a planarizing film and process for producing the same
US20020066901A1 (en) Electrooptical device, substrate for driving electrooptical device and methods for making the same
US6136632A (en) Active matrix substrate, method of producing an active matrix substrate, liquid crystal display device, and electronic equipment
US6555843B1 (en) Semiconductor device and method for forming the same
US5337171A (en) Electro-optical device
US6765552B2 (en) Semiconductor display device and driving circuit therefor
US20010050664A1 (en) Electro-optical device and driving method for the same

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080108

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090108

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090108

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100108

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100108

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100108

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110108

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110108

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110108

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees