JPH1050632A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device

Info

Publication number
JPH1050632A
JPH1050632A JP19991796A JP19991796A JPH1050632A JP H1050632 A JPH1050632 A JP H1050632A JP 19991796 A JP19991796 A JP 19991796A JP 19991796 A JP19991796 A JP 19991796A JP H1050632 A JPH1050632 A JP H1050632A
Authority
JP
Japan
Prior art keywords
metal
film
insulating film
barrier metal
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19991796A
Other languages
Japanese (ja)
Inventor
Nobuo Aoi
信雄 青井
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd, 松下電器産業株式会社 filed Critical Matsushita Electric Ind Co Ltd
Priority to JP19991796A priority Critical patent/JPH1050632A/en
Publication of JPH1050632A publication Critical patent/JPH1050632A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To prevent increase in capacity among adjoining wirings when a buried wiring is formed. SOLUTION: A process where a groove is formed on an insulation film 2 formed on a substrate 1, a process where a barrier metal 3 is formed on the insulation film 2 containing the groove, a process where a metal film 4 is deposited on the barrier metal 3 and the metal film 4 is buried in the groove, and a process where the barrier metal 3 and the metal film 4 present on the insulation film 2 are removed, are provided, and in the process where the barrier metal 3 and the metal film 4 are removed, the surface of the metal film 4 which remains in the groove is made lower than that of the insulation film 2 by a specified distance.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は半導体装置の埋め込み配線の製造方法に関するものであり、好ましくは特に埋め込み配線材料として銅を用いた場合に関するものである。 BACKGROUND OF THE INVENTION The present invention relates to a manufacturing method of the buried wiring of a semiconductor device, to a case where preferably copper was used as the particular embedded wiring material.

【0002】 [0002]

【従来の技術】近年、半導体装置の微細化に伴って、配線材料としてアルミ合金に代わって銅を主成分とする材料を用いることが検討されつつある。 Recently, with the miniaturization of semiconductor devices, it is being considered to use a material mainly composed of copper in place of aluminum alloy as a wiring material. 一方で、配線構造としても、埋め込み配線が利用されてきている。 On the other hand, also as a wiring structure, embedded wiring have been utilized.

【0003】そこで、以下では、従来の埋め込み配線(特に配線材料として銅を主成分とする材料を用いたもの)の構造及びその製造方法について図面を参照しながら説明することとする。 [0003] In the following there will be described with reference to the drawings the structure and manufacturing method thereof of the conventional buried wiring (especially copper that a material mainly composed of a wiring material).

【0004】図8は従来の埋め込み型の配線の構造を示す断面図である。 [0004] FIG. 8 is a sectional view showing a structure of a conventional buried type wiring. この埋め込み配線を形成するにあたっては、下記のようなプロセスが用いられている。 In the formation of the buried wiring process is used as follows.

【0005】まず下地基板1上に形成された400nm [0005] First 400nm formed on underlying substrate 1
程度の厚みの絶縁膜2に対して、その膜厚と同程度の深さの溝を形成した後、窒化タンタルや窒化タングステンなどのバリアメタル3を数十nm形成し、さらにその上に金属膜4(特に銅を主成分とする材料が挙げられる) The insulating film 2 of the degree of thickness, the film thickness and after forming the grooves in the comparable depth, a barrier metal 3 such as tantalum nitride or tungsten nitride and several tens of nm is formed, further a metal film thereon 4 (in particular material is the main component, copper)
を堆積する。 Depositing a. その後、CMPなどにより溝部のみに選択的に金属膜4を残存させ、配線パターンを形成する。 Thereafter, leaving the selectively metallized film 4 only in the groove portion due CMP, to form a wiring pattern. そして、窒化シリコン膜5を金属配線パターンが埋め込まれた絶縁膜2上に、数十nm形成する。 Then, the silicon nitride film 5 on the insulating film 2 in which the metal interconnection pattern is embedded, to several tens of nm is formed. このような方法は、例えばExtended Abstracts of the 1995 Internati Such methods are described, for example, Extended Abstracts of the 1995 Internati
onal Conference of Solid State Devices and Materia onal Conference of Solid State Devices and Materia
ls pp.97報告されているExtended Abstracts of the 19 ls pp.97 has been reported Extended Abstracts of the 19
95 International Conference of Solid State Devices 95 International Conference of Solid State Devices
and Materials pp.97において報告されている。 It has been reported in and Materials pp.97.

【0006】上記の図8に示すような従来の技術では、 In the prior art, as shown in Figure 8 above,
金属膜4の表面と絶縁膜2の表面はほぼ平面を構成するような構造とすべく、配線パターンとなる絶縁膜に形成された溝パターンに残存せしめる金属膜4の厚みは絶縁膜2に形成された溝深さの95%以上となっている。 Surface and the surface of the insulating film 2 of the metal film 4 in order to such a structure that constitutes a substantially flat surface, the thickness of the metal film 4 allowed to remain in the groove pattern formed on the insulating film to be a wiring pattern formed on the insulating film 2 It has a been a groove depth of more than 95%.

【0007】次に図9に従来の埋め込み型の配線構造に対して、さらにコンタクトホールを形成した場合の断面図を示す。 [0007] Then the conventional buried wiring structure in FIG. 9 further shows a cross-sectional view of a case of forming a contact hole.

【0008】図9に示すように、絶縁膜2と金属との間に、金属の酸化膜中への拡散を防ぐために、バリアメタルと呼ばれる拡散防止膜を形成する方法が考案されている。 [0008] As shown in FIG. 9, between the insulating film 2 and the metal, to prevent the diffusion into the metal oxide film, a method of forming a diffusion preventing film called a barrier metal has been devised. バリアメタルとしては、窒化タンタル、窒化チタンや窒化タングステンなどが用いられる。 As the barrier metal, tantalum nitride, titanium nitride or tungsten nitride. また、このバリアメタルには、銅と層間絶縁膜との密着性がよくないことに鑑み、層間絶縁膜と金属の密着性を高める役割もある。 Moreover, the barrier metal, given that the adhesion between the copper and the interlayer insulating film is poor, also serves to improve the adhesion of the interlayer insulating film and the metal.

【0009】図10に示すように、従来の埋め込み配線による多層配線形成プロセスでは、下地基板1上に形成された400nm程度の厚みの絶縁膜2に下層の配線との電気的接合をとるためのコンタクトホールを形成するわけであるが、この際、窒化シリコン膜5をストッパーとして用いる場合が多い。 [0009] As shown in FIG. 10, the multi-layer wiring forming process by conventional buried wiring, for the insulating film 2 with a thickness of about 400nm, which is formed on underlying substrate 1 to electrically bonding the lower layer wiring Although not forming a contact hole, this time, it is often used a silicon nitride film 5 as a stopper. このコンタクトホールの底部がフォトリソ工程の合わせずれにより下層の配線金属上面からはみ出した場合、窒化シリコン膜5の除去の際に、下層の絶縁膜2がオーバーエッチング時にエッチングされスリット6が入ることになる。 If the bottom of the contact hole is protruded from the lower layer wiring metal top by misalignment photolithography step, upon removal of the silicon nitride film 5, that the slits 6 enters the lower insulating film 2 is etched during overetching . このようにスリット6が生じた状態で、さらにバリアメタル7を堆積するとスリット部でのバリアメタル被覆性の劣化が生じ、コンタクトホール内に金属膜8を埋め込む場合、バリアメタルによって十分に被覆されていないスリットの部分において、金属膜8が絶縁膜2と接触することになる。 In a state where the slit 6 has occurred, further when depositing the barrier metal 7 cause the barrier metal coverage of degradation in the slit portion, when embedding the metal film 8 in the contact hole, it is sufficiently covered by the barrier metal in the portion of the no slit, so that the metal film 8 is in contact with the insulating film 2. この時、金属が銅のように拡散しやすい場合には、この接触箇所から、熱処理などにより金属原子の拡散が生じ、 At this time, when the metal is likely to diffuse as copper, from the contact portion, the diffusion of metal atoms caused by heat treatment or the like,
MOSトランジスタのゲート酸化膜の信頼性低下を引き起こすことになる。 It will cause decreased reliability of the gate oxide film of the MOS transistor.

【0010】 [0010]

【発明が解決しようとする課題】上記の図8に示す従来技術による埋め込み配線構造では、埋め込み金属配線パターンを形成した絶縁膜2上に、堆積される窒化シリコン膜5と絶縁膜2の界面は、溝部の金属膜表面の平面とほぼ一致する。 In buried wiring structure according to the prior art shown in FIG. 8 [0006], on the insulating film 2 formed a metal interconnection pattern embedding, the silicon nitride film 5 is deposited the interface between the insulating film 2 substantially coincides with the plane of the groove surface of the metal film. 言い換えれば、絶縁膜2の表面と金属膜4の表面とはその高さがほぼ一致した形状となっている。 In other words, the surface and the metal film 4 on the surface insulating film 2 has its height substantially matching shape.

【0011】この場合、隣接する配線間の容量は、比誘電率の高い窒化シリコン膜5が存在するため、大幅に増加することになる。 [0011] In this case, capacitance between adjacent wirings due to the presence of the dielectric constant with high silicon nitride film 5, will increase greatly. これは、配線間に生じる電界が比誘電率の高い部位に集中するためであり、窒化シリコン膜による配線間容量の増加は、シリコン集積回路の処理速度を低下させる原因となる。 This is because the electric field generated between the wirings are concentrated in the high part of the dielectric constant, the increase of the wiring capacitance between a silicon nitride film becomes a cause of lowering the processing speed of silicon integrated circuits. この問題点に対して、窒化シリコン膜以外の膜を用いることが考えられるが、この窒化シリコン膜は埋め込まれる銅の拡散を防止するとともに、後のコンタクトホール形成時におけるエッチングストッパーの役目を果たすものであり、窒化シリコン膜に代わる材料を選択することは困難である。 For this problem, what it is conceivable to use a film other than the silicon nitride film, which prevents diffusion of copper silicon nitride film to be embedded, which serves as an etching stopper in forming the contact holes after , and the it is difficult to select a material to replace silicon nitride film.

【0012】従って本発明の第1の目的は、埋め込み配線を形成した際の隣接する配線間の容量の増加を防止することである。 Accordingly a first object of the present invention is to prevent an increase in capacitance between wires adjacent when forming a buried wiring.

【0013】また図8における絶縁膜2として、比誘電率の低い有機SOGや、多孔質無機SOG、シロキサン含有有機高分子などを用いた場合、バリアメタルとの密着性の低下が懸念される。 [0013] Alternatively, the insulating film 2 in FIG. 8, relative or low dielectric constant organic SOG, porous inorganic SOG, when using a siloxane-containing organic polymer, lowering of the adhesion between the barrier metal is concerned. 密着性をコントロールしているのは、表面に存在する水酸基(OH基)であるが、上記のような比誘電率の低い材料を絶縁膜に用いると、水酸基が減少してしまい、密着性が低くなると考えられる。 What controls the adhesion is a hydroxyl group (OH group) present on the surface, the material having a low dielectric constant as described above in the insulating film, a hydroxyl ends up decreasing, adhesion It is considered to be low. 具体的には、半導体製造プロセスにおける熱処理により、絶縁膜とバリアメタルの接合面の破壊が生じる。 Specifically, by heat treatment in the semiconductor manufacturing process, resulting destruction of the joint surface of the insulating film and the barrier metal.
この接合面の破壊は、絶縁膜のクラックによるリーク、 Destruction of the joint surface, leakage due to cracking of the insulating film,
断線や、コンタクト抵抗の上昇など、デバイスの特性を劣化させる。 Disconnection and, like increase in contact resistance and deteriorates the device characteristics.

【0014】従って本発明の第2の目的は、銅を主成分とする材料を配線として用いた場合において、バリアメタルと絶縁膜間の密着性を向上させることである。 [0014] Thus the second object of the present invention, in the case of using a material mainly composed of copper as a wiring, is to improve the adhesion between the barrier metal and the insulating film.

【0015】さらに、上述のような図9及び10に示す埋め込み配線において、コンタクトホール形成時にストッパーとして用いられる窒化シリコン膜を除去する際、 Furthermore, in buried wiring 9 and 10 as described above, when removing the silicon nitride film used as a stopper in forming the contact holes,
コンタクトホール底部が下層金属配線の上面からはみ出した場合、下層絶縁膜にオーバーエッチングによりスリットが形成される。 If the contact hole bottom portion is protruded from the upper surface of the lower metal interconnect, the slits are formed by over-etching the lower insulating film. このスリットが形成されたコンタクトホールにバリアメタルを堆積すると、スリット部での被覆性の劣化により、バリアメタルが薄膜化し、バリアメタルに欠陥が生じる。 When depositing a barrier metal in the contact hole slit is formed by coating degradation in slit portion, the barrier metal is thinned, defects in the barrier metal. このバリアメタルの欠陥部より、コンタクトホールに埋め込まれた金属の絶縁膜への拡散(具体的には銅が拡散する)が生じ、デバイスの信頼性を低下させてしまう。 From defect of barrier metal (specifically, copper diffuses) diffuses into the metal of the insulating film embedded in the contact hole occurs, resulting in lowering the reliability of the device.

【0016】従って本発明の第3の目的は、銅を主成分とする材料を配線として用いた場合において、バリアメタルに欠陥が生じいないようにすることである。 [0016] Thus a third object of the present invention, in the case of using a material mainly composed of copper as a wiring, is to ensure that defects the barrier metal is not caused.

【0017】また、図9及び10に示すように、銅の拡散は、MOSトランジスタのゲート酸化膜の劣化などデバイスの信頼性低下を引き起こすことが知られている。 Further, as shown in FIGS. 9 and 10, diffusion of copper is known to cause degradation reduced reliability of the device such as the gate oxide film of the MOS transistor.
したがって、銅を含有する金属を埋め込み配線やコンタクト材料として用いる場合、銅の絶縁膜中への拡散を防ぐために、拡散防止膜を形成する必要がある。 Therefore, when used as the metal buried wiring and contact materials containing copper, to prevent the diffusion of copper into the insulating film, it is necessary to form a diffusion preventing film. このため、配線並びにコンタクトの有効断面積が拡散防止膜のために減少し、配線抵抗並びに、コンタクト抵抗の上昇を引き起こすことになる。 Therefore, the effective cross-sectional area of ​​the wire and the contact is decreased due to the diffusion preventing film, the wiring resistance and will cause an increase in contact resistance. この配線抵抗、コンタクト抵抗の上昇は、LSIの処理速度の低下を招くため好ましくない。 The wiring resistance, increase of contact resistance is not preferable because it causes a reduction in the processing speed of the LSI.

【0018】従って本発明の第4の目的は、銅を主成分とする材料を配線として用いた場合において、コンタクト抵抗の上昇を防止することである。 [0018] Thus a fourth object of the present invention, in the case of using a material mainly composed of copper as a wiring, and to prevent an increase in contact resistance.

【0019】 [0019]

【課題を解決するための手段】本発明は上記の第1の目的を達成するために、溝部に残存する金属膜の厚みを絶縁膜に形成された配線パターンの溝深さよりも所定の深さ以下とする構成となっており、上記の構成により、電界が比誘電率の低い絶縁膜にのみ架かるようにすることで、配線容量の増加を抑制するというものである。 The present invention SUMMARY OF] In order to achieve the first object described above, the grooves predetermined depth than the depth of the wiring pattern formed on the insulating film thickness of the metal film remaining in the groove It has a structure to be below the above structure, since the electric field is so spans only a low dielectric film having a relative dielectric constant, is intended to suppress an increase in wiring capacity.

【0020】また本発明は上記の第2の目的を達成するために、絶縁膜表面を金属アルコキシドで処理した後、 [0020] The present invention, in order to achieve the second object described above, after the insulating film surface is treated with a metal alkoxide,
バリアメタルの堆積を行う構成となっており、上記の構成により、絶縁膜の表面に積極的に水酸基を形成することができるため、密着反応の確率が高くなり、結果としてバリアメタルと絶縁膜の密着性を著しく向上することができる。 It has a configuration in which the deposition of the barrier metal, the above structure, it is possible to form a positively hydroxyl groups on the surface of the insulating film, the probability of adhesion reaction is increased, resulting in a barrier metal and an insulating film it is possible to remarkably improve the adhesion.

【0021】さらに本発明は上記の第3の目的を達成するために、金属配線上部のシリコン窒化膜の厚さを絶縁膜上の窒化シリコン膜の厚さより薄く形成する構成となっており、上記の構成により、コンタクトホール形成の際の、窒化シリコン膜除去時に、金属配線上面のみ選択的に除去するすることを可能とするものである。 [0021] In order to further the present invention is to achieve the third object described above, and the thickness of the metal wire over the silicon nitride film is configured to form thinner than the thickness of the silicon nitride film on the insulating film, the the configuration of, when the contact hole is formed, when the silicon nitride film is removed, in which it possible to selectively remove only the metal wiring upper surface.

【0022】また本発明は上記の第4の目的を達成するために、配線パターンまたは、コンタクトパターンを形成した絶縁膜表面をチオール基(−SH)を有するシリル化剤でシリル化を行う構成となっている。 [0022] The present invention in order to achieve the fourth object described above, the wiring pattern or a configuration for silylation surface of the insulating film forming a contact pattern with a silylating agent having a thiol group (-SH) going on. シリル化により絶縁膜表面は、チオール基で被覆されることになる。 Insulating film surface by silylation will be coated with a thiol group. この絶縁膜表面に直接拡散防止膜無しに、銅を含む金属膜を被覆することができる。 The diffusion preventing film without directly in the insulating film surface, can be coated with a metal film containing copper. 金属膜堆積時に金属中に含まれる銅と絶縁膜表面のチオール基が反応し、非常に薄い銅−硫黄結合層が形成される。 Thiol group of copper and an insulating film surface contained in the metal reacts during the metal film deposition, very thin copper - sulfur bond layer is formed. この銅−硫黄結合層の形成が銅の絶縁膜中への拡散を有効に防止する、拡散防止膜の役割を果たす。 The copper - formation of sulfur bonding layer to effectively prevent the diffusion of copper into the insulating film, serve diffusion preventing film. この銅−硫黄結合層は従来の拡散防止膜に比べて遥かに薄いために、配線並べにコンタクトの有効断面積を全く減少させることがない。 The copper - sulfur bond layer for much thinner than the conventional diffusion barrier film, it is not possible to completely reduce the effective cross-sectional area of ​​the contact to arrange wiring. また、この銅−硫黄結合層は密着性を高める役割も果たすものである。 Further, the copper - sulfur bonds layer are those also serve to enhance the adhesion.

【0023】 [0023]

【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION

(実施の形態1)以下本発明の実施の形態1について図1及び図2に示す工程断面図を参照しながら説明する。 It is described with reference to cross-sectional views shown in FIGS. 1 and 2 for the first embodiment of the following invention (Embodiment 1).

【0024】まず図2(a)に示すように下地基板1上に形成された400nmの厚さの絶縁膜2上に通常のリソ工程により0.25μm幅の溝パターンをホトレジストに形成する。 Firstly by a conventional lithography process on the thickness of the insulating film 2 of 400nm formed on underlying substrate 1, as shown in FIG. 2 (a) forming a groove pattern of 0.25μm width photoresist. つぎに、図2(b)に示すように、ホトレジストをマスクとして、絶縁膜2にドライエッチングにより溝を形成する。 Next, as shown in FIG. 2 (b), the photoresist as a mask to form a trench by dry etching the insulating film 2. さらに、図2(c)に示すように、レジストを除去洗浄したのち、バリアメタル3として窒化タンタルを30nm堆積し、つぎに、図2(d) Furthermore, as shown in FIG. 2 (c), after removing washing the resist, tantalum nitride was 30nm deposited as a barrier metal 3, then, FIG. 2 (d)
に示すように、金属膜4として銅をCVD法により30 As shown in, 30 by CVD copper as the metal film 4
0nm堆積する。 0nm deposited.

【0025】その後400℃の熱処理により、銅をフローさせることにより埋め込み形状を整える。 [0025] By heat treatment subsequent 400 ° C., adjust the embedding shape by flow copper. つぎに、図2(e)に示すように、CMPにより金属膜を溝部以外選択的に除去する。 Next, as shown in FIG. 2 (e), selectively removed except the grooves of the metal film by CMP. このとき、溝部に残存する金属膜の厚みが、絶縁膜に形成された溝の深さに対して全てを埋め込むのではなく、空間をあけるようにする(例えば9 At this time, the thickness of the metal film remaining in the groove, rather than embedding all the depth of the groove formed in the insulating film, so that open spaces (e.g. 9
5%以下)。 5% or less). つぎに、図2(f)に示すように、窒化シリコン膜5を100nm全面に堆積し、CMP法により全面が平坦になるように窒化シリコン膜5を研磨する。 Next, as shown in FIG. 2 (f), a silicon nitride film is deposited 5 to 100nm entire surface, the entire surface is polished silicon nitride film 5 so flat by CMP.

【0026】溝部の深さが400nmであるので、窒化シリコン膜の研磨量は20nm以上とする。 [0026] Since the depth of the groove is at 400 nm, the polishing amount of the silicon nitride film is not less than 20 nm. 本実施の形態により形成された配線構造では、図1に示すように、 In the wiring structure formed by the present embodiment, as shown in FIG. 1,
金属膜上面は絶縁膜上面より例えば20nm以上低くなるため、配線間に架かる電界は、窒化シリコン膜の影響を受けにくくすることができる。 Since the metal film upper surface is made lower than for example 20nm or more insulating film top surface, the electric field applied between the wiring can be less susceptible to the silicon nitride film. すなわち、本実施の形態によれば、隣接する配線パターン(銅)間の実質的な距離を長くすることができる構造となる。 That is, according to this embodiment, a structure capable of lengthening the substantial distance between adjacent wiring patterns (copper).

【0027】(実施の形態2)以下本発明の実施の形態2について図3及び図4に示す工程断面図を参照しながら説明する。 [0027] The second embodiment (Embodiment 2) Hereinafter the present invention with reference to cross-sectional views shown in FIGS. 3 and 4 will be described.

【0028】まず図4(a)に示すように、下地基板1 [0028] First, as shown in FIG. 4 (a), the starting substrate 1
上に形成された400nmの厚さの絶縁膜2上に通常のリソ工程により0.25μm幅の溝パターンをホトレジストに形成する。 By conventional lithography process on the insulating film 2 of a thickness of the formed 400nm above to form a groove pattern of 0.25μm width photoresist. つぎに、図4(b)に示すように、ホトレジストをマスクとして、絶縁膜2に対してドライエッチングにより溝を形成する。 Next, as shown in FIG. 4 (b), the photoresist as a mask to form a trench by dry etching the insulating film 2. レジストを除去洗浄したのち、図4(c)に示すように、チタンアルコキシドの蒸気に表面を暴露させる。 After the resist was washed removed, as shown in FIG. 4 (c), exposing the surface to the vapor of titanium alkoxide. この時の処理温度は室温から100℃程度、チタンアルコキシドの分圧としては、1 Treatment temperature at this time is about 100 ° C. from room temperature, as the partial pressure of titanium alkoxide, 1
0mmHgから760mmHgの範囲が適当である。 It is appropriate range of 760mmHg from 0mmHg. 酸素雰囲気下で熱処理し、絶縁膜表面にチタンオキシド層(金属アルコキシド処理層11)を形成する。 Heat treatment in an oxygen atmosphere to form titanium oxide layer (metal alkoxide-treated layer 11) surface of the insulating film. なおこの時の熱処理温度としては200℃から500℃の範囲が適当である。 Note the range of 200 ° C. of 500 ° C. As the heat treatment temperature at this time is appropriate.

【0029】つぎに、図4(d)に示すように、バリアメタル3として窒化チタンを30nm程度堆積する。 Next, as shown in FIG. 4 (d), it is deposited to a thickness of about 30nm titanium nitride as a barrier metal 3. チタンオキシドは窒化チタンとの密着性が高い。 Titanium oxide has high adhesion to the titanium nitride. つぎに、 Then,
金属膜4として銅をCVD法により300nm堆積する。 Copper to 300nm is deposited by a CVD method as the metal film 4. 400℃の熱処理により、銅をフローさせることにより埋め込み形状を整える。 By heat treatment at 400 ° C., adjust the embedding shape by flow copper. つぎに、CMPにより金属膜を溝部以外選択的に除去する。 Next, selectively removed except the grooves of the metal film by CMP.

【0030】上記した金属アルコキシド処理した際の表面状態を図1に示す。 [0030] showing the surface condition of when the metal alkoxide process described above in Figure 1. 図1から明らかなように、絶縁膜の表面に水酸基を別途形成することができるため、バリアメタルとの密着反応の発生する確率が高くなり、結果として、絶縁膜とバリアメタルとの密着性を高めることができる。 As is apparent from FIG. 1, it is possible to separately form a hydroxyl group on the surface of the insulating film, the probability of occurrence of the adhesion reaction between the barrier metal becomes high, as a result, the adhesion between the insulating film and the barrier metal it is possible to increase.

【0031】なお、上記の金属アルコキシド処理層に代えて、金属アリルオキシド処理層を形成しても同様の効果を得ることができる。 [0031] Instead of the above metal alkoxide processing layer, be formed of metal allyl oxide treated layer can achieve the same effect.

【0032】(実施の形態3)以下本発明の実施の形態3について図5に示す工程断面図及び図6を参照しながら説明する。 [0032] be described with reference to cross-sectional view and FIG. 6 shown in FIG. 5 for the third embodiment (Embodiment 3) Hereinafter the present invention.

【0033】まず図5(a)に示すように、下地基板1 [0033] First, as shown in FIG. 5 (a), the starting substrate 1
上に形成された400nmの厚さの絶縁膜2上に20n 20n on the thickness of the insulating film 2 of 400nm formed on the upper
mから50nmの窒化シリコン膜12(第1の窒化シリコン膜)をプラズマCVD法により堆積する。 Silicon nitride 50nm from m film 12 (first silicon nitride film) is deposited by plasma CVD. つぎに図5(b)に示すように、通常のリソ工程により0.25 Next, as shown in FIG. 5 (b), 0.25 by conventional lithography steps
μm幅の溝パターンをホトレジストに形成し、ホトレジストをマスクとして、窒化シリコン膜12ならびに絶縁膜2に異方性ドライエッチングにより溝を形成する。 The groove pattern of μm width are formed in photoresist, the photoresist as a mask to form a trench by anisotropic dry etching to the silicon film 12 and the insulating film 2 nitride. 溝の形成後、レジストを除去洗浄したのち、図5(c)及び(d)に示すように、バリアメタル3及び金属膜4としての銅をCVD法により300nm程度順次堆積する。 After formation of the trench, after a resist is washed to remove, as shown in FIG. 5 (c) and (d), sequentially deposited about 300nm by CVD of copper as a barrier metal 3 and the metal film 4. 400℃の熱処理により、銅をフローさせることにより埋め込み形状を整える。 By heat treatment at 400 ° C., adjust the embedding shape by flow copper. つぎに、図5(e)に示すように、CMPにより金属膜を溝部以外選択的に除去すしたのち、窒化シリコン膜5(第2の窒化シリコン膜) Next, as shown in FIG. 5 (e), After it is selectively removing the metal film other than the groove by CMP, the silicon nitride film 5 (the second silicon nitride film)
を20nmから50nm堆積する。 To 50nm deposited from 20nm.

【0034】このことにより、金属配線上の窒化シリコン膜5の厚さは絶縁膜2上の窒化シリコン膜の厚さより薄くなる。 [0034] Thus, the thickness of the silicon nitride film 5 on the metal wire is made thinner than the thickness of the silicon nitride film on the insulating film 2. そして、コンタクホール形成時の窒化シリコン膜除去の際、膜厚の薄い金属配線上のみ窒化シリコン膜を選択的に除去することが可能となり、フォトリソ工程で下層配線とコンタクトの合わせずれが生じ、コンタクト底部が下層配線上面からはみ出しても、下層絶縁膜にスリットが形成されることなしに、コンタクト底部の窒化シリコン膜を除去することができる。 Then, when the silicon nitride film is removed during the contactee hole formation, it is possible to selectively remove the thin metal wire on only the silicon nitride film thickness, misalignment of the lower interconnect and the contact occurs in a photolithography process, the contact even the bottom portion is protruded from the lower layer wiring upper surface, without slits in the lower layer insulating film is formed, it is possible to remove the silicon nitride film of the contact base.

【0035】また、窒化シリコン膜12を堆積せずに、 Further, without depositing the silicon nitride film 12,
窒化シリコン膜5を形成する際、絶縁膜2上での成長速度が金属上での成長速度より速い、選択性を有するCV When forming the silicon nitride film 5, the growth rate in the insulating film 2 is faster than the growth rate on the metal, CV with selectivity
D条件を用いることで、金属膜上のみ窒化シリコン膜を薄く堆積することができる。 By using the D conditions, it is possible to thinly deposit the silicon nitride film only on the metal film. これにより図6に示す構造を得ることができる。 This provides the structure shown in FIG.

【0036】すなわち、本実施の形態によれば、下層の配線を埋め込む溝を形成する際に、予め溝の周辺に窒化シリコン膜を形成しているため、その後のコンタクトホールを形成する際に、合わせずれが生じたとしてもスリットが生じることはないため、バリアメタルの被覆性の不十分さに基づく配線材料の拡散を防止することができる。 [0036] That is, according to this embodiment, in forming the groove for embedding the lower wiring, for forming the silicon nitride film in the periphery of the pre-groove, when forming a subsequent contact hole, since misalignment will not be slit occurs even occurs, it is possible to prevent diffusion of the wiring material based on coverage of inadequacy of the barrier metal.

【0037】(実施の形態4)以下本発明の実施の形態4について図7に示す工程断面図を参照しながら説明する。 [0037] be described with reference to cross-sectional view shown in FIG. 7 for a fourth embodiment of the following invention (Embodiment 4).

【0038】まず図7(a)に示すように、下地基板1 [0038] First, as shown in FIG. 7 (a), the starting substrate 1
上に形成された400nmの厚さの絶縁膜2上に通常のリソ工程により0.25μm幅の溝パターンをホトレジストに形成する。 By conventional lithography process on the insulating film 2 of a thickness of the formed 400nm above to form a groove pattern of 0.25μm width photoresist. つぎに、図7(b)に示すように、ホトレジストをマスクとして、絶縁膜2にドライエッチングにより溝を形成する。 Next, as shown in FIG. 7 (b), the photoresist as a mask to form a trench by dry etching the insulating film 2. レジストをアッシング、洗浄により除去したのち、図7(c)に示すように、絶縁膜表面をチオール基(−SH)を有するシリル化剤でシリル化することによりシリル化層13を形成する。 Ashing the resist, after removing by washing, as shown in FIG. 7 (c), to form the silylated layer 13 by silylation with a silylating agent having a thiol group (-SH) an insulating film surface. シリル化剤としては、(メルカプトメチル)ジメチルエトキシシラン(HSCH2SiMe2OEt)、(メルカプトメチル)ジエトキシシラン(HSCH2Me(OEt)2)を用いることができる。 The silylating agent can be used (mercaptomethyl) dimethylethoxysilane (HSCH2SiMe2OEt), (mercaptomethyl) diethoxy silane (HSCH2Me (OEt) 2). シリル化の方法としては、シリル化剤をN2バブリングにより蒸気として供給し、絶縁膜に溝を形成した半導体基板を室温または、加熱下でこの蒸気に曝すことにより行う。 As a method for silylating a silylating agent supplied as a vapor by N2 bubbling, at room temperature a semiconductor substrate with a groove formed in the insulating film or performed by exposure to the steam heating. 基板温度としては、20℃から150℃、処理時間としては10秒から1時間の範囲が適当であるが基板温度150℃以上を用いることもできる。 The substrate temperature, 0.99 ° C. from 20 ° C., but as the treatment time is preferably in the range of 1 hour to 10 seconds can be used over a substrate temperature of 0.99 ° C.. 上記のように、チオール基を有するシリル化剤によりシリル化を行うと、Sが銅と反応するため、結果として銅の拡散を抑制することができる。 As described above, when the silylation by silylating agent having a thiol group, because S reacts with copper, it is possible to suppress the diffusion of copper as a result.

【0039】次に、絶縁膜2に形成されたパターンに、 Next, the pattern formed on the insulating film 2,
バリアメタル3及びスパッタ法により金属膜4としての銅薄膜を順次形成する。 Sequentially forming a copper thin film as the metal film 4 with a barrier metal 3 and sputtering. 400℃程度で堆積した銅のフローを行った後、CMP法により、溝部のみに銅を残すことにより銅配線を形成する。 After the flow of copper deposited at about 400 ° C., by CMP to form a copper wiring by leaving copper only in the groove. また、シリル化剤をアセトンなどの有機溶媒に溶解した後、回転塗布法などを用いてパターンを形成した絶縁膜を有する半導体基板上にシリル化剤の溶液を塗布し、加熱処理を施すことによってもシリル化することが可能である。 Further, after the silylation agent is dissolved in an organic solvent such as acetone, a solution of the silylating agent is applied on a semiconductor substrate having an insulating film formed a pattern by using a spin coating method, by performing heat treatment it is also possible to silylation. 回転速度としては100rpmから4000rpmの範囲で行うことが可能である。 As the rotational speed can be carried out in the range of 4000rpm from 100 rpm. シリル化剤塗布後の加熱温度としては50℃ 50 ° C. The heating temperature after the silylation agent application
から200℃程度を用いることができる。 It can be used about 200 ° C. from.

【0040】 [0040]

【発明の効果】以上本発明によれば、下記のような効果を得ることができる。 According to the present invention as described above, it can be obtained the following effects.

【0041】第1に、配線間容量を大幅に低減することが可能である。 [0041] First, it is possible to greatly reduce the inter-wiring capacitance. 第2に、絶縁膜とバリアメタルの密着性を向上することができる。 Second, it is possible to improve the adhesion of the insulating film and the barrier metal.

【0042】第3に、コンタクホール形成時の窒化シリコン膜除去の際、膜厚の薄い金属配線上のみ窒化シリコン膜を選択的に除去することが可能となり、フォトリソ工程で下層配線とコンタクトの合わせずれが生じ、コンタクト底部が下層配線上面からはずれても、下層絶縁膜にスリットが形成されることなしに、コンタクト底部の窒化シリコン膜を除去することができる。 Thirdly, when the silicon nitride film is removed during the contactee hole formation, it is possible to selectively remove the thin metal wire on only the silicon nitride film thickness, alignment of the lower layer wiring and a contact in the photolithography process displacement occurs, even contact bottom out of the lower layer wiring upper surface, without slits in the lower layer insulating film is formed, it is possible to remove the silicon nitride film of the contact base.

【0043】第4に、拡散防止膜無しに絶縁膜中に銅合金からなる配線、コンタクトを形成することを可能とする。 [0043] Fourthly, made of copper alloy in the insulating film without diffusion preventing film wires, making it possible to form a contact. このことにより、配線抵抗、コンタクト抵抗の上昇を無くすことができる。 Thus, it is possible to eliminate the wiring resistance, increase in contact resistance.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施の形態における半導体装置の断面図 Cross-sectional view of a semiconductor device in an embodiment of the present invention; FIG

【図2】本発明の実施の形態における半導体装置の製造工程断面図 Manufacturing process sectional views of a semiconductor device in an embodiment of the present invention; FIG

【図3】本発明の実施の形態における半導体装置の断面図 Sectional view of a semiconductor device according to the embodiment of the present invention; FIG

【図4】本発明の実施の形態における半導体装置の製造工程断面図 Manufacturing process sectional views of a semiconductor device according to the embodiment of the present invention; FIG

【図5】本発明の実施の形態における半導体装置の製造工程断面図 Manufacturing process sectional views of a semiconductor device in an embodiment of the present invention; FIG

【図6】本発明の実施の形態における半導体装置の断面図 Sectional view of a semiconductor device according to the embodiment of the present invention; FIG

【図7】本発明の実施の形態における半導体装置の製造工程断面図 Manufacturing process sectional views of a semiconductor device according to the embodiment of the present invention; FIG

【図8】従来の半導体装置の断面図 Figure 8 is a cross-sectional view of a conventional semiconductor device

【図9】従来の半導体装置の断面図 FIG. 9 is a cross-sectional view of a conventional semiconductor device

【図10】従来の半導体装置の断面図 FIG. 10 is a cross-sectional view of a conventional semiconductor device

【符号の説明】 DESCRIPTION OF SYMBOLS

1 下地基板 2 絶縁膜 3 バリアメタル 4 金属膜 5 窒化シリコン膜 6 スリット 7 バリアメタル 8 金属膜 9 絶縁膜 10 窒化シリコン膜 11 金属アルコキシド処理層 12 窒化シリコン膜 13 シリル化層 1 base substrate 2 insulating film 3 the barrier metal 4 metal film 5 a silicon nitride film 6 slit 7 barrier metal 8 metal film 9 insulating film 10 silicon film 11 metal alkoxide treatment layer 12 a silicon nitride film 13 silylated layer nitride

Claims (6)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】基板上に形成された絶縁膜に溝を形成する工程と、前記溝を含む前記絶縁膜上にバリアメタルを形成する工程と、前記バリアメタル上に金属膜を堆積するとともに前記溝内に前記金属膜を埋め込む工程と、前記絶縁膜上に存在する前記バリアメタル及び前記金属膜を除去する工程を有する半導体装置の製造方法であって、 And 1. A process for forming a trench in an insulating film formed on a substrate, forming a barrier metal on the insulating film including the trench, as well as depositing a metal film on the barrier metal wherein a method of manufacturing a semiconductor device including a step of embedding the metal film in the groove, said barrier metal and removing the metal film present on said insulating film,
    前記バリアメタル及び前記金属膜を除去する工程において、前記溝内に残存する前記金属膜の表面を前記絶縁膜の表面よりも所定の距離だけ低くすることを特徴とする半導体装置の製造方法。 In the step of removing the barrier metal and the metal film, a method of manufacturing a semiconductor device, characterized in that to lower by a predetermined distance from the surface of the metal film said insulating film the surface of remaining in the groove.
  2. 【請求項2】基板上に形成された絶縁膜に溝を形成する工程と、前記絶縁膜の表面を金属アルコキシドまたは金属アリルオキシドにより処理する工程と、前記処理を施した後前記溝を含む前記絶縁膜上にバリアメタルを形成する工程と、前記バリアメタル上に金属膜を堆積するとともに前記溝内に前記金属膜を埋め込む工程と、前記絶縁膜上に存在する前記バリアメタル及び前記金属膜を除去する工程を有する半導体装置の製造方法。 2. A process of forming a trench in an insulating film formed on a substrate, a step of treating the surface of the insulating film by metal alkoxide or metal allyl oxide, wherein including said groove after performing the processing forming a barrier metal on the insulating film, a step of embedding the metal layer in the trench with deposited metal film on the barrier metal, the barrier metal and the metal film present on said insulating film the method of manufacturing a semiconductor device having a step of removing.
  3. 【請求項3】金属アルコキシドがアルミニウムアルコキシド、タングステンアルコキシド、タンタルアルコキシド、またはチタンアルコキシドであることを特徴とする請求項2記載の半導体装置の製造方法。 3. A method according to claim 2, wherein the metal alkoxide is an aluminum alkoxide, tungsten alkoxide, tantalum alkoxide or titanium alkoxide.
  4. 【請求項4】金属アリルオキシドがアルまたはチタンアリルオキシドであることを特徴とする請求項2記載の半導体装置の製造方法。 4. A method according to claim 2, wherein the metal allyl oxide, characterized in that a Al or titanium allyl oxide.
  5. 【請求項5】基板上に形成された絶縁膜上に第1の窒化シリコン膜を形成する工程と、前記絶縁膜及び前記第1 5. A process of forming a first silicon nitride film on an insulating film formed on a substrate, the insulating film and the first
    の窒化シリコン膜に溝を形成する工程と、前記溝を含む前記絶縁膜上にバリアメタルを形成する工程と、前記バリアメタル上に金属膜を堆積するとともに前記溝内に前記金属膜を埋め込む工程と、前記絶縁膜上に存在する前記バリアメタル及び前記金属膜を除去した後全面に第2 Forming a trench in the silicon nitride film, burying a step of forming a barrier metal on the insulating film including the trench, said metal layer in the trench with deposited metal film on the barrier metal When the entire surface of a second after removing the barrier metal and the metal film present on said insulating film
    の窒化シリコン膜を形成する工程とを有する半導体装置の製造方法。 The method of manufacturing a semiconductor device having a step of forming a silicon nitride film.
  6. 【請求項6】基板上に形成された絶縁膜に溝を形成する工程と、前記絶縁膜の表面をチオール基を有するシリル化剤でシリル化する工程と、前記シリル化された後前記溝を含む前記絶縁膜上にバリアメタルを形成する工程と、前記バリアメタル上に金属膜を堆積するとともに前記溝内に前記金属膜を埋め込む工程と、前記絶縁膜上に存在する前記バリアメタル及び前記金属膜を除去する工程を有する半導体装置の製造方法。 6. A process for forming a trench in an insulating film formed on a substrate, a step of silylation with the silylating agent having a thiol group of the surface of the insulating film, said groove after said silylated wherein the step of forming a barrier metal on the insulating film, a step of embedding the metal layer in the trench with deposited metal film on the barrier metal, the barrier metal and the metal present on the insulating film including the method of manufacturing a semiconductor device having a step of removing the film.
JP19991796A 1996-07-30 1996-07-30 Method of manufacturing semiconductor device Pending JPH1050632A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19991796A JPH1050632A (en) 1996-07-30 1996-07-30 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19991796A JPH1050632A (en) 1996-07-30 1996-07-30 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JPH1050632A true JPH1050632A (en) 1998-02-20

Family

ID=16415757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19991796A Pending JPH1050632A (en) 1996-07-30 1996-07-30 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH1050632A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003081665A1 (en) * 2002-03-22 2003-10-02 Sony Corporation Process for producing semiconductor device and semiconductor device
US6890846B2 (en) 2001-12-18 2005-05-10 Renesas Technology Corp. Method for manufacturing semiconductor integrated circuit device
JP2009164198A (en) * 2007-12-28 2009-07-23 Panasonic Corp Method of manufacturing semiconductor device
JP2009246394A (en) * 2009-07-27 2009-10-22 Nec Corp Manufacturing method of semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6890846B2 (en) 2001-12-18 2005-05-10 Renesas Technology Corp. Method for manufacturing semiconductor integrated circuit device
WO2003081665A1 (en) * 2002-03-22 2003-10-02 Sony Corporation Process for producing semiconductor device and semiconductor device
JP2009164198A (en) * 2007-12-28 2009-07-23 Panasonic Corp Method of manufacturing semiconductor device
JP2009246394A (en) * 2009-07-27 2009-10-22 Nec Corp Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
JP3657788B2 (en) Semiconductor device and manufacturing method thereof
CN1331203C (en) Low-k interconnect structure comprised of a multilayer of spin-on porous dielectrics
US6319809B1 (en) Method to reduce via poison in low-k Cu dual damascene by UV-treatment
US5514622A (en) Method for the formation of interconnects and landing pads having a thin, conductive film underlying the plug or an associated contact of via hole
CN1519925B (en) Semiconductor device and its manufacture method
US6146985A (en) Low capacitance interconnection
JP3790469B2 (en) Semiconductor device
CN101231969B (en) Forming method of IC structure
US6013581A (en) Method for preventing poisoned vias and trenches
US6372665B1 (en) Method for forming a semiconductor device
JP3390329B2 (en) Semiconductor device and manufacturing method thereof
KR100421055B1 (en) Method for forming metal interconnection layer of semiconductor device
US6893956B2 (en) Barrier layer for a copper metallization layer including a low-k dielectric
CN1167107C (en) Method for manufacturing low dielectric constant inter-level integrated circuit structure
JP4302231B2 (en) Method of forming a copper interconnect structure
US6287973B2 (en) Method for forming interconnection structure
JP3660799B2 (en) The method of manufacturing a semiconductor integrated circuit device
JP3300643B2 (en) A method of manufacturing a semiconductor device
JP4266502B2 (en) Method for treating a surface of a dual damascene structure of the copper on the surface of the semiconductor substrate
US5837613A (en) Enhanced planarization technique for an integrated circuit
US6187672B1 (en) Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
JP4422326B2 (en) Borderless vias with a metal layer patterned to have been a gap filled with Hsq
EP0667036B1 (en) Chip interconnection having a breathable etch stop layer
JP3248492B2 (en) Semiconductor device and manufacturing method thereof
US6710451B2 (en) Interconnect structure and method for forming the same