JPH1039326A - Thin-film transistor liquid crystal display device - Google Patents

Thin-film transistor liquid crystal display device

Info

Publication number
JPH1039326A
JPH1039326A JP19872596A JP19872596A JPH1039326A JP H1039326 A JPH1039326 A JP H1039326A JP 19872596 A JP19872596 A JP 19872596A JP 19872596 A JP19872596 A JP 19872596A JP H1039326 A JPH1039326 A JP H1039326A
Authority
JP
Japan
Prior art keywords
film transistor
thin film
scanning circuit
diffusion preventing
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19872596A
Other languages
Japanese (ja)
Inventor
Takehisa Kato
Yasuyuki Toyoda
剛久 加藤
泰之 豊田
Original Assignee
Matsushita Electron Corp
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electron Corp, 松下電子工業株式会社 filed Critical Matsushita Electron Corp
Priority to JP19872596A priority Critical patent/JPH1039326A/en
Publication of JPH1039326A publication Critical patent/JPH1039326A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To prevent the electrostatic breakdown of TFT(thin-film transistor) circuits caused by the easy tendency to electrification of the seal diffusion preventive regions in a rubbing stage and the discharge of the electrified charges to this TFT circuit. SOLUTION: Metallic lines 7 are disposed between the seal diffusion preventive regions 1, perpendicular scanning circuits 4 and horizontal scanning circuits 5. These metallic lines 7 and pixel capacitor lines 6 are electrically connected. The charges electrified in the seal diffusion preventive regions 1 in the rubbing stage are discharged to the proximate metallic lines 7 and the charges are dispersed to the pixel capacitor lines 6 and, therefore, the dielectric breakdown of the TFT circuits, etc., is prevented and the quality and production yield are greatly improved.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、基板上に設けた薄膜トランジスタ(以下、TFTと記す)の組立ラビング時において、静電気破壊を防止するためのTFT液晶表示装置に関するものである。 BACKGROUND OF THE INVENTION The present invention relates to a thin film transistor provided on the substrate (hereinafter, referred to as TFT) during assembly rubbing relates TFT liquid crystal display device for preventing the electrostatic breakdown.

【0002】 [0002]

【従来の技術】図7に従来のTFTパネルの構成を示す。 It shows the configuration of a conventional TFT panel of the Related Art FIG. ガラス等からなる透明基板9上に画素電極11がマトリクス状に配置され、各画素電極11のそれぞれに接続されたTFT12が設けられている。 Pixel electrodes 11 on the transparent substrate 9 made of glass or the like are arranged in a matrix, TFT 12 connected to each of the pixel electrodes 11 are provided. この各行のTF TF of this row
T12にアドレス線14を介してゲート信号を与える垂直走査回路4、および、各列のTFT12にデータ線1 T12 vertical scanning circuit 4 to provide a gate signal through the address lines 14 to and data lines to TFT12 of each column 1
5を介してデータ信号を与える水平走査回路5と、各画素電極11との間に補償容量13を構成する画素容量線6が設けられている。 5 a horizontal scanning circuit 5 for providing a data signal via a pixel capacitance line 6 that constitutes the compensation capacitor 13 is provided between each pixel electrode 11.

【0003】このように形成された透明基板9と対向透明電極を形成したガラス基板とを液晶層を挟んでシール剤2を塗布して貼り合わせる。 [0003] laminating the thus formed a glass substrate provided with the transparent substrate 9 and the counter transparent electrode by applying a sealing agent 2 across the liquid crystal layer. ここで、Al、ITO、 Here, Al, ITO,
WSi、MoSi等の金属および金属酸化物、いわゆる導電材料からなるシール拡散防止領域1上にシール剤2 WSi, metals and metal oxides such as MoSi, sealant on the seal diffusion preventing region 1 made of a so-called conductive material 2
を塗布することで、シール剤2の横広がりを抑制し画面表示領域3へのシール剤2の拡散を防止している。 By applying, to suppress the lateral expansion of the sealant 2 is prevented diffusion of sealant 2 to the screen display area 3.

【0004】 [0004]

【発明が解決しようとする課題】しかしながら上記の従来の構成では、ラビング工程において、シール拡散防止領域1は電気的にフローティングの状態にあり、かつT In the [0005] However the conventional configuration described above, in the rubbing step, sealing the diffusion barrier region 1 is in an electrically floating state, and T
FTパネルに占める面積が大きいため、他の領域に比べて帯電しやすい。 Since the area occupied by the FT panel is large, easily charged than other areas. したがって、シール拡散防止領域1に帯電した電荷が周囲の配線へ放電することによって、垂直走査回路4または水平走査回路5等が静電破壊されるという課題があった。 Thus, charges on the seal diffusion preventing region 1 by discharging into the surrounding wires, the vertical scanning circuit 4 or a horizontal scanning circuit 5 or the like is a problem that is damaged by static electricity.

【0005】本発明は上記従来の課題を解決するもので、ラビング工程において、シール拡散防止領域1から垂直走査回路4または水平走査回路5等への放電を防止することを目的とする。 [0005] The present invention is intended to solve the conventional problems described above, in the rubbing step, and to prevent the discharge from the seal diffusion preventing region 1 to the vertical scanning circuit 4 or a horizontal scanning circuit 5 or the like.

【0006】 [0006]

【課題を解決するための手段】本発明の薄膜トランジスタ液晶表示装置は、基板上に、マトリクス状に配置された薄膜トランジスタと、この薄膜トランジスタのそれぞれに接続された画素電極と、前記薄膜トランジスタが配置された領域の周辺に前記薄膜トランジスタに信号を供給する走査回路と、この走査回路および前記薄膜トランジスタが配置された領域の周辺に導電材料からなるシール拡散防止領域と、前記シール拡散防止領域と前記走査回路との間に導体とを有し、前記導体は前記走査回路に電圧を供給する電源線に接続されているものである。 Thin film transistor liquid crystal display device SUMMARY OF THE INVENTION The present invention, on a substrate, a thin film transistor arranged in a matrix, and pixel electrodes connected to each of the thin film transistor, the thin film transistor is disposed regions between a scanning circuit for supplying a signal to the thin film transistor in the peripheral, and seal anti-diffusion region where the scanning circuit and the thin film transistor is made of a conductive material around the arranged regions, and the seal diffusion prevention region and the scanning circuit and a conductor, the conductor is assumed to be connected to the power supply line for supplying a voltage to the scanning circuit. この構成により、シール拡散防止領域から放電された電荷を、導体に接続された電源線の大きな容量に分散して走査回路への直接の放電を防ぎ、ラビング時にシール拡散防止領域からの放電による走査回路の静電破壊を防止することができる。 This configuration of the electric charge discharged from the seal diffusion preventing region prevents direct discharge to disperse to the scanning circuit the large capacitance of the connected power line conductors, the scanning due to the discharge from the seal diffusion preventing region at rubbing it is possible to prevent electrostatic breakdown of the circuit.

【0007】また、この薄膜トランジスタ液晶表示装置において、画素容量線を各行ごとに配設し、前記画素容量線と前記画素電極との間に容量素子を形成し、前記導体が前記電源線に接続されているかわりに、前記画素容量線に接続されているものである。 Further, in the thin film transistor liquid crystal display device, arranged for each row of the pixel capacitor wire, wherein the forming a capacitor between the pixel capacitor line and the pixel electrode, the conductor being connected to said power line instead it is, those connected to the pixel capacitor wire. この構成により、シール拡散防止領域から放電された電荷を、導体に接続された画素容量線の大きな容量に分散して走査回路への直接の放電を防ぎ、ラビング時にシール拡散防止領域からの放電による走査回路の静電破壊を防止することができる。 This configuration of the charge-discharge from the seal diffusion preventing region prevents direct discharge to disperse to the scanning circuit to a large capacity of the pixel connected to the capacitor line in the conductor, due to the discharge from the seal diffusion preventing region at rubbing it is possible to prevent electrostatic breakdown of the scanning circuit.

【0008】さらに、他の本発明の薄膜トランジスタ液晶表示装置は、基板上に、マトリクス状に配置された薄膜トランジスタと、この薄膜トランジスタのそれぞれに接続された画素電極と、前記薄膜トランジスタが配置された領域の周辺に前記薄膜トランジスタに信号を供給する走査回路と、この走査回路および前記薄膜トランジスタが配置された領域の周辺に導電材料からなるシール拡散防止領域とを有し、前記シール拡散防止領域が前記走査回路に電圧を供給する電源線に接続されているものである。 Furthermore, the thin film transistor liquid crystal display device of another present invention, on a substrate, a thin film transistor arranged in a matrix, and pixel electrodes connected to each of the thin film transistor, the periphery of the thin film transistor is disposed regions and the scanning circuit supplying a signal to the thin film transistor, and a seal diffusion preventing region formed of conductive material in the peripheral region of the scanning circuit and the thin film transistor is arranged, the sealing diffusion preventing region is a voltage to the scanning circuit in which it is connected to a power supply line for supplying a. この構成により、帯電したシール拡散防止領域の電荷を電源線に分散して走査回路への放電を抑制し、ラビング時にシール拡散防止領域からの放電による走査回路の静電破壊を防止することができる。 With this configuration, it is possible to prevent the charged charges of the seal diffusion preventing region is dispersed in the power supply line to suppress discharge to the scanning circuit, electrostatic breakdown of the discharge by the scanning circuit from the seal diffusion preventing region at rubbing .

【0009】また、この薄膜トランジスタ液晶表示装置において、画素容量線を各行ごとに配設し、前記画素容量線と前記画素電極との間に容量素子を形成し、前記シール拡散防止領域が前記電源線に接続されているかわりに、前記画素容量線に接続されているものである。 Further, in the thin film transistor liquid crystal display device, arranged for each row of the pixel capacitor wire, wherein the forming a capacitor between the pixel capacitor line and the pixel electrode, the sealing diffusion preventing region is the power line instead of being connected to, those which are connected to the pixel capacitor wire. この構成により、帯電したシール拡散防止領域の電荷を画素容量線に分散して走査回路への放電を抑制し、ラビング時にシール拡散防止領域からの放電による走査回路の静電破壊を防止することができる。 This configuration is possible to prevent the charged charges of the seal diffusion preventing region dispersed in the pixel capacitor wire suppress discharge to the scanning circuit, electrostatic breakdown of the discharge by the scanning circuit from the seal diffusion preventing region at rubbing it can.

【0010】 [0010]

【発明の実施の形態】以下、本発明の実施の形態について図面を用いて説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, will be explained with reference to the drawings showing preferred embodiments of the present invention.

【0011】(実施の形態1)図1はTFTパネルの概略構成を表したものであり、図7と同じ部分は同一番号を付し説明を省略する。 [0011] (Embodiment 1) FIG. 1 is a representation of a schematic configuration of a TFT panel, the same parts as in FIG. 7 will be omitted given the same numbers. 図7と異なる点は、シール拡散防止領域1と垂直走査回路4および水平走査回路5との間に導体である金属線7を配設し、この金属線7と画素容量線6とを電気的に接続していることである。 Figure 7 differs from the metal wire 7 which is a conductor between the seal diffusion preventing region 1 and the vertical scanning circuit 4 and the horizontal scanning circuit 5 is arranged, electrically and this metal wire 7 and the pixel capacitor wire 6 it is that you are connected to. このときの金属線7とシール拡散防止領域1の近傍(図1中のX−X線上)における断面図を図2に示す。 Shows a sectional view in the vicinity of the metal wire 7 and the seal diffusion preventing region 1 at this time (X-X line in FIG. 1) in FIG. ただし、ラビング工程ではシール剤2は塗布されていない。 However, sealant 2 is the rubbing process is not applied. このような構成にすることによって、ラビング工程でシール拡散防止領域に帯電した電荷は近接した金属線7へ放電し、画素容量線6に電荷が分散するため垂直走査回路4 By such a configuration, charges on the seal diffusion preventing region at the rubbing step is discharged to a metal wire 7 in proximity, a vertical scanning circuit for electric charge in the pixel capacitor wire 6 are dispersed 4
あるいは水平走査回路5へ直接放電することがなくなるので、垂直走査回路4や水平走査回路5、TFT12等が静電破壊するのを防止できる。 Or because it is unnecessary to discharge directly to the horizontal scanning circuit 5, the vertical scanning circuit 4 and the horizontal scanning circuit 5, TFT 12 and the like can be prevented from electrostatic breakdown.

【0012】組立時のラビング工程において発生していたTFTの静電破壊の発生率は、従来80%であったが、本実施の形態により5%以下となり、TFT液晶表示装置の製造歩留まりは著しく向上した。 [0012] The incidence of the electrostatic breakdown of the TFT that occurred in the rubbing step during assembly is which was conventionally 80%, it is 5% or less by this embodiment, the production yield of the TFT liquid crystal display device is greatly It was improved.

【0013】(実施の形態2)図1において、シール拡散防止領域1に対して画像表示領域3とは反対側にTF [0013] In FIG. 1 (Embodiment 2), TF on the opposite side of the image display area 3 to the seal diffusion preventing region 1
Tが配置されている場合、そのTFTはラビング工程において静電破壊される可能性が高い。 If T is arranged, the TFT is likely to be destroyed electrostatically in rubbing process. そこで、このような場合には図3に示すように、シール拡散防止領域1の周囲を実施の形態1と同様の金属線7で囲み、シール拡散防止領域1と金属線7との間にはTFTが存在しないようにする。 Therefore, as shown in FIG. 3 in this case, surrounds the seal diffusion preventing region 1 in the same metal wire 7 as in the first embodiment, between the seal diffusion preventing region 1 and the metal wire 7 TFT is to be absent. そして、金属線7と画素容量線6とを電気的に接続する。 Then, to electrically connect the metal wire 7 and the pixel capacitance line 6. このような構成にすることによって、ラビング工程でシール拡散防止領域に帯電した電荷は近接した金属線7へ放電し、画素容量線6に電荷が分散するため、TFTが静電破壊するのを防止できる。 Prevented by such a structure, charges on the seal diffusion preventing region at the rubbing step is discharged to a metal wire 7 in proximity, the charge in the pixel capacitor wire 6 is dispersed, the TFT that electrostatic breakdown it can.

【0014】また、図4に示すように、シール拡散防止領域1の周囲をすべて金属線7で囲んでもよい。 Further, as shown in FIG. 4, the periphery of the seal diffusion preventing region 1 may be surrounded by all the metal wire 7.

【0015】(実施の形態3)図5は、シール拡散防止領域1と垂直走査回路4および水平走査回路5との間に導体である金属線7を配設し、金属線7を接地している例である。 [0015] Embodiment 3 FIG. 5, the metal wire 7 which is a conductor between the seal diffusion preventing region 1 and the vertical scanning circuit 4 and the horizontal scanning circuit 5 is arranged, by grounding the metal wire 7 it is an example you are. このような構成にすることによって、ラビング工程でシール拡散防止領域1に帯電した電荷は近接した金属線7へ放電するため、TFTが静電破壊するのを防止できる。 By such a configuration, since electric charge charged in the rubbing step in the sealing diffusion preventing region 1 to discharge the metal line 7 close, thereby preventing the TFT is to electrostatic breakdown. また、実施の形態2で示したように、シール拡散防止領域1の周囲を金属線7で囲んだ場合でも、 Further, as shown in the second embodiment, the periphery of the seal diffusion preventing region 1 even when surrounded by metal wire 7,
金属線7を接地することにより同様の効果を得ることができる。 It is possible to obtain the same effect by grounding the metal wire 7. ここでは、金属線7を接地した例を示したが、 Here, an example of a grounded metal wire 7,
金属線7が垂直走査回路4あるいは水平走査回路5に電圧を供給する電源線に接続されている場合、または、D When the metal wire 7 is connected to a power supply line for supplying a voltage to the vertical scanning circuit 4 or the horizontal scanning circuit 5, or, D
Cレベルで大きな負荷容量を持つ配線に接続されている場合でも同様の効果を得ることができる。 It is possible to obtain the same effect even if it is connected to a wiring having a large load capacity C level.

【0016】なお、本実施の形態では、画素容量線6を有している場合を示したが、画素容量線6が配設されていないTFT液晶表示装置に対しても、同様の効果を得ることができる。 [0016] In the present embodiment, a case where a pixel capacitance line 6, also for TFT liquid crystal display device pixel capacitor wire 6 is not provided, the same effect be able to.

【0017】(実施の形態4)図6は、シール拡散防止領域1と画素容量線6とを電気的に接続したものである。 [0017] (Embodiment 4) FIG. 6 is obtained by electrically connecting the sealing diffusion preventing region 1 and the pixel capacitor wire 6. このような構成によって、帯電した場合のシール拡散防止領域1の電位の大きさを小さくすることで、ラビング工程でシール拡散防止領域1に帯電した電荷が、垂直走査回路4または水平走査回路5へ放電するのを抑制する。 With this configuration, the potential sealing diffusion preventing region 1 in the case of charging by reducing the size, charges on the seal diffusion preventing region 1 in rubbing step, the vertical scanning circuit 4 or a horizontal scanning circuit 5 It suppresses to discharge.

【0018】シール拡散防止領域1と画素容量線6とを電気的に接続するかわりに、シール拡散防止領域1が接地されている場合、または、垂直走査回路4あるいは水平走査回路5に電圧を供給する電源線と電気的に接続している場合、または、DCレベルで大きな負荷容量を持つ配線と電気的に接続している場合でも同様の効果を得ることができる。 [0018] and seal anti-diffusion region 1 and the pixel capacitance line 6 instead of electrically connecting, if the sealing diffusion preventing region 1 is grounded, or supplying a voltage to the vertical scanning circuit 4 or the horizontal scanning circuit 5 If you are power line electrically connected to, or, it is possible to obtain the same effect even if you are connected wiring and electrically with a large load capacity DC level. このような場合、画素容量線6が配設されていないTFT液晶表示装置についても同様の効果を得ることができる。 In such a case, it is possible to obtain the same effect for the TFT liquid crystal display device pixel capacitor wire 6 is not provided.

【0019】 [0019]

【発明の効果】以上のように本発明によれば、従来組立時のラビング工程において発生していたTFTの静電破壊を防止することができ、液晶パネルの品質および製造歩留が大きく向上する。 According to the present invention as described above, according to the present invention, it occurs in the rubbing process during conventional assembly can prevent electrostatic breakdown of the TFT had, quality and production yield of the liquid crystal panel is significantly improved .

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の第1の実施形態におけるTFTパネルの構成図 Diagram of a TFT panel according to the first embodiment of the present invention; FIG

【図2】本発明の第1の実施形態におけるTFTパネルの断面図 Sectional view of the TFT panel in the first embodiment of the present invention; FIG

【図3】本発明の第2の実施形態におけるTFTパネルの構成図 Diagram of a TFT panel according to the second embodiment of the present invention; FIG

【図4】本発明の第2の実施形態におけるTFTパネルの他の構成図 Another configuration diagram of a TFT panel according to the second embodiment of the present invention; FIG

【図5】本発明の第3の実施形態におけるTFTパネルの構成図 Diagram of a TFT panel according to the third embodiment of the present invention; FIG

【図6】本発明の第4の実施形態におけるTFTパネルの構成図 Figure 6 is a configuration diagram of a TFT panel according to the fourth embodiment of the present invention

【図7】従来のTFTパネルの構成図 [7] The configuration diagram of a conventional TFT panel

【符号の説明】 DESCRIPTION OF SYMBOLS

1 シール拡散防止領域 2 シール剤 3 画面表示領域 4 垂直走査回路 5 水平走査回路 6 画素容量線 7 金属線 9 透明基板 11 画素電極 12 薄膜トランジスタ(TFT) 13 補償容量 14 アドレス線 15 データ線 1 seal diffusion barrier region 2 sealant 3 display area 4 a vertical scanning circuit 5 horizontal scanning circuit 6 pixel capacitor line 7 metal wire 9 transparent substrate 11 pixel electrode 12 a thin film transistor (TFT) 13 compensation capacitor 14 address lines 15 data lines

Claims (5)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 基板上に、マトリクス状に配置された薄膜トランジスタと、この薄膜トランジスタのそれぞれに接続された画素電極と、前記薄膜トランジスタが配置された領域の周辺に前記薄膜トランジスタに信号を供給する走査回路と、この走査回路および前記薄膜トランジスタが配置された領域の周辺に導電材料からなるシール拡散防止領域と、前記シール拡散防止領域と前記走査回路との間に導体とを有し、前記導体は前記走査回路に電圧を供給する電源線に接続されている薄膜トランジスタ液晶表示装置。 To 1. A substrate, a thin film transistor arranged in a matrix, and pixel electrodes connected to each of the thin film transistor, a scanning circuit for supplying a signal to the thin film transistor in the periphery of the thin film transistor is disposed regions , a seal diffusion preventing region where the scanning circuit and the thin film transistor is made of a conductive material around the arranged regions, and a conductor between the scanning circuit and the seal diffusion preventing region, said conductor said scanning circuit thin film transistor liquid crystal display device that is connected to a power supply line for supplying a voltage to the.
  2. 【請求項2】 前記導体が前記シール拡散防止領域の周囲に設けられている請求項1に記載の薄膜トランジスタ液晶表示装置。 2. A thin film transistor liquid crystal display device according to claim 1, wherein the conductor is provided around the seal diffusion preventing region.
  3. 【請求項3】 画素容量線を各行ごとに配設し、前記画素容量線と前記画素電極との間に容量素子を形成し、前記導体が前記電源線に接続されているかわりに、前記画素容量線に接続されている請求項1または2に記載の薄膜トランジスタ液晶表示装置。 Wherein arranged in each row of the pixel capacitor wire, wherein the forming a capacitor between the pixel capacitor line and the pixel electrode, instead of the conductor is connected to said power supply line, the pixel thin film transistor liquid crystal display device according to claim 1 or 2 is connected to the capacitor line.
  4. 【請求項4】 基板上に、マトリクス状に配置された薄膜トランジスタと、この薄膜トランジスタのそれぞれに接続された画素電極と、前記薄膜トランジスタが配置された領域の周辺に前記薄膜トランジスタに信号を供給する走査回路と、この走査回路および前記薄膜トランジスタが配置された領域の周辺に導電材料からなるシール拡散防止領域とを有し、前記シール拡散防止領域が前記走査回路に電圧を供給する電源線に接続されている薄膜トランジスタ液晶表示装置。 4. A substrate, a thin film transistor arranged in a matrix, and pixel electrodes connected to each of the thin film transistor, a scanning circuit for supplying a signal to the thin film transistor in the periphery of the thin film transistor is disposed regions , and a seal diffusion preventing region which the scanning circuit and the thin film transistor is made of a conductive material around the placement area, the thin film transistor in which the sealing diffusion preventing region is connected to a power supply line for supplying a voltage to the scanning circuit The liquid crystal display device.
  5. 【請求項5】 画素容量線を各行ごとに配設し、前記画素容量線と前記画素電極との間に容量素子を形成し、前記シール拡散防止領域が前記電源線に接続されているかわりに、前記画素容量線に接続されている請求項4に記載の薄膜トランジスタ液晶表示装置。 5. disposed for each row of the pixel capacitor wire, a capacitor is formed between the pixel electrode and the pixel capacitor wire, instead of the sealing diffusion preventing region is connected to the power line , thin film transistor liquid crystal display device according to claim 4 which is connected to the pixel capacitor wire.
JP19872596A 1996-07-29 1996-07-29 Thin-film transistor liquid crystal display device Pending JPH1039326A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19872596A JPH1039326A (en) 1996-07-29 1996-07-29 Thin-film transistor liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19872596A JPH1039326A (en) 1996-07-29 1996-07-29 Thin-film transistor liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH1039326A true JPH1039326A (en) 1998-02-13

Family

ID=16395958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19872596A Pending JPH1039326A (en) 1996-07-29 1996-07-29 Thin-film transistor liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH1039326A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382342B2 (en) 2003-06-03 2008-06-03 Sony Corporation Pixel circuit and display device
KR100870010B1 (en) 2002-08-01 2008-11-21 삼성전자주식회사 Thin film transistor array panel
JP2012208302A (en) * 2011-03-29 2012-10-25 Seiko Epson Corp Liquid crystal device and projection type display device
CN107505790A (en) * 2017-09-22 2017-12-22 惠科股份有限公司 Active switch array base palte and liquid crystal display panel

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870010B1 (en) 2002-08-01 2008-11-21 삼성전자주식회사 Thin film transistor array panel
US7382342B2 (en) 2003-06-03 2008-06-03 Sony Corporation Pixel circuit and display device
US8159479B2 (en) 2003-06-03 2012-04-17 Sony Corporation Pixel circuit and display device
US9911383B2 (en) 2003-06-03 2018-03-06 Sony Corporation Pixel circuit and display device
US8836678B2 (en) 2003-06-03 2014-09-16 Sony Corporation Pixel circuit and display device
US9076384B2 (en) 2003-06-03 2015-07-07 Sony Corporation Pixel circuit and display device
US9147358B2 (en) 2003-06-03 2015-09-29 Sony Corporation Pixel circuit and display device
US9570007B2 (en) 2003-06-03 2017-02-14 Sony Corporation Pixel circuit and display device
US10170041B2 (en) 2003-06-03 2019-01-01 Sony Corporation Pixel circuit and display device
JP2012208302A (en) * 2011-03-29 2012-10-25 Seiko Epson Corp Liquid crystal device and projection type display device
CN107505790A (en) * 2017-09-22 2017-12-22 惠科股份有限公司 Active switch array base palte and liquid crystal display panel

Similar Documents

Publication Publication Date Title
US5777701A (en) Display device
KR100360749B1 (en) Liquid crystal display device
US5054887A (en) Active matrix type liquid crystal display
CN101101419B (en) Liquid crystal display device
EP0766118B1 (en) Active-matrix type liquid crystal display device
EP0464579B1 (en) Thin film field effect transistor array for use in active matrix liquid crystal display
KR100263397B1 (en) Lcd device and its driving method
KR0160062B1 (en) Array substrate for flat display device
JP2859093B2 (en) The liquid crystal display device
EP0772073B1 (en) Liquid crystal display
US6061105A (en) LCD with via connections connecting the data line to a conducting line both before and beyond the sealing material
US5914762A (en) Liquid crystal display device with improved transmittance and method for manufacturing same
JP3062090B2 (en) The liquid crystal display device
JP3187254B2 (en) Image display device
KR100516533B1 (en) Liquid crystal device, electrooptic device, and projection display device using the same
KR100264238B1 (en) Ips type lcd
US7224413B2 (en) Liquid crystal display with electrostatic protecting circuits
US7724314B2 (en) Method for repairing a short in a substrate for a display and display repaired according to that method
US5504348A (en) Thin-film transistor array and liquid crystal display device using the thin-film transistor array
US6803976B1 (en) LCD having electrode(s) outside display area which adsorb ionic impurities
KR100246022B1 (en) Active matrix liquid crystal display device and its manufacturing method
JP2770763B2 (en) Active matrix liquid crystal display device
EP0867751A2 (en) Liquid crystal display panel
EP0766120B1 (en) Active matrix substrate and display device incorporating the same
KR100382409B1 (en) A liquid crystal display having a pixel capacitance of the high