JPH10335517A - Bga type package board - Google Patents

Bga type package board

Info

Publication number
JPH10335517A
JPH10335517A JP9148052A JP14805297A JPH10335517A JP H10335517 A JPH10335517 A JP H10335517A JP 9148052 A JP9148052 A JP 9148052A JP 14805297 A JP14805297 A JP 14805297A JP H10335517 A JPH10335517 A JP H10335517A
Authority
JP
Japan
Prior art keywords
package substrate
conductor layer
solder
type package
solder ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9148052A
Other languages
Japanese (ja)
Other versions
JP3180719B2 (en
Inventor
Shigenao Tomabechi
重尚 苫米地
Toshihiko Kubo
敏彦 久保
Nobuo Fuji
信男 藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP14805297A priority Critical patent/JP3180719B2/en
Publication of JPH10335517A publication Critical patent/JPH10335517A/en
Application granted granted Critical
Publication of JP3180719B2 publication Critical patent/JP3180719B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Abstract

PROBLEM TO BE SOLVED: To prevent a solder ball from having cavities formed therein or from dispersing, by coating some portions of a conductor layer with degassing films expanding from the outer peripheral portions of the conductor layer to a through-hole. SOLUTION: In the peripheral edge portion of a through-hole 13 bored in a BGA type package board 10 which is present on the surface of the package board 10, a conductor layer 14b for the connection of a solder ball is formed to provide thereon, e.g. a plating film 15. Then, the whole of the conductor layer 14b and the plating film 15 is coated with a solder resist layer 12. Next, after applying a predetermined treatment process to the solder resist layer 12, degassing films, i.e., resist layers 19 are formed in some portions of the conductor layer 14b. Each resist layer 19 is provided in the portion expanded aiming at the center of the through-hole 13 from the outer peripheral portion of the conductor layer 14 to its inner peripheral portion. The resist layers 19 constitute together a crossed planar form, expanding in four ways or a Y-shaped planar form, expanding in three ways.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ボールグリッドア
レイ型パッケージ基板(以下、BGA型パッケージ基板
と記す)に関し、より詳細には半導体素子を搭載するB
GA型パッケージ基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ball grid array type package substrate (hereinafter referred to as a BGA type package substrate).
It relates to a GA type package substrate.

【0002】[0002]

【従来の技術】半導体素子を保護すると同時に、マザー
ボード上に形成された配線との接続を図るために、前記
半導体素子は種々のパッケージ基板に実装される。この
ようなパッケージ基板としては、例えばQFP(Quad Fl
at Package) 、PGA(Pin Grid Array)型パッケージ基
板等が挙げられ、これらのパッケージ基板は、現在盛ん
に使用されている。しかし、最近の半導体素子の高集積
化に伴い、半導体素子に形成される接続端子の数は急激
に増加してきている。従って、マザーボードとの接続を
図るためのパッケージ基板の接続端子の数も増加させる
必要があるが、上記したQFP、PGA型パッケージ基
板では、その構造上接続端子の数を増加させるのには限
界がある。
2. Description of the Related Art In order to protect a semiconductor element and at the same time connect with a wiring formed on a motherboard, the semiconductor element is mounted on various package substrates. As such a package substrate, for example, QFP (Quad Fl
at Package), a PGA (Pin Grid Array) type package substrate, and the like. These package substrates are actively used at present. However, with the recent increase in the degree of integration of semiconductor devices, the number of connection terminals formed on the semiconductor device has been rapidly increasing. Accordingly, it is necessary to increase the number of connection terminals of the package substrate for connection with the motherboard. However, in the above-mentioned QFP and PGA type package substrates, there is a limit in increasing the number of connection terminals due to its structure. is there.

【0003】そこで、最近注目されているのが、BGA
型パッケージ基板である。図5は、プラスチック製のB
GA型パッケージ基板の一例を模式的に示した部分拡大
断面図である。
[0003] Recently, BGA has attracted attention.
It is a mold package substrate. FIG. 5 shows a plastic B
It is the elements on larger scale which showed an example of GA type package substrate typically.

【0004】図中、BGA型パッケージ基板30はプラス
チック基板31から構成され、このプラスチック基板31に
は半導体素子32がダイボンディングにより接続、固定さ
れている。プラスチック基板31の両主面には銅(Cu)等か
らなる導体層34a、34bが形成され、導体層34a、34b
は中空状のスルーホール33の壁面に形成された導体層34
cにより接続されている。これらを総称して導体層34と
称する。また、マザーボード接続面38では、スルーホー
ル33の周辺に存在する導体層34bと、この導体層34bの
近くに形成された電極パッド35とが接続され、電極パッ
ド35にはんだボール36が接続されている。また、半導体
素子搭載面37に搭載された半導体素子32の電極パッド
(図示せず) と導体層34aとは、ワイヤ39を用いたワイ
ヤボンディングにより接続されている。
In FIG. 1, a BGA type package substrate 30 is composed of a plastic substrate 31, on which a semiconductor element 32 is connected and fixed by die bonding. Conductor layers 34a and 34b made of copper (Cu) or the like are formed on both main surfaces of the plastic substrate 31, and the conductor layers 34a and 34b
Is the conductor layer 34 formed on the wall surface of the hollow through hole 33
c. These are collectively referred to as a conductor layer 34. On the motherboard connection surface 38, the conductor layer 34b existing around the through hole 33 and the electrode pad 35 formed near the conductor layer 34b are connected, and the solder ball 36 is connected to the electrode pad 35. I have. The electrode pad of the semiconductor element 32 mounted on the semiconductor element mounting surface 37
The conductor layer 34a (not shown) is connected to the conductor layer 34a by wire bonding using a wire 39.

【0005】マザーボードとの接続を行うには、例えば
このBGA型パッケージ基板30の電極パッド35に接続さ
れたはんだボール36が、マザーボードに接続され、はん
だボール用に形成された接続端子の真上にくるように位
置合わせを行い、はんだボール36をリフローさせる。
In order to make connection with the motherboard, for example, a solder ball 36 connected to the electrode pad 35 of the BGA type package substrate 30 is connected to the motherboard, and directly above a connection terminal formed for the solder ball. The solder balls 36 are reflowed.

【0006】しかし、このBGA型パッケージ基板30で
は、はんだボール36を接続するための電極パッド35をス
ルーホール33と異なる位置に形成しているため、その分
だけパッケージ基板の面積を大きくとらざるを得ず、パ
ッケージ基板が大型化してしまうという問題があった。
However, in the BGA type package substrate 30, since the electrode pads 35 for connecting the solder balls 36 are formed at positions different from the through holes 33, the area of the package substrate must be increased accordingly. As a result, there is a problem that the package substrate becomes large.

【0007】[0007]

【発明が解決しようとする課題】それで、本出願人ら
は、先にパッケージ基板の小型化を図るための手段とし
て、プラスチック基板に形成された中空状のスルーホー
ル直下にはんだボールが接続されたBGA型パッケージ
基板を提案した (特願平8-64977 号) 。
As a means for reducing the size of the package substrate, the present applicant has previously connected a solder ball directly below a hollow through-hole formed in a plastic substrate. A BGA type package substrate was proposed (Japanese Patent Application No. 8-64977).

【0008】図6(a)は、上記構造を有するBGA型
パッケージ基板を模式的に示した部分拡大断面図であ
り、図6(b)はその底面図である。図中、BGA型パ
ッケージ基板40には、プラスチック基板11の両主面に導
体層14a、14bが形成され、それら導体層14a、14bは
スルーホール13の壁面に形成された導体層14cにより接
続されている。これらを導体層14と総称する。また、半
導体素子搭載面17は、導体層14aを保護するためにソル
ダーレジスト層12でほぼ全面が被覆されており、マザー
ボード接続面18も、スルーホール13が形成されている部
分の周辺を除き、同様にソルダーレジスト層12で被覆さ
れている。従って、半導体素子搭載面17のスルーホール
13はソルダーレジスト層12により閉塞されているが、そ
の他の部分 (スルーホール13の大部分及びマザーボード
接続面18におけるスルーホール13の周辺) は、ソル
ダーレジスト層12が除去されている。また、ソルダーレ
ジスト層12で被覆されていないスルーホール13の壁面の
導体層14c、及びマザーボード接続面18の導体層14b上
には、めっき皮膜15 (Ni層、又はNi層とAu層) が形成さ
れている。そして、このスルーホール13の直下にはんだ
ボール16が接続されている。
FIG. 6A is a partially enlarged sectional view schematically showing a BGA type package substrate having the above structure, and FIG. 6B is a bottom view thereof. In the figure, on a BGA type package substrate 40, conductor layers 14a and 14b are formed on both main surfaces of a plastic substrate 11, and these conductor layers 14a and 14b are connected by a conductor layer 14c formed on the wall surface of the through hole 13. ing. These are collectively referred to as conductor layers 14. In addition, the semiconductor element mounting surface 17 is almost entirely covered with the solder resist layer 12 to protect the conductor layer 14a, and the motherboard connection surface 18 also except for the periphery of the portion where the through hole 13 is formed, Similarly, it is covered with a solder resist layer 12. Therefore, the through holes in the semiconductor element mounting surface 17
13 is closed by the solder resist layer 12, but the other portions (most of the through holes 13 and the periphery of the through holes 13 on the motherboard connection surface 18) have the solder resist layer 12 removed. Further, a plating film 15 (Ni layer or Ni layer and Au layer) is formed on the conductor layer 14c on the wall surface of the through hole 13 not covered with the solder resist layer 12 and the conductor layer 14b on the motherboard connection surface 18. Have been. The solder ball 16 is connected directly below the through hole 13.

【0009】マザーボードとの接続方法は、図5に示し
たBGA型パッケージ基板30の場合とほぼ同様である。
このBGA型パッケージ基板40においては、スルーホー
ル13の直下にはんだボール16が接続されているため、図
5に示したBGA型パッケージ基板30のように電極パッ
ド35を形成するための領域を必要としなくなり、その分
だけパッケージ基板の小型化を図ることができる。
The connection method with the motherboard is almost the same as that of the BGA type package substrate 30 shown in FIG.
In the BGA type package substrate 40, since the solder balls 16 are connected immediately below the through holes 13, an area for forming the electrode pads 35 is required as in the BGA type package substrate 30 shown in FIG. And the size of the package substrate can be reduced accordingly.

【0010】図7(a)〜(d)は図6に示したBGA
型パッケージ基板40の製造工程の一部を模式的に示した
部分拡大断面図である。図7(a) に示すように、中空状
のスルーホール13が形成されたプラスチック基板11の両
主面17、18及びスルーホール13に導体層14を形成した
後、導体層14の上にマスク27を形成し、その後エッチン
グ処理を施して所定パターンの導体層14 (14a、14b、
14c) を形成する。
FIGS. 7A to 7D show the BGA shown in FIG.
FIG. 6 is a partially enlarged cross-sectional view schematically showing a part of the manufacturing process of the mold package substrate 40. As shown in FIG. 7A, after the conductor layer 14 is formed on both the main surfaces 17, 18 and the through hole 13 of the plastic substrate 11 in which the hollow through hole 13 is formed, a mask is formed on the conductor layer 14. 27, and then subjected to an etching process to form the conductor layer 14 (14a, 14b,
14c) is formed.

【0011】次に、図7(b) に示すように、導体層14
(14a、14b、14c) が形成されたプラスチック基板11
の両主面に紫外線硬化性のソルダーレジスト層12を形成
する。この際、スルーホール13の内部にもソルダーレジ
スト層12が充填される。そして、マスク20を介してプラ
スチック11基板の両主面に紫外線21を照射し、その後現
像処理を施すことにより、スルーホール13の内部及びマ
ザーボード搭載面18のスルーホール13周囲のソルダーレ
ジスト層12を除去する( 図7(c) 参照) 。
Next, as shown in FIG.
(14a, 14b, 14c) formed plastic substrate 11
An ultraviolet-curable solder resist layer 12 is formed on both principal surfaces of. At this time, the inside of the through hole 13 is also filled with the solder resist layer 12. Then, both main surfaces of the plastic 11 substrate are irradiated with ultraviolet rays 21 via the mask 20, and then subjected to a development process, so that the solder resist layer 12 around the through holes 13 inside the through holes 13 and the motherboard mounting surface 18 is formed. It is removed (see FIG. 7 (c)).

【0012】図7(d) に示すように上記現像処理により
露出した導体層14b、14cには、めっき処理を施し、ス
ルーホール13の内壁及びマザーボード搭載面18のスルー
ホール13の周囲にめっき皮膜15を形成する。
As shown in FIG. 7 (d), the conductor layers 14b and 14c exposed by the development process are subjected to a plating process so that a plating film is formed on the inner wall of the through hole 13 and around the through hole 13 on the mother board mounting surface 18. Form 15.

【0013】その後、スルーホール13の直下に (導体層
14bに) はんだボール16を接着し、リフローを行うこと
により、図6に示したBGA型パッケージ基板40の製造
を終了する。
After that, immediately below the through hole 13 (the conductor layer
By bonding the solder balls 16 and performing reflow, the manufacturing of the BGA type package substrate 40 shown in FIG. 6 is completed.

【0014】しかし、かかるBGA型パッケージ基板40
においては、上記したはんだボール16のリフロー時に、
図8に示すように、はんだボール16内部に空洞16aが形
成されたり、あるいははんだボール16が破裂して散失し
てしまうという問題があった。この原因は、スルーホー
ル13内部に残留していた水分がリフロー時の加熱により
水蒸気となり、スルーホール13内部の圧力が上昇するた
めであると考えられる。
However, such a BGA type package substrate 40
In the above, at the time of reflow of the solder ball 16 described above,
As shown in FIG. 8, there is a problem that a cavity 16a is formed inside the solder ball 16, or the solder ball 16 ruptures and is lost. It is considered that this is because the water remaining in the through-hole 13 becomes steam due to heating during reflow, and the pressure inside the through-hole 13 increases.

【0015】ここに、本発明の目的は、スルーホール直
下において導体層に接着されたはんだボールをリフロー
する場合にも、はんだボール内部に空洞が形成された
り、はんだボールが散失することのないBGA型パッケ
ージ基板を提供することである。
Here, an object of the present invention is to provide a BGA that does not form a cavity inside the solder ball or lose the solder ball even when the solder ball adhered to the conductor layer is reflowed immediately below the through hole. To provide a mold package substrate.

【0016】[0016]

【課題を解決するための手段】そのような問題は、ベー
キング時間を延ばしたり、温度を上げたりしただけでは
解消されず、むしろベーキング自体リードタイムを長引
かせたり、コストアップの要因となっていた。
These problems cannot be solved only by increasing the baking time or increasing the temperature, but rather prolong the baking lead time and increase the cost. .

【0017】ここに、上記目的を達成するために、本発
明に係るBGA型パッケージ基板は、中空状のスルーホ
ールが形成され、このスルーホールの一端がソルダーレ
ジスト層により閉塞され、開口した前記スルーホールの
他端の周囲にはんだボール接続用の導体層が形成された
BGA型パッケージ基板において、この導体層の一部分
を、この導体層の外周部よりスルーホールに至るガス抜
き用皮膜で被覆することを特徴としている。
Here, in order to achieve the above object, a BGA type package substrate according to the present invention has a hollow through-hole, one end of which is closed by a solder resist layer, and the through-hole is opened. In a BGA type package substrate in which a conductor layer for solder ball connection is formed around the other end of the hole, a part of the conductor layer is covered with a degassing film extending from an outer peripheral portion of the conductor layer to a through hole. It is characterized by.

【0018】ここに、本発明は次の通りである。 (1) パッケージ基板表面上のスルーホールの周縁部には
んだボール接続用導体層が形成されたボールグリッドア
レイ型パッケージ基板であって、前記はんだボール接続
用導体層上に、該はんだボール接続用導体層の外周部か
ら内周部に至る部位に延びている少なくとも2条のガス
抜き用皮膜が設けられていることを特徴とするボールグ
リッドアレイ型パッケージ基板。
Here, the present invention is as follows. (1) A ball grid array type package substrate in which a solder ball connection conductor layer is formed on a peripheral portion of a through hole on a package substrate surface, wherein the solder ball connection conductor is provided on the solder ball connection conductor layer. A ball grid array type package substrate, comprising at least two gas vent coatings extending from a peripheral portion to an inner peripheral portion of the layer.

【0019】(2) パッケージ基板表面上のスルーホール
の周縁部にはんだボール接続用導体層が形成されたボー
ルグリッドアレイ型パッケージ基板であって、前記はん
だボール接続用導体層上の一部分がガス抜き用皮膜で被
覆されており、該ガス抜き用皮膜が、スルーホールの中
心から四方向に延びる十文字状あるいは三方向に延びる
Y字状の形態で設けられていることを特徴とするボール
グリッドアレイ型パッケージ基板。
(2) A ball grid array type package substrate in which a solder ball connection conductor layer is formed on the periphery of a through hole on a package substrate surface, wherein a part of the solder ball connection conductor layer is vented. A ball grid array type, wherein the degassing film is provided in a cross shape extending in four directions from the center of the through hole or in a Y shape extending in three directions. Package substrate.

【0020】(3) 前記ガス抜き用皮膜が前記はんだボー
ル接続用導体層表面に凸状をなして設けられていること
を特徴とする上記(1) または(2) に記載のボールグリッ
ドアレイ型パッケージ基板。
(3) The ball grid array type according to the above (1) or (2), wherein the degassing film is provided on the surface of the conductor layer for solder ball connection in a convex shape. Package substrate.

【0021】(4) 前記ガス抜き用皮膜と、前記はんだボ
ール接続用導体層の表面とが同一面をなすことを特徴と
する上記(1) または(2) に記載のボールグリッドアレイ
型パッケージ基板。
(4) The ball grid array type package substrate according to the above (1) or (2), wherein the degassing film and the surface of the solder ball connecting conductor layer are flush with each other. .

【0022】(5) パッケージ基板のビアホールの周縁部
にはんだボール接続用導体層が形成されたボールグリッ
ドアレイ型パッケージ基板であって、前記はんだボール
接続用導体層上の一部分がガス抜き用皮膜で被覆されて
いることを特徴とするボールグリッドアレイ型パッケー
ジ基板。
(5) A ball grid array type package substrate in which a conductor layer for connecting a solder ball is formed at a peripheral portion of a via hole of the package substrate, wherein a part of the conductor layer for connecting a solder ball is a degassing film. A ball grid array type package substrate which is coated.

【0023】(6) 前記ガス抜き用皮膜が樹脂皮膜である
ことを特徴とする上記(1) ないし(5)のいずれかに記
載のボールグリッドアレイ型パッケージ基板。
(6) The ball grid array type package substrate according to any one of (1) to (5), wherein the degassing film is a resin film.

【0024】したがって、本発明にかかるBGA型パッ
ケージ基板によれば、はんだボール接続用の導体層の一
部分がハンダとの濡れ性が悪いガス抜き用皮膜で被覆さ
れているので、はんだボールをこの導体層に接着した後
リフローさせる際、スルーホール内に水蒸気等が発生し
ても、ガス抜き用皮膜の周囲とはんだボールとの間を通
って水蒸気が外部に抜け、はんだボール内に空洞が形成
されたり、はんだボールが破裂したりすることはない。
リフローが進めば、はんだボールと導体層とのはんだ付
けが行われ、ガス抜き用皮膜の部位を含めてはんだ付け
が行われる。
Therefore, according to the BGA type package substrate of the present invention, a part of the conductor layer for connecting the solder balls is covered with the degassing film having poor wettability with the solder, so that the solder balls are connected to the conductor. When reflow is performed after bonding to the layer, even if water vapor or the like is generated in the through hole, the water vapor passes through the space between the degassing film and the solder ball and escapes to the outside, forming a cavity in the solder ball. And the solder balls do not rupture.
As the reflow proceeds, soldering of the solder ball and the conductor layer is performed, and soldering is performed including the portion of the degassing film.

【0025】しかも、本発明によれば、そのようなはん
だ濡れ性の劣る皮膜を部分的ではあるが、本来はんだボ
ールとの接合を良好にするために設けた導体層に設ける
ことは接続強度を劣化させることになると考えられてい
たのにも係わらず、本発明によれば、そのような強度劣
化は実質上見られず、スルーホール内部のガスを効果的
に逃すことができたのであって、そのような効果は予想
外と言える。
Further, according to the present invention, although such a film having poor solder wettability is partially provided on the conductor layer originally provided for improving the bonding with the solder ball, the connection strength is reduced. According to the present invention, such a strength deterioration was not substantially observed, and gas in the through hole could be effectively escaped, although it was thought that the gas would deteriorate. Such effects are unexpected.

【0026】また、本発明に係るBGA型パッケージ基
板を製造する方法は、中空状のスルーホールの一端の周
囲にはんだボール接続用の導体層が形成されたBGA型
パッケージ基板の両面であって、スルーホール及び導体
層を含む部分に、ソルダーレジスト層を形成するソルダ
ーレジスト層形成工程と、フォトリソグラフィーの手法
を用い、前記導体層上のソルダーレジスト層をガス抜き
用レジスト層として残るように除去するソルダーレジス
ト層除去工程とを含むことを特徴としている。
Further, the method of manufacturing a BGA type package substrate according to the present invention is characterized in that both sides of a BGA type package substrate having a conductor layer for solder ball connection formed around one end of a hollow through hole, A solder resist layer forming step of forming a solder resist layer in a portion including the through hole and the conductor layer, and using a photolithography technique, the solder resist layer on the conductor layer is removed so as to remain as a gas release resist layer. And a solder resist layer removing step.

【0027】したがって、かかる製造方法によれば、従
来より行われているフォトレジスト層の一部除去工程に
おいて、紫外線を照射する際のマスクの形状を変えるこ
とにより、比較的容易に導体層上にガス抜き用レジスト
層を形成することができ、これをリフロー時のガス抜き
用皮膜として利用することで、ガス抜きを容易にし、導
体層にはんだボールを良好に接続することができる。
Therefore, according to such a manufacturing method, in the conventional step of partially removing the photoresist layer, the shape of the mask when irradiating ultraviolet rays is changed, so that the photoresist layer can be relatively easily formed on the conductive layer. A degassing resist layer can be formed, and by using this as a degassing film during reflow, degassing is facilitated and solder balls can be satisfactorily connected to the conductor layer.

【0028】[0028]

【発明の実施の形態】本発明に係るBGA型パッケージ
基板の実施の形態を添付図面に基づいてさらに具体的に
説明する。なお、以下において同一部材は同一符号をも
って示す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a BGA type package substrate according to the present invention will be described more specifically with reference to the accompanying drawings. In the following, the same members are denoted by the same reference numerals.

【0029】本発明において、対象とするBGA型パッ
ケージ基板の種類は特に限定されるものではないが、通
常、中空状のスルーホールが形成されるのはプラスチッ
ク製のものである。そこで、以下においては、図7に示
したプラスチック製のBGA型パッケージ基板を例にと
って説明する。なお、説明の便宜上、プラスチック基板
の上下面を貫通する貫通孔、つまりスルーホールを例に
とって本発明を説明するが、本発明は多層基板の各配線
層間を貫通するビアホールについても同様に適用できる
ものである。
In the present invention, the type of the target BGA type package substrate is not particularly limited, but the hollow through hole is usually formed of plastic. Therefore, the plastic BGA type package substrate shown in FIG. 7 will be described below as an example. For convenience of description, the present invention will be described by taking a through hole penetrating the upper and lower surfaces of a plastic substrate, that is, a through hole as an example, but the present invention can be similarly applied to a via hole penetrating between wiring layers of a multilayer substrate. It is.

【0030】図1(a)及び図2(a)は本発明に係る
BGA型パッケージ基板の一部を模式的に示した部分拡
大断面図であり、図1(b)及び図2(b)はその底面
図である。
FIGS. 1A and 2A are partially enlarged sectional views schematically showing a part of a BGA type package substrate according to the present invention, and FIGS. 1B and 2B. Is a bottom view thereof.

【0031】図中、本発明にかかるBGA型パッケージ
基板10は、露出した導体層14b上にX状及びY状のガス
抜き用皮膜が形成されている以外は、図7に示した従来
のBGA型パッケージ基板40と同様に構成されているた
め、ここではその詳しい説明を省略する。
In the figure, a BGA type package substrate 10 according to the present invention has a conventional BGA shown in FIG. 7 except that an X-shaped and a Y-shaped degassing film are formed on the exposed conductor layer 14b. Since the configuration is the same as that of the mold package substrate 40, a detailed description thereof is omitted here.

【0032】ここで、本発明において使用する「ガス抜
き用皮膜」とは、リフロー時に発生するガスを逃がす作
用を発揮する皮膜であって、機能的にははんだとの濡れ
性が十分でないことから起こる溶融はんだとの反発を利
用してガス抜き空間を確保できる皮膜であれば特に制限
はないが、以下の例にあっては紫外線硬化型のソルダー
レジスト層をもって構成する場合について説明する。
Here, the “gas release film” used in the present invention is a film that exhibits an action of escaping gas generated at the time of reflow, and is functionally insufficient in wettability with solder. There is no particular limitation as long as it is a film that can secure a gas release space by utilizing the repulsion with the molten solder, but in the following example, the case of forming with a UV-curable solder resist layer will be described.

【0033】すなわち、本発明によれば、BGA型パッ
ケージ基板10に設けられたスルーホール13のパッケージ
基板表面上の周縁部にははんだボール接続用導体層14b
が形成されており、図示例ではその上にNiまたはAuなど
のめっき皮膜15が設けられている。このめっき皮膜15
は、導体層14b にCuを用いた場合、ハンダのSn (スズ)
と反応して、CuSnという金属間化合物を生成することに
より、界面が脆くなることを防ぐために形成する必要が
あるが、他の導電物質を使用することでそのような脆い
反応物を生成しないのであれば、めっき皮膜15を特に設
ける必要はない。導体層14b およびめっき皮膜15は全体
がソルダーレジスト層12によって被覆されている。
That is, according to the present invention, the solder ball connection conductor layer 14b is formed on the periphery of the through hole 13 provided in the BGA type package substrate 10 on the package substrate surface.
Is formed, and in the illustrated example, a plating film 15 such as Ni or Au is provided thereon. This plating film 15
Means that when Cu is used for the conductor layer 14b, solder Sn (tin)
It is necessary to form an intermetallic compound called CuSn in order to prevent the interface from becoming brittle.However, the use of other conductive materials does not generate such a brittle reactant. If so, there is no need to provide the plating film 15 in particular. The conductor layer 14b and the plating film 15 are entirely covered with the solder resist layer 12.

【0034】本発明において用いるソルダーレジスト層
12としては、例えばメラミン、エポキシ、アクリル、ポ
リスチロール、ポリイミド、その他ポリウレタン、シリ
コーンなどのが例示される。そして、ソルダーレジスト
層12に紫外線照射、現像の各処理工程を経て、導体層14
b の一部分にガス抜き用皮膜、つまりレジスト層19を形
成するのである。レジスト層19は、図1(b) および図2
(b) において白抜き領域で示すように、導体層14b の外
周部からスルーホール13の中心に向かって導体層14b の
内周部に至る部位に設けられており、その平面形状は、
図1(b) の場合は、スルーホール13の中心から四方向に
延びる十字状であり、図2(b) の場合は、同じくスルー
ホール13の中心から三方向に延びるY字状である。
[0034] Solder resist layer used in the present invention
Examples of 12 include melamine, epoxy, acrylic, polystyrene, polyimide, polyurethane, silicone, and the like. Then, the solder resist layer 12 is subjected to ultraviolet irradiation and development processing steps to form the conductor layer 14.
A degassing film, that is, a resist layer 19 is formed on a part of b. The resist layer 19 is formed as shown in FIG.
In (b), as shown by a white area, the portion is provided from the outer peripheral portion of the conductor layer 14b to the inner peripheral portion of the conductor layer 14b toward the center of the through hole 13.
In the case of FIG. 1 (b), it has a cross shape extending in four directions from the center of the through hole 13, and in the case of FIG. 2 (b), it has a Y shape which also extends in three directions from the center of the through hole 13.

【0035】このときのレジスト層19は凸状をなしてお
り、その上にはんだボール16を載せたときにはんだボー
ル16との間に溝部を構成し、これがガス抜き空間をさら
に拡大することで効果的なガス抜きができる。
At this time, the resist layer 19 has a convex shape, and when the solder ball 16 is placed thereon, a groove is formed between the resist ball 19 and the solder ball 16, which further enlarges the gas vent space. Effective degassing is possible.

【0036】あるいは別の態様では、凸状をなしたレジ
スト層19の周囲に、例えばハンダペーストなどの導電性
物質をスタリーン印刷の手段でもって埋め込んだり、無
電解めっきすることにより同一面としてもよい。はんだ
ボールの保持の安定性という点からは同一面とすること
が好ましい。
Alternatively, in another embodiment, a conductive material such as a solder paste may be embedded around the convex resist layer 19 by means of a stalline printing or may be made the same surface by electroless plating. . From the viewpoint of the stability of holding the solder balls, it is preferable that the surfaces are the same.

【0037】前記凸状をなしたガス抜き用レジスト層19
の厚さが、厚すぎるとハンダリフロー時にハンダボール
が溶融した際、前記溝部に溶けたハンダボールが大量に
落ち込みリフロー後のボール形状が大きく変わる場合が
ある。
The convex degassing resist layer 19
If the thickness of the solder ball is too large, when the solder ball melts during the solder reflow, a large amount of the solder ball melted into the groove may fall and the shape of the ball after the reflow may greatly change.

【0038】したがって、好ましくは、前記レジスト層
19の厚さが例えば40μm以上と大きくなった時に上述の
ように同一面とする。もちろん、そのような場合でも特
に問題がなければ凸状のレジスト層を使用してもよいこ
とは云うまでもない。
Therefore, preferably, the resist layer
When the thickness of 19 increases to, for example, 40 μm or more, the surface is made the same as described above. Of course, even in such a case, a convex resist layer may be used if there is no particular problem.

【0039】その他、このガス抜き皮膜の形成、材質に
ついては、本発明で規定するガス抜きの機能が発揮され
る限り、多くに変更例が考えられ、例えば、ドライフィ
ルムを用いてリソグラフィ法により、ガス抜き皮膜を形
成したり、十字、Y字という形状であっては、前記凸状
をなしたレジスト層19が、スルーホールの周縁部に4本
または3本が適当に配置されている形状であればよく、
X字、T字といったようなものも、本発明の範囲内であ
る。
In addition, the formation and material of the gas release film may be varied in many ways as long as the function of gas release defined in the present invention is exhibited. For example, a lithography method using a dry film may be used. In the case of forming a degassing film, or in the shape of a cross or a Y-shape, the convex resist layer 19 has a shape in which four or three resist layers 19 are appropriately arranged on the periphery of the through hole. If there is,
X-shaped, T-shaped and the like are also within the scope of the present invention.

【0040】次に、本発明にかかるBGA型パッケージ
基板10を製造する方法を説明する。まず、前述の図7
(a)に示した方法と同様にプラスチック基板11上及び
スルーホール13内壁に所定パターンの導体層14を形成し
た後、両主面に紫外線硬化型のソルダーレジスト層12を
形成する。この際、スルーホール13の内部にもソルダー
レジスト層12が充填される。
Next, a method of manufacturing the BGA type package substrate 10 according to the present invention will be described. First, FIG.
After a conductor layer 14 having a predetermined pattern is formed on the plastic substrate 11 and the inner wall of the through hole 13 in the same manner as the method shown in FIG. 1A, an ultraviolet-curable solder resist layer 12 is formed on both main surfaces. At this time, the inside of the through hole 13 is also filled with the solder resist layer 12.

【0041】図3(a) および図4(a) は、ソルダーレジ
スト層12が形成されたプラスチック基板11に紫外線を照
射している状態を模式的に示した部分拡大断面図であ
り、図3 (b ) 及び図4(b)はその底面図であり、そ
れぞれガス抜き用レジスト層19を4本および3本設けた
例を示す。
FIGS. 3A and 4A are partially enlarged cross-sectional views schematically showing a state where the plastic substrate 11 on which the solder resist layer 12 is formed is irradiated with ultraviolet rays. 4 (b) and FIG. 4 (b) are bottom views showing examples in which four and three degassing resist layers 19 are provided, respectively.

【0042】図3(a) および図4(a)に示したように、
プラスチック基板11の両主面に設けられたソルダーレジ
スト層12に紫外線21を照射するが、マザーボード接続面
18の側に紫外線を照射する際には、スルーホール13及び
その周囲に紫外線が照射されないように、図3(b)及
び図4(b)に示した形状(網かけ部)のマスク20をソ
ルダーレジスト層12の上に位置させて、紫外線21の照射
を行う。その後、現像処理を施すと、紫外線が照射され
ていないスルーホール13内部とその周囲部分が溶解、除
去され、導体層14b上には、図中、白抜きで示すガス抜
き用レジスト層19 (図3 (b) 、図4 (b) 参照) のみ
が残る。
As shown in FIGS. 3 (a) and 4 (a),
The solder resist layers 12 provided on both main surfaces of the plastic substrate 11 are irradiated with ultraviolet rays 21.
When irradiating the ultraviolet rays on the side of the mask 18, the mask (shaded portion) shown in FIG. 3B and FIG. Irradiation of ultraviolet rays 21 is performed on the solder resist layer 12. Thereafter, when a developing process is performed, the inside and the surrounding portion of the through-hole 13 not irradiated with the ultraviolet rays are dissolved and removed, and on the conductor layer 14b, a degassing resist layer 19 (see FIG. 3 (b) and FIG. 4 (b) only) remain.

【0043】その後、図1および図2に示すように、め
っき処理を施すことによりめっき皮膜15を形成し、次い
ではんだボール16を接続することにより本発明にかかる
構成のBGA型パッケージ基板10が得られる。
Thereafter, as shown in FIG. 1 and FIG. 2, a plating film 15 is formed by performing a plating process, and then a solder ball 16 is connected to obtain a BGA type package substrate 10 according to the present invention. Can be

【0044】このBGA型パッケージ基板10において
は、導体層14b (めっき皮膜15) とはんだボール16との
間にガス抜き用レジスト層19が介在しており、このガス
抜き用レジスト層19ははんだボール16との濡れ性がよく
ない。従って、はんだボール16のリフロー時にはガス抜
き用レジスト層19とはんだボール16との間に空隙が形成
され、この空隙部を通って水蒸気等のガスが抜ける。そ
のため、はんだボール16のリフロー時にはんだボール16
内部に空洞16aが形成されたり、あるいははんだボール
16が破裂して散失してしまうという不都合は生じない。
In this BGA type package substrate 10, a gas release resist layer 19 is interposed between the conductor layer 14b (plating film 15) and the solder ball 16, and the gas release resist layer 19 is The wettability with 16 is not good. Therefore, when the solder ball 16 reflows, a gap is formed between the degassing resist layer 19 and the solder ball 16, and a gas such as water vapor escapes through the gap. Therefore, when the solder balls 16 reflow,
A cavity 16a is formed inside or a solder ball
There is no inconvenience that 16 will burst and be lost.

【0045】このように本発明にあっては、ガス抜き用
レジスト層19の幅は、はんだボール16のリフロー時にガ
スが抜ける幅さえ確保できれば、導体層14bとはんだボ
ール16との接着力を大きくするためになるべく狭い方が
よく、実際には30〜40μm程度が好ましい。また、ガス
抜き用レジスト層19の高さは、はんだボール16と導体層
14bとの接着力を考えるとなるべく低い方がよく、実際
には10〜15μmが好ましい。
As described above, according to the present invention, the width of the gas release resist layer 19 can increase the adhesive strength between the conductor layer 14b and the solder ball 16 as long as the width through which the gas can escape during reflow of the solder ball 16 can be ensured. It is preferable that the width is as narrow as possible, and in practice, it is preferably about 30 to 40 μm. In addition, the height of the gas release resist layer 19 is determined by the solder ball 16 and the conductor layer.
Considering the adhesive strength to 14b, it is better to be as low as possible.

【0046】さらに、図示例ではこのガス抜きレジスト
層19を3または4条設けているが、2条以上で十分なガ
ス抜きができ、かつはんだボールが安定して載置するこ
とができれば、特に制限はない。好適態様にあっては、
3条または4条のガス抜きレジスト層19を設けることが
好ましい。
Further, in the illustrated example, three or four gas release resist layers 19 are provided. However, if two or more gas release resist layers 19 can be sufficiently degassed and the solder balls can be stably placed, it is particularly preferable. No restrictions. In a preferred embodiment,
It is preferable to provide three or four gas release resist layers 19.

【0047】一般的には2条の場合にはボールが中心に
うまく乗らないので、ボールの付きが悪い。また、例え
ばリフロー時間4.5 分程度、50℃/ 分で昇温し、最大18
0 〜230 ℃にまで加熱する場合のように短時間でリフロ
ーする必要があるときには、ボールが中心にないと十分
にはんだがうまく溶けず、そのためはんだの濡れ性が悪
いところに溶けたはんだがかかるので、接合強度が低く
なる。ただし、2条の場合でも、例えばはんだペースト
を塗布することで同一面とすればそのような問題は一部
解決することができる。なお、5条以上になると接合面
積が少なくなるので強度が低くなることがあり、好まし
くはない。
In general, in the case of two stripes, the ball does not ride well on the center, so that the ball does not stick well. In addition, for example, the reflow time is about 4.5 minutes, and the temperature is raised at 50 ° C / min.
When reflow is required in a short time, such as when heating to 0 to 230 ° C, the solder does not melt well unless the ball is at the center, and the melted solder is applied to places where the solder wettability is poor Therefore, the joining strength is reduced. However, even in the case of two lines, such a problem can be partially solved if the same surface is formed by applying a solder paste, for example. If the number is five or more, the bonding area is reduced, and the strength may be reduced, which is not preferable.

【0048】ここに、本発明の実施態様を示せば次の通
りである。 (1) パッケージ基板表面上のスルーホールの周縁部には
んだボール接続用導体層が形成されたボールグリッドア
レイ型パッケージ基板であって、前記はんだボール接続
用導体層上の一部分がガス抜き用皮膜で被覆されている
ことを特徴とするボールグリッドアレイ型パッケージ基
板。
Here, the embodiment of the present invention is as follows. (1) A ball grid array type package substrate in which a conductor layer for solder ball connection is formed on a peripheral portion of a through hole on a surface of a package substrate, and a part of the conductor layer for solder ball connection is a degassing film. A ball grid array type package substrate which is coated.

【0049】(2) 前記ガス抜き用皮膜が樹脂皮膜である
ことを特徴とする上記(1) 記載のボールグリッドアレイ
型パッケージ基板。 (3) 前記スルーホールが中空のビアホールであることを
特徴とする上記(1) または(2) 記載のボールグリッドア
レイ型パッケージ基板。
(2) The ball grid array type package substrate according to the above (1), wherein the degassing film is a resin film. (3) The ball grid array type package substrate according to the above (1) or (2), wherein the through hole is a hollow via hole.

【0050】(4) 前記ガス抜き用皮膜が、前記はんだボ
ール接続用導体層の外周部から内周部に至る部位に設け
られていることを特徴とする上記(1) ないし(3) のいず
れかに記載のボールグリッドアレイ型パッケージ基板。
(4) The above-mentioned (1) to (3), wherein the degassing film is provided on a portion from the outer peripheral portion to the inner peripheral portion of the solder ball connection conductor layer. A ball grid array type package substrate according to any one of the above.

【0051】(5) 前記ガス抜き用皮膜が、スルーホール
の中心から四方向に延びる十文字状あるいは三方向に延
びるY字状の形態で設けられていることを特徴とする上
記(4)に記載のボールグリッドアレイ型パッケージ基
板。
(5) The above-mentioned (4), wherein the degassing film is provided in a cross shape extending in four directions from the center of the through hole or in a Y shape extending in three directions. Ball grid array type package substrate.

【0052】(6) 前記ガス抜き皮膜が前記はんだボール
接続用導体層表面に凸状をなして設けられていることを
特徴とする上記(1) ないし(5) のいずれかに記載のボー
ルグリッドアレイ型パッケージ基板。
(6) The ball grid according to any one of (1) to (5), wherein the degassing film is provided on the surface of the solder ball connecting conductor layer in a convex shape. Array type package substrate.

【0053】(7) 前記ガス抜き皮膜と、前記はんだボー
ル接続用導体層の表面とが同一面をなすことを特徴とす
る上記(1) ないし(5) のいずれかに記載のボールグリッ
ドアレイ型パッケージ基板。
(7) The ball grid array type according to any one of (1) to (5), wherein the degassing film and the surface of the solder ball connecting conductor layer are on the same plane. Package substrate.

【0054】(8) 中空状のスルーホールが形成され、該
スルーホールの前記他端周囲にはんだボール接続用の導
体層が形成された基板の両面であって、前記スルーホー
ル及び前記導体層を含む部分に、ソルダーレジスト層を
形成するソルダーレジスト層形成工程と、フォトリソグ
ラフィーの手法を用い、前記導体層上のソルダーレジス
ト層をガス抜き用レジスト層が残るように除去するソル
ダーレジスト層除去工程とを含むことを特徴とするボー
ルグリッドアレイ型パッケージ基板の製造方法。
(8) On both surfaces of a substrate having a hollow through hole formed therein and a conductor layer for solder ball connection formed around the other end of the through hole, the through hole and the conductor layer In the portion including, a solder resist layer forming step of forming a solder resist layer, and using a photolithography technique, a solder resist layer removing step of removing the solder resist layer on the conductor layer so that a gas release resist layer remains A method of manufacturing a ball grid array type package substrate, comprising:

【0055】[0055]

【実施例】以下、本発明に係るBGA型パッケージ基板
及びその製造方法の実施例を説明する。なお、比較例と
して、図6に示すBGA型パッケージ基板を製造し、評
価を行った。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a BGA type package substrate and a method of manufacturing the same according to the present invention will be described below. As a comparative example, a BGA type package substrate shown in FIG. 6 was manufactured and evaluated.

【0056】〈実施例及び比較例に共通の条件〉 プラスチック基板11 プラスチックの種類:BT (ビスマレイミド・トリアジ
ン) 樹脂 縦:約333 mm、横:約250 mm スルーホール13の直径:150 μm 導体層14 導体層14a、14b、14cを構成する金属:Cu 導体層14a、14bの厚さ:10μm Ni/Auめっき皮膜15の厚さ:5.5 μm サンプル数:実施例についてはガス抜き用レジスト層形
状X状、ガス抜き用レジスト層形状Y状、比較例ともに
10個。
<Conditions Common to Examples and Comparative Examples> Plastic substrate 11 Type of plastic: BT (bismaleimide / triazine) resin Length: about 333 mm, width: about 250 mm Diameter of through hole 13: 150 μm Conductive layer 14 Metal constituting the conductor layers 14a, 14b, 14c: Cu Thickness of the conductor layers 14a, 14b: 10 μm Thickness of the Ni / Au plating film 15: 5.5 μm Number of samples: In the embodiment, the resist layer shape X for degassing is used. Shape, shape of resist layer for degassing Y shape, both comparative examples
10 pieces.

【0057】〈実施例の場合の条件〉 BGA型パッケージ基板10 (図1、図2) の製造 ソルダーレジスト層12 [材質:太陽インキ製造 (株)]の
AUS5。
<Conditions in Example> Manufacturing of BGA type package substrate 10 (FIGS. 1 and 2) Solder resist layer 12 [Material: Taiyo Ink Manufacturing Co., Ltd.]
AUS5.

【0058】厚さT:50μm ガス抜き用レジスト層19 厚さt:15μm 、幅d:30μm 、長さl:75μm ガス抜き用レジスト層間にスクリーン印刷にてハンダペ
ーストを塗布することにより同一面にまでフラット化し
たものと、していないもの (フラット化した場合のレジ
スト層19の厚さ:40μm) はんだボール16の直径:760 μm スルーホール13直下に接続するはんだボール16の数:40
0 個。
Thickness T: 50 μm Outgassing resist layer 19 Thickness t: 15 μm, width d: 30 μm, length 1: 75 μm Solder paste is applied by screen printing between the outgassing resist layers to make the same surface. Flattened and not flattened (thickness of resist layer 19 when flattened: 40 μm) Diameter of solder ball 16: 760 μm Number of solder balls 16 connected directly below through hole 13: 40
0 pieces.

【0059】〈比較例の場合の条件〉 BGA型パッケージ基板40 (図6) の製造 ガス抜き用レジスト層19を形成しなかった他は、実施例
1と同様の条件で製造した。
<Conditions for Comparative Example> Production of BGA Type Package Substrate 40 (FIG. 6) The production was carried out under the same conditions as in Example 1 except that the degassing resist layer 19 was not formed.

【0060】〈評価方法及び評価結果〉 評価方法 はんだボール16を導体層16bに接着した後、温度が30
℃、相対湿度が60%の条件でBGA型パッケージ基板1
0、40を10日間放置し、その後210 度でリフローさせ
た。そして、リフロー時にはんだボール16に空洞が形成
されたもの、及びはんだボール16が破裂したものの割合
を導体層14bに接続されたはんだボール16全数に対して
求めた。なお、はんだボール16に空洞が形成されたか否
かは、目視により判定した。
<Evaluation Method and Evaluation Results> Evaluation method After bonding the solder balls 16 to the conductor layer 16b,
BGA type package substrate 1 under the condition of 60 ℃ and relative humidity 60%
0 and 40 were left for 10 days, and then reflowed at 210 ° C. Then, the ratio of the solder ball 16 in which a cavity was formed at the time of reflow and the solder ball 16 ruptured was determined for all the solder balls 16 connected to the conductor layer 14b. Note that whether or not a cavity was formed in the solder ball 16 was visually determined.

【0061】評価結果 ガス抜き用レジスト層の形状が十字状とY状の実施例の
場合、ガス抜き層間にハンダペーストを塗布したもの
と、しないものの両方とも、リフロー時にはんだボール
16に空洞が形成されたものや、はんだボール16が破裂し
たものは存在せず、はんだボール接続の不良割合は0%
であった。一方、比較例の場合には、前記はんだボール
接続の不良割合は5〜30%となり、リフロー時にかなり
の割合のはんだボール16に空洞16aが形成されたり、破
裂が発生したりした。また、ガス抜きレジスト層厚さ40
μm でフラット化したも場合、リフロー後のハンダボー
ルの形状変形は、そのボール高さ (レジスト層界面から
ハンダボール頂上までの距離) の変化が極めて小さく、
高い信頼性を有することが分かった。はんだボールの接
続強度も両者ともにほぼ同一レベルにあり、実用上の問
題は生じなかった。
Evaluation Results In the examples in which the shape of the gas release resist layer was a cross shape and a Y shape, both the case where the solder paste was applied between the gas release layers and the case where no solder paste was applied,
There were no voids formed in 16 or no ruptured solder balls 16, and the percentage of defective solder ball connections was 0%
Met. On the other hand, in the case of the comparative example, the defective ratio of the solder ball connection was 5 to 30%, and a considerable portion of the solder balls 16 had cavities 16a formed or burst when reflowed. Degassing resist layer thickness of 40
When the solder ball is flattened to μm, the shape deformation of the solder ball after reflow has a very small change in ball height (distance from the resist layer interface to the top of the solder ball).
It was found to have high reliability. The connection strengths of the solder balls were almost the same in both cases, and no practical problem occurred.

【0062】[0062]

【発明の効果】以上のように本発明によれば、BGA型
パッケージ基板の導体層上にガス抜き用皮膜を設けるこ
とにより、はんだボールリフロー時にハンダの破裂や、
ボールの巨大化の発生がなくなり、さらにリフロー時の
ボール変形も押さえることが可能となった。
As described above, according to the present invention, by providing a gas venting film on a conductor layer of a BGA type package substrate, solder rupture during solder ball reflow,
Eliminating the size of the ball has been eliminated, and the deformation of the ball during reflow can be suppressed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1(a)は、本発明の実施の形態に係るガス
抜き用レジスト層形状が十字状のBGA型パッケージ基
板の一部を模式的に示した部分拡大断面図であり、図1
(b)はその底面図である。
FIG. 1A is a partially enlarged cross-sectional view schematically showing a part of a BGA type package substrate having a cross-shaped resist layer for degassing according to an embodiment of the present invention. 1
(B) is a bottom view thereof.

【図2】図2(a)は、本発明の実施の形態に係るガス
抜き用レジスト層形状がY状のBGA型パッケージ基板
の一部を模式的に示した部分拡大断面図であり、図2
(b)はその底面図である。
FIG. 2A is a partially enlarged cross-sectional view schematically showing a part of a BGA type package substrate having a Y-shaped degassing resist layer according to an embodiment of the present invention. 2
(B) is a bottom view thereof.

【図3】図3(a)は、図1に示したBGA型パッケー
ジ基板の製造方法において、ソルダーレジスト層が形成
されたプラスチック基板に紫外線を照射している状態を
模式的に示した部分拡大断面図であり、図3(b)はそ
の底面図である。
FIG. 3A is a partially enlarged view schematically showing a state in which a plastic substrate on which a solder resist layer is formed is irradiated with ultraviolet rays in the method of manufacturing the BGA type package substrate shown in FIG. 1; FIG. 3B is a cross-sectional view, and FIG.

【図4】図4(a)は、図2に示したBGA型パッケー
ジ基板の製造方法において、ソルダーレジスト層が形成
されたプラスチック基板に紫外線を照射している状態を
模式的に示した部分拡大断面図であり、図4(b)はそ
の底面図である。
FIG. 4A is a partially enlarged view schematically showing a state in which ultraviolet light is irradiated on a plastic substrate on which a solder resist layer is formed in the method of manufacturing the BGA type package substrate shown in FIG. 2; It is sectional drawing, FIG.4 (b) is the bottom view.

【図5】従来のプラスチック製のBGA型パッケージ基
板の一例を模式的に示した部分拡大断面図である。
FIG. 5 is a partially enlarged sectional view schematically showing an example of a conventional plastic BGA type package substrate.

【図6】図6(a)は、従来の別のBGA型パッケージ
基板を模式的に示した部分拡大断面図であり、図6
(b)はその部分拡大底面図である。
FIG. 6 (a) is a partially enlarged cross-sectional view schematically showing another conventional BGA type package substrate.
(B) is a partially enlarged bottom view thereof.

【図7】図7(a)〜(d)は、図6に示したBGA型
パッケージ基板の製造工程を一部を模式的に示した部分
拡大断面図である。
7A to 7D are partially enlarged cross-sectional views schematically showing a part of a manufacturing process of the BGA type package substrate shown in FIG.

【図8】従来のBGA型パッケージ基板におけるはんだ
ボールリフロー時にはんだボールが形成される様子を示
した部分拡大断面図である。
FIG. 8 is a partially enlarged cross-sectional view showing a state where solder balls are formed at the time of solder ball reflow in a conventional BGA type package substrate.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 パッケージ基板表面上のスルーホールの
周縁部にはんだボール接続用導体層が形成されたボール
グリッドアレイ型パッケージ基板であって、前記はんだ
ボール接続用導体層上に、該はんだボール接続用導体層
の外周部から内周部に至る部位に延びている少なくとも
2条のガス抜き用皮膜が設けられていることを特徴とす
るボールグリッドアレイ型パッケージ基板。
1. A ball grid array type package substrate in which a conductor layer for solder ball connection is formed on a peripheral portion of a through hole on a surface of a package substrate, wherein the solder ball connection is formed on the conductor layer for solder ball connection. A ball grid array type package substrate provided with at least two gas vent coatings extending from an outer peripheral portion to an inner peripheral portion of the conductor layer.
【請求項2】 パッケージ基板表面上のスルーホールの
周縁部にはんだボール接続用導体層が形成されたボール
グリッドアレイ型パッケージ基板であって、前記はんだ
ボール接続用導体層上の一部分がガス抜き用皮膜で被覆
されており、該ガス抜き用皮膜が、スルーホールの中心
から四方向に延びる十文字状あるいは三方向に延びるY
字状の形態で設けられていることを特徴とするボールグ
リッドアレイ型パッケージ基板。
2. A ball grid array type package substrate in which a conductor layer for solder ball connection is formed on a peripheral portion of a through hole on a surface of a package substrate, wherein a part of the conductor layer for solder ball connection is used for degassing. The gas venting film has a cross-shaped shape extending in four directions from the center of the through hole or a Y-shaped material extending in three directions.
A ball grid array type package substrate provided in a character shape.
【請求項3】 前記ガス抜き用皮膜が前記はんだボール
接続用導体層表面に凸状をなして設けられていることを
特徴とする請求項1または2に記載のボールグリッドア
レイ型パッケージ基板。
3. The ball grid array type package substrate according to claim 1, wherein the degassing film is provided on the surface of the conductor layer for solder ball connection in a convex shape.
【請求項4】 前記ガス抜き用皮膜と、前記はんだボー
ル接続用導体層の表面とが同一面をなすことを特徴とす
る請求項1または2に記載のボールグリッドアレイ型パ
ッケージ基板。
4. The ball grid array type package substrate according to claim 1, wherein the degassing film and the surface of the solder ball connecting conductor layer are flush with each other.
【請求項5】 パッケージ基板のビアホールの周縁部に
はんだボール接続用導体層が形成されたボールグリッド
アレイ型パッケージ基板であって、前記はんだボール接
続用導体層上の一部分がガス抜き用皮膜で被覆されてい
ることを特徴とするボールグリッドアレイ型パッケージ
基板。
5. A ball grid array type package substrate in which a conductor layer for connecting a solder ball is formed on a peripheral portion of a via hole of a package substrate, wherein a part of the conductor layer for connecting a solder ball is covered with a degassing film. A ball grid array type package substrate characterized in that:
【請求項6】 前記ガス抜き用皮膜が樹脂皮膜であるこ
とを特徴とする請求項1ないし5のいずれかに記載のボ
ールグリッドアレイ型パッケージ基板。
6. The ball grid array type package substrate according to claim 1, wherein said degassing film is a resin film.
JP14805297A 1997-06-05 1997-06-05 BGA type package substrate Expired - Fee Related JP3180719B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14805297A JP3180719B2 (en) 1997-06-05 1997-06-05 BGA type package substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14805297A JP3180719B2 (en) 1997-06-05 1997-06-05 BGA type package substrate

Publications (2)

Publication Number Publication Date
JPH10335517A true JPH10335517A (en) 1998-12-18
JP3180719B2 JP3180719B2 (en) 2001-06-25

Family

ID=15444086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14805297A Expired - Fee Related JP3180719B2 (en) 1997-06-05 1997-06-05 BGA type package substrate

Country Status (1)

Country Link
JP (1) JP3180719B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6018462A (en) * 1997-06-30 2000-01-25 Nec Corporation Multi-tip module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6018462A (en) * 1997-06-30 2000-01-25 Nec Corporation Multi-tip module

Also Published As

Publication number Publication date
JP3180719B2 (en) 2001-06-25

Similar Documents

Publication Publication Date Title
US8530351B2 (en) Semiconductor package and fabrication method
US6199273B1 (en) Method of forming connector structure for a ball-grid array
KR100964833B1 (en) Semiconductor device and method of manufacturing the same
JP5142967B2 (en) Semiconductor device
KR20000029352A (en) Semiconductor device and process for producing the same
WO2010052942A1 (en) Wiring board with built-in electronic component and method for manufacturing the wiring board
JP2919456B2 (en) Printed circuit board mounting structure of semiconductor package
US8061024B2 (en) Method of fabricating a circuit board and semiconductor package.
US20050054187A1 (en) Method for forming ball pads of BGA substrate
JP5117270B2 (en) WIRING BOARD, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
JP3934104B2 (en) Method for producing ball grid array substrate
JP2012049250A (en) Method of manufacturing wiring substrate
JP3939847B2 (en) Manufacturing method of semiconductor device
JP5000105B2 (en) Semiconductor device
JP3180719B2 (en) BGA type package substrate
JPH11163024A (en) Semiconductor device and lead frame for assembling the same, and manufacture of the device
JPH09153519A (en) Structure for mounting semiconductor
JPH07283336A (en) Chip carrier
JP4856410B2 (en) Semiconductor device
KR100629887B1 (en) Metal chip scale semiconductor package and manufacturing method thereof
JPH1065043A (en) Ball-grid array type package substrate and manufacture thereof
JP2005150417A (en) Substrate for semiconductor device, its manufacturing method, and semiconductor device
JPH104151A (en) Semiconductor device and its manufacture
JP2000315706A (en) Manufacture of circuit substrate and circuit substrate
KR20210087351A (en) Semiconductor package

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010321

LAPS Cancellation because of no payment of annual fees