JPH10335146A - インダクタンス素子 - Google Patents

インダクタンス素子

Info

Publication number
JPH10335146A
JPH10335146A JP9145221A JP14522197A JPH10335146A JP H10335146 A JPH10335146 A JP H10335146A JP 9145221 A JP9145221 A JP 9145221A JP 14522197 A JP14522197 A JP 14522197A JP H10335146 A JPH10335146 A JP H10335146A
Authority
JP
Japan
Prior art keywords
magnetic
magnetic core
inductance element
inductance
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9145221A
Other languages
English (en)
Other versions
JP3818465B2 (ja
Inventor
Masaru Wazaki
賢 和崎
Masao Shigeta
政雄 重田
Kazuhiko Shibata
和彦 柴田
Asako Kajita
朝子 梶田
Kazuyuki Ito
一行 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP14522197A priority Critical patent/JP3818465B2/ja
Publication of JPH10335146A publication Critical patent/JPH10335146A/ja
Application granted granted Critical
Publication of JP3818465B2 publication Critical patent/JP3818465B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 大電流下において高いインダクタンスを得る
ことの可能なインダクタンス素子を提供する。 【解決手段】 第1の磁芯1及び第2の磁芯2は、磁気
特性が互いに異なり、少なくとも一面が互いに面接触し
て組み合わされている。第1の磁芯及び第2の磁芯のう
ち、第1の磁芯1は、接触面に、少なくとも1つの溝1
1を有する。溝11は両端が磁芯側面で開口している。
導体3は、溝11の内部に設置され、大部分が第1の磁
芯1及び第2の磁芯2によって包囲され、溝11の外部
に導出された両端に外部との接続部分となる端子部30
1、302を有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、インダクタンス素子に
関し、更に詳しくは、高周波動作する電力伝送用回路、
例えばスイッチング電源において、チョークコイルや変
成器等として用いるのに適したインダクタンス素子に関
わる。
【0002】
【従来の技術】情報機器、通信機器、計測機器などの電
子機器、工作機械などの製造装置の電子回路及び機械的
な駆動に用いられる電源装置として、動作周波数の高い
高周波スイッチング電源が用いられるようになってい
る。高周波スイッチング電源では、パルスなどの交流波
形を直流波形に変換し、直流安定化出力を得る。交流を
直流に変換する手段として一般的にLCフィルタが使用
される。LCフィルタを構成するインダクタンス素子の
磁芯のための磁性材料としては、フェライト磁性材料、
パーマロイなどの結晶系の金属磁性材料及びアモルファ
ス材料が知られている。このうち、結晶系の金属磁性材
料及びアモルファス材料でなるインダクタンス素子は、
直流重畳特性に優れているが、鉄損特性ではフェライト
に劣る。このため、この種のインダクタンス素子の磁芯
材料としては、フェライト磁性材料が主に用いられてい
る。
【0003】ところで、携帯用などのコンピュータなど
では小型・薄型化・軽量化が進んでいるが、一方では高
速化や高機能化に対し市場のニーズが強く、回路規模が
大きくなり大電流化の傾向にある。従って小型・薄型
で、かつ、大電流領域でも使用可能な低損失なインダク
タンス素子が必要になっている。
【0004】従来のこの種のインダクタンス素子は、ギ
ャップのない完全な閉磁路構造の磁芯を用いたギャップ
なしタイプと、磁芯の一部にギャップを有するギャップ
付きタイプの2つが主に用いられていた。
【0005】しかし、ギャップなしの場合には、直流重
畳がかかる高周波スイッチング電源への適用において、
容易に磁気飽和を起こしてしまうという問題があった。
【0006】ギャップ付きインダクタンス素子の場合
は、磁気飽和を生じる磁界強度が高く、直流重畳を受け
た場合でも、磁芯の磁気飽和を回避することができる
が、透磁率μが低くなってしまうため、インダクタンス
が小さくなるという問題点を生じる。
【0007】しかも、ギャップ付きインダクタンス素子
の場合、使用する電流の大きさに応じてギャップの大き
さを調整する必要があるため、多用途に対して標準化が
難しいこと、転用ができないこと、在庫管理が複雑にな
ること、加工コストがかかることなどの生産性低下に結
びつく難点を持つ。
【0008】ギャップ付きインダクタの1つの例とし
て、一対のフェライトカットコアの間に非磁性物を挿入
するスペーサ・ギャップと呼ばれる構造も知られてい
る。このタイプのインダクタンス素子では、フェライト
カットコアを切削する必要はなく、生産性上は好都合で
あるが、非磁性物を挿入したギャップ部分で開磁路にな
り、磁束漏れによるノイズ障害を生じる。
【0009】また、巻線部は、一般に、ウレタン線など
の皮膜付き導線をボビンに巻線して構成される。かかる
構成の場合には、構造が複雑なために、実際に巻線に利
用されていないデッドスペースが多くなり、磁路長が長
くなったり、巻線スペースが充分にとれないという問題
を生じる。磁路長が長くなると、インダクタンスが反比
例して減少する。また巻線スペースが充分にとれない場
合には、巻線インピーダンスが充分に下げられないた
め、銅損が増加する。しかも前述のように、ギャップ付
加、磁路長増大により、インダクタンスが低下すると、
より多くの巻線数が必要になり、相乗的に、銅損が増加
し、小型化に対する大きな障害になる。
【0010】上述したように、インダクタンス素子を、
高周波動作をするスイッチング電源の電力伝送用回路に
用いるには、種々の課題を解決する必要があり、従来知
られたインダクタンス素子は、これらの課題解決手段と
しては、充分ではない。特開平7ー288210号公報
は2種類のフェライトコアを用いたインダクタを開示し
ているが、上述した課題解決手段は開示していない。
【0011】
【発明が解決しようとする課題】本発明の課題は、大電
流下において高いインダクタンスを得ることの可能なイ
ンダクタンス素子を提供することである。
【0012】本発明のもう一つの課題は、小型化及び薄
型化されたインダクタンス素子を提供することである。
【0013】本発明の更にもう一つの課題は、生産性が
高く、コストダウンに寄与し得るインダクタンス素子を
提供することである。
【0014】
【課題を解決するための手段】上述した課題を解決する
ため、本発明に係るインダクタンス素子は、第1の磁芯
と、第2の磁芯と、少なくとも1つの導体とを含む。
【0015】前記第1の磁芯及び前記第2の磁芯は、磁
気特性が互いに異なり、少なくとも一面が互いに面接触
して組み合わされている。前記第1の磁芯及び第2の磁
芯の少なくとも一方は、接触面に、少なくとも1つの溝
を有し、前記溝は両端が磁芯側面で開口している。
【0016】前記導体は、前記溝内に設置され、前記第
1の磁芯及び第2の磁芯によって包囲され、前記溝の外
部に導出された両端に外部との接続部分となる端子部を
有する。
【0017】上述したように、本発明に係るインダクタ
ンス素子において、第1の磁芯及び第2の磁芯は、磁気
特性が互いに異なるから、他の磁気特性を互いに補完す
るインダクタンス素子を得ることができる。例えば第1
の磁芯に透磁率μが高く、高周波における鉄損が少ない
フェライト磁芯を使用し、第2の磁芯に直流重畳特性の
優れた金属系の磁芯を使用し、透磁率μ、高周波損失及
び直流重畳特性の優れたインダクタンス素子を得ること
ができる。
【0018】第1の磁芯及び第2の磁芯の少なくとも一
方は、接触面に少なくとも1つの溝を有し、導体が溝内
に設置されているから、導体の断面積を溝の断面積に対
応した大きさまで拡大し、導体の銅損を低減することが
できる。
【0019】第1の磁芯及び第2の磁芯は、少なくとも
一面が互いに面接触して組み合わされてされ、導体は、
溝内に設置され、複合磁芯によって包囲されているか
ら、最短の磁路長を構成でき、高いインダクタンス値が
得られる。
【0020】しかも、第1の磁芯及び第2の磁芯は、少
なくとも一面が互いに面接触して組み合わされているか
ら、磁気回路が閉磁路構成になり、漏れ磁束によるノイ
ズ障害を回避することができる。また、第1の磁芯及び
第2の磁芯の間に、実質的な磁気ギャップが生じないか
ら、磁気ギャップによる透磁率μの低下を回避できる。
【0021】導体は、溝の外部に導出された両端に、外
部との接続部分となる端子部を有するから、端子部を通
して、外部回路に接続できると共に、複数のインダクタ
ンス素子を用い、その端子部の接続選択により、直列回
路、並列回路またはこれらの組み合わせ回路等、多様な
回路構成を実現することができる。
【0022】更に、本発明では、金型やエッチングによ
って予め形成された導体を、溝にはめ込むだけなので、
巻線を必要とせず、組み立て作業は至って簡単である。
しかもボビンを使用しない上に、またギャップを設ける
必要がないので切削加工が不要になる。従って制作コス
トが低減でき、標準化も容易になり、生産性向上が可能
になる。また複数のインダクタンス・セルを構成した場
合には、個々のインダクタンス・セルを、独立的に使用
できるため、任意に直列接続や並列接続が可能になり、
応用範囲が広がる。
【0023】
【実施例】図1は本発明に係るインダクタンス素子の平
面図、図2は図1の2ー2線に沿った断面図、図3は図
1及び図2に示したインダクタンス素子の分解斜視図で
ある。図示するように、本発明に係るインダクタンス素
子は、第1の磁芯1と、第2の磁芯2と、少なくとも1
つの導体3とを含む。第1の磁芯1及び第2の磁芯2
は、磁気特性が互いに異なり、少なくとも一面が互いに
面接触して組み合わされている。第1の磁芯及び第2の
磁芯のうち、第1の磁芯1は、接触面に、少なくとも1
つの溝11を有する。溝11は両端が磁芯側面で開口し
ている。
【0024】導体3は、溝11の内部に設置され、主要
部300が第1の磁芯1及び第2の磁芯2によって包囲
され、溝11の外部に導出された両端に外部との接続部
分となる端子部301、302を有する。
【0025】第1の磁芯1は、透磁率μが高く、高周波
における鉄損の少ない磁性材料、例えばフェライトを使
用する。第2の磁芯2は、透磁率μが第1の磁芯1のそ
れよりも低いが、飽和磁束密度Bsが第1の磁芯1のそ
れよりも高く、直流重畳特性に優れた磁性材料、例えば
金属系の磁性材料を使用する。
【0026】第1の磁芯1を、フェライト磁性材料等で
構成した場合、金型成形工程を採用することができるの
で、この際に、溝11を同時に形成することができる。
【0027】導体3は、銅損を小さくするため、平角線
などの低インピーダンスの金属材料を用いて構成するこ
とが望ましい。溝11は、導体3を設置するための必要
最小限の大きさに設計されている。導体3は、第1の磁
芯1もしくは第2の磁芯と絶縁をとるための電気絶縁手
段を備えることができる。
【0028】図4は図1〜図3に示したインダクタンス
素子の電気的等価回路図であり、導体3の端子部301
と端子部302との間でインダクタンスLが得られる。
【0029】上述したように、本発明に係るインダクタ
ンス素子において、第1の磁芯1及び第2の磁芯2は、
磁気特性が互いに異なるから、他の磁気特性を互いに補
完するインダクタンス素子を得ることができる。例えば
第1の磁芯1に透磁率μが高く、かつ、高周波における
鉄損が少ないフェライト磁性材料を使用し、第2の磁芯
2に直流重畳特性の優れた金属系磁性材料を使用し、透
磁率μが高く、高周波損失が小さく、しかも直流重畳特
性に優れたインダクタンス素子を得ることができる。
【0030】本発明の上述した利点について、従来の磁
芯構造と対比して、更に詳しく説明する。図26はカッ
トコアと呼ばれるフェライト磁芯を用いた従来のインダ
クタンス素子の断面図である。図26において、ほぼ同
じ断面E形状の2個のフェライト磁芯40、41を上下
方向から組み合わせ、中央脚部にコイル42を巻いてあ
る。コイル42は、通常、絶縁樹脂で構成したボビン4
3に巻かれている。図26に示す従来例では、フェライ
ト磁芯40、41が密着して組み合わされ、ギャップの
ない磁気回路が構成されている。
【0031】図27はインダクタンス素子の別の従来例
を示す図である。この従来例では、中脚部にギャップを
構成する空隙44が設けられている。
【0032】図28はインダクタンス素子の更に別の従
来例を示す図である。フェライト磁芯40および41の
間にギャップを構成する非磁性絶縁物44を挿入してあ
る。このような構造は、スペーサ・ギャップと呼ばれ
る。図26〜図28の何れの従来例においても、コイル
42には、一般に、ウレタン線などの皮膜付導線が使用
される。
【0033】図29は横軸に磁界の強さH、縦軸に磁束
密度Bをとった折線近似のBH曲線を示しており、B=
μHの関係から曲線の傾斜が透磁率μを表す。インダク
タンス素子のインダクタンスLは透磁率μに比例する。
またBsは飽和磁束密度であり、この値を越えると透磁
率μが激減し、飽和状態に達する。
【0034】横軸の磁界の強さは H=N・I/Le で表される。ここでNは巻線数、Iは電流、Leは磁路
長を表す。すなわち磁界の強さは、流れる電流に比例す
る。
【0035】図29の曲線aは図26に示した「ギャッ
プなし」のインダクタンス素子の一般的特性傾向を示す
BH曲線である。曲線aに示すように、ギャップなしの
場合、磁界の強さが磁界強度H1以下のときに透磁率μ
が大きく、高いインダクタンスを得ることができる。し
かし、磁気飽和を生じる磁界強度H1が小さいため、わ
ずかな直流重畳がかかるだけで、磁界強度H1を越えて
飽和領域に至ってしまう。従って、このタイプのインダ
クタンス素子は、直流重畳がかかる用途、例えばスイッ
チング電源のLCフィルタには適さない。
【0036】図29の曲線bは図26または図27に示
された「ギャップあり」のインダクタンス素子の一般的
特性傾向を示すBH曲線である。フェライト磁芯40、
41にギャップを設けると、図29の曲線bのように、
磁気飽和を起こす磁界強度が、曲線aの場合の磁界強度
H1よりも大きな磁界強度H2の点まで改善される。し
かし、BH曲線の傾きが緩やかになって、透磁率μが下
がり、インダクタンスが低下する。このように、ギャッ
プを設けて磁気飽和を生じる磁界強度を高くし、直流重
畳特性を改善しようとすると、インダクタンスが低下し
てしまうため、従来の一般的な磁芯構造では、直流重畳
特性を改善しながら、大きなインダクタンスを得ること
が、非常に困難であった。
【0037】これに対して、本発明においては、異なっ
た磁気特性を有する第1の磁芯1と第2の磁芯2を併用
することにより、相互補完に適した特性の組み合わせを
実現し、直流重畳特性に優れ、かつ、インダクタンスの
大きなインダクタンス素子を得ることができる。
【0038】更に、本発明において、導体3を、第1の
磁芯1と第2の磁芯2で囲むことによって最短の磁路長
を構成でき、高いインダクタンス特性が得られる。図2
6〜図28に示した従来構造の場合、ボビン43に皮膜
付導線でなるコイル42を巻線する構造を有するので、
実際に巻線に利用されていないデッドスペースが多くな
り、磁路長が長くなったり、巻線スペースが充分にとれ
ないという問題を生じる。インダクタンス素子のインダ
クタンスLは L=N2・μ・S/Le で表される。ここでNは巻数、Sは磁芯の断面積、Le
は磁芯の磁路長である。この式に示す通り、磁路長Le
が長くなると、インダクタンスLが反比例して減少する
ことになってしまう。
【0039】また巻線スペースが充分にとれない場合に
は、巻線のインピーダンスが充分に下げられないため、
銅損が増加する。しかも、ギャップ付加、磁路長増大に
より、インダクタンスが低下すると、より多くの巻線数
が必要になり、相乗的に銅損が増加すし、小型化に対す
る大きな障害になる。
【0040】これに対して、本発明の場合、前述したよ
うに、最短の磁路長を構成でき、高いインダクタンス特
性が得られる。このため、本発明に係るインダクタンス
素子を、高周波スイッチング電源のLCフィルタ等に用
いた場合、リップル電圧を低減させることができる。
【0041】図5は図1〜図4に示した本発明に係るイ
ンダクタンス素子を用いたLCフィルタ回路、図6は図
5においてパルス電圧Einを入力として、直流出力電
圧Eoを得る場合の波形を示す図である。△Eoは直流
出力電圧Eoに含まれるリップル電圧を示し、Tは周
期、τはパルス電圧のオン時間である。コンデンサC1
のインピーダンスをZcとし、インダクタンス素子のイ
ンダクタンスをLとすると、リップル電圧△Eoは、 ΔEo=Ein・τ・Zc/L で表される。この式によれば、リップル電圧△Eoはイ
ンダクタンスLに反比例するから、リップル電圧△Eo
を低減するには、インダクタンスLを大きくしなければ
ならない。本発明によれば、上述したように、高いイン
ダクタンスが得られるから、リップル電圧△Eoを低減
することができる。インダクタンスLが小さい場合に
は、リップル電圧△Eoを低減するために、動作周波数
を上げる必要を生じ、効率の低下、ノイズの増加及び部
品コスト増加などを伴う。
【0042】更に、本発明において、第1の磁芯1は接
触面に溝11を有し、導体3が溝11内に設置されてい
るから、導体3の断面積を溝11の断面積に対応した大
きさまで拡大し、導体3の銅損を低減することができ
る。
【0043】しかも、第1の磁芯1及び第2の磁芯2
は、少なくとも一面が互いに面接触して組み合わされて
いるから、磁気回路が閉磁路構成になり、漏れ磁束によ
るノイズ障害を確実に回避することができる。また、第
1の磁芯1及び第2の磁芯2には、実質的な磁気ギャッ
プが生じないから、磁気ギャップによる透磁率μの低下
を回避できる。
【0044】本発明では、金型やエッチングによって予
め形成された導体3を、溝11にはめ込むだけなので、
巻線を必要とせず、組み立て作業は至って簡単である。
しかもボビンを使用しない上に、またギャップを設ける
必要がないので切削加工が不要になる。従って制作コス
トが低減でき、標準化も容易になり生産上の問題が解決
可能になる。また複数のインダクタンス・セルを構成し
た場合には個々のインダクタンス・セルは独立的に使用
できるため任意に直列接続や並列接続が可能になり、応
用範囲が広がる。
【0045】導体3を囲む磁芯は、第1の磁芯1及び第
2の磁芯2の2種類に限る必要はなく、更に多くの磁芯
で構成し、高性能化することもできる。
【0046】図7は本発明に係るインダクタンス素子の
別の実施例を示す平面図、図8は図7の8ー8線に沿っ
た断面図である。この実施例では、第1の磁芯1及び第
2の磁芯2を、テープ5によって結合した構造となって
いる。このほか、金属バンド等を用いて締めつけてもよ
い。
【0047】本発明において、導体3は、溝11の外部
に導出された両端に、外部との接続部分となる端子部3
01、302を有するから、端子部301、302を通
して、外部回路に接続できると共に、複数のインダクタ
ンス素子を用い、その端子部301、302の接続選択
により、直列回路、並列回路またはこれらの組み合わせ
回路等、多様な回路構成を実現することができる。
【0048】図9は複数個nのインダクタンス素子61
〜6nを回路基板7上で並列接続した例を示し、図10
はその電気的等価回路図を示している。図9に示した実
施例では、任意の複数個nのインダクタンス素子61〜
6nを、回路基板7上に配置し、回路基板7上に形成さ
れた導体パターン81、82にインダクタンス素子の端
子部301、302を半田等の手段によって接続固定し
てある。これにより、図10に示すように、インダクタ
ンス素子61〜6nを並列接続した回路構成が得られ
る。
【0049】図11は複数個n=3のインダクタンス素
子61、62、63を回路基板7上で直列接続した例を
示し、図12はその電気的等価回路図を示している。図
11に示した実施例では、回路基板7上に形成された導
体パターン81〜84に、インダクタンス素子61〜6
nの端子部301、302を半田等の手段によって接続
固定してある。これにより、図10に示すように、イン
ダクタンス素子61〜6nを直列接続した回路構成が得
られる。図示は省略するが、直並列接続であっても、容
易に実現できる。
【0050】図13は本発明に係るインダクタンス素子
の別の実施例を示す平面図、図14は図13に示したイ
ンダクタンス素子の正面図、図15は図13及び図14
に示したインダクタンス素子の電気的等価回路図であ
る。この実施例では、第1の磁芯1に設けられた溝11
に複数の導体31、32、33を設置してある。溝11
内の導体31〜33の周りには絶縁樹脂9が充填されて
いる。導体31〜33の個数は用途に応じて任意に設定
できる。
【0051】図16は図13及び図14に示したインダ
クタンス素子をプリント基板7の上に実装した状態を示
す平面図、図17は図16の電気的等価回路図である。
導体31〜33は、導体パターン83及び84により、
同一方向の電流Ioが流れるように接続されている。導
体パターン83及び84はインダクタンス素子の下側を
通って導かれている。
【0052】導体31〜33によるターン数をN(=
3)とし、磁芯1、2の断面積をSとし、磁芯1、2に
よる磁路長をLeとすると、インダクタンスLは、前述
したようにL=N2・μ・S/Leで表されるから、図
13、図14に示したインダクタンス素子を、図16及
び図17に示すように結線することにより、大きなイン
ダクタンスを得ることができる。また、導体31〜33
は互いに絶縁された構造になっているので、インダクタ
だけでなく、変成器としても使用可能である。
【0053】図18は本発明に係るインダクタンス素子
の別の実施例を示す正面図である。この実施例では、第
1の磁芯1に、互いにほぼ平行となる複数の溝11、1
2、13を備え、溝11、12、13のそれぞれに導体
31、32、33を配置してある。溝11、12、13
の内部には絶縁樹脂91〜93が充填されている。この
実施例によれば、溝11、12、13に設置された導体
31、32、33により、最短の平均磁路長でなるイン
ダクタンス・セルL1、L2、L3を構成できる。図1
8に示したインダクタンス素子は図15に示した電気的
等価回路によって表現できる。
【0054】図19は図18に示したインダクタンス素
子をプリント基板7上に実装した平面図、図20は図1
9の回路接続を示す電気回路図である。導体31〜33
は、回路基板7上に形成された導体パターン83、84
によって直列に接続されており、導体31〜33による
インダクタンスL1、L2、L3を直列接続したインダ
クタンス回路が形成されている(図20参照)。この接
続によって、インダクタンスL1、L2、L3を加算し
たインダクタンス(L1+L2+L3)を持つインダク
タンス素子が構成できる。
【0055】図21は図13〜図18に示したインダク
タンス素子をプリント基板7上に実装した別の例におけ
る平面図、図22は図21の回路接続を示す電気回路図
である。導体31〜33は、回路基板7上に形成された
導体パターン81、82によって並列に接続されてい
る。このようにインダクタンス・セルを単独・直列・並
列など、自由に使用できるので多くの用途に対応でき
る。
【0056】図23は本発明に係るインダクタンス素子
の別の実施例を示す分解斜視図、図24は図23に示し
たインダクタンス素子の部分組立を示す斜視図である。
この実施例では、第1の磁芯1は一面に複数の溝11〜
15を有しており、導体3は、溝11〜15のそれぞれ
に挿入される導体片31〜35の両端を、横枠36、3
7によって結合した連続体となっている。横枠36、3
7には端子部301、302が設けられている。この実
施例に示すインダクタンス素子は、図22に示すような
等価回路を構成する。
【0057】図25は本発明に係るインダクタンス素子
の別の実施例を示す分解斜視図である。この実施例で
は、第1の磁芯1は一面に複数の溝11〜15を有して
おり、導体3は、溝11〜15のそれぞれに挿入される
導体片31〜35を、順次に直列に接続した連続体とな
っている。端子部301、302は、連続体の両端に備
えられている。この実施例に示すインダクタンス素子
は、図20に示すような等価回路を構成する。
【0058】図23〜図25に示すインダクタンス素子
は、予め、金型やエッチングなどで構成した導体3を、
第1の磁芯1にはめ込むだけで、磁気回路が簡単、か
つ、安価に構成できるという利点を生じる。
【0059】
【発明の効果】以上述べたように、本発明によれば、次
のような効果を得ることができる。 (a)大電流下において高いインダクタンスを得ること
の可能なインダクタンス素子を提供することができる。 (b)小型化及び薄型化されたインダクタンス素子を提
供することができる。 (c)生産性が高く、コストダウンに寄与し得るインダ
クタンス素子を提供することができる。
【図面の簡単な説明】
【図1】図1は本発明に係るインダクタンス素子の平面
図である。
【図2】図1の2ー2線に沿った断面図である。
【図3】図1及び図2に示したインダクタンス素子の分
解斜視図である。
【図4】図1〜図3に示したインダクタンス素子の電気
的等価回路図であり
【図5】図1〜図4に示した本発明に係るインダクタン
ス素子を用いたLCフィルタ回路図である。
【図6】図5においてパルス電圧を入力として、直流出
力電圧を得る場合の波形を示す図である。
【図7】本発明に係るインダクタンス素子の別の実施例
を示す平面図である。
【図8】図7の8ー8線に沿った断面図である。
【図9】複数個のインダクタンス素子を回路基板上で並
列接続した実施例を示す図である。
【図10】図9に示した実施例の電気的等価回路図であ
る。
【図11】複数のインダクタンス素子を回路基板上で並
列接続した実施例を示す図である。
【図12】図11に示した実施例の電気的等価回路図を
示している。
【図13】本発明に係るインダクタンス素子の別の実施
例を示す平面図である。
【図14】図13に示したインダクタンス素子の正面図
である。
【図15】図13及び図14に示したインダクタンス素
子の電気的等価回路図である。
【図16】図13及び図14に示したインダクタンス素
子をプリント基板上に実装した状態を示す平面図であ
る。
【図17】図16の電気的等価回路図である。
【図18】本発明に係るインダクタンス素子の別の実施
例を示す正面図である。
【図19】図18に示したインダクタンス素子をプリン
ト基板上に実装した平面図である。
【図20】図19の回路接続を示す電気回路図である。
【図21】図13〜図18に示したインダクタンス素子
をプリント基板上に実装した別の例における平面図であ
る。
【図22】図21の回路接続を示す電気回路図である。
【図23】本発明に係るインダクタンス素子の別の実施
例を示す分解斜視図である。
【図24】図23に示したインダクタンス素子の部分組
立を示す斜視図である。
【図25】本発明に係るインダクタンス素子の別の実施
例を示す分解斜視図である。
【図26】従来のインダクタンス素子の断面図である。
【図27】インダクタンス素子の別の従来例を示す図で
ある。
【図28】インダクタンス素子の更に別の従来例を示す
図である
【図29】折線近似のBH曲線を示す図である。
【符号の説明】
1 第1の磁芯 2 第2の磁芯 3 導体
フロントページの続き (72)発明者 梶田 朝子 東京都中央区日本橋1丁目13番1号 ティ ーディーケイ株式会社内 (72)発明者 伊藤 一行 東京都中央区日本橋1丁目13番1号 ティ ーディーケイ株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 第1の磁芯と、第2の磁芯と、少なくと
    も1つの導体とを含むインダクタ素子であって、 前記第1の磁芯及び前記第2の磁芯は、磁気特性が互い
    に異なり、少なくとも一面が互いに面接触して組み合わ
    されており、 前記第1の磁芯及び第2の磁芯の少なくとも一方は、接
    触面に、少なくとも1つの溝を有し、前記溝は両端が磁
    芯側面で開口しており、 前記導体は、前記溝内に設置され、前記第1の磁芯及び
    第2の磁芯によって包囲され、前記溝の外部に導出され
    た両端に外部との接続部分となる端子部を有するインダ
    クタンス素子。
  2. 【請求項2】 請求項1に記載されたインダクタンス素
    子であって、 前記導体は、前記溝の一つに対して、複数本備えられて
    いるインダクタンス素子。
  3. 【請求項3】 請求項1に記載されたインダクタンス素
    子であって、 前記溝は、複数本備えられており、 前記導体は、前記溝のそれぞれに対して、少なくとも1
    本備えられているインダクタンス素子。
  4. 【請求項4】 請求項3に記載されたインダクタンス素
    子であって、 前記導体は、直列回路、並列回路またはこれらの組み合
    わせ回路を構成するように接続されているインダクタン
    ス素子。
  5. 【請求項5】 請求項4に記載されたインダクタンス素
    子であって、 前記導体は、連続体でなるインダクタンス素子。
JP14522197A 1997-06-03 1997-06-03 インダクタンス素子 Expired - Lifetime JP3818465B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14522197A JP3818465B2 (ja) 1997-06-03 1997-06-03 インダクタンス素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14522197A JP3818465B2 (ja) 1997-06-03 1997-06-03 インダクタンス素子

Publications (2)

Publication Number Publication Date
JPH10335146A true JPH10335146A (ja) 1998-12-18
JP3818465B2 JP3818465B2 (ja) 2006-09-06

Family

ID=15380165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14522197A Expired - Lifetime JP3818465B2 (ja) 1997-06-03 1997-06-03 インダクタンス素子

Country Status (1)

Country Link
JP (1) JP3818465B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331907A (ja) * 1999-05-18 2000-11-30 Tokyo Electron Ltd 処理システム
US6760520B1 (en) * 2000-05-09 2004-07-06 Teralux Corporation System and method for passively aligning and coupling optical devices
JP2005183928A (ja) * 2003-12-22 2005-07-07 Marvell World Trade Ltd 直流電流の飽和を減少させる電力コイル
JP2009076806A (ja) * 2007-09-25 2009-04-09 Tdk Corp コイル部品用コア部材及びコイル部品
JP2009076804A (ja) * 2007-09-25 2009-04-09 Tdk Corp コイル部品
JP2010027758A (ja) * 2008-07-17 2010-02-04 Tdk Corp コイル部品及びこれを備えた電源装置
US7849586B2 (en) 2003-07-16 2010-12-14 Marvell World Trade Ltd. Method of making a power inductor with reduced DC current saturation
JP2014013904A (ja) * 2008-05-02 2014-01-23 Vishay Dale Electronics Inc 結合インダクタとその製造方法
US9202617B2 (en) 2013-07-03 2015-12-01 Cooper Technologies Company Low profile, surface mount electromagnetic component assembly and methods of manufacture
JP2016167497A (ja) * 2015-03-09 2016-09-15 Necトーキン株式会社 インダクタ素子およびその製造方法
TWI732819B (zh) * 2016-01-29 2021-07-11 乾坤科技股份有限公司 具有磁性裝置的電子模組
WO2022184326A1 (en) * 2021-03-04 2022-09-09 Eaton Intelligent Power Limited Hybrid high current, surface mount swing inductor and fabrication methods
WO2023095430A1 (ja) * 2021-11-29 2023-06-01 パナソニックIpマネジメント株式会社 インダクタ

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331907A (ja) * 1999-05-18 2000-11-30 Tokyo Electron Ltd 処理システム
US6760520B1 (en) * 2000-05-09 2004-07-06 Teralux Corporation System and method for passively aligning and coupling optical devices
US7849586B2 (en) 2003-07-16 2010-12-14 Marvell World Trade Ltd. Method of making a power inductor with reduced DC current saturation
US8028401B2 (en) 2003-07-16 2011-10-04 Marvell World Trade Ltd. Method of fabricating a conducting crossover structure for a power inductor
US7987580B2 (en) 2003-07-16 2011-08-02 Marvell World Trade Ltd. Method of fabricating conductor crossover structure for power inductor
US7882614B2 (en) 2003-07-16 2011-02-08 Marvell World Trade Ltd. Method for providing a power inductor
JP2005183928A (ja) * 2003-12-22 2005-07-07 Marvell World Trade Ltd 直流電流の飽和を減少させる電力コイル
JP2009076804A (ja) * 2007-09-25 2009-04-09 Tdk Corp コイル部品
JP2009076806A (ja) * 2007-09-25 2009-04-09 Tdk Corp コイル部品用コア部材及びコイル部品
JP2014013904A (ja) * 2008-05-02 2014-01-23 Vishay Dale Electronics Inc 結合インダクタとその製造方法
JP4548522B2 (ja) * 2008-07-17 2010-09-22 Tdk株式会社 コイル部品及びこれを備えた電源装置
JP2010027758A (ja) * 2008-07-17 2010-02-04 Tdk Corp コイル部品及びこれを備えた電源装置
US9202617B2 (en) 2013-07-03 2015-12-01 Cooper Technologies Company Low profile, surface mount electromagnetic component assembly and methods of manufacture
JP2016167497A (ja) * 2015-03-09 2016-09-15 Necトーキン株式会社 インダクタ素子およびその製造方法
TWI732819B (zh) * 2016-01-29 2021-07-11 乾坤科技股份有限公司 具有磁性裝置的電子模組
WO2022184326A1 (en) * 2021-03-04 2022-09-09 Eaton Intelligent Power Limited Hybrid high current, surface mount swing inductor and fabrication methods
WO2023095430A1 (ja) * 2021-11-29 2023-06-01 パナソニックIpマネジメント株式会社 インダクタ

Also Published As

Publication number Publication date
JP3818465B2 (ja) 2006-09-06

Similar Documents

Publication Publication Date Title
US7679482B2 (en) Inductor
JP3311391B2 (ja) 漏洩インダクタンス低減トランス、これを用いた高周波回路及びパワーコンバータ並びにトランスにおける漏洩インダクタンスの低減方法
JPH07326514A (ja) 低プロフィル表面マウント磁気デバイス及びその部品
US6023214A (en) Sheet transformer
US20100033284A1 (en) Resonance transformer and power supply unit employing it
JP2001068353A (ja) 磁気部品
JP3818465B2 (ja) インダクタンス素子
JPS6038805A (ja) 超短波電力変換に適した変圧器
JPH1140426A (ja) インダクタンス素子
US7116203B2 (en) Circuit using choke coil and choke coil
JP2951324B1 (ja) コイル装置
JP3351172B2 (ja) 薄形トランス
KR101338139B1 (ko) 파워 인덕터
JPS61502366A (ja) 超高速集積回路と共に使用するための電力変圧器
JPH11144971A (ja) コイル部品およびそれを用いた電源装置
CN212136184U (zh) 一种低损耗大功率共模电感
JPH10308315A (ja) インダクタンス要素部品
JP2962707B1 (ja) 表面実装型小型コイル部品
JP3391596B2 (ja) 線輪及び変成器
JPH11135344A (ja) 小型トランス
JP2000306751A (ja) チョークコイル
JPH06231985A (ja) コモンモードチョークコイル
JPS63313906A (ja) 箔巻電子部品およびその製造方法
JP4854923B2 (ja) 磁気結合素子
JP2000068130A (ja) コイル装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060608

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140623

Year of fee payment: 8

EXPY Cancellation because of completion of term