JPH1032337A - Thin-film transistor and semiconductor integrated circuit and liquid crystal display using the transmitter and manufacture of thin-film transistor - Google Patents
Thin-film transistor and semiconductor integrated circuit and liquid crystal display using the transmitter and manufacture of thin-film transistorInfo
- Publication number
- JPH1032337A JPH1032337A JP18368696A JP18368696A JPH1032337A JP H1032337 A JPH1032337 A JP H1032337A JP 18368696 A JP18368696 A JP 18368696A JP 18368696 A JP18368696 A JP 18368696A JP H1032337 A JPH1032337 A JP H1032337A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- region
- bipolar
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、薄膜トランジスタ
とそれを用いた半導体集積回路、液晶表示装置、および
薄膜トランジスタの製造方法に関し、特に、高い電流駆
動能力を持つバイポーラ型の薄膜トランジスタの構造に
関するものである。The present invention relates to a thin film transistor, a semiconductor integrated circuit using the same, a liquid crystal display device, and a method of manufacturing the thin film transistor, and more particularly to a structure of a bipolar thin film transistor having a high current driving capability. .
【０００２】[0002]
【従来の技術】例えば、４５０℃以下といった低いプロ
セス温度で形成可能な多結晶シリコン薄膜トランジスタ
（polycrystalline Silicon Thin Film Transistor、以
下、poly-SiＴＦＴ と記す）、いわゆる「低温プロセス
poly-SiＴＦＴ 」は、大型ガラス基板上にドライバーを
内蔵した高精細液晶ディスプレイを形成することのでき
る素子として注目されている。2. Description of the Related Art For example, a polycrystalline silicon thin film transistor (hereinafter, referred to as poly-Si TFT) which can be formed at a low process temperature of 450 ° C. or less, a so-called “low-temperature process”
The poly-Si TFT has been attracting attention as an element capable of forming a high-definition liquid crystal display with a built-in driver on a large glass substrate.
【０００３】図６は従来のpoly-SiＴＦＴ の一例を示す
ものであり、ソース、ドレイン領域を形成するpoly-Si
薄膜が下側、ゲート電極が上側に位置するトップゲート
型ＴＦＴを示している。また、このpoly-SiＴＦＴ はＮ
ch−ＴＦＴの例である。図６（ａ）、（ｂ）に示すよう
に、ガラス基板１上にシリコン酸化膜からなるバッファ
層２が形成され、その上にpoly-Si 薄膜３が形成されて
いる。さらに、poly-Si 薄膜３を覆うシリコン酸化膜か
らなるゲート絶縁膜４が形成され、アルミニウム（Ａ
ｌ）膜等からなるゲート電極５が形成されている。そし
て、poly-Si 薄膜３のうちゲート電極直下を除く部分に
Ｎ型不純物導入領域であるソース領域６、ドレイン領域
７が形成されている。また、シリコン酸化膜からなる層
間絶縁膜８が形成されるとともに、コンタクトホール
９、９が開口され、ソース電極１０、ドレイン電極１１
が形成されている。FIG. 6 shows an example of a conventional poly-Si TFT, in which a poly-Si TFT for forming source and drain regions is formed.
The top gate type TFT in which the thin film is on the lower side and the gate electrode is on the upper side is shown. This poly-Si TFT has N
This is an example of a ch-TFT. As shown in FIGS. 6A and 6B, a buffer layer 2 made of a silicon oxide film is formed on a glass substrate 1, and a poly-Si thin film 3 is formed thereon. Further, a gate insulating film 4 made of a silicon oxide film covering the poly-Si thin film 3 is formed, and aluminum (A) is formed.
1) A gate electrode 5 made of a film or the like is formed. Then, a source region 6 and a drain region 7, which are N-type impurity introduction regions, are formed in portions of the poly-Si thin film 3 other than immediately below the gate electrode. In addition, an interlayer insulating film 8 made of a silicon oxide film is formed, and contact holes 9 are opened, so that a source electrode 10 and a drain electrode 11 are formed.
Are formed.
【０００４】[0004]
【発明が解決しようとする課題】ところで、液晶ディス
プレイの回路部の、例えば、ソース線をオン／オフさせ
るアナログスイッチとして用いるＴＦＴでは、電流駆動
能力を大きくする必要があるため、例えばチャネル長Ｌ
が４〜５μｍに対してチャネル幅Ｗが５００μｍ、場合
によっては１ｍｍというように、チャネル幅が極めて大
きいＴＦＴが用いられている。すなわち、大きな電流駆
動能力が必要とされるＴＦＴでは、チャネル幅を大きく
することが従来、考えられてきた。しかしながら、チャ
ネル幅が大きいＴＦＴを用いるとそれだけＴＦＴの占有
面積が大きくなるため、将来的に液晶ディスプレイの高
密度化、高開口率化にそぐわないものとなってしまう。
また、チャネル幅の小さいＴＦＴでは、所望の電流駆動
能力が得られないという問題があった。By the way, in a circuit portion of a liquid crystal display, for example, a TFT used as an analog switch for turning on / off a source line, it is necessary to increase current driving capability.
For example, a TFT having an extremely large channel width such as a channel width W of 500 μm and 4 mm in some cases is used for 4 to 5 μm. That is, in a TFT requiring a large current driving capability, it has been conventionally considered to increase the channel width. However, when a TFT having a large channel width is used, the area occupied by the TFT increases accordingly, so that the liquid crystal display will not be compatible with a higher density and a higher aperture ratio in the future.
Further, there is a problem that a desired current driving capability cannot be obtained with a TFT having a small channel width.
【０００５】本発明は、上記の課題を解決するためにな
されたものであって、大きな占有面積を必要とすること
なく、充分な電流駆動能力が得られる薄膜トランジスタ
とそれを用いた半導体集積回路、液晶表示装置、および
薄膜トランジスタの製造方法を提供することを目的とす
る。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and a thin film transistor capable of obtaining a sufficient current driving capability without requiring a large occupied area, a semiconductor integrated circuit using the same, It is an object to provide a liquid crystal display device and a method for manufacturing a thin film transistor.
【０００６】[0006]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の請求項１に記載の薄膜トランジスタは、
基板上のシリコン薄膜に、第１導電型からなるエミッタ
領域と、第１導電型と反対の導電型からなるベース領域
と、第１導電型からなるコレクタ領域が、横方向に隣接
して形成されたバイポーラ型であることを特徴とするも
のである。In order to achieve the above object, a thin film transistor according to claim 1 of the present invention comprises:
An emitter region of a first conductivity type, a base region of a conductivity type opposite to the first conductivity type, and a collector region of a first conductivity type are formed laterally adjacent to each other on a silicon thin film on a substrate. Characterized in that it is a bipolar type.
【０００７】また、請求項２に記載の薄膜トランジスタ
は、請求項１に記載の薄膜トランジスタにおいて、前記
エミッタ領域と前記ベース領域との間および前記コレク
タ領域と前記ベース領域との間に、導電型を持たない領
域が形成されたことを特徴とするものである。A thin film transistor according to a second aspect is the thin film transistor according to the first aspect, wherein the thin film transistor has a conductivity type between the emitter region and the base region and between the collector region and the base region. Where no region is formed.
【０００８】また、請求項３に記載の薄膜トランジスタ
は、請求項１または２に記載の薄膜トランジスタにおい
て、前記シリコン薄膜が多結晶シリコン薄膜であること
を特徴とするものである。A thin film transistor according to a third aspect is the thin film transistor according to the first or second aspect, wherein the silicon thin film is a polycrystalline silicon thin film.
【０００９】また、請求項４に記載の薄膜トランジスタ
は、請求項３に記載の薄膜トランジスタにおいて、低温
プロセスによって作成されたことを特徴とするものであ
る。A thin film transistor according to a fourth aspect is the thin film transistor according to the third aspect, which is formed by a low-temperature process.
【００１０】また、本発明の請求項５に記載の半導体集
積回路は、請求項１ないし４のいずれかに記載のバイポ
ーラ型の薄膜トランジスタが用いられたことを特徴とす
るものである。A semiconductor integrated circuit according to a fifth aspect of the present invention is characterized in that the bipolar thin film transistor according to any one of the first to fourth aspects is used.
【００１１】また、本発明の請求項６に記載の液晶表示
装置は、請求項１ないし４のいずれかに記載のバイポー
ラ型の薄膜トランジスタが用いられたことを特徴とする
ものである。A liquid crystal display device according to a sixth aspect of the present invention is characterized in that the bipolar thin film transistor according to any one of the first to fourth aspects is used.
【００１２】また、請求項７に記載の液晶表示装置は、
請求項１ないし４のいずれかに記載のバイポーラ型の薄
膜トランジスタと、Ｎｃｈ薄膜トランジスタおよびＰｃ
ｈ薄膜トランジスタを合わせ持つ相補型薄膜トランジス
タ、の双方が用いられたことを特徴とするものである。The liquid crystal display device according to claim 7 is
5. The bipolar thin film transistor according to claim 1, an Nch thin film transistor, and Pc.
h, and both complementary thin film transistors having a combination of thin film transistors are used.
【００１３】また、請求項８に記載の液晶表示装置は、
請求項７に記載の液晶表示装置において、ドライバー回
路が内蔵されたことを特徴とするものである。Further, the liquid crystal display device according to claim 8 is
A liquid crystal display device according to claim 7, wherein a driver circuit is built in.
【００１４】また、請求項９に記載の液晶表示装置は、
請求項８に記載の液晶表示装置において、前記バイポー
ラ型の薄膜トランジスタが前記ドライバー回路のアナロ
グスイッチとして用いられたことを特徴とするものであ
る。Further, the liquid crystal display device according to claim 9 is
9. The liquid crystal display device according to claim 8, wherein the bipolar thin film transistor is used as an analog switch of the driver circuit.
【００１５】また、請求項１０に記載の液晶表示装置
は、請求項８に記載の液晶表示装置において、前記バイ
ポーラ型の薄膜トランジスタが前記ドライバー回路に用
いられ、前記Ｎｃｈ薄膜トランジスタ、Ｐｃｈ薄膜トラ
ンジスタのいずれか一方が画素トランジスタとして用い
られたことを特徴とするものである。According to a tenth aspect of the present invention, in the liquid crystal display device according to the eighth aspect, the bipolar thin film transistor is used for the driver circuit, and one of the Nch thin film transistor and the Pch thin film transistor is used. Are used as pixel transistors.
【００１６】また、請求項１１に記載の液晶表示装置
は、請求項１ないし４のいずれかに記載のバイポーラ型
の薄膜トランジスタがアンプに用いられたことを特徴と
するものである。A liquid crystal display device according to an eleventh aspect is characterized in that the bipolar thin film transistor according to any one of the first to fourth aspects is used for an amplifier.
【００１７】また、請求項１２に記載の液晶表示装置
は、請求項１１に記載の液晶表示装置において、ドライ
バー回路が内蔵されたことを特徴とするものである。According to a twelfth aspect of the present invention, there is provided the liquid crystal display device according to the eleventh aspect, wherein a driver circuit is incorporated.
【００１８】また、請求項１３に記載の薄膜トランジス
タの製造方法は、請求項１ないし４のいずれかに記載の
バイポーラ型の薄膜トランジスタと、Ｎｃｈ薄膜トラン
ジスタおよびＰｃｈ薄膜トランジスタを合わせ持つ相補
型薄膜トランジスタ、の双方が用いられた液晶表示装置
におけるバイポーラ型の薄膜トランジスタの製造方法で
あって、前記バイポーラ型の薄膜トランジスタのエミッ
タ領域およびコレクタ領域の形成を、前記相補型薄膜ト
ランジスタにおけるこれらエミッタ、コレクタ領域と同
じ導電型のソース、ドレイン領域の形成と同時に行い、
前記バイポーラ型の薄膜トランジスタのベース領域の形
成を、前記相補型薄膜トランジスタにおける該ベース領
域と同じ導電型のソース、ドレイン領域の形成と同時に
行うことを特徴とするものである。The method of manufacturing a thin film transistor according to claim 13 uses both the bipolar thin film transistor according to claim 1 and a complementary thin film transistor having both an Nch thin film transistor and a Pch thin film transistor. A method of manufacturing a bipolar thin film transistor in a liquid crystal display device, comprising forming an emitter region and a collector region of the bipolar thin film transistor in the complementary thin film transistor, the source and the drain having the same conductivity type as the emitter and the collector region. Done simultaneously with the formation of the area,
The base region of the bipolar thin film transistor is formed simultaneously with the formation of source and drain regions of the same conductivity type as the base region in the complementary thin film transistor.
【００１９】本発明は、薄膜トランジスタでバイポーラ
トランジスタを構成することによりバイポーラトランジ
スタ固有の特長である高い電流駆動能力を得ようとする
ものである。さらに、バイポーラトランジスタの形態を
縦型ではなく、横型とすることによってＣＭＯＳトラン
ジスタと同時に形成できる、という製法上の利点も得る
ことができる。The present invention aims to obtain a high current driving capability, which is a unique feature of a bipolar transistor, by forming a bipolar transistor with thin film transistors. Further, the advantage of the manufacturing method that the bipolar transistor can be formed simultaneously with the CMOS transistor by using a horizontal type instead of a vertical type can also be obtained.
【００２０】[0020]
【発明の実施の形態】以下、本発明の一実施の形態を図
１〜図４を参照して説明する。本実施の形態は、バイポ
ーラ型薄膜トランジスタ（以下、バイポーラＴＦＴと記
す）とＮｃｈ、Ｐｃｈ薄膜トランジスタ（以下、それぞ
れＮｃｈ−ＴＦＴ、Ｐｃｈ−ＴＦＴと記す）を合わせ持
つ相補型（ＣＭＯＳ型）薄膜トランジスタ（以下、ＣＭ
ＯＳ−ＴＦＴと記す）を有する液晶表示装置である。そ
して、図１はバイポーラＴＦＴ１３と、Ｎｃｈ−ＴＦＴ
１４、Ｐｃｈ−ＴＦＴ１５の構成をそれぞれ示す図であ
る。なお、このバイポーラ型薄膜トランジスタ１３はＮ
ＰＮ型トランジスタの例である。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIGS. In this embodiment mode, a complementary (CMOS) thin film transistor (hereinafter, referred to as a CM) having both a bipolar thin film transistor (hereinafter, referred to as a bipolar TFT) and Nch and Pch thin film transistors (hereinafter, respectively, referred to as Nch-TFT and Pch-TFT).
(Hereinafter referred to as OS-TFT). FIG. 1 shows a bipolar TFT 13 and an Nch-TFT.
14 is a diagram showing a configuration of a Pch-TFT 15, respectively. Note that this bipolar thin film transistor 13
This is an example of a PN transistor.
【００２１】図１に示すように、ガラス基板１６（基
板）上に、シリコン酸化膜からなる下地絶縁膜１７、多
結晶シリコン薄膜１８、１９、２０（シリコン薄膜）が
順次形成されている。そして、バイポーラＴＦＴ１３側
では、多結晶シリコン薄膜１８に、Ｎ型（第１導電型）
のエミッタ領域２１と、Ｐ型（第１導電型と反対の導電
型）のベース領域２２と、Ｎ型（第１導電型）のコレク
タ領域２３が、横方向に並ぶように形成されており、Ｎ
ＰＮ型のバイポーラトランジスタを構成している。ま
た、ベース領域２２とコレクタ領域２３の間には、コレ
クタ領域２３よりも低濃度のＮ- 領域２４が形成されて
いる。このＮ- 領域２４は、エミッタ領域２１からベー
ス領域２２への少数キャリアの注入効率を上げ、かつベ
ース領域２２〜コレクタ領域２３間の接合容量を小さく
するためのものである。また、多結晶シリコン薄膜１８
が、後述するＣＭＯＳ−ＴＦＴのゲート絶縁膜２５およ
び層間絶縁膜２６で覆われている。As shown in FIG. 1, a base insulating film 17 made of a silicon oxide film and polycrystalline silicon thin films 18, 19 and 20 (silicon thin films) are sequentially formed on a glass substrate 16 (substrate). On the side of the bipolar TFT 13, an N-type (first conductivity type) is applied to the polycrystalline silicon thin film 18.
, A P-type (conductivity type opposite to the first conductivity type) base region 22, and an N-type (first conductivity type) collector region 23 are formed so as to be arranged in a horizontal direction. N
A PN-type bipolar transistor is formed. An N − region 24 having a lower concentration than the collector region 23 is formed between the base region 22 and the collector region 23. The N − region 24 serves to increase the efficiency of minority carrier injection from the emitter region 21 to the base region 22 and to reduce the junction capacitance between the base region 22 and the collector region 23. Also, the polycrystalline silicon thin film 18
Are covered with a gate insulating film 25 and an interlayer insulating film 26 of a CMOS-TFT described later.
【００２２】一方、ＣＭＯＳ−ＴＦＴ側では、多結晶シ
リコン薄膜１９、２０上に、ゲート絶縁膜２５を介して
ゲート電極２７が形成されている。そして、Ｎｃｈ−Ｔ
ＦＴ１４の部分では、ゲート電極２７下のチャネル領域
２８を挟むＮ型ソース領域２９およびＮ型ドレイン領域
３０が形成され、Ｐｃｈ−ＴＦＴ１５の部分では、チャ
ネル領域３１を挟むＰ型ソース領域３２およびＰ型ドレ
イン領域３３が形成されている。また、ゲート絶縁膜２
５およびゲート電極２７上にシリコン酸化膜からなる層
間絶縁膜２６が形成されている。On the other hand, on the CMOS-TFT side, a gate electrode 27 is formed on the polycrystalline silicon thin films 19 and 20 via a gate insulating film 25. And Nch-T
In the portion of the FT 14, an N-type source region 29 and an N-type drain region 30 sandwiching the channel region 28 below the gate electrode 27 are formed. In the portion of the Pch-TFT 15, a P-type source region 32 and a P-type drain sandwiching the channel region 31 are formed. A drain region 33 is formed. Also, the gate insulating film 2
5 and a gate electrode 27, an interlayer insulating film 26 made of a silicon oxide film is formed.
【００２３】そして、バイポーラＴＦＴ１３、Ｎｃｈ−
ＴＦＴ１４、Ｐｃｈ−ＴＦＴ１５のそれぞれに、層間絶
縁膜２６、ゲート絶縁膜２５を貫通してエミッタ領域２
１、ベース領域２２、コレクタ領域２３、ソース領域２
９、３２、ドレイン領域３０、３３に通じるコンタクト
ホール３４、３４、…が開口され、各コンタクトホール
３４上にエミッタ電極３５、ベース電極３６、コレクタ
電極３７、ソース電極３８、４０、ドレイン電極３９、
４１が形成されている。The bipolar TFT 13 and the Nch-
Each of the TFT 14 and the Pch-TFT 15 penetrates the interlayer insulating film 26 and the gate insulating film 25 to form the emitter region 2.
1, base region 22, collector region 23, source region 2
9, 32, and contact holes 34, 34,... Communicating with the drain regions 30, 33, are opened. On each contact hole 34, an emitter electrode 35, a base electrode 36, a collector electrode 37, source electrodes 38, 40, a drain electrode 39,
41 are formed.
【００２４】次に、上記構成の薄膜トランジスタの製造
方法を図２、図３を用いて説明する。本実施の形態で
は、バイポーラＴＦＴのエミッタ、コレクタ領域をＮｃ
ｈ−ＴＦＴのソース、ドレイン領域と同時に形成し、バ
イポーラＴＦＴのベース領域をＰｃｈ−ＴＦＴのソー
ス、ドレイン領域と同時に形成する例について説明す
る。なお、以下に述べる製造方法は、例えばゲート絶縁
膜の形成に熱酸化法ではなくＣＶＤ法を用いるものであ
って、プロセス全体を通して４５０℃以下の低いプロセ
ス温度で製造するものである。これにより、基板材料と
してガラスを用いることができる。Next, a method of manufacturing the thin film transistor having the above configuration will be described with reference to FIGS. In the present embodiment, the emitter and collector regions of the bipolar TFT are Nc
An example in which the source and drain regions of the h-TFT are formed at the same time and the base region of the bipolar TFT is formed at the same time as the source and drain regions of the Pch-TFT will be described. The manufacturing method described below uses, for example, a CVD method instead of a thermal oxidation method for forming a gate insulating film, and manufactures the semiconductor device at a low process temperature of 450 ° C. or less throughout the entire process. Thereby, glass can be used as a substrate material.
【００２５】まず、図２（ａ）に示すように、ガラス基
板１６上の全面に、低圧ＣＶＤ（Low Pressure CVD, 以
下、ＬＰＣＶＤと記す）法またはプラズマＣＶＤ（Plas
ma Enhanced CVD,以下、ＰＥＣＶＤと記す）法を用いて
膜厚２００ｎｍ程度のシリコン酸化膜を形成し、下地絶
縁膜１７とする。次に、下地絶縁膜１７上の全面に、ジ
シラン（Ｓｉ2Ｈ6）あるいはモノシラン（ＳｉＨ4 ）を
原料としたＬＰＣＶＤ法またはＰＥＣＶＤ法を用いて膜
厚５０ｎｍ程度の多結晶シリコン薄膜を形成した後、Ｘ
ｅＣｌ等のエキシマレーザーアニールを行なう。そし
て、周知のフォトリソグラフィー・エッチング技術を用
いてパターニングを行ない、多結晶シリコン薄膜１８、
１９、２０とする。First, as shown in FIG. 2A, a low pressure CVD (hereinafter, referred to as LPCVD) method or a plasma CVD (Plasma CVD) is formed on the entire surface of the glass substrate 16.
A silicon oxide film having a thickness of about 200 nm is formed by using a ma enhanced CVD (hereinafter, referred to as PECVD) method to form a base insulating film 17. Next, a polycrystalline silicon thin film having a thickness of about 50 nm is formed on the entire surface of the base insulating film 17 by LPCVD or PECVD using disilane (Si 2 H 6 ) or monosilane (SiH 4 ) as a raw material. , X
Excimer laser annealing such as eCl is performed. Then, patterning is performed using a well-known photolithography / etching technique, and the polycrystalline silicon thin film 18 is formed.
19 and 20.
【００２６】次に、図２（ｂ）に示すように、ＥＣＲ−
ＣＶＤ（Electron Cyclotron Resonance Chemical Vapo
r Deposition）法を用いて膜厚１２０ｎｍ程度のシリコ
ン酸化膜からなるゲート絶縁膜２５を形成する。そし
て、スパッタ法により膜厚６００〜８００ｎｍ程度のタ
ンタル膜を全面に堆積させ、これをパターニングするこ
とにより、Ｎｃｈ−ＴＦＴ１４、Ｐｃｈ−ＴＦＴ１５形
成領域の多結晶シリコン薄膜１９、２０上にゲート電極
２７、２７を形成する。Next, as shown in FIG.
CVD (Electron Cyclotron Resonance Chemical Vapo
A gate insulating film 25 made of a silicon oxide film having a thickness of about 120 nm is formed by using an (r Deposition) method. Then, a tantalum film having a thickness of about 600 to 800 nm is deposited on the entire surface by a sputtering method, and is patterned to form a gate electrode 27 on the polycrystalline silicon thin films 19 and 20 in the Nch-TFT 14 and Pch-TFT 15 formation regions. 27 are formed.
【００２７】次に、図３（ｃ）に示すように、バイポー
ラＴＦＴ１３形成領域のうちのベース形成領域とＰｃｈ
−ＴＦＴ１５形成領域の全てが開口するフォトレジスト
パターン４２を形成した後、Ｂ2Ｈ6／Ｈ2 を用いたイオ
ンドーピングを行なうことによって、バイポーラＴＦＴ
１３のベース領域２２とＰｃｈ−ＴＦＴ１５のソース、
ドレイン領域３２、３３を同時に形成する。なお、イオ
ンドーピング時のドーズ量は、例えば１〜１０×１０15
atoms/cm2 程度とする。Next, as shown in FIG. 3 (c), the base forming region and the Pch
After forming a photoresist pattern 42 in which the entire region of the TFT 15 is opened, ion doping using B 2 H 6 / H 2 is performed, thereby forming a bipolar TFT.
13, the base region 22 and the source of the Pch-TFT 15,
The drain regions 32 and 33 are formed simultaneously. The dose at the time of ion doping is, for example, 1 to 10 × 10 15
about atoms / cm 2 .
【００２８】次に、前工程で用いたフォトレジストパタ
ーン４２を除去した後、図３（ｄ）に示すように、バイ
ポーラＴＦＴ１３形成領域のうちのＮ- 形成領域のみが
開口するフォトレジストパターン４３を形成し、これを
マスクとしてＰＨ3／Ｈ2を用いたイオンドーピングを行
なうことによって、バイポーラＴＦＴ１３のＮ- 領域２
４を形成する。また、イオンドーピング時のドーズ量
は、例えば１〜１０×１０13atoms/cm2 程度とする。Next, after removing the photoresist pattern 42 used in the previous step, as shown in FIG. 3D, a photoresist pattern 43 having an opening only in the N − formation region of the bipolar TFT 13 formation region is formed. Then, ion doping using PH 3 / H 2 is performed using this as a mask, thereby forming the N − region 2 of the bipolar TFT 13.
4 is formed. The dose during ion doping is, for example, about 1 to 10 × 10 13 atoms / cm 2 .
【００２９】次に、前工程で用いたフォトレジストパタ
ーン４３を除去した後、図３（ｅ）に示すように、バイ
ポーラＴＦＴ１３形成領域のうちのエミッタおよびコレ
クタ形成領域とＮｃｈ−ＴＦＴ１４形成領域の全てが開
口するフォトレジストパターン４４を形成し、これをマ
スクとしてＰＨ3／Ｈ2を用いたイオンドーピングを行な
うことにより、バイポーラＴＦＴ１３のエミッタ領域２
１およびコレクタ領域２３とＮｃｈ−ＴＦＴ１４のソー
ス領域２９およびドレイン領域３０を同時に形成する。
また、イオンドーピング時のドーズ量は、例えば１〜１
０×１０15atoms/cm2 程度とする。ついで、３００℃、
２時間のＮ2アニールを行なう。Next, after removing the photoresist pattern 43 used in the previous step, as shown in FIG. 3E, all of the emitter and collector formation region and the Nch-TFT 14 formation region in the bipolar TFT 13 formation region. Is formed, and ion doping using PH 3 / H 2 is performed using the photoresist pattern 44 as a mask, thereby forming the emitter region 2 of the bipolar TFT 13.
1 and the collector region 23 and the source region 29 and the drain region 30 of the Nch-TFT 14 are formed simultaneously.
The dose during ion doping is, for example, 1 to 1
It is about 0 × 10 15 atoms / cm 2 . Then, at 300 ° C,
Perform N 2 annealing for 2 hours.
【００３０】以降は図示を省略するが、フォトレジスト
パターン４４を除去した後、ＣＶＤ法により膜厚５００
ｎｍ程度のシリコン酸化膜からなる層間絶縁膜を形成す
る。最後に、層間絶縁膜を貫通してバイポーラＴＦＴの
エミッタ領域、ベース領域、コレクタ領域、Ｎｃｈ−Ｔ
ＦＴ、Ｐｃｈ−ＴＦＴのソース領域、ドレイン領域に通
じるコンタクトホールを開口した後、全面にＡｌ−Ｓｉ
−Ｃｕ膜を堆積させ、これをパターニングすることによ
り、エミッタ電極、ベース電極、コレクタ電極、ソース
電極、ドレイン電極をそれぞれ形成する。After that, although not shown, after removing the photoresist pattern 44, a film thickness of 500
An interlayer insulating film made of a silicon oxide film of about nm is formed. Finally, the emitter region, base region, collector region, Nch-T
After opening contact holes leading to the source and drain regions of the FT and Pch-TFT, Al-Si
By depositing a Cu film and patterning it, an emitter electrode, a base electrode, a collector electrode, a source electrode, and a drain electrode are formed.
【００３１】図４は液晶表示装置４５の構成を示すブロ
ック図である。この図に示すように、この液晶表示装置
４５はドライバー回路を内蔵したものであり、ソース線
ドライバー回路４６、ゲート線ドライバー回路４７、画
素マトリクス４８の各部分から構成されている。ソース
線ドライバー回路４６は、シフトレジスタ４９、ビデオ
信号バス５０ａ、５０ｂ、５０ｃ、アナログスイッチ５
１ａ、５１ｂ、５１ｃ等を有し、また、ゲート線ドライ
バー回路４７は、シフトレジスタ５２、バッファー５３
等を有している。一方、画素マトリクス４８は各画素５
４がマトリクス状に配列されたものであり、各画素５４
は画素トランジスタ５５、液晶セル５６、対向電極５７
で構成されている。そして、ソース線ドライバー回路４
６から画素マトリクス４８の各画素トランジスタ５５に
対してソース線５８ａ、５８ｂ、５８ｃが延在し、ゲー
ト線ドライバー回路４７から画素マトリクス４８の各画
素トランジスタ５５に対してゲート線５９ａ、５９ｂが
延在している。FIG. 4 is a block diagram showing the structure of the liquid crystal display device 45. As shown in this figure, the liquid crystal display device 45 has a built-in driver circuit, and is composed of a source line driver circuit 46, a gate line driver circuit 47, and a pixel matrix 48. The source line driver circuit 46 includes a shift register 49, video signal buses 50a, 50b, 50c, and an analog switch 5.
1a, 51b, 51c, etc., and the gate line driver circuit 47 includes a shift register 52, a buffer 53
Etc. On the other hand, the pixel matrix 48
4 are arranged in a matrix.
Denotes a pixel transistor 55, a liquid crystal cell 56, a counter electrode 57
It is composed of Then, the source line driver circuit 4
The source lines 58a, 58b and 58c extend from 6 to each pixel transistor 55 of the pixel matrix 48, and the gate lines 59a and 59b extend from the gate line driver circuit 47 to each pixel transistor 55 of the pixel matrix 48. doing.
【００３２】そして、上記ドライバー回路４６、４７
は、上述したバイポーラＴＦＴ１３とＣＭＯＳ−ＴＦＴ
を組み合わせた、いわゆるＢｉ−ＣＭＯＳ構成となって
いる。また、その中でも、アナログスイッチ５１ａ、５
１ｂ、５１ｃにはバイポーラＴＦＴ１３が用いられてい
る。一方、画素マトリクス４８を構成する画素トランジ
スタ５５にはＮｃｈ−ＴＦＴが用いられている。The driver circuits 46, 47
Are the above-described bipolar TFT 13 and CMOS-TFT
, A so-called Bi-CMOS configuration. In addition, among them, the analog switches 51a, 5
A bipolar TFT 13 is used for 1b and 51c. On the other hand, an Nch-TFT is used for the pixel transistor 55 constituting the pixel matrix 48.
【００３３】本実施の形態の液晶表示装置は、アナログ
スイッチ５１ａ、５１ｂ、５１ｃにバイポーラＴＦＴが
用いられるとともに、ドライバー回路４６、４７がＢｉ
−ＣＭＯＳ構成となっているため、ＣＭＯＳ−ＴＦＴの
みを用いた従来の液晶表示装置の回路部に比べて、電流
駆動能力が向上するとともに、動作速度を速めることが
できる。また、従来のように電流駆動能力向上のために
チャネル幅を広げるといった必要もないため、トランジ
スタが大きな占有面積を必要とすることもなく、液晶表
示装置の高密度化、高開口率化を図ることができる。In the liquid crystal display device of the present embodiment, bipolar TFTs are used for the analog switches 51a, 51b and 51c, and the driver circuits 46 and 47 are formed of Bi.
-Because of the CMOS configuration, the current driving capability can be improved and the operation speed can be increased as compared with the circuit portion of the conventional liquid crystal display device using only the CMOS-TFT. Further, since it is not necessary to increase the channel width for improving the current driving capability as in the conventional case, the transistor does not require a large occupied area, and the liquid crystal display device has a higher density and a higher aperture ratio. be able to.
【００３４】しかも、バイポーラＴＦＴの構造は、エミ
ッタ領域、ベース領域、コレクタ領域が多結晶シリコン
薄膜の横方向に並ぶ、いわゆる横型バイポーラ薄膜トラ
ンジスタである。したがって、製造方法のところで説明
したように、バイポーラＴＦＴのエミッタ、ベース、コ
レクタ領域をＣＭＯＳ−ＴＦＴのソース、ドレイン領域
と同時に形成することができる。そのため、製造工程を
特に複雑にすることなく、バイポーラＴＦＴを形成する
ことができる。In addition, the structure of the bipolar TFT is a so-called lateral bipolar thin film transistor in which an emitter region, a base region, and a collector region are arranged in the lateral direction of the polycrystalline silicon thin film. Therefore, as described in the manufacturing method, the emitter, base and collector regions of the bipolar TFT can be formed simultaneously with the source and drain regions of the CMOS-TFT. Therefore, the bipolar TFT can be formed without particularly complicating the manufacturing process.
【００３５】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば本実施の形態では、バイポーラＴＦＴ１３を、Ｎ型
エミッタ領域２１、Ｐ型ベース領域２２、Ｎ- 領域２
４、Ｎ型コレクタ領域２３からなる構成としたが、この
構成に加えて、図５に示すように、多結晶シリコンにお
けるＰＮ接合のレベルを高めるために、Ｎ型エミッタ領
域２１とＰ型ベース領域２２の間およびＰ型ベース領域
２２とＮ- 領域２４の間に導電型を持たないＩ型領域６
０、６０を設けてもよい。The technical scope of the present invention is not limited to the above embodiment, and various changes can be made without departing from the spirit of the present invention. For example, in the present embodiment, the bipolar TFT 13 is divided into an N-type emitter region 21, a P-type base region 22, and an N − region 2.
4. In addition to the configuration including the N-type collector region 23, in addition to this configuration, as shown in FIG. 5, the N-type emitter region 21 and the P-type 22 and between the P-type base region 22 and the N − region 24 have no conductivity type.
0 and 60 may be provided.
【００３６】また、上記実施の形態では、バイポーラＴ
ＦＴをＮＰＮ型トランジスタとしたが、ＰＮＰ型トラン
ジスタとしてもよい。また、液晶表示装置として、バイ
ポーラＴＦＴをドライバー回路に適用する例を示した
が、ドライバー回路だけでなく、例えば電源回路内のア
ンプ等に適用してもよい。その場合、電流供給能力の高
いアンプを実現することができる。In the above embodiment, the bipolar T
Although the FT is an NPN transistor, it may be a PNP transistor. Further, although an example in which a bipolar TFT is applied to a driver circuit as a liquid crystal display device has been described, the invention may be applied to not only a driver circuit but also, for example, an amplifier in a power supply circuit. In that case, an amplifier having high current supply capability can be realized.
【００３７】また、製造方法のところで述べた各種膜の
膜厚やイオンドーピング時のドーズ量等の具体的な数値
に関しては、ほんの一例にすぎず、適宜変更が可能なこ
とは勿論である。さらに、本発明の横型バイポーラ薄膜
トランジスタを任意の半導体集積回路に適用することが
可能である。Further, specific numerical values such as the film thicknesses of various films and the dose amount at the time of ion doping described in the manufacturing method are merely examples, and needless to say, they can be appropriately changed. Further, the lateral bipolar thin film transistor of the present invention can be applied to any semiconductor integrated circuit.
【００３８】[0038]
【発明の効果】以上、詳細に説明したように、本発明の
薄膜トランジスタは、エミッタ領域、ベース領域、コレ
クタ領域がシリコン薄膜の横方向に並んだ横型バイポー
ラ薄膜トランジスタである。そこで、この横型バイポー
ラ薄膜トランジスタをドライバー回路やアナログスイッ
チ、あるいはアンプ等を含む液晶表示装置の回路部に用
いることによって、従来の液晶表示装置の回路部に比べ
て、電流駆動能力が向上するとともに、動作速度を速め
ることができる。また、電流駆動能力向上のためにチャ
ネル幅を広げる必要がないため、トランジスタが大きな
占有面積を必要とすることもなく、液晶表示装置の高密
度化、高開口率化を図ることができる。また、薄膜トラ
ンジスタが横型バイポーラ薄膜トランジスタであり、エ
ミッタ、ベース、コレクタ領域をＣＭＯＳ型薄膜トラン
ジスタのソース、ドレイン領域と同時に形成することが
できるため、製造工程を特に複雑にすることなく、バイ
ポーラ型薄膜トランジスタを形成することができる。さ
らに、電流駆動能力が高く、かつ動作速度の速い、薄膜
トランジスタを有する半導体集積回路を提供することが
できる。As described in detail above, the thin film transistor of the present invention is a lateral bipolar thin film transistor in which an emitter region, a base region, and a collector region are arranged in the lateral direction of a silicon thin film. Therefore, by using this horizontal bipolar thin film transistor in a circuit portion of a liquid crystal display device including a driver circuit, an analog switch, or an amplifier, the current driving capability is improved and the operation is improved as compared with the circuit portion of a conventional liquid crystal display device. Speed can be increased. Further, since there is no need to increase the channel width for improving current driving capability, the transistor does not need a large occupied area, and the density and the aperture ratio of the liquid crystal display device can be increased. Further, since the thin film transistor is a lateral bipolar thin film transistor and the emitter, base, and collector regions can be formed simultaneously with the source and drain regions of the CMOS thin film transistor, the bipolar thin film transistor is formed without particularly complicating the manufacturing process. be able to. Further, it is possible to provide a semiconductor integrated circuit having a thin film transistor which has high current driving capability and high operation speed.
【図１】 本発明の一実施の形態である薄膜トランジス
タを示す縦断面図である。FIG. 1 is a longitudinal sectional view showing a thin film transistor according to an embodiment of the present invention.
【図２】 同、薄膜トランジスタの製造方法を順を追っ
て示すプロセスフロー図である。FIG. 2 is a process flow chart showing a method of manufacturing a thin film transistor in order.
【図３】 同、プロセスフロー図の続きである。FIG. 3 is a continuation of the process flow diagram.
【図４】 本実施の形態の液晶表示装置の構成を示すブ
ロック図である。FIG. 4 is a block diagram illustrating a configuration of a liquid crystal display device of the present embodiment.
【図５】 本発明の他の実施の形態である薄膜トランジ
スタを示す縦断面図である。FIG. 5 is a longitudinal sectional view showing a thin film transistor according to another embodiment of the present invention.
【図６】 従来の薄膜トランジスタの一例を示す、
（ａ）平面図、（ｂ）（ａ）のＢ−Ｂ線に沿う縦断面
図、である。FIG. 6 illustrates an example of a conventional thin film transistor.
(A) is a plan view, and (b) is a longitudinal sectional view taken along line BB of (a).
１３ バイポーラ型薄膜トランジスタ（バイポーラＴＦ
Ｔ） １４ Ｎｃｈ薄膜トランジスタ（Ｎｃｈ−ＴＦＴ） １５ Ｐｃｈ薄膜トランジスタ（Ｐｃｈ−ＴＦＴ） １６ ガラス基板（基板） １８，１９，２０ 多結晶シリコン薄膜（シリコン薄
膜） ２１ エミッタ領域 ２２ ベース領域 ２３ コレクタ領域 ２４ Ｎ- 領域 ２９，３２ ソース領域 ３０，３３ ドレイン領域 ４５ 液晶表示装置 ４６ ソース線ドライバー回路 ４７ ゲート線ドライバー回路 ５１ａ、５１ｂ、５１ｃ アナログスイッチ ５５ 画素トランジスタ ６０ Ｉ型領域13 Bipolar type thin film transistor (Bipolar TF
T) 14 Nch thin film transistor (Nch-TFT) 15 Pch thin film transistor (Pch-TFT) 16 Glass substrate (substrate) 18, 19, 20 Polycrystalline silicon thin film (silicon thin film) 21 Emitter region 22 Base region 23 Collector region 24 N − region 29, 32 Source region 30, 33 Drain region 45 Liquid crystal display device 46 Source line driver circuit 47 Gate line driver circuit 51a, 51b, 51c Analog switch 55 Pixel transistor 60 I-type region
Claims (13)
らなるエミッタ領域と、前記第１導電型と反対の導電型
からなるベース領域と、前記第１導電型からなるコレク
タ領域が、横方向に隣接して形成されたバイポーラ型で
あることを特徴とする薄膜トランジスタ。1. A silicon thin film on a substrate, comprising: an emitter region of a first conductivity type; a base region of a conductivity type opposite to the first conductivity type; and a collector region of the first conductivity type. A thin film transistor of a bipolar type formed adjacent to a direction.
いて、 前記エミッタ領域と前記ベース領域との間および前記コ
レクタ領域と前記ベース領域との間に、導電型を持たな
い領域が形成されたことを特徴とする薄膜トランジス
タ。2. The thin film transistor according to claim 1, wherein a region having no conductivity type is formed between said emitter region and said base region and between said collector region and said base region. Thin film transistor.
スタにおいて、 前記シリコン薄膜が多結晶シリコン薄膜であることを特
徴とする薄膜トランジスタ。3. The thin film transistor according to claim 1, wherein the silicon thin film is a polycrystalline silicon thin film.
いて、 低温プロセスによって作成されたものであることを特徴
とする薄膜トランジスタ。4. The thin film transistor according to claim 3, wherein the thin film transistor is formed by a low temperature process.
イポーラ型の薄膜トランジスタが用いられたことを特徴
とする半導体集積回路。5. A semiconductor integrated circuit, wherein the bipolar thin film transistor according to claim 1 is used.
イポーラ型の薄膜トランジスタが用いられたことを特徴
とする液晶表示装置。6. A liquid crystal display device comprising the bipolar thin film transistor according to claim 1. Description:
イポーラ型の薄膜トランジスタと、Ｎｃｈ薄膜トランジ
スタおよびＰｃｈ薄膜トランジスタを合わせ持つ相補型
薄膜トランジスタ、の双方が用いられたことを特徴とす
る液晶表示装置。7. A liquid crystal display device comprising both the bipolar thin film transistor according to claim 1 and a complementary thin film transistor having a combination of an Nch thin film transistor and a Pch thin film transistor.
て、 ドライバー回路が内蔵されたことを特徴とする液晶表示
装置。8. The liquid crystal display device according to claim 7, wherein a driver circuit is incorporated.
て、 前記バイポーラ型の薄膜トランジスタが前記ドライバー
回路のアナログスイッチとして用いられたことを特徴と
する液晶表示装置。9. The liquid crystal display device according to claim 8, wherein said bipolar thin film transistor is used as an analog switch of said driver circuit.
て、 前記バイポーラ型の薄膜トランジスタが前記ドライバー
回路に用いられ、前記Ｎｃｈ薄膜トランジスタ、Ｐｃｈ
薄膜トランジスタのいずれか一方が画素トランジスタと
して用いられたことを特徴とする液晶表示装置。10. The liquid crystal display device according to claim 8, wherein said bipolar thin film transistor is used for said driver circuit, and said Nch thin film transistor and Pch
A liquid crystal display device, wherein one of the thin film transistors is used as a pixel transistor.
バイポーラ型の薄膜トランジスタがアンプに用いられた
ことを特徴とする液晶表示装置。11. A liquid crystal display device, wherein the bipolar thin film transistor according to claim 1 is used for an amplifier.
いて、 ドライバー回路が内蔵されたことを特徴とする液晶表示
装置。12. The liquid crystal display device according to claim 11, wherein a driver circuit is incorporated.
バイポーラ型の薄膜トランジスタと、Ｎｃｈ薄膜トラン
ジスタおよびＰｃｈ薄膜トランジスタを合わせ持つ相補
型薄膜トランジスタ、の双方が用いられた液晶表示装置
におけるバイポーラ型の薄膜トランジスタの製造方法で
あって、 前記バイポーラ型の薄膜トランジスタのエミッタ領域お
よびコレクタ領域を、前記相補型薄膜トランジスタにお
けるこれらエミッタ、コレクタ領域と同じ導電型のソー
ス、ドレイン領域と同時に形成し、前記バイポーラ型の
薄膜トランジスタのベース領域を、前記相補型薄膜トラ
ンジスタにおける該ベース領域と同じ導電型のソース、
ドレイン領域と同時に形成することを特徴とする薄膜ト
ランジスタの製造方法。13. A manufacturing method of a bipolar thin film transistor in a liquid crystal display device using both the bipolar thin film transistor according to claim 1 and a complementary thin film transistor having an Nch thin film transistor and a Pch thin film transistor. A method of forming the emitter region and the collector region of the bipolar thin film transistor at the same time as the source and drain regions of the same conductivity type as those of the emitter and the collector region in the complementary thin film transistor, wherein the base region of the bipolar thin film transistor is formed. A source of the same conductivity type as the base region in the complementary thin film transistor,
A method for manufacturing a thin film transistor, wherein the method is formed simultaneously with a drain region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18368696A JPH1032337A (en) | 1996-07-12 | 1996-07-12 | Thin-film transistor and semiconductor integrated circuit and liquid crystal display using the transmitter and manufacture of thin-film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18368696A JPH1032337A (en) | 1996-07-12 | 1996-07-12 | Thin-film transistor and semiconductor integrated circuit and liquid crystal display using the transmitter and manufacture of thin-film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1032337A true JPH1032337A (en) | 1998-02-03 |
Family
ID=16140164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18368696A Withdrawn JPH1032337A (en) | 1996-07-12 | 1996-07-12 | Thin-film transistor and semiconductor integrated circuit and liquid crystal display using the transmitter and manufacture of thin-film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1032337A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030037541A (en) * | 2001-11-06 | 2003-05-14 | 삼성전자주식회사 | Substrate for liquid crystal disply and fabricating method thereof |
| US7084428B2 (en) | 2002-12-03 | 2006-08-01 | Seiko Epson Corporation | Transistor, integrated circuit, electro-optic device, electronic instrument and method of manufacturing a transistor |
| JP2008034826A (en) * | 2006-06-26 | 2008-02-14 | Advanced Lcd Technologies Development Center Co Ltd | Thin-film semiconductor device, lateral bipolar thin-film transistor, hybrid thin-film transistor, mos thin-film transistor, and method of manufacturing the thin film transistor |
| US7791077B2 (en) | 2006-08-18 | 2010-09-07 | Advanced Lcd Technologies Development Center Co., Ltd. | Electronic device, display device, interface circuit and differential amplification device, which are constituted by using thin-film transistors |
| US8415746B2 (en) | 2006-06-26 | 2013-04-09 | Sharp Kabushiki Kaisha | Thin-film semiconductor device, lateral bipolar thin-film transistor, hybrid thin-film transistor, MOS thin-film transistor, and method of fabricating thin-film transistor |
-
1996
- 1996-07-12 JP JP18368696A patent/JPH1032337A/en not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030037541A (en) * | 2001-11-06 | 2003-05-14 | 삼성전자주식회사 | Substrate for liquid crystal disply and fabricating method thereof |
| US7084428B2 (en) | 2002-12-03 | 2006-08-01 | Seiko Epson Corporation | Transistor, integrated circuit, electro-optic device, electronic instrument and method of manufacturing a transistor |
| JP2008034826A (en) * | 2006-06-26 | 2008-02-14 | Advanced Lcd Technologies Development Center Co Ltd | Thin-film semiconductor device, lateral bipolar thin-film transistor, hybrid thin-film transistor, mos thin-film transistor, and method of manufacturing the thin film transistor |
| US8415746B2 (en) | 2006-06-26 | 2013-04-09 | Sharp Kabushiki Kaisha | Thin-film semiconductor device, lateral bipolar thin-film transistor, hybrid thin-film transistor, MOS thin-film transistor, and method of fabricating thin-film transistor |
| US8426264B2 (en) | 2006-06-26 | 2013-04-23 | Sharp Kabushiki Kaisha | Thin-film semiconductor device, lateral bipolar thin-film transistor, hybrid thin-film transistor, MOS thin-film transistor, and method of fabricating thin-film transistor |
| US7791077B2 (en) | 2006-08-18 | 2010-09-07 | Advanced Lcd Technologies Development Center Co., Ltd. | Electronic device, display device, interface circuit and differential amplification device, which are constituted by using thin-film transistors |
| US8035106B2 (en) | 2006-08-18 | 2011-10-11 | Advanced Lcd Technologies Development Center Co., Ltd. | Electronic device, constituted by using thin-film transistors |
| US8044403B2 (en) | 2006-08-18 | 2011-10-25 | Advanced Lcd Technologies Development Center Co., Ltd. | Display device |
| NL2000816C2 (en) * | 2006-08-18 | 2012-01-30 | Advanced Lcd Technology Dev Ct Co | ELECTRONIC DEVICE, DISPLAY DEVICE, INTERFACE SWITCH AND DIFFERENTIAL GAIN DEVICE THAT ARE CREATED BY USING THIN FILM TRANSISTORS. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0239958B1 (en) | Thin film semiconductor device and method of manufacturing the same | |
| US5028977A (en) | Merged bipolar and insulated gate transistors | |
| KR100191091B1 (en) | Thin film transistor and its fabrication method | |
| JP2599550B2 (en) | Manufacturing method of lateral bipolar transistor | |
| JP3173747B2 (en) | Method for manufacturing semiconductor device | |
| JPH10256554A (en) | Thin film transistor and manufacture thereof | |
| US5696387A (en) | Thin film transistor in a liquid crystal display having a microcrystalline and amorphous active layers with an intrinsic semiconductor layer attached to same | |
| JPH1032337A (en) | Thin-film transistor and semiconductor integrated circuit and liquid crystal display using the transmitter and manufacture of thin-film transistor | |
| US5652158A (en) | Method for making thin film transistors for a liquid crystal display | |
| JP2572379B2 (en) | Method for manufacturing thin film transistor | |
| JPS58170065A (en) | Manufacture of thin film field effect transistor | |
| JPH08330593A (en) | Manufacture of thin film transistor | |
| US4449284A (en) | Method of manufacturing an integrated circuit device having vertical field effect transistors | |
| JPH0332231B2 (en) | ||
| JPH0239541A (en) | Semiconductor device | |
| JPH0521798A (en) | Thin-film transistor | |
| JPH05232506A (en) | Liquid crystal display device | |
| JP3788021B2 (en) | Thin film transistor and manufacturing method thereof | |
| JPH0695155A (en) | Semiconductor device and its production | |
| JPH09307115A (en) | Thin film transistor | |
| JP2910722B2 (en) | Semiconductor device | |
| US6500721B1 (en) | Bipolar thin-film transistors and method for forming | |
| JPH06275830A (en) | Accumulation-type polycrystalline silicon thin-film transistor | |
| JP3788022B2 (en) | Thin film transistor and manufacturing method thereof | |
| JP2805830B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040712 |