JPH10309073A - Power converter and its manufacture - Google Patents

Power converter and its manufacture

Info

Publication number
JPH10309073A
JPH10309073A JP10054711A JP5471198A JPH10309073A JP H10309073 A JPH10309073 A JP H10309073A JP 10054711 A JP10054711 A JP 10054711A JP 5471198 A JP5471198 A JP 5471198A JP H10309073 A JPH10309073 A JP H10309073A
Authority
JP
Japan
Prior art keywords
conductor
power converter
semiconductor switching
switching element
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10054711A
Other languages
Japanese (ja)
Other versions
JP3750338B2 (en
Inventor
Shuichi Sekiguchi
周一 関口
Kenichi Onda
謙一 恩田
Masahiro Tobiyo
飛世  正博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP05471198A priority Critical patent/JP3750338B2/en
Publication of JPH10309073A publication Critical patent/JPH10309073A/en
Application granted granted Critical
Publication of JP3750338B2 publication Critical patent/JP3750338B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce the inductance existing in a wiring conductor, in a power converter using a semiconductor switching element. SOLUTION: This power converter is equipped with a first conductor 1 and a second conductor 2 to connect circuit constituent parts, and the second conductor 2 is arranged closely at a certain distance at one part or the whole section of the first conductor 1 by a spacer, so that the section which lies at one part at least upon the plane of projection in the direction of thickness of the first conductor 1 and the section which does not lie upon it may be made, and further one point at least of the second conductor 2 is electrically connected to the first conductor 1 by a conductive screw 5. Hereby, a power converter where the wiring inductance of the first conductor 1 is reduced to lighten the surge voltage at turn off of a semiconductor switching element and also the loss is low, by generating an induced current in the second conductor 2 and negating the magnetic flux of the first conductor 1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体スイッチング
素子を用いてなる電力変換器に関するものであり、特に
電力変換器回路内の配線インダクタンスを低減する配線
の構造に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power converter using a semiconductor switching element, and more particularly to a wiring structure for reducing wiring inductance in a power converter circuit.

【0002】[0002]

【従来の技術】従来の電力変換器では、例えば特開平3
−289346 号公報に示されるように、コンデンサ端子部
などの入出力電流、つまり絶対値が同一で逆向きに流れ
る電流に対して配線導体を近接することで、配線インダ
クタンスを低減していた。図26はこの様子を示したも
のである。コンデンサのプラス側端子とマイナス側端子
における各々の配線導体を近接して配置することによ
り、各々の配線導体間に逆向きの電流を流し、互いの磁
束を打ち消す作用を利用したものである。
2. Description of the Related Art In a conventional power converter, for example,
As shown in JP-289346A, the wiring inductance is reduced by bringing the wiring conductor close to the input / output current of the capacitor terminal and the like, that is, the current having the same absolute value and flowing in the opposite direction. FIG. 26 shows this state. By arranging the respective wiring conductors at the plus side terminal and the minus side terminal of the capacitor close to each other, a current flows in the opposite direction between the respective wiring conductors, and the effect of canceling out the mutual magnetic flux is used.

【0003】[0003]

【発明が解決しようとする課題】上記のような電力変換
器においては、配線導体の近傍に絶対値が同一で逆向き
に流れる電流が必要不可欠であり、さらにこれらを確保
できた場合でも、インダクタンスの低減効果を高めるた
めに互いの配線導体間距離を短くしなければならない。
しかしながら、以下に述べるような理由により電流向き
が単一方向となる場合が大多数を占めている。例えば、
市場に出始めた6インチGTO(Gate Turn−Off)サイリ
スタ(以下GTOと略す)は電気定格が6kV,6kA
以上となる。このため、従来の4インチGTOなどより
も大きな絶縁距離を必要とする。また、変換器の大容量
化に伴いコンデンサにも高耐圧化が要求されており、コ
ンデンサの容積については定格電圧のほぼ2乗に比例す
るため大型化している。したがって、部品間の距離は必
然的に長くなってしまう。さらに、回路構成部品の大型
化により配線実装領域への制約も大きくなっている。以
上より、大容量変換器においては、部分的には絶対値が
同一で逆向きの電流が得られるものの、絶縁距離が増大
するため、配線インダクタンスの低減効果が減少する。
また、各部品間を接続する配線導体の近傍には絶対値が
同一で逆向きの電流が存在しない場合がほとんどであ
る。このため、実際の電力変換器では次のような配線イ
ンダクタンスに伴う問題点がある。
In the power converter as described above, a current having the same absolute value and flowing in the opposite direction is indispensable in the vicinity of the wiring conductor. In order to enhance the effect of reducing the number of wires, the distance between the wiring conductors must be reduced.
However, the majority of cases have a single current direction for the following reasons. For example,
The 6-inch GTO (Gate Turn-Off) thyristor (hereinafter abbreviated as GTO) that has begun to appear on the market has an electrical rating of 6 kV and 6 kA.
That is all. For this reason, an insulation distance larger than that of a conventional 4-inch GTO or the like is required. Also, with the increase in the capacity of the converter, a capacitor is required to have a higher withstand voltage, and the capacity of the capacitor is increased in proportion to approximately the square of the rated voltage. Therefore, the distance between the components is inevitably increased. In addition, due to the increase in the size of circuit components, restrictions on the wiring mounting area have also increased. As described above, in the large-capacity converter, although the absolute value is partially the same and a current in the opposite direction is obtained, the effect of reducing the wiring inductance decreases because the insulation distance increases.
Also, in most cases, there is no current in the opposite direction near the wiring conductor connecting the components. For this reason, there is a problem associated with the following wiring inductance in an actual power converter.

【0004】図22は電力変換器の一構成例であり、交
流電源101の交流電圧を直流電圧に変換するコンバー
タ102と、コンバータ102の出力電圧を平滑化する
平滑コンデンサ103と、直流電圧を交流電圧に変換す
るインバータ104と、インバータ104の出力する交
流電圧により駆動される交流電動機105により構成さ
れている。平滑コンデンサ103には前述の図26の配
線導体を適用できるが、インバータ部やコンバータ部に
は適用しにくく、配線インダクタンスに伴う過電圧等の
問題が起きる。ここでは、中性点クランプ方式を代表例
として示したが、半導体スイッチング素子により構成す
るコンバータあるいはインバータであれば、いかなる電
力変換器でも同様に配線インダクタンスに伴う問題は生
じる。また、コンバータ102およびインバータ104
に使用する半導体スイッチング素子は、どのような素子
でも同様である。
FIG. 22 shows an example of the configuration of a power converter. A converter 102 converts an AC voltage of an AC power supply 101 into a DC voltage, a smoothing capacitor 103 for smoothing an output voltage of the converter 102, and The inverter 104 includes an inverter 104 that converts the voltage into a voltage, and an AC motor 105 driven by an AC voltage output from the inverter 104. Although the above-described wiring conductor of FIG. 26 can be applied to the smoothing capacitor 103, it is difficult to apply the wiring conductor to the inverter section and the converter section, and a problem such as an overvoltage accompanying the wiring inductance occurs. Here, the neutral point clamping method is shown as a representative example, but any power converter, if it is a converter or an inverter constituted by semiconductor switching elements, similarly has a problem associated with wiring inductance. The converter 102 and the inverter 104
The same applies to any semiconductor switching element used for the above.

【0005】図23(1)は、自己消弧型半導体素子を
用いた従来のコンバータ回路あるいはインバータ回路の
一部分を示した図である。便宜上GTOを用いた回路を
示すが、GTOをIGBTに置き換えた回路が図22に
おけるIGBTを含むそのIGBT周辺の回路に対応す
る。図23(2)は、自己消弧型半導体素子の電流遮断
時におけるアノードカソード間電圧VAKアノードカソー
ド間電流IAKの波形である。ここでは自己消弧型半導体
素子として、便宜上GTO31を用いている。図23
(1)に示す回路において、GTO31がターンオフす
る際の動作について説明する。GTO31がON状態で
通電していた電流は、GTO31がターンオフ動作に入
りOFF状態に遷移する過程でスナバダイオード32,
スナバコンデンサ33などで構成されるスナバ回路にバ
イパスされる。このとき、バイパスされた電流によりス
ナバコンデンサ33に充電電圧VCSが発生する。ターン
オフ直後のスナバ回路に流れ込む電流変化率di/dt
はGTO31の電流下降率dIAK/dtと同じである。
さらにスナバ回路とGTO31を接続する配線中の配線
インダクタンスやスナバコンデンサ33の内部インダク
タンスなどの総和である寄生インダクタンス34におい
て、そのインダクタンスとIAKの電流変化率di/dt
との積で決まる電圧VLSが発生する。さらに、スナバダ
イオード32において電流変化率di/dtによる電圧
DSを発生する。したがって、GTO31には、スナバコン
デンサ33の充電電圧VCSとスナバ回路中の寄生インダ
クタンス34の誘起電圧VLSとスナバダイオード32の
過渡電圧VDSとの和として、スパイク状の電圧VDSP
印加される。このVDSPが大きくなるとGTO31が破
壊に至ることもあり、GTO31は安全動作領域内で使
用する必要がある。このため、寄生インダクタンス34
が大きい場合には、遮断電流を低減しなければならない
など、素子利用率が低下するという問題もある。したが
って、スナバ回路内の寄生インダクタンス34は小さく
抑制しなければならない。
FIG. 23A is a diagram showing a part of a conventional converter circuit or inverter circuit using a self-extinguishing type semiconductor element. Although a circuit using GTO is shown for convenience, a circuit in which GTO is replaced with IGBT corresponds to the IGBT peripheral circuit including the IGBT in FIG. FIG. 23 (2) shows the waveform of the anode-cathode voltage V AK and the anode-cathode current I AK when the current of the self-extinguishing semiconductor device is cut off. Here, GTO31 is used as a self-extinguishing type semiconductor element for convenience. FIG.
An operation when the GTO 31 is turned off in the circuit shown in (1) will be described. The current that has been conducting while the GTO 31 is in the ON state is changed to the snubber diode 32 during the process in which the GTO 31 enters the turn-off operation and transitions to the OFF state.
It is bypassed to a snubber circuit composed of a snubber capacitor 33 and the like. At this time, the charging voltage V CS is generated in the snubber capacitor 33 by the bypassed current. Current change rate di / dt flowing into snubber circuit immediately after turn-off
Is the same as the current falling rate dI AK / dt of the GTO 31.
Further snubber circuit and the parasitic inductances 34 internal inductance is the sum of such wiring inductance and the snubber capacitor 33 in the wiring that connects the GTO31, inductance current change rate of the I AK di / dt
And a voltage VLS determined by the product of Furthermore, to generate a voltage V DS due to the current change rate di / dt in the snubber diode 32. Therefore, the spike voltage V DSP is applied to the GTO 31 as the sum of the charging voltage V CS of the snubber capacitor 33, the induced voltage V LS of the parasitic inductance 34 in the snubber circuit, and the transient voltage V DS of the snubber diode 32. You. If the V DSP becomes large, the GTO 31 may be destroyed, and the GTO 31 must be used in a safe operation area. Therefore, the parasitic inductance 34
Is large, there is also a problem that the utilization factor of the element is reduced, for example, the breaking current must be reduced. Therefore, the parasitic inductance 34 in the snubber circuit must be kept small.

【0006】さらに、GTO31がターンオフ動作を完
了すれば、上記のdi/dtに伴う電圧は発生しなくな
り、GTO31の両端に印加される電圧VAKはスナバコ
ンデンサ33の充電電圧VCSだけとなる。しかし、スナ
バ回路の寄生インダクタンス34に蓄積されたエネルギ
ーは、スナバコンデンサ33の過剰な充電電圧を発生さ
せ、クランプダイオード38やクランプコンデンサ36
などで構成されるクランプ回路内の寄生インダクタンス
と相まってGTO31に最大電圧VDMを印加することに
なる。つまり、各部の寄生インダクタンスの増加はスパ
イク状電圧VDSP や最大印加電圧VDMの増大を招く。G
TOの最大印加電圧VDMについても素子定格が決まって
おり、これを超えて電流を遮断した場合には素子破壊に
至る。このため、寄生インダクタンス37が大きい場合
にも、遮断電流を低減しなければならないなど、素子利
用率が低下するという問題があった。
Further, when the GTO 31 completes the turn-off operation, the voltage accompanying di / dt does not occur, and the voltage V AK applied to both ends of the GTO 31 is only the charging voltage V CS of the snubber capacitor 33. However, the energy stored in the parasitic inductance 34 of the snubber circuit generates an excessive charging voltage of the snubber capacitor 33, and the clamp diode 38 and the clamp capacitor 36
Thereby applying a maximum voltage V DM parasitic inductance coupled with GTO31 in composed clamp circuit and the like. In other words, an increase in the respective portions of the parasitic inductance causes an increase in spike voltage V DSP and the maximum applied voltage V DM. G
The element rating is also determined for the maximum applied voltage VDM of TO, and if the current is cut off beyond this, the element will be destroyed. For this reason, even when the parasitic inductance 37 is large, there has been a problem that the element utilization rate decreases, for example, the breaking current must be reduced.

【0007】本発明は、上記のような問題点を解決する
ためになされたもので、自己消弧型半導体素子の定格が
大きく、その保護回路として機能するスナバ回路やクラ
ンプ回路が大型化した場合でも、スナバ回路やクランプ
回路など回路内の寄生インダクタンスを低減できる電力
変換器を得ることが目的としている。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and the self-extinguishing type semiconductor element has a large rating, and a snubber circuit or a clamp circuit functioning as a protection circuit for the semiconductor element is enlarged. However, an object is to obtain a power converter that can reduce parasitic inductance in a circuit such as a snubber circuit and a clamp circuit.

【0008】[0008]

【課題を解決するための手段】上記目的は次の各手段に
よって達成される。第1の手段は、配線用である第1の
導体の近傍に、第1の導体とは独立で、なお且つ第1の
導体の電流変化に応じて誘導電流を生じる第2の導体を
配置するものである。
The above object is achieved by the following means. The first means arranges, near the first conductor for wiring, a second conductor which is independent of the first conductor and generates an induced current in response to a change in current of the first conductor. Things.

【0009】第2の手段は、配線用の第1の導体の近傍
に、第1の導体とは独立で、なお且つ第1の導体の電流
変化に応じて誘導電流を生じる第2の導体を配置し、第
1の導体と第2の導体を少なくとも一点で電気的に接続
するものである。
The second means includes a second conductor which is independent of the first conductor and generates an induced current in response to a change in the current of the first conductor, near the first conductor for wiring. And electrically connecting the first conductor and the second conductor at at least one point.

【0010】第3の手段は、配線用の第1の導体の近傍
に、第1の導体とは独立な第2の導体を配置し、第1の
導体と第2の導体を少なくとも一点で電気的に接続する
ものである。
The third means is to arrange a second conductor independent of the first conductor near the first conductor for wiring, and to connect the first conductor and the second conductor at least at one point. It is a thing to connect.

【0011】第4の手段は、幅広な配線用の第1の導体
の板厚方向に対する投影面と少なくとも一部で重なり且
つ一部で重ならない部分ができるように、第1の導体と
は独立な第2の導体を第1の導体に近接して配置し、な
お且つ第2の導体上の少なくとも一点を近接している第
1の導体と電気的に接続したものである。
[0011] The fourth means is independent of the first conductor for wide wiring so that at least a part and a part not overlapping the projection surface in the thickness direction of the first conductor for wide wiring are formed. A second conductor is disposed close to the first conductor, and at least one point on the second conductor is electrically connected to the adjacent first conductor.

【0012】第5の手段は、幅広な配線用の第1の導体
と同一幅の第2の導体を、第1の導体の板厚方向に対す
る投影面と重なる部分が全幅の10〜60%の範囲とな
るように第1の導体と近接して平行に配置し、なお且つ
第2の導体上の少なくとも一点を近接している第1の導
体と電気的に接続したものである。
The fifth means is that the second conductor having the same width as the first conductor for the wide wiring is formed such that the portion overlapping the projection surface of the first conductor in the thickness direction is 10 to 60% of the entire width. The first conductor is disposed in parallel with the first conductor so as to be in a range, and at least one point on the second conductor is electrically connected to the first conductor adjacent to the first conductor.

【0013】第6の手段は、往復電流による磁束を互い
に打ち消すように幅広面を向き合わせた2枚の幅広な配
線用の第1の導体に対し、第1の導体の板厚方向に対す
る投影面と少なくとも一部で重なり且つ一部で重ならな
い部分ができるように第2の導体を第1の導体に近接し
て配置し、なお且つ第2の導体上の少なくとも一点を近
接している第1の導体と電気的に接続したものである。
The sixth means is a projection means for projecting the first conductor in the thickness direction of the first conductor for two wide wirings whose wide faces face each other so as to cancel the magnetic flux due to the reciprocating current. A second conductor is disposed in close proximity to the first conductor such that at least a portion of the second conductor overlaps and a portion of the first conductor does not overlap, and at least one point on the second conductor is in proximity to the first conductor. Are electrically connected to the conductors.

【0014】第7の手段は、半導体スイッチング素子が
ターンオンあるいはターンオフする際に、電流が増減す
る幅広な配線用の第1の導体の板厚方向に対する投影面
と少なくとも一部で重なり且つ一部で重ならない部分が
できるように第1の導体とは独立な第2の導体を第1の
導体に近接して配置し、なお且つ第2の導体上の少なく
とも一点を近接している第1の導体と電気的に接続した
ものである。
According to a seventh aspect, when the semiconductor switching element is turned on or turned off, at least a portion of the first conductor for wide wiring, which increases or decreases the current, overlaps with and is partially overlapped with the projection surface in the plate thickness direction. A first conductor, which is arranged close to the first conductor and is independent of the first conductor so as to have a non-overlapping portion, and at least one point on the second conductor which is close to the first conductor; It is electrically connected to.

【0015】上記各手段によれば、第1の導体の主電流
の変化によって第2の導体に主電流とは逆向きの誘導電
流が生じる。このため、第1の導体のインダクタンスが
低減される。
According to each of the above means, an induced current in the second conductor is generated in a direction opposite to the main current due to a change in the main current of the first conductor. For this reason, the inductance of the first conductor is reduced.

【0016】他の具体的手段については、以下の記述よ
り明らかになるであろう。
Other specific means will be apparent from the following description.

【0017】[0017]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施例1 図1は本発明による第1の実施例である電力変換器にお
ける幅広配線導体を示したものである。回路構成部品を
接続し回路電流が流れる第1の導体1と、第1の導体1
とは独立で回路電流は流れない第2の導体2とで構成さ
れている。第1の導体1より幅広の第2の導体2を、第
1の導体1の板厚方向からの投影面が第2の導体2に含
まれるように、第1の導体1から一定距離をおいて平行
に配置している。また、第2の導体2は回路中の構成部
品接続導体とは別に設けた導体であり、この場合、電位
を固定するために導電性ネジ5により一点で第1の導体
1と接続している。これにより導体間のコロナ放電を防
止できる。なお、リング状のスペーサ7は、第1の導体
1と第2の導体2を一定距離だけ離すために設けてい
る。このスペーサ7は導体,絶縁体のいずれでもよい。
ここで、幅広な導体とは厚さの寸法よりも幅の寸法が大
きな導体と定義する。なお、導体1においては、自己イ
ンダクタンス低減のために、幅を厚さの2倍以上にする
ことが好ましい。
Embodiment 1 FIG. 1 shows a wide wiring conductor in a power converter according to a first embodiment of the present invention. A first conductor 1 for connecting circuit components and through which a circuit current flows, and a first conductor 1
And the second conductor 2 through which the circuit current does not flow. The second conductor 2 wider than the first conductor 1 is placed at a certain distance from the first conductor 1 so that the projection surface of the first conductor 1 from the thickness direction is included in the second conductor 2. And are arranged in parallel. The second conductor 2 is a conductor provided separately from the component connection conductor in the circuit. In this case, the second conductor 2 is connected to the first conductor 1 at one point by a conductive screw 5 to fix the potential. . This can prevent corona discharge between the conductors. Note that the ring-shaped spacer 7 is provided to keep the first conductor 1 and the second conductor 2 apart by a certain distance. This spacer 7 may be either a conductor or an insulator.
Here, a wide conductor is defined as a conductor whose width dimension is larger than its thickness dimension. It is preferable that the width of the conductor 1 be twice or more the thickness in order to reduce the self-inductance.

【0018】第1の導体1の自己インダクタンスをLs
1とし、第1の導体1と第2の導体2の間の相互インダ
クタンスをMとすると、第2の導体2を配置したときの
第1の導体1のインダクタンスLは、次式のようにな
る。
The self-inductance of the first conductor 1 is represented by Ls
Assuming that the mutual inductance between the first conductor 1 and the second conductor 2 is M, the inductance L of the first conductor 1 when the second conductor 2 is arranged is as follows: .

【0019】[0019]

【数5】 L=Ls1+M …(数3)
この式より相互インダクタンスMの符号がマイナス且つ
Mの絶対値が大きいほど第1の導体1のインダクタンス
Lは低減できることがわかる。
L = Ls1 + M (Equation 3)
From this equation, it can be seen that the inductance L of the first conductor 1 can be reduced as the sign of the mutual inductance M is minus and the absolute value of M is larger.

【0020】次に、第1の導体1に回路電流を通電した
ときの動作を説明する。第1の導体1の電流向きを図中
に示す矢印の向き(I1)とすると、第2の導体2に
は、第1の導体1の直下で第1の導体1の電流と逆向き
に、また、第1の導体1と遠く離れた部分では第1の導
体1と同一方向の電流が流れる。これは、電磁誘導と呼
ばれる現象で説明できる。つまり、第1の導体1の電流
により生じた磁束を打ち消そうとして、第1の導体1の
直下では第2の導体2に第1の導体1とは逆向きの電流
が生じている。電気的に導電性ネジ5の接続部以外の部
分と接続を持たない第2の導体2においては、誘導され
た電流が一巡ループを描いて出発点に戻る必要がある
が、第1の導体1の磁束を避けるように第1の導体1か
ら遠く離れた部分を流れてから戻っている(I2)。こ
の第2の導体2に生じる第1の導体1と同一方向の電流
は第1の導体1の磁束を増す効果がある。このことか
ら、第1の導体1の磁束を低減するためには、第1の導
体1と第2の導体2の電磁気的結合度を大きくし、さら
に第2の導体2の幅を広げることで第1の導体1の磁束
を増す効果を弱めることが必要となる。言い換えれば、
第2の導体2に誘導される逆向きの電流による効果が大
きく、同一方向の電流による効果が小さいことが、数3
におけるMの符号をマイナスとし、絶対値を大きくする
ことである。
Next, the operation when a circuit current is applied to the first conductor 1 will be described. Assuming that the current direction of the first conductor 1 is the direction of the arrow (I1) shown in the figure, the second conductor 2 has a direction directly below the first conductor 1 and opposite to the current of the first conductor 1. Further, a current flows in a portion far away from the first conductor 1 in the same direction as that of the first conductor 1. This can be explained by a phenomenon called electromagnetic induction. That is, in order to cancel the magnetic flux generated by the current of the first conductor 1, a current having a direction opposite to that of the first conductor 1 is generated in the second conductor 2 immediately below the first conductor 1. In the second conductor 2 which has no connection with a portion other than the connection portion of the electrically conductive screw 5, the induced current needs to return to the starting point in a circular loop. (I2) after flowing in a portion far away from the first conductor 1 so as to avoid the magnetic flux of (I2). The current generated in the second conductor 2 in the same direction as that of the first conductor 1 has an effect of increasing the magnetic flux of the first conductor 1. Therefore, in order to reduce the magnetic flux of the first conductor 1, the electromagnetic coupling between the first conductor 1 and the second conductor 2 is increased, and the width of the second conductor 2 is further increased. It is necessary to weaken the effect of increasing the magnetic flux of the first conductor 1. In other words,
The fact that the effect of the reverse current induced in the second conductor 2 is large and the effect of the current in the same direction is small is
Is to make the sign of M negative, and to increase the absolute value.

【0021】これら導体間の距離と配線インダクタンス
の関係について、図2に示すモデルにより三次元解析し
た検証結果を図3に示す。図2のモデルでは第1の導体
1と第2の導体2を一定距離d、且つ幅方向の中心線を
揃えて配置している。図3は第1の導体1と第2の導体
2の間隔dと第2の導体2の幅による第1の導体1のイ
ンダクタンスLの関係を示したものである。この結果
は、第2の導体2の幅が第1の導体1と同一では第2の
導体なしの場合とインダクタンスの値が同じであれ、イ
ンダクタンスの低減効果がないこと、第2の導体2の幅
を第1の導体1の幅以上に広げれば広げるほどインダク
タンスの低減効果が大きくなること、さらに、第1の導
体1と第2の導体2の距離を短くするほどインダクタン
スの低減効果が大きいことを示している。これは、前述
した第1の導体1と第2の導体2の距離を短くすること
で両導体間の結合度を大きくし、第2の導体2の幅を広
げることで第1の導体1の磁束を増す効果を弱めること
に他ならない。図2のモデルでは一例として配線導体1
の幅を75mm,厚さを6mmとしたが、幅広導体であれ
ば図3とほぼ同等のインダクタンス低減効果がある。第
1の導体と第2の導体間の距離は3mm以下の領域でほぼ
飽和していることから、第1の導体1と第2の導体2の
距離は3mm以下とすればよい。但し、このとき距離を0
mmとした場合には、第1の導体1と第2の導体2が接触
してしまい第2の導体2の効果がなくなるため、薄い絶
縁性シートを挾むなどにより、距離を確保することが必
要である。なお、図2では第2の導体2と第1の導体1
とを接続していないが、両者を一点で接続した場合の特
性は図3の結果と同一である。接続方法としては導電性
ネジで固定したり、溶接,半田付けなども考えられる。
いずれにしても電気的に接続されていればよい。また、
第1の導体1の長さ方向の両端を第2の導体2と接続す
る場合のように両導体が複数個所で接続されると、第2
の導体2は第1の導体1の電流バイパスとなるため、接
続個所間では本発明による効果は十分発揮されない。し
かし、接続個所間では、第1の導体及び第2の導体のそ
れぞれの配線インダクタンスが並行接続されるので、自
己インダクタンスをある程度は低減できる。従って、第
1の導体と第2の導体において、部分的に複数個所で電
気的に接続されていてもよい。すなわち第2の導体にお
いて、部分的に回路電流が流れていてもよい。
FIG. 3 shows the results of three-dimensional analysis of the relationship between the distance between these conductors and the wiring inductance using the model shown in FIG. In the model of FIG. 2, the first conductor 1 and the second conductor 2 are arranged at a fixed distance d and the center line in the width direction is aligned. FIG. 3 shows the relationship between the distance d between the first conductor 1 and the second conductor 2 and the inductance L of the first conductor 1 depending on the width of the second conductor 2. This result shows that if the width of the second conductor 2 is the same as that of the first conductor 1 and the value of the inductance is the same as in the case where the second conductor is not provided, there is no effect of reducing the inductance. If the width is increased beyond the width of the first conductor 1, the effect of reducing the inductance increases as the width increases, and the effect of reducing the inductance decreases as the distance between the first conductor 1 and the second conductor 2 decreases. Is shown. This is because the coupling between the first conductor 1 and the second conductor 2 is increased by shortening the distance between the first conductor 1 and the second conductor 2, and the width of the second conductor 2 is increased by increasing the width of the second conductor 2. It is nothing less than weakening the effect of increasing the magnetic flux. In the model of FIG.
Is 75 mm in width and 6 mm in thickness. However, if the conductor is a wide conductor, the inductance reduction effect is almost the same as that in FIG. Since the distance between the first conductor and the second conductor is substantially saturated in a region of 3 mm or less, the distance between the first conductor 1 and the second conductor 2 may be 3 mm or less. However, at this time, the distance is set to 0
In the case of mm, the first conductor 1 and the second conductor 2 come into contact with each other and the effect of the second conductor 2 is lost, so that the distance can be secured by sandwiching a thin insulating sheet. is necessary. In FIG. 2, the second conductor 2 and the first conductor 1
Are not connected, but the characteristics when both are connected at one point are the same as the results in FIG. As a connection method, fixing with a conductive screw, welding, soldering, or the like can be considered.
In any case, it is only necessary to be electrically connected. Also,
When both ends of the first conductor 1 are connected at a plurality of places as in the case where both ends in the longitudinal direction are connected to the second conductor 2, the second conductor
Since the conductor 2 serves as a current bypass for the first conductor 1, the effect of the present invention is not sufficiently exhibited between the connection points. However, since the wiring inductances of the first conductor and the second conductor are connected in parallel between the connection points, the self-inductance can be reduced to some extent. Therefore, the first conductor and the second conductor may be partially electrically connected at a plurality of locations. That is, a circuit current may partially flow in the second conductor.

【0022】なお本実施例の電力変換器の全体構成とし
ては、図22の構成が有る。この点、以下の各実施例に
ついても同様である。
FIG. 22 shows the overall configuration of the power converter of this embodiment. In this regard, the same applies to the following embodiments.

【0023】実施例2 図4は本発明による第2の実施例である電力変換器にお
ける幅広配線導体を示す。第1の導体1と同一幅の第2
の導体2を第1の導体1の板厚方向に対する投影面で重
なる部分ができるように幅方向に平行移動し、さらに一
定距離において配置したものである。また、導電性ネジ
5により第1の導体1と第2の導体2を一点で接続し、
両者の間隔を保持するためにスペーサ7を設けている。
図4において図1と異なる点は、第2の導体2の幅であ
り、具体的には、図1では第1の導体1より幅広の第2
の導体2を配置しており、第1の導体1の板厚方向に対
する投影面が全て第2の導体2に重なるのに対し、図4
では第1の導体1と第2の導体2は同一幅で、第1の導
体1の投影面が第2の導体2の一部で重なるとともに、
重ならない部分をも有している。
Embodiment 2 FIG. 4 shows a wide wiring conductor in a power converter according to a second embodiment of the present invention. A second conductor having the same width as the first conductor 1
Are moved in parallel in the width direction so as to form an overlapping portion on the projection plane of the first conductor 1 in the plate thickness direction, and are further arranged at a fixed distance. Also, the first conductor 1 and the second conductor 2 are connected at one point by the conductive screw 5,
A spacer 7 is provided to maintain the interval between the two.
4 differs from FIG. 1 in the width of the second conductor 2. Specifically, in FIG. 1, the second conductor 2 is wider than the first conductor 1 in FIG.
FIG. 4 shows that the projection surface of the first conductor 1 in the plate thickness direction all overlaps with the second conductor 2.
Then, the first conductor 1 and the second conductor 2 have the same width, and the projection surface of the first conductor 1 overlaps with a part of the second conductor 2.
It also has non-overlapping parts.

【0024】第1の導体1に電流を通電したときの動作
は図1で示したものと同様であり、第2の導体2におい
て第1の導体1の板厚方向に対する投影面が重なる部分
では第1の導体1とは逆向きの電流が、また重ならない
部分では同一方向の電流が誘導される。
The operation when a current is applied to the first conductor 1 is the same as that shown in FIG. 1, and in the second conductor 2 where the projection surface of the first conductor 1 in the thickness direction overlaps. A current in a direction opposite to that of the first conductor 1 is induced, and a current in the same direction is induced in a portion not overlapping.

【0025】図6は、図5のモデルにおいて、第2の導
体2における第1の導体1の板厚方向に対する投影面と
重なる部分の割合を変化させたときの、第1の導体1に
おけるインダクタンスを示したものである。この結果
は、a=0、すなわち第1の導体1の板厚方向に対する
投影面が第2の導体2と完全に重なる場合は第1の導体
1のインダクタンス低減効果は全くない(図3におい
て、導体2ないしかつW=75mmの場合を参照)。aの
値を増加させていくと、つまり幅方向に第2の導体2を
平行移動していくと、第1の導体1のインダクタンス低
減効果が徐々に強まり、ある点で最大となる。さらにa
を増加させ第1の導体1と同一幅、すなわち第1の導体
1の板厚方向に対する投影面が第2の導体2と全く重な
らない状態になるまでの間、第1の導体1のインダクタ
ンス低減効果が弱まっていく。言い換えると、第1の導
体1と同一幅の第2の導体2を、第1の導体1の板厚方
向に対する投影面で第2の導体2と10%〜60%の範
囲で重なるように近接して平行配置したときに、第1の
導体1のインダクタンス低減効果は大きくなる。図5の
モデルでは一例として第1の導体の幅を75mm,厚さを
6mmとしたが、幅広導体であれば図6とほぼ同等のイン
ダクタンス低減効果がある。
FIG. 6 shows the inductance of the first conductor 1 when the ratio of the portion of the second conductor 2 overlapping the projection surface in the thickness direction of the first conductor 1 in the model of FIG. 5 is changed. It is shown. This result indicates that when a = 0, that is, when the projection surface of the first conductor 1 in the thickness direction completely overlaps the second conductor 2, there is no effect of reducing the inductance of the first conductor 1 (in FIG. 3, Conductor 2 or W = 75 mm). When the value of a is increased, that is, when the second conductor 2 is moved in parallel in the width direction, the effect of reducing the inductance of the first conductor 1 gradually increases, and reaches a maximum at a certain point. And a
And the inductance of the first conductor 1 is reduced until the projection width of the first conductor 1 with respect to the plate thickness direction does not overlap the second conductor 2 at all. The effect weakens. In other words, the second conductor 2 having the same width as the first conductor 1 is brought into close proximity to the second conductor 2 in a range of 10% to 60% on the plane of projection of the first conductor 1 in the thickness direction. When they are arranged in parallel with each other, the effect of reducing the inductance of the first conductor 1 is increased. In the model shown in FIG. 5, the width of the first conductor is set to 75 mm and the thickness is set to 6 mm as an example.

【0026】なお、図5のモデルにおいても第1の導体
1と第2の導体2の電気的な接続関係を省略している
が、電気的な接続部がある場合ではインダクタンス低減
効果があることは前述したとおりである。
Although the electrical connection relationship between the first conductor 1 and the second conductor 2 is also omitted in the model of FIG. 5, when there is an electrical connection portion, the effect of reducing inductance can be obtained. Is as described above.

【0027】実施例3 図7は本発明による第3の実施例である電力変換器にお
ける幅広配線導体の構造を示したものである。第1の導
体1と第2の導体2を一定距離をおいて、さらに第2の
導体2は第1の導体1の板厚方向に対する投影面で重な
る部分と重ならない部分ができるように配置している。
図7において図5と異なる点は第2の導体2の幅であ
り、具体的には、図5では第1の導体1と同一幅の第2
の導体2を配置しているのに対し、図7では第2の導体
2の幅は任意の幅としている。第2の導体2は第1の導
体1の板厚方向に対する投影面で重なる部分と重ならな
い部分ができるように配置している点については図5と
共通であり、重なる部分の幅をb、また重ならない部分
の幅をaとしている。
Third Embodiment FIG. 7 shows a structure of a wide wiring conductor in a power converter according to a third embodiment of the present invention. The first conductor 1 and the second conductor 2 are arranged at a fixed distance, and the second conductor 2 is arranged so that there is a portion that does not overlap with a portion that overlaps the projection surface of the first conductor 1 in the thickness direction. ing.
7 differs from FIG. 5 in the width of the second conductor 2. Specifically, in FIG. 5, the second conductor 2 has the same width as the first conductor 1 in FIG.
In FIG. 7, the width of the second conductor 2 is arbitrary. The second conductor 2 is the same as that of FIG. 5 in that the second conductor 2 is arranged so as to have an overlapping portion and a non-overlapping portion on the projection plane of the first conductor 1 in the plate thickness direction. Also, the width of the non-overlapping portion is represented by a.

【0028】図7のモデルを用いて三次元解析した結果
を図8に示す。図8は図7におけるaとbを変化させた
ときの第1の導体1におけるインダクタンスを示したも
のである。この結果より、aは大きくした場合、すなわ
ち第1の導体1の板厚方向に対する投影面で第2の導体
2と重ならない部分を大きくすることでインダクタンス
低減効果が大きくなること、また、bについては全幅の
約半分、すなわち第1の導体1の板厚方向に対する投影
面で第2の導体2と重なる部分を第1の導体1の半分程
度まで広げればインダクタンス低減効果が十分得られる
ことがわかる。また、図より低減効果が現れるのは、第
1の導体1の幅に対して10%以上重なるように第2の
導体2を配置した時点と考えられる。さらに、第1の導
体1と第2の導体2とで重ならない部分の幅が、第1の
導体1における幅の1/2以上となるように配置しても
低減効果が現れると考えられる。したがって、インダク
タンスを低減するためには、第1の導体1の幅に対して
10%以上重なるように第2の導体2を配置するか、ま
たは、第1の導体1と第2の導体2とで重ならない部分
の幅が、第1の導体1における幅の1/2以上となるよ
うに配置するか、あるいはこれらを組み合わせてもよ
い。
FIG. 8 shows the result of three-dimensional analysis using the model of FIG. FIG. 8 shows the inductance of the first conductor 1 when a and b in FIG. 7 are changed. From this result, when a is increased, that is, by increasing the portion of the first conductor 1 that does not overlap the second conductor 2 on the projection plane in the thickness direction of the first conductor 1, the effect of reducing inductance is increased. It can be understood that the inductance reduction effect can be sufficiently obtained by widening the portion overlapping with the second conductor 2 on the projection plane in the thickness direction of the first conductor 1 to about half of the first conductor 1. . Further, it can be considered that the reduction effect appears from the figure when the second conductor 2 is arranged so as to overlap the width of the first conductor 1 by 10% or more. Furthermore, even if the width of the portion where the first conductor 1 and the second conductor 2 do not overlap each other is set to be equal to or more than の of the width of the first conductor 1, a reduction effect is considered to be exhibited. Therefore, in order to reduce the inductance, the second conductor 2 is arranged so as to overlap the width of the first conductor 1 by 10% or more, or the first conductor 1 and the second conductor 2 are May be arranged so that the width of the portions that do not overlap with each other is equal to or more than 幅 of the width of the first conductor 1, or a combination thereof.

【0029】なお、重なる部分を第1の導体1の半分と
して、第2の導体2を第1の導体1においてその幅を2
分する中心線を軸として対称に第2の導体2をもう1枚
追加した構成が図1と同一となる。したがって、図1の
構成では図7の構成の約2倍のインダクタンス低減効果
を持つことになる。しかし、実装空間の制約などにより
第1の導体1の片側にしか、第2の導体2を広げられな
い場合には、図7に示すような構成が有効である。な
お、図7のモデルにおいても第1の導体1と第2の導体
2の電気的な接続関係を省略しているが、電気的な接続
部がある場合でもインダクタンス低減効果があることは
前述したとおりである。
The width of the second conductor 2 is set to 2 in the first conductor 1 by setting the overlapping portion to half of the first conductor 1.
The configuration in which another second conductor 2 is added symmetrically about the dividing center line is the same as FIG. Therefore, the configuration of FIG. 1 has an inductance reduction effect about twice that of the configuration of FIG. However, in a case where the second conductor 2 can be spread only on one side of the first conductor 1 due to a limitation of a mounting space or the like, the configuration shown in FIG. 7 is effective. Although the electrical connection relationship between the first conductor 1 and the second conductor 2 is also omitted in the model of FIG. 7, it is described above that the effect of reducing inductance is obtained even when there is an electrical connection portion. It is as follows.

【0030】次に第2の導体2の厚さについて説明す
る。図11は第2の導体2の厚さを変化させたときの第
1の導体1のインダクタンスを示している。いずれの場
合も第1の導体1を幅75mm,厚さ6mm,長さ1000
mm、第2の導体2の長さを1000mmとし、(1)のケース
は、図2に示す配置関係で第2の導体2の幅wを150
mm、第1の導体1と第2の導体2の距離dを1mm、
(2)のケースは、図2に示す配置関係で第2の導体2
の幅wを150mm、第1の導体1と第2の導体2の距離
dを0.1mm、(3)のケースでは図5に示す配置関係で
第1の導体1と第2の導体2の距離dを1mm,a=3
7.5mm つまり第1の導体1の板厚方向に対する投影面
と第2の導体2の重なり部分が50%の場合を各々示し
ている。この結果より、いずれの場合も第2の導体2の
厚さが約1mmを境にしてインダクタンス低減効果が変化
しているため、第2の導体2の厚さは1mm以上あれば十
分であることがわかる。第2の導体2を薄くしたとき、
インダクタンス低減効果が弱まるのは、抵抗分が増大す
るためであると考えられる。この解析では第1の導体1
と第2の導体2には銅を使用することを想定している
が、銅よりも抵抗率の低い材料を第2の導体2に使用す
れば第2の導体2の厚さはさらに薄くすることが可能で
ある。
Next, the thickness of the second conductor 2 will be described. FIG. 11 shows the inductance of the first conductor 1 when the thickness of the second conductor 2 is changed. In each case, the first conductor 1 is 75 mm wide, 6 mm thick, and 1000 mm long.
mm, the length of the second conductor 2 is 1000 mm, and in the case (1), the width w of the second conductor 2 is 150 mm in the arrangement shown in FIG.
mm, the distance d between the first conductor 1 and the second conductor 2 is 1 mm,
In the case (2), the second conductor 2
Is 150 mm, the distance d between the first conductor 1 and the second conductor 2 is 0.1 mm, and in the case of (3), the first conductor 1 and the second conductor 2 are arranged as shown in FIG. Distance d is 1 mm, a = 3
7.5 mm, that is, the case where the overlapping portion between the projection surface of the first conductor 1 in the plate thickness direction and the second conductor 2 is 50% is shown. According to these results, in any case, since the inductance reducing effect changes at the boundary of the thickness of the second conductor 2 of about 1 mm, it is sufficient that the thickness of the second conductor 2 is 1 mm or more. I understand. When the second conductor 2 is thinned,
It is considered that the inductance reduction effect is weakened because the resistance increases. In this analysis, the first conductor 1
It is assumed that copper is used for the second conductor 2 and the thickness of the second conductor 2 is further reduced by using a material having a lower resistivity than copper for the second conductor 2. It is possible.

【0031】実施例4 図9は本発明による第4の実施例である電力変換器にお
ける幅広配線導体の構造を示した断面図及び平面図であ
る。第2の導体2は第1の導体1の板厚方向に対する投
影面において重なる部分と重ならない部分ができるよう
に、第1の導体1と一定距離をおいて平行に近接させ、
第1の導体1の中心線S−S′を軸として対称に第2の
導体2を2枚配置している。図9における断面図中の記
号91と92は電流の方向を示している。第1の導体1
の断面図中の記号91は紙面の裏側から表側へ流れるこ
とを、また、第2の導体2の断面図中の記号92は紙面
の表側から裏側へ流れることを示している。つまり、第
2の導体2においては第1の導体1の板厚方向に対する
投影面と重なる領域では第1の導体1と逆向きの電流、
また、重ならない領域でなお且つ第1の導体1と遠く離
れた部分では第1の導体1と同一方向の電流が誘導され
ていることを示している。
Fourth Embodiment FIG. 9 is a sectional view and a plan view showing a structure of a wide wiring conductor in a power converter according to a fourth embodiment of the present invention. The second conductor 2 is brought close to and parallel to the first conductor 1 at a fixed distance so as to form an overlapping portion and a non-overlapping portion on the projection plane of the first conductor 1 in the plate thickness direction,
Two second conductors 2 are arranged symmetrically about the center line SS ′ of the first conductor 1. Symbols 91 and 92 in the cross-sectional view in FIG. 9 indicate the direction of the current. First conductor 1
The symbol 91 in the cross-sectional view of FIG. 7 indicates that the flow from the back side of the paper surface to the front side, and the symbol 92 in the cross-sectional view of the second conductor 2 indicates that the flow is from the front side of the paper surface to the back side. In other words, in the region where the second conductor 2 overlaps the plane of projection of the first conductor 1 in the plate thickness direction, a current in the opposite direction to the first conductor 1
Further, it is shown that a current is induced in the same direction as the first conductor 1 in a region that does not overlap and is far from the first conductor 1.

【0032】図9において図1と異なる点は、第2の導
体2の配置方法である。具体的には、図1では、1枚の
幅広の導体を配置しているのに対し、図9では第2の導
体2を2分割して各々を幅に対して外側方向に平行移動
しており、第1の導体1の板厚方向に対する投影面の中
央部が第2の導体2と重ならないようになっている。こ
の投影面の中央部分が第2の導体2と重ならなくても第
1の導体1における配線インダクタンスの低減効果があ
ることは図6,図8の結果より明らかである。なお、図
9においても第1の導体1と第2の導体2の電気的な接
続関係を省略している。また、図9に示す第2の導体2
は、図10に示すように図1に示した第2の導体2の中
央部にスリットを入れたものと等価であると言える。し
たがって、図1に示す第2の導体2にスリットを入れた
場合でも第1の導体1のインダクタンス低減効果があ
る。さらに、第1の導体1の板厚方向に対する投影面と
重なる部分において、第1の導体1の磁束漏れを上述の
スリットを入れた第2の導体2と同程度にできるなら
ば、第2の導体2をメッシュ状にした場合でも、図9の
場合と同様に第1の導体1に対するインダクタンス低減
効果がある。
FIG. 9 differs from FIG. 1 in the method of arranging the second conductor 2. Specifically, in FIG. 1, one wide conductor is arranged, whereas in FIG. 9, the second conductor 2 is divided into two, and each of the second conductors 2 is moved outward in parallel with respect to the width. In addition, the central portion of the projection surface of the first conductor 1 in the thickness direction does not overlap with the second conductor 2. It is apparent from the results of FIGS. 6 and 8 that the first conductor 1 has an effect of reducing the wiring inductance even if the central portion of the projection surface does not overlap the second conductor 2. In FIG. 9, the electrical connection between the first conductor 1 and the second conductor 2 is omitted. The second conductor 2 shown in FIG.
Can be said to be equivalent to the second conductor 2 shown in FIG. 1 in which a slit is formed at the center of the second conductor 2 as shown in FIG. Therefore, even when a slit is formed in the second conductor 2 shown in FIG. 1, the inductance of the first conductor 1 is reduced. Furthermore, if the magnetic flux leakage of the first conductor 1 can be made substantially equal to that of the second conductor 2 having the above-described slit in a portion overlapping the projection surface of the first conductor 1 in the plate thickness direction, the second conductor 2 Even when the conductor 2 is formed in a mesh shape, there is an effect of reducing the inductance of the first conductor 1 as in the case of FIG.

【0033】次に、周波数とインダクタンス低減の関係
について解析した結果を図12に示す。いずれの場合も
第1の導体1を幅75mm,厚さ6mm,長さ1000mm、
第2の導体2の長さを1000mmとし、(0)のケース
は第2の導体2がない第1の導体1単独、(1)のケース
は図2に示す配置関係で第2の導体2の幅wを150m
m、第1の導体1と第2の導体2の距離dを1mm、
(2)のケースは図2に示す配置関係で第2の導体2の
幅wを150mm、第1の導体1と第2の導体2の距離d
を0.1mm、(3)のケースは図5に示す配置関係で第1
の導体1と第2の導体2の距離dを1mm、a=37.5m
m つまり第1の導体1の板厚方向に対する投影面と第2
の導体2の重なり部分が50%の場合を各々示してい
る。
Next, FIG. 12 shows the result of analyzing the relationship between the frequency and the inductance reduction. In each case, the first conductor 1 is 75 mm wide, 6 mm thick, 1000 mm long,
The length of the second conductor 2 is 1000 mm, the case of (0) is the first conductor 1 alone without the second conductor 2, and the case of (1) is the second conductor 2 in the arrangement shown in FIG. Width w of 150m
m, the distance d between the first conductor 1 and the second conductor 2 is 1 mm,
In the case (2), the width w of the second conductor 2 is set to 150 mm and the distance d between the first conductor 1 and the second conductor 2 in the arrangement shown in FIG.
Is 0.1 mm, and the case of (3) is the first in the arrangement shown in FIG.
Distance d between conductor 1 and second conductor 2 is 1 mm, a = 37.5 m
m In other words, the projection surface of the first conductor 1 in the thickness direction
2 shows a case where the overlapping portion of the conductor 2 is 50%.

【0034】図12の結果より、いずれの場合も500
Hz付近でインダクタンス低減効果が大きく変化してお
り、表皮効果が現れる周波数領域から第2の導体2によ
る第1の導体1のインダクタンス低減効果が現れている
ことがわかる。表皮効果とは電流の周波数が高くなった
ときに、電流が表面に集まろうとして内部の電流は小さ
くなる現象である。このとき、内部の導体は電流の伝導
にはほとんど関与しなくなり、見かけ上断面積が減少
し、抵抗が大きくなる。磁束についても同様のことが言
える。磁束の浸透していく深さ(表皮深さ)δは次式で
表わせる。
From the results shown in FIG. 12, in each case, 500
It can be seen that the inductance reducing effect changes greatly around Hz, and the effect of reducing the inductance of the first conductor 1 by the second conductor 2 appears from the frequency region where the skin effect appears. The skin effect is a phenomenon in which when the frequency of the current increases, the current gathers on the surface and the internal current decreases. At this time, the internal conductor hardly contributes to the conduction of electric current, and the apparent cross-sectional area decreases and the resistance increases. The same is true for magnetic flux. The penetration depth (skin depth) δ of the magnetic flux can be expressed by the following equation.

【0035】[0035]

【数6】 (Equation 6)

【0036】ここで、ωは第1の導体1に通電される電
流の角周波数、σは第1の導体1の導電率、μは第1の
導体1の透磁率である。半導体スイッチング素子を使用
する電力変換器においては、半導体スイッチング素子の
スイッチング時に配線インダクタンスなどにより半導体
素子へのサージ電圧が印加される問題があることは前述
したとおりである。半導体素子のスイッチング周波数は
数10kHz以上と非常に高速であり、通常は表皮効果
が生じる周波数を上回る。したがって、上記の配線構造
は半導体スイッチング時にインダクタンス低減効果を発
揮することがわかる。
Here, ω is the angular frequency of the current flowing through the first conductor 1, σ is the conductivity of the first conductor 1, and μ is the magnetic permeability of the first conductor 1. As described above, in a power converter using a semiconductor switching element, there is a problem that a surge voltage is applied to the semiconductor element due to wiring inductance or the like during switching of the semiconductor switching element. The switching frequency of a semiconductor element is very high, several tens of kHz or more, and usually exceeds the frequency at which the skin effect occurs. Therefore, it can be seen that the above wiring structure exhibits an inductance reducing effect at the time of semiconductor switching.

【0037】なお、図9に示す導体配置においては、2
枚の第2の導体2は対称に配置しているが、第1の導体
1の板厚方向に対する投影面と重なる部分と重ならない
部分が必ずできるように第2の導体2を配置すればイン
ダクタンス低減効果が得られるため、第2の導体2は対
称に配置する必要はなく、2枚の第2の導体2の幅につ
いても同一である必要はない。
In the conductor arrangement shown in FIG.
Although the two second conductors 2 are symmetrically arranged, if the second conductors 2 are arranged so that a portion overlapping the projection surface of the first conductor 1 with respect to the plate thickness direction and a portion not overlapping are necessarily formed, the inductance is increased. Since the reduction effect is obtained, the second conductors 2 do not need to be arranged symmetrically, and the widths of the two second conductors 2 do not need to be the same.

【0038】実施例5 図13は本発明による第5の実施例である電力変換器に
おける幅広配線導体の構造を示した断面図である。第1
の導体1と第2の導体2を一定距離をおいて、第2の導
体2は第1の導体1の投影面において重なる部分と重な
らない部分があり、第1の導体1の中心線を軸として対
称に第2の導体2を2枚配置している。図13(1)は
図9と同一である。なお、図13においても第1の導体
1と第2の導体2の電気的な接続関係を省略している。
Fifth Embodiment FIG. 13 is a sectional view showing the structure of a wide wiring conductor in a power converter according to a fifth embodiment of the present invention. First
The first conductor 1 and the second conductor 2 are separated by a certain distance, and the second conductor 2 has an overlapping portion and a non-overlapping portion on the projection surface of the first conductor 1, and the center line of the first conductor 1 is The two second conductors 2 are symmetrically arranged. FIG. 13A is the same as FIG. In FIG. 13, the electrical connection between the first conductor 1 and the second conductor 2 is omitted.

【0039】図3において第1の導体1と第2の導体2
の間の距離との解析結果を示し、この距離を近づけるほ
どインダクタンス低減効果は大きいことを示した。さら
に、図11において第2の導体2の厚さと第1の導体1
のインダクタンスとの関係を示し、第2の導体2に銅を
使用する場合、第2の導体2の厚さは1mm以上あればイ
ンダクタンス低減効果が大きいことを示した。第1の導
体1に薄い第2の導体2を近づけるとき、各々の導体を
空中で支持するのはたいへん難しく、とりわけ、第2の
導体2の支持方法は問題となる。そこで、図13の
(2)から(5)に、第1の導体1と第2の導体2を絶
縁物3を介して接着あるいはネジ止めなどにより固定す
る方法を示す。
In FIG. 3, a first conductor 1 and a second conductor 2
The results of analysis with the distance between the two indicate that the closer this distance is, the greater the inductance reduction effect is. Further, in FIG. 11, the thickness of the second conductor 2 and the first conductor 1
In the case where copper is used for the second conductor 2, if the thickness of the second conductor 2 is 1 mm or more, the effect of reducing inductance is large. When a thin second conductor 2 is brought close to the first conductor 1, it is very difficult to support each conductor in the air, and in particular, the method of supporting the second conductor 2 is problematic. Therefore, (2) to (5) of FIG. 13 show a method of fixing the first conductor 1 and the second conductor 2 by bonding or screwing through the insulator 3.

【0040】(1)から(5)において第1の導体1と
第2の導体2の配置関係は同一であり、異なるのは第1
の導体1と第2の導体2の間に挾み込む絶縁物3の形状
である。絶縁物3に使用する材料としては、雲母,ガラ
スエポキシ,繊維強化樹脂などを絶縁特性、コストある
いは加工容易性などの観点から選択すればよい。いずれ
の方法でも第1の導体1と第2の導体2との距離を一定
に保つことができるため、第1の導体1のインダクタン
ス低減効果を発揮できる。
In (1) to (5), the arrangement relationship between the first conductor 1 and the second conductor 2 is the same, and the difference is that
Of the insulator 3 sandwiched between the first conductor 2 and the second conductor 2. As a material used for the insulator 3, mica, glass epoxy, fiber reinforced resin, or the like may be selected from the viewpoints of insulation properties, cost, and ease of processing. In any case, the distance between the first conductor 1 and the second conductor 2 can be kept constant, so that the effect of reducing the inductance of the first conductor 1 can be exhibited.

【0041】図13では第2の導体2として2枚の導体
を左右対称的な配置関係として示したが、第2の導体2
を第1の導体1の板厚方向に対する投影面で重なる部分
と重ならない部分ができるように配置できれば、第2の
導体2は左右対称でなくてもよく、同一幅である必要も
ない。また、図1や図5に示すように1枚の導体を固定
する場合にも、同様に絶縁物を挾み込むことで、第1の
導体1のインダクタンス低減効果を発揮できることは明
らかである。
In FIG. 13, two conductors are shown as symmetrically arranged as the second conductor 2.
The second conductors 2 need not be bilaterally symmetrical and do not need to have the same width as long as they can be arranged so that there is a portion that does not overlap with a portion that overlaps on the projection plane of the first conductor 1 in the plate thickness direction. Also, when one conductor is fixed as shown in FIGS. 1 and 5, it is apparent that the effect of reducing the inductance of the first conductor 1 can be exerted by similarly sandwiching the insulator.

【0042】実施例6 図14は本発明による第6の実施例である電力変換器に
おける幅広配線導体の構造を示した断面図である。幅広
な第1の導体1と第2の導体2を一定距離をおいて、第
2の導体2は第1の導体1の板厚方向に対する投影面に
重なる部分と重ならない部分がある。
Embodiment 6 FIG. 14 is a sectional view showing the structure of a wide wiring conductor in a power converter according to a sixth embodiment of the present invention. With a certain distance between the wide first conductor 1 and the second conductor 2, there are some portions of the second conductor 2 that do not overlap with the portion of the first conductor 1 that overlaps the projection plane in the plate thickness direction.

【0043】図14(1)は第1の導体1と第2の導体
2を絶縁材4を介して接続している。絶縁材の端面には
複数のひだを形成し、沿面距離を増大させている。第1
の導体1と第2の導体2との間の距離が広い場合には絶
縁の沿面距離をかせぐ方法として有効である。また、第
1の導体1,第2の導体2及び絶縁材4を固定するため
絶縁性ネジ6によりネジ止めしている。絶縁性ネジに
は、繊維強化樹脂などを使用してもよい。
FIG. 14A shows a first conductor 1 and a second conductor 2 connected via an insulating material 4. A plurality of folds are formed on the end surface of the insulating material to increase the creepage distance. First
When the distance between the first conductor 2 and the second conductor 2 is large, it is effective as a method of increasing the creepage distance of the insulation. Further, the first conductor 1, the second conductor 2 and the insulating material 4 are fixed with insulating screws 6 to fix them. A fiber reinforced resin or the like may be used for the insulating screw.

【0044】図14(2)は図13と同様に絶縁物3を
介して第1の導体1と第2の導体2を固定しており、図
14(1)と同様に絶縁性ネジ6によりネジ止めしてい
る。また、第2の導体2と絶縁物3の幅を同一幅として
図示しているが、絶縁の沿面距離を確保するために絶縁
物3を第2の導体2より幅広としてもよい。いずれの方
法も第2の導体2が複数のときでも適用でき、第1の導
体1のインダクタンス低減効果を発揮できることは明ら
かである。なお、この場合、第1の導体1と第2の導体
2を固定することが重要であり、絶縁性スペーサなどの
ような絶縁材や絶縁性ネジに限らず、電気的に絶縁でき
ればどのような接続手段でもよい。
FIG. 14B shows a state in which the first conductor 1 and the second conductor 2 are fixed via the insulator 3 as in FIG. 13, and the insulating screw 6 is used as in FIG. Screwed. Although the width of the second conductor 2 and the insulator 3 is shown as being the same, the insulator 3 may be wider than the second conductor 2 in order to secure the creepage distance of the insulation. Either method can be applied even when there are a plurality of second conductors 2, and it is clear that the effect of reducing the inductance of the first conductor 1 can be exerted. In this case, it is important to fix the first conductor 1 and the second conductor 2, and not limited to an insulating material such as an insulating spacer or an insulating screw, but any other material that can be electrically insulated. Connection means may be used.

【0045】実施例7 図15は本発明による第7の実施例である電力変換器に
おける幅広配線導体の構造を示した図である。第2の導
体2は幅広な第1の導体1より幅広の導体としている。
第1の導体1と第2の導体2との配置関係は図1と同一
であり、第1の導体1と第2の導体2を一定距離をおい
て配置している。図15において図1と異なるのは、第
1の導体1と第2の導体2の距離を保持する方法であ
る。図1では、スペーサ7を用いているのに対し、図1
5では絶縁性スペーサ8を用いている。図では、絶縁性
スペーサ8の幅を第1の導体1と同じ幅としているが、
第1の導体1と第2の導体2の距離が一定に保てれば、
絶縁性スペーサ8はどのような幅でもよい。
Seventh Embodiment FIG. 15 is a view showing the structure of a wide wiring conductor in a power converter according to a seventh embodiment of the present invention. The second conductor 2 is a conductor wider than the wide first conductor 1.
The arrangement relationship between the first conductor 1 and the second conductor 2 is the same as that of FIG. 1, and the first conductor 1 and the second conductor 2 are arranged at a certain distance. FIG. 15 differs from FIG. 1 in a method for maintaining the distance between the first conductor 1 and the second conductor 2. In FIG. 1, the spacer 7 is used.
5, the insulating spacer 8 is used. In the figure, the width of the insulating spacer 8 is the same as the width of the first conductor 1,
If the distance between the first conductor 1 and the second conductor 2 can be kept constant,
The insulating spacer 8 may have any width.

【0046】また、図15では図1と同様に導電性ネジ
5により第1の導体1の一部と第2の導体2を電気的に
接続している。
In FIG. 15, similarly to FIG. 1, a part of the first conductor 1 and the second conductor 2 are electrically connected by the conductive screw 5.

【0047】ここでは、両者間の電気的な接続の持つ意
味を説明する。第2の導体2の電位を浮動にしておく
と、第1の導体1への通電を繰り返すうちに、第2の導
体2の電位が上昇する。さらに、第2の導体2に蓄積さ
れた電荷が放電するコロナが発生し、半導体スイッチン
グ素子のゲート駆動回路に誤パルスを生じることによ
り、半導体スイッチング素子が誤動作する恐れがある。
また、コロナにより電力変換器を構成する部品の劣化が
進み寿命を著しく短縮してしまう問題もある。そこで、
このような問題を回避するために、第2の導体2の電位
を電気的に固定する必要が生じる。図15のように、第
2の導体2の一部を第1の導体1と電気的に接続できれ
ばコロナが発生する恐れはない。また、前述したように
第1の導体1の長さ方向に複数の接続点を持つ場合には
注意を要するが、幅方向に複数の接続点を設けることは
全く問題ない。例えば、第1の導体1の幅方向の両端
で、導電性ネジなどにより第2の導体2と接続する場合
などに相当する。
Here, the meaning of the electrical connection between the two will be described. If the electric potential of the second conductor 2 is left floating, the electric potential of the second conductor 2 increases as the energization of the first conductor 1 is repeated. Further, a corona that discharges the electric charge accumulated in the second conductor 2 is generated, and an erroneous pulse is generated in the gate drive circuit of the semiconductor switching element, so that the semiconductor switching element may malfunction.
In addition, there is a problem that the components constituting the power converter deteriorate due to the corona and the life is remarkably shortened. Therefore,
In order to avoid such a problem, it is necessary to electrically fix the potential of the second conductor 2. As shown in FIG. 15, if a part of the second conductor 2 can be electrically connected to the first conductor 1, there is no possibility that corona is generated. As described above, care must be taken when a plurality of connection points are provided in the longitudinal direction of the first conductor 1, but providing a plurality of connection points in the width direction does not pose any problem. For example, this corresponds to a case where the both ends in the width direction of the first conductor 1 are connected to the second conductor 2 by a conductive screw or the like.

【0048】図16は第1の導体1と第2の導体2を固
定するための方法を示した図である。第1の導体1と第
2の導体2の配置方法については、図1と同一である。
また、導電性ネジ5で第1の導体1と第2の導体2をネ
ジ止めする点についても、図1と同一で、コロナを防止
するために第2の導体2を電位固定するためのものであ
る。
FIG. 16 is a view showing a method for fixing the first conductor 1 and the second conductor 2. The arrangement method of the first conductor 1 and the second conductor 2 is the same as that of FIG.
Also, the first conductor 1 and the second conductor 2 are screwed with the conductive screw 5 in the same manner as in FIG. 1 for fixing the potential of the second conductor 2 to prevent corona. It is.

【0049】図16において、図1と異なる点は、絶縁
性ネジ6で第1の導体1と第2の導体2をネジ止めし、
さらに、第1の導体1と第2の導体2との距離を保持す
るために両導体間にリング状の絶縁性スペーサ8を挾み
ネジ6を挿入したことである。導電性ネジ5で一部を固
定しても第1の導体1と第2の導体2の固定方法として
は不安定である。そこで、第2の導体2の導電性ネジ6
でネジ止めした部分と別の場所を第1の導体1と固定す
る必要がある。これを導電性ネジでネジ止めした場合に
は、第2の導体2には第1の導体1と同一方向の電流が
流れることになる。つまり第2の導体2は第1の導体1
のバイパスとして機能してしまう。したがって、絶縁性
ネジ6によるネジ止めが必要となる。絶縁性ネジ6によ
りネジ止めするとき、第1の導体1と第2の導体2の間
に絶縁性を介してもインダクタンス低減効果が損なわれ
ないことは言うまでもない。このとき、絶縁物と第1の
導体1あるいは絶縁物と第2の導体2が接着されていて
もよい。
FIG. 16 is different from FIG. 1 in that the first conductor 1 and the second conductor 2 are screwed with an insulating screw 6,
Furthermore, in order to maintain the distance between the first conductor 1 and the second conductor 2, a screw 6 is inserted between the two conductors with a ring-shaped insulating spacer 8 interposed therebetween. Even if a part is fixed with the conductive screw 5, the method of fixing the first conductor 1 and the second conductor 2 is unstable. Therefore, the conductive screw 6 of the second conductor 2
It is necessary to fix a portion different from the portion screwed with the first conductor 1. When this is screwed with a conductive screw, a current in the same direction as the first conductor 1 flows through the second conductor 2. That is, the second conductor 2 is the first conductor 1
Function as a bypass. Therefore, screwing with the insulating screw 6 is required. When screwing with the insulating screw 6, it goes without saying that the inductance reducing effect is not impaired even if insulation is provided between the first conductor 1 and the second conductor 2. At this time, the insulator and the first conductor 1 or the insulator and the second conductor 2 may be bonded.

【0050】実施例8 図17は本発明による第8の実施例である電力変換器に
おける配線導体の構造を示した図である。図17におい
て図1と異なる点は、図1では第2の導体2の形状を折
曲げ加工をしない1枚板としているのに対し、図17で
は第2の導体2において第1の導体1の板厚方向に対す
る投影面で第2の導体2と重ならない部分を垂直に折曲
げている。図17において折曲げている部分は、第2の
導体2に生じた誘導電流の戻り路として機能する部分で
あり、折曲げても第1の導体1との距離に変わりはない
ので、図1に示す構成と同様のインダクタンス低減効果
がある。
Eighth Embodiment FIG. 17 is a diagram showing a structure of a wiring conductor in a power converter according to an eighth embodiment of the present invention. 17 differs from FIG. 1 in that the shape of the second conductor 2 in FIG. 1 is a single plate that is not bent, whereas in FIG. A portion that does not overlap the second conductor 2 on the projection plane in the thickness direction is bent vertically. The bent portion in FIG. 17 is a portion that functions as a return path of the induced current generated in the second conductor 2, and the bent portion does not change the distance from the first conductor 1. Has the same inductance reducing effect as the configuration shown in FIG.

【0051】この場合にも、第1の導体1と第2の導体
2の間に絶縁物を挾んだり、あるいは絶縁物を挾み込ん
だ第1の導体1と第2の導体2を導電性ネジや絶縁性ネ
ジでネジ止めしても、第1の導体1のインダクタンス低
減効果は発揮できることは明らかである。また、第2の
導体2の折曲げ部については、第1の導体1の板厚方向
に対する投影面で第2の導体2と重なる部分が一部でも
あれば、どこで折曲げても第1の導体1のインダクタン
ス低減効果がある。なお、図では垂直に折曲げた場合に
ついて説明したが、折曲げ方法は垂直でなくてもよく、
また複数回折曲げてもよい。
Also in this case, an insulator is sandwiched between the first conductor 1 and the second conductor 2, or the first conductor 1 and the second conductor 2 which sandwich the insulator are conductive. It is clear that the effect of reducing the inductance of the first conductor 1 can be exhibited even when the screws are screwed with a conductive screw or an insulating screw. Regarding the bent portion of the second conductor 2, if any part of the bent portion of the second conductor 2 overlaps with the second conductor 2 on the projection plane in the thickness direction of the first conductor 1, the first conductor 1 may be bent anywhere. There is an effect of reducing the inductance of the conductor 1. In addition, although the case where it was bent vertically was described in the figure, the bending method may not be vertical,
Also, it may be bent a plurality of times.

【0052】実施例9 図18は本発明による第9の実施例である電力変換器に
おける幅広配線導体の断面を示した図である。往復電流
による磁束を打ち消すために電流方向が互いに逆向きの
第1の導体11と第1の導体12の広幅面を向かい合わ
せ、さらに第1の導体11と第1の導体12に対し配線
導体より幅広の第2の導体21及び第2の導体22を各
々第1の導体から一定距離をおいて配置している。図中
の記号91,92は各導体中の電流の向きを示してい
る。
Embodiment 9 FIG. 18 is a view showing a cross section of a wide wiring conductor in a power converter according to a ninth embodiment of the present invention. In order to cancel the magnetic flux due to the reciprocating current, the wide directions of the first conductor 11 and the first conductor 12 whose current directions are opposite to each other face each other, and further the first conductor 11 and the first conductor 12 The wide second conductor 21 and the second conductor 22 are arranged at a certain distance from the first conductor, respectively. Symbols 91 and 92 in the figure indicate the direction of the current in each conductor.

【0053】第1の導体11と第1の導体12を広幅面
で向かい合わせることで、第1の導体11及び第1の導
体12のインダクタンスを低減することは知られてい
る。これらの第1の導体に第2の導体21及び第2の導
体22を各々近接配置することでさらにインダクタンス
を低減することができる。
It is known that the inductance of the first conductor 11 and the first conductor 12 is reduced by facing the first conductor 11 and the first conductor 12 on a wide surface. By arranging the second conductor 21 and the second conductor 22 close to each other on the first conductor, the inductance can be further reduced.

【0054】また、第2の導体については、各々の第1
の導体に対して設ける場合を示しているが、どちらか一
方に対して設けてもよい。もちろん、このような配置方
法を適用する際に第1の導体と第2の導体の間に絶縁物
を挿入したり、第1の導体と第2の導体あるいは第1の
導体と第2の導体と絶縁物を導電性ネジや絶縁性ネジに
より固定してもインダクタンス低減効果を損なわないこ
とは明らかである。なお、図18においても第2の導体
21,22の電位を固定するためには、各々近接してい
る第1の導体11,12と電気的に接続することが必要
となるが、図では省略している。
The second conductor has the first
Although the case where it is provided for the conductor is shown, it may be provided for either one. Of course, when applying such an arrangement method, an insulator may be inserted between the first conductor and the second conductor, or the first conductor and the second conductor or the first conductor and the second conductor may be inserted. It is clear that the effect of reducing inductance is not impaired even if the insulator and the insulator are fixed with a conductive screw or an insulating screw. In FIG. 18 as well, in order to fix the potentials of the second conductors 21 and 22, it is necessary to electrically connect to the first conductors 11 and 12 which are close to each other, but this is omitted in the figure. doing.

【0055】実施例10 図19は本発明による第10の実施例であり、半導体ス
イッチング素子のターンオフ時に半導体スイッチング素
子をサージから保護するスナバ回路の配線実装を示した
図である。半導体スイッチング素子としては電極面が平
型のGTOを例として示している。31はGTO、32
はスナバダイオード、33はスナバコンデンサ、39は
冷却フィンである。GTO31とスナバダイオード32
は電極面が平型の素子であり、冷却フィン39を介して
一体型のスタックを形成している。第1の導体1により
スタックとスナバコンデンサ33を接続しているが、こ
の第1の導体1のスナバコンデンサ33の入出力端子部
においては互いの第1の導体1の広幅面を近接配置する
ことでインダクタンス低減を図っている。さらに、第1
の導体1の一部区間で、この第1の導体1よりも幅の広
い第2の導体2を、第1の導体1の板厚方向に対する投
影面を包含するように近接して配置している。このよう
な実装により、第1の導体1同士で磁束を打ち消し合う
ことができない区間はもちろんのこと、第1の導体1同
士で磁束を打ち消し合うことが可能な区間においてもイ
ンダクタンスの低減効果を発揮する。また、第2の導体
2と第1の導体1とを導電性ネジ5により接続し、第2
の導体2の電位を固定している。
Embodiment 10 FIG. 19 shows a tenth embodiment according to the present invention, showing wiring mounting of a snubber circuit for protecting a semiconductor switching element from a surge when the semiconductor switching element is turned off. As a semiconductor switching element, a GTO having a flat electrode surface is shown as an example. 31 is GTO, 32
Is a snubber diode, 33 is a snubber capacitor, and 39 is a cooling fin. GTO31 and snubber diode 32
Is an element having a flat electrode surface, and forms an integrated stack via cooling fins 39. The stack and the snubber capacitor 33 are connected by the first conductor 1. In the input / output terminal portion of the snubber capacitor 33 of the first conductor 1, the wide surfaces of the first conductors 1 are arranged close to each other. To reduce inductance. Furthermore, the first
In a partial section of the conductor 1, a second conductor 2 wider than the first conductor 1 is arranged close to the projection surface of the first conductor 1 in the plate thickness direction. I have. Due to such mounting, the effect of reducing inductance is exhibited not only in the section where the magnetic fluxes cannot be canceled out between the first conductors 1 but also in the section where the magnetic fluxes can be canceled out between the first conductors 1. I do. Further, the second conductor 2 and the first conductor 1 are connected by a conductive screw 5,
Of the conductor 2 is fixed.

【0056】なお、この場合の半導体スイッチング素子
としては、電極面が平型であれば、逆導通型GTOサイ
リスタ,IGBT,SIサイリスタ,SICなどでもよ
い。また、GTO31とスナバダイオード32を同一の
スタックに圧接した場合について示したが、GTO31
とスナバダイオード32の素子の大きさが異なるなどの
理由により別々のスタックに圧接した場合についても、
スナバ回路を形成する構成部品間を接続する第1の導体
に上述したような第2の導体を配置することでスナバ回
路内の寄生インダクタンス低減効果を発揮する。つま
り、スナバ回路を構成する部品配置の如何を問わず、ス
ナバ回路構成部品間を接続する第1の導体に上記の第2
の導体を配置することでスナバ回路内の寄生インダクタ
ンス低減効果を発揮できる。また、図19に示すような
側面図がL字型となる第1の導体や、あるいは特殊な場
合として不均一な幅を持つ第1の導体にも上記の第2の
導体は適用できる。いずれの場合も、第1の導体の板厚
方向に対する投影面と少なくとも一部で重なり、且つ一
部で重ならないように第2の導体を配置すればよい。な
お、図19では、フリーホィールダイオード,スナバ抵
抗あるいはスナバエネルギー回生回路などに用いられる
補助的な構成要素及び絶縁物や圧接用部材などについて
は省略しているが、ここに示す基本構造に適用できるこ
とは明らかである。
The semiconductor switching element in this case may be a reverse conducting GTO thyristor, IGBT, SI thyristor, SIC or the like as long as the electrode surface is flat. Also, the case where the GTO 31 and the snubber diode 32 are pressed against the same stack has been described.
Also, when pressed into separate stacks for reasons such as the size of the elements of the snubber diode 32 and the
By arranging the above-described second conductor on the first conductor connecting the components forming the snubber circuit, the effect of reducing the parasitic inductance in the snubber circuit is exhibited. That is, the second conductor is connected to the first conductor connecting the snubber circuit components regardless of the arrangement of the components constituting the snubber circuit.
The effect of reducing the parasitic inductance in the snubber circuit can be exhibited by arranging the conductors. Further, the second conductor can be applied to a first conductor having an L-shaped side view as shown in FIG. 19 or a first conductor having an uneven width as a special case. In any case, the second conductor may be arranged so as to at least partially overlap the projection surface of the first conductor in the plate thickness direction and not to partially overlap. In FIG. 19, auxiliary components used for a free wheel diode, a snubber resistor, a snubber energy regenerating circuit, and the like, an insulator, a press-contact member, and the like are omitted, but the present invention can be applied to the basic structure shown here. Is clear.

【0057】実施例11 この発明の第11の実施例を図20,図21に基づいて
説明する。図21(1)は、半導体スイッチング素子がタ
ーンオフした際に発生するサージから半導体スイッチン
グ素子を保護するスナバ回路及びクランプ回路を示した
図である。この部分を実装した場合の側面図を図20に
示す。半導体スイッチング素子としては、図19と同様
に電極面が平型のGTOを例として示している。スナバ
ダイオード32及びスナバコンデンサ33を含むスナバ
回路については、図19と同じ構成であり、スナバ回路
内の幅広な第1の導体1に近接して第2の導体2を配置
している。
Embodiment 11 An eleventh embodiment of the present invention will be described with reference to FIGS. FIG. 21A is a diagram illustrating a snubber circuit and a clamp circuit that protect the semiconductor switching element from a surge generated when the semiconductor switching element is turned off. FIG. 20 shows a side view when this part is mounted. As the semiconductor switching element, a GTO having a flat electrode surface as in FIG. 19 is shown as an example. The snubber circuit including the snubber diode 32 and the snubber capacitor 33 has the same configuration as that of FIG. 19, and the second conductor 2 is arranged close to the wide first conductor 1 in the snubber circuit.

【0058】図20では、図19の回路構成にさらにダ
イオード35,クランプコンデンサ36,クランプダイ
オード38を追加してある。このクランプ回路の第1の
導体1に対しても第2の導体2を近接配置している。第
2の導体2の第1の導体1に対する配置方法は、いずれ
の場合も第1の導体1の板厚方向からの投影面で互いに
重なる部分を少なくとも一部分で有し、なお且つ重なら
ない部分をも兼ね備えるようにすることが重要である。
また、第2の導体2の電位を固定するために第1の導体
1との間を導電性ネジ5により接続し、さらに両者間の
距離を保持するためにスペーサ7を挿入している。クラ
ンプコンデンサ36に接続する第1の導体1に寄生する
インダクタンス分が、図21(1)中の寄生インダクタ
ンス37及び42に相当する。寄生インダクタンスに
は、クランプコンデンサの内部インダクタンスも含まれ
るが、通常の実装では配線導体のインダクタンス成分の
占める割合の方が大きい。
In FIG. 20, a diode 35, a clamp capacitor 36, and a clamp diode 38 are added to the circuit configuration of FIG. The second conductor 2 is also arranged close to the first conductor 1 of this clamp circuit. The method of arranging the second conductor 2 with respect to the first conductor 1 is such that in any case, at least a part of the first conductor 1 that overlaps on the projection plane from the thickness direction of the first conductor 1 and a part that does not overlap, It is important to have
Further, the second conductor 2 is connected to the first conductor 1 by a conductive screw 5 to fix the potential of the second conductor 2, and a spacer 7 is inserted to maintain a distance between the two. The parasitic component of the first conductor 1 connected to the clamp capacitor 36 corresponds to the parasitic inductance 37 and 42 in FIG. The parasitic inductance includes the internal inductance of the clamp capacitor, but in a normal mounting, the ratio of the inductance component of the wiring conductor is larger.

【0059】なお、図20でも、フリーホィールダイオ
ード,スナバ抵抗あるいはスナバエネルギー回生回路な
どに用いられる補助的な構成要素は省略しているが、こ
こに示す基本構造に適用できることは明らかである。ま
た、絶縁物や圧接用部材などについても省略している。
In FIG. 20, auxiliary components used for a free wheel diode, a snubber resistor, a snubber energy regenerating circuit and the like are omitted, but it is apparent that the present invention can be applied to the basic structure shown here. Further, insulators and pressure contact members are omitted.

【0060】通常は、自己消弧型半導体素子のサージ吸
収部としてスナバ回路を最優先して実装する。これは、
自己消弧型半導体素子がターンオフする際に発生するス
パイク状電圧VDSP を抑制できるように、スナバ回路内
の寄生インダクタンス34を十分小さくする必要がある
ためである。したがって、図20ではスナバ回路を構成
するGTO31とスナバダイオード32を隣接して同一
スタック内に圧接している。
Usually, the snubber circuit is mounted with the highest priority as the surge absorbing portion of the self-extinguishing type semiconductor element. this is,
This is because the parasitic inductance 34 in the snubber circuit needs to be sufficiently small so that the spike voltage V DSP generated when the self-extinguishing type semiconductor element is turned off can be suppressed. Therefore, in FIG. 20, the GTO 31 and the snubber diode 32 that constitute the snubber circuit are adjacently pressed into the same stack.

【0061】VDSP の次に注意しなければならないの
は、GTO31に印加される最大電圧VDMである。図2
0に示す回路において、VDMを決定するのはクランプコ
ンデンサ36及びスナバコンデンサ33で構成される直
列コンデンサ群とクランプ回路内の寄生インダクタンス
37とスナバ回路内の寄生インダクタンス34で構成さ
れる直列インダクタンス群によるLC共振である。これ
らのLC回路において、もしインダクタンス成分が存在
しなければ、共振現象は発生しないためコンデンサへの
過剰充電は生じない。したがって、GTOの印加電圧も
コンデンサの印加電圧と同様にある一定の値に達する
と、そのまま定常状態となり、一定の値を保持する。
[0061] It must be noted in the following V DSP is the maximum voltage V DM applied to GTO31. FIG.
In the circuit shown in FIG. 5, VDM is determined by a series capacitor group composed of the clamp capacitor 36 and the snubber capacitor 33, a parasitic inductance 37 in the clamp circuit, and a series inductance group composed of the parasitic inductance 34 in the snubber circuit. LC resonance. In these LC circuits, if there is no inductance component, the resonance phenomenon does not occur, so that the capacitor is not overcharged. Therefore, when the applied voltage of the GTO also reaches a certain value similarly to the applied voltage of the capacitor, the GTO enters a steady state and maintains a constant value.

【0062】しかし、通常の実装では寄生インダクタン
スを皆無にすることは不可能である。寄生インダクタン
スがある場合には、GTOに印加される最大電圧から定
常値を差し引いた分が寄生インダクタンスによる電圧上
昇分となる。したがって、LC共振回路内の寄生インダ
クタンスを最小限に抑制する必要がある。ところが前述
したとおりスナバ回路の実装を最優先するため、GTO
やダイオードを一体型のスタックとして圧接した場合、
クランプコンデンサに接続する半導体素子側の端子間の
距離が長くなること、図では省略したフリーホィールダ
イオードなどの半導体素子をスタック内に追加すること
でさらにクランプコンデンサに接続する半導体素子側の
端子間の距離が長くなること、及びクランプコンデンサ
容量はスナバコンデンサ容量に比べ大きくなるためクラ
ンプコンデンサの容積が大きくなることなどの理由によ
り、クランプ回路を形成する一巡ループは大きくなる。
したがって、クランプ回路の寄生インダクタンスはスナ
バ回路の寄生インダクタンスと比較すると、必然的に大
きな値となる。さらに、クランプ回路を形成する一巡ル
ープが大きくなることで、往復電流を利用した磁束打ち
消し効果を利用できる部分が少なくなり、寄生インダク
タンス増加に拍車をかける。そこで、クランプ回路の第
1の導体1に第2の導体2を上述のように近接配置する
ことで、寄生インダクタンスの低減を図ることが可能と
なる。
However, it is impossible to eliminate the parasitic inductance in the normal mounting. When there is a parasitic inductance, a value obtained by subtracting a steady value from the maximum voltage applied to the GTO is a voltage increase due to the parasitic inductance. Therefore, it is necessary to minimize the parasitic inductance in the LC resonance circuit. However, as mentioned above, to give top priority to the implementation of the snubber circuit, the GTO
And the diode are pressed together as an integrated stack,
By increasing the distance between the terminals on the semiconductor element side connected to the clamp capacitor, and by adding a semiconductor element such as a free-wheel diode, not shown in the figure, to the terminal on the semiconductor element side connected to the clamp capacitor Due to the reason that the distance is long and the capacitance of the clamp capacitor is larger than the capacitance of the snubber capacitor, the volume of the clamp capacitor is large.
Therefore, the parasitic inductance of the clamp circuit necessarily has a large value as compared with the parasitic inductance of the snubber circuit. In addition, since a single loop forming the clamp circuit is increased, a portion where a magnetic flux canceling effect using a reciprocating current can be used is reduced, thereby increasing the parasitic inductance. Therefore, the parasitic inductance can be reduced by disposing the second conductor 2 close to the first conductor 1 of the clamp circuit as described above.

【0063】また、図20では、GTO31とダイオー
ド32,35,38を同一径とし、さらに同一スタック
に圧接した場合について示しているが、径が異なり別々
のスタックに構成した場合でも上記と同様に第2の導体
2を適用することでインダクタンスの低減効果がある。
このように、従来インダクタンスの低減効果を持ち合わ
せていなかった部位へ本発明を適用することにより、半
導体スイッチング素子の印加電圧を軽減でき、安全に電
力変換器を運転することが可能となる。さらに遮断電流
を定格以下に低減していた場合に対しては素子利用率の
向上につながる。
FIG. 20 shows a case where the GTO 31 and the diodes 32, 35, and 38 have the same diameter and are pressed against the same stack. The use of the second conductor 2 has an effect of reducing inductance.
As described above, by applying the present invention to a portion which has not had the effect of reducing the inductance, the voltage applied to the semiconductor switching element can be reduced, and the power converter can be operated safely. Further, when the breaking current is reduced below the rating, the device utilization is improved.

【0064】次に寄生インダクタンスの低減効果が大き
い部分を具体的な回路に基づいて説明する。図21は、
半導体スイッチング素子を使用したインバータ回路また
はコンバータ回路の一部を示したものである。図示した
インダクタンスは全て寄生インダクタンスであり、GT
O31の電流変化率を軽減するアノードリアクトルや負
荷などについては省略している。図21(1)では、ク
ランプコンデンサ36は平滑コンデンサ40のマイナス
端子側に接続している。図21(2)では、クランプコ
ンデンサ36は平滑コンデンサ40のプラス端子側に接
続している。まず、図21(1)においてGTO31が
ターンオフする際の動作を説明する。GTO31がオン
状態で通電しているとき、平滑コンデンサ40のプラス
端子側からGTO31を介して負荷へ電流供給してい
る。GTO31がターンオフ動作に入ると、GTO31
の電流はスナバダイオード32およびスナバコンデンサ
33に流れ込みスナバコンデンサ33を充電する。な
お、クランプコンデンサ36は所定の電圧に充電されて
おり、スナバコンデンサ33の充電電圧がこのクランプ
コンデンサ36の充電電圧に達するまではクランプコン
デンサ36側には電流は流れ込まない。このとき、スナ
バ回路内の寄生インダクタンス34によりスパイク電圧
が発生するため、スナバ回路内の寄生インダクタンス3
4は素子仕様を満足する程度に抑制しなければならない
のは前述したとおりである。さらに、スナバコンデンサ
33の充電が進みクランプコンデンサ36の充電電圧を
超えた時点で、クランプコンデンサ36の充電が開始さ
れる。このとき、図示した各寄生インダクタンスとクラ
ンプコンデンサ36およびスナバコンデンサ33で構成
する閉路において、LC共振が発生し、クランプコンデ
ンサ36とスナバコンデンサ33との間で充放電を繰り
返す。このとき変動するスナバコンデンサ33の電圧が
GTO31にも印加されるため、GTO31の最大印加
電圧はこのLC共振のモードで決定されることになる。
LC共振の振幅は、寄生インダクタンスの値に大きく依
存しており、GTO31の最大印加電圧を抑制するため
には、この閉ループ内の寄生インダクタンス値を抑制す
ることが必要となる。
Next, a portion where the effect of reducing the parasitic inductance is large will be described based on a specific circuit. FIG.
3 shows a part of an inverter circuit or a converter circuit using a semiconductor switching element. The inductances shown are all parasitic inductances and GT
Anode reactors and loads that reduce the current change rate of O31 are omitted. In FIG. 21A, the clamp capacitor 36 is connected to the negative terminal side of the smoothing capacitor 40. In FIG. 21B, the clamp capacitor 36 is connected to the positive terminal side of the smoothing capacitor 40. First, the operation when the GTO 31 is turned off will be described with reference to FIG. When the GTO 31 is energized in the ON state, current is supplied from the plus terminal of the smoothing capacitor 40 to the load via the GTO 31. When the GTO 31 enters the turn-off operation, the GTO 31
Flows into the snubber diode 32 and the snubber capacitor 33 to charge the snubber capacitor 33. Note that the clamp capacitor 36 is charged to a predetermined voltage, and no current flows into the clamp capacitor 36 until the charged voltage of the snubber capacitor 33 reaches the charged voltage of the clamp capacitor 36. At this time, a spike voltage is generated by the parasitic inductance 34 in the snubber circuit.
As described above, No. 4 must be suppressed to the extent that the device specifications are satisfied. Further, when the charging of the snubber capacitor 33 advances and exceeds the charging voltage of the clamp capacitor 36, the charging of the clamp capacitor 36 is started. At this time, LC resonance occurs in a closed circuit formed by each of the illustrated parasitic inductances, the clamp capacitor 36 and the snubber capacitor 33, and charging and discharging between the clamp capacitor 36 and the snubber capacitor 33 are repeated. At this time, since the fluctuating voltage of the snubber capacitor 33 is also applied to the GTO 31, the maximum applied voltage of the GTO 31 is determined in this LC resonance mode.
The amplitude of the LC resonance greatly depends on the value of the parasitic inductance. In order to suppress the maximum applied voltage of the GTO 31, it is necessary to suppress the value of the parasitic inductance in the closed loop.

【0065】図21(2)においては、閉路が平滑コン
デンサ40を含むようになるため、考慮すべき寄生イン
ダクタンスが増大する。図21(1)に示すクランプコ
ンデンサは、平滑コンデンサ40より高い電圧に充電す
る必要があるのに対し、図21(2)に示すクランプコ
ンデンサは、平滑コンデンサ40より低い電圧に充電す
るだけでよく、コストを含めた実装という観点からいう
と、図21(2)の方式が有利となる。しかし、寄生イ
ンダクタンスについては、図21(1)の方式より、大
きくなる傾向があるため、本発明をこのような閉ループ
を構成する配線導体に適用することは極めて有用とな
る。
In FIG. 21B, since the closed circuit includes the smoothing capacitor 40, the parasitic inductance to be considered increases. The clamp capacitor shown in FIG. 21A needs to be charged to a voltage higher than that of the smoothing capacitor 40, whereas the clamp capacitor shown in FIG. From the viewpoint of mounting including costs, the method shown in FIG. 21B is advantageous. However, since the parasitic inductance tends to be larger than the method of FIG. 21A, it is extremely useful to apply the present invention to such a wiring conductor forming a closed loop.

【0066】このように、半導体スイッチング素子を直
接含まない閉路上の配線導体に対しても本発明は適用可
能である。特に、クランプコンデンサ部など接続先の両
端が離れてしまい、往復電流による磁束打ち消しすなわ
ち寄生インダクタンスの低減を期待できない配線導体に
対して、インダクタンス低減効果を発揮する。もちろ
ん、直列多重で使用する半導体スイッチング素子の場合
は、他の半導体スイッチング素子がターンオフする際
に、電流変化を生じ半導体スイッチング素子の最大印加
電圧を決定する閉ループを構成する配線導体に対し、配
線導体の板厚方向に対する投影面と重なる部分と重なら
ない部分をもつ導体を配置することで、配線導体上の寄
生インダクタンスを低減することができ、この結果とし
て半導体スイッチング素子の最大印加電圧を抑制するこ
とが可能となる。このとき、導体上に残留電荷が生じる
ことを防ぐために、少なくとも一点で近接した配線導体
あるいは他の電位と固定してもよく、さらに、配線導体
と導体を固定するために絶縁物を挾み込んでもよいこと
は言うまでもない。
As described above, the present invention can be applied to a wiring conductor on a closed circuit that does not directly include a semiconductor switching element. In particular, an effect of reducing inductance is exerted on a wiring conductor in which both ends of a connection destination such as a clamp capacitor part are separated and a magnetic flux is canceled by a reciprocating current, that is, a reduction in parasitic inductance cannot be expected. Of course, in the case of a semiconductor switching element used in series multiplexing, when another semiconductor switching element is turned off, a current change occurs and a wiring conductor forming a closed loop that determines a maximum applied voltage of the semiconductor switching element is compared with a wiring conductor. By arranging a conductor having a portion that overlaps and does not overlap with the projection plane in the thickness direction of the substrate, the parasitic inductance on the wiring conductor can be reduced, and as a result, the maximum applied voltage of the semiconductor switching element can be suppressed. Becomes possible. At this time, in order to prevent a residual charge from being generated on the conductor, the wiring conductor may be fixed at at least one point close to the wiring conductor or another potential, and furthermore, an insulator is sandwiched between the wiring conductor and the conductor. Needless to say, this is fine.

【0067】実施例12 この発明の第12の実施例を図24に基づいて説明す
る。図24はアノードリアクトルを設けない3レベルイ
ンバータの構成図であり、GTO31a〜31dと、サ
ージ電圧を吸収するためのスナバダイオード32a,3
2d及びスナバコンデンサ33a,33dからなるスナ
バ回路と、平滑コンデンサ40a,40bと、クランプ
ダイオード38a,38bとから構成される。図ではフ
リーホィールダイオードを省略している。また、半導体
スイッチング素子としてGTOを図示しているが、アノ
ードリアクトルを設けない回路でdi/dtが定格以内
であれば、IGBTなど如何なる素子でもよい。
Embodiment 12 A twelfth embodiment of the present invention will be described with reference to FIG. FIG. 24 is a configuration diagram of a three-level inverter without an anode reactor, including GTOs 31a to 31d, and snubber diodes 32a, 32a for absorbing a surge voltage.
It comprises a snubber circuit composed of 2d and snubber capacitors 33a, 33d, smoothing capacitors 40a, 40b, and clamp diodes 38a, 38b. In the figure, the free wheel diode is omitted. Although GTO is shown as a semiconductor switching element, any element such as an IGBT may be used as long as di / dt is within the rating in a circuit without an anode reactor.

【0068】平滑コンデンサと半導体スイッチング素子
との間の配線に寄生する配線インダクタンス43a〜4
3cの値をLとし、半導体スイッチング素子がターンオ
フした際に許可できるLの値を考える。このとき、スナ
バ回路に設けたスナバコンデンサ33aの容量をCs,
平滑コンデンサ40a,40bの直流入力電圧を各々V
dcとする。また、半導体スイッチング素子を介して負
荷に供給する電流をIとし、図24(1)のようにGTO3
1a,31b がon状態にあるとすると、GTO31aをターンオ
フした際に、スナバコンデンサ33aに充電される充電
電圧Vcsは、
Wiring inductances 43 a to 4 parasitic on wiring between the smoothing capacitor and the semiconductor switching element
Let L be the value of 3c, and consider the value of L that can be permitted when the semiconductor switching element is turned off. At this time, the capacitance of the snubber capacitor 33a provided in the snubber circuit is set to Cs,
The DC input voltages of the smoothing capacitors 40a and 40b are
dc. Further, the current supplied to the load via the semiconductor switching element is defined as I, and GTO3 as shown in FIG.
Assuming that 1a and 31b are in the on state, when the GTO 31a is turned off, the charging voltage Vcs charged in the snubber capacitor 33a is:

【0069】[0069]

【数7】 (Equation 7)

【0070】と表わせる。これは、ターンオフ直後の電
流経路が(2)のようになり、寄生インダクタンス43
aのエネルギーが全てコンデンサの充電電圧となる。さ
らに、定常状態に近づくと、今度は寄生インダクタンス
43bにエネルギーを蓄積することになるため、この分
もまたVcsに加算される。また、このVcsがGTO31a
に印加されることになるため、GTO31aの最大定格電圧を
Vmax とすると、
Can be expressed as follows. This is because the current path immediately after the turn-off is as shown in (2) and the parasitic inductance 43
All the energy of a becomes the charging voltage of the capacitor. Furthermore, as the steady state is approached, energy is stored in the parasitic inductance 43b this time, and this amount is also added to Vcs. Also, this Vcs is GTO31a
Therefore, if the maximum rated voltage of GTO31a is Vmax,

【0071】[0071]

【数8】 (Equation 8)

【0072】を満足する必要があることになる。具体的
には、Vdc=3000V,遮断電流I=6000A,
Cs=3μF,Vmax =6000Vとすると、Vcs≦
Vmaxを満たすためには、L≦0.75μH となる。こ
のようにVdcが高い場合、絶縁距離を確保するため直
流電源部の配線同士を近づけることができない。このよ
うな場合に、本発明の配線方式を用いれば、インダクタ
ンスの低減が可能である。もちろん、2レベルインバー
タを初めとする他のマルチレベルインバータにも適用可
能であることは言うまでもない。
It is necessary to satisfy the following. Specifically, Vdc = 3000 V, breaking current I = 6000 A,
Assuming that Cs = 3 μF and Vmax = 6000 V, Vcs ≦
In order to satisfy Vmax, L ≦ 0.75 μH. When Vdc is high as described above, the wires of the DC power supply unit cannot be brought close to each other in order to secure an insulation distance. In such a case, if the wiring method of the present invention is used, the inductance can be reduced. Of course, it is needless to say that the present invention can be applied to other multi-level inverters such as a two-level inverter.

【0073】なお本発明によれば、Vdc≧3000V
かつI/Csが1000A/1μF以上の場合、すなわ
ち従来、配線インダクタンスの低減により、半導体スイ
ッチング素子に印加される電圧を抑えることができなか
った場合において、(数1)を満たすLの値以下に配線
インダクタンスを小さくすることができる。
According to the present invention, Vdc ≧ 3000V
In addition, when I / Cs is 1000 A / 1 μF or more, that is, when the voltage applied to the semiconductor switching element cannot be suppressed due to the reduction of the wiring inductance, the value of L satisfying (Equation 1) is reduced to below. Wiring inductance can be reduced.

【0074】実施例13 この発明の第13の実施例を図25に基づいて説明す
る。図25はスナバ回路を設けない3レベルインバータ
の構成図であり、GTO31a〜31d と、平滑コンデンサ40
a,40bと、クランプダイオード38a,38bとか
ら構成される。図ではフリーホィールダイオードを省略
している。また、半導体スイッチング素子としてGTO
を図示しているが、IGBTなど如何なる素子でもよ
い。
Embodiment 13 A thirteenth embodiment of the present invention will be described with reference to FIG. FIG. 25 is a configuration diagram of a three-level inverter without a snubber circuit, and includes GTOs 31a to 31d and a smoothing capacitor 40.
a, 40b and clamp diodes 38a, 38b. In the figure, the free wheel diode is omitted. GTO is used as a semiconductor switching element.
However, any device such as an IGBT may be used.

【0075】平滑コンデンサと半導体スイッチング素子
との間の配線に寄生する配線インダクタンス43a〜4
3cの値をLとし、半導体スイッチング素子がターンオ
フした際に許容できるLの値を考える。このとき、平滑
コンデンサ40a,40bの直流入力電圧を各々Vd
c、また、半導体スイッチング素子のターンオフ時にお
ける電流下降率の最大傾きをdi/dtとし、図25
(1)のようにGTO31a,31bがon状態にあるとする
と、GTO31aをターンオフした際に、スナバコンデンサ3
3aに印加される電圧の最大値をVmax とすると、
Wiring inductances 43a-4 parasitic on wiring between the smoothing capacitor and the semiconductor switching element
Let L be the value of 3c, and consider an allowable value of L when the semiconductor switching element is turned off. At this time, the DC input voltages of the smoothing capacitors 40a and 40b are respectively set to Vd
c, and the maximum slope of the current falling rate when the semiconductor switching element is turned off is represented by di / dt.
Assuming that the GTOs 31a and 31b are on as in (1), when the GTO 31a is turned off, the snubber capacitor 3
Assuming that the maximum value of the voltage applied to 3a is Vmax,

【0076】[0076]

【数9】 (Equation 9)

【0077】を満足する必要がある。この場合も図24
と同様にGTO31aのターンオフ後は、寄生インダクタンス
43bにエネルギー蓄積されるため、この分の電圧も半
導体スイッチング素子に印加される。具体的には、Vd
c=3000V,di/dt=3×1010A/s,Vma
x =6000Vとすると、半導体スイッチング素子に印
加される電圧をVmax以下とするためには、L≦0.5μ
Hとなる。このように大幅なインダクタンス低減が必要
な場合には、往復導体を近接させる配線方式に加え本発
明の配線方式を用いれば実現可能である。もちろん、2
レベルインバータを初めとする他のマルチレベルインバ
ータにも適用可能である。
It is necessary to satisfy the following. In this case as well, FIG.
Similarly to the above, after the GTO 31a is turned off, the energy is stored in the parasitic inductance 43b, and the voltage corresponding to this is also applied to the semiconductor switching element. Specifically, Vd
c = 3000 V, di / dt = 3 × 10 10 A / s, Vma
Assuming that x = 6000 V, in order to keep the voltage applied to the semiconductor switching element below Vmax, L ≦ 0.5 μ
H. Such a drastic reduction in inductance can be realized by using the wiring method of the present invention in addition to the wiring method in which the reciprocating conductors are brought close to each other. Of course 2
The present invention is also applicable to other multi-level inverters including a level inverter.

【0078】なお本発明によれば、Vdc≧3000V
かつI/Csが1000A/1μF以上の場合、すなわ
ち従来、配線インダクタンスの低減により、半導体スイ
ッチング素子に印加される電圧を抑えることができなか
った場合において、(数2)を満たすように配線インダ
クタンスを小さくすることができる。
According to the present invention, Vdc ≧ 3000V
In addition, when I / Cs is 1000 A / 1 μF or more, that is, when the voltage applied to the semiconductor switching element cannot be suppressed due to the reduction in the wiring inductance, the wiring inductance is adjusted to satisfy (Equation 2). Can be smaller.

【0079】[0079]

【発明の効果】本発明によれば、配線インダクタンスを
低減でき、自己消弧型半導体素子のターンオフ時におけ
るサージ電圧を抑制できる。このため、コンデンサ容量
を小さくできることになり、損失を低減することができ
る。また、誘導電流により磁束を打ち消すため、シール
ド効果があり、周辺への磁束漏れを低減することができ
る。
According to the present invention, the wiring inductance can be reduced, and the surge voltage at the time of turning off the self-extinguishing type semiconductor element can be suppressed. Therefore, the capacitance of the capacitor can be reduced, and the loss can be reduced. In addition, since the magnetic flux is canceled by the induced current, there is a shielding effect, and the leakage of the magnetic flux to the periphery can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例である電力変換器の配線
導体を示す。
FIG. 1 shows a wiring conductor of a power converter according to a first embodiment of the present invention.

【図2】第1の導体に近接して第2の導体を配置した構
造モデルである。
FIG. 2 is a structural model in which a second conductor is arranged close to a first conductor.

【図3】第1の導体と第2の導体間距離によるインダク
タンス特性を示す図である。
FIG. 3 is a diagram illustrating an inductance characteristic depending on a distance between a first conductor and a second conductor.

【図4】本発明の第2の実施例である電力変換器の配線
導体を示す。
FIG. 4 shows a wiring conductor of a power converter according to a second embodiment of the present invention.

【図5】第1の導体に近接して第2の導体を配置した構
造モデルである。
FIG. 5 is a structural model in which a second conductor is arranged close to a first conductor.

【図6】第1の導体と第2の導体の配置方法によるイン
ダクタンス特性を示す図である。
FIG. 6 is a diagram showing inductance characteristics according to a method of arranging a first conductor and a second conductor.

【図7】本発明の第3の実施例である電力変換器の配線
導体を示す。
FIG. 7 shows a wiring conductor of a power converter according to a third embodiment of the present invention.

【図8】第1の導体と第2の導体の配置方法によるイン
ダクタンス特性を示す図である。
FIG. 8 is a diagram illustrating inductance characteristics according to a method of arranging a first conductor and a second conductor.

【図9】本発明の第4の実施例である電力変換器の配線
導体を示す。
FIG. 9 shows a wiring conductor of a power converter according to a fourth embodiment of the present invention.

【図10】スリットを入れた第2の導体を第1の導体に
近接した配線導体配置図である。
FIG. 10 is a layout diagram of wiring conductors in which a second conductor having a slit is provided near a first conductor.

【図11】第2の導体厚さとインダクタンスの関係を示
す図である。
FIG. 11 is a diagram showing a relationship between a second conductor thickness and inductance.

【図12】第1の導体と第2の導体の配置方法によるイ
ンダクタンスの周波数特性を示す図である。
FIG. 12 is a diagram illustrating frequency characteristics of inductance according to a method of arranging a first conductor and a second conductor.

【図13】本発明の第5の実施例である電力変換器の配
線導体を示す。
FIG. 13 shows a wiring conductor of a power converter according to a fifth embodiment of the present invention.

【図14】本発明の第6の実施例である電力変換器の配
線導体を示す。
FIG. 14 shows a wiring conductor of a power converter according to a sixth embodiment of the present invention.

【図15】本発明の第7の実施例である電力変換器の配
線導体を示す。
FIG. 15 shows a wiring conductor of a power converter according to a seventh embodiment of the present invention.

【図16】第1の導体と第2の導体の固定方法を示す配
線導体実装図である。
FIG. 16 is a wiring conductor mounting diagram showing a method of fixing the first conductor and the second conductor.

【図17】本発明の第8の実施例である電力変換器の配
線導体を示す。
FIG. 17 shows a wiring conductor of a power converter according to an eighth embodiment of the present invention.

【図18】本発明の第9の実施例である電力変換器の配
線導体を示す。
FIG. 18 shows a wiring conductor of a power converter according to a ninth embodiment of the present invention.

【図19】本発明の第10の実施例であるスナバ回路に
おける実装図である。
FIG. 19 is a mounting diagram of a snubber circuit according to a tenth embodiment of the present invention.

【図20】本発明の第11の実施例であるクランプ回路
における実装側面図である。
FIG. 20 is a mounting side view of a clamp circuit according to an eleventh embodiment of the present invention.

【図21】半導体スイッチング素子をターンオフした際
に電流変化が生じる配線部分を示す回路図である。
FIG. 21 is a circuit diagram showing a wiring portion where a current change occurs when a semiconductor switching element is turned off.

【図22】従来の電力変換器の構成例を示す図である。FIG. 22 is a diagram illustrating a configuration example of a conventional power converter.

【図23】自己消弧型半導体素子に適用する従来のスナ
バ回路及びクランプ回路の動作を説明する図である。
FIG. 23 is a diagram illustrating the operation of a conventional snubber circuit and a clamp circuit applied to a self-extinguishing type semiconductor element.

【図24】アノードリアクトルを必要としない自己消弧
型半導体素子のターンオフ時のスナバ回路を含めた回路
動作を説明する図である。
FIG. 24 is a diagram illustrating a circuit operation including a snubber circuit at the time of turning off a self-extinguishing type semiconductor element that does not require an anode reactor.

【図25】スナバ回路を必要としない自己消弧型半導体
素子のターンオフ時の回路動作を説明する図である。
FIG. 25 is a diagram illustrating a circuit operation at the time of turning off a self-extinguishing type semiconductor element that does not require a snubber circuit.

【図26】インダクタンスを低減するための従来の配線
実装を示す図である。
FIG. 26 is a diagram showing a conventional wiring mounting for reducing inductance.

【符号の説明】[Explanation of symbols]

1,11,12…第1の導体、2,21,22…第2の
導体、3…絶縁物、4…絶縁材、5…導電性ネジ、6…
絶縁性ネジ、7…スペーサ、8…絶縁性スペーサ、3
1,31a〜31d…GTO、32,32a,32d…
スナバダイオード、33,33a,33d…スナバコン
デンサ、34…スナバ回路内寄生インダクタンス、35
…ダイオード、36…クランプコンデンサ、37…クラ
ンプ回路内寄生インダクタンス、38,38a,38b
…クランプダイオード、39…冷却フィン、40,40
a,40b…平滑コンデンサ、41…平滑回路内寄生イ
ンダクタンス、42…クランプダイオード部寄生インダ
クタンス、43a〜43c…直流電源−半導体スイッチ
ング素子間寄生インダクタンス、91…電流方向(紙面
裏側から表側方向)、92…電流方向(紙面表側から裏
側方向)、101…交流電源、102…コンバータ(1
相分)、103…平滑コンデンサ、104…インバータ
(1相分)、105…交流電動機。
1, 11, 12 ... first conductor, 2, 21, 22, ... second conductor, 3 ... insulator, 4 ... insulating material, 5 ... conductive screw, 6 ...
Insulating screw, 7 ... spacer, 8 ... insulating spacer, 3
1, 31a to 31d ... GTO, 32, 32a, 32d ...
Snubber diodes, 33, 33a, 33d: snubber capacitors, 34: parasitic inductance in snubber circuits, 35
... diode, 36 ... clamp capacitor, 37 ... parasitic inductance in the clamp circuit, 38, 38a, 38b
... clamp diode, 39 ... cooling fin, 40, 40
a, 40b: smoothing capacitor; 41, parasitic inductance in the smoothing circuit; 42, parasitic inductance in the clamp diode portion; 43a to 43c; ... Current direction (from front side to back side of paper), 101 AC power supply, 102 converter (1
Phase), 103: smoothing capacitor, 104: inverter (for one phase), 105: AC motor.

Claims (25)

【特許請求の範囲】[Claims] 【請求項1】半導体スイッチング素子により負荷電流を
制御する電力変換器において、前記半導体スイッチング
素子を通電または遮断する制御に伴い電流変化を生じる
第1の導体に近接して、前記第1の導体の電流変化に応
じて誘導電流を生じる第2の導体を、近接配置する配線
を備えることを特徴とする電力変換器。
1. A power converter for controlling a load current by a semiconductor switching element, wherein the power converter is connected to the first conductor in a vicinity of a first conductor in which a current change occurs due to a control for turning on or off the semiconductor switching element. A power converter comprising: a wiring that closely arranges a second conductor that generates an induced current in response to a current change.
【請求項2】半導体スイッチング素子により負荷電流を
制御する電力変換器において、前記半導体スイッチング
素子を通電または遮断する制御に伴い電流変化を生じる
第1の導体に近接して、前記第1の導体の電流変化に応
じて誘導電流を生じる第2の導体を配置し、さらに前記
第1の導体と前記第2の導体を少なくとも一点で電気的
に接続したことを特徴とする電力変換器。
2. A power converter for controlling a load current by using a semiconductor switching element, wherein the power supply includes: A power converter, wherein a second conductor that generates an induced current according to a current change is arranged, and the first conductor and the second conductor are electrically connected at at least one point.
【請求項3】半導体スイッチング素子により負荷電流を
制御する電力変換器において、前記半導体スイッチング
素子を通電または遮断する制御に伴い電流変化を生じる
第1の導体に近接して第2の導体を配置し、さらに前記
第1の導体と前記第2の導体を少なくとも一点で電気的
に接続したことを特徴とする電力変換器。
3. A power converter for controlling a load current by a semiconductor switching element, wherein a second conductor is arranged in proximity to the first conductor which causes a change in current due to control of energizing or deactivating the semiconductor switching element. And a power converter, wherein the first conductor and the second conductor are electrically connected at at least one point.
【請求項4】交流を直流に変換する、第1の半導体スイ
ッチング素子を備えたコンバータ部と、前記直流を平滑
する平滑コンデンサと、前記平滑コンデンサにより平滑
された直流を交流に逆変換する、第2の半導体スイッチ
ング素子を備えたインバータ部とを有する電力変換器に
おいて、 前記平滑コンデンサと前記コンバータ部または前記イン
バータ部とを直接または他の部材を介して接続する幅広
な第1の導体の一部または全区間で、前記第1の導体の
板厚方向に対する投影面と少なくとも一部で重なり且つ
少なくとも一部で重ならない部分を有する第2の導体を
前記第1の導体に近接して配置し、前記第2の導体の少
なくとも一点を前記第1の導体と電気的に接続したこと
を特徴とする電力変換器。
A converter for converting an alternating current into a direct current, the converter including a first semiconductor switching element, a smoothing capacitor for smoothing the direct current, and a reverse conversion of the direct current smoothed by the smoothing capacitor into an alternating current. A power converter having an inverter unit provided with a second semiconductor switching element, a part of a wide first conductor connecting the smoothing capacitor and the converter unit or the inverter unit directly or via another member. Or in the entire section, a second conductor having a portion that at least partially overlaps and does not overlap at least partially with a projection surface of the first conductor with respect to the plate thickness direction is arranged close to the first conductor, A power converter, wherein at least one point of the second conductor is electrically connected to the first conductor.
【請求項5】交流を直流に変換する、第1の半導体スイ
ッチング素子を備えたコンバータ部と、前記直流を平滑
する平滑コンデンサと、前記平滑コンデンサにより平滑
された直流を交流に逆変換する、第2の半導体スイッチ
ング素子を備えたインバータ部とを有する電力変換器に
おいて、 前記平滑コンデンサと前記コンバータ部または前記イン
バータ部を直接または他の部材を介して接続する幅広な
第1の導体の一部または全区間で、前記第1の導体と同
一幅の第2の導体を、前記第1の導体の板厚方向に対す
る投影面と前記第1の導体の幅に対して10%から60
%の範囲で重なるように、前記第1の導体に近接して配
置し、前記第2の導体の少なくとも一点を前記第1の導
体と電気的に接続したことを特徴とする電力変換器。
5. A converter unit having a first semiconductor switching element for converting AC to DC, a smoothing capacitor for smoothing the DC, and a DC for inversely converting the DC smoothed by the smoothing capacitor to AC. A power converter having an inverter unit having two semiconductor switching elements, wherein a part of a wide first conductor that connects the smoothing capacitor and the converter unit or the inverter unit directly or via another member or In the entire section, the second conductor having the same width as the first conductor is moved from 10% to 60% with respect to the projection plane in the thickness direction of the first conductor and the width of the first conductor.
%, Wherein at least one point of the second conductor is electrically connected to the first conductor so as to overlap in the range of%.
【請求項6】交流を直流に変換する、第1の半導体スイ
ッチング素子を備えたコンバータ部と、前記直流を平滑
する平滑コンデンサと、前記平滑コンデンサにより平滑
された直流を交流に逆変換する、第2の半導体スイッチ
ング素子を備えたインバータ部とを有する電力変換器に
おいて、 前記平滑コンデンサと前記コンバータ部あるいは前記イ
ンバータ部とを直接または他の部材を介して接続し且つ
電流が逆向きで互いに磁束を打ち消し合うように平行に
配置された2枚の幅広な第1の導体の一部または全区間
で、前記第1の導体の板厚方向に対する投影面と少なく
とも一部で重なり且つ少なくとも一部で重ならない部分
を有する少なくとも1枚の第2の導体を、前記第1の導
体に近接して配置し、前記第2の導体の少なくとも一点
を前記第1の導体と電気的に接続したことを特徴とする
電力変換器。
6. A converter unit having a first semiconductor switching element for converting AC to DC, a smoothing capacitor for smoothing the DC, and a DC for smoothing the DC smoothed by the smoothing capacitor is converted back to AC. A power converter having an inverter unit provided with a second semiconductor switching element, wherein the smoothing capacitor and the converter unit or the inverter unit are connected directly or via another member, and currents flow in opposite directions to generate a magnetic flux with each other. In a part or the whole section of the two wide first conductors arranged in parallel so as to cancel each other, at least partly overlap and at least partly overlap with the projection surface of the first conductor in the thickness direction. At least one second conductor having a portion not to be disposed is disposed in close proximity to the first conductor, and at least one point of the second conductor is connected to the second conductor. A power converter characterized by being electrically connected to one of the conductors.
【請求項7】交流を直流に変換する、第1の半導体スイ
ッチング素子を備えたコンバータ部と、前記直流を平滑
する平滑コンデンサと、前記平滑コンデンサにより平滑
された直流を交流に逆変換する、第2の半導体スイッチ
ング素子を備えたインバータ部とを有する電力変換器に
おいて、 前記半導体スイッチング素子のターンオン時あるいはタ
ーンオフ時に、電流変化を生じる幅広な第1の導体の一
部または全区間で、前記第1の導体の板厚方向に対する
投影面と少なくとも一部で重なり且つ少なくとも一部で
重ならない部分を有する第2の導体を近接して配置し、
前記第2の導体の少なくとも一点を前記第1の導体と電
気的に接続したことを特徴とする電力変換器。
7. A converter provided with a first semiconductor switching element for converting an alternating current into a direct current, a smoothing capacitor for smoothing the direct current, and an inverse converter for converting the direct current smoothed by the smoothing capacitor into an alternating current. A power converter having an inverter unit provided with two semiconductor switching elements, wherein at the time of turn-on or turn-off of the semiconductor switching elements, at least a part of or a whole section of the wide first conductor that causes a current change. A second conductor having a portion that at least partially overlaps and at least partially does not overlap with the projection plane of the conductor in the plate thickness direction,
A power converter, wherein at least one point of the second conductor is electrically connected to the first conductor.
【請求項8】直流入力電圧Vdcが3kV以上で、且つ
定格電圧Vmax の半導体スイッチング素子の遮断電流I
sと前記半導体スイッチング素子のサージ電圧を吸収す
るスナバコンデンサ容量Csとの比Is/Csが1kA
/1μF以上である請求項1から7のうちいずれか1項
に記載の電力変換器において、直流電源と前記半導体ス
イッチング素子との間の配線インダクタンスL及び前記
スナバコンデンサ容量Csの比が 【数1】 を満足する電力変換器。
8. A cutoff current I of a semiconductor switching element having a DC input voltage Vdc of 3 kV or more and a rated voltage Vmax.
The ratio Is / Cs of s to the snubber capacitor capacitance Cs for absorbing the surge voltage of the semiconductor switching element is 1 kA.
The power converter according to any one of claims 1 to 7, wherein a ratio of a wiring inductance L between a DC power supply and the semiconductor switching element and a capacitance of the snubber capacitor Cs is: ] Power converter that satisfies the requirements.
【請求項9】定格電圧Vmax 及び遮断時における電流下
降率の最大傾きがdi/dtである半導体スイッチング
素子を有し、直流入力電圧Vdcが3kV以上である請
求項1から7のうちいずれか1項に記載の電力変換器に
おいて、直流電源と前記半導体スイッチング素子との間
の配線インダクタンスLが 【数2】 を満足する電力変換器。
9. The semiconductor device according to claim 1, further comprising a semiconductor switching element having a maximum slope of a rated voltage Vmax and a current decreasing rate at the time of cutoff of di / dt, and a DC input voltage Vdc of 3 kV or more. 3. The power converter according to claim 1, wherein the wiring inductance L between the DC power supply and the semiconductor switching element is Power converter that satisfies the requirements.
【請求項10】前記第2の導体は、前記第1の導体との
最短距離が3mm以下であることを特徴とする請求項1か
ら9のうちいずれか1項に記載の電力変換器。
10. The power converter according to claim 1, wherein a shortest distance between the second conductor and the first conductor is 3 mm or less.
【請求項11】前記第1の導体の板厚方向に対する投影
面で前記第2の導体と重なる幅が前記第1の導体幅の1
0%以上であることを特徴とする請求項1〜4及び6〜
10のうちいずれか1項に記載の電力変換器。
11. A width of the first conductor, which overlaps with the second conductor on a projection plane in a thickness direction of the first conductor, is one of the width of the first conductor.
It is 0% or more, Claims 1-4 and 6- characterized by the above-mentioned.
The power converter according to claim 10.
【請求項12】前記第1の導体の板厚方向に対する投影
面で前記第2の導体と重ならない幅が前記第1の導体幅
の1/2以上であることを特徴とする請求項1から11
のうちいずれか1項に記載の電力変換器。
12. The method according to claim 1, wherein a width of the first conductor not overlapping with the second conductor on a projection plane in a plate thickness direction is equal to or more than の of the width of the first conductor. 11
The power converter according to claim 1.
【請求項13】前記第2の導体は厚さが1mm以上である
ことを特徴とする請求項1から12のうちいずれか1項
に記載の電力変換器。
13. The power converter according to claim 1, wherein the second conductor has a thickness of 1 mm or more.
【請求項14】前記第2の導体の厚さは、前記第1の導
体の厚さよりも薄いことを特徴とする請求項1から13
のうちいずれか1項に記載の電力変換器。
14. The apparatus according to claim 1, wherein a thickness of said second conductor is smaller than a thickness of said first conductor.
The power converter according to claim 1.
【請求項15】前記第2の導体は、前記第1の導体の板
厚方向に対する投影面で、少なくとも一部で重なる部分
を有し且つ前記第1の導体の板幅方向に対する少なくと
も一方の端部を折曲げたことを特徴とする請求項1から
14のうちいずれか1項に記載の電力変換器。
15. The second conductor has a portion that at least partially overlaps with a projection plane of the first conductor in a plate thickness direction and at least one end of the first conductor with respect to a plate width direction. The power converter according to any one of claims 1 to 14, wherein the portion is bent.
【請求項16】請求項1から15のうちいずれか1項に
記載の前記第2の導体において、少なくとも一つのスリ
ットを設けたことを特徴とする電力変換器。
16. The power converter according to claim 1, wherein at least one slit is provided in the second conductor according to any one of claims 1 to 15.
【請求項17】前記第2の導体と前記第1の導体は絶縁
物を介して固定することを特徴とする請求項1から16
のうちいずれか1項に記載の電力変換器。
17. The apparatus according to claim 1, wherein said second conductor and said first conductor are fixed via an insulator.
The power converter according to claim 1.
【請求項18】前記第2の導体と前記第1の導体は、導
電性の接続手段と絶縁性の接続手段とを併用して固定す
ることを特徴とする請求項17項に記載の電力変換器。
18. The power converter according to claim 17, wherein the second conductor and the first conductor are fixed by using both conductive connecting means and insulating connecting means. vessel.
【請求項19】直流入力電圧Vdcが3kV以上で、且
つ定格電圧Vmax の半導体スイッチング素子の遮断電流
Isと前記半導体スイッチング素子のサージ電圧を吸収
するスナバコンデンサ容量Csとの比Is/Csが1k
A/1μF以上である電力変換器において、直流電源と
前記半導体スイッチング素子との間の配線インダクタン
スL及び前記スナバコンデンサ容量Csの比が 【数3】 を満足する電力変換器。
19. A ratio Is / Cs of a cut-off current Is of a semiconductor switching element having a DC input voltage Vdc of 3 kV or more and a rated voltage Vmax to a snubber capacitor capacitance Cs for absorbing a surge voltage of the semiconductor switching element is 1 k.
In a power converter of A / 1 μF or more, the ratio between the wiring inductance L between the DC power supply and the semiconductor switching element and the snubber capacitor capacitance Cs is Power converter that satisfies the requirements.
【請求項20】定格電圧Vmax 及び遮断時における電流
下降率の最大傾きがdi/dtである半導体スイッチン
グ素子を有し、直流入力電圧Vdcが3kV以上である
電力変換器において、直流電源と前記半導体スイッチン
グ素子との間の配線インダクタンスLが 【数4】 を満足する電力変換器。
20. A power converter comprising a semiconductor switching element having a maximum slope of a rated voltage Vmax and a current falling rate at cutoff of di / dt and a DC input voltage Vdc of 3 kV or more, wherein a DC power supply and said semiconductor The wiring inductance L between the switching element and Power converter that satisfies the requirements.
【請求項21】半導体スイッチング素子により負荷電流
を制御する電気機器において、前記半導体スイッチング
素子の通電または遮断する制御に伴い電流変化を生じる
第1の導体に近接して、前記第1の導体の電流変化に応
じて誘導電流を生じる第2の導体を配置し、さらに前記
第1の導体と前記第2の導体を少なくとも一点で電気的
に接続したことを特徴とする電気機器。
21. An electric device for controlling a load current by a semiconductor switching element, wherein the current flowing through the first conductor is close to the first conductor which causes a current change due to the control of energizing or deactivating the semiconductor switching element. An electric device comprising: a second conductor that generates an induced current in accordance with a change; and an electrical connection between the first conductor and the second conductor at at least one point.
【請求項22】前記第1の導体の板厚方向に対する投影
面で前記第2の導体と重なる幅が前記第1の導体幅の1
0%以上であることを特徴とする請求項21に記載の電
気機器。
22. A width of the first conductor, which overlaps with the second conductor on a projection plane in a plate thickness direction, is one of the first conductor width.
The electric device according to claim 21, wherein the electric device is 0% or more.
【請求項23】前記第2の導体と前記第1の導体は絶縁
物を介して固定することを特徴とする請求項21または
請求項22に記載の電気機器。
23. The electric device according to claim 21, wherein the second conductor and the first conductor are fixed via an insulator.
【請求項24】前記第2の導体と前記第1の導体は絶縁
物を介して固定することを特徴とする請求項21または
請求項22または請求項23に記載の電気機器。
24. The electric device according to claim 21, wherein said second conductor and said first conductor are fixed via an insulator.
【請求項25】交流を直流に変換する、第1の半導体ス
イッチング素子を備えたコンバータ部と、前記直流を平
滑する平滑コンデンサと、前記平滑コンデンサにより平
滑された直流を交流に逆変換する、第2の半導体スイッ
チング素子を備えたインバータ部とを有する電力変換器
の製造方法において、回路構成部品を接続する幅広な第
1の導体の一部または全区間で、前記第1の導体の板厚
方向に対する投影面で少なくとも一部で重なり且つ少な
くとも一部で重ならない部分を有する第2の導体を前記
第1の導体に近接して配置,固定し、前記第1の導体と
前記第2の導体とを電気的に接続することを特徴とする
電力変換器の製造方法。
25. A converter comprising a first semiconductor switching element for converting AC into DC, a smoothing capacitor for smoothing the DC, and a DC which is inversely converted from the DC smoothed by the smoothing capacitor into AC. In a method for manufacturing a power converter having an inverter unit provided with two semiconductor switching elements, a part or all of a wide first conductor connecting circuit components is arranged in a thickness direction of the first conductor. A second conductor having a portion at least partially overlapping and at least partially non-overlapping on a projection surface with respect to the first conductor and the second conductor, A method for manufacturing a power converter, comprising:
JP05471198A 1997-03-07 1998-03-06 Power converter and manufacturing method thereof Expired - Fee Related JP3750338B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05471198A JP3750338B2 (en) 1997-03-07 1998-03-06 Power converter and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5275097 1997-03-07
JP9-52750 1997-03-07
JP05471198A JP3750338B2 (en) 1997-03-07 1998-03-06 Power converter and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH10309073A true JPH10309073A (en) 1998-11-17
JP3750338B2 JP3750338B2 (en) 2006-03-01

Family

ID=26393405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05471198A Expired - Fee Related JP3750338B2 (en) 1997-03-07 1998-03-06 Power converter and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3750338B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004229393A (en) * 2003-01-22 2004-08-12 Toyota Motor Corp Semiconductor device
EP1777803A3 (en) * 2005-10-24 2010-04-28 Hitachi Industrial Equipment Systems Co. Ltd. Frequency converter
JP2013059151A (en) * 2011-09-07 2013-03-28 Toshiba Mitsubishi-Electric Industrial System Corp Three-level power conversion device
JP2013223256A (en) * 2012-04-12 2013-10-28 Denso Corp Circuit board and manufacturing method therefor
JP2016011952A (en) * 2014-06-04 2016-01-21 株式会社Top Power semiconductor test apparatus
WO2017163612A1 (en) * 2016-03-24 2017-09-28 株式会社日立製作所 Power semiconductor module

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6186183B2 (en) * 2013-06-13 2017-08-23 株式会社日立製作所 Power converter

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03289346A (en) * 1990-04-03 1991-12-19 Mitsubishi Electric Corp Conductor arranging method for inverter
JPH05315205A (en) * 1992-05-08 1993-11-26 Meidensha Corp Connection method of electrolytic capacitors
JPH06151210A (en) * 1991-09-13 1994-05-31 Vlt Corp Transformer provided with variable coupling
JPH06225545A (en) * 1993-01-21 1994-08-12 Toshiba Corp Semiconductor power converter
JPH09182459A (en) * 1995-12-28 1997-07-11 Aisin Aw Co Ltd Inverter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03289346A (en) * 1990-04-03 1991-12-19 Mitsubishi Electric Corp Conductor arranging method for inverter
JPH06151210A (en) * 1991-09-13 1994-05-31 Vlt Corp Transformer provided with variable coupling
JPH05315205A (en) * 1992-05-08 1993-11-26 Meidensha Corp Connection method of electrolytic capacitors
JPH06225545A (en) * 1993-01-21 1994-08-12 Toshiba Corp Semiconductor power converter
JPH09182459A (en) * 1995-12-28 1997-07-11 Aisin Aw Co Ltd Inverter

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004229393A (en) * 2003-01-22 2004-08-12 Toyota Motor Corp Semiconductor device
EP1777803A3 (en) * 2005-10-24 2010-04-28 Hitachi Industrial Equipment Systems Co. Ltd. Frequency converter
JP2013059151A (en) * 2011-09-07 2013-03-28 Toshiba Mitsubishi-Electric Industrial System Corp Three-level power conversion device
JP2013223256A (en) * 2012-04-12 2013-10-28 Denso Corp Circuit board and manufacturing method therefor
JP2016011952A (en) * 2014-06-04 2016-01-21 株式会社Top Power semiconductor test apparatus
WO2017163612A1 (en) * 2016-03-24 2017-09-28 株式会社日立製作所 Power semiconductor module
JPWO2017163612A1 (en) * 2016-03-24 2018-09-27 株式会社日立製作所 Power semiconductor module

Also Published As

Publication number Publication date
JP3750338B2 (en) 2006-03-01

Similar Documents

Publication Publication Date Title
US6028779A (en) Power inverter device
JP3745561B2 (en) Multi-level neutral point potential fixed power converter
JP6200871B2 (en) Power module and power converter
JP3692906B2 (en) Power wiring structure and semiconductor device
US7518890B2 (en) AC/DC/AC converter with reduced inductance in the DC filter capacitors
JP2013045974A (en) Semiconductor module
JPH10309073A (en) Power converter and its manufacture
JP3420021B2 (en) Semiconductor power converter
TW307940B (en)
JP6530987B2 (en) Power converter
JP2000217369A (en) Inverter device
JP2000152604A (en) Power converter
JPH0541396U (en) Inverter device
JP2019004633A (en) Electric power conversion system
JP2004187484A (en) Stacked structure of power converter
TW457759B (en) Converter for electricity and its manufacturing method
JP3315303B2 (en) Motor control device
JP3390679B2 (en) Inverter device
JP2001238458A (en) Power converter
JP2015089185A (en) Three-level power conversion device
JPH08126302A (en) Power converter and its manufacture
CN110506384B (en) Low inductance half-bridge power module
JP2018182880A (en) Power conversion device
Tiwari et al. An insight into geometry and orientation of capacitors for high-speed power circuits
JP3382074B2 (en) Power converter

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121216

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131216

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees