JPH10308359A - Semiconductor device and method of forming its electrode - Google Patents

Semiconductor device and method of forming its electrode

Info

Publication number
JPH10308359A
JPH10308359A JP13429697A JP13429697A JPH10308359A JP H10308359 A JPH10308359 A JP H10308359A JP 13429697 A JP13429697 A JP 13429697A JP 13429697 A JP13429697 A JP 13429697A JP H10308359 A JPH10308359 A JP H10308359A
Authority
JP
Japan
Prior art keywords
layer
augeni
forming
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13429697A
Other languages
Japanese (ja)
Other versions
JP2950285B2 (en
Inventor
Shuichi Kaneko
修一 金子
Hiroichi Goto
博一 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP13429697A priority Critical patent/JP2950285B2/en
Publication of JPH10308359A publication Critical patent/JPH10308359A/en
Application granted granted Critical
Publication of JP2950285B2 publication Critical patent/JP2950285B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device having an electrode capable of having a good ohmic contact and being brazed and a method of forming such an electrode. SOLUTION: An electrode 4 having an ohmic contact with a GaAs(gallium arsenide) semiconductor region 1a comprises a multilayer body including a first layer 5 made of AuGeNi (gold, germanium, nickel), a second layer 6 made of AuNi, a third layer 7 made of Ni, and a fourth layer 8 made of Au. The second layer 6 prevents deposition of Ge on the surface of the electrode 4. The third layer 7 improves soldering.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はGaAs又はこれを主成
分とした半導体を含むショットキバリアダイオード等の
半導体素子及びこの電極の形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device such as a Schottky barrier diode containing GaAs or a semiconductor containing the same as a main component, and a method for forming the electrode.

【0002】[0002]

【従来の技術】GaAs(砒化ガリウム)半導体素子の
オーミック接触電極としてAuGeNi層又はAuSi
層とAu層とを順に積層した2層構造の電極は公知であ
る。AuGeNi層又はAuSi層を設けることによっ
てGaAs半導体に対して良好にオーミック接触した電
極を得ることができる。
2. Description of the Related Art An AuGeNi layer or AuSi is used as an ohmic contact electrode of a GaAs (gallium arsenide) semiconductor device.
An electrode having a two-layer structure in which a layer and an Au layer are sequentially stacked is known. By providing an AuGeNi layer or an AuSi layer, an electrode that is in good ohmic contact with a GaAs semiconductor can be obtained.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記電
極を金属支持体上に半田で良好に固着することが困難で
あった。これはAuGeNi層のGe又はAuSi層の
SiがAu層の表面に析出して酸化膜を形成することに
起因していると考えられる。Ge及びSiは半田とのな
じみが著しく悪いので、Au層の表面にGe又はSiが
析出すると、Au層の半田付着性を低下させる。また、
従来の電極構造では、AuGeNi層とAu層との2層
構造であるので、半田付けの時にAu層が半田に取り込
まれてしまい、Au層が消滅すると、AuGeNi層が
半田に接触する。AuGeNi層は半田に対してなじみ
が良くないので、半田層と電極との界面に剥離が生じる
虞がある。
However, it has been difficult to satisfactorily fix the above electrodes on a metal support by soldering. This is considered to be due to the fact that Ge of the AuGeNi layer or Si of the AuSi layer precipitates on the surface of the Au layer to form an oxide film. Since Ge and Si have a remarkably poor affinity with solder, if Ge or Si precipitates on the surface of the Au layer, the solder adhesion of the Au layer is reduced. Also,
Since the conventional electrode structure has a two-layer structure of an AuGeNi layer and an Au layer, the Au layer is taken into the solder at the time of soldering, and when the Au layer disappears, the AuGeNi layer comes into contact with the solder. Since the AuGeNi layer is not well adapted to the solder, peeling may occur at the interface between the solder layer and the electrode.

【0004】そこで、本発明の目的は、良好なオーミッ
ク接触を得ることができ且つろう付けを良好に達成する
ことができる電極を備えた半導体素子及びこの電極の形
成方法を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device having an electrode capable of obtaining good ohmic contact and achieving good brazing, and a method of forming the electrode.

【0005】[0005]

【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための物の発明は、GaAs(砒化ガリ
ウム)、又はGaとAsとを主成分とする化合物半導体
から成る半導体領域を有する半導体基体と、前記半導体
領域にオーミック接触している電極とを備えた半導体素
子において、前記電極が、前記半導体領域に隣接配置さ
れたAuGeNi(金・ゲルマニウム・ニッケル)を含
む第1の層と、前記第1の層に隣接配置されたAuNi
(金・ニッケル)を含む第2の層と、前記第2の層に隣
接配置されたNi(ニッケル)から成る第3の層と、前
記第3の層に隣接配置されたAu(金)から成る第4の
層とから成り、前記第1、第2、第3及び第4の層は順
次に積層されている半導体素子に係わるものである。な
お、請求項2に示すように、半導体材料とAuGeNi
との合金化層を少なくとも一部に含むように第1の層を
設けることが望ましい。また、請求項3に示すように第
1の層と第2の層との間にAu層を介在させることがで
きる。また、請求項4に示すように第3の層と第4の層
との間にAuNi層を介在させることができる。本願の
方法の発明は、GaAs(砒化ガリウム)又はGaとA
sとを主成分として含む化合物半導体から成る半導体領
域を有する半導体基体と、前記半導体領域に接触してい
る電極とを備えた半導体素子における前記電極の形成方
法であって、前記半導体領域の主面にAuGeNiを被
着させてAuGeNi層を形成する工程と、前記AuG
eNi層の表面にAuを被着させて第1のAu層を形成
する工程と、前記AuGeNi層と前記第1のAu層と
を備えた半導体基体に熱処理を施す工程と、前記第1の
Au層の表面にNiを被着させてNi層を形成する工程
と、前記Ni層の表面にAuを被着させて第2のAu層
を形成する工程と、前記AuGeNi層と前記第1のA
u層と前記Ni層と前記第2のAu層とを伴った半導体
基体に熱処理を施して前記Ni層の一部のNiを前記第
1のAu層の少なくとも一部と合金化させてAuNi層
を得る工程とを備えている電極形成方法に係わるもので
ある。なお、請求項6に示すようにAuGeNiとAu
とを連続的に蒸着させること、及びNiとAuとを連続
的に蒸着させることが望ましい。
Means for Solving the Problems To solve the above problems and achieve the above object, an invention of the present invention is to provide a semiconductor region made of GaAs (gallium arsenide) or a compound semiconductor containing Ga and As as main components. A semiconductor element comprising: a semiconductor substrate having: a first layer containing AuGeNi (gold / germanium / nickel) disposed adjacent to the semiconductor region; AuNi disposed adjacent to the first layer.
A second layer containing (gold / nickel), a third layer made of Ni (nickel) disposed adjacent to the second layer, and Au (gold) disposed adjacent to the third layer. And the fourth, fourth, and fourth layers, wherein the first, second, third, and fourth layers relate to semiconductor elements that are sequentially stacked. It should be noted that the semiconductor material and the AuGeNi
It is desirable to provide the first layer so as to include at least a part of the alloying layer with the above. Further, an Au layer can be interposed between the first layer and the second layer. Further, an AuNi layer can be interposed between the third layer and the fourth layer. The invention of the method of the present application uses GaAs (gallium arsenide) or Ga and A
a semiconductor substrate having a semiconductor region made of a compound semiconductor containing s as a main component, and a method for forming the electrode in a semiconductor element having an electrode in contact with the semiconductor region, wherein the main surface of the semiconductor region is Forming an AuGeNi layer by depositing AuGeNi on the substrate;
depositing Au on the surface of the eNi layer to form a first Au layer; performing a heat treatment on a semiconductor substrate including the AuGeNi layer and the first Au layer; Depositing Ni on the surface of the layer to form a Ni layer; depositing Au on the surface of the Ni layer to form a second Au layer; the AuGeNi layer and the first A
heat treatment is performed on the semiconductor substrate including the u layer, the Ni layer, and the second Au layer to alloy a part of the Ni layer with at least a part of the first Au layer to form an AuNi layer. And a method for forming an electrode. In addition, AuGeNi and Au
Is desirably continuously deposited, and Ni and Au are continuously deposited.

【0006】[0006]

【発明の作用及び効果】請求項1〜4の発明によれば、
AuGeNi層又はAuGeNiを含む第1の層を半導
体領域に隣接配置させるので、従来と同様に良好なオー
ミック接触を得ることができる。また、AuGeNiを
含む第1の層とAuから成る第4の層との間にAuNi
から成る第2の層とNiから成る第3の層が介在してい
るので、ろう付け時に第4の層のAu又は第4の層のA
uと第3の層のNiとがろう材に吸収されてもろう材が
なじみの良い第3の層のNi、又は第3及び第4の層の
間のAuNi層に接触することになり、電極のろう付け
を良好に達成することができる。また、Niが半導体領
域に拡散すると、オーミック接触性を低下させる等の問
題を引き起こすが、AuNiを含む第2の層が設けられ
ているので、この第2の層でNiの拡散を抑制すること
ができる。また、第2及び第3の層は第1の層のGeの
第4の層の表面への析出を阻止し、第4の層のろう材の
ぬれ性を良好に保つことに寄与する。また、第2の層は
半田に侵食されやすいAu層ではなくて半田に侵食され
難いAuNi層であるので、電極を半田付けする時に生
じる第2の層の側方からの半田による侵食を防ぐことが
でき、第3の層の剥離を防ぐことができる。また、請求
項2に示すようにGaAsを含む半導体材料とAuGe
Niとの合金化層を設けるとより良好なオーミック接触
が得られる。また、請求項3に示すように第1及び第2
の層の間にAu層を介在させれば、Niの半導体領域側
への拡散を一層良好に阻止することができる。また、請
求項4に示すように第3の層と第4の層の間にAuNi
層を介在しても半田付性の低下を招くことはない。ま
た、請求項5の電極の形成方法によれば、AuGeNi
層と第1のAu層とを形成した段階で第1回の熱処理を
施し、第2のAu層を形成した後に第2回の熱処理を施
こすので、第1回の熱処理をオーミック接触を目的とし
て行い、第2回の熱処理をAuNi層の形成を目的とし
て行うことが可能になり、Niの必要以上の拡散を防止
してオーミック性を良好に保つことができる。また、請
求項6の発明によれば連続的蒸着によって各層を能率良
く形成することができる。
According to the first to fourth aspects of the present invention,
Since the AuGeNi layer or the first layer containing AuGeNi is arranged adjacent to the semiconductor region, good ohmic contact can be obtained as in the related art. AuNi is provided between the first layer containing AuGeNi and the fourth layer made of Au.
Since the second layer made of Ni and the third layer made of Ni are interposed, Au of the fourth layer or A of the fourth layer is used during brazing.
Even if u and Ni of the third layer are absorbed by the brazing material, the brazing material comes into contact with the Ni of the third layer which is familiar or the AuNi layer between the third and fourth layers, Electrode brazing can be successfully achieved. In addition, when Ni diffuses into the semiconductor region, a problem such as reduction in ohmic contact is caused. However, since the second layer containing AuNi is provided, it is necessary to suppress the diffusion of Ni in the second layer. Can be. In addition, the second and third layers prevent Ge of the first layer from depositing on the surface of the fourth layer, and contribute to maintaining good wettability of the brazing material of the fourth layer. Further, since the second layer is not an Au layer which is easily eroded by solder but an AuNi layer which is hardly eroded by solder, it is necessary to prevent erosion by solder from the side of the second layer which occurs when soldering an electrode. And peeling of the third layer can be prevented. In addition, a semiconductor material containing GaAs and AuGe
By providing an alloyed layer with Ni, better ohmic contact can be obtained. In addition, as shown in claim 3, the first and second
If an Au layer is interposed between the layers, the diffusion of Ni into the semiconductor region can be more effectively prevented. Further, AuNi is provided between the third layer and the fourth layer.
Even if a layer is interposed, the solderability is not reduced. According to the method of forming an electrode of the fifth aspect, AuGeNi
The first heat treatment is performed at the stage when the layer and the first Au layer are formed, and the second heat treatment is performed after the second Au layer is formed. Therefore, the first heat treatment is performed for ohmic contact. It is possible to perform the second heat treatment for the purpose of forming the AuNi layer, thereby preventing unnecessary diffusion of Ni and maintaining good ohmic properties. According to the invention of claim 6, each layer can be efficiently formed by continuous vapor deposition.

【0007】[0007]

【実施例】次に、図1〜図6を参照して本発明の実施例
に係わる半導体素子としてのショットキバリアダイオー
ド及びその製造方法を説明する。本実施例に従うGaA
sショットキバリアダイオードは、図1に示すようにn
+ 型のGaAsから成る第1の半導体領域1aとn-
GaAsから成る第2の半導体領域1bとから成るGa
As半導体基体2と、第2の半導体領域1bに接触して
いるショットキバリア電極3と、第1の半導体領域1に
接触しているろう付け用電極4とで構成されてる。
Next, a Schottky barrier diode as a semiconductor device according to an embodiment of the present invention and a method of manufacturing the same will be described with reference to FIGS. GaAs according to this embodiment
As shown in FIG.
Ga composed of a first semiconductor region 1a made of + type GaAs and a second semiconductor region 1b made of n type GaAs
The semiconductor device includes an As semiconductor substrate 2, a Schottky barrier electrode 3 in contact with the second semiconductor region 1b, and a brazing electrode 4 in contact with the first semiconductor region 1.

【0008】ろう付け用電極4は、本発明に従って、A
uGeNi層から成る第1の層5と、AuNi層から成
る第2の層6と、Ni層から成る第3の層7と、Au層
から成る第4の層8との積層構造を有する。なお、第1
の層5はAuGeNiのみで構成されているとは限ら
ず、少なくとも一部はGaAsとの合金化層である。し
かし、図1、図3〜図6においては理解を容易にするた
めに第1の層5にAuGeNiが記入されている。
In accordance with the present invention, the brazing electrode 4
It has a laminated structure of a first layer 5 made of a uGeNi layer, a second layer 6 made of an AuNi layer, a third layer 7 made of a Ni layer, and a fourth layer 8 made of an Au layer. The first
Layer 5 is not always made of only AuGeNi, and is at least partially an alloyed layer with GaAs. However, in FIGS. 1 and 3 to 6, AuGeNi is written on the first layer 5 for easy understanding.

【0009】各層の厚みを例示すると次のとおりであ
る。第1の層5は0.13μm、第2の層6は0.5μ
m、第3の層7は0.5μm、第4の層8は0.5μm
である。
The thickness of each layer is exemplified as follows. The first layer 5 is 0.13 μm, the second layer 6 is 0.5 μm
m, the third layer 7 is 0.5 μm, and the fourth layer 8 is 0.5 μm
It is.

【0010】第1の層5は、従来の電極の第1層と同様
にGaAs半導体領域1aと良好なオーミック接触を得
るための層である。第2の層6は、その下の第3の層7
のNiがGaAs半導体領域1a中に拡散すること及び
側方からの半田による侵食を防止するための層である。
なお、NiがGaAs半導体領域1a中に拡散すると、
半導体領域1aと電極4とのオーミック接触性が低下す
る等の問題が生じる。第3の層7は、半田との密着性を
向上させるための層である。第4の層8は、第3の層7
の酸化防止及び半田濡れ性を向上させるための層であ
る。
The first layer 5 is a layer for obtaining good ohmic contact with the GaAs semiconductor region 1a as in the first layer of the conventional electrode. The second layer 6 has a third layer 7 thereunder.
Is a layer for preventing Ni from diffusing into the GaAs semiconductor region 1a and preventing erosion by solder from the side.
When Ni diffuses into the GaAs semiconductor region 1a,
Problems such as a decrease in ohmic contact between the semiconductor region 1a and the electrode 4 occur. The third layer 7 is a layer for improving the adhesion to the solder. The fourth layer 8 is the third layer 7
This is a layer for preventing oxidation of and improving solder wettability.

【0011】図1のショットキバリアダイオードは以下
のように製造する。まず、第1及び第2の半導体領域1
a、1bから成るGaAs半導体基体2を用意し、第1
の半導体領域1aの主面にAuGeNiとAuとを周知
の真空蒸着法によって連続蒸着して図2に示すようにA
uGeNi層5aとAu層6aを形成する。
The Schottky barrier diode of FIG. 1 is manufactured as follows. First, the first and second semiconductor regions 1
a, a GaAs semiconductor substrate 2 composed of
AuGeNi and Au are successively deposited on the main surface of the semiconductor region 1a by a well-known vacuum evaporation method, and as shown in FIG.
A uGeNi layer 5a and an Au layer 6a are formed.

【0012】次に、AuGeNi層5a、Au層6aを
有する半導体基体2に370〜390℃で10〜30分
間の熱処理を施す。これによって、図3に示すように第
1の半導体領域1aに対して良好にオーミック接触した
第1の層5が得られる。なお、この熱処理時には、Au
GeNi層5aの少なくとも一部が第1の半導体領域1
aのGaAsと合金化し、良好なオーミック接触が得ら
れる。AuGeNi層5aのGaAsとの合金化の程度
は加熱温度と時間とに依存して変化し、AuGeNi層
5aの全体をGaAsとの合金化層とすることもでき
る。また、AuGeNi層5aとGaAsとの合金化を
実質的に生じさせないように熱処理することもできる。
Next, the semiconductor substrate 2 having the AuGeNi layer 5a and the Au layer 6a is subjected to a heat treatment at 370-390 ° C. for 10-30 minutes. Thereby, as shown in FIG. 3, the first layer 5 in good ohmic contact with the first semiconductor region 1a is obtained. During this heat treatment, Au
At least a part of the GeNi layer 5a is formed in the first semiconductor region 1
Alloying with GaAs of a, good ohmic contact is obtained. The degree of alloying of the AuGeNi layer 5a with GaAs changes depending on the heating temperature and time, and the entire AuGeNi layer 5a can be an alloyed layer with GaAs. Further, heat treatment can be performed so that alloying of the AuGeNi layer 5a and GaAs does not substantially occur.

【0013】次に、Au層6aの主面にNiとAuとを
周知の真空蒸着法によって連続蒸着して図4に示すよう
にNi層7aとAu層8aを形成する。
Next, Ni and Au are continuously vapor-deposited on the main surface of the Au layer 6a by a well-known vacuum vapor deposition method to form a Ni layer 7a and an Au layer 8a as shown in FIG.

【0014】次に、第1の層5、第1のAu層6a、N
i層7a、第2のAu層8aを有する半導体基体2に第
1回目の熱処理温度よりも低い約300℃で約60分間
の熱処理を施す。これによって、第1のAu層6aのA
uがNi層7aのNiと合金化し、AuNi合金層から
成る図1に示されている第2の層6が得られる。また、
図4のNi層7a及びAu層8aは図1に示す第3の層
7及び第4の層8となる。
Next, a first layer 5, a first Au layer 6a, N
The semiconductor substrate 2 having the i-layer 7a and the second Au layer 8a is subjected to a heat treatment at about 300 ° C. lower than the first heat treatment temperature for about 60 minutes. Thereby, the A of the first Au layer 6a is
u is alloyed with Ni of the Ni layer 7a to obtain the second layer 6 shown in FIG. 1 and composed of an AuNi alloy layer. Also,
The Ni layer 7a and the Au layer 8a in FIG. 4 become the third layer 7 and the fourth layer 8 shown in FIG.

【0015】なお、図4の第1のAu層6aはその厚さ
方向の全体においてNiと合金化しないで、図6に示す
ように第1の層5とAuNiから成る第2の層6との間
に薄いAu層6aが残存することがある。また、第2回
目の熱処理によって図4のNi層7aの一部とAu層8
aの一部とが合金化して図6示すようにNiから成る第
3の層7とAuから成る第4の層8との間にAuNi合
金化層9が生じることがある。
The first Au layer 6a shown in FIG. 4 is not alloyed with Ni in the entire thickness direction, and the first layer 5 and the second layer 6 made of AuNi are not alloyed as shown in FIG. In some cases, a thin Au layer 6a may remain. Further, a part of the Ni layer 7a and the Au layer 8 shown in FIG.
In some cases, a part of a is alloyed to form an AuNi alloyed layer 9 between the third layer 7 made of Ni and the fourth layer 8 made of Au as shown in FIG.

【0016】図5は、図1に示すショットキバリアダイ
オードを金属製支持体10に鉛−錫半田11で固着した
状態を示す。電極4と支持体10との間に半田を介在し
て加熱すると、Auから成る第4の層8は半田11に侵
食されて消滅し、Niから成る第3の層7が半田11に
接触する。Niから成る第3の層7は半田11に対して
良好に接合されるので、支持体10と電極4とを半田1
1を介して強固に結合させることができる。なお、図6
に示すように第3の層7と第4の層8との間にAuNi
層9が介在している時には、AuNi層9が半田11に
接触する。AuNi層9はNi層と同様に半田11に対
して強固に結合させることができる。
FIG. 5 shows a state in which the Schottky barrier diode shown in FIG. 1 is fixed to a metal support 10 with lead-tin solder 11. When the solder is interposed between the electrode 4 and the support 10 and heated, the fourth layer 8 made of Au is eroded by the solder 11 and disappears, and the third layer 7 made of Ni comes into contact with the solder 11. . Since the third layer 7 made of Ni is satisfactorily bonded to the solder 11, the support 10 and the electrode 4 are connected to the solder 1.
1 can be firmly bonded. FIG.
As shown in FIG. 3, AuNi is provided between the third layer 7 and the fourth layer 8.
When the layer 9 is interposed, the AuNi layer 9 contacts the solder 11. The AuNi layer 9 can be firmly bonded to the solder 11 like the Ni layer.

【0017】本実施例によれば次の効果が得られる。 (1) 電極4を支持体10に半田11で固着する時
に、Auから成る第4の層8が半田に侵食された後に半
田付性の良いNiから成る第3の層7又は図6のAuN
i層9が露出し、半田11がここに接触するので、良好
な半田結合が達成される。 (2) Geを含む第1の層5にAuNiから成る第2
の層6が被着されているので、電極4の表面へのGeの
析出が防止され、半田とのなじみの悪化を防ぐことがで
きる。従って、上記(1)と相俟って半田付け性が向上
する。 (3) 2回目の熱処理によってAuNi合金層から成
る第2の層6を形成するので、側方からの第2の層6の
半田11による侵食を抑制することができる。即ち、図
4のAu層6aのままで半田付すると、Au層6aが側
方から半田で大幅に侵食されるが、図1に示すように第
2の層6をAuNi層とすると半田による侵食が少なく
なり、第3の層7の剥離を防ぐことができる。なお、A
u層6aをAuNiから成る第2の層6に変換するため
には、熱処理温度を280℃以上にすることが望まし
い。但し、熱処理温度を高くし過ぎるとNiがGaAs
半導体領域1aまで拡散してしまうので、第1回目の熱
処理温度よりも低い320℃以下にするのが望ましい。 (4) 第1のAu層6aが比較的厚く形成されている
ので、第3の層7のNiがGaAs半導体領域1aまで
拡散することを防止する。この目的のためにAu層6a
の厚みを3000オングストローム以上にすることが望
ましい。
According to this embodiment, the following effects can be obtained. (1) When the electrode 4 is fixed to the support 10 by the solder 11, the third layer 7 made of Ni having good solderability after the fourth layer 8 made of Au is eroded by the solder or AuN shown in FIG.
Since the i-layer 9 is exposed and the solder 11 comes in contact therewith, good solder bonding is achieved. (2) The second layer made of AuNi is formed on the first layer 5 containing Ge.
Since the layer 6 is applied, the deposition of Ge on the surface of the electrode 4 is prevented, and the deterioration of the compatibility with the solder can be prevented. Therefore, the solderability is improved in combination with the above (1). (3) Since the second layer 6 made of the AuNi alloy layer is formed by the second heat treatment, erosion of the second layer 6 from the side by the solder 11 can be suppressed. That is, if the Au layer 6a in FIG. 4 is soldered as it is, the Au layer 6a is largely eroded from the side by the solder, but if the second layer 6 is made of AuNi as shown in FIG. And the peeling of the third layer 7 can be prevented. Note that A
In order to convert the u layer 6a to the second layer 6 made of AuNi, the heat treatment temperature is desirably set to 280 ° C. or higher. However, if the heat treatment temperature is too high, Ni becomes GaAs.
Since it diffuses to the semiconductor region 1a, it is preferable to set the temperature to 320 ° C. or lower, which is lower than the first heat treatment temperature. (4) Since the first Au layer 6a is formed relatively thick, it is possible to prevent Ni of the third layer 7 from diffusing to the GaAs semiconductor region 1a. For this purpose the Au layer 6a
Is desirably 3000 Å or more.

【0018】[0018]

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (1) 第1の半導体領域1aがGaAsのみでなく、
GaAsを主成分とする領域、例えばAlGaAs半導
体領域等とすることができる。 (2) ショットキバリアダイオードに限ることなく、
pn接合ダイオード、FET、トランジスタ、発光素子
等の半導体素子にも本発明を適用することができる。
[Modifications] The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible. (1) The first semiconductor region 1a is not limited to GaAs,
A region containing GaAs as a main component, for example, an AlGaAs semiconductor region can be used. (2) Not limited to Schottky barrier diodes,
The present invention can also be applied to semiconductor devices such as pn junction diodes, FETs, transistors, and light emitting devices.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に従う実施例のショットキバリアダイオ
ードを示す断面図である。
FIG. 1 is a sectional view showing a Schottky barrier diode according to an embodiment of the present invention.

【図2】図1のダイオードを形成するために半導体基体
にAuGeNi層とAu層を形成したものを示す断面図
である。
FIG. 2 is a cross-sectional view showing a semiconductor substrate in which an AuGeNi layer and an Au layer are formed to form the diode of FIG. 1;

【図3】図2に示したものに熱処理を施した後の状態を
示す断面図である。
FIG. 3 is a cross-sectional view showing a state after heat treatment is performed on the structure shown in FIG. 2;

【図4】図3に示すものに更にNi層とAu層を形成し
たものを示す断面図である。
FIG. 4 is a cross-sectional view showing a structure in which a Ni layer and an Au layer are further formed on the structure shown in FIG. 3;

【図5】図1のダイオードを支持体に半田付けした後の
状態を示す断面図である。
FIG. 5 is a sectional view showing a state after the diode of FIG. 1 is soldered to a support.

【図6】第1及び第2の層の間にAu層が残存し、第3
及び第4の層の間にAuNi層が形成されたダイオード
を示す断面図である。
FIG. 6 shows that the Au layer remains between the first and second layers,
FIG. 11 is a cross-sectional view showing a diode in which an AuNi layer is formed between a fourth layer and a fourth layer.

【符号の説明】[Explanation of symbols]

1a 第1の半導体領域 4 電極 5 第1の層 6 第2の層 7 第3の層 8 第4の層 11 半田 1a first semiconductor region 4 electrode 5 first layer 6 second layer 7 third layer 8 fourth layer 11 solder

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 GaAs(砒化ガリウム)、又はGaと
Asとを主成分とする化合物半導体から成る半導体領域
を有する半導体基体と、前記半導体領域にオーミック接
触している電極とを備えた半導体素子において、 前記電極が、 前記半導体領域に隣接配置されたAuGeNi(金・ゲ
ルマニウム・ニッケル)を含む第1の層と、 前記第1の層に隣接配置されたAuNi(金・ニッケ
ル)を含む第2の層と、 前記第2の層に隣接配置されたNi(ニッケル)から成
る第3の層と、 前記第3の層に隣接配置されたAu(金)から成る第4
の層とから成り、前記第1、第2、第3及び第4の層は
順次に積層されていることを特徴とする半導体素子。
1. A semiconductor device comprising: a semiconductor substrate having a semiconductor region made of GaAs (gallium arsenide) or a compound semiconductor containing Ga and As as a main component; and an electrode in ohmic contact with the semiconductor region. A first layer including AuGeNi (gold / germanium / nickel) disposed adjacent to the semiconductor region; and a second layer including AuNi (gold / nickel) disposed adjacent to the first layer. A third layer of Ni (nickel) disposed adjacent to the second layer; and a fourth layer of Au (gold) disposed adjacent to the third layer.
Wherein the first, second, third, and fourth layers are sequentially stacked.
【請求項2】 前記第1の層は前記半導体領域の半導体
材料とAuGeNiとの合金化層を少なくとも一部に含
む層であることを特徴とする請求項1記載の半導体素
子。
2. The semiconductor device according to claim 1, wherein the first layer is a layer including at least a part of an alloyed layer of AuGeNi and a semiconductor material of the semiconductor region.
【請求項3】 前記第1の層と前記第2の層との間にA
u(金)層が介在していることを特徴とする請求項1又
は2記載の半導体素子。
3. The method according to claim 1, wherein an A is provided between the first layer and the second layer.
3. The semiconductor device according to claim 1, wherein a u (gold) layer is interposed.
【請求項4】 前記第3の層と前記第4の層との間にA
uNi(金・ニッケル)層が介在していることを特徴と
する請求項1又は2又は3記載の半導体素子。
4. A layer between the third layer and the fourth layer.
4. The semiconductor device according to claim 1, wherein a uNi (gold / nickel) layer is interposed.
【請求項5】 GaAs(砒化ガリウム)又はGaとA
sとを主成分として含む化合物半導体から成る半導体領
域を有する半導体基体と、前記半導体領域に接触してい
る電極とを備えた半導体素子における前記電極の形成方
法であって、 前記半導体領域の主面にAuGeNiを
被着させてAuGeNi層を形成する工程と、 前記AuGeNi層の表面にAuを被着させて第1のA
u層を形成する工程と、 前記AuGeNi層と前記第1のAu層とを備えた半導
体基体に熱処理を施す工程と、 前記第1のAu層の表面にNiを被着させてNi層を形
成する工程と、 前記Ni層の表面にAuを被着させて第2のAu層を形
成する工程と、 前記AuGeNi層と前記第1のAu層と前記Ni層と
前記第2のAu層とを伴った半導体基体に熱処理を施し
て前記Ni層の一部のNiを前記第1のAu層の少なく
とも一部と合金化させてAuNi層を得る工程とを備え
ていることを特徴とする電極形成方法。
5. GaAs (gallium arsenide) or Ga and A
a semiconductor substrate having a semiconductor region composed of a compound semiconductor containing s as a main component, and a method for forming the electrode in a semiconductor element having an electrode in contact with the semiconductor region, wherein a main surface of the semiconductor region is provided. Forming an AuGeNi layer by depositing AuGeNi on the first layer, and depositing Au on the surface of the AuGeNi layer to form a first A layer.
forming a u-layer; heat-treating a semiconductor substrate having the AuGeNi layer and the first Au layer; forming a Ni layer by depositing Ni on a surface of the first Au layer Forming a second Au layer by depositing Au on the surface of the Ni layer; and forming the AuGeNi layer, the first Au layer, the Ni layer, and the second Au layer. Subjecting the semiconductor substrate to heat treatment so as to alloy a part of the Ni layer with at least a part of the first Au layer to obtain an AuNi layer. Method.
【請求項6】 前記AuGeNi層を形成する工程と前
記第1のAu層を形成する工程は、AuGeNiとAu
とを連続的に蒸着させる工程であり、 前記Ni層を形成する工程と前記第2のAu層を形成す
る工程は、NiとAuとを連続的に蒸着させる工程であ
ることを特徴とする請求項5記載の電極形成方法。
6. The step of forming the AuGeNi layer and the step of forming the first Au layer comprise AuGeNi and Au.
Wherein the step of forming the Ni layer and the step of forming the second Au layer are steps of continuously depositing Ni and Au. Item 6. The electrode forming method according to Item 5.
JP13429697A 1997-05-07 1997-05-07 Semiconductor element and method for forming electrode thereof Expired - Fee Related JP2950285B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13429697A JP2950285B2 (en) 1997-05-07 1997-05-07 Semiconductor element and method for forming electrode thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13429697A JP2950285B2 (en) 1997-05-07 1997-05-07 Semiconductor element and method for forming electrode thereof

Publications (2)

Publication Number Publication Date
JPH10308359A true JPH10308359A (en) 1998-11-17
JP2950285B2 JP2950285B2 (en) 1999-09-20

Family

ID=15124975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13429697A Expired - Fee Related JP2950285B2 (en) 1997-05-07 1997-05-07 Semiconductor element and method for forming electrode thereof

Country Status (1)

Country Link
JP (1) JP2950285B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006239220A (en) * 2005-03-04 2006-09-14 Olympus Corp Production method of endoscope
WO2009016928A1 (en) * 2007-07-31 2009-02-05 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006239220A (en) * 2005-03-04 2006-09-14 Olympus Corp Production method of endoscope
JP4664705B2 (en) * 2005-03-04 2011-04-06 オリンパス株式会社 Endoscope manufacturing method
WO2009016928A1 (en) * 2007-07-31 2009-02-05 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2950285B2 (en) 1999-09-20

Similar Documents

Publication Publication Date Title
JP3271475B2 (en) Electrical element joining material and joining method
JP2983486B2 (en) Semiconductor substrate having a brazing material layer
US4321617A (en) System for soldering a semiconductor laser to a metal base
JP4814503B2 (en) Semiconductor device, manufacturing method thereof, and electronic component unit
US6309965B1 (en) Method of producing a semiconductor body with metallization on the back side that includes a titanium nitride layer to reduce warping
JP2004296846A (en) Semiconductor light emitting element and its fabricating process
JPH1084003A (en) Method and structure for formation of semiconductor metallization system
US8193070B2 (en) Method for bonding layers, corresponding device and organic light-emitting diode
US6653738B2 (en) Semiconductor device
JPH06252091A (en) Semiconductor device and its manufacture
JP2950285B2 (en) Semiconductor element and method for forming electrode thereof
JP4104032B2 (en) Semiconductor light emitting device and manufacturing method thereof
US3942244A (en) Semiconductor element
JPS6395661A (en) Semiconductor element electrode
KR0146356B1 (en) Brazing material for forming a bond between a semiconductor wafer and a metal contact
US11978780B2 (en) Semiconductor device and electrical contact
US20230056682A1 (en) Semiconductor device
JP4055399B2 (en) Chip-type semiconductor device and manufacturing method thereof
JPS63234562A (en) Electrode of semiconductor device
JPH04109674A (en) Compound semiconductor device
JPH07115185A (en) Electrode of semiconductor
JPS60113954A (en) Adhesion of semiconductor substrate and heat sink
JPH065688B2 (en) Semiconductor device
JPH0637301A (en) Semiconductor device and fabrication of the same
JPS607175A (en) Structure of electrode of iii-v compound semiconductor element

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees