JPH10294671A - 高鮮明テレビ受信機のtcm 復号器及びその復号方法 - Google Patents

高鮮明テレビ受信機のtcm 復号器及びその復号方法

Info

Publication number
JPH10294671A
JPH10294671A JP3929898A JP3929898A JPH10294671A JP H10294671 A JPH10294671 A JP H10294671A JP 3929898 A JP3929898 A JP 3929898A JP 3929898 A JP3929898 A JP 3929898A JP H10294671 A JPH10294671 A JP H10294671A
Authority
JP
Japan
Prior art keywords
state
selector
output
signal
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3929898A
Other languages
English (en)
Other versions
JP2951633B2 (ja
Inventor
Hyun-Soo Shin
賢 秀 申
Original Assignee
Samsung Electron Co Ltd
三星電子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR5255/1997 priority Critical
Priority to KR1019970005255A priority patent/KR100230275B1/ko
Application filed by Samsung Electron Co Ltd, 三星電子株式会社 filed Critical Samsung Electron Co Ltd
Publication of JPH10294671A publication Critical patent/JPH10294671A/ja
Application granted granted Critical
Publication of JP2951633B2 publication Critical patent/JP2951633B2/ja
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0059Convolutional codes
    • H04L1/006Trellis-coded modulation
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/256Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0054Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/21Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H04N5/211Ghost signal cancellation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry
    • H04N5/4401Receiver circuitry for the reception of a digital modulated video signal

Abstract

(57)【要約】 【課題】 符号化時符号化されないセグメント同期とフ
ィールド同期信号との影響を考慮して復号化することで
安定した復号化が行える、米国形地上放送のためのHDTV
受信機のTCM 復号器及びその復号方法を提供する。 【解決手段】 受信されるHDTV信号がNTSC除去フィルタ
ーを経た場合にはセグメント同期から第1所定数シンボ
ルの前のデータと第1所定数のシンボルの後データとを
直接連結させ、そうでない場合には受信されるHDTV信号
をバイパスさせるセグメント同期停止器と、セグメント
同期停止器から出力されるフィールド同期セグメントの
直前のデータセグメントのデータとフィールド同期セグ
メントの直後のデータセグメントのデータとを直接連結
させるフィールド遅延器と、フィールド遅延器の出力を
ビタービ復号化するが、4-状態だけでなく8-状態の両方
に対応して復号化するビタービ復号器よりなる。

Description

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は高鮮明テレビ受信機
においてTCM 復号器及びその復号方法に係り、特に高鮮
明テレビ受信機のTCM 復号器及び復号方法に関する。

【0002】

【従来の技術】大型画面であり、高解像度を追求する研
究開発でアメリカではGA(Grand Alliance)−高鮮明テレ
ビ(以下HDTVという)を提案し、GA-HDTV の変調方法と
してはデジタル伝送方式のVSB(残留側波帯)変調方式を
採択しており、GA-VSBシステムとも称する。GA-HDTV で
は地上放送モード(terrestrial broadcast mode)のため
の8個のレベルを用いた8-VSB と高速ケーブルモードの
ための16個のレベルを用いた16-VSBを変調方法として利
用している。

【0003】米国形地上放送のためのHDTVの標準として
決定されたGA-VSBシステムの特徴の一つはノイズ免疫を
増大させるためにTCM(Trellis-Coded Modulation)を採
用していることである。TCM とは既存の変調技法にエラ
ー訂正機能を同時に適用した変調技法であって、帯域幅
の増加なく伝送性能を向上させうる。GA-VSBシステムの
TCM 符号器の構造は図1(A)に示されている。図1
(A)において、TCM 符号器は並列に入力される2ビッ
ト入力I1I2に対して1ビットI2はたたみこみ符号器106
に入力されて2ビットの出力O2O3となり、残り1ビット
I1はGA-VSBシステムの他の特徴の受信側で使用されるNT
SC消去フィルターに対応するためのプリコーダ100 に入
力されて1ビットの出力O1を生成する。従って、総3ビ
ット010203がマッパー114 に入力されると、図1(B)
のテーブルに示されたように1対1に対応される8レベ
ルのうち一つのシンボル値MOUT を出力する。ここで、
Dで示されている遅延器104 、108 、112 は入力される
データを12シンボル期間遅延し、これは単位遅延を有す
る符号器12個を並列に処理することと同じ効果を有す
る。これを12シンボルインターリービングと称する。12
シンボルインターリービングを通してバースト形のノイ
ズが減らせ、GA-VSBシステムの特徴の1つである受信側
でNTSC消去フィルターを使用する時、増加されるTCM 復
号器の状態数を減らしうる。

【0004】図1(A)に示されたTCM 符号器の動作を
単位遅延を有する一つの符号器と仮定し、遅延器108 、
112 の前の状態が"00"の時を例として説明すれば次の通
りである。並列に入力される2ビットのうち最下位ビッ
ト(以下LSB と称する:I2)が"0”の場合、このLSB
(I2)の"0”がたたみこみ符号器106 に入力されると次
の状態は"00"となり、たたみこみ符号器106 の2ビット
の出力(O2O3)は"00"となる。並列に入力される2ビット
のうち最上位ビット(以下MSB と称する:I1)に応じて
マッパー114 の出力が決定され、MSB(I1)が"0”なら、
即ち符号器の入力(I1I2)が"00"の場合マッパー114 の出
力は”−7(000)”となり、MSB(I1)が"1”なら、即ち符
号器の入力(I1I2)が"10"の場合マッパー114 の出力は"1
(100)"となる。

【0005】そして、符号器に並列に入力される2ビッ
トのうちLSB(I2)が"1”の場合、このLSB(I2)の"1”が
たたみこみ符号器106 に入力されると次の状態は"01"と
なり、たたみこみ符号器106 の出力は"10"となり、プリ
コーダ100 に入力されるMSB(I1)のロジック状態に応じ
てマッパー114 の出力は”−3(010)”と"5(110)"の2種
となる。

【0006】このように図1(A)に示されたTCM 符号
器の状態をトレリス図で示すと、図2に示されたようで
ある。図1(A)に示されたたたみこみ符号器106 のメ
モリ数(遅延器に該当)が2つなので総状態数は4であ
り、たたみこみ符号化されないビットが1ビットなので
何れの1つの状態から他の状態への遷移(transition)方
法の数を示す並列パスの数は2である。例えば、前の状
態が"10"の時、次の状態"00"に遷移する場合は符号器の
入力データ(I1I2)が"01"及び"11"の時であって、2種の
並列パスが作られる。

【0007】図3はGA-VSBシステムのデータフレームフ
ォーマットを示す図であって、VSBデータの1フレーム
は2つのフィールドで構成され、各フィールドは一つの
フィールド同期セグメントと312 個のデータセグメント
で構成され、このデータセグメントは4シンボルのセグ
メント同期と828 データシンボルからなっている。そし
てセグメント同期はフィールド同期セグメントと各デー
タセグメントの先頭で8レベルデジタルデータストリー
ムに挿入されており、タイミング復旧に使われる。この
際、セグメント同期は4つのシンボルが”+5、−5、
−5、+5”の信号レベルを有する一定のパターンより
なり、残りデータは8レベル(±1、±3、±5、±7)
のうち任意の信号レベルでランダムに行われている。そ
して、各フィールドの最初のセグメントであるフィール
ド同期セグメントにはフィールドの開始を示すフィール
ド同期信号(FIELD SYNC #1、FIELD SYNC #2)が挿入され
ており、このフィールド同期信号列は等化及びエラー訂
正復号化過程に使われるので、TCM 符号器ではこれら区
間に対しては符号化しない。

【0008】一般のセグメント/フィールド同期を考慮
した実際GA-VSBシステムのTCM 符号器の全体構造を図4
に示す。図4において、120 はプリコーダ、128 はたた
みこみ符号器、140 はマッパー、142 は同期挿入器であ
る。シフトレジスターで構成される各遅延器124 、132
、138 はセグメント同期タイミング信号に応じてマル
チプレクサ(MUXに示されている)126、130 、136 を通じ
セグメント同期期間には自分の出力を再び入力として受
取る。従って、セグメント同期から12シンボル以前のデ
ータと12シンボル以後のデータとが相互連結されてエン
コーディングされる。これは12個のTCM 符号器を並列に
置いた時、セグメント同期が入力される符号器でセグメ
ント同期時はデータをホールドしてから、その次のデー
タが入力されるとエンコーディングをすることと同一で
ある。さらに、同期挿入器142 のマルチプレクサはセグ
メント同期タイミング信号に応じてセグメント同期期間
なら、一定のパターン”+5、−5、−5、+5”を有
する4シンボルのセグメント同期を選択し、その他の期
間にはマッパー140 から出力されるTCM 符号化されたデ
ータを選択して出力する。

【0009】一方、フィールド同期に対するTCM 符号器
の処理過程はセグメント同期の入力時とは差があるが、
これはセグメント同期期間が4シンボルに過ぎない反
面、フィールド同期期間は828 シンボルに達するためで
ある。従って、全体フィールド同期セグメント(セグメ
ント同期を含む)期間にはTCM 符号器の各遅延器126 、
132 、138 が入力されたデータをホールドしているが、
データセグメントのデータが入力されるまでにホールド
し続ける。

【0010】このように、図1乃至図4に示されたGA-V
SBシステムのTCM 符号器の構造は下の文献[1] に公開さ
れているが、TCM 復号器の構造に対しては現在まで公開
されたり公式的に提案された構造がなかった。[1] Gran
d Alliance HDTV System Specification, submitted t
o the ACATS Technical Subgroup,Feb.1994.

【0011】

【発明が解決しようとする課題】従って、本発明の第1
目的はGA-HDTV 規格に適合して簡単なハードウェアで具
現されたTCM 復号器を提供することにある。本発明の第
2目的はGA-HDTV 受信機でNTSC消去フィルターを使用す
る場合、これに対応するTCM 復号器を提供することにあ
る。

【0012】本発明の第3目的はGA-VSBシステムにおい
てセグメント同期とフィールド同期信号を考慮して復号
化するTCM 復号器を提供することにある。本発明の第4
目的はGA-HDTV 規格に適するTCM 復号方法を提供するこ
とにある。本発明の第5目的はセグメント同期とフィー
ルド同期信号とを考慮して復号化するTCM 復号方法を提
供することにある。

【0013】

【課題を解決するための手段】前記目的を達成するため
の本発明によるTCM 復号器は、NTSC信号による干渉を除
去するためのNTSC消去フィルターを含み、HDTV信号は1
フレーム当り2フィールドで構成され、各フィールドは
フィールド同期セグメントとデータセグメントからな
り、各セグメントにはセグメント同期信号を含み、フィ
ールド同期セグメントはフィールド同期信号よりなる受
信機において、受信されるHDTV信号が前記NTSC除去フィ
ルターを経た場合には前記セグメント同期から前記第1
所定数シンボルの前のデータと前記第1所定数のシンボ
ルの後データとを直接連結させ、そうでない場合には受
信されるHDTV信号をバイパスさせるセグメント同期停止
器と、前記セグメント同期停止器から出力されるフィー
ルド同期セグメントの直前のデータセグメントのデータ
とフィールド同期セグメントの直後のデータセグメント
のデータとを直接連結させるフィールド遅延器と、前記
フィールド遅延器の出力をビタービ復号化し、前記受信
されるHDTV信号がNTSC除去フィルターを経た場合(8-状
態)とそうでない場合(4-状態)に全て対応して復号化
するビタービ復号器と、入力されるセグメント同期タイ
ミング信号とフィールド同期タイミング信号とに応答し
て前記各ブロックの制御信号を発生する同期発生器を含
み、前記ビタービ復号器は、4-状態/8-状態モードに応
じて前記フィールド遅延器の出力と多数の基準信号レベ
ルとの差を求めて分岐評価量を求める分岐評価量発生器
と、4-状態/8-状態モードに応じて各状態で収束される
各分岐評価量と前のシンボルまで累積されたパス評価量
を用いて各状態の現在のノードにおける最適パスを決定
して最適パス情報を出力する加算−比較選択器と、4-状
態/8-状態モードによって前記最適のパス情報を逆追跡
して復号データを出力するトレース−バックメモリを含
むことを特徴とする。

【0014】また、本発明によるTCM 復号方法はNTSC信
号による干渉を除去するために受信されるHDTV信号をNT
SC消去フィルタリングを経て、前記NTSC消去フィルタリ
ングは前記HDTV信号を第1所定数のシンボル期間遅延
し、前記HDTV信号から遅延された信号とを減算するよう
になっており、HDTV信号の1フレームは2フィールドで
構成され、各フィールドはフィールド同期セグメントと
データセグメントからなり、各セグメントにはセグメン
ト同期信号を含み、フィールド同期セグメントはフィー
ルド同期信号からなる前記HDTV信号をTCM 復号する方法
において、(a) 受信されるHDTV信号が前記NTSC除去フィ
ルタリングを経た場合には前記セグメント同期を基準と
して第1所定数シンボルの前のデータと前記第1所定数
シンボル以後のデータとを直接連結させ、そうでない場
合には受信されるHDTV信号をバイパスさせる段階と、
(b) 前記(a) 段階を行った後、前記フィールド同期セグ
メントの直前データセグメントとフィールド同期セグメ
ントの直後のデータセグメントのデータを直接連結させ
る段階と、(c) 前記(a) 段階と(b) 段階とを経たHDTV信
号をビタービ復号化し、前記受信されるHDTV信号がNTSC
除去フィルタリングを経た場合(8-状態モード)と経な
かった場合(4-状態モード)との両方に対応して復号化
する段階とを含み、前記(c) 段階は、(c1)4-状態モード
/8-状態モードに応じて前記(b) 段階で処理された出力
と複数の基準信号との差を求めて分岐評価量を求める段
階と、(c2)4-状態モード/8-状態モードに応じて各状態
に収束される各分岐評価量と前のシンボルまで累積され
たパス評価量とを用いて各状態に対して現在のノードに
おける最適パスを決定して最適パス情報を出力する段階
と、(c3)4-状態モード/8-状態モードに応じて前記最適
パス情報を逆追跡し、逆追跡された結果に基づき復号デ
ータを出力する段階とを含むことを特徴とする。

【0015】

【発明の実施の形態】まず、本発明から提案するTCM 復
号器を具現するためにはGA-VSBシステムの受信機におい
てNTSC消去フィルターが使われる場合、このNTSC消去フ
ィルターによる影響を考慮すべきである。以下、添付さ
れた図面に基づき本発明を詳しく説明する。

【0016】HDTVチャンネルにNTSC信号が存在する場
合、NTSC信号は一つの干渉として作用することになる。
この干渉の影響を減らすためにGA-VSBシステムの受信機
ではNTSC消去フィルター(以下、くし形フィルターと称
する)を使用してNTSC信号の変調キャリアを除去する。
図5(A)と図5(B)はくし形フィルター150 の構造
及び周波数特性を各々示す。図5(A)に示されたよう
に、HDTVとNTSCが同時に放送される隣接チャンネル(coc
hannel)状況でNTSC信号はVSB 信号とは一定のキャリア
周波数オフセット(約0.89MHz)を有するので基底帯域領
域で考慮するとNTSC信号を前記周波数オフセットに変調
させたことと同様になる。このようなNTSC信号は元のDC
成分、即ち変調キャリアに大部のエネルギーが集中され
ている。従って、くし形フィルター150 の減算器154 は
入力データから、12シンボル遅延器152 から出力される
遅延された入力データを減算すると、NTSC信号の変調キ
ャリア成分が除去されるのでNTSC信号による影響を減少
させることになる。

【0017】この際、元のVSB 信号が8レベル{±7、
±5、±3、±1}に過ぎない反面、くし形フィルター
150 の出力は15レベル{±14、±12、±10、±8、±
6、±4、±2、0}となる。また、くし形フィルター
150 がTCM 復号器の前端に位置するので、TCM 復号器側
から見ると符号器のメモリが追加されたことと同一であ
る。従って、受信機でくし形フィルター150 が使用され
る場合にTCM 復号器は4-状態ではない8-状態となるの
で、GA-VSBシステムのTCM 復号器は4-状態と8-状態に対
して同時に復号化しうる構造となるべきである。また、
前述した符号器における12シンボルインターリービング
に対応しなければならない。

【0018】次いで、8-状態TCM 復号器を設計するため
には8-状態構造に対する状態テーブルやトレリス図を先
に求めるべきであるが、このため図6(A)に示された
ように、図1に示されたTCM 符号器と図5(A)に示さ
れたくし形フィルターを結合させて8-状態TCM 符号器を
構成しうる。図6(A)に示された8-状態TCM 符号器の
プリコーダは、図1に示されたプリコーダ100 と図5に
示されたくし形フィルター150 とを結合すると並列に入
力される2ビットのうちMSB(I1) を1または−1に乗算
する乗算器160 に代替しうる。また、8-状態TCM 符号器
のたたみこみ符号器162 は並列に入力される2ビットの
うちLSB(I2) を遅延する遅延器164 、LSB(I2) から遅延
器164 の出力を減算する減算器166 、LSB(I2) と遅延器
172 の出力を加算する加算器168 、加算器168の出力を
遅延する遅延器170 、遅延器170 の出力を遅延して加算
器168 にフィードバックする遅延器172 と、遅延器170
の出力から遅延器172 の出力を減算する減算器174 とか
らなり、8-状態TCM 符号器は図6(B)に示されたよう
な入出力を有するマッパー176 を含んでいる。

【0019】図6(A)に示された8-状態TCM 符号器の
動作を前の状態が"011”の場合を例として説明する。並
列に入力される2ビットのうちLSB(I2) が"0”なら次の
状態は"011”となり、たたみこみ符号器162 の2ビット
出力(0203)は"00"となり、乗算器160 に入力されるMSB
(I1)が"0”なら、マッパー176 の出力は"0(000)"とな
り、乗算器160に入力されるMSB(I1) が"1”ならマッパ
ー176 の出力は"-8(-100)"または"8(100)"となる。

【0020】並列に入力される2ビットのうちLSB(I2)
が"1”なら次の状態は"101”となり、たたみこみ符号器
162 の2ビット出力(0203)は"10"となり、乗算器160 に
入力されるMSB(I1)が"0”なら、マッパー176 の出力
は"4(010)"となり、乗算器160に入力されるMSB(I1)が"
1”ならマッパー176 の出力は"-4(-110)"または"12(11
0)”となる。

【0021】図7は図6(A)に示された8-状態モード
TCM 符号器の状態テーブルである。TCM 復号器の具現時
ハードウェアを簡単にするために、即ち、図12(A)
と図12(B)に示されたトレリス図のように4-状態と
8-状態とが共有される遷移を有するためには、図7に示
されたように前の状態値と次の状態値とを括弧内の値に
変形するが、このように変形しても復号データ値は変わ
らない。

【0022】従って、GA-VSBのTCM 復号器の構造設計に
おいては考慮すべき2つの要素があり、その一つはTCM
符号器により12シンボルインターリービングされたこと
であり、他の1つはNTSC消去フィルターにより4-状態と
8-状態との2つの復号器構造を備えるべきことである。
これにより、概念的に設計されたGA-VSBシステムのTCM
復号器のブロック図は図8に示されている。

【0023】図8において、単位遅延を有する12個の4-
状態TCM 復号器と単位遅延を有する8-状態TCM 復号器は
お互いに状態数や入力シンボルのレベルが異なるだけ復
号化過程は同一なので一つに結合でき、12シンボルイン
ターリービングに対応する適切なタイミング調節を通し
て一つの復号器に具現できる。従って、本発明のTCM 復
号器は4-状態/8-状態復号器を同時に適用しうる構造で
構成され、12個の復号器を一つの復号器に構成する。ま
た、GA-VSBシステムのTCM 復号器ではセグメント同期と
フィールド同期信号を考慮して構成する。

【0024】以下、添付された図面に基づき、本発明に
よるHDTV受信機のTCM 復号器とその復号方法の望ましい
実施例を説明する。図9は本発明によるTCM 復号器の一
実施例による全体ブロック図である。図9において、NT
SC信号による干渉を除去するためにセグメント同期から
12シンボル以前と12シンボル以後のデータを直接連結さ
せるセグメント同期停止(suspension)器210 の12シンボ
ル遅延器212 の入力端、加算器214 の1つの入力端とマ
ルチプレクサ216 の第1入力端0に入力データが印加さ
れている。加算器214 の他の入力端は12シンボル遅延器
212 の出力端に結合され、その出力端はマルチプレクサ
216 の第2入力端1に結合されている。

【0025】復号化時、フィールド同期セグメントの直
前のデータセグメントとフィールド同期セグメントの直
後のデータセグメントのデータを連結させるフィールド
遅延器220 の832 シンボル遅延器222 の入力端はマルチ
プレクサ216 の出力端に結合され、その出力端はマルチ
プレクサ224 の第1入力端0に結合され、このマルチプ
レクサ224 の第2入力端1はマルチプレクサ216 の出力
端に結合される。フィールド遅延器220 から出力される
データをビタービ復号化するビタービ復号器230 の分岐
評価量発生器(BMG)300の入力端はマルチプレクサ224 の
出力端に結合され、その多数の出力端は加算−比較選択
器(ACS)400の多数の入力端に結合される。トレース−バ
ックメモリ(TBM)500の入力端は加算−比較選択器400 の
出力端に結合され、その出力端から最終復号データが出
力される。

【0026】シンボルクロックCLK とシステムリセット
信号RST は同期発生器200 、分岐評価量発生器300 、加
算−比較選択器400 とトレース−バックメモリ500 に印
加されており、4-状態/8-状態選択信号LSはセグメント
同期停止器210 、分岐評価量発生器300 、加算−比較選
択器400 とトレース−バックメモリ500 に印加され、シ
ンボルクロックの2倍周波数を有するクロック信号CLK2
はトレース−バックメモリ500 に印加されている。この
4-状態/8-状態選択信号LSは入力データがくし形フィル
ター150 を経たデータか否かを示し、ロジック”ハイ”
なら8-状態を示し、ロジック”ロー”なら4-状態を示
す。

【0027】同期発生器200 の入力端にはセグメント同
期タイミング信号 seg_sync(図10(A)とフィール
ド同期タイミング信号 fld_sync(図10(E))が印
加され、第1出力端に出力される第1セグメント同期制
御信号seg1(図10(B))はマルチプレクサ216 の選
択端SEL に、第2出力端に出力される第1フィールド同
期制御信号fld1(図10(F))はマルチプレクサ224
の選択端SEL に、第3及び第4出力端に出力される第2
セグメント同期制御信号seg2(図10(C))とフィー
ルドリセット信号 fld rst(図10(H))は各々加算
−比較選択器400 の制御端に、第5及び第6出力端に出
力される第3セグメント同期制御信号seg3(図10
(D))と第2フィールド同期制御信号fld2(図10
(G))は各々トレース−バックメモリ500 の制御端に
各々印加されている。

【0028】図9に示されたTCM 復号器の動作を説明す
る。まず、GA-VSBシステムは図3に示されたように一つ
の伝送フレーム内の4シンボル長さの626 個のセグメン
ト同期信号と828 シンボル長さの2つのフィールド同期
信号がある。このセグメント同期信号とフィールド同期
信号とはTCM 符号化されないのでTCM 復号器ではこれに
対する別の処理が必要である。もし、セグメント同期信
号やフィールド同期信号に対する処理がなければノイズ
が全然ない場合にも10-6ほどのシンボルエラー率をもた
らすからである。従って、受信機で図5(A)に示され
たくし形フィルター150 を使用しない場合(4-状態)は
関係ないが、くし形フィルター150 を使用する場合(8-
状態)、くし形フィルター150 はセグメント同期期間に
も処理を行うために、セグメント同期データはセグメン
ト同期から12シンボル以前のデータと12シンボル以後の
データに影響を与えることになる。従って、くし形フィ
ルターを使用する8-状態の場合にはセグメント同期を基
準として12シンボル以前データと12シンボル以後のデー
タとを直接連結させる過程が必要であり、これがセグメ
ント同期停止器210で行われる。セグメント同期停止器2
10 は8-状態の時にのみ動作し、セグメント同期から12
シンボル以後のシンボルから4シンボルの間のみ処理さ
れて残りデータは処理されない。

【0029】セグメント同期停止器210 の動作を図5
(A)のくし形フィルター150 に基づき数式で説明する
と次の通りである。くし形フィルター150 の入力をs1,
s2,s3,s4,b5,b6,b7,b8,b9,b10 ,b11 ,b12 ,
c1,...,c12 と仮定する。ここで、s1、s2、s3、s4
はセグメント同期データである。そしてくし形フィルタ
ー150 の12シンボル遅延器152 に貯蔵された12シンボル
データをa1,...,a12 とすれば、くし形フィルター
150 の出力は(s1-a1),(s2-a2),(s3-a3),(s4-a
4),(b5-a5),...,(b12-a12),(c1-a1),(c2-a
2),(c3-a3),(c4-a4),(c5-b5),...,(c12-b1
2)となる。

【0030】そして、セグメント同期停止器210 のマル
チプレクサ216 はセグメント同期から12シンボル後の4
シンボルの間のみ加算器214 の出力を選択するので、そ
の結果は(s1-a1),(s2-a2),(s3-a3),(s4-a4),(b
5-a5),...,(b12-a12),(c1-a1),(c2-a2),(c
3-a3),(c4-a4),(c5-b5),...,(c12-b12)とな
りセグメント同期以後の12番目のシンボルデータを直接
セグメント同期12シンボル以前のデータと連結できるの
で、データに対するセグメント同期の影響を無くせる。

【0031】同期発生器200 は図10(A)に示された
ようなセグメント同期信号の開始点を示す1シンボルの
長さのセグメント同期タイミング信号 seg_syncを入力
し、セグメント同期から12シンボル後の4シンボルの間
のみロジック”ハイ”期間を有する図10(B)に示さ
れたような第1セグメント同期制御信号seg1をマルチプ
レクサ216 に印加する。マルチプレクサ216 は第1セグ
メント同期制御信号seg1のロジック”ハイ”区間のみ入
力データと12シンボル遅延器212 で遅延されたデータと
を加算する加算器214 の出力を選択し、そうでなければ
入力データをそのままバイパスさせる。

【0032】一方、フィールド同期期間中セグメント同
期信号のように、くし形フィルター150 が使用される場
合にはフィールド同期セグメントの直後データセグメン
トの最初の12シンボルがフィールド同期セグメントの最
後の12シンボルのフィールド同期の影響を受けるように
なる。この影響を除去するために符号化時、フィールド
同期セグメントの最後の12シンボルはフィールド同期セ
グメントの直前データセグメントの最後の12シンボルを
写して満たすように規定されているので、受信機でくし
形フィルターを使用してもフィールド同期セグメントの
直前データセグメントと直後セグメントとが自然に連結
される。

【0033】しかし、TCM 符号器ではデータが経時的に
順方向に流れる反面、TCM 復号器では順方向、逆方向が
相交し、逆追跡時に使用されるトレース−バックメモリ
よりフィールド同期セグメントが余程長いので符号器の
ように単にデータホールドのみではフィールド同期信号
の影響が無くせない。フィールド同期信号の影響を除去
しなければノイズのない場合にも10-6ほどのシンボルエ
ラー率が発生し、括弧のシンボルエラーがフィールド同
期セグメントの直前データセグメントに集中的に発生す
る。このように群集形にエラーが発生することは望まし
くなく、これに対する補償が要求される。このために2
つの事実に注目すべきである。第1は根本的にタイミン
グ調節によるフィールド同期信号の影響が除去できない
ことであり、第2はフィールド同期セグメントの直前、
後のデータセグメントが相互連結されて符号化されてい
ることである。従って、フィールド同期セグメントの直
前データセグメントを復号化する時フィールド同期セグ
メントの直後のデータセグメントのデータが利用できれ
ばフィールド同期の影響なく復号化が可能になる。

【0034】このためにビタービ復号器230 の入力端に
832 シンボル遅延するフィールド遅延器220 を備えて正
常データを遅延させてビタービ復号器230 に出力し、フ
ィールド同期セグメントが遅延されてビタービ復号器23
0 に出力される時点、即ちフィールド同期セグメントの
直後データセグメントがフィールド遅延器220 の832シ
ンボル遅延器222 に入力される時点でビタービ復号器23
0 の入力を832 シンボル遅延器222 に入力されるデータ
セグメントのデータとすればよい。つまり、フィールド
同期セグメントの直前データセグメントのデータに対す
る復号化がフィールド同期信号による影響なく行える。

【0035】即ち、フィールド遅延器220 の832 シンボ
ル遅延器222 はセグメント同期停止器210 の出力を832
シンボル、即ち1データセグメント期間遅延してマルチ
プレクサ224 の第1入力端0に入力し、マルチプレクサ
224 の第2入力端1にはセグメント同期停止器210 の出
力を入力している。この際、同期発生器200 は図10
(E)に示されたようにフィールド同期信号の開始点を
知らせる1シンボルの長さのフィールド同期タイミング
信号 fld_syncを入力してフィールド同期タイミング信
号から832 シンボルの後、図10(F)に示されたよう
に832 シンボルの間ロジック”ハイ”の第1フィールド
同期制御信号fld1をマルチプレクサ224 の選択端SEL に
印加する。

【0036】マルチプレクサ224 はフィールド同期制御
信号fld1がロジック”ハイ”なら、即ちフィールド同期
区間なら第2入力端1に入力されるセグメント同期停止
器210 のマルチプレクサ216 の出力を選択し、フィール
ド同期制御信号fld1がロジック”ロー”なら第1入力端
0に入力される832 シンボル遅延器222 の出力を選択す
る。これはTCM 符号器でフィールド同期セグメントに対
しては符号化が行なわれなくホールド状態であり、フィ
ールド同期セグメントの直後データセグメントデータが
入力されると再び符号化が進行するという点を勘案し
て、復号化時にフィールド同期セグメントの前、後のデ
ータセグメントを連結させることにより完全な復号が行
われるようにするためである。

【0037】一方、ビタービ復号器230 の分岐評価量発
生器300 はフィールド遅延器220 から出力される入力シ
ンボルと基準信号との最尤度を示すユークリッド距離を
計算する。加算−比較選択器400 は図10(C)に示さ
れたように自体遅延(ここでは2シンボル)を考慮した
4シンボル期間のロジック”ハイ”となる第2セグメン
ト同期制御信号seg2と図10(H)に示されたようにフ
ィールド遅延器220 の832 シンボル遅延と自体遅延(こ
こでは2シンボル)を考慮したフィールドリセット信号
fld_rst により各状態から入力された分岐評価量とそ
の地点までのパス評価量との和を求め、併合(マージ)
されたパスのうちパス評価量の最小の生存パス(survivo
r)を決定する。

【0038】トレース−バックメモリ500 は図10
(D)に示されたように自体遅延(ここでは1152-832+5
=325シンボル)を考慮した第3セグメント同期制御信号
seg3と図10(G)に示されたように自体遅延(ここで
は1152+832+5=1989 シンボル)を考慮した832 シンボル
期間の第2フィールド同期制御信号fld2により加算−比
較選択器400 から生存パスに対する情報を受取って貯蔵
していてから所定数のシンボル個数(ここでは12シンボ
ル)毎に逆追跡して元のシンボルを復旧して復号化され
たデータを出力する。

【0039】図11は図9に示された分岐評価量発生器
300 の詳細回路図であって、入力シンボルと基準信号、
即ち4-状態の場合は8-レベル、8-状態の場合は15- レベ
ル信号とのユークリッド距離を求める。ユークリッド距
離を計算する方法は入力シンボルと基準信号の二値間の
差の絶対値を取る方法と差の自乗を取る方法があるが、
自乗を取るのが二つの値の間の区別程度をさらに大きく
しうるので本発明では自乗を取る方法を使用する。ま
た、ユークリッド距離を直接計算する構造を使用すれば
回路があまり複雑なのでROM を使用する。

【0040】従って、8-状態の場合、ROM306はロジッ
ク”ハイ”の4-状態/8-状態選択信号LSがマルチプレク
サ302 に入力されると、予め貯蔵された15種の基準レベ
ル({±14、±12、±10、±8、±6、±4、±2、
0})とマルチプレクサ302 の第1入力端1を通して図
9に示されたフィールド遅延器220 のマルチプレクサ22
4から出力される入力データとの差の自乗を出力するが
これが各状態の分岐評価量となる。この際、ROM306の出
力が符号化されない(unsigned)8ビットに限定されてい
るので、もし計算された分岐評価量が255 を越える時に
は255 にマッピングされるようにする。即ち、ROM306は
シンボルクロックCLK に応じて動作し、システムリセッ
ト信号RST によりリセットされ、その出力d0は入力デー
タと基準レベル-14 との分岐評価量値であり、d1は入力
データと基準レベル-12 との分岐評価量値であり、d13
は入力データと基準レベル12との分岐評価量値であり、
d14 は入力データと基準レベル14との分岐評価量値であ
る。図11において括弧内の数は基準レベルである。

【0041】そして、4-状態の場合、即ちロジック”ロ
ー”の4-状態/8-状態選択信号LSがマルチプレクサ302
に入力されると、基準レベルは8-状態とは異なって{-
7、-5、-3、-1、1、3、5、7}の値を有するので、
減算器304 でマルチプレクサ224 から出力される入力デ
ータで"1"((08)HEX に該当)だけ引いてからマルチプレ
クサ302 を通して{-8、-6、-4、-2、0、2、4、6}
の値に該当するROM306の出力を取ると4-状態のための分
岐評価量値が得られる。

【0042】一方、図9に示された加算−比較選択器40
0 は各状態に収束される各分岐における入力シンボルに
対する分岐評価量と前のステージまでのパス評価量を足
して新たなパス評価量を生成し、収束するパスのパス評
価量(新たなパス評価量)を比較して最小のパス評価量
を有する生存パスを選択する機能を有する。GA-VSBシス
テムのTCM 復号器は4-状態と8-状態復号化を全て行える
機能を持つべきなので集積回路(ASIC)の具現時、ゲート
数を減らすためには加算−比較選択器400 の機能ブロッ
クが共有できるようにすべきである。

【0043】このために図7に示された8-状態の時の状
態遷移構造を括弧内に示された状態遷移に変更すると図
12(A)に示された8-状態のトレリス図が得られ、図
2に示された4-状態の時の状態遷移構造も図12(B)
に示されたトレリス図のように変更すべきである。図1
2(A)、図12(B)において、点線で示された部分
が8-状態と4-状態が共有される状態遷移構造を示してい
る。例えば、8-状態構造において状態000から状態000
に向かうパスは4-状態の状態00から状態00に向かうパス
と共有して使用でき、分岐評価量も4-状態で-7、1に対
した評価量は、図11に示された分岐評価量発生器300
の減算器304 で入力データから+1を引くことにより8-
状態モードで-8、0に対する評価量と共有して使用しう
る。

【0044】図13は図12(A)及び図12(B)に
示されたトレリス図に基づき具現された加算−比較選択
器400 の詳細回路図である。図13において、図12
(A)及び図12(B)に示されたトレリス図に基づき
第1乃至第4生存パス決定器402 、404 、410 、412 は
4-状態と8-状態を共有しうる構造からなり、4-状態/8-
状態選択信号LSが印加されている。また、第5乃至第8
生存パス決定器414 、416 、418 、420 は8-状態のため
の構造からなっている。

【0045】即ち、第1生存パス決定器402 は前の状態
000 で累積されたパス評価量 old_pm0と前の状態001
で累積されたパス評価量 old_pm1 を入力し、分岐評価
量計算器300 から出力される前の状態000 から現状態00
0 に向かう-8、9、0に対した分岐評価量d3、d11 、d7
と前の状態001 から現状態000 に向かう4、−12、-4に
対した分岐評価量d9、d1、d5を入力して現状態000 に向
かう全てのパスのうち最小のパス評価量を有する生存パ
スを決定し、生存パスとして決定されたパスの現状態00
0 における前の状態に対する情報V0と新たなパス評価量
new pm0を出力する。

【0046】第2生存パス決定器404 は前の状態000 で
累積されたパス評価量 old_pm0と前の状態001 で累積
されたパス評価量 old_pm1 を入力し、分岐評価量計算
器300 で出力される前の状態000 から現状態100 に向か
う-4、12、4に対する分岐評価量d5、d13 、d9と前の状
態001 から現状態100 に向かう-8、8、0に対する分岐
評価量d3、d11 、d7を入力して現状態100 に向かう全て
のパスのうち最小のパス評価量を有する生存パスを決定
し、生存パスとして決定されたパスの現状態100 におお
ける前の状態に対する情報V4と新たなパス評価量 new_
pm4 を出力する。

【0047】第3生存パス決定器410 はマルチプレクサ
406 から選択された前のパス評価量old_pm2 または前
のパス評価量 old_pm4 を入力し、第4生存パス決定器
412はマルチプレクサ408 から選択された前のパス評価
量 old_pm3 または前のパス評価量 old_pm5 を入力す
るが、これは図12に示されたように4-状態と8-状態を
共有するためである。

【0048】即ち、マルチプレクサ406 、408 は4-状態
/8-状態選択信号LSによって、8-状態なら各々第1入力
端1に入力される前の状態010 で累積されたパス評価量
old_pm2 と前の状態011 で累積されたパス評価量 old
_pm3 を選択し、4-状態なら各々第2入力端0に入力さ
れる前の状態100 で累積されたパス評価量 old_pm4と
前の状態101 で累積されたパス評価量 old_pm5 を選択
する。

【0049】第3生存パス決定器410 は8-状態ならマル
チプレクサ406 、408 から選択された前のパス評価量 o
ld_pm2 、 old_pm3 を入力し、4-状態モードならマル
チプレクサ406 、408 から選択された前のパス評価量 o
ld_pm4 、 old_pm5 を入力し、分岐評価量計算器300
から出力される前の状態011 から現状態001 に向かう-
6、10、2に対する分岐評価量d4、d12 、d8と前の状態0
11 から現状態001 に向かう6、-10 、-2に対する分岐
評価量d10 、d2、d6を入力して現状態001 に向かう全て
のパスのうち最小のパス評価量を有する生存パスを決定
し、生存パスとして決定されたパスの現状態001 におけ
る前の状態に対する情報V1と新たなパス評価量 new_pm
1 を出力する。

【0050】第4生存パス決定器412 は8-状態ならマル
チプレクサ406 、408 から選択された前のパス評価量 o
ld_pm2 、 old_pm3 を入力し、4-状態ならマルチプレ
クサ406 、408 から選択された前のパス評価量 old_pm
4 、 old_pm5 を入力し、分岐評価量計算器300 から出
力される前の状態010 から現状態101 に向かう6、-10
、-2に対する分岐評価量d10 、d2、d6と前の状態011
から現状態101 に向かう2、-14 、-6に対する分岐評価
量d8、d0、d4を入力して現状態101 に向かう全てのパス
のうち最小パス評価量を有する生存パスを決定し、生存
パスとして決定されたパスの現状態101 における前の状
態に対する情報V5と新たなパス評価量 new_pm5 を出力
する。

【0051】第5生存パス決定器414 は前の状態100 で
累積されたパス評価量 old_pm4 と前の状態101 で累積
されたパス評価量 old_pm5 とを入力し、分岐評価量計
算器300 から出力される前の状態100 から現状態010 に
向かう-10 、6、-2に対する分岐評価量d2、d10 、d6、
前の状態101 から現状態010 に向かう-6、10、2に対す
る分岐評価量d4、d12 、d8を入力して現状態010 に向か
う全てのパスのうち最小パス評価量を有する生存パスを
決定し、生存パスとして決定されたパスの現状態010 に
おける前の状態に対する情報V2と新たなパス評価量 new
_pm2 とを出力する。

【0052】第6生存パス決定器416 は前の状態100 で
累積されたパス評価量 old_pm4 と前の状態101 で累積
されたパス評価量 old_pm5 とを入力し、分岐評価量計
算器300 から出力される前の状態100 から現状態110 に
向かう-6、10、2に対する分岐評価量d4、d12 、d8と前
の状態101 から現状態110 に向かう-2、-6、6に対する
分岐評価量d6、d4、d10 を入力して現状態110 に向かう
全てのパスのうち最小パス評価量を有する生存パスを決
定し、生存パスとして決定されたパスの現状態110 にお
ける前の状態に対する情報V6と新たなパス評価量 new_
pm6 とを出力する。

【0053】第7生存パス決定器418 は前の状態110 で
累積されたパス評価量 old_pm6 と前の状態111 で累積
されたパス評価量 old_pm7 とを入力し、分岐評価量計
算器300 から出力される前の状態110 から現状態011 に
向かう-8、8、0に対する分岐評価量d3、d11 、d7と前
の状態111 から現状態011 に向かう-4、12、4に対する
分岐評価量d5、d13 、d9を入力して現状態011 に向かう
全てのパスのうち最小パス評価量を有する生存パスを決
定し、生存パスとして決定されたパスの現状態011 にお
ける前の状態に対する情報V3と新たなパス評価量 new_
pm3 とを出力する。

【0054】第8生存パス決定器420 は前の状態110 で
累積されたパス評価量 old_pm6 と前の状態111 で累積
されたパス評価量 old_pm7 とを入力し、分岐評価量計
算器300 から出力される前の状態110 から現状態111 に
向かう-12 、4、-4に対する分岐評価量d1、d9、d5と前
の状態111 から現状態111 に向かう-8、8、0に対する
分岐評価量d3、d11 、d7を入力して現状態111 に向かう
全てのパスのうち最小パス評価量を有する生存パスを決
定し、生存パスとして決定されたパスの現状態111 にお
ける前の状態に対する情報V7と新たなパス評価量 new_
pm7 とを出力する。

【0055】従って、生存パス決定器402 、404 、410-
420 は正規化器430 で正規化されたパス評価量を12シン
ボル遅延ライン460 により12シンボル遅延させた後、入
力される前のパス評価量 old_pm0 〜 old_pm7 と分岐
評価量発生器300 から生成された分岐評価量dk(k=0、
1、...、14)を図12(A)及び図12(B)に示
されたトレリス図に応じて入力し、任意のステージ(時
間)からその状態(node)に入る全てのパスのうち最小パ
ス評価量を有する生存パスを決定し、生存パスとして決
定されたパスの現在の各状態における前の状態に対する
情報Vk1(k1=0、1、...、7)とその時の新たなパス評
価量値 new_pm0 〜 new_pm7 を出力する。

【0056】一方、パス評価量が12ビットに限定されて
いるためにオーバーフローが発生しないように正規化過
程が必要である。従って、正規化器430 は生存パス決定
器402 、404 、410 〜420 から出力される新たなパス評
価量 new_pm0 〜 new_pm7のMSB を検査して何れか一
つでも"1”の場合には8個の全てのパス評価量値を1ビ
ットだけ右にシフトさせて正規化されたパス評価量no_
out0〜 no _out7を出力する。

【0057】マルチプレクサ442 〜456 は図10(C)
に示された第2セグメント同期制御信号seg2により、即
ちセグメント同期期間外の期間(seg2がロジック”ロ
ー”の場合)には各第1入力端0に入力される正規化さ
れたパス評価量no_out0〜 no_out7を選択した後、選
択された正規化されたパス評価量no_out0〜 no _out7
を12シンボル遅延ライン460 で12シンボル期間遅延して
前のパス評価量old _pm0 〜old _pm7 を生成し、セグ
メント同期期間(seg2がロジック”ハイ”の場合)には
各第2入力端1にフィードバック入力される12シンボル
遅延ライン460 から出力される前のパス評価量 old_pm
0 〜old _pm7 を選択して12シンボル遅延ライン460 に
再び出力する。ここで、12シンボル遅延ライン460 でマ
ルチプレクサ442 〜456 の出力を12シンボルずつ遅延す
る理由はTCM 符号器の12シンボルインターリービングに
対応するためのことである。そして、12シンボル遅延ラ
イン460 は図10(H)に示されたフィールドリセット
信号 fld_rst とシステムリセット信号RST とを論理積
素子458 で論理積した結果により、即ちフィールド同期
信号が終わる時点でリセットされる。元はフィールド同
期セグメントの開始瞬間の12シンボル遅延ライン460 に
貯蔵された内容を全て記憶してからフィールド同期セグ
メントの次のデータセグメントが始まる時再びロードす
ることが理想的であるが、その場合96(12*8)個の12
ビットのレジスターを有する遅延ライン460 が必要とな
り、約8、000 ゲートの追加が要求される。しかし、12
シンボル遅延ライン460 に貯蔵されたパス評価量を全
て"0”にリセットしても、激しくデータが損傷されない
場合なら大部分正しいパスを捜し出すことになる。

【0058】マルチプレクサ470 は第2セグメント同期
信号seg2に応じてロジック”ロー”のセグメント同期外
の期間には生存パス決定器402 、404 、410 〜420 から
出力される各状態の2ビットの前の状態情報V0〜V7を選
択し、セグメント同期期間には16進数で(ffff)HEX を選
択してマルチプレクサ470 の選択された信号はDフリッ
プフロップ472 を通して決定ベクトル dec_vec として
出力する。

【0059】図14は図13に示された第1生存パス決
定器402 の詳細回路図であって、8-状態の場合と4-状態
の場合とを共有するようになっている。図14におい
て、マルチプレクサ402.1は4-状態/8-状態モード選択
信号LSに応じてロジック”ハイ”(8-状態)なら1入力
端1に入力される分岐評価量d11 を選択し、ロジック”
ロー”(4-状態)なら第2入力端0に入力される分岐評
価量d3を選択する。比較器(COMP)402.2 は入力される分
岐評価量d3とマルチプレクサ402.1 から選択された分岐
評価量を比較して比較信号を出力し、マルチプレクサ40
2.3 は比較器402.2 から印加される比較信号により、即
ちマルチプレクサ402.1 から選択された分岐評価量が分
岐評価量d3より大きいとマルチプレクサ402.1 から選択
された分岐評価量を選択し、そうでなければ分岐評価量
d3を選択する。

【0060】比較器402.4 はマルチプレクサ402.3 から
選択された分岐評価量と入力される分岐評価量d7とを比
較して比較信号を出力し、マルチプレクサ402.5 は比較
器402.4 から提供される比較信号により、即ち分岐評価
量d7がマルチプレクサ402.3から選択された分岐評価量
より大きいと分岐評価量d7を選択し、そうでなければマ
ルチプレクサ402.3 から選択された分岐評価量を選択す
る。即ち、8-状態なら、前の状態"000”から現状態"00
0”に向かう-8、8、0に対する分岐評価量d3、d11 、d
7のうち最大値を有する分岐評価量を選択する。

【0061】一方、4-状態なら、前の状態00から現状態
00に遷移される並列パスが2つしかならないので、比較
器402.2 の第1及び第2入力端に入力される分岐評価量
は全て分岐評価量d3となるのでマルチプレクサ402.3 の
出力は分岐評価量d3となる。マルチプレクサ402.5 はト
レリス図上で前の"00"状態から現在の"00"状態に向かう
-7と1に対応する分岐評価量の分岐評価量d3と分岐評価
量d7のうちさらに大きな値を有する分岐評価量を選択す
る。

【0062】加算器402.6 はマルチプレクサ402.5 から
選択された分岐評価量と図13に示された12シンボル遅
延ライン460 から出力される前の状態000 で累積された
パス評価量 old_pm0を加算する。マルチプレクサ402.
7 は4-状態/8-状態選択信号LSに応じてロジック”ハ
イ”(8-状態)なら第1入力端1に入力される分岐評価
量d1を選択し、ロジック”ロー”(4-状態)なら第2入
力端0に入力される分岐評価量d9を選択する。比較器40
2.8 は分岐評価量d9とマルチプレクサ402.7 から選択さ
れた分岐評価量とを比較して比較信号を出力し、マルチ
プレクサ402.9 は比較器402.8 から提供される比較信号
により、即ちマルチプレクサ402.7 から選択された分岐
評価量が分岐評価量d9より大きいとマルチプレクサ402.
7 から選択された分岐評価量を選択し、そうでなければ
分岐評価量d9を選択する。比較器402.10はマルチプレク
サ402.9から選択された分岐評価量と入力される分岐評
価量d5とを比較して比較信号を出力し、マルチプレクサ
402.11は比較器402.10から提供される比較信号により、
即ち分岐評価量d5がマルチプレクサ402.9 から選択され
た分岐評価量より大きいと分岐評価量d5を選択し、そう
でなければマルチプレクサ402.9 から選択された分岐評
価量を選択する。即ち、8-状態なら、前の状態"001”か
ら現状態"000”に向かう4、-12 、-4に対する分岐評価
量d9、d1、d5のうち最大値を有する分岐評価量を選択す
る。そして、4-状態なら、トレリス図上で前の状態"01"
から現状態"00"に向かう-7と1に対応する分岐評価量の
分岐評価量d9と分岐評価量d5のうちさらに大きな値を有
する分岐評価量を選択する。

【0063】加算器402.12は図13に示された12シンボ
ル遅延ライン460 から出力される前の状態"001”から前
のパス評価量 old_pm1 とマルチプレクサ402.11から選
択された分岐評価量とを加算する。比較器402.13は加算
器402.6 の出力と加算器402.12の出力とを比較して比較
信号を出力し、マルチプレクサ402.14は比較器402.13か
ら提供される比較信号に応じて第1入力端0に入力され
る加算器402.6 の出力と第2入力端1に入力される加算
器402.12の出力のうち大きな値を新たなパス評価量 new
_pm0として出力する。

【0064】比較器402.13から出力される比較信号を現
状態000 の生存パス情報を示すMSBのV0を出力し、マル
チプレクサ402.15は比較器402.13から提供される比較信
号に応じて比較器402.4 の出力または比較器402.10の出
力を前記選択された生存パスの並列パス情報を示すLSB
のV0として出力する。図15は図13に示された第5生
存パス決定器414 の詳細回路図であって、8-状態のみの
ための構造であり、図14に示された第1生存パス決定
器402 の構成と比較すると、図14のマルチプレクサ40
2.1 とマルチプレクサ402.7 を略した形である。

【0065】図15において、比較器414.1,414.3 及び
マルチプレクサ414.2,414.4 を通して前の状態100 から
現状態010 に向かう-10 、6、-2に対する分岐評価量d
2、d10 、d8のうち最大値を有する分岐評価量を選択す
る。比較器414.6,414.8 及びマルチプレクサ414.6,414.
9 を通して前の状態101 から現状態010 状態に向かう-
6、10、2に対する分岐評価量d4、d12 、d8のうち最大
値を有する分岐評価量を選択する。

【0066】加算器414.5 は図13に示された12シンボ
ル遅延ライン460 から出力される前の状態100 で累積さ
れたパス評価量 old_pm4 とマルチプレクサ414.4 から
選択された分岐評価量を加算し、加算器414.10は12シン
ボル遅延ライン460 から出力される前の状態101 で累積
されたパス評価量 old_pm5 とマルチプレクサ414.9か
ら選択された分岐評価量を加算する。

【0067】比較器414.11は加算器414.5 の出力と加算
器414.10の出力を比較して比較信号を出力し、マルチプ
レクサ414.12は比較器414.11の比較信号に応じて第1入
力端0 に入力される加算器414.5 の出力と第2入力端1
に入力される加算器414.10の出力のうち大きな値を新た
なパス評価量 new_pm2 として出力する。比較器414.11
から出力される比較信号を現状態010 の生存パス情報を
示すMSBのV2として出力し、マルチプレクサ414.13は比
較器414.11から提供される比較信号に応じて比較器414.
3 の出力と比較器414.8 との出力のうち1つを選択し
て、前記選択された生存パスの並列パス情報を示すLSB
のV2を出力する。

【0068】図16は図13に示された正規化器430 の
詳細回路図である。図16において、論理和ゲート434
はビット分割器432.1 〜432.8 から図13に示された生
存パス決定器402 、404 、410 〜420 から出力される13
ビットの新たなパス評価量 new pm0 〜 new_pm7 のMS
B を入力して新たなパス評価量 new_pm0 〜 new_pm7
のMSB が1つでも"1”なら制御信号をスイッチ438.1 〜
438.8 に出力する。スイッチ438.1 〜438.8 は論理和ゲ
ート434 の出力がロジック”ロー”ならビット組合器43
6.1 〜436.8 の出力の最下位ビットから上位11番目のビ
ットまでの12ビットのパス評価量を出力し、論理和ゲー
ト434 の出力がロジック”ハイ”なら最下位ビットを除
けた残り上位12ビットを正規化されたパス評価量no_ou
t0〜no_out7として出力する。

【0069】図9に示されたビタービ復号器230 のトレ
ース−バックメモリ500 は加算−比較選択器400 から出
力される任意のステージにおける各状態のパス評価量と
前の状態情報の決定ベクトル dec_vec を用いて生存パ
スを逆追跡して最終2ビットの復号データを出力する。
このビタービ復号器230 のトレース−バック構造に対し
ては色々な方法が提案されたが本発明ではRAM を使用す
る3-PE(Point Even)アルゴリズムを使用する。

【0070】図17は3-PE構造の概念を説明するための
メモリ制御フローを示し、3-PE方法はRAM を使用するた
めに全体的なゲート数を相当減せる長所がある。図17
において、3-PEアルゴリズムは基本的に復号深さ(decod
ing depth)の1/2 の長さ有する6つのRAM が必要であ
る。即ち、復号深さの3倍に該当する記憶場所が必要で
ある。3-PEアルゴリズムの基本動作はRAM にデータを書
込む書込(wr)過程と書込まれたデータを書込順序と逆に
読込んで最適パスの開始状態を決定するトレース−バッ
ク(tb)過程、トレース−バックされた結果を用いて復号
過程を行うデコーディング(dc)過程に区別される。この
ような過程は順次に行われ、復号化されたデータは元の
順序の逆に出力されるので順序を正すLIFO(Last-In Fir
st-Out)過程が必要である。

【0071】3-PEアルゴリズムにおいて、セグメント同
期やフィールド同期に対する処理方法はセグメント同期
に対しては加算−比較選択器400 から出力されるデータ
パターンを検査して、その値が(ffff)HEX の場合に遅延
された出力を再びフィードバック入力する動作を行な
う。そして、フィールド同期に対しては既にフィールド
同期セグメント期間に直後のデータセグメントのデータ
を写したので別の動作はない。

【0072】図18は3-PEアルゴリズムで具現された図
9に示されたトレース−バックメモリ500 の全体構成回
路図である。図18において、図13に示された加算−
比較選択器400 のDフリップフロップ472 から生成され
た決定ベクトル dec_vec を貯蔵するL/2(L=復号深さ)
長さの6個のRAM520-530を使用する。各RAM は制御信号
により4つのモードが順次に実行されながらデコーディ
ングが行われる。即ち、モードには図13のDフリップ
フロップ472 から決定ベクトル dec_vec を受取ってRA
M に貯蔵する書込モード、RAM に貯蔵されたデータを読
出して逆追跡ユニット(TB)550 、560 でトレース−バッ
クを行うトレース−バックモード、デコーディングユニ
ット(DC)570 からRAM に書込まれたデータを読出して逆
追跡ユニット550 、560 でトレース−バックされた結果
として最適のパスとして決定された状態からデコーディ
ングを行うデコーディングモード、タイミング上データ
の入出力のないアイドルモードがある。そして、各RAM
をアクセスするアドレス値はアップ−カウンターとダウ
ン−カウンターにより決定されるが、2つのカウンター
を使用する理由はトレース−バックとデコーディングの
方向が相反されるからである。

【0073】各RAM520〜530 はアドレス発生器510 から
発生する各書込/読出制御信号e0〜e5と各アドレス信号
addr0 〜addr5 に応じて書込/読出を行う。各RAM520〜
530にはシステムクロックの2倍の周波数を有するクロ
ック信号CLK2が印加されている。システムクロックCLK
とシステムリセット信号RST が入力されるアドレス発生
器510 はマルチプレクサ532 、536 、540 の選択端SEL
に選択信号in_sel を出力し、第1及び第2逆追跡ユニ
ット550 、560 とデコーディングユニット570 とのイネ
ーブル端enにイネーブル信号start をDフリップフロッ
プ512 を通して出力し、LIFOメモリ580 のイネーブル端
enにイネーブル信号 cnt_swをDフリップフロップ514
を通して出力し、LIFOメモリ580 の読出アドレス端addr
_r にアップカウント値 cnt_u をDフリップフロップ
516 を通して出力し、LIFOメモリ580 の書込アドレス端
addr_w にダウンカウント値cnt _d をDフリップフロ
ップ518 を通して出力する。

【0074】アドレス発生器510 から発生される選択信
号in_sel が"000”ならマルチプレクサ532 はRAM530か
ら読出されるデータを選択してDフリップフロップ534
を通して第1逆追跡ユニット550 に印加し、マルチプレ
クサ536 はRAM526から読出されるデータを選択してDフ
リップフロップ538 を通して第2逆追跡ユニット560に
印加し、マルチプレクサ540 はRAM522から読出されるデ
ータを選択してDフリップフロップ542 を通してデコー
ディングユニット570 に印加し、RAM520は図13のDフ
リップフロップ472 から出力される決定ベクトル dec_
vec を書込み、RAM524、528 は書込及び読出動作を行わ
ないアイドルモードである。

【0075】アドレス発生器510 から発生される選択信
号in_sel が"001”ならマルチプレクサ532 はRAM520か
ら読出されるデータを選択してDフリップフロップ534
を通して第1逆追跡ユニット550 に印加し、マルチプレ
クサ536 はRAM528から読出されるデータを選択してDフ
リップフロップ538 を通して第2逆追跡ユニット560に
印加し、マルチプレクサ540 はRAM524から読出されるデ
ータを選択してDフリップフロップ542 を通してデコー
ディングユニット570 に印加し、決定ベクトルdec_vec
はRAM522に書込まれ、RAM526、530 はアイドルモード
状態である。

【0076】アドレス発生器510 から発生される選択信
号in_sel が"010”ならマルチプレクサ532 はRAM522か
ら読出されるデータを選択してDフリップフロップ534
を通して第1逆追跡ユニット550 に印加し、マルチプレ
クサ536 はRAM530から読出されるデータを選択してDフ
リップフロップ538 を通して第2逆追跡ユニット560に
印加し、マルチプレクサ540 はRAM526から読出されるデ
ータを選択してDフリップフロップ542 を通してデコー
ディングユニット570 に印加し、決定ベクトルdec_vec
はRAM524に書込まれ、RAM520、528 はアイドルモード
状態である。

【0077】アドレス発生器510 から発生される選択信
号in_sel が"011”なら、マルチプレクサ532 はRAM524
から読出されるデータを選択してDフリップフロップ53
4 を通して第1逆追跡ユニット550 に印加し、マルチプ
レクサ536 はRAM520から読出されるデータを選択してD
フリップフロップ538 を通して第2逆追跡ユニット560
に印加し、マルチプレクサ540 はRAM528から読出される
データを選択してDフリップフロップ542 を通してデコ
ーディングユニット570 に印加し、決定ベクトル dec_
vec はRAM526に書込まれ、RAM522、530 はアイドルモー
ド状態である。

【0078】アドレス発生器510 から発生される選択信
号in_sel が"100”なら、マルチプレクサ532 はRAM526
から読出されるデータを選択してDフリップフロップ53
4 を通して第1逆追跡ユニット550 に印加し、マルチプ
レクサ536 はRAM522から読出されるデータを選択してD
フリップフロップ538 を通して第2逆追跡ユニット560
に印加し、マルチプレクサ540 はRAM530から読出される
データを選択してDフリップフロップ542 を通してデコ
ーディングユニット570 に印加し、決定ベクトル dec_
vec はRAM528に書込まれ、RAM520、524 はアイドルモー
ド状態である。

【0079】アドレス発生器510 から発生される選択信
号in_sel が"101”なら、マルチプレクサ532 はRAM528
から読出されるデータを選択してDフリップフロップ53
4 を通して第1逆追跡ユニット550 に印加し、マルチプ
レクサ536 はRAM524から読出されるデータを選択してD
フリップフロップ538 を通して第2逆追跡ユニット560
に印加し、マルチプレクサ540 はRAM520から読出される
データを選択してDフリップフロップ542 を通してデコ
ーディングユニット570 に印加し、決定ベクトル dec_
vec はRAM530に書込まれ、RAM522、524 はアイドルモー
ド状態である。

【0080】逆追跡ユニット550 、560 、デコーディン
グユニット570 にはリセット信号RST 、システムクロッ
クCLK 、4-状態/8-状態選択信号LSが印加されている。
第1逆追跡ユニット550 はDフリップフロップ534 を通
してマルチプレクサ532 から選択されたRAM に書込まれ
たデータをアドレス発生器510 から発生するイネーブル
信号start により初期状態"000”から復号深さの1/2 に
該当する長さだけ逆追跡し、第2逆追跡ユニット560 は
Dフリップフロップ538 を通してマルチプレクサ536 か
ら選択されたRAM に書込まれたデータを第1逆追跡ユニ
ット550で逆追跡してから次の状態から残り1/2 復号深
さだけ逆追跡する。デコーディングユニット570 はDフ
リップフロップ542 を通してマルチプレクサ540 から選
択されたRAM に書込まれたデータをアドレス発生器510
から発生されたイネーブル信号start により第2逆追跡
ユニット560 で逆追跡した結果の最適のパスとして決定
された状態からデコーディングを行う。

【0081】マルチプレクサ544 は図10(D)に示さ
れた第3セグメント同期信号seg3に応じてセグメント同
期期間ならDフリップフロップ472 から出力される(fff
f)HE X を選択し、その他の期間ならデコーディングユニ
ット570 の出力を選択する。LIFOメモリ580 はマルチプ
レクサ544 を通してデコーディングユニット570 から出
力される復号されたデータを元の順序に正す。LIFOメモ
リ580 には4-状態/8-状態選択信号LSと図9に示された
同期発生器200 から発生する第3セグメント同期信号se
g3と第2フィールド同期信号fld2が印加されている。

【0082】図19は図18に示された各RAM520〜530
の読出/書込アドレス及び他の制御信号を生成するアド
レス発生器510 の詳細回路図である。図19において、
アドレス発生器510 は基本的に3つのカウンター510.1
〜510.3 であり、modulo(以下、mod と称する)_192
ダウンカウンター510.1 の出力は図18の各RAM520〜53
0 の読出アドレスとして使用するために第1乃至第6マ
ルチプレクサ510.5 〜510.10の第2入力端1に出力する
と同時に、図18のLIFOメモリ580 の書込アドレス端ad
dr_w にダウンカウント値 cnt_d として出力する。

【0083】mod_192 アップカウンター510.2 の出力
は各RAM520〜530 の書込アドレスとして使用するために
第1乃至第6マルチプレクサ510.5 〜510.10の第1入力
端0に出力すると同時に、LIFOメモリ580 の読出アドレ
ス端addr_r にアップカウント値 cnt_u として出力す
る。また、 mod_192 アップカウンター510.2 の出力は
比較器510.4 の第1入力端Aに出力する。

【0084】12シンボルインターリービングに対応する
ために第1及び第2逆追跡ユニット550 、560 及びデコ
ーディングユニット570 の各遅延器で入力データを12シ
ンボル遅延するので、比較器510.4 は mod_192 アップ
カウンター510.2 から発生して第1入力端Aに入力され
るアップアドレスと第2入力端Bに入力される8ビット
の16進数でOB(十進数で12)を比較して mod 192 アッ
プカウンター510.2 のアドレスが12より大きいとロジッ
ク”ハイ”信号を、図18の第1及び第2逆追跡ユニッ
ト550 、560 及びデコーディングユニット570 のイネー
ブル信号startとして出力する。

【0085】mod_192 アップカウンター510.2 のキャ
リをカウントするmod _6 アップカウンター510.3 から
発生する3ビットは図18のマルチプレクサ532 、536
、540 の選択信号in_sel に出力されると同時に、こ
の3ビットのうちMSB はORゲート510.11〜510.15の第1
入力端とORゲート510.16の第1反転入力端に印加され、
その次の上位ビットはORゲート510.11、510.12、510.1
5、510.16の第2入力端とORゲート510.13、510.14の第
2反転入力端に印加され、LSB はORゲート510.11、510.
13、510.15の第3入力端とORゲート510.12、510.14、51
0.16の第3反転入力端に印加されると同時に、図18の
LIFOメモリ580 のイネーブル端enにイネーブル信号 cnt
_swとして出力される。

【0086】ORゲート510.11は mod_6 アップカウンタ
ー510.3 の出力信号が"000”ならロジック”ロー”のe0
信号をマルチプレクサ510.5 の選択端SEL に出力すると
同時に、RAM520のイネーブル端enに出力する。このe0信
号がロジック”ロー”ならマルチプレクサ510.5 は mod
_192 アップカウンター510.2 の出力(以下、アップア
ドレスと称する)を選択してRAM520のアドレス端aに書
込アドレスaddr0 として出力し、この際図18に示され
たRAM520は入力される決定ベクトル dec_vecを書込
み、ロジック”ハイ”ならマルチプレクサ510.5 は mod
_192 ダウンカウンター510.1 の出力(以下ダウンアド
レスと称する)を選択してRAM520のアドレス端aに読出
アドレスaddr0 として出力し、この時RAM520は書込まれ
たデータを読出す。

【0087】ORゲート510.12は mod_6 アップカウンタ
ー510.3 の出力信号が"001”ならロジック”ロー”のe1
信号をマルチプレクサ510.6 の選択端SEL に出力すると
同時にRAM522のイネーブル端enに出力する。マルチプレ
クサ510.6 はこのe1信号がロジック”ロー”ならアップ
アドレスを選択し、ロジック”ハイ”ならダウンアドレ
スを選択して各々書込及び読出アドレスaddr1 としてRA
M522のアドレス端aに出力する。

【0088】ORゲート510.13は mod_6 アップカウンタ
ー510.3 の出力信号が"010”ならロジック”ロー”のe2
信号をマルチプレクサ510.7 の選択端SEL に出力すると
同時にRAM524のイネーブル端enに出力する。マルチプレ
クサ510.7 はこのe2信号がロジック”ロー”ならアップ
アドレスを選択し、ロジック”ハイ”ならダウンアドレ
スを選択して各々書込及び読出アドレスaddr2 としてRA
M524のアドレス端aに出力する。

【0089】ORゲート510.14は mod_6 アップカウンタ
ー510.3 の出力信号が"011”ならロジック”ロー”のe3
信号をマルチプレクサ510.8 の選択端SEL に出力すると
同時にRAM526のイネーブル端enに出力する。マルチプレ
クサ510.8 はこのe3信号がロジック”ロー”ならアップ
アドレスを選択し、ロジック”ハイ”ならダウンアドレ
スを選択して各々書込及び読出アドレスaddr3 としてRA
M526のアドレス端aに出力する。

【0090】ORゲート510.15は mod 6アップカウンタ
ー510.3 の出力信号が"100”ならロジック”ロー”のe4
信号をマルチプレクサ510.9 の選択端SEL に出力すると
同時にRAM528のイネーブル端enに出力する。マルチプレ
クサ510.9 はこのe4信号がロジック”ロー”ならアップ
アドレスを選択し、ロジック”ハイ”ならダウンアドレ
スを選択して各々書込及び読出アドレスaddr4 としてRA
M528のアドレス端aに出力する。

【0091】ORゲート510.16は mod_6 アップカウンタ
ー510.3 の出力信号が"101”ならロジック”ロー”のe5
信号をマルチプレクサ510.10の選択端SEL に出力すると
同時にRAM530のイネーブル端enに出力する。マルチプレ
クサ510.10はこのe5信号がロジック”ロー”ならアップ
アドレスを選択し、ロジック”ハイ”ならダウンアドレ
スを選択して各々書込及び読出アドレスaddr5 としてRA
M530のアドレス端aに出力する。

【0092】図20は最初のトレース−バック過程を行
う図18に示された第1逆追跡ユニット550 の詳細回路
図であり、図21は二番目のトレース−バック過程を行
う図18に示された第2逆追跡ユニット560 の詳細回路
図であって、トレース−バック過程を2回に亙って行う
ことは一つのRAM の長さが復号深さの1/2 であるため一
回のトレース−バックのみ行うと実際に復号深さが1/2
に縮まるからである。

【0093】図20において、ビット分割器550.1 は図
18に示されたDフリップフロップ534 から出力される
各状態に対する前の状態情報の16ビットの決定ベクトル
dec_vec を2ビットずつ分割し、MSB 選択器550.2 は
ビット分割器550.1 の2ビットずつ8個に分割された決
定ベクトル dec_vec のうちMSB を選択して8-状態モー
ドに対する生存パス情報をマルチプレクサ550.4 に出力
する。

【0094】一方、マルチプレクサ550.3 は図19に示
されたアドレス発生器510 の比較器510.4 から出力され
るイネーブル信号start に応じて、即ちロジック"0”な
ら予め設定された初期化状態値の3ビット"000”を選択
し、そうでなければフィードバックされる12シンボル遅
延器(TB0_DL)550.10 から出力される状態値を選択す
る。

【0095】マルチプレクサ550.4 はマルチプレクサ55
0.3 から選択された状態値に応じてMSB 選択器550.2 か
ら出力される各状態のMSB のうち1つを選択し、ビット
組合器550.5 は4-状態モードのための前の状態値を生成
するためにマルチプレクサ550.3 の出力をMSB とし、マ
ルチプレクサ550.4 の出力をLSB とし、二番目の上位ビ
ットには"0”を挿入して3ビットを構成する。これは図
12(A)及び図12(B)に示されたトレリス図から
分かるように、4-状態と8-状態の遷移を共有するために
00b 、01b 、10b 、11b の4-状態を各々8-状態の 00
0b 、 001b 、100 b 、 101b と対応させるためである。

【0096】ビット組合器550.6 は8-状態のための前の
状態値を生成するためにマルチプレクサ550.3 から選択
された3ビットの状態値のうち二番目の上位ビットとLS
B を前の状態のMSB と二番目の上位ビットで各々構成
し、マルチプレクサ550.4 から選択された1ビットを前
の状態のLSB で構成する。マルチプレクサ550.7 は4-状
態/8-状態選択信号LSに応じてロジック"0”なら4-状態
を示すので、第1入力端0に入力されるビット組合器55
0.5 から構成された3ビットの前の状態値を選択し、ロ
ジック"1”なら8-状態を示すので第2入力端1に入力さ
れるビット組合器530.6 で構成された3ビットの前の状
態値を選択する。

【0097】比較器550.8 は図18に示されたDフリッ
プフロップ534 から出力される決定ベクトル dec_vec
と予め設定された(ffff)HEX を比較して、同一ならセグ
メント同期期間であることを示すロジック”ハイ”信号
を出力する。マルチプレクサ550.9 は比較器550.8 の比
較信号に応じてセグメント同期期間でなければマルチプ
レクサ550.7 から選択された出力を選択して12シンボル
遅延器550.10で12シンボル期間遅延させた後、第2逆追
跡ユニット560 に出力すると同時にマルチプレクサ550.
3 の第2入力端1及びマルチプレクサ550.9 の第2入力
端1にフィードバックし、セグメント同期期間ならフィ
ードバック入力される12シンボル遅延器550.10の出力を
選択する。ここで、フィードバックされる状態値が12シ
ンボル遅延されるのは符号器側の12シンボルインターリ
ービングに対応するためのことである。

【0098】図21第2逆追跡ユニットの構成は図20
に示された第1逆追跡ユニットの構成に似ている。但
し、図20に示されたように第1逆追跡ユニット550 の
場合は3ビットの現状態値が貯蔵される12シンボル遅延
器550.10の最初の値が12シンボル期間中マルチプレクサ
550.3 から選択された000 であるが、図21に示された
第2逆追跡ユニット560 の場合は12シンボル遅延器(TB1
_DL)560.10 に貯蔵される最初の値はマルチプレクサ56
0.4 から選択された第1逆追跡ユニット550 の12シンボ
ル遅延器550.10の出力st_out1となる。従って、第2逆
追跡ユニット560は図18のDフリップフロップ538 を
通してRAM から読出された最後のシンボルからトレース
−バックを開始して最初のシンボルまで達すると最初の
12シンボルに対する前の状態値を図22に示されたデコ
ーディングユニット570 に伝達してデコーディングを始
めるようにする。

【0099】図22は図18に示されたデコーディング
ユニット570 の詳細回路図である。図22において、マ
ルチプレクサ570.1 は図18に示されたアドレス発生器
510から発生するイネーブル信号start に応じて、即ち
イネーブル信号start がロジック”ロー”なら図21に
示された第2逆追跡ユニット560 の12シンボル遅延器56
0.10から出力される3ビット状態値を選択し、イネーブ
ル信号start がロジック”ハイ”なら12シンボル遅延器
(DC_DL)570.13から出力される遅延された3ビット状
態値を選択して現状態値として出力する。

【0100】マルチプレクサ570.2 は図18に示された
Dフリップフロップ542 を通して出力される8個の状態
に対する2ビットずつの前の状態情報のうちマルチプレ
クサ570.1 から選択された現状態値に応じて選択された
2ビットの状態情報を出力する。ビット組合器570.3 は
マルチプレクサ570.1 から選択された3ビットの状態値
のうちMSB とLSB とを各々MSB と次の上位ビットで構成
し、マルチプレクサ570.2 から選択された2ビットを下
位ビットで構成する。即ち、4-状態の場合3ビットの現
状態値のうちMSB 、LSB の2ビットのみ選択し、前の状
態の2ビットを合わせると4ビットのパス情報が得られ
る。ビット組合器570.4 はマルチプレクサ570.1 から選
択された3ビットを上位3ビットで構成し、マルチプレ
クサ570.2から選択された2ビットをLSB とその次の下
位ビットで構成する。即ち、8-状態の場合3ビットの現
状態値を上位ビットとし、2ビットの前の状態情報を下
位ビットとして5ビットの値を構成すれば8-状態トレリ
スの全ての可能パスを表現しうるパス情報となる。

【0101】ビット組合器570.3 で構成された4ビット
をアドレスとして4-状態のための第2ROM570.5 を駆動
し、ビット組合器570.4 で構成された5ビットをアドレ
スとして8-状態のための第1ROM570.6 を駆動すると2ビ
ットの最終復号データが得られ、ここで、第1ROM570.6
及び第2ROM570.5 に対するROM テーブルは図23に示さ
れたようである。例えば、8-状態の場合、マルチプレク
サ570.1 から選択された現状態値が"101”であり、マル
チプレクサ570.2 から選択された前の状態情報が"10"な
らビット組合器570.4 の出力は"10110(=16HEX )"であ
り、第1ROM570.6 からは2ビットの復号データ"10"が出
力される。マルチプレクサ570.7 は4-状態/8-状態選択
信号LSに応じて、4-状態なら第2ROM570.5 に貯蔵された
復号データを出力し、8-状態なら第1ROM570.6 に貯蔵さ
れた復号データを出力する。

【0102】一方、12シンボルインターリービングとセ
グメント同期信号に対応するためにビット組合器570.8
はマルチプレクサ570.1 から選択された3ビットのうち
LSBをMSB とし、その次の上位ビットは"0”を挿入し、
マルチプレクサ570.2 から選択された2ビットのうちMS
B をLSB で構成して4-状態のための前の状態値を生成す
る。ビット組合器570.9 はマルチプレクサ570.1 から選
択された3ビットのうち下位2ビットを上位2ビットで
構成し、マルチプレクサ570.2 から選択された2ビット
のうちMSB をLSB で構成して8-状態のための前の状態値
を生成する。

【0103】マルチプレクサ570.10は4-状態/8-状態選
択信号LSに応じて、4-状態ならビット組合器570.8 の出
力を選択し、8-状態ならビット組合器570.9 の出力を選
択する。比較器570.11はDフリップフロップ542 を通し
て出力される8-状態に対する前の情報と(ffff)HEX と比
較して、同じならセグメント同期期間であることを示す
ロジック”ハイ”の比較信号を出力する。マルチプレク
サ570.12は比較器570.11の比較信号に応じて、セグメン
ト同期期間でなければマルチプレクサ570.10の出力を選
択して12シンボルインターリービングに対応するために
12シンボル遅延器570.13で12シンボル遅延させてマルチ
プレクサ570.1 の第2入力端1とマルチプレクサ570.12
の第2入力端1にフィードバックし、セグメント同期期
間なら遅延器570.13の出力を再び選択して入力する。

【0104】デコーディングユニット570 で復号化され
たデータは符号化順序とは逆に出力されるので、これを
再びフォワード方向に出力するためのLIFO過程が必要と
なる。このためのLIFOメモリ580 の詳細回路図は図24
に示された通りである。図24において、LIFOメモリ58
0 は2つのRAM580.3、580.4 で構成されており、一つの
RAM にデータが書込まれる場合に他のRAM ではデータが
読出される。RAM580.3、580.4 の書込アドレスのaddr_
w としては図18に示されたアドレス発生器510 の mod
_192 ダウン−カウンター510.1 のダウンカウント値 c
nt d が使われ、読出アドレスのaddr_r は mod_192
アップ−カウンター510.2 のアップカウント値 cnt_u
が使われ、図18に示されたROM520〜530 のデータ書込
及び読出される順序とは逆にLIFOメモリ580 により復号
データを順方向に出力することになる。

【0105】即ち、書込アドレスaddr_w はマルチプレ
クサ580.1 、580.2 の第2入力端1に印加され、読出ア
ドレスaddr_r はマルチプレクサ580.1 、580.2 の第1
入力端0に印加されている。このマルチプレクサ580.1
の選択端SEL に図18のアドレス発生器510 から発生す
るイネーブル信号 cnt_swが印加され、マルチプレクサ
580.2 の選択端SEL にイネーブル信号 cnt_swを反転す
る反転器580.5 の出力が印加されている。従って、マル
チプレクサ580.1 が書込アドレスaddr_w を選択すれ
ば、マルチプレクサ580.2 は読出アドレスaddr_r を選
択し、マルチプレクサ580.1 が読出アドレスaddr_r を
選択すれば、マルチプレクサ580.2 は書込アドレスaddr
_w を選択して各RAM580.3、580.4 のアドレス端aに印
加している。

【0106】また、各RAM580.3、580.4 の入力端inはデ
コーディングユニット570(図22)のマルチプレクサ57
0.7 から出力される復号化されたデータout を入力し、
イネーブル端enはアドレス発生器510 から発生するイネ
ーブル信号 cnt_swを入力し、クロック端fs2 にはシス
テムクロックの2倍の周波数を有するクロック信号CLK2
を入力し、リセット端rst にはシステムリセット信号RS
T を入力している。従って、各RAM580.3、580.4 はダウ
ンカウント値 cnt_d に応じて復号データを書込み、ア
ップカウント値 cnt_u に応じて復号データを読出して
マルチプレクサ580.6 の第1入力端0及び第2入力端1
に印加している。

【0107】マルチプレクサ580.6 は選択端SEL に入力
されるイネーブル信号 cnt_swに応じてRAM580.3から読
出される復号データを選択したり、RAM580.4から読出さ
れる復号データを選択し、選択されたデータをDフリッ
プフロップ580.7 にラッチする。この際、図1に示され
たTCM エンコーダから分かるように入力される2ビット
のうちMSB の1ビットは差分符号化される。従って、4-
状態の場合はDフリップフロップ580.7 の出力のうちMS
B の1ビットは差分復号器580.12を経るべきであり、8-
状態の場合は図6(A)に示されたTCM エンコーダから
分かるようにくし形フィルタリングによってその効果が
相殺されるので別の差分復号器が不要である。

【0108】MSB 選択器580.8 はDフリップフロップ58
0.7 から出力される2ビットのうちMSB のみをマルチプ
レクサ580.9 の第1入力端0に印加し、残り1ビットは
ビット組合器580.13に印加する。マルチプレクサ580.9
は図10(D)に示された第3 セグメント同期制御信号
seg3に応じてセグメント同期期間でなければMSB 選択器
580.8 の出力を選択し、セグメント同期期間ならフィー
ドバックされるホールド及び遅延器580.10の出力を選択
する。ホールド及び遅延器580.10はマルチプレクサ580.
9 から選択された信号をシステムクロックCLK により12
シンボル遅延し、図10(G)に示された第2フィール
ド同期制御信号fld2に応じてフィールド同期期間にはマ
ルチプレクサ580.9 の出力をホールドする。ホールド及
び遅延器580.10はシステムリセット信号RST によりリセ
ットされる。

【0109】排他的論理和ゲート580.11はホールド及び
遅延器580.10の出力とMSB 選択器580.8 の出力とを排他
的論理和し、ビット組合器580.13はMSB 選択器580.8 か
ら選択されないLSB とXOR ゲート580.11から出力される
差分復号化されたMSB を組合わせてマルチプレクサ580.
14に出力する。マルチプレクサ580.14は4-状態/8-状態
選択信号LSに応じて、8-状態なら第1入力端1に入力さ
れる差分復号化を経なかったDフリップフロップ580.7
の出力を選択し、4-状態なら第2入力端0に入力される
差分復号化器580.12で差分復号化を経たビット組合器58
0.13の出力を選択して最終復号化されたデータを出力す
る。

【0110】さらに、図10(C)に示された第2セグ
メント同期制御信号seg2の自体遅延(2シンボル)はマル
チプレクサ216 (図9)とマルチプレクサ302 (図1
1)によるものであり、図10(D)に示された第3セ
グメント同期制御信号seg3の自体遅延(325シンボル)は
図18に示された6個のRAM520〜530 アレーによる1152
シンボル(=192 *6)遅延で図9に示された832 シンボル
遅延器222 による832 シンボル遅延はセグメント同期信
号がセグメント毎に発生するために減算し、図9に示さ
れたマルチプレクサ216 、図11に示されたマルチプレ
クサ302 、図13に示されたDフリップフロップ472 、
図18に示されたDフリップフロップ542、図24に示
されたDフリップフロップ580.7 による5シンボルの遅
延を加算した結果によるものである。また、図10
(G)に示された第2フィールド同期制御信号fld2の自
体遅延(1989シンボル)は図18に示された6個のRAM5
20〜530アレーによる1152シンボル遅延、図9に示され
た832 シンボル遅延器222 による832 シンボル遅延、図
9に示されたマルチプレクサ216 、図11に示されたマ
ルチプレクサ302 、図13に示したDフリップフロップ
472 、図18に示されたDフリップフロップ542 、図2
4に示されたDフリップフロップ580.7 による5シンボ
ルの遅延を加算した結果によるものであり、図10
(H)に示されたフィールドリセット信号 fld_rst の
自体遅延は図9に示されたマルチプレクサ216 と図11
に示されたマルチプレクサ302 による2シンボル遅延と
図9に示された832 シンボル遅延器222 による832 シン
ボル遅延とを加算した結果である。

【0111】

【発明の効果】前述したように、本発明のTCM 復号器
は、符号化時符号化されないセグメント同期とフィール
ド同期信号との影響を考慮して、符号化された順序に基
づき復号化することにより安定した復号化が行える。ま
た、本発明のTCM 復号器は4-状態の場合のみならず、NT
SC信号の影響を除去するためのくし形フィルターを使用
する8-状態の場合に対応して同時に復号化でき、簡単に
具現しうる。

【図面の簡単な説明】

【図1】(A)はGA-VSBシステムのTCM 符号器の構造を
示した図、(B)は(A)に示されたマッパーの入出力
を示したテーブルである。

【図2】図1に示されたTCM 符号器のトレリス図であ
る。

【図3】GA-VSBシステムのデータフレームフォーマット
を説明するための図である。

【図4】一般のセグメント/フィールド同期を考慮した
TCM 符号器の全体構成回路図である。

【図5】(A)は本発明の理解のためにNTSC消去フィル
ターの構造を示す図、(B)は本発明の理解のためにNT
SC消去フィルターの周波数特性を示す図である。

【図6】(A)は本発明の理解のためにTCM 符号器とNT
SC消去フィルターとが結合された8-状態TCM 符号器の構
造を示す図、(B)は(A)に示されたマッパーの入出
力を示したテーブルである。

【図7】図6(A)に示された8-状態TCM 符号器の状態
テーブルである。

【図8】GA-VSBシステムのTCM 復号器の概念的なブロッ
ク図である。

【図9】本発明によるTCM 復号器の一実施例による全体
ブロック図である。

【図10】(A)乃至(H)は図9に示された同期発生
器の入出力信号のタイミング図である。

【図11】図9に示された分岐評価量発生器の詳細回路
図である。

【図12】(A)は本発明で提案する8-状態のトレリス
図、(B)は本発明で提案する4-状態のトレリス図であ
る。

【図13】図9に示された加算−比較選択器の詳細回路
図である。

【図14】図13に示された第1生存パス決定器の詳細
回路図である。

【図15】図13に示された第5生存パス決定器の詳細
回路図である。

【図16】図13に示された正規化器の詳細回路図であ
る。

【図17】3-PE方法を用いたトレース−バックメモリの
動作説明図である。

【図18】図13に示されたトレース−バックメモリの
詳細回路図である。

【図19】図18に示されたアドレス発生器の詳細回路
図である。

【図20】図18に示された第1逆追跡ユニットの詳細
回路図である。

【図21】図18に示された第2逆追跡ユニットの詳細
回路図である。

【図22】図18に示されたデコーディングユニットの
詳細回路図である。

【図23】図22に示された第1及び第2ROMに対するRO
M テーブルである。

【図24】図18に示されたLIFOメモリの詳細回路図で
ある。

【符号の説明】

200 同期発生器 210 セグメント同期停止器 212 12シンボル遅延器 214 加算器 216 マルチプレクサ 220 フィールド遅延器 222 832シンボル遅延器 224 マルチプレクサ 230 ビタービ復号器 300 分岐評価量発生器(BMG) 302 マルチプレクサ 304 減算器 306 ROM 400 加算−比較選択器(ACS) 402 第1生存パス決定器 404 第2生存パス決定器 406 マルチプレクサ 408 マルチプレクサ 410 第3生存パス決定器 412 第4生存パス決定器 414 第5生存パス決定器 416 第6生存パス決定器 418 第7生存パス決定器 420 第8生存パス決定器 442〜456 マルチプレクサ 430 正規化器 434 論理和ゲート 458 論理積素子 460 12シンボル遅延ライン 470 マルチプレクサ 472 Dフリップフロップ 500 トレース−バックメモリ(TBM) 510 アドレス発生器 512 Dフリップフロップ 514 Dフリップフロップ 516 Dフリップフロップ 518 Dフリップフロップ 520 RAM 522 RAM 524 RAM 526 RAM 528 RAM 530 RAM 532 マルチプレクサ 534 Dフリップフロップ 536 マルチプレクサ 538 Dフリップフロップ 540 マルチプレクサ 542 Dフリップフロップ 544 マルチプレクサ 550 第1逆追跡ユニット 560 第2逆追跡ユニット 570 デコーディングユニット 580 LIFOメモリ

Claims (26)

    【特許請求の範囲】
  1. 【請求項1】 NTSC信号による干渉を除去するためのNT
    SC消去フィルターを含み、HDTV信号は1フレーム当り2
    フィールドで構成され、各フィールドはフィールド同期
    セグメント及びデータセグメントからなり、各セグメン
    トにはセグメント同期信号を含み、フィールド同期セグ
    メントはフィールド同期信号よりなる受信機において、 受信されるHDTV信号が前記NTSC除去フィルターを経た場
    合には前記セグメント同期から前記第1所定数シンボル
    の前のデータと前記第1所定数のシンボルの後データと
    を直接連結させ、そうでない場合には受信されるHDTV信
    号をバイパスさせるセグメント同期停止器と、 前記セグメント同期停止器から出力されるフィールド同
    期セグメントの直前のデータセグメントのデータとフィ
    ールド同期セグメントの直後のデータセグメントのデー
    タとを直接連結させるフィールド遅延器と、 前記フィールド遅延器の出力をビタービ復号化し、前記
    受信されるHDTV信号がNTSC除去フィルターを経た場合
    (8-状態)とそうでない場合(4-状態)に全て対応して
    復号化するビタービ復号器とを含むことを特徴とするTC
    M 復号器。
  2. 【請求項2】 前記ビタービ復号器は、 4-状態/8-状態モードに応じて前記フィールド遅延器の
    出力と多数の基準信号レベルとの差を求めて分岐評価量
    を求める分岐評価量発生器と、 4-状態/8-状態モードに応じて各状態で収束される各分
    岐評価量と前のシンボルまで累積されたパス評価量を用
    いて各状態の現在のノードにおける最適パスを決定して
    最適パス情報を出力する加算−比較選択器と、 4-状態/8-状態モードによって前記最適のパス情報を逆
    追跡して復号データを出力するトレース−バックメモリ
    を含むことを特徴とする請求項1に記載のTCM復号器。
  3. 【請求項3】 入力されるセグメント同期タイミング信
    号とフィールド同期タイミング信号とに応答して第1セ
    グメント同期制御信号を前記セグメント同期停止器に、
    第1フィールド同期制御信号は前記フィールド遅延器
    に、第2セグメント同期制御信号とフィールドリセット
    信号は前記加算−比較選択器に、第3セグメント同期制
    御信号と第2フィールド同期制御信号は前記トレース−
    バックメモリに供給する同期発生器をさらに含むことを
    特徴とする請求項2に記載のTCM復号器。
  4. 【請求項4】 前記フィールド遅延器は、 前記セグメント同期停止器の出力をセグメント単位で遅
    延するセグメント遅延器と、 前記第1フィールド同期信号に応じてフィールド同期期
    間なら前記セグメント同期停止器の出力を選択し、その
    他の期間には前記セグメント遅延器の出力を選択する選
    択器とを含むことを特徴とする請求項3に記載のTCM 復
    号器。
  5. 【請求項5】 前記分岐評価量発生器は、 前記フィールド遅延器の出力と8-状態のための多数の基
    準レベルとの差を示す分岐評価量が貯蔵されているメモ
    リと、 前記フィールド遅延器の出力から"1" を減算する減算器
    と、 4-状態/8-状態モードによって8-状態モードなら前記フ
    ィールド遅延器の出力を選択し、4-状態モードなら前記
    減算器の出力を選択して前記メモリのアドレス信号とし
    て出力する選択器とを含み、前記4-状態モードのための
    分岐評価量を前記ROM に貯蔵された8-状態のための分岐
    評価量と共有することを特徴とする請求項2に記載のTC
    M 復号器。
  6. 【請求項6】 前記加算−比較選択器は、 4-状態/8-状態の両モードで動作し、8-状態と4-状態の
    ためのトレリス図で共有する各状態による前のパス評価
    量と前記分岐評価量発生器から生成された分岐評価量を
    8-状態と4-状態のために共有される前記トレリス図によ
    って入力し、現状態に入る全てのパスのうち最小パス評
    価量を有する生存パスを決定し、生存パスとして決定さ
    れたパスの現在の各状態における前の状態情報と、新た
    なパス評価量値を出力する第1多数個の生存パス決定器
    と、 8-状態モードで動作し、前記8-状態のためのトレリス図
    で共有されない各状態の前のパス評価量と前記分岐評価
    量発生器から生成された分岐評価量を前記トレリス図に
    応じて入力し、現状態に入る全てのパスのうち最小パス
    評価量を有する生存パスを決定し、生存パスとして決定
    されたパスの現在の各状態における前の状態情報とこの
    時の新たなパス評価量値を出力する第2多数個の生存パ
    ス決定器と、 前記第2セグメント同期制御信号に応じてセグメント同
    期期間でない場合には前記第1及び第2多数個の生存パ
    ス決定器から出力される新たなパス評価量を選択し、セ
    グメント同期期間なら前記前のパス評価量を選択するパ
    ス評価量選択器と、 符号化時シンボルインターリービングに対応するため、
    前記パス評価量選択器から選択されたパス評価量を第3
    所定数のシンボル期間遅延して前記前のパス評価量を生
    成する遅延ラインと、 第2セグメント同期制御信号に応じてセグメント同期期
    間でなければ前記第1及び第2多数個の生存パス決定器
    から出力される各状態の前の状態情報を出力し、セグメ
    ント同期期間なら所定のデータパターンを出力するパタ
    ーン挿入器とを含むことを特徴とする請求項3に記載の
    TCM 復号器。
  7. 【請求項7】 前記第1及び第2多数個の生存パス決定
    器から出力される新たなパス評価量の最上位ビットをチ
    ェックしてオーバーフローされないように前記各新たな
    パス評価量値を正規化して正規化されたパス評価量を前
    記パス評価量選択器に出力する正規化器をさらに含むこ
    とを特徴とする請求項6に記載のTCM復号器。
  8. 【請求項8】 前記第1多数個の生存パス決定器の各々
    は4-状態/8-状態モードによって4-状態なら第1分岐評
    価量を選択し、8-状態なら第2分岐評価量を選択する第
    1選択器と、 前記第1分岐評価量と前記第1選択器から選択された分
    岐評価量とを比較して第1比較信号を出力する第1比較
    器と、 前記第1比較信号に応じて前記第1選択器から選択され
    た分岐評価量が前記第1分岐評価量より大きいと前記第
    1選択器から選択された分岐評価量を選択し、そうでな
    ければ第1分岐評価量を選択する第2選択器と、 前記第2選択器から選択された分岐評価量と第3分岐評
    価量とを比較して第2比較信号を出力する第2比較器
    と、 前記第2比較信号に応じて前記第3分岐評価量が前記第
    2選択器から選択された分岐評価量より大きいと前記第
    3分岐評価量を選択し、そうでなければ前記第2選択器
    から選択された分岐評価量を選択する第3選択器と、 前記第3選択器から選択された分岐評価量と第1前のパ
    ス評価量とを加算する第1加算器と、 4-状態/8-状態モードによって4-状態なら第4分岐評価
    量を選択し、8-状態なら第5分岐評価量を選択する第4
    選択器と、 前記第4分岐評価量と前記第4選択器から選択された分
    岐評価量と比較して第3比較信号を出力する第3比較器
    と、 前記第3比較信号に応じて前記第4選択器から選択され
    た分岐評価量が前記第4分岐評価量より大きいと前記第
    4選択器から選択された分岐評価量を選択し、そうでな
    ければ前記第4分岐評価量を選択する第5選択器と、 前記第5選択器から選択された分岐評価量と第6分岐評
    価量とを比較して第4比較信号を出力する第4比較器
    と、 前記第4比較信号に応じて前記第6分岐評価量が前記第
    5選択器から選択された分岐評価量より大きいと前記第
    6分岐評価量を選択し、そうでなければ第5選択器から
    選択された分岐評価量を選択する第6選択器と、 前記第6選択器から選択された評価量と第2前のパス評
    価量を加算する第2加算器と、 前記第1及び第2加算器の出力を比較して生存パスを示
    す前の状態情報の最上位ビットと第5比較信号を出力す
    る第5比較器と、 前記第5比較器の比較信号に応じて前記第1及び第2加
    算器の出力のうち大きな値を選択して新たなパス評価量
    として出力する第7選択器と、 前記第5比較器の比較信号に応じて前記第2及び第4比
    較器の出力のうち1つを選択し、選択された生存パスの
    並列パス情報を示す前の状態情報の最下位ビットを出力
    する第8選択器とを含むことを特徴とする請求項6に記
    載のTCM 復号器。
  9. 【請求項9】 前記第2多数個の生存パス決定器の各々
    は、 第1及び第2分岐評価量を比較して第1比較信号を出力
    する第1比較器と、 前記第1比較信号に応じて前記第2分岐評価量が前記第
    1分岐評価量より大きいと前記第2分岐評価量を選択
    し、そうでなければ前記第1分岐評価量を選択する第1
    選択器と、 前記第1選択器から選択された分岐評価量と第3分岐評
    価量とを比較して第2比較信号を出力する第2比較器
    と、 前記第2比較信号に応じて前記第3分岐評価量が前記第
    1選択器から選択された分岐評価量より大きいと前記第
    3分岐評価量を選択し、そうでなければ前記第1選択器
    から選択された分岐評価量を選択する第2選択器と、 前記第2選択器から選択された分岐評価量と第1前のパ
    ス評価量を加算する第1加算器と、 第4及び第5分岐評価量と比較して第3比較信号を出力
    する第3比較器と、 前記第3比較信号に応じて前記第5分岐評価量が前記第
    4分岐評価量より大きいと第5分岐評価量を選択し、そ
    うでなければ第4分岐評価量を選択する第3選択器と、 前記第3選択器から選択された分岐評価量と第6分岐評
    価量とを比較して第4比較信号を出力する第4比較器
    と、 前記第4比較信号に応じて前記第6分岐評価量が前記第
    3選択器から選択された分岐評価量より大きいと前記第
    6分岐評価量を選択し、そうでなければ前記第3選択器
    から選択された分岐評価量を選択する第4選択器と、 前記第4選択器から選択された分岐評価量と第2前のパ
    ス評価量を加算する第2加算器と、 前記第1及び第2加算器の出力を比較して生存パス情報
    を示す前記前の状態情報のMSB を出力する第5比較器
    と、 前記第5比較器の比較信号に応じて前記第1及び第2加
    算器の出力のうち大きな値を選択して新たなパス評価量
    として出力する第5選択器と、 前記第5比較器の比較信号に応じて前記第2比較器の出
    力と第4比較器の出力のうち1つを選択し、選択された
    生存パスの並列パス情報を示す前記前の状態情報のLSB
    を出力する第6選択器とを含むことを特徴とする請求項
    6に記載のTCM復号器。
  10. 【請求項10】 前記正規化器は、 前記第1及び第2多数個の生存パス決定器から出力され
    る各状態の新たなパス評価量のMSB を選択し、選択され
    たMSB を論理和して検出信号を出力する検出器と、 前記検出信号に応じて前記新たなパス評価量の各MSB を
    除けた残り下位ビットを正規化されたパス評価量として
    出力したり、最下位ビットを除いた残り上位ビットを正
    規化されたパス評価量として出力するビット制御器とを
    含むことを特徴とする請求項7に記載のTCM 復号器。
  11. 【請求項11】 前記トレース−バックメモリは3-PEア
    ルゴリズムを用いることを特徴とする請求項2に記載の
    TCM 復号器。
  12. 【請求項12】 前記トレース−バックメモリは、 前記加算−比較選択器から生成された各状態の前のパス
    情報を貯蔵するL/2(Lは復号の深さ)長さの多数個のRA
    M と、 初期状態値からL/2 に該当する長さだけ逆追跡する第1
    逆追跡ユニットと、 前記多数個のRAM に書込まれたデータを第1逆追跡ユニ
    ットで逆追跡した次の状態から残りL/2 長さだけ逆追跡
    する第2逆追跡ユニットと、 前記第2逆追跡ユニットで逆追跡した結果の最適のパス
    として決定された状態で前記多数個のRAM から読出され
    るデータをデコーディングして復号データを出力するデ
    コーディングユニットと、 動作モードによって前記RAM のうち何れか一つに書込ま
    れたデータを読出して前記第1逆追跡ユニットに印加す
    る第1読出制御器と、 動作モードによって前記各RAM のうち他の何れか一つに
    書込まれたデータを読出して前記第2逆追跡ユニットに
    印加する第2読出制御器と、 動作モードによって前記各RAM のうち更に他の何れか一
    つに書込まれたデータを読出して前記デコーディングユ
    ニットに印加する第3読出制御器と、 前記デコーディングユニットから出力される復号データ
    を順方向に変換する順方向変換器と、 前記各RAM のデータ書込及び読出を制御し、動作モード
    による選択信号を前記第1乃至第3読出制御器に出力
    し、前記順方向変換器の書込及び読出アドレスを出力す
    るアドレス発生器とを含むことを特徴とする請求項6に
    記載のTCM 復号器。
  13. 【請求項13】 前記アドレス発生器は、 前記各RAM の書込アドレスを発生するためにアップアド
    レスを発生する第1カウンターと、 前記各RAM の読出アドレスを発生するためにダウンアド
    レスを発生する第2カウンターと、 前記第2カウンターのキャリをカウントして各RAM を選
    択するための選択信号を前記第1乃至第3読出制御器に
    印加する第3カウンターと、 前記第1カウンターから発生するアップアドレスを各RA
    M の書込アドレスと前記順方向変換器の読出アドレスと
    して出力し、前記第2カウンターから発生するダウンア
    ドレスを各RAM の読出アドレスと前記順方向変換器の書
    込アドレスとして出力するアドレス制御器と、 前記第1カウンターから発生するアップアドレスと前記
    第1所定数を比較し、比較した結果を前記第1及び第2
    逆追跡ユニット及びデコーディングユニットのイネーブ
    ル信号として出力する第1発生器と、 前記第3カウンターの出力により前記アドレス制御器と
    前記第1乃至第3読出制御器を制御する制御信号、前記
    各RAM の書込及び読出制御信号と前記順方向変換器のイ
    ネーブル信号を発生する第2発生器とを含むことを特徴
    とする請求項12に記載のTCM 復号器。
  14. 【請求項14】 前記第1逆追跡ユニットは、 前記第1発生器から出力されるイネーブル信号に応じて
    既定の初期化状態値と第1フィードバック状態値のうち
    1つを選択して現状態値として出力する第1選択器と、 前記現状態値に応じて前記パターン挿入器から出力され
    る各状態の前の状態情報のうち1つの状態の前の状態情
    報を選択する第2選択器と、 前記第1選択器から選択されたLSB をMSB にし、前記第
    2選択器から選択された出力のうちMSB をLSB にし、2
    番目の上位ビットには”ゼロ”を挿入して4-状態のため
    の前の状態値を発生する第1状態値発生器と、 前記第1選択器で選択された状態値のうち下位2ビット
    を上位ビットとして構成し、前記第2選択器で選択され
    た出力のうちMSB をLSB として8-状態のための前の状態
    値を発生する第2状態値発生器と、 4-状態/8-状態モードによって4-状態モードなら前記4-
    状態のための前の状態値を選択し、8-状態モードなら前
    記8-状態のための前の状態値を選択する第3選択器と、 前記パターン挿入器から出力される各状態の前の状態情
    報と前記所定のデータパターンを比較して、同一ならセ
    グメント同期期間であることを示す第1比較信号を出力
    する第1比較器と、 前記第1比較信号に応じてセグメント同期期間でなけれ
    ば前記第3選択器から選択された出力を選択し、セグメ
    ント同期期間なら前記第1フィードバック状態値を選択
    する第4選択器と、 前記第4選択器から選択された状態値を前記第1所定数
    のシンボル期間遅延して前記第1及び前記第4選択器に
    前記第1フィードバック状態値として出力する第1遅延
    器とを含むことを特徴とする請求項13に記載のTCM 復
    号器。
  15. 【請求項15】 前記第2逆追跡ユニットは、 前記第1発生器から出力されるイネーブル信号に応じて
    前記第1逆追跡ユニットの第1遅延器から出力される状
    態値と第2フィードバック状態値のうち1つを選択して
    現状態値として出力する第5選択器と、 前記第5選択器から出力される現状態値に応じて前記パ
    ターン挿入器から出力される各状態の前の状態情報のう
    ち1つの状態の前の状態情報を選択する第6選択器と、 前記第5選択器から選択された出力のLSB をMSB にし、
    前記第6選択器から選択された出力のMSB をLSB にし、
    2番目の上位ビットには”ゼロ”を挿入して4-状態のた
    めの前の状態値を発生する第3状態値発生器と、 前記第5選択器から選択された状態値のうち下位2ビッ
    トを上位ビットとして構成し、 前記第6選択器から選択された出力のうちMSB をLSB と
    して8-状態のための状態値を発生する第4状態値発生器
    と、 4-状態/8-状態モードによって4-状態モードなら前記第
    3状態値発生器の出力を選択し、8-状態モードなら前記
    第4状態値発生器の出力を選択する第7選択器と、 前記パターン挿入器から出力される各状態の前の状態情
    報と前記データパターンとを比較して同一ならセグメン
    ト同期期間であることを示す第2比較信号を出力する第
    2比較器と、 前記第2比較信号によってセグメント同期期間でなけれ
    ば前記第7選択器から選択された出力を選択し、セグメ
    ント同期期間なら前記第2フィードバック状態値を選択
    する第8選択器と、 前記第8選択器から選択された状態値を前記第1所定数
    のシンボル期間遅延して前記第5及び第8選択器に前記
    第2フィードバック状態値として出力する第2遅延器と
    を含むことを特徴とする請求項14に記載のTCM 復号
    器。
  16. 【請求項16】 前記デコーディングユニットは前記第
    2逆追跡ユニットの何れか1つのRAM から読出された最
    後のシンボルでトレース−バックを始めて最初のシンボ
    ルまで至ると、最初の12シンボルに対した前の状態値に
    対するデコーディングを始めることを特徴とする請求項
    15に記載のTCM 復号器。
  17. 【請求項17】 前記デコーディングユニットは、 前記第1発生器から発生するイネーブル信号によって前
    記第2逆追跡ユニットの第2遅延器から出力される状態
    値と第3フィードバック状態値とを選択して現状態値と
    して出力する第9選択器と、 前記第9選択器から出力される現状態値によって前記パ
    ターン挿入器から出力される各状態に対する前の状態情
    報のうち1つの状態の前の状態情報を選択する第10選択
    器と、 前記第9選択器から選択された状態値のうちMSB とLSB
    のみ選択し、前記第10選択器から選択された前の状態情
    報を組合せて4-状態のためのパス情報を出力する第1パ
    ス情報発生器と、 前記第9選択器から選択された状態値と前記第10選択器
    から選択された前の状態情報を組合せて8-状態のための
    パス情報を出力する第2パス情報発生器と、 前記第1パス情報発生器から発生されたパス情報をアド
    レスに入力して予め貯蔵された4-状態のための復号デー
    タを読出する第1ROMと、 前記第2パス情報発生器から発生されたパス情報をアド
    レスに入力し、予め貯蔵された8-状態のための復号デー
    タを読出する第2ROMと、 4-状態/8-状態モードによって4-状態モードなら前記第
    1ROMに貯蔵された復号データを選択し、8-状態モードな
    ら前記第2ROMに貯蔵された復号データを選択する第11選
    択器と、 前記第9選択器から選択されたLSB をMSB にし、前記第
    10選択器から選択された出力のうちMSB をLSB にし、2
    番目の上位ビットには”ゼロ”を挿入して4-状態のため
    の前の状態値を発生する第5状態値発生器と、 前記第9選択器から出力される状態値のうち下位2ビッ
    トを上位ビットとして構成し、前記第10選択器から選択
    された出力のうちMSB をLSB として8-状態のための前の
    状態値を発生する第6状態値発生器と、 4-状態/8-状態モードによって4-状態なら前記第5状態
    値発生器の出力を選択し、8-状態なら前記第6状態値発
    生器の出力を選択する第12選択器と、 前記パターン挿入器から出力される各状態に対する前の
    状態情報と前記データパターンを比較して同一ならセグ
    メント同期期間であることを示す第3比較信号を出力す
    る第3比較器と、 前記第3比較信号によってセグメント同期期間でなけれ
    ば前記第12選択器の出力を選択し、セグメント同期期間
    なら前記第3フィードバック状態値を選択する第13選択
    器と、 前記第13選択器から選択された状態値を前記第1所定数
    のシンボル期間遅延して前記第3フィードバック状態値
    として前記第9及び第13選択器に出力する第3遅延器と
    を含むことを特徴とする請求項16に記載のTCM 復号
    器。
  18. 【請求項18】 前記順方向変換器は、 前記第11選択器から出力される復号データの順序を順方
    向に出力するために前記第2カウンターのダウンアドレ
    スにより書込み、前記第1カウンターのアップアドレス
    に読出し、交番に書込及び読出す2つのメモリと、 前記各メモリから読出される復号データのうちMSB のみ
    を差分復号化する差分復号化器と、 4-状態/8-状態モードによって4-状態モードなら前記差
    分復号化器の出力を選択し、8-状態モードなら前記各メ
    モリで読出される復号データを選択して最終復号データ
    を出力する出力ユニットとを含むことを特徴とする請求
    項17に記載のTCM 復号器。
  19. 【請求項19】 前記差分復号化器は、 前記第3セグメント同期制御信号に応じてセグメント同
    期期間でなければ前記各メモリから出力される復号デー
    タのうちMSB のみを選択し、セグメント同期期間ならフ
    ィードバック信号を選択する第14選択器と、 前記第14選択器の出力を前記第1所定数のシンボル期間
    遅延して前記フィードバック信号として出力し、前記第
    2フィールド同期制御信号によって前記第14選択器の出
    力をホールドするホールド及び遅延器と、 前記ホールド及び遅延器の出力と前記メモリから出力さ
    れる復号データのうちMSB を排他的論理和する排他的論
    理和ゲートとを含むことを特徴とする請求項18に記載の
    TCM 復号器。
  20. 【請求項20】 前記構成器は、 前記各メモリから読出される復号データのうちMSB のみ
    を選択して前記差分復化器に印加するMSB 選択器と、 前記排他的論理和ゲートから出力される差分復号化され
    たMSB と前記MSB 選択器から選択されないLSB を組合せ
    るビット組合器と、 4-状態モード/8-状態モードによって4-状態モードなら
    前記ビット組合器の出力を選択し、8-状態モードなら前
    記各メモリから読出される復号データを選択する第15選
    択器とを含むことを特徴とする請求項19に記載のTCM
    復号器。
  21. 【請求項21】 前記各RAM はシステムクロックの所定
    倍の周波数のクロックで動作することを特徴とする請求
    項12に記載のTCM 復号器。
  22. 【請求項22】 前記各メモリはシンボルクロックの所
    定倍の周波数のクロックで動作することを特徴とする請
    求項18に記載のTCM 復号器。
  23. 【請求項23】 NTSC 信号による干渉を除去するために
    受信されるHDTV信号をNTSC消去フィルタリングを経て、
    前記NTSC消去フィルタリングは前記HDTV信号を第1所定
    数のシンボル期間遅延し、前記HDTV信号から遅延された
    信号とを減算するようになっており、HDTV信号の1フレ
    ームは2フィールドで構成され、各フィールドはフィー
    ルド同期セグメントとデータセグメントからなり、各セ
    グメントにはセグメント同期信号を含み、フィールド同
    期セグメントはフィールド同期信号からなる前記HDTV信
    号をTCM 復号する方法において、 (a) 受信されるHDTV信号が前記NTSC除去フィルタリング
    を経た場合には前記セグメント同期を基準として第1所
    定数シンボルの前のデータと前記第1所定数シンボル以
    後のデータとを直接連結させ、そうでない場合には受信
    されるHDTV信号をバイパスさせる段階と、 (b) 前記(a) 段階を行った後、前記フィールド同期セグ
    メントの直前データセグメントとフィールド同期セグメ
    ントの直後のデータセグメントのデータを直接連結させ
    る段階と、 (c) 前記(b) 段階を経たHDTV信号をビタービ復号化し、
    前記受信されるHDTV信号がNTSC除去フィルタリングを経
    た場合(8-状態モード)と経なかった場合(4-状態モー
    ド)との両方に対応して復号化する段階とを含むことを
    特徴とするTCM復号方法。
  24. 【請求項24】 前記(b) 段階は、 (b1) 前記(a) 段階を行ってから出力されるデータを前
    記第1所定数のシンボル期間遅延し、遅延された信号を
    出力する段階と、 (b2) フィールド同期期間なら前記(a) 段階を行ってか
    ら出力されるデータを選択し、その他の期間には前記遅
    延された信号を選択する段階とを含むことを特徴とする
    請求項23に記載のTCM 復号方法。
  25. 【請求項25】 前記(c) 段階は、 (c1) 4-状態モード/8-状態モードに応じて前記(b) 段
    階で処理された出力と複数の基準信号との差を求めて分
    岐評価量を求める段階と、 (c2) 4-状態モード/8-状態モードに応じて各状態に収
    束される各分岐評価量と前のシンボルまで累積されたパ
    ス評価量とを用いて各状態に対して現在のノードにおけ
    る最適パスを決定して最適パス情報を出力する段階と、 (c3) 4-状態モード/8-状態モードに応じて前記最適パ
    ス情報を逆追跡し、逆追跡された結果に基づき復号デー
    タを出力する段階とを含むことを特徴とする請求項23
    に記載のTCM 復号方法。
  26. 【請求項26】 前記(c3)段階は3-PEアルゴリズムを用
    いることを特徴とする請求項25に記載のTCM 復号方
    法。
JP3929898A 1997-02-21 1998-02-20 高鮮明テレビ受信機のtcm 復号器及びその復号方法 Expired - Lifetime JP2951633B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR5255/1997 1997-02-21
KR1019970005255A KR100230275B1 (ko) 1997-02-21 1997-02-21 고해상도 텔레비젼 수신기의 tcm 복호기 및 그 복호방법

Publications (2)

Publication Number Publication Date
JPH10294671A true JPH10294671A (ja) 1998-11-04
JP2951633B2 JP2951633B2 (ja) 1999-09-20

Family

ID=19497588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3929898A Expired - Lifetime JP2951633B2 (ja) 1997-02-21 1998-02-20 高鮮明テレビ受信機のtcm 復号器及びその復号方法

Country Status (6)

Country Link
US (1) US5991341A (ja)
JP (1) JP2951633B2 (ja)
KR (1) KR100230275B1 (ja)
CN (1) CN1130909C (ja)
CA (1) CA2230005C (ja)
MY (1) MY124651A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6738949B2 (en) 1998-05-13 2004-05-18 Matsushita Electric Industrial Co., Ltd. Error correction circuit and error correction method

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6148431A (en) * 1998-03-26 2000-11-14 Lucent Technologies Inc. Add compare select circuit and method implementing a viterbi algorithm
KR100249046B1 (ko) * 1998-03-31 2000-03-15 김영환 격자복호기의 역추적장치
KR100311473B1 (ko) * 1999-01-20 2001-11-02 구자홍 트렐리스 기반의 적응적 양자화기에서 최적경로 추적 방법
JP4213286B2 (ja) * 1999-03-19 2009-01-21 富士通株式会社 ビタビ復号器
US6529558B1 (en) * 1999-05-27 2003-03-04 Zenith Electronics Corporation Coding and decoding a signal modified in accordance with the feedback states of an encoder
CN1294743C (zh) * 1999-05-27 2007-01-10 真尼诗电子有限公司 8MHz频道数字电视系统的接收器
US7225393B2 (en) * 1999-10-01 2007-05-29 Matsushita Electric Industrial Co., Ltd. Viterbi decoder and Viterbi decoding method
US6654929B1 (en) * 1999-10-01 2003-11-25 Matsushita Electric Industrial Co., Ltd. Viterbi decoder and Viterbi decoding method
US7054386B1 (en) * 2000-06-09 2006-05-30 Motorola, Inc. Method and apparatus for assigning bit metrics for soft decision decoding
CN1186932C (zh) 2000-09-26 2005-01-26 Lg电子株式会社 数字电视系统
US7460606B2 (en) * 2000-10-02 2008-12-02 Lg Electronics, Inc. VSB transmission system
KR100673419B1 (ko) * 2000-12-28 2007-01-24 엘지전자 주식회사 전송 시스템 및 데이터 처리 방법
KR100674423B1 (ko) 2001-01-19 2007-01-29 엘지전자 주식회사 송/수신 시스템 및 데이터 처리 방법
DE10102928B4 (de) * 2001-01-23 2004-03-04 Infineon Technologies Ag Viterbi-Decoder und Verfahren zur Decodierung
US6947487B2 (en) * 2001-04-18 2005-09-20 Lg Electronics Inc. VSB communication system
US7631340B2 (en) * 2001-04-18 2009-12-08 Lg Electronics Inc. VSB communication system
US6771442B2 (en) 2001-06-29 2004-08-03 Infineon Technologies Ag Off-track interference emulator
US6993108B1 (en) * 2001-12-03 2006-01-31 Lattice Semiconductor Corporation Digital phase locked loop with programmable digital filter
US7003066B1 (en) * 2001-12-03 2006-02-21 Lattice Semiconductor Corporation Digital phase locked loop with phase selector having minimized number of phase interpolators
US7738551B2 (en) * 2002-03-18 2010-06-15 International Business Machines Corporation System and method for processing a high definition television (HDTV) image
US7111226B1 (en) * 2002-05-31 2006-09-19 Broadcom Corporation Communication decoder employing single trellis to support multiple code rates and/or multiple modulations
US20040003340A1 (en) * 2002-06-26 2004-01-01 3Dsp Corporation Modulo arithmetic overflow control for viterbi decoder
JP4428156B2 (ja) * 2004-06-28 2010-03-10 ソニー株式会社 復号装置および方法、プログラム記録媒体、プログラム、並びに記録再生装置
MXPA05012227A (es) 2004-11-16 2006-05-31 Lg Electronics Inc Decodificador viterbi de vsb mejorado.
US7506239B2 (en) * 2004-12-23 2009-03-17 Raghavan Sudhakar Scalable traceback technique for channel decoder
US20070266303A1 (en) * 2006-04-27 2007-11-15 Qualcomm Incorporated Viterbi decoding apparatus and techniques
CN103873949B (zh) * 2012-12-11 2017-07-25 正文科技股份有限公司 具有多个影片译码器的影片播放系统及相关的方法和装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452015A (en) * 1994-02-10 1995-09-19 Philips Electronics North America Corporation Method and apparatus for combating co-channel NTSC interference for digital TV transmission
US5508752A (en) * 1994-04-12 1996-04-16 Lg Electronics Inc. Partial response trellis decoder for high definition television (HDTV) system
US5583889A (en) * 1994-07-08 1996-12-10 Zenith Electronics Corporation Trellis coded modulation system for HDTV
US5648822A (en) * 1995-05-19 1997-07-15 Philips Electronics North America Corporation Method and apparatus for combating co-channel NTSC interference using a variable-comb filter for digital TV transmission
KR0172885B1 (ko) * 1995-08-25 1999-03-20 구자홍 에이치디티브이용 통합 트렐리스 디코더

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6738949B2 (en) 1998-05-13 2004-05-18 Matsushita Electric Industrial Co., Ltd. Error correction circuit and error correction method

Also Published As

Publication number Publication date
KR100230275B1 (ko) 1999-11-15
JP2951633B2 (ja) 1999-09-20
CA2230005A1 (en) 1998-08-21
US5991341A (en) 1999-11-23
CN1130909C (zh) 2003-12-10
CA2230005C (en) 2000-08-15
CN1197352A (zh) 1998-10-28
MY124651A (en) 2006-06-30

Similar Documents

Publication Publication Date Title
KR100674423B1 (ko) 송/수신 시스템 및 데이터 처리 방법
US4571734A (en) Method and apparatus for decoding the output signal of a partial-response class-IV communication or recording-device channel
CN101540856B (zh) 数字电视发射机及其在其中处理数据的方法
CA2406136C (en) Robust digital communication system
RU2171548C2 (ru) Устройство для декодирования видеосигналов, кодированных в разных форматах
US7100182B2 (en) Digital VSB transmission system
US6201832B1 (en) Synchronous/asynchronous data detection apparatus for use in a magnetic recording/playback system
CA2511903C (en) Robust signal transmissions in digital television broadcasting
KR100898967B1 (ko) Atsc hdtv 수신기에서 트렐리스 디코더 트레이스백 출력을 이용한 결정 피드백 이퀄라이저 데이터 생성을 이용한 수신기 및 텔레비전 수신기
KR0152450B1 (ko) 모드선택가능한 큐에이엠 통신시스템
US5508752A (en) Partial response trellis decoder for high definition television (HDTV) system
KR100915846B1 (ko) 결정 피드백 등화기에서 에러 전파를 감소시키기 위한결정 피드백 시퀀스 추정을 위한 방법 및 장치
US20020036714A1 (en) Recursive metric for NTSC interference rejection in the ATSC-HDTV trellis decoder
US20060269012A1 (en) Digital television transmitter and receiver for transmitting and receiving dual stream using 4 level vestigial side band robust data
US7941735B2 (en) Transmitter and system for transmitting/receiving digital broadcasting stream and method thereof
US5512957A (en) Method and apparatus for combating co-channel NTSC interference for digital TV transmission
US7194047B2 (en) Receiver for robust data extension for 8VSB signaling
US7277505B2 (en) Mapping arrangement for digital communication system
US5987070A (en) VSB mode selection system
KR100657819B1 (ko) 혼합 이중 스트림 구조의 디지털 텔레비전 송수신장치 및그 방법
JP3354938B2 (ja) Hdtv用トレリス符号化変調システム
US6178209B1 (en) Method of estimating trellis encoded symbols utilizing simplified trellis decoding
KR100791224B1 (ko) 1/4 레이트 코딩된 강인 데이터를 이용한 디지털 텔레비전송수신장치 및 그 방법
US6529558B1 (en) Coding and decoding a signal modified in accordance with the feedback states of an encoder
US4833693A (en) Coded modulation system using interleaving for decision-feedback equalization

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070709

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090709

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090709

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100709

Year of fee payment: 11