JPH10294562A - Manufacture of ceramic multi-layered circuit board - Google Patents

Manufacture of ceramic multi-layered circuit board

Info

Publication number
JPH10294562A
JPH10294562A JP10407097A JP10407097A JPH10294562A JP H10294562 A JPH10294562 A JP H10294562A JP 10407097 A JP10407097 A JP 10407097A JP 10407097 A JP10407097 A JP 10407097A JP H10294562 A JPH10294562 A JP H10294562A
Authority
JP
Japan
Prior art keywords
green sheet
printed
positioning mark
positioning
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10407097A
Other languages
Japanese (ja)
Inventor
Kunihiko Mori
邦彦 森
Kiyoshi Inagaki
潔 稲垣
Hideaki Araki
英明 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP10407097A priority Critical patent/JPH10294562A/en
Publication of JPH10294562A publication Critical patent/JPH10294562A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve the relative position precision between conductor patterns of the upper and lower layers of a ceramic multi-layered circuit board. SOLUTION: More than two through holes 12 are punched and bored at specific positions of an (n)th-layer green sheet 11b (unprinted green sheet) that needs to have high relative position precision. Then while a conductor pattern 14 is printed on an (n-1)th-layer green sheet 11a, 1st positioning marks 16 are printed at the positions corresponding to the through holes 12 by using conductor paste of the same Ag system. Then green sheets 11, 11a, and 11b are laminated up to the (n)th layer from below and then the patterns of the 2nd positioning marks 17 formed on a screen mask are positioned at the 1st positioning marks 16; and the 2nd positioning marks 17 and conductor patterns 15 are printed on the unprinted green sheet 11b and the remaining green sheets 11 are laminated from above and baked.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複数枚のグリーン
シートを積層して焼成して製造するセラミック多層回路
基板の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a ceramic multilayer circuit board manufactured by laminating and firing a plurality of green sheets.

【0002】[0002]

【従来の技術】従来より、セラミック多層回路基板はグ
リーンシート積層法で製造される場合が多い。このグリ
ーンシート積層法は、ドクターブレード法で成形された
グリーンシートにビアホールを打ち抜き形成した後、そ
のビアホールに導体ペーストを充填して層間接続用のビ
アを形成すると共に、同じ導体ペーストを使用して導体
パターンをスクリーン印刷する。そして、このグリーン
シートを所定枚数積層して焼成し、セラミック多層回路
基板を製造する。
2. Description of the Related Art Conventionally, ceramic multilayer circuit boards are often manufactured by a green sheet laminating method. In this green sheet laminating method, a via hole is punched and formed in a green sheet formed by a doctor blade method, and then the via hole is filled with a conductive paste to form a via for interlayer connection, and the same conductive paste is used. The conductor pattern is screen printed. Then, a predetermined number of the green sheets are stacked and fired to manufacture a ceramic multilayer circuit board.

【0003】このようにして製造されるセラミック多層
回路基板の内層には、配線パターンの他に、コンデンサ
の電極パターンや高周波用途のストリップライン等が導
体パターンで形成される場合がある。この場合、微小な
コンデンサや高周波用途のストリップラインを形成する
層のグリーンシートの相対位置がずれると、電気的特性
が悪くなるため、積層工程や印刷工程で位置決めを精度
良く行う必要がある。
In the inner layer of the ceramic multilayer circuit board manufactured as described above, in addition to the wiring pattern, a capacitor electrode pattern, a high-frequency strip line, or the like may be formed by a conductor pattern. In this case, if the relative position of the green sheet of the layer forming the micro capacitor or the strip line for the high frequency application is shifted, the electrical characteristics are deteriorated, so that it is necessary to accurately perform the positioning in the laminating step or the printing step.

【0004】従来の一般的な位置決め方法は、ガイドピ
ンとグリーンシートのガイド穴を用いて、両者の嵌合に
より積層位置や印刷位置の位置決めを行うようにしてい
る。
A conventional general positioning method uses a guide pin and a guide hole of a green sheet to position a stacking position or a printing position by fitting them together.

【0005】[0005]

【発明が解決しようとする課題】しかし、上記従来のガ
イドピン方式では、ガイドピンとガイド穴とを嵌合する
ために、ある程度のクリアランス(遊び)が必要となる
ため、必ずしも位置決め精度は十分ではない。例えば、
下層と上層の導体パターン印刷の位置合せのばらつきを
それぞれσ1 ,σ2 とし、グリーンシートの積層の位置
ずれをσ3 とすると、導体パターン間の相対的位置ずれ
σは次のようになる。
However, in the above-mentioned conventional guide pin system, a certain amount of clearance (play) is required to fit the guide pin and the guide hole, so that the positioning accuracy is not always sufficient. . For example,
Assuming that variances in the alignment of the lower layer and upper layer conductor pattern printing are σ 1 and σ 2 , respectively, and that the misalignment of the stack of green sheets is σ 3 , the relative misalignment σ between the conductor patterns is as follows.

【0006】[0006]

【数1】 (Equation 1)

【0007】この程度の位置誤差は、一般的な配線パタ
ーンでは問題にならないが、微小コンデンサや高周波用
途のストリップラインでは特性のばらつきの原因とな
る。特に、最近の高集積化・小型化されたセラミック多
層回路基板では、上下層の導体パターンの相対的位置精
度を高めることが益々重要となってきている。
Although such a positional error does not cause a problem in a general wiring pattern, it causes a characteristic variation in a micro capacitor or a strip line for high frequency use. In particular, in recent highly integrated and miniaturized ceramic multilayer circuit boards, it has become increasingly important to improve the relative positional accuracy of the upper and lower conductive patterns.

【0008】そこで、従来のガイドピン方式に代えて、
カメラで位置決めマークを検出し、これを基準にして印
刷位置や積層位置を補正することで、グリーンシートの
印刷位置精度や積層位置精度を高める方法がある。しか
し、この方法は、設備費が高価であると共に、少量多品
種の試作の場合には、段取り時間に要する割合が高くな
り、作業能率が悪いという欠点がある。
Therefore, instead of the conventional guide pin method,
There is a method of detecting the positioning mark with a camera and correcting the printing position and the lamination position based on the positioning mark, thereby improving the printing position accuracy and the lamination position accuracy of the green sheet. However, this method has the disadvantage that the equipment cost is high, and in the case of trial production of many kinds of small quantities, the ratio required for the setup time is high and the working efficiency is poor.

【0009】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、高い相対的位置精度
が要求される上下層の導体パターンの相対的位置精度を
簡便な方法で高めることができて、電気的特性を向上で
きるセラミック多層回路基板の製造方法を提供すること
にある。
SUMMARY OF THE INVENTION The present invention has been made in view of such circumstances, and accordingly, an object of the present invention is to enhance the relative positional accuracy of upper and lower conductor patterns requiring high relative positional accuracy by a simple method. It is another object of the present invention to provide a method of manufacturing a ceramic multilayer circuit board which can improve electrical characteristics.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
に、本発明のセラミック多層回路基板の製造方法は、積
層する複数枚のグリーンシートの少なくとも1枚は、積
層後に導体パターンを印刷する未印刷グリーンシートで
あり、前記未印刷グリーンシートを積層するグリーンシ
ートには、第1の位置決めマークを形成すると共に、前
記未印刷グリーンシートには、前記第1の位置決めマー
クに対応する位置に開口部を形成し、前記未印刷グリー
ンシートを前記第1の位置決めマークのあるグリーンシ
ートに積層する際に、前記開口部から前記第1の位置決
めマークが露出するように積層し、この後、前記開口部
の周囲に前記第1の位置決めマークと位置合わせする第
2の位置決めマークを備えた導体パターンのスクリーン
マスクを用いて位置決めをして、前記未印刷グリーンシ
ートに所定の導体パターンを印刷するようにしたもので
ある(請求項1)。
In order to achieve the above object, a method for manufacturing a ceramic multilayer circuit board according to the present invention is characterized in that at least one of a plurality of green sheets to be laminated has a conductive pattern printed after lamination. A printed green sheet, wherein a first positioning mark is formed on a green sheet on which the unprinted green sheet is laminated, and an opening is formed on the unprinted green sheet at a position corresponding to the first positioning mark. Is formed, and when the unprinted green sheet is laminated on the green sheet having the first positioning mark, the unprinted green sheet is laminated so that the first positioning mark is exposed from the opening, and thereafter, the opening is formed. Using a screen mask of a conductor pattern provided with a second positioning mark for aligning the first positioning mark with the first positioning mark. And the determined, it is obtained so as to print a predetermined conductor pattern on the non-printed green sheet (claim 1).

【0011】つまり、本発明の特徴は、上下層の導体パ
ターンの相対的位置精度が要求される層のグリーンシー
ト(未印刷グリーンシート)については、導体パターン
を印刷せずに積層し、その後、当該積層体上面の未印刷
グリーンシートに所定の導体パターンを印刷する。この
際、未印刷グリーンシートに印刷する導体パターンの位
置決めは、未印刷グリーンシートの1層下のグリーンシ
ートに形成された第1の位置決めマークを基準にして行
われるので、積層後に行う未印刷グリーンシートへの導
体パターンの印刷も1層下のグリーンシートの第1の位
置決めマークを基準にして行われる。これにより、積層
後に印刷した導体パターンと1層下の導体パターンとの
相対的位置精度が向上する。この結果、前記(1)式に
おける位置ずれσ1 ,σ2 ,σ3 は、σ2 のみとなり、
導体パターン間の相対的位置ずれσは、従来の1/3
1/2 =0.58(58%)程度に低下する。
That is, the feature of the present invention is that the green sheet (unprinted green sheet) of the layer in which the relative positional accuracy of the upper and lower conductor patterns is required is laminated without printing the conductor pattern, and thereafter, A predetermined conductor pattern is printed on an unprinted green sheet on the upper surface of the laminate. At this time, the positioning of the conductor pattern to be printed on the unprinted green sheet is performed with reference to the first positioning mark formed on the green sheet one layer below the unprinted green sheet. Printing of the conductor pattern on the sheet is also performed with reference to the first positioning mark of the green sheet one layer below. Thereby, the relative positional accuracy between the conductor pattern printed after lamination and the conductor pattern one layer below is improved. As a result, the displacements σ 1 , σ 2 , σ 3 in the above equation (1) are only σ 2 ,
The relative displacement σ between the conductor patterns is 1/3 of the conventional one.
1/2 = 0.58 (58%).

【0012】更に、前記第1と第2の位置決めマークを
形成するグリーンシートには、該位置決めマークと導体
パターンとを同じ導体ペーストで同時に印刷することが
好ましい(請求項2)。これにより、印刷工程が増えず
に済むと共に、グリーンシートに印刷する導体パターン
と第1の位置決めマークとの相対的位置精度も正確にな
る。
Further, it is preferable that the positioning marks and the conductor pattern are simultaneously printed on the green sheet forming the first and second positioning marks with the same conductor paste. Accordingly, the number of printing steps does not need to be increased, and the relative positional accuracy between the conductor pattern to be printed on the green sheet and the first positioning mark becomes accurate.

【0013】[0013]

【発明の実施の形態】以下、本発明を低温焼成セラミッ
ク多層回路基板の製造方法に適用した一実施形態につい
て説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the present invention is applied to a method for manufacturing a low-temperature fired ceramic multilayer circuit board will be described below.

【0014】最初に、低温焼成セラミックのグリーンシ
ートの製造方法を説明する。まず、CaO10〜55重
量%、SiO2 45〜70重量%、Al2 3 0〜30
重量%、不純物0〜10重量%、及び外掛けでB2 3
5〜20重量%を含む混合物を1450℃で溶融してガ
ラス化した後、水中で急冷し、これを粉砕して平均粒径
が3.0〜3.5μmのCaO−SiO2 −Al2 3
−B2 3 系ガラス粉末を作製する。このガラス粉末5
0〜65重量%(好ましくは60重量%)と不純物が0
〜10重量%のアルミナ粉末50〜35重量%(好まし
くは40重量%)とを混合して低温焼成セラミック粉末
を作製し、この低温焼成セラミック粉末に溶剤(例えば
トルエン、キシレン)、バインダー(例えばアクリル樹
脂)及び可塑剤(例えばDOP)を加え、十分に混練し
てスラリーを作製し、通常のドクターブレード法を用い
て例えば厚み0.2mmのグリーンシートを作製する。
First, a method for producing a green sheet of a low-temperature fired ceramic will be described. First, CaO 10 to 55% by weight, SiO 2 45 to 70% by weight, Al 2 O 3 0 to 30%
% Of impurities, 0-10% by weight of impurities, and B 2 O 3
A mixture containing 5 to 20% by weight is melted and vitrified at 1450 ° C., quenched in water, crushed and crushed to obtain CaO—SiO 2 —Al 2 O having an average particle size of 3.0 to 3.5 μm. Three
Making -B 2 O 3 based glass powder. This glass powder 5
0 to 65% by weight (preferably 60% by weight) and 0% impurities
A low-temperature fired ceramic powder is prepared by mixing 10 to 10% by weight of alumina powder 50 to 35% by weight (preferably 40% by weight), and a solvent (eg, toluene, xylene) and a binder (eg, A resin and a plasticizer (for example, DOP) are added and sufficiently kneaded to produce a slurry, and a green sheet having a thickness of, for example, 0.2 mm is produced using a normal doctor blade method.

【0015】以下、このグリーンシートを用いて、図1
及び図2に示す実施例の7層の低温焼成セラミック多層
回路基板を製造する方法を説明する。まず、ドクターブ
レード法で成形された長尺なグリーンシートを打抜き型
等で所定寸法に切断して、例えば150mm角のグリー
ンシート11を形成すると共に、各グリーンシート11
の所定位置にビアホール(図示せず)や積層時の位置決
めのための位置決め孔(図示せず)を打抜き形成する。
また、後述する4層目に積層するグリーンシート11b
(特許請求の範囲でいう未印刷グリーンシートに相当)
の四隅部には、図2(a−1)に示すように例えば4個
の円形の貫通孔12(特許請求の範囲でいう開口部に相
当)を打ち抜き形成する。各貫通孔12の内径は例えば
2mmである。
Hereinafter, using this green sheet, FIG.
A method of manufacturing the seven-layer low-temperature fired ceramic multilayer circuit board of the embodiment shown in FIG. 2 will be described. First, a long green sheet formed by a doctor blade method is cut into a predetermined size by a punching die or the like to form a green sheet 11 of, for example, 150 mm square.
A via hole (not shown) or a positioning hole (not shown) for positioning during lamination is formed by punching at a predetermined position.
Also, a green sheet 11b to be laminated as a fourth layer described later.
(Corresponds to unprinted green sheets in the claims)
As shown in FIG. 2 (a-1), for example, four circular through-holes 12 (corresponding to openings in the claims) are punched out at the four corners. The inner diameter of each through hole 12 is, for example, 2 mm.

【0016】この後、各グリーンシート11のビアホー
ルに、Ag系の導体ペーストを充填し、貫通孔12のあ
る4層目のグリーンシート11bを除く、他の層のグリ
ーンシート11,11aには、上述と同じAg系の導体
ペーストを使用して導体パターン13,14をスクリー
ン印刷する。
Thereafter, the via holes of each green sheet 11 are filled with an Ag-based conductive paste, and the green sheets 11 and 11a of the other layers except for the fourth layer green sheet 11b having the through holes 12 are provided with: The conductor patterns 13 and 14 are screen-printed using the same Ag-based conductor paste as described above.

【0017】本実施例では、微小コンデンサの電極パタ
ーンや高周波用途のストリップライン等、高周波特性
上、高い相対的位置精度が要求される導体パターン1
4,15は、下から数えて3層目と4層目にあり、3層
目の導体パターン14は、例えば0.2mm幅の微細な
パターン(図2参照)であり、他の層の導体パターン1
3と同様に、積層工程前にAg系の導体ペーストを使用
してスクリーン印刷する。更に、3層目のグリーンシー
ト11aの四隅部には、導体パターン14を印刷するの
と同時に第1の位置決めマーク16を同じAg系の導体
ペーストを使用してスクリーン印刷する。
In the present embodiment, the conductor pattern 1 which requires high relative position accuracy in terms of high frequency characteristics, such as an electrode pattern of a microcapacitor and a strip line for high frequency use.
Reference numerals 4 and 15 denote third and fourth layers counted from the bottom. The third-layer conductor pattern 14 is a fine pattern having a width of, for example, 0.2 mm (see FIG. 2). Pattern 1
Similarly to 3, before the laminating step, screen printing is performed using an Ag-based conductor paste. Further, at the four corners of the third-layer green sheet 11a, the first positioning marks 16 are simultaneously screen-printed using the same Ag-based conductor paste while printing the conductor patterns 14.

【0018】この第1の位置決めマーク16は、4層目
のグリーンシート11bの内径2mmの貫通孔12に対
応する位置に印刷した例えば幅0.2mm・長さ2mm
の十字形状パターン(図4参照)であり、図1(a)に
示すように、4層目まで積層したときに貫通孔12内に
第1の位置決めマーク16が露出するようになってい
る。尚、貫通孔12のある4層目の未印刷グリーンシー
ト11bには、後述するように、積層後に導体パターン
15と貫通孔12の周囲に配置される第2の位置決めマ
ーク17をスクリーン印刷する。
The first positioning mark 16 is printed at a position corresponding to the through hole 12 having an inner diameter of 2 mm of the fourth layer green sheet 11b, for example, 0.2 mm in width and 2 mm in length.
1 (a), the first positioning mark 16 is exposed in the through hole 12 when the fourth layer is laminated as shown in FIG. 1 (a). As will be described later, the conductor pattern 15 and a second positioning mark 17 arranged around the through hole 12 are screen-printed on the fourth unprinted green sheet 11b having the through hole 12 as described later.

【0019】以上のようにして、4層目を除く各層のグ
リーンシート11,11aに導体パターン13,14や
第1の位置決めマーク16を印刷した後、下から4層目
までのグリーンシート11,11a,11bを重ね合わ
せて積層し、この積層体を例えば80℃、15kg/c
2 の条件で5秒間、加熱圧着して一体化する。この積
層時には、各グリーンシート11に形成された位置決め
孔に位置決めピン(いずれも図示せず)を挿入すること
で、各層のグリーンシート11,11a,11bが位置
決めされる。
As described above, after the conductor patterns 13, 14 and the first positioning marks 16 are printed on the green sheets 11, 11a of each layer except the fourth layer, the green sheets 11, 4 from the bottom to the fourth layer are printed. 11a and 11b are overlapped and laminated, and the laminated body is, for example, 80 ° C. and 15 kg / c.
Under the condition of m 2 , they are heat-pressed for 5 seconds to be integrated. At the time of stacking, the green sheets 11, 11a, 11b of each layer are positioned by inserting positioning pins (none are shown) into positioning holes formed in each green sheet 11.

【0020】このようにして1層目から4層目まで積層
した状態では、図1(a)に示すように、4層目の未印
刷グリーンシート11bの4箇所の貫通孔12内に第1
の位置決めマーク16が露出した状態となる。この後、
この積層体の上面の未印刷グリーンシート11bに例え
ば0.2mm幅の導体パターン15[図2(a−2)参
照]をAg系の導体ペーストでスクリーン印刷すると同
時に、貫通孔12の周囲の4箇所に第2の位置決めマー
ク17をスクリーン印刷する。この第2の位置決めマー
ク17は、図4に示すように、十字型の第1の位置決め
マーク16の延長線上に延びる幅0.2mm・長さ0.
3mmの線状パターンであり、この第2の位置決めマー
ク17と導体パターン15とをスクリーン印刷するため
のスクリーンマスク(図示せず)の第2の位置決めマー
ク17のパターンを第1の位置決めマーク16に位置合
わせすることによって、印刷位置の位置決めを行う。
In the state where the first to fourth layers are stacked in this way, as shown in FIG. 1A, the first unprinted green sheet 11b has the first through holes 12 in four places.
The positioning mark 16 is exposed. After this,
On the unprinted green sheet 11b on the upper surface of the laminated body, for example, a conductor pattern 15 having a width of 0.2 mm [see FIG. A second positioning mark 17 is screen-printed at the location. As shown in FIG. 4, the second positioning mark 17 has a width of 0.2 mm and a length of 0.2 mm extending on an extension of the cross-shaped first positioning mark 16.
The first positioning mark 16 is a 3 mm linear pattern. The pattern of the second positioning mark 17 of a screen mask (not shown) for screen printing the second positioning mark 17 and the conductor pattern 15 is used as the first positioning mark 16. By performing the alignment, the printing position is determined.

【0021】このようにして、未印刷グリーンシート1
1bに印刷する導体パターン15の位置決めを、未印刷
グリーンシート11bの1層下のグリーンシート11a
に印刷された第1の位置決めマーク16を基準にして行
う。これにより、積層後に未印刷グリーンシート11b
に印刷した導体パターン15と、1層下のグリーンシー
ト11aに第1の位置決めマーク16と同時に印刷した
導体パターン14との間の相対的位置精度を向上でき
る。
Thus, the unprinted green sheet 1
The position of the conductor pattern 15 to be printed on the unprinted green sheet 11b is determined by the position of the green sheet 11a one layer below the unprinted green sheet 11b.
Is performed with reference to the first positioning mark 16 printed on the first position. Thereby, the unprinted green sheet 11b after lamination
The relative positional accuracy between the conductor pattern 15 printed on the green sheet 11a and the conductor pattern 14 printed on the green sheet 11a one layer below simultaneously with the first positioning mark 16 can be improved.

【0022】そして、4層目の導体パターン15の印刷
後、この積層体上に5層目から7層目のグリーンシート
11を積層し、この積層体を例えば100℃、50kg
/cm2 の条件で60秒間、加熱圧着して一体化する。
この2回目の加熱圧着は、1回目(1層目〜4層目)の
加熱圧着よりも温度、圧力を高くし、且つ圧着時間を長
くする。これは、1層目〜4層目が2回圧着されるた
め、1回目の圧着を軽めにすることで、1層目〜4層目
が圧着され過ぎることを防止するためである。
After the fourth conductive pattern 15 is printed, the fifth to seventh green sheets 11 are laminated on the laminate, and the laminate is subjected to, for example, 100 ° C. and 50 kg.
/ Cm 2 for 60 seconds under heat and pressure for integration.
In the second thermocompression bonding, the temperature and pressure are set higher and the compression time is longer than in the first thermocompression bonding (first to fourth layers). This is because the first to fourth layers are press-bonded twice, and the first press is lightened to prevent the first to fourth layers from being excessively pressed.

【0023】2回目の加熱圧着後、7層の積層体を所定
サイズに切断した後、通常の電気式連続ベルト炉を使用
して、900℃、20分保持の条件で焼成する。
After the second thermocompression bonding, the seven-layer laminate is cut into a predetermined size, and then fired in a normal electric continuous belt furnace at 900 ° C. for 20 minutes.

【0024】本発明者らは、以上のようにして製造した
7層の低温焼成セラミック多層回路基板(実施例)につ
いて、3層目と4層目の導体パターン13,14を電極
とするコンデンサの容量を測定すると共に、電子顕微鏡
による断面観察によって上下層の導体パターン13,1
4のずれ量(図3参照)を測定したので、その測定結果
を次の表1に示す。
The inventors of the present invention have prepared a seven-layer low-temperature-fired ceramic multilayer circuit board (embodiment) manufactured as described above, using a capacitor having electrodes as conductor electrodes 13 and 14 of the third and fourth layers. The capacitance is measured, and the conductor patterns 13 and 1 of the upper and lower layers are observed by cross-sectional observation using an electron microscope.
4 were measured (see FIG. 3), and the measurement results are shown in Table 1 below.

【0025】[0025]

【表1】 [Table 1]

【0026】この表1には、測定したコンデンサ容量の
平均値とその標準偏差σと、上下層の導体パターン1
3,14のずれ量の最大値を示している(測定サンプル
数は100個である)。比較例として、予め3層目と4
層目も含めて全層の導体パターンを印刷した後に積層し
て焼成した低温焼成セラミック多層回路基板について
も、同様の測定を行い、その測定結果を表1に示してい
る。
Table 1 shows the average value of the measured capacitor capacitance, its standard deviation σ, and the conductor pattern 1 of the upper and lower layers.
The figure shows the maximum value of the shift amounts of 3 and 14 (the number of measurement samples is 100). As comparative examples, the third layer and the fourth
The same measurement was carried out for a low-temperature fired ceramic multilayer circuit board in which all the conductor patterns including the layer were printed, laminated, and fired, and the measurement results are shown in Table 1.

【0027】この表1から明らかなように、実施例で
は、上下層の導体パターン13,14のずれ量の最大値
が比較例のずれ量の最小値のほぼ1/2であり、ずれ量
を大幅に減少することができる。このため、実施例で
は、比較例よりもコンデンサ容量の設計値とのずれを大
幅に減少することができると共に、コンデンサ容量のば
らつきも大幅に減少することができて、セラミック多層
回路基板に高品質のコンデンサを内蔵させることがで
き、例えば結合器のような高周波部品の製造に適してい
る。
As is apparent from Table 1, in the embodiment, the maximum value of the deviation amount of the conductor patterns 13 and 14 of the upper and lower layers is almost half of the minimum value of the deviation amount of the comparative example. Can be significantly reduced. For this reason, in the example, the deviation from the design value of the capacitor capacity can be greatly reduced as compared with the comparative example, and the variation in the capacitor capacity can also be significantly reduced. , And is suitable for manufacturing high frequency components such as couplers.

【0028】尚、上記実施形態では、低温焼成セラミッ
クのグリーンシートの材料として、CaO−SiO2
Al2 3 −B2 3 系のガラス粉末とAl2 3 粉末
との混合物を用いたが、MgO−SiO2 −Al2 3
−B2 3 系のガラス粉末とAl2 3 粉末との混合物
を用いても良く、また、SiO2 −B2 3 系ガラスと
Al2 3 系、PbO−SiO2 −B2 3 系ガラスと
Al2 3 系、コージェライト系結晶化ガラス等の10
00℃以下で焼成できる低温焼成セラミック材料を用い
るようにしても良い。また、この低温焼成セラミックの
グリーンシートに印刷する導体は、Agに限定されず、
Ag/Pd、Ag/Pt、Au、Cu等の低融点金属を
使用するようにしても良い。
In the above embodiment, CaO—SiO 2
A mixture of Al 2 O 3 —B 2 O 3 glass powder and Al 2 O 3 powder was used, but MgO—SiO 2 —Al 2 O 3
-B 2 O 3 system may be a mixture of glass powder and Al 2 O 3 powder, also, SiO 2 -B 2 O 3 based glass and Al 2 O 3 system, PbO-SiO 2 -B 2 O 10 glasses such as 3 series glass and Al 2 O 3 series, cordierite series crystallized glass, etc.
A low-temperature fired ceramic material that can be fired at a temperature of 00 ° C. or less may be used. The conductor printed on the green sheet of the low-temperature fired ceramic is not limited to Ag.
Low melting point metals such as Ag / Pd, Ag / Pt, Au and Cu may be used.

【0029】但し、本発明は、低温焼成セラミックに限
定されず、アルミナ、窒化アルミニウム等、他のセラミ
ックで形成された多層回路基板の製造方法にも適用して
実施できる。
However, the present invention is not limited to low-temperature fired ceramics, but can be applied to a method for manufacturing a multilayer circuit board formed of other ceramics such as alumina and aluminum nitride.

【0030】その他、本発明は、未印刷グリーンシート
の積層位置を変更したり、未印刷グリーンシートの枚数
を複数枚にしても良く、また、多層回路基板の積層数を
7層以外の積層数にしても良い。また、前記実施形態で
は、第1の位置決めマーク16(貫通孔12)を4箇所
に形成したが、これを2〜3箇所又は5箇所以上に形成
しても良く、また、第1の位置決めマーク16を露出さ
せる貫通孔12を切欠部に変更しても良い。また、前記
実施形態では、第1の位置決めマーク16を十字形状に
印刷したが、これ以外の形状に変更しても良く、同様
に、第2の位置決めマーク17や貫通孔12の形状を変
更しても良い。
In addition, according to the present invention, the lamination position of the unprinted green sheets may be changed, the number of the unprinted green sheets may be plural, and the number of laminated multi-layer circuit boards may be other than seven. You may do it. Further, in the above-described embodiment, the first positioning marks 16 (through holes 12) are formed at four places. However, the first positioning marks 16 may be formed at two or three places or at five or more places. The through hole 12 exposing the hole 16 may be changed to a notch. In the above-described embodiment, the first positioning mark 16 is printed in a cross shape. However, the shape may be changed to another shape. Similarly, the shapes of the second positioning mark 17 and the through hole 12 are changed. May be.

【0031】[0031]

【発明の効果】以上の説明から明らかなように、本発明
のセラミック多層回路基板の製造方法によれば、上下層
の導体パターンの相対的位置精度が要求される層のグリ
ーンシート(未印刷グリーンシート)については、積層
後に、1層下のグリーンシートの第1の位置決めマーク
を基準にして、その上層の未印刷グリーンシートに導体
パターンを印刷するようにしたので、積層後に印刷した
導体パターンと1層下の導体パターンとの相対的位置精
度を簡便な方法で向上させることができて、電気的特性
を向上できる(請求項1)。
As is apparent from the above description, according to the method for manufacturing a ceramic multilayer circuit board of the present invention, a green sheet (unprinted green) of a layer in which the relative positional accuracy of the upper and lower conductive patterns is required. Sheet), after the lamination, the conductor pattern is printed on the unprinted green sheet of the upper layer based on the first positioning mark of the green sheet one layer below. The relative position accuracy with respect to the conductor pattern under one layer can be improved by a simple method, and the electrical characteristics can be improved (claim 1).

【0032】しかも、第1と第2の位置決めマークを形
成するグリーンシートには、該位置決めマークと導体パ
ターンとを同じ導体ペーストで同時に印刷するので、印
刷工程が増えず、生産性を低下させずに済むと共に、導
体パターンに対して常に正確な位置に第1の位置決めマ
ークを印刷でき、この点からも上下層の導体パターンの
相対的位置精度を向上できる(請求項2)。
In addition, since the positioning marks and the conductor pattern are simultaneously printed on the green sheet for forming the first and second positioning marks with the same conductor paste, the number of printing steps does not increase and the productivity does not decrease. In addition, the first positioning mark can always be printed at an accurate position with respect to the conductor pattern, and the relative position accuracy of the upper and lower conductor patterns can be improved from this point (claim 2).

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態におけるセラミック多層回
路基板の製造方法を説明するための工程図
FIG. 1 is a process chart for explaining a method of manufacturing a ceramic multilayer circuit board according to an embodiment of the present invention.

【図2】(a−1)は4層目のグリーンシートの平面
図、(a−2)は4層目の導体パターンの拡大図、(b
−1)は3層目のグリーンシートの平面図、(b−2)
は3層目の導体パターンの拡大図
FIG. 2A is a plan view of a fourth-layer green sheet, FIG. 2A is an enlarged view of a fourth-layer conductive pattern, FIG.
-1) is a plan view of a third-layer green sheet, (b-2)
Is an enlarged view of the third layer conductor pattern

【図3】上下層の導体パターンの位置ずれを説明する部
分拡大縦断面図
FIG. 3 is a partially enlarged longitudinal sectional view for explaining a displacement of a conductor pattern in upper and lower layers.

【図4】第1と第2の位置決めマークと貫通孔との関係
を示す拡大平面図
FIG. 4 is an enlarged plan view showing a relationship between first and second positioning marks and through holes.

【符号の説明】[Explanation of symbols]

11,11a…グリーンシート、11b…未印刷グリー
ンシート、12…貫通孔(開口部)、13〜15…導体
パターン、16…第1の位置決めマーク、17…第2の
位置決めマーク。
11, 11a: green sheet, 11b: unprinted green sheet, 12: through hole (opening), 13 to 15: conductor pattern, 16: first positioning mark, 17: second positioning mark.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数枚のグリーンシートを積層して焼成
し、セラミック多層回路基板を製造する方法において、 前記複数枚のグリーンシートの少なくとも1枚は、積層
後に導体パターンを印刷する未印刷グリーンシートであ
り、 前記未印刷グリーンシートを積層するグリーンシートに
は、第1の位置決めマークを形成すると共に、前記未印
刷グリーンシートには、前記第1の位置決めマークに対
応する位置に開口部を形成し、 前記未印刷グリーンシートを前記第1の位置決めマーク
のあるグリーンシートに積層する際に、前記開口部から
前記第1の位置決めマークが露出するように積層し、 この後、前記開口部の周囲に前記第1の位置決めマーク
と位置合わせする第2の位置決めマークを備えた導体パ
ターンのスクリーンマスクを用いて位置決めをして前記
未印刷グリーンシートに所定の導体パターンを印刷する
ことを特徴とするセラミック多層回路基板の製造方法。
1. A method of manufacturing a ceramic multilayer circuit board by laminating and firing a plurality of green sheets, wherein at least one of the plurality of green sheets is a non-printed green sheet on which a conductor pattern is printed after lamination. A first positioning mark is formed on the green sheet for laminating the unprinted green sheet, and an opening is formed on the unprinted green sheet at a position corresponding to the first positioning mark. When laminating the unprinted green sheet on the green sheet having the first positioning mark, the green sheet is laminated so that the first positioning mark is exposed from the opening, and thereafter, the lamination is performed around the opening. Positioning is performed using a conductive pattern screen mask having a second positioning mark that is aligned with the first positioning mark. Method for producing a ceramic multilayer circuit board, characterized in that by the decided printing a predetermined conductor pattern on the non-printed green sheet.
【請求項2】 前記第1と第2の位置決めマークを形成
するグリーンシートには、該位置決めマークと導体パタ
ーンとを同じ導体ペーストで同時に印刷することを特徴
とする請求項1に記載のセラミック多層回路基板の製造
方法。
2. The ceramic multilayer according to claim 1, wherein the positioning marks and the conductive pattern are simultaneously printed on the green sheet forming the first and second positioning marks with the same conductive paste. A method for manufacturing a circuit board.
JP10407097A 1997-04-22 1997-04-22 Manufacture of ceramic multi-layered circuit board Pending JPH10294562A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10407097A JPH10294562A (en) 1997-04-22 1997-04-22 Manufacture of ceramic multi-layered circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10407097A JPH10294562A (en) 1997-04-22 1997-04-22 Manufacture of ceramic multi-layered circuit board

Publications (1)

Publication Number Publication Date
JPH10294562A true JPH10294562A (en) 1998-11-04

Family

ID=14370909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10407097A Pending JPH10294562A (en) 1997-04-22 1997-04-22 Manufacture of ceramic multi-layered circuit board

Country Status (1)

Country Link
JP (1) JPH10294562A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314249A (en) * 2001-04-11 2002-10-25 Mitsubishi Electric Corp Method for manufacturing multilayer substrate
JP2006203157A (en) * 2004-08-23 2006-08-03 Kyocera Corp Method for manufacturing electronic part
JP2013070025A (en) * 2011-09-08 2013-04-18 Ricoh Co Ltd Package member and optical device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314249A (en) * 2001-04-11 2002-10-25 Mitsubishi Electric Corp Method for manufacturing multilayer substrate
JP2006203157A (en) * 2004-08-23 2006-08-03 Kyocera Corp Method for manufacturing electronic part
JP2013070025A (en) * 2011-09-08 2013-04-18 Ricoh Co Ltd Package member and optical device

Similar Documents

Publication Publication Date Title
KR100862537B1 (en) Method for manufacturing ceramic substrate and non-fired ceramic substrate
JP3547327B2 (en) Manufacturing method of ceramic multilayer substrate
US20070110956A1 (en) Multilayer ceramic substrate and its production method
US20030062111A1 (en) Method of manufacturing glass ceramic multilayer substrate
WO2018042846A1 (en) Electronic device and multilayer ceramic substrate
JP2005311156A (en) Ceramic multi-layer substrate housing capacitor
US20090294167A1 (en) Multilayer wiring board
JP2006510233A (en) Printed wiring board having low-inductance embedded capacitor and manufacturing method thereof
US7009114B2 (en) Wiring substrate, method of producing the same, and electronic device using the same
JPH10294562A (en) Manufacture of ceramic multi-layered circuit board
JP3251862B2 (en) Manufacturing method of ceramic multilayer substrate
JP3076215B2 (en) Ceramic multilayer substrate and method of manufacturing the same
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
KR100289959B1 (en) Manufacturing method of embedded capacitor of low temperature simultaneous firing ceramic
US6103354A (en) Ceramic circuit substrate and method of fabricating the same
JP4329253B2 (en) Manufacturing method of ceramic multilayer substrate for flip chip
JP3258231B2 (en) Ceramic circuit board and method of manufacturing the same
JP4501227B2 (en) Manufacturing method of ceramic multilayer wiring board
JP3064751B2 (en) Method for manufacturing multilayer jumper chip
JP2006237166A (en) Method for manufacturing glass ceramic substrate
JP4517549B2 (en) Low temperature fired ceramic substrate manufacturing method
JP2002185136A (en) Method of manufacturing multilayered ceramic board
KR100519813B1 (en) terminal structure of multi-layer substrate and its manufacture
JP5051513B2 (en) Manufacturing method of multilayer ceramic aggregate substrate
JP2003298233A (en) Ceramic multilayer board and its manufacturing method

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Effective date: 20040616

Free format text: JAPANESE INTERMEDIATE CODE: A7422

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20040914