JPH10290130A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPH10290130A JPH10290130A JP9911997A JP9911997A JPH10290130A JP H10290130 A JPH10290130 A JP H10290130A JP 9911997 A JP9911997 A JP 9911997A JP 9911997 A JP9911997 A JP 9911997A JP H10290130 A JPH10290130 A JP H10290130A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- inductor
- differential transistor
- value
- source follower
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 一対の相補信号の周波数特性を正確に合わせ
る。 【解決手段】 一方の入力端子に印加された入力信号と
他方の入力端子に印加された基準電圧との大小を比較す
る差動トランジスタ部と、該差動トランジスタ部の比較
結果に応じた論理を持つ一対の相補信号を出力するソー
スフォロワ部とを有する差動増幅回路において、前記差
動トランジスタ部を構成する一対のＦＥＴ又は前記ソー
スフォロワ部を構成する一対のＦＥＴの各ドレイン負荷
にインダクタを入れる。インダクタの値を調節すること
により、ソースフォロワ部から出力される一対の相補信
号の周波数特性が正確に合わせられる。
る。 【解決手段】 一方の入力端子に印加された入力信号と
他方の入力端子に印加された基準電圧との大小を比較す
る差動トランジスタ部と、該差動トランジスタ部の比較
結果に応じた論理を持つ一対の相補信号を出力するソー
スフォロワ部とを有する差動増幅回路において、前記差
動トランジスタ部を構成する一対のＦＥＴ又は前記ソー
スフォロワ部を構成する一対のＦＥＴの各ドレイン負荷
にインダクタを入れる。インダクタの値を調節すること
により、ソースフォロワ部から出力される一対の相補信
号の周波数特性が正確に合わせられる。
Description
【０００１】
【発明の属する技術分野】本発明は、差動増幅回路に関
し、詳しくは、一方の入力端子に印加された入力信号と
他方の入力端子に印加された基準電圧との大小を比較
し、その比較結果に応じた論理を持つ一対の相補信号を
出力する差動増幅回路に関する。かかる差動増幅回路は
高速動作が可能でしかも入力信号のレベル変動に強いと
いう特長より、例えば半導体集積回路の入力バッファに
用いられるが、より一層の高速動作を達成するには、一
対の相補信号の周波数特性を正確に合わせる必要があ
る。
し、詳しくは、一方の入力端子に印加された入力信号と
他方の入力端子に印加された基準電圧との大小を比較
し、その比較結果に応じた論理を持つ一対の相補信号を
出力する差動増幅回路に関する。かかる差動増幅回路は
高速動作が可能でしかも入力信号のレベル変動に強いと
いう特長より、例えば半導体集積回路の入力バッファに
用いられるが、より一層の高速動作を達成するには、一
対の相補信号の周波数特性を正確に合わせる必要があ
る。
【０００２】
（１）第１従来例 図２０は上記差動増幅回路の基本的な構成図であり、信
号源１とバイアス源２とによって等価的に示された入力
信号Ｄｉが差動トランジスタ部３を構成する一対のＦＥ
Ｔ４、５の一方のゲートに印加され、他方のゲートに印
加された基準電圧Ｖｒｅｆとの大小比較の結果に応じた
論理（Ｈレベル又はＬレベル）を持つ一対の相補信号
Ｑ、ＸＱがソースフォロワ６を構成する一対のＦＥＴ
７、８の各ソースから出力されている。なお、９、１０
は負荷抵抗、１１〜１３は定電流源、ＶＤＤは電源であ
る。 （２）第２従来例 また、図２０の構成に加えて、図２１に示すように、Ｆ
ＥＴ４のドレインとＶｒｅｆの間にコンデンサ１４を入
れた差動増幅回路が本件出願人によって提案されている
（特開平２−３９７０９号公報参照）。
号源１とバイアス源２とによって等価的に示された入力
信号Ｄｉが差動トランジスタ部３を構成する一対のＦＥ
Ｔ４、５の一方のゲートに印加され、他方のゲートに印
加された基準電圧Ｖｒｅｆとの大小比較の結果に応じた
論理（Ｈレベル又はＬレベル）を持つ一対の相補信号
Ｑ、ＸＱがソースフォロワ６を構成する一対のＦＥＴ
７、８の各ソースから出力されている。なお、９、１０
は負荷抵抗、１１〜１３は定電流源、ＶＤＤは電源であ
る。 （２）第２従来例 また、図２０の構成に加えて、図２１に示すように、Ｆ
ＥＴ４のドレインとＶｒｅｆの間にコンデンサ１４を入
れた差動増幅回路が本件出願人によって提案されている
（特開平２−３９７０９号公報参照）。
【０００３】
【発明が解決しようとする課題】第１従来例の不都合な
点は、特開平２−３９７０９号公報にも述べられている
ように、差動トランジスタ部３を構成する一対のＦＥＴ
４、５のうち、Ｄｉ入力側のＦＥＴ３が等価的にソース
接地回路（ソース電位一定）で動作するのに対して、Ｖ
ｒｅｆ側のＦＥＴ５が等価的にゲート接地回路（ゲート
電位一定）で動作するため、一対の相補信号Ｑ、ＸＱの
周波数特性や振幅に差が生じるということである。すな
わち、ソース接地回路（ＸＱ側）の周波数帯域をΔｆ＿
ＸＱ、ゲート接地回路（Ｑ側）の周波数帯域をΔｆ＿Ｑ
で表わせば、Δｆ＿ＸＱ＞Δｆ＿Ｑになる結果、図２２
に示すように高域側の利得が一致せず、図２３に示すよ
うにＱとＸＱ振幅に差が生じるという欠点がある。
点は、特開平２−３９７０９号公報にも述べられている
ように、差動トランジスタ部３を構成する一対のＦＥＴ
４、５のうち、Ｄｉ入力側のＦＥＴ３が等価的にソース
接地回路（ソース電位一定）で動作するのに対して、Ｖ
ｒｅｆ側のＦＥＴ５が等価的にゲート接地回路（ゲート
電位一定）で動作するため、一対の相補信号Ｑ、ＸＱの
周波数特性や振幅に差が生じるということである。すな
わち、ソース接地回路（ＸＱ側）の周波数帯域をΔｆ＿
ＸＱ、ゲート接地回路（Ｑ側）の周波数帯域をΔｆ＿Ｑ
で表わせば、Δｆ＿ＸＱ＞Δｆ＿Ｑになる結果、図２２
に示すように高域側の利得が一致せず、図２３に示すよ
うにＱとＸＱ振幅に差が生じるという欠点がある。
【０００４】一方、第２従来例は第１従来例の欠点に着
目したもので、ゲート接地回路（Ｑ側）の周波数帯域Δ
ｆ＿Ｑを拡大できるという点で有利なものの、ソース接
地回路（ＸＱ側）の周波数帯域Δｆ＿ＸＱが狭くなって
しまうという欠点がある。すなわち、図２４に示すよう
に、第２従来例では、ＦＥＴ４のドレインとＶｒｅｆの
間に入れたコンデンサ１４によってＱの周波数特性を高
周波側にシフト（矢印Ａ参照）できるが、逆にＸＱの周
波数特性が低周波側にシフト（矢印Ｂ参照）するという
欠点がある。これは、ＦＥＴ４の実質的負荷が抵抗９
（Ｒ）とコンデンサ１４（Ｃ）の並列のインピーダンス
Ｚ（Ｚ＝Ｒ／｛１＋ｊωＣＲ｝）で与えられるからであ
る。但し、ωは差動トランジスタ部の所要帯域。
目したもので、ゲート接地回路（Ｑ側）の周波数帯域Δ
ｆ＿Ｑを拡大できるという点で有利なものの、ソース接
地回路（ＸＱ側）の周波数帯域Δｆ＿ＸＱが狭くなって
しまうという欠点がある。すなわち、図２４に示すよう
に、第２従来例では、ＦＥＴ４のドレインとＶｒｅｆの
間に入れたコンデンサ１４によってＱの周波数特性を高
周波側にシフト（矢印Ａ参照）できるが、逆にＸＱの周
波数特性が低周波側にシフト（矢印Ｂ参照）するという
欠点がある。これは、ＦＥＴ４の実質的負荷が抵抗９
（Ｒ）とコンデンサ１４（Ｃ）の並列のインピーダンス
Ｚ（Ｚ＝Ｒ／｛１＋ｊωＣＲ｝）で与えられるからであ
る。但し、ωは差動トランジスタ部の所要帯域。
【０００５】そこで、本発明は、一対の相補信号の周波
数特性を正確に合わせることを目的とする。
数特性を正確に合わせることを目的とする。
【０００６】
【課題を解決するための手段】請求項１記載の発明は、
一方の入力端子に印加された入力信号と他方の入力端子
に印加された基準電圧との大小を比較する差動トランジ
スタ部と、該差動トランジスタ部の比較結果に応じた論
理を持つ一対の相補信号を出力するソースフォロワ部と
を有する差動増幅回路において、前記差動トランジスタ
部を構成する一対のＦＥＴ又は前記ソースフォロワ部を
構成する一対のＦＥＴの各ドレイン負荷にインダクタを
入れ、該インダクタの値によって前記一対の相補信号の
周波数特性を合致させることを特徴とする。
一方の入力端子に印加された入力信号と他方の入力端子
に印加された基準電圧との大小を比較する差動トランジ
スタ部と、該差動トランジスタ部の比較結果に応じた論
理を持つ一対の相補信号を出力するソースフォロワ部と
を有する差動増幅回路において、前記差動トランジスタ
部を構成する一対のＦＥＴ又は前記ソースフォロワ部を
構成する一対のＦＥＴの各ドレイン負荷にインダクタを
入れ、該インダクタの値によって前記一対の相補信号の
周波数特性を合致させることを特徴とする。
【０００７】請求項２記載の発明は、請求項１記載の発
明において、前記差動トランジスタ部の一方のＦＥＴの
ドレインと他方のＦＥＴのゲートの間にコンデンサが入
っていることを特徴とする。本発明では、差動トランジ
スタ部又はソースフォロワ部に入れたインダクタの値を
調節することにより、ソースフォロワ部から出力される
一対の相補信号の周波数特性が正確に合わせられる。
明において、前記差動トランジスタ部の一方のＦＥＴの
ドレインと他方のＦＥＴのゲートの間にコンデンサが入
っていることを特徴とする。本発明では、差動トランジ
スタ部又はソースフォロワ部に入れたインダクタの値を
調節することにより、ソースフォロワ部から出力される
一対の相補信号の周波数特性が正確に合わせられる。
【０００８】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。 （１） 図１〜図１０は本発明に係る差動増幅回路の第
１実施例を示す図であり、請求項１記載の発明に対応す
るものである。図１において、３ａは従来例（図２０又
は図２１）と一部相違する差動トランジスタ部、６は従
来例と同様のソースフォロワ部である。従来例と共通す
る要素に同一符号を付してその説明を略すことにすれ
ば、本実施例の特徴的事項は、差動トランジスタ部を構
成する一対のＦＥＴ４、５のドレイン負荷にインダクタ
１５、１６を入れた点にあり、且つ、該インダクタ１
５、１６の値を調節することによって、ソースフォロワ
部６から出力される一対の相補信号Ｑ、ＸＱの周波数特
性を合致させるようにした点にある。
づいて説明する。 （１） 図１〜図１０は本発明に係る差動増幅回路の第
１実施例を示す図であり、請求項１記載の発明に対応す
るものである。図１において、３ａは従来例（図２０又
は図２１）と一部相違する差動トランジスタ部、６は従
来例と同様のソースフォロワ部である。従来例と共通す
る要素に同一符号を付してその説明を略すことにすれ
ば、本実施例の特徴的事項は、差動トランジスタ部を構
成する一対のＦＥＴ４、５のドレイン負荷にインダクタ
１５、１６を入れた点にあり、且つ、該インダクタ１
５、１６の値を調節することによって、ソースフォロワ
部６から出力される一対の相補信号Ｑ、ＸＱの周波数特
性を合致させるようにした点にある。
【０００９】図１の構成からインダクタ１５、１６を取
り除けば、第１従来例の構成になるが、この第１従来例
ではΔｆ＿ＸＱ＞Δｆ＿Ｑになるという欠点があった。
インダクタ１５、１６の値（インダクタンス）は、望む
べくはΔｆ＿ＸＱ＝Δｆ＿Ｑとなるように調節すべきで
あるが、第１従来例では“ＸＱの振幅”＞“Ｑの振幅”
（図２３参照）になるのであるから、要するに“Ｑの振
幅”が大きくなればよく、それにはＱ側のインダクタ１
６の値をＸＱ側のインダクタ１５の値よりも大きくすれ
ばよい。
り除けば、第１従来例の構成になるが、この第１従来例
ではΔｆ＿ＸＱ＞Δｆ＿Ｑになるという欠点があった。
インダクタ１５、１６の値（インダクタンス）は、望む
べくはΔｆ＿ＸＱ＝Δｆ＿Ｑとなるように調節すべきで
あるが、第１従来例では“ＸＱの振幅”＞“Ｑの振幅”
（図２３参照）になるのであるから、要するに“Ｑの振
幅”が大きくなればよく、それにはＱ側のインダクタ１
６の値をＸＱ側のインダクタ１５の値よりも大きくすれ
ばよい。
【００１０】これによれば、Ｑ側のインダクタ１６の値
をＸＱ側のインダクタ１５の値よりも大きくすることに
より、図２、図３に示すような好ましい特性が得られ
る。すなわち、図２に示すようにＸＱの特性を低周波側
にシフトさせることなくＱの特性を高周波側にシフトさ
せて両特性を一致させることができ、図３に示すように
ＱとＸＱの振幅を合わせることができる。
をＸＱ側のインダクタ１５の値よりも大きくすることに
より、図２、図３に示すような好ましい特性が得られ
る。すなわち、図２に示すようにＸＱの特性を低周波側
にシフトさせることなくＱの特性を高周波側にシフトさ
せて両特性を一致させることができ、図３に示すように
ＱとＸＱの振幅を合わせることができる。
【００１１】なお、図４に示すように、ＸＱ側のインダ
クタ１５は実体がなくてもよい（正確には０ヘンリ若し
くはそれに近い微小値のインダクタであってもよい）。
等価的に見てＱ側のインダクタ１６の値がＸＱ側のイン
ダクタ１５の値よりも大きくなるからである。又は、図
５に示すように、以上のインダクタの値の関係をソース
フォロワ部６ａに適用してもよく、具体的には、ソース
フォロワ部６ａの一対のＦＥＴ７、８のドレインとＶＤ
Ｄの間にそれぞれインダクタ１７、１８を入れ、且つ、
Ｑ側のインダクタ１７の値をＸＱ側のインダクタ１８の
値よりも大きくしてもよい。この場合、図６に示すよう
に、ＸＱ側のインダクタ１８は実体がなくてもよい（正
確には０ヘンリ若しくはそれに近い微小値のインダクタ
であってもよい）。
クタ１５は実体がなくてもよい（正確には０ヘンリ若し
くはそれに近い微小値のインダクタであってもよい）。
等価的に見てＱ側のインダクタ１６の値がＸＱ側のイン
ダクタ１５の値よりも大きくなるからである。又は、図
５に示すように、以上のインダクタの値の関係をソース
フォロワ部６ａに適用してもよく、具体的には、ソース
フォロワ部６ａの一対のＦＥＴ７、８のドレインとＶＤ
Ｄの間にそれぞれインダクタ１７、１８を入れ、且つ、
Ｑ側のインダクタ１７の値をＸＱ側のインダクタ１８の
値よりも大きくしてもよい。この場合、図６に示すよう
に、ＸＱ側のインダクタ１８は実体がなくてもよい（正
確には０ヘンリ若しくはそれに近い微小値のインダクタ
であってもよい）。
【００１２】又は、図７に示すように、差動トランジス
タ部３ａとソースフォロワ部６ａの両方にインダクタ１
５、１６、１７、１８を入れ、それぞれの値を以上の関
係にしてもよく、あるいは、図８〜図１０に示すよう
に、一方のインダクタの値をゼロ（正確には０ヘンリ若
しくはそれに近い微小値）にしてもよい。 （２） 図１１〜図１９は本発明に係る差動増幅回路の
第２実施例を示す図であり、請求項２記載の発明に対応
するものである。なお、第１実施例（図１〜図１０）と
の相違は、差動トランジスタ部の一方のＦＥＴ４のドレ
インとＶｒｅｆの間にコンデンサ１４を入れた点にあ
り、インダクタとの組み合わせによって第２従来例の欠
点（ＸＱ特性の低周波側へのシフト）を解消するもので
ある。すなわち、本実施例でも、図１１に示すように、
差動トランジスタ部３ａ′の一対のＦＥＴ４、５の負荷
にインダクタ１５、１６を入れるが、同時に差動トラン
ジスタ部３ａ′の一方のＦＥＴ４のドレインとＶｒｅｆ
の間にコンデンサ１４を入れており、これらのインダク
タ１５、１６の値とコンデンサ１４の値を適正に調節す
ることにより、ＸＱ特性の低周波側へのシフトを招くこ
となく、ＱとＸＱの周波数特性を一致させるというもの
である（図１２の特性図参照）。
タ部３ａとソースフォロワ部６ａの両方にインダクタ１
５、１６、１７、１８を入れ、それぞれの値を以上の関
係にしてもよく、あるいは、図８〜図１０に示すよう
に、一方のインダクタの値をゼロ（正確には０ヘンリ若
しくはそれに近い微小値）にしてもよい。 （２） 図１１〜図１９は本発明に係る差動増幅回路の
第２実施例を示す図であり、請求項２記載の発明に対応
するものである。なお、第１実施例（図１〜図１０）と
の相違は、差動トランジスタ部の一方のＦＥＴ４のドレ
インとＶｒｅｆの間にコンデンサ１４を入れた点にあ
り、インダクタとの組み合わせによって第２従来例の欠
点（ＸＱ特性の低周波側へのシフト）を解消するもので
ある。すなわち、本実施例でも、図１１に示すように、
差動トランジスタ部３ａ′の一対のＦＥＴ４、５の負荷
にインダクタ１５、１６を入れるが、同時に差動トラン
ジスタ部３ａ′の一方のＦＥＴ４のドレインとＶｒｅｆ
の間にコンデンサ１４を入れており、これらのインダク
タ１５、１６の値とコンデンサ１４の値を適正に調節す
ることにより、ＸＱ特性の低周波側へのシフトを招くこ
となく、ＱとＸＱの周波数特性を一致させるというもの
である（図１２の特性図参照）。
【００１３】なお、本実施例においても、第１実施例と
同様に様々なバリエーションがある。例えば、図１３に
示すように、Ｑ側のインダクタ１６の値をゼロ（正確に
は０ヘンリ若しくはそれに近い微小値）にしたり、図１
４に示すように、ソースフォロワ部６ａにインダクタ１
７、１８を設けたり、図１５に示すように、Ｑ側のイン
ダクタ１７の値をゼロ（正確には０ヘンリ若しくはそれ
に近い微小値）にしたり、図１６に示すように、差動ト
ランジスタ部３ａ′トソースフォロワ部６ａの双方にイ
ンダクタ１５〜１８を設けたり、図１７に示すように、
差動トランジスタ部３ａ′のＱ側のインダクタ１６の値
をゼロ（正確には０ヘンリ若しくはそれに近い微小値）
にしたり、図１８に示すように、ソースフォロワ部６ａ
のＱ側のインダクタ１７の値をゼロ（正確には０ヘンリ
若しくはそれに近い微小値）にしたり、あるいは、図１
９に示すように、差動トランジスタ部３ａ′とソースフ
ォロワ部６ａ共にＱ側のインダクタ１６、１７の値をゼ
ロ（正確には０ヘンリ若しくはそれに近い微小値）にし
たりしてもよい。
同様に様々なバリエーションがある。例えば、図１３に
示すように、Ｑ側のインダクタ１６の値をゼロ（正確に
は０ヘンリ若しくはそれに近い微小値）にしたり、図１
４に示すように、ソースフォロワ部６ａにインダクタ１
７、１８を設けたり、図１５に示すように、Ｑ側のイン
ダクタ１７の値をゼロ（正確には０ヘンリ若しくはそれ
に近い微小値）にしたり、図１６に示すように、差動ト
ランジスタ部３ａ′トソースフォロワ部６ａの双方にイ
ンダクタ１５〜１８を設けたり、図１７に示すように、
差動トランジスタ部３ａ′のＱ側のインダクタ１６の値
をゼロ（正確には０ヘンリ若しくはそれに近い微小値）
にしたり、図１８に示すように、ソースフォロワ部６ａ
のＱ側のインダクタ１７の値をゼロ（正確には０ヘンリ
若しくはそれに近い微小値）にしたり、あるいは、図１
９に示すように、差動トランジスタ部３ａ′とソースフ
ォロワ部６ａ共にＱ側のインダクタ１６、１７の値をゼ
ロ（正確には０ヘンリ若しくはそれに近い微小値）にし
たりしてもよい。
【００１４】なお、本実施例において、インダクタ１
５、１６（又は１７、１８）の値の関係は、コンデンサ
１４を入れたことによって第１実施例と逆になる。すな
わち、ＸＱ側のインダクタ１５（又は１８）の値がＱ側
のインダクタ１６（又は１７）の値よりも大きくなる。
図１１の構成において、インダクタ１５の値をＬ１５、
インダクタ１６の値をＬ１６、抵抗９の値をＲ９、抵抗
１０の値をＲ１０、コンデンサ１４の値をＣ１４とし、
ωを差動トランジスタ部の所要帯域とすると、差動トラ
ンジスタ部３ａ′の左側のＦＥＴ４の実質的負荷は、
｛（Ｒ９＋ｊωＬ１５）//１／ｊωＣ１４）｝となり、
差動トランジスタ部３ａ′の右側のＦＥＴ５の実質的負
荷は、｛（Ｒ１０＋ｊωＬ１６）｝となるから、二つの
式が等しくなるようにインダクタ１５、１６の値を調節
すればよい。
５、１６（又は１７、１８）の値の関係は、コンデンサ
１４を入れたことによって第１実施例と逆になる。すな
わち、ＸＱ側のインダクタ１５（又は１８）の値がＱ側
のインダクタ１６（又は１７）の値よりも大きくなる。
図１１の構成において、インダクタ１５の値をＬ１５、
インダクタ１６の値をＬ１６、抵抗９の値をＲ９、抵抗
１０の値をＲ１０、コンデンサ１４の値をＣ１４とし、
ωを差動トランジスタ部の所要帯域とすると、差動トラ
ンジスタ部３ａ′の左側のＦＥＴ４の実質的負荷は、
｛（Ｒ９＋ｊωＬ１５）//１／ｊωＣ１４）｝となり、
差動トランジスタ部３ａ′の右側のＦＥＴ５の実質的負
荷は、｛（Ｒ１０＋ｊωＬ１６）｝となるから、二つの
式が等しくなるようにインダクタ１５、１６の値を調節
すればよい。
【００１５】又は、図１４の構成において、ＦＥＴ７の
ゲートドレイン間容量をＣｇｄ７、ＦＥＴ８のゲートド
レイン間容量をＣｇｄ８、インダクタ１７の値をＬ１
７、インダクタ１８の値をＬ１８、コンデンサ１４の値
をＣ１４とし、ＦＥＴのゲート抵抗やドレイン抵抗を無
視すれば、差動トランジスタ部３′の左側のＦＥＴ４か
ら見たソースフォロワ部６ａの入力インピーダンスは、
｛（１／ｊωＣｇｄ８＋ｊωＬ１８）//ｊωＣ１４）｝
となり、差動トランジスタ部３′の右側のＦＥＴ５から
見たソースフォロワ部６ａの入力インピーダンスは、
｛（１／ｊωＣｇｄ７＋ｊωＬ１７）｝となるから、二
つの式が等しくなるようにインダクタ１７、１８の値を
調節すればよい。
ゲートドレイン間容量をＣｇｄ７、ＦＥＴ８のゲートド
レイン間容量をＣｇｄ８、インダクタ１７の値をＬ１
７、インダクタ１８の値をＬ１８、コンデンサ１４の値
をＣ１４とし、ＦＥＴのゲート抵抗やドレイン抵抗を無
視すれば、差動トランジスタ部３′の左側のＦＥＴ４か
ら見たソースフォロワ部６ａの入力インピーダンスは、
｛（１／ｊωＣｇｄ８＋ｊωＬ１８）//ｊωＣ１４）｝
となり、差動トランジスタ部３′の右側のＦＥＴ５から
見たソースフォロワ部６ａの入力インピーダンスは、
｛（１／ｊωＣｇｄ７＋ｊωＬ１７）｝となるから、二
つの式が等しくなるようにインダクタ１７、１８の値を
調節すればよい。
【００１６】
【発明の効果】本発明によれば、差動トランジスタ部又
はソースフォロワ部に入れたインダクタの値を調節する
ことにより、ソースフォロワ部から出力される一対の相
補信号の周波数特性を正確に合わせることができる。
はソースフォロワ部に入れたインダクタの値を調節する
ことにより、ソースフォロワ部から出力される一対の相
補信号の周波数特性を正確に合わせることができる。
【図１】第１実施例の構成図である。
【図２】第１実施例の周波数特性図である。
【図３】第１実施例の振幅特性図である。
【図４】第１実施例の変形構成図（その１）である。
【図５】第１実施例の変形構成図（その２）である。
【図６】第１実施例の変形構成図（その３）である。
【図７】第１実施例の変形構成図（その４）である。
【図８】第１実施例の変形構成図（その５）である。
【図９】第１実施例の変形構成図（その６）である。
【図１０】第１実施例の変形構成図（その７）である。
【図１１】第２実施例の構成図である。
【図１２】第２実施例の周波数特性図である。
【図１３】第２実施例の変形構成図（その１）である。
【図１４】第２実施例の変形構成図（その２）である。
【図１５】第２実施例の変形構成図（その３）である。
【図１６】第２実施例の変形構成図（その４）である。
【図１７】第２実施例の変形構成図（その５）である。
【図１８】第２実施例の変形構成図（その６）である。
【図１９】第２実施例の変形構成図（その７）である。
【図２０】第１従来例の構成図である。
【図２１】第２従来例の構成図である。
【図２２】第１従来例の周波数特性図である。
【図２３】第１従来例の振幅特性図である。
【図２４】第２従来例の周波数特性図である。
Ｄｉ：入力信号 ＦＥＴ Ｑ、ＸＱ：相補信号 Ｖｒｅｆ：基準電圧 ３ａ、３ａ′：差動トランジスタ部 ６ａ：ソースフォロワ部 １５〜１８：インダクタ １４：コンデンサ
Claims (2)
- 【請求項１】一方の入力端子に印加された入力信号と他
方の入力端子に印加された基準電圧との大小を比較する
差動トランジスタ部と、該差動トランジスタ部の比較結
果に応じた論理を持つ一対の相補信号を出力するソース
フォロワ部とを有する差動増幅回路において、 前記差動トランジスタ部を構成する一対のＦＥＴ又は前
記ソースフォロワ部を構成する一対のＦＥＴの各ドレイ
ン負荷にインダクタを入れ、該インダクタの値によって
前記一対の相補信号の周波数特性を合致させることを特
徴とする差動増幅回路。 - 【請求項２】前記差動トランジスタ部の一方のＦＥＴの
ドレインと他方のＦＥＴのゲートの間にコンデンサが入
っていることを特徴とする請求項１記載の差動増幅回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09911997A JP3813292B2 (ja) | 1997-04-16 | 1997-04-16 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09911997A JP3813292B2 (ja) | 1997-04-16 | 1997-04-16 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10290130A true JPH10290130A (ja) | 1998-10-27 |
| JP3813292B2 JP3813292B2 (ja) | 2006-08-23 |
Family
ID=14238908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09911997A Expired - Fee Related JP3813292B2 (ja) | 1997-04-16 | 1997-04-16 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3813292B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004072638A (ja) * | 2002-08-08 | 2004-03-04 | Fujitsu Ltd | 分布増幅器 |
| JP2004186842A (ja) * | 2002-12-02 | 2004-07-02 | Nec Engineering Ltd | 差動増幅回路 |
| JP2007520163A (ja) * | 2004-01-27 | 2007-07-19 | ノースロップ・グラマン・コーポレーション | 差動回路用複合負荷 |
| JP2007235938A (ja) * | 2006-03-01 | 2007-09-13 | Princeton Technology Corp | シングルエンド入力／差動エンド出力低雑音増幅器 |
| JP2019122001A (ja) * | 2018-01-11 | 2019-07-22 | 株式会社東芝 | 回路、受信回路、光受信器、光伝送システム、およびアクティブ光ケーブル |
| WO2020082262A1 (zh) * | 2018-10-24 | 2020-04-30 | 深圳市傲科光电子有限公司 | 一种限幅放大器和tia电路 |
-
1997
- 1997-04-16 JP JP09911997A patent/JP3813292B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004072638A (ja) * | 2002-08-08 | 2004-03-04 | Fujitsu Ltd | 分布増幅器 |
| JP2004186842A (ja) * | 2002-12-02 | 2004-07-02 | Nec Engineering Ltd | 差動増幅回路 |
| JP2007520163A (ja) * | 2004-01-27 | 2007-07-19 | ノースロップ・グラマン・コーポレーション | 差動回路用複合負荷 |
| JP2007235938A (ja) * | 2006-03-01 | 2007-09-13 | Princeton Technology Corp | シングルエンド入力／差動エンド出力低雑音増幅器 |
| JP2019122001A (ja) * | 2018-01-11 | 2019-07-22 | 株式会社東芝 | 回路、受信回路、光受信器、光伝送システム、およびアクティブ光ケーブル |
| US10608605B2 (en) | 2018-01-11 | 2020-03-31 | Kabushiki Kaisha Toshiba | Circuit, receiving circuit, optical receiver, optical transmission system, and active optical cable |
| WO2020082262A1 (zh) * | 2018-10-24 | 2020-04-30 | 深圳市傲科光电子有限公司 | 一种限幅放大器和tia电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3813292B2 (ja) | 2006-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6392490B1 (en) | High-precision biasing circuit for a cascoded CMOS stage, particularly for low noise amplifiers | |
| US5291149A (en) | Operational amplifier | |
| US7002409B1 (en) | Compensation circuit for amplifiers having multiple stages | |
| US5898341A (en) | Differential amplification circuit and method of noise removal | |
| US5444413A (en) | Operational amplifier circuit with variable bias driven feedback voltage controller | |
| JPH033402B2 (ja) | ||
| JPH10163766A (ja) | 差動増幅器 | |
| KR19990008217A (ko) | 저전압 차동 증폭기 | |
| US4340867A (en) | Inverter amplifier | |
| JPH10290130A (ja) | 差動増幅回路 | |
| EP1376860A1 (en) | Asymmetrical differential amplifier | |
| US6624697B2 (en) | High frequency differential amplifier | |
| US7071769B1 (en) | Frequency boosting circuit for high swing cascode | |
| US4996499A (en) | Amplitude stabilized oscillator amplifier | |
| US20070046333A1 (en) | Differential output circuit with stable duty | |
| US4560955A (en) | Monolithic integrated transistor HF crystal oscillator circuit | |
| JP3147082B2 (ja) | 差動増幅回路 | |
| US5142241A (en) | Differential input circuit | |
| US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
| JPS6132842B2 (ja) | ||
| JP2703245B2 (ja) | マイクロ波周波数用の０−１８０°アクティブ移相器 | |
| JPH09219629A (ja) | 演算増幅器 | |
| JP3580409B2 (ja) | オフセット調整回路 | |
| EP1655833A1 (en) | Class B amplifier with process variation independent deadband | |
| JP2000252769A (ja) | プッシュプル型増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060531 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140609 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |