JPH10289181A - Fast communication interface board and data input and output method - Google Patents

Fast communication interface board and data input and output method

Info

Publication number
JPH10289181A
JPH10289181A JP10809297A JP10809297A JPH10289181A JP H10289181 A JPH10289181 A JP H10289181A JP 10809297 A JP10809297 A JP 10809297A JP 10809297 A JP10809297 A JP 10809297A JP H10289181 A JPH10289181 A JP H10289181A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
data
reception
part
preferential
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10809297A
Other languages
Japanese (ja)
Inventor
Katsuhiko Fukazawa
Chikara Sasaki
Takemoto Suzuki
主税 佐々木
勝彦 深澤
偉元 鈴木
Original Assignee
Nippon Telegr & Teleph Corp <Ntt>
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To prevent the ineffective transfer of video data at the time of the issue of a cancel request when the data are fast inputted and outputted by processing preferentially the preferential transmission/reception data after inserting them to the head of a transmission/reception queue when the preferential transmission/reception data of high priority are transmitted and received. SOLUTION: When a channel interface board CIB1, for example, receives the preferential reception data, a channel interface control part 120 turns a bit string into the reception data. The reception data are stored in a memory 130 by an instruction of the part 120, and a memory control part 150 inserts the address of the preferential reception data to the head of a reception queue 132 stored in the memory 130. Then the part 120 notifies a host CPU 51 of existence of the reception data by means of an interruption, etc. The CPU 51 processes the reception data entered in the queue 132 in a sequence set by a FIFO rule.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、分散型サーバシステムにおけるデータの送受信方法に係り、特に、高速なチャネルインタフェースによって接続されている分散型マルチメディアサーバにおいて、素早い伝達を必要とするデータを優先的に処理する機能を追加したチャネルインタフェースボードに関する。 BACKGROUND OF THE INVENTION The present invention relates to a method of transmitting and receiving data in a distributed server system, in particular, in distributed multimedia server connected by a high-speed channel interface, the priority data that requires fast transfer about the channel interface board, which adds the ability to process basis.

【0002】詳しくは、ビデオオンデマンドシステムにおいて、中止や再生位置のジャンプ等、既に発行されたビットストリーム読出し要求をキャンセルする場合に、 [0002] More specifically, in a video-on-demand system, to cancel jump like the cancellation or the playback position, the previously issued bitstream read request,
このキャンセル要求を、ホストCPUに優先的に通知し、余分な読出し負荷を軽減することによって、システムの性能を向上させることができるチャネルインタフェースボードに関する。 The cancellation request, notifies preferentially to the host CPU, by reducing the excess read load, for the channel interface board can improve the performance of the system.

【0003】 [0003]

【従来の技術】分散型サーバシステムの一例として、ビデオオンデマンドシステムについて説明する。 An example of the Related Art Distributed server system will be described video-on-demand system.

【0004】図7は、従来のビデオオンデマンドシステムVODS1を示すブロック図である。 [0004] Figure 7 is a block diagram showing a conventional video-on-demand system VODS1.

【0005】ビデオオンデマンドシステムVODS1 [0005] The video-on-demand system VODS1
は、高速なチャネルCによって互いに接続されている5 They are connected to each other by a high-speed channel C 5
台のサーバSV1〜SV5で構成されている。 It is composed of a table of server SV1~SV5. 高速なチャネルCは、たとえば、Fibre Channel Fast channel C, for example, Fiber Channel
(ANSI X3T11規格)である。 It is a (ANSI X3T11 standard). サーバSV1〜SV5は、 Server SV1~SV5 is,
たとえば、PC/AT互換パソコンであり、それぞれがビデオビットストリームを蓄積するハードディスク装置を備えている。 For example, a PC / AT-compatible personal computer, each of which includes a hard disk drive for storing video bit stream. なお、ビデオオンデマンドシステムVO In addition, video-on-demand system VO
DS1において、VOD(Video-on-demand )端末6がサーバSV1に接続されている。 In DS1, VOD (Video-on-demand) terminal 6 is connected to the server SV1. VOD端末6は、たとえば、PC/AT互換パソコンであり、FDDI(Fibe VOD terminal 6, for example, a PC / AT-compatible personal computer, FDDI (Fibe
r Distributed Data Interface)等でサーバSV1と接続され、所望のビデオ番組の読出し依頼を、サーバSV In r Distributed Data Interface) or the like is connected to the server SV1, a read request for a desired video program, the server SV
1へ発行する。 Issued to 1. サーバSV1は、VOD端末6へ転送するビデオビットストリームを、一時蓄積する内部メモリを有する。 Server SV1 has an internal memory of the video bit stream to be transferred to the VOD terminal 6, and temporarily accumulated.

【0006】ビデオデータ(ビデオ番組のデータ)は、 [0006] The video data (data of the video program) is,
単位再生時間分のデータサイズ毎にセグメント化され、 Is segmented for each data size of a unit reproduction time,
5台のサーバSV1〜SV5に分散して、ストライピングしながら蓄積される(分散してシーケンシャルに蓄積される)。 Five distributed server SV1~SV5 of accumulated with striping (stored sequentially distributed). たとえばサーバSV1が所定のビデオデータの転送依頼をVOD端末6から受けた場合、そのサーバSV1は、依頼を受けた所定のビデオデータを構成するセグメントデータを入手するために、そのセグメントデータをサーバSV1に転送するように、サーバSV2〜 For example, if the server SV1 receives the transfer request of the predetermined video data from the VOD terminal 6, the server SV1, to obtain the segment data constituting a predetermined video data received the request, the server SV1 the segment data to forward to, server SV2~
SV5へ順次、要求する。 Sequentially to SV5, to request.

【0007】ビデオデータがストライピングされている順番に、しかもビデオの再生タイミングに応じて、所定のサーバに対して、セグメントデータの転送要求が順次、発行される。 [0007] in the order in which video data is striped, moreover in accordance with the reproduction timing of the video, for a given server, the transfer request for the segment data are sequentially issued. サーバSV1は、サーバSV2〜SV The server SV1, server SV2~SV
5から受信したセグメントデータを一時的に内部メモリに保存し、所定のビデオデータのビットレートに応じて、VOD端末6へ転送する。 The segment data received from 5 temporarily stored in the internal memory, in accordance with the bit rate of the predetermined video data is transferred to the VOD terminal 6. なお、VOD端末6が再生しているビデオデータ(ビデオ番組のデータ)が途切れないように、現在再生しているセグメントデータ(V Note that as VOD terminal 6 uninterrupted video data being played (data video program), segment data currently being reproduced (V
OD端末6へ転送中のセグメントデータ)よりも先行しているセグメントデータに対して、転送要求が予め発行される。 A segment data that precedes the segment data) being transferred to the OD terminal 6, the transfer request is previously issued. VOD端末6は、ビデオ番組の中止、ポーズ、 VOD terminal 6, discontinuation of the video program, pose,
番組中の再生ポイントの変更(ジャンプ)等のビジュアルサーチ機能を要求することができる。 It is possible to request a visual search function, such as a change in the playback point in the program (jump).

【0008】サーバSV1〜SV5のそれぞれに、VO [0008] In each of the server SV1~SV5, VO
D端末6を複数台接続することが可能であり、各VOD The D terminal 6 it is possible to connect more than one, each VOD
端末において、上記ビデオ番組のデータの再生やビジュアルサーチを、互いに独立して実行することができる。 In the terminal, the reproduction and visual search data of the video program can be executed independently of each other.

【0009】図8は、従来のチャネルインタフェースボードCIB0を示すブロック図である。 [0009] Figure 8 is a block diagram illustrating a conventional channel interface board CIB0.

【0010】チャネルインタフェースボードCIB0 [0010] The channel interface board CIB0
は、高速なチャネルCとの入出力コネクタ部であるチャネルインタフェース10と、データの送受信を制御するチャネルインタフェース制御部20と、チャネルインタフェース制御部20がホストCPU(Central Processi Includes a channel interface 10 is an input-output connector section of the high-speed channel C, a channel interface controller 20 for controlling the transmission and reception of data, the channel interface controller 20 is a host CPU (Central processi
ng Unit )50との間でやり取りするデータを一時的に蓄積するメモリ30と、ホストCPU50との間でデータの受け渡し経路となる内部バスインタフェース40とで構成されている。 And ng Unit) 50 memory 30 for temporarily storing the data to be exchanged with, and a internal bus interface 40 serving as a transfer path of the data between the host CPU 50.

【0011】メモリ30は、所定の送信データのアドレスがその発生順に並べられている送信キュー31と、所定の受信データのアドレスがその発生順に並べられている受信キュー32とを保持する。 [0011] The memory 30, the address of the predetermined transmission data is held with the transmit queue 31 that are arranged in the order of occurrence, and a reception queue 32 to a predetermined address of the received data are arranged in the order of occurrence.

【0012】チャネルインタフェース制御部20は、送信データのヘッダ組立てや、チャネルC上の転送フォーマットであるフレームを作成する送信シーケンスマネージャ21と、受信したフレームからヘッダを分解し、受信データを取り出す受信シーケンスマネージャ22と、 The channel interface controller 20, and headers assembly of transmitting data, receive sequence capable of decomposing the transmit sequence manager 21 to create a frame which is a transfer format on channel C, and a header from the received frame, to extract received data the manager 22,
フレームをビット列へ変換(符号化)したり、受信したビット列をフレームへ変換(復号化)したり、受信したビット列のエラーチェックを行うフレームマネージャ2 Converting a frame into a bit string frame manager 2 for (encoded) or, or converting the bit string received in the frame (decoding), error checking of the received bit string
3とを有する。 With a 3 and.

【0013】次に、従来のチャネルインタフェースボードCIB0の動作について説明する。 [0013] Next, the operation of the conventional channel interface board CIB0. まず、チャネルインタフェースボードCIB0がデータを送信する場合における動作について説明する。 First, the channel interface board CIB0 will be described operation when sending data.

【0014】チャネルインタフェースボードCIB0がチャネルCにデータを送信する場合、まず、ホストCP [0014] If the channel interface boards CIB0 transmits data to the channel C, the host first CP
U50が、送信キュー31へ送信データをエントリする。 U50 is, entry to transmit data to the transmission queue 31. つまり、ホストCPU50を搭載しているマザーボード上に存在しているメインメモリに送信データを格納し、その送信データの格納アドレスを、その発生順に並べて送信キュー31を構成する。 In other words, stores the transmission data in the main memory that is present on the motherboard is equipped with a host CPU 50, the storage address of the transmission data, constituting the transmission queue 31 are arranged in their order of occurrence. この送信キュー31へのエントリによって、チャネルCへ送信すべき送信データが存在していることを、チャネルインタフェース制御部20が認識する。 The entry to the transmission queue 31, that the transmission data to be transmitted to channel C is present, the channel interface controller 20 recognizes. チャネルインタフェース制御部20 Channel interface controller 20
は、送信キュー31にエントリされた送信データをFI It is the transmission data entry in the transmission queue 31 FI
FO(First In First Out)規律に従う順番で取り出し、送信データをフレームへ変換し、このフレームに変換された送信データをチャネルインタフェース10へ送り出す。 FO (First In First Out) extraction in order to follow the discipline, the transmission data is converted into frames, and sends the converted transmission data to the frame to the channel interface 10.

【0015】チャネルCから受信データを受信する場合、チャネルインタフェース10から受け取ったフレームを、チャネルインタフェース制御部20が受信データに変換し、受信データを受信キュー32へエントリする。 [0015] When receiving the received data from the channel C, and frames received from the channel interface 10, converts the channel interface controller 20 is the reception data, entry received data to the receive queue 32. つまり、受信データをメインメモリに格納し、その受信データの格納アドレスを、チャネルインタフェース制御部20がその発生順に並べて受信キュー32を構成する。 That is, stores the received data in the main memory, the storage address of the received data, the channel interface controller 20 constitute a receive queue 32 are arranged in their order of occurrence. この受信キュー32へのエントリを行った後、チャネルインタフェースボードCIB0が受信データを受信したことを、割込み等の手段によって、ホストCPU After entry into the receive queue 32, that the channel interface board CIB0 receives the received data, by means such as an interrupt, the host CPU
50へ通知する。 To notify to 50. ホストCPU50がチャネルインタフェース制御部20から通知を受けると、ホストCPU5 When the host CPU50 receives the notification from the channel interface controller 20, the host CPU5
0は、受信キュー32にエントリされている受信データを、FIFO規律に従う順番で取り出し、受信データの読み取り処理を行う。 0, the received data are entered in the receive queue 32, is taken out in the order according to the FIFO discipline, reading processing of the received data.

【0016】 [0016]

【発明が解決しようとする課題】従来のチャネルインタフェースボードCIB0において、送受信するデータをFIFO規律に従う順番で処理するので、優先的に処理をしたいコマンドデータであっても、他のコマンドデータと同等に処理され、送信キュー31、受信キュー32 [Problems that the Invention is to Solve In the conventional channel interface boards CIB0, since processes in the order according to data to be transmitted and received in FIFO discipline, even command data to be preferentially processed, equivalent to the other command data is processed, the transmission queue 31, receive queue 32
にエントリされたアドレスの順番(送信キュー31、受信キュー32にキューイングされた順番)に従って、送受信が処理される。 The order of entry address in accordance with (transmission queue 31, queued order to receive queue 32), transmission and reception are processed.

【0017】ところで、ビデオオンデマンドシステム等において、たとえば再生位置のジャンプ、中止等のように、既に発行されたビットストリーム読出し要求をキャンセルするコマンドデータは、ホストCPU50へ速やかに通知すべきである。 [0017] In the video-on-demand systems such as, for example, as a jump, Discontinuation playback position command data to cancel the already issued bitstream read request, should be promptly notified to the host CPU 50.

【0018】ビデオオンデマンドの利用方法の一例として、所望のビデオ番組を探す場合には、次から次へと新規番組の要求と中断とを繰り返したり、所定のビデオ番組における特定のシーンを探し出すために、ジャンプを何度も繰り返すことが想定される。 [0018] As an example of how to use the video on demand, when the search for a desired video program, or repeating the interruption and after another and requests for new programs, to locate a particular scene in a given video program in, it is assumed to repeat the jump many times. このような場合、キャンセル要求をホストCPU50に速やかに通知することができないと、ビデオ番組における無効なビデオデータを転送しては捨て、転送しては捨てるというように、 In such a case, if it is impossible to promptly notify the cancellation request to the host CPU 50, discard the transfer the invalid video data in the video program, and so discarding is transferred,
転送と廃棄とを無意味に繰り返すことになる。 It will be repeated meaningless and the disposal and transfer. また、再生中のビデオ番組の途切れを防止するために、上記セグメントデータの転送要求を先行的に発行する場合を考えると、なおさら、無効データを大量に転送することになる。 Further, in order to prevent the interruption of the video program being reproduced, considering a case of issuing proactively the transfer request of the segment data, still, it will forward the invalid data in large quantities.

【0019】したがって、上記従来例においては、本来の有効な読出し要求に対する対応時間が長くなるという問題があり、サーバの負荷が急増することによってアクセス要求を受付できなくなるという問題がある。 [0019] Thus, in the above conventional example, there is a problem that the response time for the original valid read request becomes longer, there is a problem that the load of the server can no longer accept access requests by surge.

【0020】本発明は、複数のサーバ間を結ぶ高速なチャネルと上記各サーバの内部バスとの間で、データの入出力を高速に行う場合、キャンセル要求が発行されたときに、ビデオデータの無効な転送を防止することができる高速通信インタフェースボードおよびデータの入出力方法を提供することを目的とするものである。 The present invention, between the fast channel and the internal bus of each server connecting the plurality of servers, when inputting and outputting data at high speed, when the cancel request is issued, the video data it is an object to provide a high-speed communication interface board and data process input and output that can prevent invalid transfer.

【0021】 [0021]

【課題を解決するための手段】本発明は、キャンセル要求のような素早い伝達を必要とする優先度の高い優先送信データを送信する場合、その優先送信データを送信キューの先頭へ挿入することによって先に送信し、また、 Means for Solving the Problems The present invention, when transmitting the high priority transmission data priority which requires fast transfer such as cancellation request, by inserting the priority transmission data to the head of the transmission queue previously transmitted, also,
優先受信データを受信した場合には、その優先受信データを受信キューの先頭へ挿入することによって、その優先受信データを優先的に処理するものである。 When receiving the priority receive data by inserting the priority received data to the top of the receive queue, and processes the priority receive data preferentially.

【0022】 [0022]

【発明の実施の形態および実施例】図1は、本発明の一実施例であるチャネルインタフェースボードCIB1を示すブロック図である。 [Embodiment and Examples of the Invention Fig. 1 is a block diagram showing a channel interface board CIB1 according to an embodiment of the present invention.

【0023】チャネルインタフェースボードCIB1 [0023] The channel interface board CIB1
は、複数のサーバ間を結ぶ高速なチャネルCと、上記サーバの内部バスとの間で、データの入出力を高速に行うチャネルインタフェースボードであり、チャネルインタフェース110と、チャネルインタフェース制御部12 Includes a high-speed channel C connecting the plurality of servers, with the internal bus of the server, a channel interface board for inputting and outputting data at high speed, the channel interface 110, the channel interface controller 12
0と、メモリ130と、内部バスインタフェース140 0, a memory 130, an internal bus interface 140
と、メモリ制御部150とを有する。 When, and a memory control unit 150.

【0024】チャネルインタフェース制御部120は、 The channel interface control unit 120,
データの送受信を制御するものであり、送信シーケンスマネージャ121と、受信シーケンスマネージャ122 Is for controlling the transmission and reception of data, the transmission sequence manager 121, receive sequence manager 122
と、フレームマネージャ123とを有する。 When, and a frame manager 123.

【0025】メモリ130は、所定の送信データのアドレスがその発生順に並べられている送信キュー131 The memory 130 sends the address of the predetermined transmission data is arranged in the chronological order queue 131
と、所定の受信データのアドレスがその発生順に並べられている受信キュー132とを蓄積するメモリである。 When a memory for storing a receive queue 132 a predetermined address of the received data are arranged in the order of occurrence.

【0026】メモリ制御部150は、送信キュー131 [0026] The memory control unit 150, the transmission queue 131
において、送信データのアドレスの順番を制御する(送信データのキューイング順番を制御する)とともに、通常送信データよりも優先して送信すべき優先送信データのアドレスの順番を、メモリ130に保持されている他の送信データのアドレスの順番の先頭にセットするものである。 In the transmission for controlling the order of the address of the data with (controls queuing order of the transmission data), the address order of priority transmission data to be transmitted in preference to normal transmission data, stored in the memory 130 it is to set the beginning of another sequence of addresses of the transmission data are.

【0027】また、メモリ制御部150は、受信キュー132において、受信データのアドレスの順番を制御する(受信データのキューイング順番を制御する)とともに、通常受信データよりも優先して受信すべき優先受信データのアドレスの順番を、メモリ130に保持されている他の受信データのアドレスの順番の先頭にセットするものである。 Further, the memory controller 150, the receive queue 132, to control the order of the addresses of the received data (to control the queuing order of the received data), the priority normally to be received in preference to receive data the order of the addresses of the received data is for setting the beginning of the sequence of addresses of other received data stored in the memory 130.

【0028】チャネルインタフェース制御部120は、 The channel interface control unit 120,
送信キュー131におけるアドレスの順番通りに、上記アドレスに対応する送信データを送信するものであり、 In the order of addresses in the transmission queue 131, which transmits transmission data corresponding to the address,
受信キュー132におけるアドレスの順番通りに、上記アドレスに対応する受信データを受信するものである。 In the order of addresses in the receiving queue 132 is configured to receive the reception data corresponding to the address.

【0029】次に、チャネルインタフェースボードCI [0029] Next, the channel interface board CI
B1におけるデータ送受信の動作について説明する。 The operation of the data transmission and reception in B1 will be described.

【0030】図2は、チャネルインタフェースボードC [0030] FIG. 2, channel interface board C
IB1の動作を示すフローチャートである。 Is a flowchart showing the operation of IB1.

【0031】まず、チャネルインタフェースボードCI [0031] First, the channel interface board CI
B1の送信動作について説明する。 B1 transmission operation of the will be described. ホストCPU51が通常送信データを扱うのか優先送信データを扱うのかによってその処理が異なる。 The processing depending on whether the host CPU51 handles priority transmission data or treat normal transmission data are different. ここで、優先送信データは、 Here, priority transmission data,
通常送信データよりも優先して早く処理するデータであり、たとえばビデオ番組の中止、ポーズ、番組中の再生ポイントの変更(ジャンプ)等のコマンドである。 Is the data to be processed faster with priority than the normal transmission data, for example, discontinuation of the video program, pose, is a command, such as a change in the playback point in the program (jump).

【0032】ホストCPU51が通常送信データを扱う場合(S1)、ホストCPUは、メモリ130内の送信キュー131へ送信データをエントリする(S11)。 The host CPU51 may handle normal transmission data (S1), the host CPU, entry transmission data to the transmission queue 131 in the memory 130 (S11).
すなわち、メインメモリに格納された送信データのそれぞれのアドレスを、ホストCPU51が所定の順番で並べて送信キュー131を構成する。 That is, each address of the transmission data stored in the main memory, the host CPU51 constitute the transmission queue 131 are arranged in a predetermined order. この送信キュー13 The transmission queue 13
1へのエントリ数が増加したことによって、チャネルC By the number of entries to 1 is increased, the channel C
へ送信すべき送信データが発生したことを、チャネルインタフェース制御部120が認識する(S12)。 That the transmission data to be transmitted to occur, the channel interface controller 120 recognizes (S12).

【0033】そして、チャネルインタフェース制御部1 [0033] Then, the channel interface control unit 1
20は、送信キュー131にエントリされた送信データをFIFO(First In First Out)規律に従う順番で処理する。 20 processed in the order according to transmission data entry in the transmission queue 131 in FIFO (First In First Out) discipline. つまり、FIFO規律に従う順番で取り出された送信データをフレームへ変換する(復号化する)(S In other words, it converts the transmission data retrieved in the order in accordance with FIFO rules to the frame (decoding) (S
13)。 13). すなわち、所定の長さを1フレームとして、上記送信データのビット列を複数のフレームに分ける。 That is, a predetermined length as one frame, divides the bit string of the transmission data into a plurality of frames. このフレームに変換された送信データをチャネルインタフェース110へ送り出す(S14)。 It sends the converted transmission data to the frame to the channel interface 110 (S14). つまり、送信シーケンスマネージャ121が、送信データにヘッダを組立てて、フレーム化し、フレームマネージャ123が、上記フレームを送信ビット列へ変換し(符号化し)(S1 In other words, the transmission sequence manager 121, assembles the header to the transmission data, framing, frame manager 123, converts the frame to the transmission bit sequence (encoding) (S1
5)、チャネルインタフェース110を経由し、符号化されたビット列がチャネルCへ送り出される(S1 5), via the channel interface 110, encoded bit string is sent to the channel C (S1
6)。 6).

【0034】次に、ホストCPU51が優先送信データを扱う場合(S1)、メモリ制御部150は、ホストC Next, when the host CPU51 handles priority transmission data (S1), the memory controller 150, host C
PUからの指示に従って、メモリ130内の送信キュー131の先頭へ、メインメモリ内の優先送信データのアドレスを挿入する(S21)。 According to an instruction from the PU, to the top of the transmission queue 131 in the memory 130, to insert the address of the priority transmission data in the main memory (S21). この送信キュー131の先頭へ挿入することによって、優先送信データが発生したことを、チャネルインタフェース制御部120へ通知する(S22)。 By inserting into the head of the transmission queue 131, that priority transmission data is generated, it notifies the channel interface control unit 120 (S22). つまり、送信キュー131へのエントリ数が増えたことによって、送信データが新たに発生したことを、チャネルインタフェース制御部120が認識する(S23)。 That is, by the number of entries into the transmit queue 131 is increased, that the transmission data is newly generated, the channel interface controller 120 recognizes (S23). チャネルインタフェース制御部120 Channel interface controller 120
は、送信キュー131にエントリされた送信データを、 The transmission data, which is entered in the transmission queue 131,
FIFO規律に従う順番でフレーム化する(S23)。 Framing in order according to the FIFO discipline (S23).
つまり、送信シーケンスマネージャ121が送信データのヘッダを組立て、その送信データに上記ヘッダを付加することによって、上記送信データがフレームに変わる。 That is, assembling the header of the transmission sequence manager 121 sends data, by adding the header to the transmission data, the transmission data is changed in the frame. そして、フレーム化された送信データをチャネルインタフェース110へ送出し(S24)、フレームマネージャ123がこのフレームを符号化し、送信ビット列に変換し(S25)、チャネルインタフェース110を介して、送信ビット列がチャネルCへ送り出される(S Then, transmits the transmission data framed to the channel interface 110 (S24), the frame manager 123 encodes the frame, converts the transmission bit sequence (S25), through the channel interface 110, the transmission bit sequence is channel C It is sent out to the (S
26)。 26).

【0035】次に、チャネルインタフェースボードCI [0035] Next, the channel interface board CI
B1の受信動作について説明する。 B1 receiving operation will be described. チャネルインタフェースボードCIB1が通常受信データを扱うのか優先受信データを扱うのかによってその処理が異なる。 The processing depending on whether the channel interface boards CIB1 handles priority receive data or treat normal received data is different. ここで、優先受信データは、通常受信データよりも優先して早く処理するデータであり、たとえばビデオ番組の中止、ポーズ、番組中の再生ポイントの変更(ジャンプ) Here, priority receive data is the data to be processed faster with priority than the normal reception data, for example, discontinuation of the video program, pause, change the playback point in the program (jump)
等のコマンドである。 It is a command and the like.

【0036】チャネルインタフェースボードCIB1が通常受信データを受信すると(S2)、チャネルインタフェース制御部120がチャネルインタフェース110 [0036] When the channel interface boards CIB1 receives a normal reception data (S2), the channel interface controller 120 is the channel interface 110
から受け取ったビット列を、フレームマネージャ123 The bit string received from the frame manager 123
がエラーチェックし、フレームへ復号化する(S3 There was an error checking, decoding the frame (S3
1)。 1). 受信シーケンスマネージャ122が、受信したフレームからヘッダを分解し、受信データにし(S3 Receive sequence manager 122 decomposes the header from the received frame, the received data (S3
2)、チャネルインタフェース制御部120は、受信データをメモリ130内の受信キュー132へエントリする(S33)。 2), the channel interface controller 120 entries received data into the receive queue 132 in the memory 130 (S33). つまり、受信データをメインメモリに格納し、そのアドレスを、ホストCPU51が所定の順番で並べて受信キュー132を構成する。 That is, stores the received data in the main memory, the address, the host CPU51 constitutes the receive queue 132 arranged in a predetermined order. その後、この受信キュー132へのエントリ数が増加したことを、割込み等の手段によって、ホストCPU51へ通知し(S3 Then, that number of entries into the receive queue 132 is increased, by means such as an interrupt, and notifies the host CPU 51 (S3
4)、これによって、受信データが新たに発生したことをホストCPU51が認識する。 4), whereby, the host CPU51 that the received data is newly generated recognize. そして、受信キュー1 Then, the reception queue 1
32にエントリされた受信データをFIFO規律に従う順番で、ホストCPU51が処理する(S35)。 32 entries received data was in the order according to the FIFO discipline, host CPU51 processes (S35).

【0037】一方、チャネルインタフェースボードCI [0037] On the other hand, channel interface board CI
B1が優先受信データを受信すると(S2)、チャネルインタフェース制御部120がチャネルインタフェース110から受け取ったビット列を、フレームマネージャ123がエラーチェックし、フレームへ復号化する(S When B1 receives priority receive data (S2), the channel interface controller 120 is a bit string received from the channel interface 110, the frame manager 123 is error checked, decodes the frame (S
41)。 41). 受信シーケンスマネージャ122が、受信したフレームのヘッダを分解し、受信データにする(S4 Receive sequence manager 122 decomposes the header of the received frame, and the reception data (S4
2)。 2). チャネルインタフェース制御部120からの指示に従って、受信データをメインメモリへ格納し、メモリ制御部150が、メモリ130内の受信キュー132の先頭へ、優先受信データのアドレスを挿入する(S4 According to an instruction from the channel interface control unit 120 stores the received data to the main memory, the memory control unit 150, to the top of the receive queue 132 in the memory 130, to insert the address of the priority receive data (S4
3)。 3).

【0038】チャネルインタフェース制御部120は、 The channel interface control unit 120,
メモリ130内の受信キュー132へ受信データをエントリした後に、割込み等の手段によって、上位のホストCPU51へ受信データがあることを通知する(S4 After entry the received data to the receive queue 132 in the memory 130, by means such as an interrupt, and notifies that there is received data to a higher-level host CPU 51 (S4
4)。 4). ホストCPU51は、受信キュー132にエントリされた受信データをFIFO規律に従う順番で処理する(S45)。 Host CPU51 is processed in the order according to the received data entry in the reception queue 132 in FIFO discipline (S45).

【0039】図3は、本発明の他の実施例であるチャネルインタフェースボードCIB2を示すブロック図である。 [0039] FIG. 3 is a block diagram showing a channel interface board CIB2 which is another embodiment of the present invention.

【0040】チャネルインタフェースボードCIB2 The channel interface board CIB2
は、チャネルインタフェースボードCIB1において、 Is, in the channel interface board CIB1,
メモリ130内の送信キュー、受信キュー、チャネルインタフェース制御部120、チャネルインタフェース1 Transmit queue, a receive queue in the memory 130, the channel interface controller 120, channel interface 1
10のそれぞれに、通常データ用と優先データ用とを設けたものであり、通常チャネルインタフェース210 Each of 10, which was provided with for normal data and for priority data, usually the channel interface 210
と、通常チャネルインタフェース制御部220と、通常送信シーケンスマネージャ221と、通常受信シーケンスマネージャ222と、通常フレームマネージャ223 When, a normal channel interface control section 220, a normal transmission sequence manager 221, a normal reception sequence manager 222, typically frame manager 223
と、メモリ230と、通常送信キュー231と、内部バスインタフェース240と、メモリアクセス制御部25 When, a memory 230, a normal transmission queue 231, an internal bus interface 240, memory access control unit 25
0とを有する。 0 and a.

【0041】また、チャネルインタフェースボードCI [0041] In addition, the channel interface board CI
B2は、優先チャネルインタフェース310と、優先チャネルインタフェース制御部320と、優先送信シーケンスマネージャ321と、優先受信シーケンスマネージャ322と、優先フレームマネージャ323と、優先送信キュー331と、通常受信キュー232と、優先受信キュー332とを有する。 B2 is the preferred channel interface 310, a priority channel interface control section 320, a priority transmission sequence manager 321, a priority received sequence manager 322, the priority frame manager 323, a priority transmit queue 331, a normal reception queue 232, the priority and a receive queue 332.

【0042】次に、チャネルインタフェースボードCI [0042] Next, the channel interface board CI
B2の動作について説明する。 B2 description will be given of the operation.

【0043】図4は、チャネルインタフェースボードC [0043] FIG. 4, the channel interface board C
IB2の動作を示すフローチャートである。 Is a flowchart showing the operation of IB2.

【0044】まず、チャネルインタフェースボードCI [0044] First, the channel interface board CI
B2の送信動作について説明する。 B2 transmission operation of the will be described. チャネルインタフェースボードCIB2が扱うデータが、通常送信データである場合(S1)、ホストCPU52からの指示によって、メモリアクセス制御部250が、メモリ230内の通常送信キュー231へ、送信データをエントリする(S111)。 Data channel interface board CIB2 is handled, when a normal transmission data (S1), an instruction from the host CPU 52, the memory access control unit 250, to the normal transmission queue 231 in the memory 230, entry transmission data (S111 ). 通常チャネルインタフェース制御部22 Usually the channel interface controller 22
0は、通常送信キュー231のエントリ数が増えたことによって、新たに送信データが発生したことを認識する(S112)。 0, by the number of entries in the normal transmission queue 231 is increased, recognizes that new transmission data is generated (S112). 通常チャネルインタフェース制御部22 Usually the channel interface controller 22
0では、通常送信キュー231にエントリされた送信データをFIFO規律に従う順番で処理する(S11 In 0, treated with the order in accordance with transmission data entry to the normal transmission queue 231 in FIFO discipline (S11
3)。 3). 送信データは、通常送信シーケンスマネージャ2 Transmission data is normally transmitted sequence manager 2
21がヘッダを組立てて、フレームに変わり(S11 21 is assembled header, changes to the frame (S11
4)、通常フレームマネージャ223が、フレームを送信ビット列へ符号化し(S115)、通常チャネルインタフェース210を介して、チャネルCへ送り出される(S116)。 4), the normal frame manager 223, encodes the frame to transmit the bit string (S115), through a normal channel interface 210, is sent to the channel C (S116).

【0045】次に、チャネルインタフェースボードCI [0045] Next, the channel interface board CI
B2が扱うデータが、優先送信データである場合(S If the data B2 is handled, it is a priority transmission data (S
1)、ホストCPU52からの指示によって、メモリアクセス制御部250は、送信データをメモリ230内の優先送信キュー331へエントリする(S121)。 1), by an instruction from the host CPU 52, the memory access control unit 250, entry transmission data to the priority transmission queue 331 in the memory 230 (S121). 優先チャネルインタフェース制御部320は、優先送信キュー331のエントリが増えたことによって送信データがあることを認識する(S122)。 Priority channel interface control unit 320 recognizes that there is transmission data by entry of the priority transmission queue 331 is increased (S122). 優先チャネルインタフェース制御部320では、優先送信キュー331にエントリされた送信データをFIFO規律に従う順番で処理する(S123)。 In the preferred channel interface control unit 320, and processed in the order according to transmission data entries in the priority transmit queue 331 in FIFO discipline (S123). 送信データは、優先送信シーケンスマネージャ321がヘッダを組立てて、フレームへ変わる(S124)。 Transmission data is preferentially transmitted sequence manager 321 assembles headers, changing the frame (S124). フレームは、フレームマネージャ323にて送信ビット列へと符号化される(S125) Frame is encoded into a transmission bit sequence in the frame manager 323 (S125)
と、優先チャネルインタフェース310を経由してチャネルへ送り出される(S126)。 When is fed into the channel through the priority channel interface 310 (S126). この場合、受信側のチャネルインタフェースボードにおける優先チャネルインタフェース310に向けて、送信ビット列を送り出す。 In this case, toward the preferred channel interface 310 in the channel interface board receiving side sends a transmission bit sequence.

【0046】なお、1つのチャネルインタフェースボードに複数のチャネルインタフェースが設けられ、これらの優先度が互いに異なる。 [0046] Incidentally, a plurality of channel interface to one of the channel interface boards are provided, these different priorities from each other. また、受信側のチャネルインタフェースボードにおける優先チャネルインタフェース310に向けて、送信ビット列を送り出す場合、チャネルインタフェースを示すID(優先度を示すID)を付加して、送出する。 Also, toward the preferred channel interface 310 in the channel interface board receiving side, when sending the transmission bit sequence, adds the ID (ID indicating priority) indicating the channel interface, and sends. さらに、チャネルインタフェースボードCIB2において、優先チャネルインタフェースを複数設ける場合には、増加した優先チャネルインタフェースと同じ数だけ、優先チャネルインタフェース制御部320、優先送信キュー331、優先受信キュー332 Further, in the channel interface board CIB2, when providing a plurality of priority channel interface, the same number as the increased priority channel interface, the priority channel interface control unit 320, priority transmission queue 331, priority receive queue 332
をそれぞれ増設する。 The to expansion, respectively.

【0047】次に、チャネルインタフェースボードCI [0047] Next, the channel interface board CI
B2の受信動作について説明する。 For the reception operation of the B2 will be described. チャネルインタフェースボードCIB2が扱うデータが、通常受信データである場合(S2)、チャネルインタフェースボードCI If the data channel interface board CIB2 handled is usually received data (S2), the channel interface boards CI
B2が、チャネルCから通常データを受信すると、通常チャネルインタフェース210から通常チャネルインタフェース制御部220が受け取ったビット列について、 B2 is, when receiving the normal data from the channel C, and the bit string received normal channel interface control section 220 from the normal channel interface 210,
通常フレームマネージャ223がエラーチェックを行い、このエラーチェックされたビット列をフレーム化する(S131)。 Usually the frame manager 223 performs an error check and framing the error checking bit stream (S131). 通常受信シーケンスマネージャ222 Usually receive sequence manager 222
が、上記受信したビット列のフレームからヘッダを分解し、受信データにする(S132)。 But decomposes the header from the frame of the bit string thus received, to the received data (S132). 通常チャネルインタフェース制御部220は、受信データをメモリ230 Usually the channel interface controller 220, a memory 230 the received data
内の通常受信キュー232へエントリし(S133)、 Usually entry into the receive queue 232 of the inner (S133),
その後、通常チャネルインタフェース制御部220は、 Thereafter, the normal channel interface control unit 220,
受信データがメモリ230に存在していることを、割込み等の手段によって、上位のホストCPU52へ通知し(S134)、エントリされた受信データをFIFOの順番でCPU52が処理する(S135)。 That the received data exists in the memory 230, by means such as an interrupt, and notifies the higher-level host CPU 52 (S134), CPU 52 processes the entries received data in the FIFO order (S135).

【0048】一方、チャネルインタフェースボードCI [0048] On the other hand, channel interface board CI
B2が扱うデータが、優先受信データである場合(S If the data B2 is handled, is a priority receive data (S
2)、優先チャネルインタフェース制御部320は、優先チャネルインタフェース310から受け取ったビット列について、優先フレームマネージャ323がエラーチェックを行い、フレームへと復号化する(S141)。 2), the preferred channel interface control unit 320, the bit string received from the priority channel interface 310, the priority frame manager 323 performs an error check, decoding into frames (S141).
受信したフレームは、優先受信シーケンスマネージャ3 Received frame preferentially receive sequence manager 3
22にてヘッダを分解されて受信データになる(S14 It is decomposed headers at 22 and becomes the received data (S14
2)。 2). 優先チャネルインタフェース制御部320は、受信データのアドレスを、メモリ230内の優先受信キュー332の先頭へ挿入し(S143)、その後に、割込み等の手段によって上位のホストCPU52へ受信データがあることを通知する(S144)。 Priority channel interface controller 320, the address of the received data is inserted into the top of the priority receive queue 332 in the memory 230 (S143), that then, there is received data to a higher-level host CPU52 by means of interruption or the like notification to (S144). メモリアクセス制御部250は、ホストCPU52からの受信処理の依頼を受けたときには、優先受信キュー332にエントリがあるか確認し、エントリが存在する場合には、優先的に優先受信キュー332にエントリされているアドレスに対応する受信データをFIFO規律に従う順番で処理する(S145)。 Memory access control unit 250, upon receiving a request for receiving process from the host CPU52 checks whether there is an entry in the priority receive queue 332, if the entry exists, is an entry in the priority receive queue 332 with priority receiving data corresponding to it are addresses processed in the order according to the FIFO discipline (S145).

【0049】なお、チャネルインタフェースボートCI [0049] The channel interface boat CI
B2において、データの送受信キュー231、232、 In B2, transmission and reception of data queue 231 and 232,
331、332を全て同じメモリ上に設けた例を示したが、優先度毎、または、キュー毎に別のメモリ上に設けるようにしてもよい。 Although the example in which all the 331 and 332 in the same memory on, each priority, or may be provided on another memory for each queue.

【0050】図5は、本発明の他の実施例であるチャネルインタフェースボードCIB3を示すブロック図である。 [0050] Figure 5 is a block diagram showing a channel interface board CIB3 which is another embodiment of the present invention.

【0051】チャネルインタフェースボードCIB3 The channel interface board CIB3
は、チャネルインタフェースボードCIB1において、 Is, in the channel interface board CIB1,
メモリ130内の送信キュー、受信キュー、チャネルインタフェース制御部120のそれぞれに、通常データ用と優先データ用とを設けたものであり、チャネルインタフェース410と、通常チャネルインタフェース制御部420と、通常送信シーケンスマネージャ421と、通常受信シーケンスマネージャ422と、通常フレームマネージャ423と、メモリ430と、通常送信キュー4 Transmit queue, a receive queue in the memory 130, each of the channel interface control section 120, which was provided with for normal data and for priority data, the channel interface 410, the normal channel interface control section 420, the normal transmission sequence a manager 421, a normal reception sequence manager 422, a normal frame manager 423, a memory 430, normal transmission queue 4
31と、通常受信キュー432と、メモリアクセス制御部450と、内部バスインタフェース440とを有する。 A 31, a normal reception queue 432, the memory access control unit 450, and an internal bus interface 440.

【0052】また、チャネルインタフェースボードCI [0052] In addition, the channel interface board CI
B3は、優先チャネルインタフェース制御部520と、 B3 is the preferred channel interface controller 520,
優先送信シーケンスマネージャ521と、優先受信シーケンスマネージャ522と、優先フレームマネージャ5 A priority transmission sequence manager 521, a priority received sequence manager 522, the priority frame manager 5
23と、優先送信キュー531と、優先受信キュー53 23, a priority transmission queue 531, priority receive queue 53
2とを有する。 And a 2.

【0053】図6は、チャネルインタフェースボードC [0053] FIG. 6, the channel interface board C
IB3の動作を示すフローチャートである。 Is a flowchart showing the operation of IB3.

【0054】まず、チャネルインタフェースボードCI [0054] First, the channel interface board CI
B3の送信動作について説明する。 B3 transmission operation of the will be described. チャネルインタフェースボードCIB3が扱うデータが、通常送信データである場合(S1)、ホストCPU53からの指示によって、メモリアクセス制御部450は、通常送信データをメモリ430内の通常送信キュー431へエントリする(S211)。 Data channel interface board CIB3 is handled, when a normal transmission data (S1), an instruction from the host CPU 53, the memory access control unit 450, entries normally transmit data to the normal transmission queue 431 in the memory 430 (S211 ). 通常チャネルインタフェース制御部42 Usually the channel interface controller 42
0は、通常送信キュー431のエントリ数が増えたことによって新たな送信データが発生したことを認識する(S212)。 0 recognizes that new transmission data is generated by the number of entries in the normal transmission queue 431 is increased (S212). 通常チャネルインタフェース制御部42 Usually the channel interface controller 42
0は、通常送信キュー431にエントリされている送信データをFIFO規律に従う順番で処理する(S21 0 is processed in the order according the transmission data that has been entered in the normal transmission queue 431 in FIFO discipline (S21
3)。 3). 通常送信データは、通常送信シーケンスマネージャ421がヘッダを組立てて、フレームへ変わる(S2 The normal transmission data, the normal transmission sequence manager 421 is assembled header varies the frame (S2
14)。 14). フレームは、通常フレームマネージャ423にて送信ビット列へと符号化され(S215)、チャネルインタフェース410を経由してチャネルCへ送り出される(S216)。 Frame is encoded into a transmission bit sequence in the normal frame manager 423 (S215), it is sent to the channel C via the channel interface 410 (S216).

【0055】次に、チャネルインタフェースボードCI [0055] Next, the channel interface board CI
B3が扱うデータが、優先送信データである場合(S If the data B3 is handled, it is a priority transmission data (S
1)、ホストCPU53からの指示によって、メモリアクセス制御部450は、送信データをメモリ430内の優先送信キュー531の先頭へエントリする(S22 1), by an instruction from the host CPU 53, the memory access control unit 450, entry transmission data to the top of the priority transmission queue 531 in the memory 430 (S22
1)。 1). 優先チャネルインタフェース制御部520は、優先送信キュー531のエントリが増えたことによって送信データがあることを認識する(S222)。 Priority channel interface control unit 520 recognizes that there is transmission data by entry of the priority transmission queue 531 is increased (S222). 優先チャネルインタフェース制御部520では、優先送信キュー531にエントリされている送信データをFIFO規律に従う順番で処理する(S223)。 In the preferred channel interface control unit 520, and processed in the order according to the transmission data that is an entry in the priority transmit queue 531 in FIFO discipline (S223). 優先送信シーケンスマネージャ521が、優先送信データのヘッダを組立てて、フレームへ変える(S224)。 Priority transmission sequence manager 521 assembles the header of priority transmission data, changing the frame (S224). フレームマネージャ523が、そのフレームを送信ビット列へ符号化し(S225)、チャネルインタフェース410を経由してチャネルへ送り出される(S226)。 Frame manager 523, and encodes the frames to the transmission bit sequence (S225), is sent to the channel through the channel interface 410 (S226).

【0056】次に、チャネルインタフェースボードCI [0056] Next, the channel interface board CI
B3の受信動作について説明する。 For the reception operation of the B3 will be explained. ここで、たとえば、 Here, for example,
チャネルインタフェース410において、受信データが通常であるのか優先であるのかを判断し、その優先度に応じたチャネルインタフェース制御部を選択し、この選択されたチャネルインタフェース制御部を介して、受信データを渡す方法が考えられる。 In the channel interface 410, determines whether the received data is preferentially whether a normal, select the channel interface controller in accordance with the priority, via the selected channel interface controller, and passes the received data methods are conceivable. しかし、上記実施例では、チャネルインタフェース410が、受信したデータを、その優先度とは無関係に、チャネルインタフェースボードCIB3上の全てのチャネルインタフェース制御部へ渡すようにしている。 However, in the above embodiment, the channel interface 410, the received data, regardless of its priority, and to pass to all of the channel interface control unit on the channel interface board CIB3.

【0057】受信データを受信すると、通常チャネルインタフェース制御部420は、チャネルインタフェース410から受け取ったビット列について、自分宛(通常チャネルインタフェース制御部420宛)のデータである(通常受信データである)ことを確認し(S2)、通常フレームマネージャ423がエラーチェックを行い、 [0057] When it receives data, typically the channel interface controller 420, the bit string received from the channel interface 410, that the data is addressed to (addressed normal channel interface control section 420) (which is usually received data) confirmed (S2), usually frame manager 423 performs error checking,
フレームへ復号化する(S231)。 Decoding the frame (S231). もし、チャネルインタフェース410から受け取ったビット列が自分宛でない場合には、優先チャネルインタフェース制御部52 If, when the bit string received from the channel interface 410 is not addressed to itself, the preferred channel interface controller 52
0が、受け取ったビット列を、自分宛ではないことを確認して破棄する(S3)。 0, the bit string received, make sure that it is not addressed to their discard (S3). 受信したフレームを、通常受信シーケンスマネージャ422がヘッダを分解し、受信データにする(S232)。 The received frame, is normal reception sequence manager 422 decomposes the header to the received data (S232). 通常チャネルインタフェース制御部420は、受信データをメモリ430内の通常受信キュー432へエントリし(S233)、その後に、割込み等の手段によって上位のホストCPU53 Typically channel interface control unit 420, and the entry received data to the normal reception queue 432 in the memory 430 (S233), after which upper host by means of an interrupt such as CPU53
へ、受信データがあることを通知する(S234)。 To, notifying that there is received data (S234). メモリアクセス制御部450は、ホストCPU53から受信処理の依頼を受けた時には、優先受信キュー532にエントリがないことを確認し、通常受信キュー432にキューイングされた受信データをFIFO規律に従う順番で処理する(S235)。 Memory access control unit 450, upon receiving a request receiving process from the host CPU53 confirms that there are no entries in the priority receive queue 532, the order in the process according to the received data queued in the normal reception queue 432 in FIFO discipline to (S235).

【0058】一方、受信データを受信すると、優先チャネルインタフェース制御部520は、チャネルインタフェース410から受け取ったビット列について、自分宛(優先チャネルインタフェース制御部520宛)のデータである(優先受信データである)ことを確認し(S Meanwhile, when receiving the reception data, the priority channel interface control unit 520, the bit string received from the channel interface 410, the data addressed to itself (priority channel interface control section 520 destined) (a priority receive data) Make sure the (S
4)、優先フームマネージャ523がエラーチェックを行い、フレームへ復号化する(S241)。 4) Priority Hmm manager 523 performs the error check, decodes the frame (S241). もし、チャネルインタフェース410から受け取ったビット列が自分宛ではない場合、通常チャネルインタフェース制御部420は、受け取ったビット列を、自分宛ではないことを確認して、破棄する(S5)。 If the channel interface 410 bit string received from is not addressed to itself, typically the channel interface controller 420, a bit string received, to confirm that it is not addressed to his own discard (S5). 優先受信シーケンスマネージャ522が、受信したフレームからヘッダが分解されて受信データになる(S242)。 Priority receive sequence manager 522, a header from the received frame is decomposed by the received data (S242). 優先チャネルインタフェース制御部520は、受信データをメモリ43 Priority channel interface control unit 520, a reception data memory 43
0内の優先受信キュー532の先頭にエントリし(S2 And entry to the top of the priority receive queue 532 in the 0 (S2
43)、その後に、割込み等の手段によって上位のホストCPU53へ受信データがあることを通知する(S2 43), then, notifying that there is received data to a higher-level host CPU53 by means of interruption or the like (S2
44)。 44). メモリアクセス制御部450は、ホストCPU Memory access control unit 450, the host CPU
53からの受信処理の依頼を受けたときに、優先受信キュー532にエントリがあるか確認し、エントリが存在する場合には、優先的に優先受信キュー532にキューイングされた受信データをFIFO規律に従う順番で処理する(S245)。 When receiving the request for reception processing from 53, to see if there is an entry in the priority receive queue 532, if the entry exists, FIFO discipline received data queued preferentially to priority receive queue 532 processing in the order according to (S245).

【0059】上記実施例によれば、キャンセル要求のような素早い伝達を必要とする優先度の高い優先データを送信する場合、上記優先データを送信キューの先頭へ挿入したり、または、優先送信キューへエントリすることによって、それ以前にエントリされていた通常送信データの処理が完了するのを待たずに、上記優先送信データを処理することができる。 [0059] According to the above embodiment, the case of transmitting a high priority data priority which requires fast transfer, such as cancel request, or insert the priority data to the top of the transmission queue, or priority transmit queue by entry into it without waiting for the normal processing of the transmission data that has been entered to complete the previously may process the priority transmission data. また、上記実施例においては、優先受信データを受信した場合、優先受信データを受信キューの先頭へ挿入したり、または、優先チャネルインタフェースを経由して、優先チャネルインタフェース制御部によって、優先受信キューへエントリすることによって、それ以前にエントリしていた通常受信データの処理が完了するのを待たずに、優先受信データを処理することができる。 Further, in the above embodiment, when receiving the priority receive data, insert priority receive data to the top of the receive queue, or via a preferred channel interface, the preferred channel interface controller, the priority receive queue by entry, it without waiting for the normal processing of the received data which has been entry to complete before it is possible to process the priority receive data. したがって、上記実施例においては、既に発行されたビデオデータの読取り要求等が無効になった場合、その読み取り要求等がエントリされていれば、その読取り処理等が実行される前に、その読み取り動作等を中止することができるので、無効なデータの読取り処理等による負荷を削減することができる。 Accordingly, in the above embodiment, when already disabled read request or the like issued video data, if it be the read request or the like is entered, before the reading process or the like is performed, the read operation since the like can be canceled, it is possible to reduce the load by the reading processing of invalid data.

【0060】なお、上記実施例において、データの送受信キューを全て同じメモリ上に設けられているが、優先度毎に、または、キュー毎に、上記メモリとは別のメモリ上に、データの送受信キューを設けるようにしてもよい。 [0060] In the above embodiment, all of the send and receive queues of data, but are provided on the same memory on, for each priority, or, for each queue, on a separate memory and the memory, transmission and reception of data it may be provided with a queue.

【0061】上記実施例において、チャネルCの代りに、ネットワーク等の他の通信路を使用してもよい。 [0061] In the above embodiment, instead of the channel C, may use other communication channel such as a network. また、上記実施例において、チャネルインタフェースの代りに、ネットワークインタフェース等の他の通信インタフェースを使用してもよい。 In the above embodiment, instead of the channel interface may use other communication interfaces such as a network interface.

【0062】 [0062]

【発明の効果】本発明によれば、複数のサーバ間を結ぶ高速通信路と、上記サーバの内部バスとの間で、データの入出力を高速に行う場合、キャンセル要求が発行されると、これを優先的に処理することによって、ビデオデータの無効な転送を防止することができるという効果を奏する。 According to the present invention, a high-speed communication path connecting the plurality of servers, with the internal bus of the server, if the inputting and outputting data at high speed, the cancel request is issued, by treating them preferentially, an effect that it is possible to prevent invalid transfer of video data.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の一実施例であるチャネルインタフェースボードCIB1を示すブロック図である。 1 is a block diagram showing a channel interface board CIB1 according to an embodiment of the present invention.

【図2】チャネルインタフェースボードCIB1の動作のフローチャートである。 2 is a flow chart of the operation of the channel interface boards CIB1.

【図3】本発明の他の実施例であるチャネルインタフェースボードCIB2を示すブロック図である。 It is a block diagram showing a channel interface board CIB2 which is another embodiment of the present invention; FIG.

【図4】チャネルインタフェースボードCIB2の動作のフローチャートである。 4 is a flow chart of the operation of the channel interface boards CIB2.

【図5】本発明の他の実施例であるチャネルインタフェースボードCIB3を示すブロック図である。 It is a block diagram showing a channel interface board CIB3 which is another embodiment of the present invention; FIG.

【図6】チャネルインタフェースボードCIB3の動作のフローチャートである。 6 is a flow chart of the operation of the channel interface boards CIB3.

【図7】従来のビデオオンデマンドシステムVODS1 [7] conventional video-on-demand system VODS1
を示すブロック図である。 Is a block diagram showing the.

【図8】従来のチャネルインタフェースボードCIB0 [8] conventional channel interface board CIB0
を示すブロック図である。 Is a block diagram showing the.

【符号の説明】 DESCRIPTION OF SYMBOLS

CIB1〜CIB3…チャネルインタフェースボード、 110、410…チャネルインタフェース、 210…通常チャネルインタフェース、 310…優先チャネルインタフェース、 120…チャネルインタフェース制御部、 220、420…通常チャネルインタフェース制御部、 320、520…優先チャネルインタフェース制御部、 130、230、430…メモリ、 150、250、450…メモリ制御部。 CIB1~CIB3 ... channel interface boards, 110, 410 ... channel interface, 210 ... Usually channel interface, 310 ... priority channel interface, 120 ... channel interface control unit, 220, 420 ... normal channel interface control unit, 320,520 ... priority channel interface control unit, 130,230,430 ... memory, 150,250,450 ... the memory control unit.

Claims (7)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 複数のサーバ間を結ぶ高速通信路と、上記サーバの内部バスとの間で、データの入出力を高速に行う通信インタフェースボードにおいて、 データの送受信を制御する通信インタフェース制御部と;所定の送信データのアドレスがその発生順に並べられている送信キューと、所定の受信データのアドレスがその発生順に並べられている受信キューとを蓄積するメモリと;上記送信キューにおいて、送信データのアドレスの順番を制御するとともに、通常送信データよりも優先して送信すべき優先送信データのアドレスの順番を、 And 1. A high-speed communication path connecting the plurality of servers, with the internal bus of the server, the communication interface board for inputting and outputting data at high speed, and a communication interface control unit that controls transmission and reception of data ; a transmission queue predetermined address of the transmission data are arranged in the chronological order, a predetermined address in the received data memory and for storing a reception queue are arranged in their order of occurrence; in the transmission queue, the transmission data controls the order of addresses, the order of the addresses of the priority transmission data to be transmitted in preference to normal transmission data,
    上記送信キューの先頭にセットするメモリ制御部と;を有し、 上記送信キューにおけるアドレスの順番通りに、上記アドレスに対応する上記送信データを、上記通信インタフェース制御部が送信することを特徴とする高速通信インタフェースボード。 A memory control unit to be set in the head of the transmission queue; has, in the order of addresses in the transmission queue, the transmission data corresponding to the address, the communication interface control unit and transmitting high-speed communication interface board.
  2. 【請求項2】 複数のサーバ間を結ぶ高速通信路と、上記サーバの内部バスとの間で、データの入出力を高速に行う通信インタフェースボードにおいて、 データの送受信を制御する通信インタフェース制御部と;所定の送信データのアドレスがその発生順に並べられている送信キューと、所定の受信データのアドレスがその発生順に並べられている受信キューとを蓄積するメモリと;上記受信キューにおいて、受信データのアドレスの順番を制御するとともに、通常受信データよりも優先して受信すべき優先受信データのアドレスの順番を、 2. A high-speed communication path connecting the plurality of servers, with the internal bus of the server, the communication interface board for inputting and outputting data at high speed, and a communication interface control unit that controls transmission and reception of data ; a transmission queue predetermined address of the transmission data are arranged in the chronological order, a predetermined address in the received data memory and for storing a reception queue are arranged in their order of occurrence; in the receive queue, the received data controls the order of addresses, the order of the addresses of the priority receive data to be received in preference to the normal received data,
    上記受信キューの先頭にセットするメモリ制御部と;を有し、 上記受信キューにおけるアドレスの順番通りに、上記アドレスに対応する受信データを処理することを特徴とする高速通信インタフェースボード。 A memory control unit that sets the beginning of the receive queue; has, in the order of addresses in the receive queue, high-speed communication interface board, which comprises processing the received data corresponding to the address.
  3. 【請求項3】 複数のサーバ間を結ぶ高速通信路と、上記サーバの内部バスとの間で、データの入出力を高速に行う通信インタフェースボードにおいて、 データの送受信を制御する通信インタフェース制御部が設けられ、上記通信インタフェース制御部は、送信データの優先度に応じて、上記送信データの送り先である通信インタフェースを変更することを特徴とする高速通信インタフェースボード。 3. A high-speed communication path connecting the plurality of servers, with the internal bus of the server, the communication interface board for inputting and outputting data at high speed, the communication interface control unit for controlling the transmission and reception of data provided, the communication interface control unit in accordance with the priority of transmission data, high-speed communication interface board and changes the communication interface is a destination of the transmission data.
  4. 【請求項4】 複数のサーバ間を結ぶ高速通信路と、上記サーバの内部バスとの間で、データの入出力を高速に行う通信インタフェースボードにおいて、 通常データの送受信を制御する通常通信インタフェース制御部と;上記通常データよりも優先して処理する優先データのためのn個(nは1以上の整数)の優先通信インタフェース制御部と;通常送信データのアドレスがその発生順に並べられている通常送信キューと、通常受信データのアドレスがその発生順に並べられている通常受信キューと、上記通常送信データよりも優先して送信すべき優先送信データのアドレスがその発生順に並べられているn個の優先送信キューとを蓄積するメモリと;上記優先送信データのアドレスを並べるべき優先送信キューを、上記優先送信データの優 4. A high-speed communication path connecting the plurality of servers, with the internal bus of the server, the communication interface board for inputting and outputting data at high speed, usually normal communication interface control for controlling the transmission and reception of data parts and; usually normal address of the transmission data are arranged in the order of occurrence; n (n is an integer of 1 or more) priority communication interface control unit and for the priority data to be processed with priority over the normal data a transmit queue, and usually receive queue address of the normal reception data are arranged in the chronological order, the n address the priority transmission data to be transmitted in preference to the normal transmission data are arranged in the order of occurrence memory and for storing a priority transmit queue; priority transmit queue should arrange the addresses of the priority transmission data, the priority transmission data Yu 度に応じて、上記n個の優先送信キューの中から選択するメモリアクセス制御部と;を有し、 上記n個の優先送信キューの中からその優先度の高い順番通りに指定し、この指定された上記優先送信キューに並べられているアドレスに対応する上記優先送信データを、上記優先通信インタフェース制御部が送信することを特徴とする高速通信インタフェースボード。 Depending on the time, the memory access controller for selecting from among the n number of priority transmit queue; has, specified in descending order as of that priority from among the n number of priority transmission queue, the designation high-speed communication interface board has been the priority transmission data corresponding to the address that is arranged in the priority transmit queue, the priority communication interface control unit and transmitting.
  5. 【請求項5】 複数のサーバ間を結ぶ高速通信路と、上記サーバの内部バスとの間で、データの入出力を高速に行う通信インタフェースボードにおいて、 通常データの送受信を制御する通常通信インタフェース制御部と;上記通常データよりも優先して処理する優先データのためのn個(nは1以上の整数)の優先通信インタフェース制御部と;通常送信データのアドレスがその発生順に並べられている通常送信キューと、通常受信データのアドレスがその発生順に並べられている通常受信キューと、上記通常受信データよりも優先して処理すべき優先受信データのアドレスがその発生順に並べられているn個の優先受信キューとを蓄積するメモリと;上記優先受信データのアドレスを並べるべき優先受信キューを、上記優先受信データの優 5. A high-speed communication path connecting the plurality of servers, with the internal bus of the server, the communication interface board for inputting and outputting data at high speed, usually normal communication interface control for controlling the transmission and reception of data parts and; usually normal address of the transmission data are arranged in the order of occurrence; n (n is an integer of 1 or more) priority communication interface control unit and for the priority data to be processed with priority over the normal data a transmit queue, and usually normal reception queue address of the received data are arranged in the chronological order, the n address the priority receive data to be processed in preference to the normal received data are arranged in the order of occurrence memory and for storing a priority receive queue; the priority receive priority receive queue to align the address data, the priority receive data Yu 度に応じて、上記n個の優先受信キューの中から選択するメモリアクセス制御部と;を有し、 上記n個の優先受信キューの中からその優先度の高い順番通りに指定し、この指定された上記優先受信キューに並べられているアドレスに対応する上記優先受信データを処理することを特徴とする高速通信インタフェースボード。 Depending on the time, the memory access controller for selecting from among the n number of priority receive queue; has, specified in descending order as of that priority from among the n number of priority receive queue, the designation high-speed communication interface board, which comprises processing the priority receive data corresponding to the address that is arranged in the priority receive queue.
  6. 【請求項6】 複数のサーバ間を結ぶ高速通信路と、上記サーバの内部バスとの間で、データの入出力を高速に行うデータの入出力方法において、 上記チャネルに送信すべき通常送信データに対応するアドレスをその発生順に並べる送信キューへの通常エントリ段階と;上記通常送信データよりも優先して送信すべき優先送信データのアドレスの順番を、所定のメモリに保持されている他の送信データのアドレスの順番である送信キューの先頭にセットする送信キューへの優先エントリ段階と;上記送信キューにおけるアドレスの順番通りに、上記アドレスに対応する上記送信データを、上記チャネルへ送信する送信段階と;を有することを特徴とするデータの入出力方法。 6. A plurality of high-speed communication path connecting the server, between the internal bus of the server, in the process of input and output data for inputting and outputting data at high speed, normal transmission data to be transmitted to the channel a normal entry stage of the transmission queue arranging the corresponding address to the generation order; the normal order of the address of the priority transmission data to be transmitted in preference to transmitting data, other transmission held in a predetermined memory priority entry stage of the transmission queue to be set at the head of the transmission queue is a sequence of address data and; in the order of addresses in the transmission queue, the transmission data corresponding to the address, transmitting step of transmitting to said channel When a process wherein input and output data, characterized in that it comprises a.
  7. 【請求項7】 複数のサーバ間を結ぶ高速通信路と、上記サーバの内部バスとの間で、データの入出力を高速に行うデータの入出力方法において、 上記チャネルから受信すべき通常受信データに対応するアドレスをその発生順に並べる受信キューへの通常エントリ段階と;上記通常受信データよりも優先して受信すべき優先受信データのアドレスの順番を、所定の受信キューの先頭にセットする受信キューへの優先エントリ段階と;上記受信キューにおけるアドレスの順番通りに、 7. A high-speed communication path connecting the plurality of servers, with the internal bus of the server, in the process of input and output data for inputting and outputting data at high speed, usually the received data to be received from the channel Usually the entry step and the corresponding address to the receiving queue arranged in the generation order; the order of the normal address priority receive data to be received in preference to the received data, and sets the beginning of a given receive queue receive queue in the order of addresses in the receive queue; priority entry stage and to
    上記アドレスに対応する上記受信データを処理させる受信データ処理制御段階と;を有することを特徴とするデータの入出力方法。 The method of input and output data, characterized in that it comprises a; and a reception data processing control step to process the received data corresponding to the address.
JP10809297A 1997-04-10 1997-04-10 Fast communication interface board and data input and output method Pending JPH10289181A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10809297A JPH10289181A (en) 1997-04-10 1997-04-10 Fast communication interface board and data input and output method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10809297A JPH10289181A (en) 1997-04-10 1997-04-10 Fast communication interface board and data input and output method

Publications (1)

Publication Number Publication Date
JPH10289181A true true JPH10289181A (en) 1998-10-27

Family

ID=14475677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10809297A Pending JPH10289181A (en) 1997-04-10 1997-04-10 Fast communication interface board and data input and output method

Country Status (1)

Country Link
JP (1) JPH10289181A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010533400A (en) * 2007-07-13 2010-10-21 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation Strengthening of end-to-end network qos
JP2011009981A (en) * 2009-06-25 2011-01-13 Yokogawa Electric Corp Communication controller and communication control method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010533400A (en) * 2007-07-13 2010-10-21 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation Strengthening of end-to-end network qos
US8855128B2 (en) 2007-07-13 2014-10-07 International Business Machines Corporation Enhancement of end-to-end network QoS
JP2011009981A (en) * 2009-06-25 2011-01-13 Yokogawa Electric Corp Communication controller and communication control method

Similar Documents

Publication Publication Date Title
US6101547A (en) Inexpensive, scalable and open-architecture media server
US5793978A (en) System for routing packets by separating packets in to broadcast packets and non-broadcast packets and allocating a selected communication bandwidth to the broadcast packets
US5136582A (en) Memory management system and method for network controller
US6473808B1 (en) High performance communication controller for processing high speed data streams wherein execution of a task can be skipped if it involves fetching information from external memory bank
US20040210584A1 (en) Method and apparatus for increasing file server performance by offloading data path processing
US5619647A (en) System for multiplexing prioritized virtual channels onto physical channels where higher priority virtual will pre-empt a lower priority virtual or a lower priority will wait
Steenkiste A systematic approach to host interface design for high-speed networks
US20060056435A1 (en) Method of offloading iSCSI TCP/IP processing from a host processing unit, and related iSCSI TCP/IP offload engine
US5752078A (en) System for minimizing latency data reception and handling data packet error if detected while transferring data packet from adapter memory to host memory
US20040213243A1 (en) Transmission components for processing VLAN tag and priority packets supported by using single chip&#39;s buffer structure
US6775693B1 (en) Network DMA method
US5924112A (en) Bridge device
US6005860A (en) Using a routing architecture to route information between an orignation module and a destination module in an information retrieval system
US5659718A (en) Synchronous bus and bus interface device
US5396490A (en) Packet reassembly method and apparatus
US20080155051A1 (en) Direct file transfer system and method for a computer network
US5388217A (en) Distributing system for multi-processor input and output using channel adapters
US6615282B1 (en) Adaptive messaging
US6636909B1 (en) Adaptive throttling for fiber channel disks
US5613070A (en) System for providing improved communication to data and computer communications network using parallel and serial communication buses and master and local routers
US20030051101A1 (en) Cache for large-object real-time latency elimination
US7143250B1 (en) Methods and systems for improving mirror performance via optimized multi-channel utilization
US6601150B1 (en) Memory management technique for maintaining packet order in a packet processing system
US20060075165A1 (en) Method and system for processing out of order frames
US6678066B1 (en) Print control method and system, and a recording medium

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees