JPH10283342A - Wavelet transformation device - Google Patents

Wavelet transformation device

Info

Publication number
JPH10283342A
JPH10283342A JP8362897A JP8362897A JPH10283342A JP H10283342 A JPH10283342 A JP H10283342A JP 8362897 A JP8362897 A JP 8362897A JP 8362897 A JP8362897 A JP 8362897A JP H10283342 A JPH10283342 A JP H10283342A
Authority
JP
Japan
Prior art keywords
data
wavelet transform
horizontal
vertical
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8362897A
Other languages
Japanese (ja)
Inventor
Yasuharu Ozaki
康晴 尾▲崎▼
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd, 松下電器産業株式会社 filed Critical Matsushita Electric Ind Co Ltd
Priority to JP8362897A priority Critical patent/JPH10283342A/en
Publication of JPH10283342A publication Critical patent/JPH10283342A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a device in which fast wavelet transformation can be attained.
SOLUTION: A horizontal and vertical array transforming part 104 constituted of plural fast-in fast-out(FIFO) memories having the same length as the number of data for one line in a horizontal direction and the same number as the filters of vertical wavelet transformation processing parts 106 and 107 is provided between a horizontal wavelet transformation processing part 103 and vertical wavelet transformation processing parts 106 and 107. Thus, data outputted from the output tap of each FIFO memory are transmitted to the digital filters of the vertical wavelet transformation processing parts 106 and 107 so that the data arranged in the horizontal direction can be transformed into the array in the vertical direction, and vertical wavelet transformation can be attained. Therefore, the data wavelet transformed in the horizontal direction can be wavelet transformed without being stored in an outside memory once.
COPYRIGHT: (C)1998,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、画像圧縮伸長技術、特にウェーブレット変換の際に使用するウェーブレット変換装置に関するものである。 The present invention relates to is an image compression and decompression technology, and more particularly to a wavelet transform unit to be used when the wavelet transform things.

【0002】 [0002]

【従来の技術】画像や音声データを圧縮符号化する方式として、最近注目されているのがウェーブレット変換であり、ウェーブレット変換には2分割のサブバンドフィルターを用い、水平方向と垂直方向にそれぞれ2分割して得られた4つのサブバンドデータのうち水平・垂直ともに低周波成分を持つサブバンドデータを再帰的に周波数分解する方法である。 2. Description of the Related Art As a method for compressing and encoding the video and audio data, a wavelet transform that has been recently noted, using a subband filter divided into two in the wavelet transform, respectively in the horizontal and vertical directions 2 the sub-band data having a low frequency component in both horizontal and vertical of the four sub-band data obtained by dividing a recursive frequency decomposing.

【0003】以下に従来のウェーブレット変換について説明する。 [0003] described conventional wavelet transform below. 図11は、従来のウェーブレット変換における2次元フィルタバンクの構造図、図12は同ウェーブレット変換装置のブロック図、図13は同ウェーブレット空間図である。 Figure 11 is a structural diagram of a two-dimensional filter bank in the conventional wavelet transform, Figure 12 is a block diagram of the wavelet transform unit, 13 is the same wavelet space diagram.

【0004】図11において、入力された画像データ2 [0004] In FIG. 11, the image data 2 inputted
01は、まず水平方向のローパスフィルター202とハイパスフィルター203に入力され、帯域を2分割され、2分の1ダウンサンプラー204、205によってデータ数が2分の1に間引かれる。 01 is first input to the horizontal low-pass filter 202 and high pass filter 203, is divided into two bands, the number of data by one down-sampler 204 and 205 of the 2 minutes are thinned to one half. これらの周波数分割されたデータをそれぞれ垂直方向のローパスフィルター206、208、ハイパスフィルター207、209に入力し、それぞれ2分の1ダウンサンプラー210〜2 These frequencies divided respective vertical low-pass filter data 206, and input to the high pass filter 207, 209, 1 down sampler each 2 minutes 210-2
13を通すことによって、結果的には元の入力画像データを水平方向および垂直方向に4分割されたデータ21 By passing 13, resulting in the data were divided into four original input image data in the horizontal and vertical directions 21
4〜217となり、これが1段階のウェーブレット変換を行った出力となる。 4-217, and becomes an output which has performed wavelet transform of one step. 水平方向および垂直方向のローパスフィルターを通したデータ214(LL)は元の画像データを4分の1に縮小した画像データとなり、2段階目のウェーブレット変換はこのデータ214(LL)について行われる。 Data 214 through the horizontal and vertical low-pass filter (LL) becomes image data obtained by reducing to 1/4 the original image data, the wavelet transform of the second stage is performed for this data 214 (LL).

【0005】図12は便宜上、3段階のウェーブレット変換を行なう場合の例を示す。 [0005] Figure 12 for convenience, an example of a case of performing wavelet transformation of the three stages. 図12のように水平方向および垂直方向に周波数分割を繰り返すことにより、図13のような帯域分割になる。 By repeating the frequency division in the horizontal direction and the vertical direction as shown in FIG. 12, the band division as shown in FIG. 13.

【0006】ウェーブレット逆変換については、図13 [0006] The wavelet inverse transform 13
中のL2の4つの領域のデータからL1のデータへと変換することにより低周波成分に高周波成分を重畳し、さらにL1の4つの領域のデータからL0のデータへと変換するという具合に段階的に解像度を向上させる。 Superimposing a high frequency component to low frequency component by converting the data of the four regions of L2 in to L1 data further stepwise so on to convert the data of the four regions of the L1 to L0 data improve the resolution. 実際にはL2の4つの領域のデータを垂直方向逆ウェーブレット変換フィルターに入力し、その後、水平方向逆ウェーブレット変換フィルターに入力し、それぞれの出力データの和をとることによりL1のDC成分画像データを複号化することができる。 Actually enter the data of the four regions of L2 in the vertical inverse wavelet transform filter, then input to the horizontal inverse wavelet transform filter, the DC component image data of L1 by taking the sum of the output data it can be decrypted. 以下、同様な処理を行うことにより、元の画像データを複号することができる。 Hereinafter, by performing processing similar to the original image data can be decoding.

【0007】 [0007]

【発明が解決しようとする課題】しかしながら、前記のような従来の方法では水平方向にウェーブレット変換されたデータを垂直方向に並べ替えるためにそれらのデータを一度、外部メモリーに蓄え、水平方向ウェーブレット変換が終了した後に、外部メモリーから垂直方向に並んでいるデータを読み込んで、それらのデータを垂直方向ウェーブレット変換フィルターに入力して変換するため、水平方向および垂直方向にウェーブレット変換するのに外部メモリーとのリードライトという作業が入るので、ウェーブレット変換に時間を要し、動画像等を扱う場合には1秒間のフレーム数が少なくなってしまう。 However [0007], in the conventional methods, such as once those data to sort is the wavelet transform in the horizontal direction data in the vertical direction, stored in the external memory, the horizontal wavelet transform after There ended, it reads the data in a row from the external memory vertically, for converting to enter those data vertically wavelet transform filter, and an external memory to the wavelet transform in the horizontal and vertical directions because work of the read light enters, it takes time wavelet transform, the number of frames per second becomes less when dealing with moving images or the like.

【0008】本発明は以上の問題点に鑑み、ウェーブレット変換において、水平方向ウェーブレットフィルターの後段に垂直方向ウェーブレット変換用FIFOメモリーを接続することにより、高速なウェーブレット変換を可能にするウェーブレット変換装置を提供することを目的とする。 [0008] The present invention has been made in view of the above problems, in the wavelet transform, by connecting the vertical wavelet conversion FIFO memories to the subsequent horizontal wavelet filter, provides a wavelet transform apparatus for enabling fast wavelet transform an object of the present invention is to.

【0009】 [0009]

【課題を解決するための手段】そこで本発明は、水平方向ウェーブレット変換処理部と垂直方向ウェーブレット変換処理部の間に複数のFIFOメモリーから成る水平・垂直配列変換部を設け、それぞれのFIFOメモリーの出力タップから出力するデータを垂直方向ウェーブレット変換処理部のディタルフィルターへ送るように接続したものであり、このFIFOメモリーが水平方向に並んだテータを垂直方向配列に変換することとなり、水平方向にウェーブレット変換されたデータを一度外部メモリーに蓄えることなく垂直方向のウェーブレット変換が行えるようにしたものである。 Means for Solving the Problems] The present invention is provided with a horizontal and vertical array conversion unit including a plurality of FIFO memories between the horizontal wavelet transform processing unit and the vertical wavelet transform processor, each FIFO memory is obtained by connecting to route data to be output from the output taps to the di tal filter vertical wavelet transform processing unit, it will be converted this FIFO memory theta aligned vertically or horizontally arranged, the horizontal direction it is obtained so as to perform the vertical wavelet transform without storing wavelet transformed data once the external memory.

【0010】 [0010]

【発明の実施の形態】請求項1に記載の発明は、入力された1画面分の画像データを蓄えるフレームメモリーと、このフレームメモリー内に蓄えられている画像データのうち水平方向に並んでいる画素データを順に読み出すフレームメモリーマネージャーと、このフレームメモリーマネージャーにより読み出された水平方向に並んだデータをローパスフィルターとハイパスフィルターによって2分の1に帯域を分割し、分割されたデータを2分の1に間引いてデータ量を削減していく処理を何段階か行うことにより1画面の画像を水平方向に多段階に周波数分割する水平方向ウェーブレット変換処理部と、水平方向ウェーブレット変換処理部により周波数分割されたデータを垂直方向に配列させるためのFIFOメモリーを備えた水平・垂直 The invention described in DETAILED DESCRIPTION OF THE INVENTION Claim 1 includes a frame memory for storing image data for one screen is input, are arranged in the horizontal direction in the image data stored in the frame memory a frame memory manager to read the pixel data in order to divide the band into one-half the data arranged in the horizontal direction read out by the low pass filter and a high pass filter by the frame memory manager, divided data of 2 minutes the horizontal wavelet transform processor for frequency division multiple stages an image of one screen in the horizontal direction by performing several steps to reduce to go process the amount of data by thinning out the 1, frequency division by horizontal wavelet transform processing unit horizontal and vertical with a FIFO memory for aligning the data in the vertical direction 列変換部と、この水平・垂直配列変換部により垂直方向に並べられたデータをローパスフィルターとハイパスフィルターによって2分の1に帯域を分割し、分割されたデータを2分の1に間引いてデータ量を削減していく処理を何段階か行うことにより1画面の画像を垂直方向に多段階に周波数分割する垂直方向ウェーブレット変換処理部と、水平方向ウェーブレット変換処理部および垂直方向ウェーブレット変換処理部により水平方向および垂直方向に周波数分割されたデータを蓄えるためのメモリーとを備え構成であり、これにより、水平方向にウェーブレット変換されたデータを一度外部メモリーに蓄えることなく垂直方向ウェーブレット変換へ移ることができ、高速に垂直方向ウェーブレット変換を行うことができる。 A string converter, the data thinned out data arranged in the vertical direction by the horizontal and vertical array conversion unit divides the band into one half by the low-pass filter and a high pass filter, the divided data to one half the vertical wavelet transform processor for frequency division multiple stages one screen image by performing the process to continue to reduce the amount several stages in the vertical direction, the horizontal wavelet transform processing unit and vertical wavelet transform processing unit a configuration and a memory for storing data that is frequency divided in the horizontal and vertical directions, thereby, be moves to vertical wavelet transform without storing wavelet transformed data in a horizontal direction once external memory can, it is possible to perform vertical wavelet transform at high speed.

【0011】請求項3に記載の発明は請求項1に記載の構成に加えて、水平方向ウェーブレット変換処理部および垂直方向ウェーブレット変換処理部のローパスフィルター、ハイパスフィルターの入力部にそれぞれバスセレクタを設け、同時に各フィルター定数を切替えるように構成したものであり、これにより、同一モジュールでウェーブレット変換処理および逆ウェーブレット変換処理が可能となり、システムを小型化することができる。 [0011] According to a third aspect of the invention in addition to the arrangement of claim 1, the horizontal wavelet transform processing unit and vertical wavelet transform processing section of the low-pass filter, respectively bus selector to the input of the high-pass filter provided , which is configured to switch the respective filters constants simultaneously, thereby, the wavelet transform process and the inverse wavelet transform process in the same module is possible, it is possible to reduce the size of the system.

【0012】請求項4の発明は請求項1に記載の構成に加えて、水平方向・垂直方向に周波数分割されたデータをシリアルに並べ替え、その後書き込むメモリーのバス幅に等しいビット数ごとに区切って出力し、読み出しの場合にはデータの種類により数バイト分のデータを読み出し、そのデータの種類に応じたビット幅のデータをウェーブレット変換処理部へ出力するビット幅変換部を有するメモリーマネージャーを設けた構成であり、これにより、ウェーブレット変換されたデータのビット幅が変化した場合にも外部メモリーの仕様を変える必要がなくなる。 [0012] The invention according to claim 4 in addition to the arrangement of claim 1, sorts the frequency has been divided in the horizontal direction and vertical direction data serially, separated by the number of bits equal to the bus width of the memory to be written subsequently outputs Te, reads the data of several bytes on the type of data in the case of reading, provided memory manager having a bit width conversion unit for outputting data bit width in accordance with the type of the data to the wavelet transform process unit and a configuration which eliminates the need to change the specifications of the external memory even when the bit width of the wavelet transformed data has changed. 請求項3に記載の発明は、以下、本発明の実施の形態について図面を参照して説明する。 According to a third aspect of the invention, it will be described with reference to the drawings, embodiments of the present invention.

【0013】(実施の形態1)図1は本発明の一実施の形態におけるウェーブレット変換装置のブロック図である。 [0013] (Embodiment 1) FIG. 1 is a block diagram of a wavelet transform apparatus according to an embodiment of the present invention. 図6は本実施の形態におけるウェーブレット変換装置の水平方向ウェーブレット変換後のデータ図、図7は同ウェーブレット変換時の1ラインデータ処理後のFI Figure 6 is a data view after horizontal wavelet transform of the wavelet transformation apparatus of this embodiment, FIG. 7 FI after 1 line data processing at the time of the wavelet transform
FOメモリーのデータ配列図、図8は同ウェーブレット変換時の3ラインデータ処理後のFIFOメモリーのデータ配列図である。 Data sequence diagram of FO memory, FIG. 8 is a data sequence diagram of the FIFO memory after 3 line data processing at the time of the wavelet transform.

【0014】図1において、101は入力された画像データの1画面分を蓄えておくフレームメモリーである。 [0014] In FIG. 1, 101 is a frame memory set aside for one screen of input image data.
102はフレームメモリー101に蓄えられている画像データをシステムクロックと同期させて次段の水平方向ウェーブレット変換処理部103に入力させ、またウェーブレット逆変換時にはウェーブレット逆変換されたデータをフレームメモリー101にシステムクロックに同期させて書き込むためのフレームメモリーマネージャーである。 102 system synchronizes the image data stored in the frame memory 101 and the system clock is inputted to the next-stage horizontal wavelet transform processing section 103, also the data inverse wavelet transform at the time of inverse wavelet transform in the frame memory 101 a frame memory manager for writing in synchronization with the clock.

【0015】103はフレームメモリーマネージャーにより読み出された画像データを受け、水平方向ウェーブレット変換を行うためのローパスフィルターおよびハイパスフィルターを有し、フィルタリング処理されたデータをそれぞれ2分の1に間引くダウンサンプラーを有した水平方向ウェーブレット変換処理部である。 [0015] 103 receives the image data read by the frame memory manager has a low-pass filter and a high pass filter for performing horizontal wavelet transform, down sampler decimates filtered processed data to one-half, respectively a horizontal wavelet transform processing unit having a.

【0016】104および105は、水平方向ウェーブレット変換処理部により水平方向に周波数分割され2分の1にデータ数を間引かれたデータを、垂直方向ウェーブレット変換処理部106,107に入力可能なデータ配列に変換する水平・垂直配列変換部である。 [0016] 104 and 105, the horizontal direction by the wavelet transform process unit the data thinned out the number of data in the frequency-divided one-half in the horizontal direction, which can input data in the vertical wavelet transform processing section 106 and 107 a horizontal and vertical array conversion unit for converting the sequence. 水平・垂直配列変換部104,105は複数のFIFO(ファーストイン・ファーストアウト)メモリーを備え、水平方向ウェーブレット変換処理部と垂直方向ウェーブレット変換処理部の間に配置されている。 The horizontal and vertical array conversion unit 104 and 105 includes a plurality of FIFO (first-in first-out) memory, is disposed between the horizontal wavelet transform processing unit and the vertical wavelet transform processing unit.

【0017】水平・垂直配列変換部104,105は図7に示すように複数のFIFOメモリー(1001,1 The horizontal and vertical array conversion unit 104, 105 a plurality of FIFO memories, as shown in FIG. 7 (1001,1
002,1003……)およびラッチ回路(1004, 002,1003 ...) and a latch circuit (1004,
1005,1006……)から構成されている。 It is composed from 1005, 1006 ...). FIF FIF
Oメモリーの数は垂直方向ウェーブレット変換処理部のフィルターと同じ数であり、各FIFOメモリーは、水平方向1ライン分のデータ数とおなじ長さを持つ。 O The number of memory is the same number as the filter in the vertical direction wavelet transform processor, each FIFO memory has a same length as the number of data of one horizontal line. ラッチ回路(1004,1005,1006……)はFIF Latch circuit (1004,1005,1006 ...) is FIF
Oメモリーの各々の出力タップに接続され、その数も垂直方向ウェーブレット変換処理部のフィルターと同じ数となる。 O is connected to the memory each output taps, the number is also the same number as the filter in the vertical direction wavelet transform processor. 各FIFOメモリーの出力タップから出力されたデータはラッチ回路を経て垂直方向ウェーブレット変換処理部のディタルフィルターにデータを送り込む。 Data output from the output tap of each FIFO memory feeds the data to the di tal filter vertical wavelet transform processing unit via a latch circuit.

【0018】106および107は垂直方向ウェーブレット変換を行うためのローパスフィルターおよびハイパスフィルターを有し、フィルタリング処理されたデータをそれぞれ2分の1に間引くダウンサンプラーを有した垂直方向ウェーブレット変換処理部である。 [0018] 106 and 107 has a low-pass filter and a high pass filter for performing vertical wavelet transform is the vertical wavelet transform processing portion having a down sampler decimates filtered processed data to each one-half . 垂直方向ウェーブレット変換処理部106は水平・垂直配列変換部104により垂直方向に並んだデータを受け、垂直方向ウェーブレット変換を行う。 The vertical wavelet transform processing section 106 receives the data arranged in the vertical direction by the horizontal and vertical array conversion unit 104 performs the vertical wavelet transform. 垂直方向ウェーブレット変換処理部107は水平・垂直配列変換部105により垂直方向に並んだデータを受け、垂直方向ウェーブレット変換を行う。 The vertical wavelet transform processing section 107 receives the data arranged in the vertical direction by the horizontal and vertical sequence conversion unit 105 performs the vertical wavelet transform.

【0019】109は周波数分割された各データを格納する外部メモリーである。 [0019] 109 is an external memory for storing each data frequency division. 108は、各ウェーブレット変換処理部により周波数分割されたデータを外部メモリー109へ送り、また外部メモリー109からデータを読み出してビット分割するビット幅変換機能を備えたメモリーマネージャーである。 108, the data that is frequency divided by the wavelet transform process unit sends to the external memory 109, also a memory manager having a bit width conversion function of bit-sliced ​​data is read from the external memory 109.

【0020】データを外部メモリー109へ格納する場合、メモリーマネージャー108は、水平方向ウェーブレット変換処理部103および垂直方向ウェーブレット変換処理部106,107により周波数分割されたそれぞれのデータをまずビット連接して、その後、外部メモリー109にアクセス可能なデータバス幅に区切ってデータを出力し、外部メモリー109へ送る。 [0020] When storing data into the external memory 109, memory manager 108, first bit concatenating each data frequency divided by the horizontal wavelet transform processing section 103 and the vertical wavelet transform processing section 106 and 107, then, output data is delimited into accessible data bus width to the external memory 109, and sends it to the external memory 109. また外部メモリー109のデータを読み出す場合、メモリーマネージャー108は外部メモリー109から低周波成分と高周波成分のデータをバイト単位で読み出し、それをビット分割して元の周波数分割されたデータに変換して出力する。 In the case of reading the data in the external memory 109, the memory manager 108 reads data of the low frequency component and a high frequency component from the external memory 109 in bytes, which was bit-sliced ​​converted to the original frequency divided data output to.

【0021】110,111,112はバスの切替を行うバスセレクタである。 [0021] 110, 111, and 112 is a bus selector for switching of the bus. バスセレクタ110は、ウェーブレット変換1回目ではAとCが接続され、ウェーブレット変換2回目以降ではAとBが接続される。 Bus selector 110, in the wavelet transform first is connected to A and C, and the wavelet transform second and subsequent are connected A and B. またバスセレクタ111,112は、ウェーブレット変換時ではAとCが接続され、ウェーブレット逆変換時ではBとC The bus selector 111 and 112, at the time of the wavelet transform are connected A and C, the time of the wavelet inverse transform B and C
が接続される。 There is connected.

【0022】以上のように構成されたウェーブレット変換装置のウェーブレット変換処理の動作を説明する。 [0022] To explain the operation of the wavelet transform process of the constructed wavelet transform apparatus as described above. まず、図1において、フレームメモリー101内のデータはフレームメモリーマネージャー102により水平方向に並んでいるデータが読み出され、バスセレクタ110 First, in FIG. 1, the data of the frame memory 101 is data arranged in the horizontal direction by the frame memory manager 102 is read, the bus selector 110
(ここではAとCが接続されている)を介して水平方向ウェーブレット変換処理部103に送られる。 Sent to horizontal wavelet transform processing unit 103 via the (here are connected to A and C).

【0023】水平方向ウェーブレット変換処理部103 The horizontal wavelet transform processing unit 103
において水平方向に周波数分割され、2分の1にダウンサンプラーされる。 Horizontally is frequency divided, it is down-sampler by a factor of two in. ここでウェーブレット変換処理部により得られたデータは図6のようになっており、それらのデータが順次、バスセレクタ111,112(AとC Here the data obtained by the wavelet transform unit is as shown in FIG. 6, these data are sequentially bus selector 111 and 112 (A and C
が接続されている)を介し、次段の水平・垂直配列変換部104,105に入力される。 There through) are connected, is input to the next stage of the horizontal and vertical array conversion unit 104, 105.

【0024】このようにして、フレームメモリー内の画像データのうち、1ライン分(ここでは便宜上1ライン320データとする)のデータを処理した時のFIFO [0024] Thus, among the image data in the frame memory, FIFO when data have been processed for one line (and for convenience a line 320 data in this case)
メモリーの様子は図7のようになる。 State of the memory is as shown in FIG.

【0025】以下、同様にして2ライン目、3ライン目の画像データを処理すると図8の様になり、各FIFO [0025] Hereinafter, the second line in the same way, be like this when processing image data of the third line 8, each FIFO
メモリーの出力端には垂直方向に並んだデータが現れることになる。 The output end of the memory will appear is vertically aligned data. それらのFIFOメモリーの出力を次段のウェーブレット変換処理部に順次、入力することにより、垂直方向に周波数分割され一回のウェーブレット変換処理が完了する。 The outputs of the FIFO memory sequentially to the next stage of the wavelet transform unit, by inputting, wavelet transform process once the frequency division in the vertical direction is completed.

【0026】(実施の形態2)実施の形態1における水平方向ウェーブレット変換処理部103および垂直方向ウェーブレット変換処理部106のローパスフィルター及びハイパスフィルターの入力部にそれぞれバスセレクタを設け、同時に各フィルター定数を切替えることにより、同一モジュールでウェーブレット変換処理および逆ウェーブレット変換処理が可能になる。 [0026] Each bus selector to the input of a low pass filter and high pass filter in the horizontal direction wavelet transform unit 103 and the vertical wavelet transform unit 106 in the embodiment 1 (Embodiment 2) is provided, each filter constants simultaneously by switching allows wavelet transform process and the inverse wavelet transform process in the same module. 図2はこのように構成したウェーブレット変換・逆変換処理部のブロック図であり、図1に示すウェーブレット変換処理部10 Figure 2 is a block diagram of the wavelet transform and inverse transform processing unit which is configured as described above, the wavelet transformation unit 10 shown in FIG. 1
3,106を具体的に図2に示す構成としても良い。 3,106 may be specifically configured as shown in FIG. 2.

【0027】図2において、501および502は、逆ウェーブレット変換処理においてウェーブレット変換により2分の1に間引かれたデータを元のデータ数に戻すために間引かれたデータの間にゼロの値を挿入するアップサンプラーである。 [0027] In FIG. 2, 501 and 502, a value of zero during the data thinned in order to restore the original number of data data that has been thinned out to one half by the wavelet transform in the inverse wavelet transform process it is an up-sampler to insert. 503は水平方向に周波数分割するためのローパスフィルターであり、デジタルフィルターによって構成され、セレクト信号に従って各タップでの重み付け定数を切替えることによってフィルター定数を変えることが可能である。 503 is a low pass filter for frequency division in the horizontal direction, is constituted by a digital filter, it is possible to vary the filter constant by switching the weighting constants at each tap in accordance with the select signal. 504は垂直方向に周波数分割するためのハイパスフィルターであり、デジタルフィルターによって構成され、セレクト信号に従って各タップでの重み付け定数を切替えることによってフィルター定数を変えることが可能である。 504 is a high-pass filter for frequency division in the vertical direction, is constituted by a digital filter, it is possible to vary the filter constant by switching the weighting constants at each tap in accordance with the select signal.

【0028】505および506は、ウェーブレット変換処理においてローパスフィルター503およびハイパスフィルター504によってフィルタリング処理されたデータを2分の1に間引くためのダウンサンプラーである。 [0028] 505 and 506 are down-sampler for decimating the data filtering process by the low-pass filter 503 and high pass filter 504 to one-half in the wavelet transform process. 507および508はセレクト信号509を受けてウェーブレット変換時には図中のAとCのバスを接続し、ウェーブレット逆変換時には図中のBとCのバスを接続するバスセレクタである。 507 and 508 at the time of the wavelet transform to connect the bus of the A and C in the figure receives a select signal 509, at the time of the inverse wavelet transform is a bus selector for connecting the bus B and C in FIG.

【0029】509はウェーブレット変換の場合およびウェーブレット逆変換の場合に応じて、バスセレクタ5 [0029] 509 in accordance with the cases of wavelet transform and inverse wavelet transform, the bus selector 5
07,508およびローパスフィルター503、ハイパスフィルター504の状態を切り替えるためのセレクト信号である。 07,508 and a low-pass filter 503, a select signal for switching the state of the high-pass filter 504. ローパスフィルター503およびハイパスフィルター504を構成するデジタルフィルターの各重み付け定数はこのセレクト信号509により切り換えられる。 Each weighted constant of the digital filter constituting the low pass filter 503 and high pass filter 504 is switched by the select signal 509. 516は逆ウェーブレット変換の際に低周波成分と高周波成分を重ねるための加算手段である。 516 is a summing means for superimposing a low-frequency component and a high frequency component in the inverse wavelet transform.

【0030】510および512はこの処理部で逆ウェーブレット変換されるデータが入力するデータバスであり、バスセレクタ507,508のBとCが接続されている時にこのデータバス510,512から入力するデータはアップサンプラー501,502によって処理された上でローパスフィルター503とハイパスフィルター504に入力する。 [0030] 510 and 512 are data bus for inputting data to be inverse wavelet transform in the processing unit, data input from the data bus 510, 512 when the B and C of the bus selectors 507 and 508 are connected input to the low pass filter 503 and high pass filter 504 after having been processed by the up-sampler 501 and 502. 各フィルターより出力した低周波成分と高周波成分のデータは加算手段516によって重ねられ、出力される(605)。 Data in the low and high frequency components outputted from each filter is superimposed by the addition means 516, is output (605).

【0031】511はこの処理部でウェーブレット変換されるデータが入力するデータバスであり、バスセレクタ507,508のAとCが接続されている時にデータバス511から入力するデータは直接ローパスフィルター503とハイパスフィルター504に入力する。 [0031] 511 is a data bus for inputting data to be wavelet transformation in this process section, and the data is directly lowpass filter 503 input from the data bus 511 when the A and C of the bus selectors 507 and 508 are connected input to the high-pass filter 504. 各フィルターより出力したデータはダウンサンプラー50 Data output from each filter is down-sampler 50
5,506によって処理された上で出力される(60 Is output after being processed by 5,506 (60
4,606)。 4,606).

【0032】図3は、本発明の実施の形態2におけるウェーブレット変換・逆変換処理部と水平・垂直配列変換部の関係を示すブロック図である。 [0032] FIG. 3 is a block diagram showing a relationship between wavelet transform and inverse transform processing unit and the horizontal and vertical array conversion unit in the second embodiment of the present invention. 図3において、60 3, 60
2は水平方向にウェーブレット変換されたデータを垂直方向に配列するための水平・垂直配列変換部である。 2 is a horizontal and vertical array conversion unit for arranging is wavelet transform in the horizontal direction data in the vertical direction. 6
03は水平・垂直配列変換部602の後段に配置されたウェーブレット変換・逆変換処理部であり、図2に示すものである。 03 is a wavelet transform and inverse transform processing unit disposed behind the horizontal and vertical array conversion unit 602 as shown in figure 2. 601は水平方向にウェーブレット変換されたデータ、604および606は垂直方向にウェーブレット変換されたデータである。 601 wavelet transformed data in the horizontal direction, 604 and 606 are wavelet transformed data in a vertical direction. また605はウェーブレット逆変換されたデータである。 The 605 is a data inverse wavelet transform.

【0033】図4は、図3中の水平・垂直配列変換部6 [0033] FIG. 4 is a horizontal and vertical array conversion portion in FIG. 3 6
03を示したブロック図であり、図1に示す水平・垂直配列変換部104,105を具体的に図4に示す構成としても良い。 03 is a block diagram showing, it may be specifically configured as shown in FIG. 4 the horizontal and vertical array conversion unit 104, 105 shown in FIG. 図4において、701は水平方向にウェーブレット変換されたデータである。 4, 701 is a data wavelet transform in the horizontal direction. 702は入力された画像データを順次、1ライン毎に蓄えていくFIFOメモリー部である。 702 sequentially image data input, a FIFO memory unit which will stored for each line. 703はFIFOメモリーの長さを、 703 is the length of the FIFO memory,
図13のように帯域分割されたL1、L2、L3の1ラインのデータ数と等しくなるように制御するためのFI Is band-divided as shown in FIG. 13 L1, L2, L3 FI for controlling so as to be equal to the number of data of one line
FOビット幅コントローラ部である。 A FO bit width controller.

【0034】704は逆ウェーブレット変換の際に図3 [0034] 704 3 during the inverse wavelet transform
中のウェーブレット変換・逆変換部のLPFに入力するデータのみを選別するためのラッチ部である。 A latch unit for sorting data only to be input to the LPF of the wavelet transform and inverse transform unit in. 705は逆ウェーブレット変換の際にラッチから取り出される低周波成分データである。 705 is a low-frequency component data extracted from the latches during the inverse wavelet transform. 706はウェーブレット変換の際のデータ、または逆ウェーブレット変換の際の高周波成分データである。 706 is a high-frequency component data when the data used in the wavelet transform or the inverse wavelet transform.

【0035】図5は、メモリーマネージャー内のビット幅変換部のブロック図であ、図1に示すメモリーマネージャー108のビット幅変換部は具体的に図5に示す構成としても良い。 [0035] FIG. 5 is a block diagram der bit width conversion unit in the memory manager, the bit width conversion unit of the memory manager 108 illustrated in FIG. 1 may be a specific configuration shown in FIG. 図5において、801はメモリーに対するデータバス、802は8ビットのデータを一時的に蓄えておくためのラッチ部、803はメモリーからの入力データを8ビットずつに分割して出力するためのバスセレクタ、804はバスセレクタ803からのデータを順次、8ビットずつレジスタに出力するためのバスセレクタ、805はデータを一時的に蓄えておくためのレジスタ、806はウェーブレットのデータバスである。 5, 801 denotes a data bus for the memory, a latch portion for stocking 8-bit data temporarily 802, 803 bus selector for outputting by dividing the input data from the memory into 8-bit , 804 sequentially data from the bus selector 803, bus selector for outputting the register 8 bits, 805 registers for temporarily storing data, 806 is a wavelet data bus.

【0036】ウェーブレット変換されたデータのビット幅は一般にフィルターの積和演算によりウェーブレット変換前よりも大きくなり、また量子化の際の量子化定数によっても変化するため、メモリーマネージャー108 The wavelet transform bit width of the data is generally larger than that before the wavelet transform by the product-sum operation of the filter, and to change the quantization constant during quantization, the memory manager 108
内のビット幅変換部によって水平方向および垂直方向に周波数分割されたデータをシリアルに並べ替え、書き込むメモリーのバス幅に等しいビット数ごとに区切って出力することにより、内部で処理されるデータのビット幅が変化した場合にも外部メモリーの仕様を変える必要がなくなる。 Sort the data that is frequency divided horizontally and vertically into a serial by bit width conversion part of the inner, by outputting separated for each number of bits equal to the bus width of the memory to be written, the bits of data to be processed inside width there is no need to change the specifications of the external memory even when the change. また外部メモリーから読み出す場合は、データの種類により数バイト分のデータを読み出し、そのデータの種類に応じたビット幅のデータをウェーブレット変換処理部へ出力する。 In the case of reading from the external memory, it reads the number of bytes of data depending on the type of data, and outputs the data of the bit width according to the type of the data to the wavelet transform process unit.

【0037】以上のウェーブレット変換・逆変換処理部および水平・垂直配列変換部を本願発明のウェーブレット変換装置に用いた場合のウェーブレット変換処理の動作を図を参照して説明する。 [0037] will be described with reference to FIG. The operation of the wavelet transform process in the case of using the wavelet transform unit of the above wavelet transform and inverse transform processing unit and the present invention horizontal and vertical array conversion unit. まず、図1において、フレームメモリー101内のデータはフレームメモリーマネージャー102により水平方向に並んでいるデータが読み出され、バスセレクタ110(ここではAとCが接続されている)を介して図2に示されるウェーブレット変換・逆変換処理部のデータバス511に送られる。 First, in FIG. 1, the frame data memory 101 is data arranged in the horizontal direction by the frame memory manager 102 is read, via the bus selector 110 (here are connected to A and C) 2 is sent to the data bus 511 of the wavelet transform and inverse transform unit shown in.

【0038】図2のウェーブレット変換・逆変換処理部へ送られてきたデータは、バスセレクタ507,508 The data sent to the wavelet transform and inverse transform processing unit in FIG. 2, the bus selector 507
(AとCが接続されている)を介してそれぞれLPF5 Via respective (A and C are connected) LPF 5
03とHPF504に入力され、水平方向に周波数分割され、2分の1にダウンサンプラーされる。 Is input to the 03 and HPF504, is frequency divided in the horizontal direction is down-sampler by a factor of two. このウェーブレット変換により得られたデータは図6のようになっており、それらのデータが順次、バスセレクタ111, This is data obtained by the wavelet transform is as shown in FIG. 6, these data are sequentially bus selector 111,
112(AとCが接続されている)を介し、次段のFI 112 through (A and C are connected), the next stage of the FI
FOメモリーに入力される。 Is input to the FO memory.

【0039】このようにして、フレームメモリー内の画像データのうち、1ライン分(ここでは便宜上1ライン320データとする)のデータを処理した時のFIFO [0039] Thus, among the image data in the frame memory, FIFO when data have been processed for one line (and for convenience a line 320 data in this case)
メモリーの様子は図7のようになる。 State of the memory is as shown in FIG. 以下、同様にして2ライン目、3ライン目の画像データを処理すると図8 Hereinafter, the second line in the same manner, when processing the image data of the third line 8
の様になり、各FIFOメモリーの出力端には垂直方向に並んだデータが現れることになる。 Becomes like, so that the appearance of vertically aligned data to the output terminal of the FIFO memory. それらのFIFO Those of the FIFO
メモリーの出力を次段のウェーブレット変換処理部に順次、入力することにより、垂直方向に周波数分割され一回のウェーブレット変換処理が完了する。 Sequentially output memory to the next stage of the wavelet transform unit, by inputting, wavelet transform process once the frequency division in the vertical direction is completed.

【0040】水平方向および垂直方向にウェーブレット変換処理されたデータはメモリーマネージャー108に入力され、データバス806を介してレジスタ805に蓄えられる。 [0040] The wavelet transform processing in the horizontal and vertical direction data are input to the memory manager 108, stored in register 805 via the data bus 806. その後、バスセレクタ804により上位から8ビットずつのパケットデータに分けられる。 Thereafter, it divided into packet data by 8 bits from the high order by the bus selector 804.

【0041】次に、バスセレクタ803により、接続されるメモリーのビット幅に応じてラッチ部802を用いてデータバス801に出力する。 Next, the bus selector 803, and outputs to the data bus 801 using a latch 802 in accordance with the bit width of the memory to be connected. 例えば、メモリーが1 For example, memory 1
6ビットの場合、バスセレクタ803はまず、ラッチ8 For 6-bit, bus selector 803 First, the latch 8
02にデータを送り、ラッチした後にセレクタをデータバス側に切替えることにより、上位16ビットにデータが出力される。 02 sends data, by switching the selector to the data bus side after latching, the data is output to the upper 16 bits.

【0042】次に、2回目以降のウェーブレット変換について説明する。 Next, a description will be given of the wavelet transform of the second and subsequent times. ウェーブレット変換の2回目以降の変換では、図1のバスセレクタ110はAとBが接続される。 In the second and subsequent conversion of the wavelet transform, the bus selector 110 in FIG. 1 is connected to A and B. 外部メモリー109に蓄えられているウェーブレットデータのうち、DC成分データLOLLを読み出し、 Of the wavelet data stored in the external memory 109, it reads the DC component data Loll,
バスセレクタ803,804およびレジスタ805を介してバスセレクタ110に入力される。 Is input to the bus selector 110 via the bus selectors 803, 804 and register 805. その際、バスセレクタ110はAとBが接続されているので、それらのデータは水平方向ウェーブレット変換処理部103へ送られる。 At that time, the bus selector 110 because it is connected to A and B, these data are sent to the horizontal wavelet transform processing section 103. 以後は1回目のウェーブレット変換処理の場合と同様にしてウェーブレット変換が行われる。 Thereafter wavelet transform is performed in the same manner as in the first wavelet transform process.

【0043】次に、逆ウェーブレット変換処理について説明する。 Next, a description will be given of the inverse wavelet transform process. 図9は本実施の形態におけるウェーブレット変換装置において、ウェーブレット逆変換時の1ラインデータ処理後のFIFOメモリーのデータ配列図、図1 Figure 9 is the wavelet conversion device according to this embodiment, the data sequence diagram of the FIFO memory after one line data processing at the wavelet inverse transformation, Figure 1
0は同ウェーブレット逆変換時のFIFOメモリーのデータ配列図である。 0 is a data sequence diagram of the FIFO memory when the inverse wavelet transform. なお、逆ウェーブレット変換処理ではバスセレクタ110のAとBが接続され、バスセレクタ111,112のBとCが接続される。 Incidentally, the inverse wavelet transform process is connected to A and B of the bus selector 110, B and C of the bus selectors 111 and 112 are connected. また図2におけるセレクタ507,508のBとCが接続される。 The B and C of the selector 507 and 508 in FIG. 2 are connected.

【0044】ウェーブレット変換済みのデータ外部はメモリー109に蓄えられているのでメモリーマネージャー108を通してLL、LH、HL、HHデータを順に読み出す。 The wavelet transformed data externally read LL, LH, HL, and HH data sequentially through memory manager 108 because the stored in the memory 109. それらのデータはバスセレクタ111,11 These data bus selector 111,11
2(BとCが接続されている)を介してLLとLHデータは水平・垂直配列変換部104に、HLとHHデータは水平・垂直配列変換部105にそれぞれ入力される。 LL and LH data via the 2 (B and C are connected) to the horizontal and vertical array conversion unit 104, HL and HH data are input to the horizontal-vertical arrangement converter 105.
ここでは便宜上LHとLLデータについて説明する。 It will be described here for convenience LH and LL data.

【0045】外部メモリー109内の1ライン分のデータを読み出した時のFIFOメモリーの様子を図9に示す。 [0045] indicates the state of FIFO memory when reading the data of one line in the external memory 109 in FIG. この時、各FIFOメモリーの出力LLデータをラッチ部704によりラッチする。 At this time, the latched by the latch unit 704 outputs LL data of each FIFO memory.

【0046】次のデータが一つ入力されると今度は各F [0046] Now when the next data is one input each F
IFOにはLHデータが出力されることになる。 So that the LH data is outputted to the IFO. これらのラッチされたデータ出力705をウェーブレット逆変換処理部のLPF503側に、FIFOメモリーからのデータ出力706をウェーブレット逆変換処理部のHP These latched data output 705 LPF503 side of the wavelet inverse transformation processing unit, a data output 706 from the FIFO memory of the wavelet inverse transformation processing unit HP
F504側に入力することにより垂直方向の逆ウェーブレット変換処理が行われる。 Inverse wavelet transform processing in the vertical direction is performed by inputting the F504 side.

【0047】このようにして垂直方向に逆ウェーブレット変換されたデータは今度は水平方向に逆ウェーブレットするために高周波成分はデータバス512に、低周波成分はデータバス510に入力される。 The high frequency component in order thus to data inverse wavelet transform in the vertical direction and in turn to inverse wavelet horizontally to the data bus 512, the low-frequency component is input to the data bus 510.

【0048】その後、バスセレクタ507,508(B [0048] After that, the bus selector 507,508 (B
とCが接続されている)を介し、低周波成分はLPF5 Through C are connected) and the low-frequency component LPF5
03、高周波成分はHPF504を通り、次いで低周波成分と高周波成分は加算手段516によって重ね合わされて605のバスに出力される。 03, the high frequency component passes through the HPF504, then low-frequency and high-frequency components are output to the superimposed with 605 bus by adding means 516. これまでが1段の逆ウェーブレット処理である。 Previously is inverse wavelet processing of one stage. それらのデータはメモリーマネージャー108を通して外部メモリー109に蓄えられる。 These data are stored through the memory manager 108 to the external memory 109. 以下、同様にして2段、3段の逆ウェーブレット変換処理が行われ、元の画像データが復元される。 Hereinafter, 2-step in the same manner, is made the inverse wavelet transform process in three stages, the original image data is restored.

【0049】 [0049]

【発明の効果】以上説明したように本発明によれば、1 According to the present invention as described above, according to the present invention, 1
回の外部メモリーとのアクセスだけで2次元のウェーブレット変換が行えるので高速なウェーブレット変換処理が可能となる。 Fast wavelet transform processing can be so performed only in 2-dimensional wavelet transform access to the times of the external memory.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施の形態におけるウェーブレット変換装置のブロック図 Block diagram of a wavelet transform apparatus according to an embodiment of the present invention; FIG

【図2】本発明の実施の形態2におけるウェーブレット変換装置のウェーブレット変換・逆変換処理部のブロック図 Block diagram of the wavelet transform and inverse transform processing section of the wavelet transformation unit in a second embodiment of the present invention; FIG

【図3】本発明の実施の形態2におけるウェーブレット変換装置のウェーブレット変換・逆変換処理部と水平・ [3] the wavelet transform and inverse transform processing section of the wavelet transformation apparatus in the second embodiment of the present invention and horizontal and
垂直配列変換部の関係を示すブロック図 Block diagram showing the relationship between vertical array conversion unit

【図4】本発明の実施の形態におけるウェーブレット変換装置の水平・垂直配列変換部のブロック図 Block diagram of the horizontal and vertical array conversion portion of the wavelet transform apparatus according to the embodiment of the present invention; FIG

【図5】本発明の実施の形態におけるウェーブレット変換装置のビット幅制御部のブロック図 Block diagram of the bit width control unit of the wavelet transform apparatus according to an embodiment of the present invention; FIG

【図6】本発明の実施の形態におけるウェーブレット変換装置の水平方向ウェーブレット変換後のデータ図 Data view after horizontal wavelet transform of the wavelet transformation apparatus according to the embodiment of the invention; FIG

【図7】本発明の実施の形態におけるウェーブレット変換装置のウェーブレット変換時の1ラインデータ処理後のFIFOメモリーのデータ配列図 [7] Data array diagram of the FIFO memory after one line data processing at the time of the wavelet transform of the wavelet transform unit in the embodiment of the present invention

【図8】本発明の実施の形態におけるウェーブレット変換装置のウェーブレット変換時の3ラインデータ処理後のFIFOメモリーのデータ配列図 [8] Data array diagram of a FIFO memory after 3 line data processing at the time of the wavelet transform of the wavelet transform unit in the embodiment of the present invention

【図9】本発明の実施の形態におけるウェーブレット変換装置のウェーブレット逆変換時の1ラインデータ処理後のFIFOメモリーのデータ配列図 [9] Data array diagram of a FIFO memory after one line data processing at the wavelet inverse transform of the wavelet transform unit in the embodiment of the present invention

【図10】本発明の実施の形態におけるウェーブレット変換装置のウェーブレット逆変換時のFIFOメモリーのデータ配列図 Data sequence diagram of FIFO memory when the inverse wavelet transform of the wavelet transform apparatus according to an embodiment of the present invention; FIG

【図11】従来のウェーブレット変換における2次元フィルタバンクの構造図 [11] Construction of a two-dimensional filter bank in the conventional wavelet transform

【図12】従来のウェーブレット変換装置のブロック図 Figure 12 is a block diagram of a conventional wavelet transformation device

【図13】従来のウェーブレット空間図 [13] Conventional wavelet space diagram

【符号の説明】 DESCRIPTION OF SYMBOLS

101 フレームメモリー 102 フレームメモリーマネージャー 103 水平方向ウェーブレット変換処理部 104,105 水平・垂直配列変換部 106,107 垂直方向ウェーブレット変換処理部 108 メモリーマネージャー 109 外部メモリー 110,111,112 バスセレクタ 501,502 アップサンプラー 503 ローパスフィルター(LPF) 504 ハイパスフィルター(HPF) 505,506 ダウンサンプラー 507,508 バスセレクタ 602 水平・垂直配列変換部 603 ウェーブレット変換・逆変換処理部 604 ウェーブレットのデータ(低周波成分) 605 ウェーブレットの逆変換データ 606 ウェーブレットのデータ(高周波成分) 702 FIFOメモリー部 703 FIFOビット幅コント 101 frame memory 102 frame memory manager 103 horizontal wavelet transform processing section 104, 105 horizontal and vertical array conversion unit 106, 107 vertical wavelet transform processing section 108 memory manager 109 external memory 110, 111, 112 bus selector 501 and 502 up-sampler 503 low-pass filter (LPF) 504 high pass filter (HPF) 505 and 506 down-sampler 507, 508 data (low frequency component) of the bus selector 602 horizontal and vertical array conversion unit 603 wavelet transform and inverse transform unit 604 wavelet 605 wavelet inverse conversion data 606 wavelets data (high frequency component) 702 FIFO memory unit 703 FIFO bit width controller ーラ部 704 ラッチ部 801 外部メモリー用のデータバス 802 ラッチ部 803,804 バスセレクタ 805 レジスタ 806 ウェーブレットのデータバス Data bus 802 latch portion 803, 804 bus selector 805 registers 806 wavelets data bus over la portion 704 latching portion 801 for external memory

Claims (4)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】入力された1画面分の画像データを蓄えるフレームメモリーと、 前記フレームメモリー内に蓄えられている画像データのうち、水平方向に並んでいる画素データを順に読み出すフレームメモリーマネージャーと、 前記フレームメモリーマネージャーにより読み出された水平方向に並んだデータをローパスフィルターとハイパスフィルターによって2分の1に帯域を分割し、分割されたデータを2分の1に間引いてデータ量を削減していく処理を何段階か行うことにより1画面の画像を水平方向に多段階に周波数分割する水平方向ウェーブレット変換処理部と、 前記水平方向ウェーブレット変換処理部により周波数分割されたデータを垂直方向に配列させるためのFIFO And 1. A frame memory for storing image data for one screen is input, among the image data stored in the frame memory, the frame memory manager to read the pixel data are arranged in the horizontal direction in this order, and the data arranged in the horizontal direction read out by the frame memory manager divides the band into one half by the low-pass filter and a high pass filter to reduce the amount of data by thinning out the divided data to one half the horizontal wavelet transform processor for frequency division multiple stages one screen image by performing go handle several steps in the horizontal direction, thereby arranging the data that is frequency divided by the horizontal wavelet transform unit in the vertical direction FIFO for
    メモリーを備えた水平・垂直配列変換部と、 前記水平・垂直配列変換部により垂直方向に並べられたデータをローパスフィルターとハイパスフィルターによって2分の1に帯域を分割し、分割されたデータを2分の1に間引いてデータ量を削減していく処理を何段階か行うことにより1画面の画像を垂直方向に多段階に周波数分割する垂直方向ウェーブレット変換処理部と、 前記水平方向ウェーブレット変換処理部および垂直方向ウェーブレット変換処理部により水平方向および垂直方向に周波数分割されたデータを蓄えるためのメモリーとを有することを特徴とするウェーブレット変換装置。 And horizontal and vertical array conversion unit having a memory, said dividing a bandwidth by one half the ordered data in the vertical direction by the low-pass filter and a high pass filter by the horizontal and vertical array conversion unit, the divided data 2 the vertical wavelet transform processor for frequency division multiple stages to reduce to go process the data amount by performing several steps of the image of one screen in the vertical direction by thinning out the minute 1, the horizontal wavelet transform processing unit and wavelet transformation device, characterized in that the vertical wavelet transform processing unit and a memory for storing data that is frequency divided horizontally and vertically.
  2. 【請求項2】水平・垂直配列変換部は、フレームメモリーマネージャーによって読み出された水平方向1ライン分のデータ数とおなじ長さを持ち、垂直方向ウェーブレット変換処理部のフィルターのタップ数と同じ数の複数のFIFOメモリーを備えたことを特徴とする請求項1 Wherein horizontal and vertical array conversion unit has a same length as the number of data of one horizontal line read out by the frame memory manager, the same number as the number of taps of the filter in the vertical wavelet transform processing unit claim, characterized in that it comprises a plurality of FIFO memory 1
    記載のウェーブレット変換装置。 Wavelet transform apparatus according.
  3. 【請求項3】入力された1画面分の画像データを蓄えるフレームメモリーと、 前記フレームメモリー内に蓄えられている画像データのうち、水平方向に並んでいる画素データを順に読み出すフレームメモリーマネージャーと、 前記フレームメモリーマネージャーにより読み出された水平方向に並んだデータをローパスフィルターとハイパスフィルターによって2分の1に帯域を分割し、分割されたデータを2分の1に間引いてデータ量を削減していく処理を何段階か行うことにより1画面の画像を水平方向に多段階に周波数分割する水平方向ウェーブレット変換処理部と、 前記水平方向ウェーブレット変換処理部により周波数分割されたデータを垂直方向に配列させるためのFIFO 3. A frame memory for storing image data for one screen is input, among the image data stored in the frame memory, the frame memory manager to read the pixel data are arranged in the horizontal direction in this order, and the data arranged in the horizontal direction read out by the frame memory manager divides the band into one half by the low-pass filter and a high pass filter to reduce the amount of data by thinning out the divided data to one half the horizontal wavelet transform processor for frequency division multiple stages one screen image by performing go handle several steps in the horizontal direction, thereby arranging the data that is frequency divided by the horizontal wavelet transform unit in the vertical direction FIFO for
    メモリーを備えた水平・垂直配列変換部と、 前記水平・垂直配列変換部により垂直方向に並べられたデータをローパスフィルターとハイパスフィルターによって2分の1に帯域を分割し、分割されたデータを2分の1に間引いてデータ量を削減していく処理を何段階か行うことにより1画面の画像を垂直方向に多段階に周波数分割する垂直方向ウェーブレット変換処理部と、 前記水平方向ウェーブレット変換処理部および垂直方向ウェーブレット変換処理部により水平方向および垂直方向に周波数分割されたデータを蓄えるためのメモリーとを有し、 前記水平方向ウェーブレット変換処理部および前記垂直方向ウェーブレット変換処理部のローパスフィルター、 And horizontal and vertical array conversion unit having a memory, said dividing a bandwidth by one half the ordered data in the vertical direction by the low-pass filter and a high pass filter by the horizontal and vertical array conversion unit, the divided data 2 the vertical wavelet transform processor for frequency division multiple stages to reduce to go process the data amount by performing several steps of the image of one screen in the vertical direction by thinning out the minute 1, the horizontal wavelet transform processing unit and and a memory for storing data that is frequency divided horizontally and vertically by vertical wavelet transform processor, the horizontal wavelet transform processing unit and the vertical wavelet transform processing section of the low-pass filter,
    ハイパスフィルターの入力部にバスセレクタを設け、同時に各フィルターの定数を切替え可能に構成したことを特徴とするウェーブレット変換装置。 The bus selector provided at the input portion of the high-pass filter, a wavelet transform apparatus characterized by being configured to be switched constant of each filter at the same time.
  4. 【請求項4】水平方向および垂直方向に周波数分割されたデータをシリアルに並べ替えた上で書き込むメモリーのバス幅に等しいビット数ごとに区切って出力する機能と、メモリーより読み出す場合にデータの種類により数バイト分のデータを読み出し、そのデータの種類に応じたビット幅のデータをウェーブレット変換処理部へ出力する機能を備えたメモリーマネージャーを有することを特徴とする請求項1記載のウェーブレット変換装置。 4. A horizontal and a function separated for each number of bits equal to the bus width of the memory and outputs the write frequency-divided data on rearranged serially in the vertical direction, the type of data when reading from memory read the number of bytes of data, the wavelet transform apparatus according to claim 1, characterized in that it has a memory manager having a function of outputting the data of the bit width according to the type of the data to the wavelet transform process unit.
JP8362897A 1997-04-02 1997-04-02 Wavelet transformation device Pending JPH10283342A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8362897A JPH10283342A (en) 1997-04-02 1997-04-02 Wavelet transformation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8362897A JPH10283342A (en) 1997-04-02 1997-04-02 Wavelet transformation device

Publications (1)

Publication Number Publication Date
JPH10283342A true JPH10283342A (en) 1998-10-23

Family

ID=13807746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8362897A Pending JPH10283342A (en) 1997-04-02 1997-04-02 Wavelet transformation device

Country Status (1)

Country Link
JP (1) JPH10283342A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000028476A1 (en) * 1998-11-09 2000-05-18 Earth Resource Mapping Transformation and selective inverse transformation of large digital images
JP2002344969A (en) * 2001-05-21 2002-11-29 Canon Inc Filter processing unit
EP1993041A2 (en) 2007-05-17 2008-11-19 Sony Corporation Apparatus and method for processing information
US8000548B2 (en) 2006-07-14 2011-08-16 Sony Corporation Wavelet transformation device and method, wavelet inverse transformation device and method, program, and recording medium for performing wavelet transformation at a plurality of division levels
US8031960B2 (en) 2006-07-14 2011-10-04 Sony Corporation Wavelet transformation device and method, wavelet inverse transformation device and method, program, and recording medium
CN101309416B (en) 2007-05-17 2011-11-23 索尼株式会社 Information processing apparatus and method
US8098947B2 (en) 2007-05-17 2012-01-17 Sony Corporation Method and apparatus for processing image data by rearranging wavelet transform data
US8204331B2 (en) 2007-05-17 2012-06-19 Sony Corporation Information processing apparatus and method to reduce delay in image decoding
CN101309419B (en) 2007-05-17 2012-09-05 索尼株式会社 Information processing device and method
US8594427B2 (en) 2007-05-17 2013-11-26 Sony Corporation Method and apparatus for reducing memory capacity in encoding image data

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000028476A1 (en) * 1998-11-09 2000-05-18 Earth Resource Mapping Transformation and selective inverse transformation of large digital images
JP2002344969A (en) * 2001-05-21 2002-11-29 Canon Inc Filter processing unit
JP4700838B2 (en) * 2001-05-21 2011-06-15 キヤノン株式会社 Filter processing equipment
US8031960B2 (en) 2006-07-14 2011-10-04 Sony Corporation Wavelet transformation device and method, wavelet inverse transformation device and method, program, and recording medium
US8000548B2 (en) 2006-07-14 2011-08-16 Sony Corporation Wavelet transformation device and method, wavelet inverse transformation device and method, program, and recording medium for performing wavelet transformation at a plurality of division levels
US8098947B2 (en) 2007-05-17 2012-01-17 Sony Corporation Method and apparatus for processing image data by rearranging wavelet transform data
CN101309416B (en) 2007-05-17 2011-11-23 索尼株式会社 Information processing apparatus and method
EP1993041A2 (en) 2007-05-17 2008-11-19 Sony Corporation Apparatus and method for processing information
US8204331B2 (en) 2007-05-17 2012-06-19 Sony Corporation Information processing apparatus and method to reduce delay in image decoding
US8213731B2 (en) 2007-05-17 2012-07-03 Sony Corporation Information processing device and method
US8238434B2 (en) 2007-05-17 2012-08-07 Sony Corporation Apparatus and method for processing wavelet information
CN101309419B (en) 2007-05-17 2012-09-05 索尼株式会社 Information processing device and method
US8369635B2 (en) 2007-05-17 2013-02-05 Sony Corporation Information processing device and method
US8594427B2 (en) 2007-05-17 2013-11-26 Sony Corporation Method and apparatus for reducing memory capacity in encoding image data

Similar Documents

Publication Publication Date Title
US5602589A (en) Video image compression using weighted wavelet hierarchical vector quantization
CA2121196C (en) Dual memory buffer scheme for providing multiple data streams from stored data
CN1022282C (en) Adjustable antialias filters
US5570392A (en) Phase generator
US5121191A (en) Method and apparatus for coding motion pictures
RU2204217C2 (en) Interleaving data processing video decoder
US4394774A (en) Digital video compression system and methods utilizing scene adaptive coding with rate buffer feedback
US6353460B1 (en) Television receiver, video signal processing device, image processing device and image processing method
US5625571A (en) Prediction filter
JP3339054B2 (en) Data encoding method and apparatus, a data decoding method and apparatus, and recording medium
US4815023A (en) Quadrature mirror filters with staggered-phase subsampling
US4864396A (en) Television transmission system including a pyramidal coding/decoding circuit
US5748126A (en) Sigma-delta digital-to-analog conversion system and process through reconstruction and resampling
EP0126148B1 (en) Image processing method using a block overlap transformation procedure
US4918524A (en) HDTV Sub-band coding using IIR filter bank
US6118902A (en) Device and method for data compression/decompression using a discrete wavelet transform
ES2274578T3 (en) Image encoder and decoder images.
US5253043A (en) Upsampled interpolative processing of digital video signals
US6560369B1 (en) Conversion of wavelet coded formats depending on input and output buffer capacities
US6101279A (en) Image compression system using block transforms and tree-type coefficient truncation
EP0465732A1 (en) Apparatus for deriving a compatible low-definition interlaced television signal and other components from an interlaced high-definition television signal and apparatus for reconstructing the original signal
JP3096618B2 (en) Imaging device
JP3464767B2 (en) Wavelet decoding apparatus and method
JP5152598B2 (en) Coding apparatus and coding method, and decoding apparatus and decoding method
JPH09214972A (en) Decoder circuit, mpeg video stream decoding method and computer