JPH10270851A - 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板 - Google Patents

多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板

Info

Publication number
JPH10270851A
JPH10270851A JP7583897A JP7583897A JPH10270851A JP H10270851 A JPH10270851 A JP H10270851A JP 7583897 A JP7583897 A JP 7583897A JP 7583897 A JP7583897 A JP 7583897A JP H10270851 A JPH10270851 A JP H10270851A
Authority
JP
Japan
Prior art keywords
hole
circuit board
printed wiring
wiring board
sided circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7583897A
Other languages
English (en)
Other versions
JP3253886B2 (ja
Inventor
Akira Enomoto
亮 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP7583897A priority Critical patent/JP3253886B2/ja
Publication of JPH10270851A publication Critical patent/JPH10270851A/ja
Application granted granted Critical
Publication of JP3253886B2 publication Critical patent/JP3253886B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 インターステシャルバイアホール構造を有す
る多層プリント配線板を高い歩留りで効率良く製造する
のに有効な技術を提案する。 【解決手段】 一方の面に導体回路3を有する絶縁性硬
質基板2に対し、この基板を貫通して前記導体回路に達
する穴に導電性物質を充填してインタースティシャルバ
イアホールとなるバイアホール5を形成した多層プリン
ト配線板用片面回路基板において、前記バイアホール5
を、穴の内面を被覆する無電解めっき金属皮膜6と、残
る穴部に充填される導電性ペースト7とによって構成し
たことを特徴とする多層プリント配線板用片面回路基板
1とその製造方法、ならびに片面回路基板1で構成され
たIVH構造の多層プリント配線板を提案する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層プリント配線
板用片面回路基板とその製造方法、および多層プリント
配線板に関し、特に、バイアホールのための穴に導電性
物質を確実に充填した接続信頼性に優れる片面回路基板
についての提案である。
【0002】
【従来の技術】従来の多層プリント配線板は、銅張積層
板とプリプレグを相互に積み重ねて一体化してなる積層
体にて構成されている。この積層体は、その表面に表面
配線パターンを有し、層間絶縁層間には内層配線パター
ンを有している。これらの配線パターンは、積層体の厚
さ方向に穿孔形成したスルーホールを介して、内層配線
パターン相互間あるいは内層配線パターンと表面配線パ
ターン間を電気的に接続するようにしている。
【0003】ところが、上述したようなスルーホール構
造の多層プリント配線板は、スルーホールを形成するた
めの領域を確保する必要があるために、部品実装の高密
度化が困難であり、携帯用電子機器の超小型化や狭ピッ
チパッケージおよびMCMの実用化の要請に十分に対処
できないという欠点があった。そのため、最近では、上
述のようなスルーホール構造の多層プリント配線板に代
えて、電子機器の小型化,高密度化に対応し易いインタ
ーステシャルバイアホール(IVH)構造を有する多層
プリント配線板の開発が進められている。
【0004】このIVH構造を有する多層プリント配線
板は、積層体を構成する各層間絶縁層に、導体層間を接
続する導電性のバイアホールが設けられている構造のプ
リント配線板である。即ち、この配線板は、内層配線パ
ターン相互間あるいは内層配線パターンと表面配線パタ
ーン間が、配線基板を貫通しないバイアホール(ベリー
ドバイアホールあるいはブラインドバイアホール)によ
って電気的に接続されている。それ故に、IVH構造の
多層プリント配線板は、スルーホールを形成するための
領域を特別に設ける必要がなく、電子機器の小型化,高
密度化を容易に実現することができる。
【0005】こうしたIVH構造の多層プリント配線板
に関し、例えば、第9回回路実装学術講演大会予稿集
(平成7年3月2日)の第57頁には、全層IVH構造を
有する多層プリント配線板の開発に関する提案が報告さ
れている。この提案の多層プリント配線板は、炭酸ガ
スレーザによる高速微細ビア穴加工技術、基板材料と
してアラミド不織布とエポキシ樹脂のコンポジット材料
の採用、導電性ペーストの充填による層間接続技術、
に基づいて開発されたものであり、以下のプロセスによ
って製造される(図1参照)。
【0006】まず、プリプレグとしてアラミド不織布に
エポキシ樹脂を含浸させた材料を用い、このプリプレグ
に炭酸ガスレーザによる穴開け加工を施し、次いで、こ
のよにして得られた穴部分に導電性ペーストを充填する
(図1(a) 参照)。次に、上記プリプレグの両面に銅箔
を重ね、熱プレスにより加熱、加圧する。これにより、
プリプレグのエポキシ樹脂および導電性ペーストが硬化
され両面の銅箔相互の電気的接続が行われる(図1(b)
参照)。そして、上記銅箔をエッチング法によりパター
ニングすることで、バイアホールを有する硬質の両面基
板が得られる(図1(c) 参照)。
【0007】このようにして得られた両面基板をコア層
として多層化する。具体的には、前記コア層の両面に、
上述の導電性ペーストを充填したプリプレグと銅箔とを
位置合わせしながら順次に積層し、再度熱プレスしたの
ち、最上層の銅箔をエッチングすることで4層基板を得
る(図1(d),(e) 参照)。さらに多層化する場合は、上
記の工程を繰り返し行い、6層、8層基板とする。
【0008】以上説明したような従来技術にかかるIV
H構造の多層プリント配線板は、熱プレスによる加熱,
加圧工程とエッチングによる銅箔のパターンニング工程
とを何度も繰り返さなければならず、製造工程が複雑に
なり、製造に長時間を要するという欠点があった。しか
も、このような製造方法によって得られるIVH構造の
多層プリント配線板は、銅箔のパターンニング不良を製
造過程で確認することが難しいために、製造過程で1個
所でも(一工程でも)前記パターンニング不良が発生す
ると、最終製品である配線板全体が不良品となる。つま
り、上記従来の製造プロセスは、各積層工程のうち1個
所でも不良品を出すと、他の良好な積層工程のものまで
処分しなければならず、製造効率あるいは製造歩留りの
悪化を招きやすいという致命的な欠点があった。
【0009】これに対し、発明者は先に、IVH構造の
多層プリント配線板を高い歩留りで効率良く製造するの
に有効に用いられる多層プリント配線板用片面回路基板
として、絶縁性硬質基板に対し、この基板の一方の面に
導体回路を、そしてその他方の面には接着剤層をそれぞ
れ形成してなり、かつ前記基板および前記接着剤層には
これらの層を貫通して導体に接する穴を設けて導電性ペ
ーストを充填したバイアホールを形成したことを特徴と
する多層プリント配線板用片面回路基板を提案し、IV
H構造の多層プリント配線板として、IVHを介して電
気的に接続された回路基板のうちの少なくとも一層が、
上記片面回路基板で構成された多層プリント配線板を提
案した。そして、上記片面回路基板を用いてIVH構造
の多層プリント配線板を製造する方法として、 .絶縁性硬質基板の片面に貼着した金属箔をエッチン
グすることにより導体回路を形成する工程、 .上記基板の一方の面に形成した導体回路とは反対側
の表面に接着剤層を形成する工程、 .上記絶縁性硬質基板と上記接着剤層を貫通して導体
に接する穴を形成し、この穴に導電性ペーストを充填し
て片面回路基板を作製する工程、 .上記片面回路基板を2枚以上重ね合わせるか他の回
路基板と共に重ね合わせ、次いで該基板が具える前記接
着剤層を利用することによって、一度のプレス成形にて
多層状に一体化させる工程、を経ることを特徴とする多
層プリント配線板の製造方法を提案した。
【0010】この提案にかかる片面回路基板は、絶縁性
硬質基板の貫通孔に導電性ペーストを充填するものでは
なく、絶縁性硬質基板の片側が導体によって閉塞された
穴に導電性ペーストを充填するような構成である。この
ため、このような穴に導電性ペーストを充填して片面回
路基板を作製する上記提案の手法は、バイアホール中に
空気が巻き込みやすいという構造上の新たな欠点があっ
た。特に、最近の回路基板では、1層に約10万穴/m2
という多くの穴を設ける必要があり、1穴でも導電性ペ
ーストが確実に充填されないと回路基板自体が接続不良
となる。従って、IVH構造の多層プリント配線板を高
い歩留りで効率良く製造するためには、接続信頼性に優
れた片面回路基板の安定供給が不可欠であり、このよう
な片面回路基板の安定供給には、全ての穴を導電性物質
で確実に充填できる技術の開発が必要であった。
【0011】
【発明が解決しようとする課題】本発明は従来技術の上
記欠点を解消するためになされたものであり、その主た
る目的は、IVH構造の多層プリント配線板を高い歩留
りで効率良く製造するのに有効に用いられる接続信頼性
に優れた片面回路基板を提供することにある。本発明の
他の目的は、接続信頼性に優れた片面回路基板を安定し
て製造する方法を提案することにある。本発明のさらに
他の目的は、接続信頼性に優れた上記片面回路基板で構
成したIVH構造の多層プリント配線板を提供すること
にある。
【0012】
【課題を解決するための手段】発明者は、上述した目的
を実現するために鋭意研究を行った結果、以下に示す内
容を要旨構成とする発明を完成するに至った。すなわ
ち、 (1)IVH構造の多層プリント配線板を高い歩留りで効
率良く製造するのに有効に用いられる接続信頼性に優れ
た片面回路基板として、本発明は、一方の面に導体回路
を有する絶縁性硬質基板に対し、この基板を貫通して前
記導体回路に達する穴に導電性物質を充填してインター
スティシャルバイアホールとなるバイアホールを形成し
た多層プリント配線板用片面回路基板において、前記バ
イアホールを、穴の内面を被覆する無電解めっき金属皮
膜と、残る穴部に充填される導電性ペーストとによって
構成したことを特徴とする多層プリント配線板用片面回
路基板を提案する。ここで、上記無電解めっき金属は銅
であることが望ましい。
【0013】(2)上記(1) に記載の接続信頼性に優れた
片面回路基板を安定して製造する方法として、本発明
は、少なくとも下記〜の各工程、すなわち、 .絶縁性硬質基板の一方の面に貼着した金属箔をエッ
チングすることにより導体回路を形成する工程、 .上記絶縁性硬質基板の他方の面から前記導体回路に
達する貫通する穴を形成し、この穴の内面に触媒核を付
与して活性化し、ひき続き、この絶縁性硬質基板を無電
解めっき液に浸漬することにより、上記穴の内面に無電
解めっき金属皮膜を析出させる工程、 .残る穴の全体を導電性ペーストで充填する工程、を
経ることを特徴とする製造方法を提案する。ここで、上
記無電解めっき金属は銅であることが望ましい。
【0014】(3)そして、本発明は、回路基板の積層材
がインタースティシャルバイアホールを介してそれぞれ
電気的に接続されてなる構造の多層プリント配線板にお
いて、前記回路基板の少なくとも一層が、上記(1) に記
載の接続信頼性に優れた片面回路基板で構成されている
ことを特徴とする多層プリント配線板を提供する。
【0015】
【発明の実施の形態】本発明にかかる多層プリント配線
板用片面回路基板は、バイアホールを、穴の内面を被覆
する無電解めっき金属皮膜と、残る穴部に充填される導
電性ペーストとによって構成した点に特徴がある。この
ような構成にすれば、絶縁性硬質基板を貫通した穴に接
する導体部分は、該穴の底面部だけでなく穴の壁面にも
析出した無電解めっき金属を介して他の片面回路基板の
導体部分と面接続される。その結果、残る穴部に導電性
ペーストを充填した場合にその穴底に気泡が生じても、
底面部以外の例えば穴壁面部のめっき皮膜を介して電気
が導通するので、回路基板の導体回路どうしの電気的な
接続が確実に行い得る片面回路基板、即ち、IVH構造
の多層プリント配線板を高い歩留りで効率良く製造する
ために必要な接続信頼性に優れた片面回路基板を確実に
提供することができる。
【0016】このような本発明にかかる片面回路基板に
おいて、バイアホールを構成する無電解めっき金属とし
ては、銅,ニッケル,金等が挙げられ、特に、電気抵抗
が低くコストも安いという点で銅を用いることが望まし
い。
【0017】ここで、本発明の上記片面回路基板におい
て、バイアホールは、IVH構造の多層プリント配線板
を構成する各回路基板の導体回路どうしを、電気的に接
続する役割を担う。特に、本発明では、バイアホールを
構成する導電性ペーストが、隣接して積層される他の回
路基板上の導体回路と熱硬化によって密着し、それぞれ
の導体回路を電気的に接続する。
【0018】本発明の上記片面回路基板において、導体
回路は、IVH構造の多層プリント配線板を構成する表
面配線パターンあるいは内層配線パターンとなる。この
ような導体回路は、絶縁性硬質基板の片面に貼着された
金属箔をエッチングすることにより形成され、好ましく
は、絶縁性硬質基板の片面に銅箔を形成してなる片面銅
張積層板の該銅箔をエッチングすることにより形成され
る。
【0019】このような本発明にかかる片面回路基板
は、少なくとも下記〜の各工程、すなわち、 .絶縁性硬質基板の一方の面に貼着した金属箔をエッ
チングすることにより導体回路を形成する工程、 .上記絶縁性硬質基板の他方の面から前記導体回路に
達する貫通する穴を形成し、この穴の開口面に触媒核を
付与して活性化し、ひき続いて、この絶縁性硬質基板を
無電解めっき液に浸漬することにより、上記穴の内面に
無電解めっき金属皮膜を析出させる工程、 .残る穴の全体を導電性ペーストで充填する工程、を
経て製造されることを特徴とする。
【0020】この片面回路基板の製造方法において、絶
縁性硬質基板を貫通して導体回路に達する穴は、レーザ
の照射によって形成することが望ましい。その理由は、
片面回路基板のバイアホールを形成するための穴は、な
るべく微小径の穴を高密度に形成することが有利であ
り、穴開け加工にレーザを適用することによって、微小
径の穴を容易にかつ高密度に形成することができるから
である。また、レーザによる穴開け加工によれば、導体
回路を損傷することなく、絶縁性硬質基板を貫通する穴
を開けることができる。その結果、従来技術のようにプ
リプレグ基板を貫通する孔を設けるのではなく、導体回
路により一端が閉鎖された状態の穴を形成するので、そ
の穴に導電性物質を充填することにより、バイアホール
と導体回路が面接触するため、確実な導通が得られる。
ここで、本発明に用いるレーザとしては、炭酸ガスレー
ザやエキシマレーザ、YAGレーザの第4高調波などが
挙げられる。特に、炭酸ガスレーザは、加工速度が極め
て高いという点で有利である。
【0021】上記片面回路基板の製造方法において、工
程における穴の内面への触媒核の付与は、例えば、絶
縁性硬質基板の穴を穿孔する側の面にマスキングフィル
ムを貼合し、所定の位置に穴を穿孔し、次いで、常法に
従って触媒核を付与した後、前記マスキングフィルムを
除去することにより行われ、これによって、穴の内面に
のみ触媒核が付与された状態となる。また、この触媒核
の活性化は、既知の方法を採用することができ、例え
ば、酸処理により行う。さらに、無電解めっき液は、既
知の成分組成を有する無電解金属めっき液が採用でき、
この無電解めっき液に基板を浸漬することによって、活
性化された前記触媒核から順次無電解めっき金属が析出
し、上記穴の内面に無電解めっき金属皮膜が穴を一部残
した状態で析出するのである。
【0022】以上説明したような本発明にかかる片面回
路基板は、所定の配線を形成した導体回路を有する片面
回路基板として、IVH構造の多層プリント配線板を製
造するに先立ち、予め個々に製造される。それ故に、こ
れらの片面回路基板は、積層する前に、導体回路等の不
良箇所の有無を確認することができる。その結果、本発
明の片面回路基板を利用すれば、不良箇所のない片面回
路基板のみを用いることとなるので、製造段階で不良を
発生することが少なくなり、IVH構造の多層プリント
配線板を高い歩留りで製造することができる。
【0023】また、本発明の片面回路基板を利用すれ
ば、従来技術のように、プリプレグを積み重ねて熱プレ
スする工程を繰り返す必要はなく、片面回路基板を他の
回路基板と重ね合わせ、前記片面回路基板が具える接着
剤層を利用することによって、一度の熱プレス成形にて
積層一体化させることができる。即ち、IVH構造の多
層プリント配線板を複雑な工程を繰り返すことなく短時
間で効率良く製造することができる。
【0024】このようにして高い歩留りで効率良く製造
される本発明にかかるIVH構造の多層プリント配線板
は、回路基板の積層材がIVHを介してそれぞれ電気的
に接続されてなる構造の多層プリント配線板であって、
前記回路基板の少なくとも一層が、上述した本発明の片
面回路基板で構成されていることを特徴とする。
【0025】ここで、本発明の多層プリント配線板を構
成する片面回路基板は、その片面回路基板が有する接着
剤層などを介して他の回路基板と接着されていることが
望ましい。このような他の回路基板としては、本発明の
片面回路基板や従来知られたプリント配線基板のいずれ
も使用することができる。
【0026】なお、本発明の多層プリント配線板は、プ
リント配線板に一般的におこなわれている各種の加工処
理、例えば、表面にソルダーレジストの形成、表面配線
パターン上にニッケル/金めっきやはんだ処理、穴開け
加工、キャビティー加工、スルーホールめっき処理等を
施すことができる。また、本発明の多層プリント配線板
は、ICパッケージやベアチップ、チップ部品等の電子
部品を実装するために用いられる。
【0027】
【実施例】図2は、本発明の一実施例に係る片面回路基
板の縦断面図である。この図において、片面回路基板1
は、絶縁性硬質基板2と、この基板の片面に貼着された
金属箔をエッチングして形成した導体回路3と、前記導
体回路と反対側の基板表面に形成された接着剤層4とか
らなり、絶縁性硬質基板2と接着剤層4にはこれらの層
を貫通して導体回路3に接する穴を設けて該穴に導電性
物質を充填したバイアホール5を形成した片面回路基板
であり、前記バイアホール5を、穴の内面を被覆する無
電解めっき金属皮膜6と、残る穴部に充填される導電性
ペースト7とによって構成したものである。
【0028】図3は、本発明の他の実施例に係る片面回
路基板の縦断面図である。この図において、片面回路基
板1は、絶縁性硬質基板2と、この基板の片面に貼着さ
れた金属箔をエッチングして形成した導体回路3と、前
記導体回路と基板で形造られた凹部に充填された接着剤
層4とからなり、絶縁性硬質基板2にはこの基板を貫通
して導体回路3に接する穴に導電性物質を充填したバイ
アホール5を形成した片面回路基板であり、前記バイア
ホール5を、穴の内面を被覆する無電解めっき金属皮膜
6と、残る穴部に充填される導電性ペースト7とによっ
て構成したものである。
【0029】ここで、前記導体回路3は、例えば絶縁性
硬質基板2の片面に銅箔を形成してなる片面銅張積層板
の該銅箔をエッチングすることにより形成されたものが
好適である。前記絶縁性硬質基板2としては、例えば、
ガラス布エポキシ樹脂やガラス不織布エポキシ樹脂、ガ
ラス布ビスマレイミドトリアジン樹脂、アラミド不織布
エポキシ樹脂等を板状に硬化させた基板を使用すること
ができる。前記接着剤層4としては、例えば、エポキシ
系やポリイミド系、ビスマレイミドトリアジン系、アク
リレート系、フェノール系などの樹脂接着剤で構成する
ことができる。前記バイアホール5を構成する無電解め
っき金属皮膜6としては、例えば、銅,ニッケル,金等
のめっき皮膜を使用することができる。前記バイアホー
ル5を構成する導電性ペースト7としては、例えば、銅
や銀、金、カーボン等の導電性ペーストを使用すること
ができる。
【0030】次に、図2に示した本発明の一実施例に係
る片面回路基板を製造する方法について、図4にしたが
って具体的に説明する。 (1) まず、図4(a) に示すような金属箔13が片面に貼着
された絶縁性硬質基板12aを用意する。この金属箔13が
片面に貼着された絶縁性硬質基板12aとしては、例え
ば、片面銅張積層板を使用することが有利である。
【0031】(2) 次に、前記金属箔13をエッチングし、
図4(b) に示すように、所定のパターン形状に加工す
る。これにより導体回路13aが形成される。このエッチ
ング方法としては、公知の一般的な手段を採用すること
ができる。なお、この導体回路13aが内層配線パターン
となる場合は、層間の接着性を向上させるために、導体
回路の表面を、例えば、マイクロエッチングや粗化めっ
き、両面粗化銅箔の適用等の公知の手段を用いて粗面化
することが有利である。
【0032】(3) 次に、前記導体回路13aが形成された
絶縁性硬質基板12aの導体回路と反対側の面に、図4
(c) に示すように、接着剤層14aを形成する。この接着
剤層14aは、所定の樹脂接着剤をロールコータやカーテ
ンコータ、スプレーコータ、スクリーン印刷などの手段
で塗布してプレキュアするか、あるいは接着剤シートを
ラミネートすることにより形成することができる。この
ときの接着剤層の厚さとしては、10〜50μmの範囲が有
利である。
【0033】(4) 次に、図4(d) に示すように、接着剤
層14aおよび絶縁性硬質基板12aの厚さ方向に貫通して
導体に接する穴15を形成する。この穴15は、絶縁性硬質
基板12aの接着剤層14aの側からレーザを照射すること
により形成することが好ましい。このレーザを照射する
穴開け加工機としては、例えば、パルス発振型炭酸ガス
レーザ加工機を使用することができる。このような、炭
酸ガスレーザ加工機を用いることにより60〜200 μmφ
の微小径の穴を高精度に形成することができる。この結
果、バイアホールを高密度に形成することが可能にな
り、小型で高密度な多層プリント配線板を製造すること
ができる。なお、穴15の底の導体回路面18(バイアホー
ルに接する面)をきれいにする目的で、デスミア処理を
施すこともできる。
【0034】(5) 次に、上記(4) で形成した穴15の内面
に触媒核を付与して活性化し、ひき続き、この絶縁性硬
質基板12aを無電解めっき液に浸漬することにより、上
記穴15の内面に無電解めっき金属皮膜16を析出させる。
ここで、上記穴15の内面への触媒核の付与は、例えば、
絶縁性硬質基板12aの穴15を穿孔する側の面にマスキン
グフィルムを貼合し、所定の位置に穴15を穿孔し、次い
で、常法に従って触媒核を付与した後、前記マスキング
フィルムを除去することにより行われ、これによって、
穴15の内面にのみ触媒核が付与された状態となる。ま
た、上記触媒核の活性化は、既知の方法を採用すること
ができ、例えば、希硫酸などの酸処理により行う。さら
に、無電解めっき液としては、既知の成分組成を有する
銅やニッケル,金などの無電解金属めっき液を用いるこ
とができる。
【0035】(5) 図4(e) に示すように、残る穴の全体
を導電性ペースト17で充填して、片面回路基板11aを作
製する。この導電性ペースト17の充填方法としては、例
えば、メタルマスクを用いたスクリーン印刷法を採用す
ることができる。充填時には、バイアホールを高精度に
形成するために、穴15の周囲に保護マスクを形成してお
くことが有利である。保護マスクは、接着剤層14aの表
面にフィルムや紙をラミネートし、穴開け加工の際に一
緒に穴開けすることにより形成することができる。ま
た、導電性ペースト17は、重ね合わされる他の回路基板
の内層となる導体回路との接続性が良好なバイアホール
を実現する上で、穴15より若干突出する程度に充填する
ことが有利である。なお、充填した導電性ペースト17
は、後の工程の作業性を高めるためにプレキュアしてお
くことが有利であり、保護マスクは積層前に剥離され
る。
【0036】次に、図2に示した本発明の一実施例に係
る片面回路基板を用いて本発明の一実施例に係るIVH
構造の多層プリント配線板を製造する一方法について図
5にしたがって具体的に説明する。 (1) まず、IVH構造の多層プリント配線板を構成する
本発明の片面回路基板1(11a)を図4にしたがって作
製する。 (2) 同様の工程で、絶縁性硬質基板12b,12c,12dに
対し、この基板の一方の面に導体回路13b,13c,13d
を、そしてその他方の面には接着剤層14b,14c,14d
をそれぞれ形成してなり、かつ前記基板および前記接着
剤層にはこれらの層を貫通して導体回路に接する穴15を
設け、この穴15の内面を無電解めっき金属皮膜16で被覆
し、残る穴15の全体を導電性ペースト17で充填したバイ
アホール5を形成した、図5に示すような片面回路基板
11b, 11c, 11dを作製する。
【0037】(3)次に、前記の片面回路基板11a,11
b,11c,11dを所定の順に、片面回路基板の周囲に設
けられたガイドホールとガイドピンを用いて位置合わせ
しながら重ね合わせる。ここでは、片面回路基板11dの
接着剤層14dの上側に片面回路基板11cの導体回路13c
を重ね合わせ、その接着剤層14cの上側に片面回路基板
11bの接着剤層14bを重ね合わせ、さらにその導体回路
13bの上側に片面回路基板11aの接着剤層14aを重ね合
わせる。
【0038】(4)このようにして各片面回路基板を重ね
合わせた後、熱プレスを用いて 140℃〜200 ℃の温度範
囲で加熱、加圧することにより、各片面回路基板は一度
のプレス成形にて多層状に一体化される。なお、熱プレ
スとしては、真空熱プレスを使用することが有利であ
る。この工程では、接着剤層14a,14b,14c,14dを
介して重ね合わされた各片面回路基板11a,11b,11
c,11dは、接着剤層14a,14b,14c,14dが密着し
て熱硬化することにより、多層状に一体化される。同時
に、導電性ペースト17もそれぞれ対応する導体回路に密
着して熱硬化することにより、バイアホールを形成し、
IVH構造の多層プリント配線板が得られる(図6参
照)。
【0039】図6は、本発明の一実施例に係るIVH構
造の多層プリント配線板の縦断面図である。この図にお
いて、多層プリント配線板は、絶縁性硬質基板12a,12
b,12c,12dと、この基板の片面に貼着された金属箔
をエッチングして形成した導体回路13a,13b,13c,
13dと、前記導体回路と反対側の基板表面に形成された
接着剤層14a,14b,14c,14dとからなり、絶縁性硬
質基板12a,12b,12c,12dと接着剤層14a,14b,
14c,14dには、これらの層を貫通する導体回路13a,
13b,13c,13dに接する穴15の内面を無電解めっき金
属皮膜16で被覆し、残る穴15の全体を導電性ペースト17
で充填したバイアホール5a,5b,5dとを有する片面回路
基板11a,11b, 11c, 11dを積層し、前記片面回路基
板11a,11b, 11c, 11dがそれぞれ具える接着剤層14
a,14b,14c,14dによって相互に接合した4層基板
である。
【0040】ここで、片面回路基板11aの導体回路13a
および片面回路基板11dの導体回路13dは、それぞれ所
定の配線パターン形状に形成され、多層プリント配線板
の上側表面または下側表面に表面配線パターンとして配
置される。また、片面回路基板11bの導体回路13bおよ
び片面回路基板11cの導体回路13cは、それぞれ所定の
配線パターン形状に形成され、多層プリント配線板の片
面回路基板11aの下側または片面回路基板11dの上側に
内層配線パターンとして配置される。
【0041】また、バイアホール5aは、絶縁性硬質基板
12aと接着剤層14aを厚さ方向に貫通して形成されてお
り、バイアホール5bは、絶縁性基板12b,12cと接着剤
層14b,14cを厚さ方向に貫通して形成されており、バ
イアホール5dは、絶縁性基板12dと接着剤層14dを厚さ
方向に貫通して形成されており、それぞれ穴の内面を無
電解めっき金属皮膜16で被覆し、残る穴の全体を導電性
ペースト17で充填されいる。これらのバイアホールのう
ち5aは表面配線パターンとしての導体回路13aと内層配
線パターンとしての13bとの間を電気的に接続するブラ
インドバイアホールであり、バイアホール5bは内層配線
パターンとしての導体回路13bと13cの間を電気的に接
続するベリードバイアホールであり、バイアホール6dは
内層配線パターンとしての導体回路13cと表面配線パタ
ーンとしての導体回路13dとの間を電気5 に接続するブ
ラインドバイアホールであり、いずれもインターステシ
ャルバイアホールを構成する。
【0042】このような本発明にかかる多層プリント配
線板は、各種の電子部品を実装することができ、例え
ば、図6に二点鎖線で示すように、ICパッケージやベ
アチップ等のチップ部品8を表面配線パターン13aの所
定部位に搭載し、はんだ9により固定することができ
る。
【0043】〔他の実施例〕 (1) 前記実施例では、4層の片面回路基板が重ね合わさ
れた多層プリント配線板について説明したが、3層ある
いは5層以上の高多層の場合も同様に本発明を実施でき
るし、従来の方法で作成された片面プリント基板、両面
プリント基板、両面スルーホールプリント基板あるいは
多層プリント基板に本発明の片面回路基板を積層して多
層プリント配線板を製造することができる。 (2) 前記実施例では、バイアホールを形成するための穴
開け加工をレーザを照射する手段で行ったが、ドリル加
工やパンチング加工等の機械的手段を適用することもで
きる。 (3) 本発明の多層プリント配線板においては、表面配線
パターンはチップ電子部品を実装するためのパッド形状
のみに形成することもできる。
【0044】
【発明の効果】以上説明したように、本発明に係る多層
プリント配線板用片面回路基板は、バイアホールを穴の
内面を被覆する無電解めっき金属皮膜と、残る穴部に充
填される導電性ペーストとによって構成したことによ
り、導電性ペーストが空気を巻き込んでも、他の回路基
板との電気的な接続信頼性に優れるものである。それ故
に、本発明によれば、IVH構造の多層プリント配線板
を高い歩留りで効率良く製造するために必要な接続信頼
性に優れた片面回路基板を確実に提供することができ
る。また、本発明に係る上記片面回路基板の製造方法に
よれば、接続信頼性に優れた片面回路基板を安定して提
供することができる。さらに、上記片面回路基板で構成
される本発明の多層プリント配線板は、回路基板どうし
が接着剤層等によって接合されている構造であるので、
IVH構造を有する高密度の多層プリント配線板とし
て、複雑な製法によらずに高い歩留りで容易に提供され
得る。
【図面の簡単な説明】
【図1】従来技術に係る多層プリント配線板の一製造工
程を示す縦断面図である。
【図2】本発明に係る片面回路基板の一実施例を示す縦
断面図である。
【図3】本発明に係る片面回路基板の他の実施例を示す
縦断面図である。
【図4】前記片面回路基板の製造工程の一例を示す縦断
面図である。
【図5】本発明に係る多層プリント配線板の一製造工程
を示す縦断面図である。
【図6】本発明に係る多層プリント配線板の一実施例を
示す縦断面図である。
【符号の説明】
1 片面回路基板 2 絶縁性硬質基板 3 導体回路 4 接着剤層 5,5a,5b,5d バイアホール 6 無電解めっき皮膜 7 導電性ペースト 8 チップ部品 9 はんだ 11a, 11b, 11c, 11d 片面回路基板 12a, 12b, 12c, 12d 絶縁性硬質基板 13 金属箔 13a, 13b,13c, 13d 導体回路 14a, 14b, 14c, 14d 接着剤層 15 穴 16 無電解めっき皮膜 17 導電性ペースト 18 穴の底の導体回路面

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 一方の面に導体回路を有する絶縁性硬質
    基板に対し、この基板を貫通して前記導体回路に達する
    穴に導電性物質を充填してインタースティシャルバイア
    ホールとなるバイアホールを形成した多層プリント配線
    板用片面回路基板において、前記バイアホールを、穴の
    内面を被覆する無電解めっき金属皮膜と、残る穴部に充
    填される導電性ペーストとによって構成したことを特徴
    とする多層プリント配線板用片面回路基板。
  2. 【請求項2】 上記無電解めっき金属が銅である請求項
    1に記載の多層プリント配線板用片面回路基板。
  3. 【請求項3】 少なくとも下記〜の各工程、すなわ
    ち、 .絶縁性硬質基板の一方の面に貼着した金属箔をエッ
    チングすることにより導体回路を形成する工程、 .上記絶縁性硬質基板の他方の面から前記導体回路に
    達する貫通する穴を形成し、この穴の内面に触媒核を付
    与して活性化し、ひき続き、この絶縁性硬質基板を無電
    解めっき液に浸漬することにより、上記穴の内面に無電
    解めっき金属皮膜を析出させる工程、 .残る穴の全体を導電性ペーストで充填する工程、を
    経ることを特徴とする請求項1に記載の片面回路基板の
    製造方法。
  4. 【請求項4】 上記無電解めっき金属が銅である請求項
    3に記載の片面回路基板の製造方法。
  5. 【請求項5】 回路基板の積層材がインタースティシャ
    ルバイアホールを介してそれぞれ電気的に接続されてな
    る構造の多層プリント配線板において、 前記回路基板の少なくとも一層が、上記請求項1または
    2に記載の片面回路基板で構成されていることを特徴と
    する多層プリント配線板。
JP7583897A 1997-03-27 1997-03-27 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板 Expired - Lifetime JP3253886B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7583897A JP3253886B2 (ja) 1997-03-27 1997-03-27 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7583897A JP3253886B2 (ja) 1997-03-27 1997-03-27 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板

Publications (2)

Publication Number Publication Date
JPH10270851A true JPH10270851A (ja) 1998-10-09
JP3253886B2 JP3253886B2 (ja) 2002-02-04

Family

ID=13587750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7583897A Expired - Lifetime JP3253886B2 (ja) 1997-03-27 1997-03-27 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板

Country Status (1)

Country Link
JP (1) JP3253886B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003037050A1 (fr) * 2001-10-26 2003-05-01 Matsushita Electric Works, Ltd. Feuille de panneau de cablage et son procede de fabrication, panneau multicouche et son procede de fabrication
JP2007081423A (ja) * 2001-10-26 2007-03-29 Matsushita Electric Works Ltd 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
CN110088895A (zh) * 2016-12-28 2019-08-02 拓自达电线株式会社 散热基材、散热电路结构体及其制造方法
US11057996B2 (en) 2017-01-16 2021-07-06 Fujitsu Interconnect Technologies Limited Circuit board, method of manufacturing circuit board, and electronic device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003037050A1 (fr) * 2001-10-26 2003-05-01 Matsushita Electric Works, Ltd. Feuille de panneau de cablage et son procede de fabrication, panneau multicouche et son procede de fabrication
US7080446B2 (en) 2001-10-26 2006-07-25 Matsushita Electric Works, Ltd. Wiring board sheet and its manufacturing method, multilayer board and its manufacturing method
JP2007081423A (ja) * 2001-10-26 2007-03-29 Matsushita Electric Works Ltd 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
CN100442955C (zh) * 2001-10-26 2008-12-10 松下电工株式会社 配线板用板材及其制造方法、多层板及其制造方法
CN110088895A (zh) * 2016-12-28 2019-08-02 拓自达电线株式会社 散热基材、散热电路结构体及其制造方法
CN110088895B (zh) * 2016-12-28 2023-05-23 拓自达电线株式会社 散热基材、散热电路结构体及其制造方法
US11057996B2 (en) 2017-01-16 2021-07-06 Fujitsu Interconnect Technologies Limited Circuit board, method of manufacturing circuit board, and electronic device

Also Published As

Publication number Publication date
JP3253886B2 (ja) 2002-02-04

Similar Documents

Publication Publication Date Title
US7151228B2 (en) Laminating double-side circuit board, manufacturing method thereof, and multilayer printed circuit board using same
US6320140B1 (en) One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method of its production
WO1998056220A1 (fr) Plaquette de circuit simple face et procede de fabrication de ladite plaquette
JP4192657B2 (ja) チップ部品内蔵ビルドアップ多層配線板の製造方法
JP2001168481A (ja) 銅張積層板およびプリント配線板用回路基板とその製造方法
JP4043115B2 (ja) 多数個取り多層プリント配線板
JP4187352B2 (ja) ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法
JP2006196785A (ja) 電子部品内蔵プリント配線板及びその製造方法
JP4592891B2 (ja) 多層回路基板および半導体装置
JP3492467B2 (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JPH1154934A (ja) 多層プリント配線板およびその製造方法
JPH0936551A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JPH1154926A (ja) 片面回路基板およびその製造方法
JP3253886B2 (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JPH1041635A (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JP2002198652A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2001015919A (ja) 多層プリント配線板用回路基板とその製造方法および多層プリント配線板
JP2000269647A (ja) 片面回路基板、多層プリント配線板およびその製造方法
JP3492667B2 (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
KR20100095742A (ko) 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조
JP3540809B2 (ja) 高密度多層プリント配線板用片面回路基板および高密度多層プリント配線板
JP2007335631A (ja) 積層配線板の製造方法
JP4545866B2 (ja) 多層プリント配線板用回路基板の製造方法
JPH1051139A (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JP2004031828A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term