JPH10261544A - チップ型積層セラミックコンデンサ - Google Patents
チップ型積層セラミックコンデンサInfo
- Publication number
- JPH10261544A JPH10261544A JP9066974A JP6697497A JPH10261544A JP H10261544 A JPH10261544 A JP H10261544A JP 9066974 A JP9066974 A JP 9066974A JP 6697497 A JP6697497 A JP 6697497A JP H10261544 A JPH10261544 A JP H10261544A
- Authority
- JP
- Japan
- Prior art keywords
- external terminal
- dielectric ceramic
- length direction
- electrodes
- width direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 38
- 239000000919 ceramic Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims description 44
- 229910000679 solder Inorganic materials 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 10
- 238000005476 soldering Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 230000008602 contraction Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
セラミックコンデンサを提供する。 【解決手段】 内部電極21〜27は誘電体セラミック
基体1の内部で、誘電体セラミック層10を介して厚み
方向Tに重なり、長さ方向Lの一端が、隣接する内部電
極間で一対の外部端子電極31、32に交互に接続され
る。内部電極21〜27の長さ方向Lの他端は、外部端
子電極31、32により囲まれた領域まで延び、幅方向
Wの両隅部が削減される。両隅部の削減は、幅方向Wで
見た外部端子電極31の中点と長さ方向Lで見た外部端
子電極32の先端321とを結ぶ最短仮想線X11、誘
電体セラミック基体1の幅方向Wの1面及び長さ方向L
の1面により作られる三角形領域S11内に入る内部電
極の隅部面積を削除するように行なわれる。
Description
量のチップ型積層セラミックコンデンサ及びその実装方
法に関する。
は、限られた体積の中で、より大きい静電容量を得るた
め、内部電極の最大重なり面積が得られるように設計さ
れていた。
性を考慮して、プリント基板等の回路パターン面に対し
て、内部電極が平行になるように実装されていた(例え
ば、特開平8−181033号公報参照)。しかし、半
田付け時の熱等によってプリント基板が熱膨張し、歪
む。半田付け終了後の冷却サイクルでは、プリント基板
は熱収縮し、歪みを発生する。この歪みの影響で誘電体
セラミック基体にクラックが入ることがある。誘電体セ
ラミック基体にクラックが入った場合、内部電極に亀
裂、断線等を引き起こす。このため、この実装方法によ
れば、積層セラミックコンデンサの静電容量が劣化し、
絶縁抵抗が低下する恐れがあった。
て、内部電極の先端辺の角部を円弧状にした構造の積層
セラミックコンデンサが提案されている(例えば、特公
平8−1875号公報、実公昭63−14456号公
報、特開平8−181033号公報及び実開平4−92
624号公報参照)。
は、半田付け時の熱衝撃による残留応力の低減及びクラ
ックによる性能の劣化防止にある程度の効果が得られた
が、上述したような問題を完全には解決できなかった。
しかも、内部電極の重なり面積が小さくなるため、取得
できる静電容量が大幅に小さくなる問題があった。
な静電容量を得ることができる積層セラミックコンデン
サを提供することである。
ック基体に発生することのあるクラックによる特性劣化
を防止できる積層セラミックコンデンサを提供すること
である。
を最小にして、クラックによる特性劣化を防止し得る積
層セラミックコンデンサを提供することである。
ため、本発明に係る積層セラミックコンデンサは、誘電
体セラミック基体と、複数の内部電極と、少なくとも一
対の外部端子電極とを含む。前記誘電体セラミック基体
は、厚み方向、幅方向及び長さ方向を持つ6面体状であ
る。前記一対の外部端子電極は、前記誘電体セラミック
基体の前記長さ方向の両端に設けられ、前記誘電体セラ
ミック基体の長さ方向の1面、厚み方向の2面及び幅方
向の2面を覆っている。
ック基体の内部に埋設され、誘電体セラミック層を介し
て前記厚み方向に重なり、長さ方向の一端が、隣接する
内部電極間で、前記一対の外部端子電極に交互に接続さ
れ、長さ方向の他端は、前記外部端子電極によって囲ま
れた領域まで延び、幅方向の両隅部が削減されている。
で見た前記外部端子電極の中点と前記長さ方向で見た前
記外部端子電極の先端とを結ぶ最短仮想線、前記誘電体
セラミック基体の幅方向の1面及び長さ方向の1面によ
って作られる三角形領域内に入らないように削除されて
いる。
おいて、一対の外部端子電極が、六面体状である誘電体
セラミック基体の長さ方向の両端に設けられており、複
数の内部電極が誘電体セラミック基体の内部に埋設さ
れ、誘電体セラミック層を介して厚み方向に重なり、長
さ方向の一端が、隣接する内部極間で、一対の外部端子
電極に交互に接続されているから、一対の外部端子電極
間から、内部電極の総数、電極対向面積、誘電体セラミ
ック層の誘電率、その厚さ等に対応した大きな静電容量
が得られる。
長さ方向の1面、厚み方向の2面及び幅方向の2面を覆
っているから、誘電体セラミック基体に対する外部端子
電極の付着面積が5面となり、外部端子電極の付着強度
がきわめて大きくなる。
部端子電極によって囲まれた領域まで延びているから、
誘電体セラミック基体の長さ及び幅を最大限利用して、
大きな静電容量を得ることができる。
部が削減されている。内部電極の方向の隅部は、幅方向
で見た外部端子電極の中点と長さ方向で見た外部端子電
極の先端とを結ぶ最短仮想線、誘電体セラミック基体の
幅方向の1面及び長さ方向の1面によって作られる三角
形領域内に入らないように削除されている。かかる削減
構造を有すると、当該積層セラミックコンデンサを、幅
方向の1面側が基板の部品搭載面に向き合うように配置
して、基板に設けられた導体パターンに半田付けした場
合、半田付着領域が、通常は、前述した三角領域よりも
小さくなる。
ラックは、主として、半田付着領域に発生する。前述し
たように、この半田付着領域は、内部電極の長さ方向の
他端を削減した三角領域内に含まれており、内部電極に
重なり面積を生じない領域であり、容量取得には実質的
に関与していない。このため、仮に、半田付着領域にお
いて、クラックが発生し、隅部を削減した内部電極と対
向関係にある他の内部電極に亀裂や部分的断線が発生し
たとしても、容量の低下等の特性劣化を生じない。
われるから、幅方向に関しては実装方向による影響を受
けることなく、クッラクによる特性劣化を回避すること
ができる。
外部端子電極によって囲まれた領域まで延びていて、誘
電体セラミック基体の長さ及び幅を最大限利用し得る構
造を有しており、このような構造の下で、内部電極の長
さ方向の他端側において、幅方向の両隅部を削減するの
で、削減による容量低下を最小にし、クラックによる特
性劣化を防止することができる。
は、実施例である添付図面を参照し、更に詳しく説明す
る。
クコンデンサを示す斜視図、図2は図1の2−2線に沿
った断面図、図3は図2の3−3線に沿った断面図、図
4は図2の4−4線に沿った断面図である。本発明に係
る積層セラミックコンデンサは、誘電体セラミック基体
1と、複数の内部電極21〜27と、一対の外部端子電
極31、32とを含む。誘電体セラミック基体1は、厚
み方向T、幅方向W及び長さ方向Lを持つ6面体状であ
る。一対の外部端子電極31、32は、誘電体セラミッ
ク基体1の長さ方向Lの両端に設けられ、誘電体セラミ
ック基体1の長さ方向Lの1面、厚み方向Tの2面及び
幅方向Wの2面を覆っている。
ミック基体1の内部に埋設され、誘電体セラミック層1
0を介して厚み方向Tに重なり、長さ方向Lの一端が、
隣接する内部電極間で、一対の外部端子電極31、32
に交互に接続されている。例えば、内部電極21の一端
は外部端子電極31に接続され、内部電極21と隣接す
る内部電極22の一端は、外部端子電極32に接続され
ている。内部電極21〜27の長さ方向Lの他端は、外
部端子電極31、32によって囲まれた領域まで延び、
幅方向Wの両隅部が削減されている。内部電極21〜2
7の個数は任意である。
した内部電極21〜27においては、図3に示すよう
に、三角形領域S11、S12内に入らないように削除
されている。三角形領域S11は、幅方向Wで見た外部
端子電極32の中点O1と、長さ方向Lで見た外部端子
電極32の先端321とを結ぶ最短仮想線X11、誘電
体セラミック基体1の幅方向Wの1面及び長さ方向Lの
1面によって作られる。外部端子電極32の先端部32
1までの長さをL11とすると、三角形領域S11は、
長さL11、高さ(幅)W/2及び斜辺X11によって
構成される直角三角形となる。高さ(幅)W/2は外部
端子電極31の長さL11よりも大きくなっている。
は逆方向において、幅方向Wで見た外部端子電極32の
中点O1と、長さ方向Lで見た外部端子電極32の先端
321とを結ぶ最短仮想線X12、誘電体セラミック基
体1の幅方向Wの1面及び長さ方向Lの1面によって作
られる。外部端子電極32の先端部321までの長さを
L12(=L11)とすると、三角形領域S12は、長
さL12、高さ(幅)W/2及び斜辺X12によって構
成される直角三角形となる。高さ(幅)W/2は外部端
子電極31の長さL12よりも大きくなっている。
極22、24、26の両隅部は、図4に示すように、三
角形領域S21、S22内に入らないように削除されて
いる。三角形領域S21は、幅方向Wで見た外部端子電
極31の中点O2と、長さ方向Lで見た外部端子電極3
1の先端311とを結ぶ最短仮想線X21、誘電体セラ
ミック基体1の幅方向Wの1面及び長さ方向Lの1面に
よって作られる。外部端子電極31の先端部311まで
の長さをL21とすると、三角形領域S21は、長さL
21、高さ(幅)W/2及び斜辺X21によって構成さ
れる直角三角形となる。高さ(幅)W/2は外部端子電
極31の長さL21よりも大きくなっている。
は逆方向において、幅方向Wで見た外部端子電極31の
中点O2と、長さ方向Lで見た外部端子電極31の先端
311とを結ぶ最短仮想線X22、誘電体セラミック基
体1の幅方向Wの1面及び長さ方向Lの1面によって作
られる。外部端子電極31の先端部311までの長さを
L22(=L21)とすると、三角形領域S22は、長
さL22、高さ(幅)W/2及び斜辺X22によって構
成される直角三角形となる。高さ(幅)W/2は外部端
子電極31の長さL22よりも大きくなっている。
ックコンデンサにおいて、一対の外部端子電極31、3
2が、六面体状である誘電体セラミック基体1の長さ方
向Lの両端に設けられており、複数の内部電極21〜2
7が誘電体セラミック基体1の内部に埋設され、誘電体
セラミック層10を介して厚み方向Tに重なり、長さ方
向Lの一端が、隣接する内部極間で、一対の外部端子電
極31、32に交互に接続されているから、一対の外部
端子電極31ー32間から、内部電極21〜27の総
数、電極対向面積、誘電体セラミック層10の誘電率、
その厚さ等に対応した大きな静電容量が得られる。
ック基体1の長さ方向Lの1面、厚み方向Tの2面及び
幅方向Wの2面を覆っているから、誘電体セラミック基
体1に対する外部端子電極31、32の付着面積が5面
となり、外部端子電極31、32の付着強度がきわめて
大きくなる。
の他端が、外部端子電極31、32によって囲まれた領
域まで延びているから、誘電体セラミック基体1の長さ
L及び幅Wを最大限利用して、大きな静電容量を得るこ
とができる。
ンサの実装方法を示す断面図である。図示するように、
本発明に係る積層セラミックコンデンサ6の実装に当た
っては、幅方向Wの1面側が基板4の部品搭載面40に
向き合うように配置し、基板4に設けられた導体パター
ン41、42に半田51、52によって固定する。ま
ず、半田51の付着と内部電極21、23、25、27
との関係について説明する。
方向Wに取られた高さ方向において、通常、誘電体セラ
ミック基体1の幅方向Wの1面に付着された外部端子電
極32の長さL11とほぼ同じ高さW11となるように
付着する。外部端子電極32の幅方向Wの中点O1は、
長さL11よりも大きいから、半田51は幅方向Wの中
点O1よりも低い高さW11に付着する。
ミックコンデンサ6において、外部端子電極31に一端
を接続した内部電極21、23、25、27の両隅部
が、三角形領域S11内に入らないように削除されてい
る。
端子電極32の中点O1と、長さ方向Lで見た外部端子
電極32の先端321とを結ぶ最短仮想線X11、誘電
体セラミック基体1の幅方向Wの1面及び長さ方向Lの
1面によって作られた領域であり、幅方向Wの中点O1
よりも低い高さW11に形成される半田付着領域S01
よりも、必ず大きくなる。従って、半田付着領域S01
の下に、内部電極21、23、25、27が存在しな
い。
クラックは、主として、半田付着領域S01に発生す
る。前述したように、この半田付着領域S01は、内部
電極21、23、25、27の長さ方向の他端を削減し
た三角領域S11内に含まれており、内部電極21ー内
部電極22ー内部電極23、内部電極24ー内部電極2
5ー内部電極26ー内部電極27に重なり面積を生じな
い領域であり、容量取得には実質的に関与していない。
このため、仮に、半田付着領域S01において、誘電体
セラミック基体1にクラックが発生し、例えば、隅部を
削減した内部電極21と対向関係にある内部電極22に
亀裂や部分的断線が発生したとしても、容量の低下等の
特性劣化を生じない。なお、亀裂や部分的断線は、内部
電極22を分断するような状態では発生しない。
削減は、幅方向Wの両側でなされていて、三角形領域S
11とは対称的に、三角形領域S12が存在するから、
幅方向Wの相対する2面の何れを、基板4の部品搭載面
40に向き合わせても、同様の作用効果が得られる。
域と内部電極22、24、26との関係について説明す
る。半田52は、誘電体セラミック基体1の幅方向Wに
取られた高さ方向において、誘電体セラミック基体1の
幅方向Wの1面に付着された外部端子電極31の長さL
21とほぼ同じ高さW21となるように付着する。外部
端子電極31の幅方向Wの中点は、長さL11よりも大
きいから、半田52は幅方向Wの中点O2よりも低い高
さW21に付着する。
極22、24、26の両隅部は、三角形領域S21内に
入らないように削除されている。
端子電極31の中点O2と、長さ方向Lで見た外部端子
電極31の先端311とを結ぶ最短仮想線X21、誘電
体セラミック基体1の幅方向Wの1面及び長さ方向Lの
1面によって作られた領域であり、幅方向Wの中点O2
よりも低い高さW21に形成される半田付着領域S02
よりも、必ず大きくなる。従って、半田付着領域S02
の下に、内部電極22、24、26が存在しない。
クラックは、主として、半田付着領域S02に発生す
る。前述したように、この半田付着領域S02は、内部
電極22、24、26の長さ方向の他端を削減した三角
領域S21内に含まれており、内部電極21ー内部電極
22ー内部電極23、内部電極24ー内部電極25ー内
部電極26ー内部電極27に重なり面積を生じない領域
であり、容量取得には実質的に関与していない。このた
め、仮に、半田付着領域S02において、誘電体セラミ
ック基体1にクラックが発生し、例えば、隅部を削減し
た内部電極22と対向関係にある内部電極21に亀裂や
部分的断線が発生したとしても、容量の低下等の特性劣
化を生じない。
は、幅方向Wの両側でなされていて、三角形領域S21
とは対称的に、三角形領域S22が存在するから、幅方
向Wの相対する2面の何れを、基板4の部品搭載面40
に向き合わせても、同様の作用効果が得られる。
Lの他端が、外部端子電極31、32によって囲まれた
領域まで延びていて、誘電体セラミック基体1の長さL
及び幅Wを最大限利用し得る構造を有しており、このよ
うな構造の下で、内部電極21〜27の長さ方向Lの他
端側において、幅方向Wの両隅部を削減するので、削減
による容量低下を最小にして、クラックによる特性劣化
を防止することができる。
法と、得られた積層セラミックコンデンサの実装方法の
違いによる特性データについて説明する。まず、平均粒
子径が2μm以下のBaTiO3の主成分原料に顆粒化した副
成分を3wt%添加する。これに有機系バインダー、可
塑剤を添加してボールミルにて充分に混合した後、スラ
リー化し、ドクターブレード法により誘電体セラミック
のグリーンシートを得た。
数個の、内部電極の先端辺の角部を、外部端子電極のタ
レ部より大きい部分から内部電極の幅が狭くなった内部
電極パターンを印刷した。
ート厚み方向に圧着し、切断して積層セラミックコンデ
ンサの積層体を作った。
0℃、5時間保持して脱バインダー処理を行った後、還
元ガス気流中において、1250℃、2時間焼成するこ
とにより焼結体を作った。
ーストを塗布して焼き付け、外部端子電極を形成して、
静電容量約1μFの積層セラミックコンデンサを得た。
量変化率及び絶縁抵抗について、電極状態及び半田付け
形態の違いによる4通りの試料を比較した結果を表1に
示す。ここで、比較例1は内部電極が回路パターン面に
対して平行になるように半田付けされた試料であり、比
較例2は内部電極が回路パターン面に対して垂直になる
ように半田付けされた試料であり、比較例3は内部電極
の一端の角部が削られ、内部電極が回路パターン面に対
して平行になるように半田付けされた試料であり、実施
例1は内部電極の一端の角部が削られ、内部電極が回路
パターン面に対して垂直になるように半田付けされた試
料である。
比較例1及び比較例3が半田付け後60%の劣化が見ら
れ、比較例2が5%の劣化が見られるのに対して、実施
例1は全く劣化が見られない。絶縁抵抗については、比
較例1、比較例2及び比較例3が10Ω以下であるのに
対して、実施例1は1010Ω以上であり、明らかに他の
試料よりも高い抵抗値を示している。したがって、本発
明によれば、静電容量の劣化もなく、絶縁抵抗の低下も
みられない。
のような効果が得られる。 (a)大きな静電容量を得ることができる積層セラミッ
クコンデンサを提供できる。 (b)誘電体セラミック基体に発生することのあるクラ
ックによる特性劣化を防止し得る積層セラミックコンデ
ンサを提供できる。 (c)容量低下を最小にして、クラックによる特性劣化
を防止し得る積層セラミックコンデンサを提供できる。
斜視図である。
方法を示す断面図である。
方法を示す断面図である。
Claims (4)
- 【請求項1】 誘電体セラミック基体と、複数の内部電
極と、少なくとも一対の外部端子電極とを含む積層セラ
ミックコンデンサであって、 前記誘電体セラミック基体は、厚み方向、幅方向及び長
さ方向を持つほぼ六面体状であり、 前記一対の外部端子電極は、前記誘電体セラミック基体
の前記長さ方向の両端に設けられ、前記誘電体セラミッ
ク基体の長さ方向の1面、厚み方向の2面及び幅方向の
2面を覆っており、 前記複数の内部電極は、前記誘電体セラミック基体の内
部に埋設され、誘電体セラミック層を介して前記厚み方
向に重なり、長さ方向の一端が、隣接する内部電極間
で、前記一対の外部端子電極に交互に接続され、長さ方
向の他端は前記外部端子電極によって囲まれた領域まで
延び幅方向の両隅部が削減されており、 前記内部電極の前記両隅部は、前記幅方向で見た前記外
部端子電極の中点と前記長さ方向で見た前記外部端子電
極の先端とを結ぶ最短仮想線、前記誘電体セラミック基
体の幅方向の1面及び長さ方向の1面によって作られる
三角形領域内に入らないように削除されている積層セラ
ミックコンデンサ。 - 【請求項2】 請求項1に記載された積層セラミックコ
ンデンサであって、 前記誘電体セラミック基体の前記幅方向の1面から、前
記外部端子電極の中点までの距離は、前記長さ方向で見
た前記外部端子電極の長さよりも大きい積層セラミック
コンデンサ。 - 【請求項3】 積層セラミックコンデンサを基板上に実
装する方法であって、 前記積層セラミックコンデンサは、誘電体セラミック基
体と、複数の内部電極と、少なくとも一対の外部端子電
極とを含んでおり、 前記誘電体セラミック基体は、厚み、幅及び長さを持つ
ほぼ六面体状であり、 前記一対の外部端子電極は、前記誘電体セラミック基体
の前記長さ方向の両端に設けられ、前記誘電体セラミッ
ク基体の長さ方向の1面、厚み方向の2面及び幅方向の
2面を覆っており、 前記複数の内部電極は、前記誘電体セラミック基体の内
部に埋設され、誘電体セラミック層を介して前記厚み方
向に重なり、長さ方向の一端が、隣接する内部電極間
で、前記一対の外部端子電極に交互に接続され、長さ方
向の他端は前記外部端子電極によって囲まれた領域まで
延び、幅方向の両隅部が削減されており、 前記両隅部の削減は、前記幅方向で見た前記外部端子電
極の中点と前記前記長さ方向で見た前記外部端子電極の
先端とを結ぶ最短仮想線、前記誘電体セラミック基体の
幅方向の1面及び長さ方向の1面によって作られる三角
形領域内に入る内部電極の隅部面積を削除するように行
なわれており、 前記積層セラミックコンデンサは、前記幅方向の1面側
が前記基板の部品搭載面に向き合うように配置して、前
記基板に設けられた導体パターンに半田付けする実装方
法。 - 【請求項4】 請求項3に記載された実装方法であっ
て、 前記半田付けは、半田付着領域が、前記誘電体セラミッ
ク基体の前記幅方向で見た前記外部端子電極の前記中点
よりも低い位置になるように行なう実装方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06697497A JP3882954B2 (ja) | 1997-03-19 | 1997-03-19 | チップ型積層セラミックコンデンサ |
EP98302022A EP0866478B1 (en) | 1997-03-19 | 1998-03-17 | Chip type laminated ceramic capacitor |
US09/044,028 US6104599A (en) | 1997-03-19 | 1998-03-19 | Chip type laminated ceramic capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06697497A JP3882954B2 (ja) | 1997-03-19 | 1997-03-19 | チップ型積層セラミックコンデンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10261544A true JPH10261544A (ja) | 1998-09-29 |
JP3882954B2 JP3882954B2 (ja) | 2007-02-21 |
Family
ID=13331514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06697497A Expired - Fee Related JP3882954B2 (ja) | 1997-03-19 | 1997-03-19 | チップ型積層セラミックコンデンサ |
Country Status (3)
Country | Link |
---|---|
US (1) | US6104599A (ja) |
EP (1) | EP0866478B1 (ja) |
JP (1) | JP3882954B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7715171B2 (en) | 2005-08-19 | 2010-05-11 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
US8130484B2 (en) | 2007-06-27 | 2012-03-06 | Murata Manufacturing Co., Ltd. | Monolithic ceramic electronic component and mounting structure thereof |
JP2012532455A (ja) * | 2009-07-01 | 2012-12-13 | ケメット エレクトロニクス コーポレーション | 高電圧能力を有する高静電容量の多層 |
US10290521B2 (en) | 2007-06-29 | 2019-05-14 | Screen Semiconductor Solutions Co., Ltd. | Substrate treating apparatus with parallel gas supply pipes and a gas exhaust pipe |
CN113257572A (zh) * | 2020-02-13 | 2021-08-13 | Tdk株式会社 | 电子部件 |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
US7301748B2 (en) | 1997-04-08 | 2007-11-27 | Anthony Anthony A | Universal energy conditioning interposer with circuit architecture |
US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
JP3233090B2 (ja) * | 1998-02-06 | 2001-11-26 | 株式会社村田製作所 | 高圧用積層コンデンサ |
EP0949642B1 (en) * | 1998-03-31 | 2010-11-03 | TDK Corporation | Chip-type electronic component and method for producing the same |
EP1022751B1 (en) * | 1998-12-28 | 2010-03-03 | Murata Manufacturing Co., Ltd. | Monolithic ceramic electronic component |
CN101232776B (zh) * | 1999-09-02 | 2011-04-20 | 揖斐电株式会社 | 印刷布线板 |
US6970362B1 (en) * | 2000-07-31 | 2005-11-29 | Intel Corporation | Electronic assemblies and systems comprising interposer with embedded capacitors |
US6611419B1 (en) | 2000-07-31 | 2003-08-26 | Intel Corporation | Electronic assembly comprising substrate with embedded capacitors |
US6775150B1 (en) * | 2000-08-30 | 2004-08-10 | Intel Corporation | Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture |
JP3885938B2 (ja) * | 2002-03-07 | 2007-02-28 | Tdk株式会社 | セラミック電子部品、ペースト塗布方法及びペースト塗布装置 |
US6829134B2 (en) * | 2002-07-09 | 2004-12-07 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component and method for manufacturing the same |
US20040197284A1 (en) * | 2003-04-04 | 2004-10-07 | Frederic Auguste | Cosmetic composition comprising a volatile fatty phase |
US7769004B2 (en) * | 2003-09-26 | 2010-08-03 | Surgient, Inc. | Network abstraction and isolation layer for masquerading machine identity of a computer |
US7675729B2 (en) | 2003-12-22 | 2010-03-09 | X2Y Attenuators, Llc | Internally shielded energy conditioner |
JP2005294356A (ja) * | 2004-03-31 | 2005-10-20 | Sanyo Electric Co Ltd | 積層セラミック基板の製造方法及び積層セラミック基板 |
KR100587006B1 (ko) * | 2004-12-23 | 2006-06-08 | 삼성전기주식회사 | 적층형 칩 커패시터 및 그 제조 방법 |
WO2006093830A2 (en) | 2005-03-01 | 2006-09-08 | X2Y Attenuators, Llc | Internally overlapped conditioners |
WO2006093831A2 (en) | 2005-03-01 | 2006-09-08 | X2Y Attenuators, Llc | Energy conditioner with tied through electrodes |
KR101390426B1 (ko) | 2006-03-07 | 2014-04-30 | 엑스2와이 어테뉴에이터스, 엘.엘.씨 | 에너지 컨디셔너 구조물들 |
KR100843434B1 (ko) * | 2006-09-22 | 2008-07-03 | 삼성전기주식회사 | 적층형 칩 커패시터 |
JP5217584B2 (ja) * | 2008-04-07 | 2013-06-19 | 株式会社村田製作所 | 積層セラミック電子部品 |
CN102017033B (zh) * | 2008-07-29 | 2012-07-18 | 株式会社村田制作所 | 层叠陶瓷电容器 |
KR101548770B1 (ko) * | 2011-06-23 | 2015-09-01 | 삼성전기주식회사 | 칩 타입 적층 커패시터 |
KR101309479B1 (ko) | 2012-05-30 | 2013-09-23 | 삼성전기주식회사 | 적층 칩 전자부품, 그 실장 기판 및 포장체 |
KR101309326B1 (ko) | 2012-05-30 | 2013-09-16 | 삼성전기주식회사 | 적층 칩 전자부품, 그 실장 기판 및 포장체 |
KR101474065B1 (ko) * | 2012-09-27 | 2014-12-17 | 삼성전기주식회사 | 적층 칩 전자부품, 그 실장 기판 및 포장체 |
KR101496816B1 (ko) * | 2013-04-26 | 2015-02-27 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 실장 기판 |
KR102061507B1 (ko) * | 2013-05-31 | 2020-01-02 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판 |
JP2016149479A (ja) * | 2015-02-13 | 2016-08-18 | 株式会社村田製作所 | 積層コンデンサ |
US10242803B2 (en) * | 2015-07-19 | 2019-03-26 | Vq Research, Inc. | Methods and systems for geometric optimization of multilayer ceramic capacitors |
US10431508B2 (en) | 2015-07-19 | 2019-10-01 | Vq Research, Inc. | Methods and systems to improve printed electrical components and for integration in circuits |
KR101843269B1 (ko) * | 2016-07-13 | 2018-03-28 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61139018A (ja) * | 1984-12-10 | 1986-06-26 | 株式会社村田製作所 | チツプ型電子部品の外部接続用電極を形成する方法 |
JPS6244519A (ja) * | 1985-08-23 | 1987-02-26 | Nippon Steel Corp | 溶鋼の真空脱ガス槽 |
JPS6314456A (ja) * | 1986-07-04 | 1988-01-21 | Nitto Electric Ind Co Ltd | 光半導体装置 |
JPH0492624A (ja) * | 1990-08-08 | 1992-03-25 | Inax Corp | シートペーパー供給装置 |
JPH04171708A (ja) * | 1990-11-02 | 1992-06-18 | Tdk Corp | 磁器コンデンサ |
JPH0574644A (ja) * | 1991-09-12 | 1993-03-26 | Sony Corp | チツプ形積層セラミツクコンデンサの実装方法 |
JP2993301B2 (ja) * | 1992-11-26 | 1999-12-20 | 松下電器産業株式会社 | 積層セラミックコンデンサ |
JP2853523B2 (ja) * | 1993-07-14 | 1999-02-03 | トヨタ自動車株式会社 | ヘッドランプ照射範囲制御装置 |
JPH081875A (ja) * | 1994-06-16 | 1996-01-09 | Chisso Corp | シート状物 |
JPH08115843A (ja) * | 1994-10-14 | 1996-05-07 | Tokin Corp | 積層セラミックコンデンサー及びその製造方法 |
JPH08181033A (ja) * | 1994-12-22 | 1996-07-12 | Tokin Corp | 積層セラミックコンデンサ |
-
1997
- 1997-03-19 JP JP06697497A patent/JP3882954B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-17 EP EP98302022A patent/EP0866478B1/en not_active Expired - Lifetime
- 1998-03-19 US US09/044,028 patent/US6104599A/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7715171B2 (en) | 2005-08-19 | 2010-05-11 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
US8130484B2 (en) | 2007-06-27 | 2012-03-06 | Murata Manufacturing Co., Ltd. | Monolithic ceramic electronic component and mounting structure thereof |
US10290521B2 (en) | 2007-06-29 | 2019-05-14 | Screen Semiconductor Solutions Co., Ltd. | Substrate treating apparatus with parallel gas supply pipes and a gas exhaust pipe |
JP2012532455A (ja) * | 2009-07-01 | 2012-12-13 | ケメット エレクトロニクス コーポレーション | 高電圧能力を有する高静電容量の多層 |
CN113257572A (zh) * | 2020-02-13 | 2021-08-13 | Tdk株式会社 | 电子部件 |
Also Published As
Publication number | Publication date |
---|---|
EP0866478B1 (en) | 2005-06-22 |
EP0866478A2 (en) | 1998-09-23 |
EP0866478A3 (en) | 2000-04-05 |
JP3882954B2 (ja) | 2007-02-21 |
US6104599A (en) | 2000-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3882954B2 (ja) | チップ型積層セラミックコンデンサ | |
US20100202098A1 (en) | Ceramic electronic part | |
TWI506656B (zh) | 多層陶瓷電容器及其製造方法 | |
JP3535998B2 (ja) | 積層セラミック電子部品 | |
JP2004047536A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JPH07272975A (ja) | 複合コンデンサ | |
KR100375013B1 (ko) | 적층 세라믹 전자 부품 | |
JP3681900B2 (ja) | 積層セラミックコンデンサ | |
JP2000058376A (ja) | セラミックコンデンサ | |
JP2001155962A (ja) | 貫通型コンデンサ | |
JP4767001B2 (ja) | 電子部品および回路モジュール | |
JP3135443B2 (ja) | 積層セラミックコンデンサー | |
JP4122942B2 (ja) | 電子部品 | |
JP2769625B2 (ja) | 電気回路用多層印刷フィルタの製造方法 | |
JP2001143965A (ja) | 複合電子部品 | |
US20220238279A1 (en) | Multilayer capacitor | |
JP2853088B2 (ja) | 複合容量を有するセラミックブロック | |
JPH0286109A (ja) | 積層セラミックコンデンサ | |
JPH0945830A (ja) | チップ状電子部品 | |
JP2592158Y2 (ja) | 積層型部品 | |
JPH0661014A (ja) | 積層型サ−ミスタ | |
JP3478482B2 (ja) | 積層セラミックコンデンサ | |
JP2003282357A (ja) | コンデンサアレイ | |
JP2000252159A (ja) | 積層セラミックコンデンサ | |
JPH0727140U (ja) | 積層チップコンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061108 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |