JPH10240629A - Intra-memory information updating method - Google Patents

Intra-memory information updating method

Info

Publication number
JPH10240629A
JPH10240629A JP4415997A JP4415997A JPH10240629A JP H10240629 A JPH10240629 A JP H10240629A JP 4415997 A JP4415997 A JP 4415997A JP 4415997 A JP4415997 A JP 4415997A JP H10240629 A JPH10240629 A JP H10240629A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
write
information
memory area
memory
flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4415997A
Other languages
Japanese (ja)
Inventor
Kenjiro Uchiyama
健次郎 内山
Original Assignee
Mitsubishi Electric Corp
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To simplify a comparison and verification processing for confirming that write to a memory area is normally completed, to shorten processing time required for the reproduction of the information of the memory area and to reduce the loads on the CPU or the like for processing. SOLUTION: The write state of the memory area 10 is checked by a write start flag 20 and a write completion flag 30 and the write state of the memory area 11 is checked by the write start flag 21 and the write completion flag 31. For instance, in the case that the values of the write start flag 20 and the write completion flag 30 are different and the memory area 19 is abnormal, the normal memory area 11 for which the values of the write start flag 21 and the write completing flag 30 are the same is accessed.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、データ処理装置に備えられるメモリ装置のメモリ領域内の情報を更新するためのメモリ内情報更新方法に関するものである。 The present invention relates to relates to a memory in the information updating method for updating information in the memory area of ​​the memory device provided in the data processing device.

【0002】 [0002]

【従来の技術】メモリ装置への情報の更新においては、 In the update of the information to the Background of the Invention memory device,
予期せぬ電源遮断等によって書込処理が中断した場合、 If the writing process is interrupted by unexpected power shutdown or the like,
当該情報は中途半端な情報となるため当該情報を廃棄する等の処理が必要になる。 This information is needed processing such as discarding the information for the halfway information. 図11は例えば特表平6−5 Figure 11, for example Kohyo 6-5
06547号公報に示された従来のメモリ内情報更新方法における各段階の処理を示すフローチャートである。 It is a flowchart showing processing of each step in the conventional memory information updating method shown in 06547 JP.

【0003】次に、この従来のメモリ内情報更新方法の動作について図11を参照して説明する。 [0003] will be described with reference to FIG. 11, the operation of the conventional memory in the information updating method. 元の情報D0 Original information D0
が第1のメモリロケーションE0に書き込まれているような場合の情報の更新方法において、第1段階として、 In There updating method of the information in the case such as that written in the first memory location E0, as a first step,
新しい値D1を別のメモリロケーションE1に書き込み、この書き込み操作を論理インジケータと関連付け、 Write the new value D1 to another memory location E1, associating the write operation and logic indicator,
この論理インジケータは最初第1の論理状態にあって書き込み操作中はその状態に保持しており、第2段階で、 The logic indicator during the write operation In the first the first logic state holds in that state, in a second step,
書き込むまれた新しい値の検証を行って、この値が書き込みを指示された値と一致した場合はこの値が保護され、不一致の場合にエラーコードが出され、最終段階で、更新の終了によって論理インジケータを第2の論理状態へ変更し、更新されたデータが読み取りモード内でアクセス可能となる。 Performing verification of the new value or the writing, If this value is consistent with the indicated value to write this value is protected, an error code is issued in the case of disagreement, the final stage, the logic by the end of the update indicator to change the to the second logic state, the updated data is accessible in read mode a.

【0004】 [0004]

【発明が解決しようとする課題】しかしながら、上記に示した従来のメモリ内情報更新方法は、新しい値の書き込みが完了する毎に書き込まれた新しい値を読み取り、 [SUMMARY OF THE INVENTION However, the conventional memory information updating method shown above, reads the new value writing the new value is written to each completed,
その新しい値が正しい値であるかどうかを比較検証している。 Are compared verify whether the new value is the correct value. そのため、例えば人が介在してデータの正誤性を確認できる場合は、この人による正誤性の確認とメモリ装置自体の比較検証による確認とが併せて行われる。 Therefore, if for example a person can confirm the correctness of the data interposed, taken in conjunction confirmed and is by comparison verification of correctness of the check and the memory device itself due to this person. したがって、このような確認のための同様の処理が2回発生することになり、必要でない同様の処理が繰り返し行われることになり、これにより、処理時間が増え、プログラムが複雑になるという問題点があった。 Accordingly, in the same process for such confirmation occurs twice, will be repeated the same processing is not required, thereby increasing processing time, the program becomes complicated point was there.

【0005】この発明は上記のような課題を解決するためになされたものであり、電源遮断等が発生しても情報を完全な形で保証できるようにすると共に、メモリ領域への書き込みが正常に完了したことの確認をするための比較検証処理を簡易化し、メモリ領域の情報の修復にかかる処理時間の短縮及び処理に対するCPU等の負荷を低減させることができるメモリ内情報更新方法を提供することを目的とする。 [0005] The invention has been made to solve the above problems, the power-off or the like so that the information be generated can be guaranteed in a complete form, the normal writing to the memory area simplify the comparison verification process for confirmation of the completion of the, to provide a memory in the information update method capable of reducing the load on the CPU and the like for such processing reduction in the time and processing in the repair information in the memory area and an object thereof.

【0006】また、連続して送られ、かつ直前に送られた情報との変化量が小さいような静止画像情報等においては電源遮断等によって書き込みが中断しても情報の修復を効率良く得ることができるメモリ内情報更新方法を提供することを目的とする。 Further, fed continuously, and that the write by the power-off or the like obtained efficiently repair even information is interrupted in the information amount of change is small such still picture information or the like sent immediately before and to provide a memory in the information updating method can.

【0007】また、書き込み完了を示すために使用するメモリ領域を減らすことができるメモリ内情報更新方法を提供することを目的とする。 [0007] Another object of the invention is to provide a memory in the information updating method can reduce the memory area to be used to indicate the completion of writing.

【0008】また、電源遮断等によって書き込みが中断しても、全体的な大まかな情報を得ることができるメモリ内情報更新方法を提供することを目的とする。 Further, even if interrupted write the power-off or the like, and an object thereof is to provide a memory in the information updating method capable of obtaining an overall rough information.

【0009】 [0009]

【課題を解決するための手段】第1の発明は、上記第1 According to a first aspect of the invention, the first
のメモリ領域10に対する書き込み開始を示す第1の書込開始フラグ20及び書き込み完了を示す第1の書込完了フラグ30と、第2のメモリ領域11に対する書き込み開始を示す第2の書込開始フラグ21及び書き込み完了を示す第2の書込完了フラグ31とを設け、上記第1 First and write start flag 20 and the first write complete flag 30 indicating the completion of writing, the second write start flag indicating the start writing to the second memory area 11 that indicates the start writing to the memory area 10 21 and a second write completion flag 31 indicating the completion of writing is provided, the first
の書込開始フラグ20と上記第1の書込完了フラグ30 Write start flag 20 and the first write complete flag 30
との比較により上記第1のメモリ領域10の書き込み状態をチェックし、また、上記第2の書込開始フラグ21 Check the write state of the first memory area 10 by comparison with, also, the second write start flag 21
と上記第2の書込完了フラグ31との比較により第2のメモリ領域11の書き込み状態をチェックし、上記両メモリ領域10,11の一方の書き込み状態が異常な場合は他方の正常なメモリ領域をマスタのメモリ領域としてアクセスするようにしたことを特徴とするものである。 The above by comparing the second write complete flag 31 checks the write status of the second memory area 11, one other of the normal memory area if the write state is abnormal in the both memory areas 10 and 11 the is characterized in that it has to be accessed as a memory area of ​​the master.

【0010】第2の発明は、第1のメモリ領域を複数の情報単位毎に書き込み完了を示す第1の書込完了フラグ群を設け、また、上記第2のメモリ領域を複数の情報単位毎に分割し、上記情報単位毎に書き込み完了を示す第2の書込完了フラグ群を設け、一方のメモリ領域への書き込みの最中に書き込み処理が中断した場合、当該書込完了フラグ群により書き込み完了の情報を判定し、それ以外の未書き込み情報に対応する書込完了フラグが示す他方のメモリ領域の情報に相当する情報を上記一方のメモリ領域の未書き込み領域に付加するようにしたことを特徴とするものである。 [0010] The second invention, the first write complete flag group indicating the write completion to the first memory area for each of a plurality of information units provided, also, the second memory area a plurality of information units each is divided into a second write complete flag group indicating the completion of writing for each of the information units provided, if the writing process during writing into one memory area is interrupted, the writing by the write completion flag group the information of completed determination, that the corresponding information to the information of the other memory area indicated by the corresponding write completion flag was set to be added to the unwritten region of the one memory region above the other unwritten information it is an feature.

【0011】第3の発明は、第1の書込完了フラグ群及び第2の書込完了フラグ群を、どの情報単位まで書き込み完了したかを示す更新カウンタ32,33で実現することを特徴とするものである。 [0011] A third invention is a feature of realizing update counter 32, 33 a first write completion flag group and the second write complete flag group, indicating complete write up to which information units it is intended to.

【0012】第4の発明は、メモリ領域10への書き込みをラングム的なアドレス順に従って行うことを特徴とするものである。 [0012] The fourth invention is characterized in that writing to the memory area 10 according Rangumu specific address order.

【0013】 [0013]

【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION

実施の形態1. The first embodiment. 以下、この発明の実施の形態1を図に基づいて説明する。 It will be described below with reference to Embodiment 1 of the present invention in FIG. 図1はこの発明の実施の形態1に係るメモリ内情報更新方法を示すブロックである。 Figure 1 is a block diagram showing a memory in the information updating method according to the first embodiment of the present invention. 図1において、10は読み込み、消去、書き込みが自由に行え、 In FIG. 1, 10 is read, erase, write freely performed,
かつバックアップ機能を持った不揮発性の第1のメモリ領域であり、11は同じく読み込み、消去、書き込みが自由に行え、かつバックアップ機能を持った不揮発性の第2のメモリ領域である。 And a first memory area of ​​the non-volatile having a backup function, 11 reads again, erase, write freely performed, and a second memory area of ​​the non-volatile with a backup function. 20はメモリ領域10に付随する不揮発性の書込開始フラグであり、21はメモリ領域11に付随する不揮発性の書込開始フラグである。 20 is a nonvolatile write start flag associated with the memory areas 10, 21 is a non-volatile write start flag associated with the memory region 11. 3
0はメモリ領域10に付随する不揮発性の書込完了フラグであり、31はメモリ領域11に付随する不揮発性の書込完了フラグである。 0 is a non-volatile write completion flag associated with the memory area 10, 31 is a non-volatile write completion flag associated with the memory region 11. 4はCPUであり、メモリ領域10,11を交互にアクセスするメモリアクセス手段4 4 is a CPU, a memory access unit 4 for accessing the memory regions 10 and 11 alternately
aを具備している。 It is equipped with a. 5はメモリ領域10,11にアクセス可能な外部アクセス部である。 5 is an external access unit accessible to the memory regions 10 and 11. なお、メモリ領域1 In addition, the memory area 1
0,11、書込開始フラグ20,21及び書込完了フラグ30,31はメモリ装置1に備えられる。 0,11, write start flag 20, 21 and the write completion flag 30, 31 is provided to the memory device 1.

【0014】図2はこの実施の形態1における書き込み動作の各段階の処理を示すフローチャートである。 [0014] FIG 2 is a flowchart showing the processing of each step of the writing operation in the first embodiment. また、図3はこの実施の形態1における読み込み動作の各段階の処理を示すフローチャートである。 Further, FIG. 3 is a flowchart showing the processing of each step of the read operation in the first embodiment.

【0015】次に、この実施の形態1の動作について説明する。 [0015] Next, the operation of the first embodiment. まず、図1と図2を参照して書き込み動作について説明する。 First, the write operation will be described with reference to FIGS. このようなメモリ装置1内のメモリ領域10,11、書込開始フラグ20,21及び書込完了フラグ30,31への設定がなされていない時(ステップS1)、CPU4はメモリ領域10,11、書込開始フラグ20,21及び書込完了フラグ30,31を初期化する(ステップS2)。 Memory areas 10, 11 of such a memory device 1, when the setting of the write start flag 20, 21 and the write completion flag 30, 31 is not performed (step S1), CPU 4 the memory regions 10 and 11, the write start flag 20, 21 and the write completion flag 30, 31 is initialized (step S2). このとき、例えば書込開始フラグ20と書込完了フラグ30とに10進数で0を、書込開始フラグ21と書込完了フラグ31とに10進数で1 In this case, for example, the write start flag 20 and the write completion flag 30 and the 0 in decimal, the decimal number and the write start flag 21 and the write completion flag 31 1
を書き込む。 The writing. 次に、書込開始フラグ20と書込完了フラグ30とを比較し(ステップS3)、一致した場合は現在の書込開始フラグ20の値に例えば10進数で「2」 Next, compared with the write start flag 20 and the write completion flag 30 (step S3), and matched if the value of the current write start flag 20 for example decimal "2"
を足し(ステップS5)、メモリ領域10に新規情報D The sum (step S5), and the new information D in the memory area 10
0を書き込み(ステップS6)、書き込み完了後に現在の書込完了フラグ30の値に同様にして10進数で「2」を足し(ステップS7)、書込開始フラグ20と同じ値にする。 0 Write (step S6), and after Similarly decimal to the current value of the write completion flag 30 write completion adding "2" (step S7), and the same value as the write start flag 20. 不一致の場合は書込開始フラグ21と書込完了フラグ31とを比較し(ステップS4)、一致した場合は現在の書込開始フラグ21の値に例えば10進数で「2」を足し(ステップS8)、メモリ領域11に新規情報D0を書き込み(ステップS9)、書き込み完了後に現在の書込完了フラグ31の値に同様にして10 If a mismatch is compared with the write start flag 21 and the write completion flag 31 (step S4), and matched if the value of the current write start flag 21 for example decimal adding "2" (step S8 ), writes the new information D0 into the memory region 11 (step S9), and in the same manner after completion of writing to the current value of the write completion flag 31 10
進数「2」を足し(ステップS10)、書込開始フラグ21と同じ値にする。 Decimal adding "2" (step S10), and the same value as the write start flag 21. ステップS3及びステップS4において不一致の場合は異常処理(ステップS11)として、例えば再度、メモリ領域10,11、書込完了フラグ20,21及び書込完了フラグ30,31を初期化する。 Error processing in case of disagreement in step S3 and step S4 as (step S11), and for example again, the memory regions 10 and 11, a write completion flag 20, 21 and the write completion flag 30, 31 is initialized.

【0016】次に、新規情報D1の書き込みが必要となった場合、書き込みメモリ領域を切り替え、新規情報D [0016] Then, when the writing of new information D1 is needed, switch the write memory area, new information D
0を書き込んだメモリ領域とは異なるメモリ領域に新規情報D1を書き込む。 0 is written to write the new information D1 in a different memory area from the memory area. このとき、例えばメモリ領域10 In this case, for example, a memory area 10
に書き込むならば、上記と同様の方法で、書込開始フラグと書込完了フラグの値を更新する。 If written to, in a manner similar to that described above, it updates the value of the write start flag and a write completion flag. 以下この動作を繰り返す。 Following this operation is repeated.

【0017】次に図3を参照して読み込み動作について説明する。 [0017] Referring now to FIG. 3 the reading operation will be described. 読み込み処理は、書込完了フラグが大きい値の方のメモリ領域をマスタとし、そのメモリ領域の読み込みを行う。 Read operations, the memory area towards the write completion flag larger value as the master, to read the memory area. ただし、読み込みを行うメモリ領域に付随する書込開始フラグと書込完了フラグは同じ値であることが条件である。 However, the write start flag and a write completion flag associated with the memory area for reading is a condition that the same value.

【0018】基本的には書込完了フラグが大きい値の方のメモリ領域をマスタとするが、同じメモリ領域に付随する書込開始フラグと書込完了フラグの値が異なる場合、書き込み中に電源遮断等が発生し書き込みが正常に行われなかったとし、書込完了フラグが小さい値の方のメモリ領域をマスタとする(ステップS31)。 [0018] When the basically the master memory area towards write completion flag has a large value, the value of the write start flag and write completion flag associated with the same memory area is different, power during writing blocked or the like occurs writing and was not successful, the memory area towards the write completion flag is smaller and the master (step S31). したがって、書き込み及び読み込みは、書込完了フラグが小さい値の方のメモリ領域に対して上記方法でアクセスする(ステップS32又はステップS33)。 Thus, writing and reading accesses in the above method for a memory area in the direction of the write completion flag is smaller (step S32 or step S33).

【0019】なお、当該各書込開始フラグと書込完了フラグのビット数を多くすることによって、遮断等で書き込みが最後まで行われないにも関わらず書込完了フラグが書込開始フラグと同じ値に誤って書き替わってしまうことを防止することが可能となる。 [0019] Incidentally, by increasing the number of bits the respective write start flag and the write completion flag, the write completion flag despite writing cutoff or the like is not performed until the last is the same as the write start flag it is possible to prevent that instead write incorrect value.

【0020】この実施の形態1によれば、突然の予期せぬ遮断が発生しても情報は完全な形で保証され、同時に必要に応じて、中断された処理を再度行うことを可能となる。 According to the first embodiment, guaranteed by sudden unexpected interruption information be generated, not the complete form, optionally simultaneously, it becomes possible to carry out interrupted process again . また、メモリ領域への書き込みが正常に完了したことの確認を書込開始フラグと書込完了フラグのみを比較することで行うことにより、比較検証処理を簡易化しているため、例えば人が介在してデータの正誤性を確認してメモリ領域の情報を修復する場合は、不必要な処理の処理時間及び処理に対するCPU等の負荷を低減させることが可能となり、メモリ内情報更新方法における信頼性及び効率性の向上といった効果が得られる。 Further, by performing by writing to the memory area is compared only write start flag and the write completion flag to confirm successful completion, because it simplifies the comparison verification process, for example, a human is interposed If repair information in the memory area to check the correctness of the data Te, it becomes possible to reduce the load on the CPU and the like to the processing time and processing of unnecessary processing, reliability in memory information updating method and effect is obtained such increased efficiency.

【0021】実施の形態2. [0021] Embodiment 2. 前記実施の形態1では、1 In the first embodiment, 1
つの書込完了フラグは1つのメモリ領域全体に対して1 One can write completion flag 1 for the entire one memory area
つ割り振られていたが、この実施の形態2では、図4に示すように、メモリ領域10,11をそれぞれ複数の情報単位に分割し、情報単位毎に不揮発性の書き込み完了を示す書込完了フラグ300,301,302,31 One had allocated, in the second embodiment, as shown in FIG. 4, the memory areas 10 and 11 respectively divided into a plurality of information units, write completion indicating the completion of writing of the nonvolatile each information unit flag 300,301,302,31
0,311,312を備え、CPU4にメモリ領域内のどの情報単位まで書き込みが正常に行われたかを認識する書込認識手段4cを具備する。 Comprising a 0,311,312 comprises recognizing writing recognition means 4c or write to any information unit of the memory area has been performed successfully CPU 4. さらに、CPU4に、 In addition, the CPU4,
一方のメモリ領域への書き込みの最中に電源遮断等が発生し書き込み処理が中断した場合、電源が発生した側のメモリ領域において電源遮断が発生するまでに書き込んだ情報をAとし、それ以外の情報をBとすると、当該情報Aに、もう一方のメモリ領域内の当該情報Bに相当する情報B'を付加するメモリ領域合成手段4bを具備する。 When the write processing power shutdown or the like occurs during the writing into one memory area is interrupted, the information written until power shutdown occurs in the memory area of ​​the side where the power supply has occurred is A, the other When the information is B, to the information a, having memory region combining means 4b for adding information B 'corresponding to the information B of the other memory area.

【0022】図5はこの実施の形態2における書き込み動作の各段階の処理を示すフローチャートである。 [0022] FIG 5 is a flowchart showing the processing of each step of the writing operation in the second embodiment. また、図6はこの実施の形態2における読み込み動作の各段階の処理を示すフローチャートである。 Also, FIG. 6 is a flowchart showing the processing of each step of the read operation in the second embodiment.

【0023】次に図4および図5を参照してこの実施の形態2の書き込み動作について説明する。 [0023] Referring now to FIGS. 4 and 5 will be described write operation of the second embodiment. まず、メモリ領域10,11及び書込完了フラグ300〜302,3 First, the memory regions 10 and 11 and the write completion flag 300~302,3
10〜312を初期化する(ステップS51)。 The Initialize 10-312 (step S51). 次にメモリ領域10内の最前の情報単位に対応する書込完了フラグ300と最後の情報単位に対応する書込完了フラグ302との値を比較し、一致した場合はメモリ領域10 Then write the value to compare with the completion flag 302, if a match memory area 10 which corresponds to the last information unit and the write completion flag 300 corresponding to the information unit of the foremost memory area 10
に新規情報を書き込むと共に、書込完了フラグ300〜 The writes the new information, the write completion flag 300
302に書き込み完了を示す値を書き込む(ステップS It writes a value indicating the completion of writing to 302 (step S
54)。 54). 一致しない場合はメモリ領域11内の最前の情報単位に対応する書込完了フラグ310と最後の情報単位に対応する書込完了フラグ312との値を比較し、一致した場合はメモリ領域11に新規情報を書き込むと共に、書込完了フラグ312に書き込み完了を示す値を書き込む(ステップS55)。 If they do not match, comparing the value of the write completion flag 312 corresponding to the write completion flag 310 and the last information unit corresponding to the information unit of the foremost in the memory area 11, a new If a match in the memory area 11 writes the information, writes the value indicating the completion of writing to the write completion flag 312 (step S55). ステップS54又はステップS55の処理の後、更新メモリ領域を他方のメモリ領域に切り替える(ステップS56)。 After the process of step S54 or step S55, it switches the updated memory area to another memory area (step S56). ステップS52及びステップS53において不一致の場合は異常処理(ステップS57)として、例えば、再度、メモリ領域1 If a mismatch at step S52 and step S53 as abnormality processing (Step S57), for example, again, the memory area 1
0,11及び書込完了フラグ300〜302,310〜 0,11 and write completion flag 300~302,310~
312を初期化する。 312 to initialize.

【0024】次に図4及び図6を参照してこの実施の形態2の読み込み動作について説明する。 [0024] Referring now to FIGS. 4 and 6 will be described read operation of the second embodiment. メモリ領域10 Memory area 10
の書き込み状態を書込完了フラグ300〜302によりチェックし(ステップS61)、正常に書き込み完了したならばメモリ領域10から情報を読み込む(ステップS62)。 Check the written state by the writing completion flag 300 to 302 (step S61), reads information from the memory area 10 if you successfully write completion (step S62). また、メモリ領域11の書き込み状態を書込完了フラグ310〜312によりチェックし(ステップS61)、正常に書き込み完了したならばメモリ領域1 Also, check the written state of the memory area 11 by the write completion flag 310-312 (step S61), the memory area 1 If successfully write completion
1から情報を読み込む(ステップS63)。 1 reads the information from (step S63). メモリ領域10の書き込み時に電源遮断等があると、メモリ領域1 If when writing the memory area 10 has a power cut-off or the like, a memory area 1
0の情報未更新分にメモリ領域11の当該情報分を付加する(ステップS64)。 Adding the information content of the memory area 11 to 0 of the information non-renewal (step S64). また、メモリ領域11の書き込み時に電源遮断等があると、メモリ領域11の情報未更新分にメモリ領域10の当該情報分を付加する(ステップS65)。 Also, if at the time of writing in the memory region 11 has a power cut-off or the like, it adds the information content of the memory area 10 in the information non-renewal of the memory region 11 (step S65).

【0025】例えば、メモリ領域に情報を書き込むと、 [0025] For example, when writing information in the memory area,
その情報単位毎に付随する書込完了フラグに書き込みが完了したことを示す値を入れるメモリ装置において、メモリ領域10とメモリ領域11の容量をそれぞれ100 In the memory device to put a value indicating that the write is complete the write completion flag associated with each information unit, the capacity of the memory area 10 and the memory region 11, respectively 100
バイトとし、各情報単位の容量を10バイトとすると、 And bytes, and the capacity of each information unit is 10 bytes,
メモリ領域10に60バイトを書き込んだところで電源遮断等によって書き込みが中断された場合、正常に書き込まれたメモリ領域10の60バイトの情報Aの後にメモリ領域11の61バイト目から100バイトまでの情報B'を付加する。 Information when writing the power-off or the like is interrupted at writing the 60 bytes in the memory area 10, a 61 byte memory area 11 after the 60 bytes of information A of the memory region 10 is written to the normal 100 bytes the addition of B '.

【0026】この実施の形態2によれば、連続して送られ、かつ直前に送られた情報との変化量が小さいような情報、例えば静止画像情報においては、書き込みができなかった画像部位にもう一方のメモリ領域内の当該画像部位を合成することによって、情報の修復を効率良く行うことが可能になり、メモリ内情報更新方法における信頼性の向上といった効果が得られる。 According to the second embodiment, it fed continuously, and information such as the amount of change between information sent immediately before is small, for example, in the still image information, the image portion that could not be written by combining the image portions of the other memory area, it is possible to efficiently perform data repair, effects such as improvement in reliability in the memory in the information update method can be obtained.

【0027】実施の形態3. [0027] Embodiment 3. 前記実施の形態2では、書込完了フラグは情報単位毎に割り振られていたが、この実施の形態3では図7に示すように、書込完了フラグ群を例えば情報単位の書き込みが完了する度にインクリメントしていく不揮発性の更新カウンタ32,33で実現し、メモリ領域内のどの情報単位まで書き込みが正常に行われたかを認識させる。 In the second embodiment, although the write completion flag has been assigned to each information unit, as shown in FIG. 7 in the third embodiment, the write is completed of the write completion flag group for example, information units realized by updating counters 32, 33 a nonvolatile incrementing the, to recognize or write to any information unit in the memory area was successful. 図8はこの実施の形態3における書き込み動作の各段階の処理を示すフローチャートである。 Figure 8 is a flow chart showing the processing of each stage of the write operation in the third embodiment. また、図9はこの実施の形態3における読み込み動作の各段階の処理を示すフローチャートである。 Further, FIG. 9 is a flowchart showing the processing of each stage of the read operation in the third embodiment.

【0028】次に図7及び図8を参照して、この実施の形態3における書き込み動作を説明する。 [0028] Next, with reference to FIGS. 7 and 8, illustrating the write operation in the third embodiment. まず、メモリ領域10,11及び更新カウンタ32,33を初期化する(ステップS81)。 First, the memory areas 10, 11 and the update counter 32 is initialized (step S81). 次にメモリ領域10,11に情報を書き込んでいき、更新カウンタ32の値がメモリ領域10の情報単位数に等しくなったか否かを判定し(ステップS82)、等しくない場合は更新カウンタ33の値がメモリ領域11の情報単位数に等しくなったか否かを判定する(ステップS83)。 Then we write the information into the memory regions 10 and 11, the value of the update counter 32 determines whether it is equal to the number of information units in the memory region 10 (step S82), if not equal to the value of the update counter 33 It is equal to or is equal to the number of information unit memory area 11 (step S83). 次に前回の更新メモリ領域がメモリ領域11であると判定すると(ステップS Next, when the last update memory area is determined to be a memory region 11 (step S
84)、メモリ領域10に新規情報を書き込むと共に更新カウンタ32をインクリメントする(ステップS8 84), it increments the update counter 32 writes the new information into the memory area 10 (step S8
5)。 5). 一方、前回の更新メモリ領域がメモリ領域11でないと判定すると(ステップS84)、メモリ領域11 On the other hand, when the last update memory area is determined not memory area 11 (step S84), the memory area 11
に新規情報を書き込むと共に更新カウンタ33をインクリメントする(ステップS86)。 It increments the update counter 33 writes the new information (step S86). ステップS85又はステップ86の後は、更新メモリ領域を他方のメモリ領域に切り替える(ステップS87)。 After step S85 or step 86, it switches the updated memory area to another memory area (step S87). ステップS82及びステップS83において不一致の場合は異常処理(ステップS88)として、例えば、再度、メモリ領域1 If a mismatch in step S82 and step S83 as abnormality processing (Step S88), for example, again, the memory area 1
0,11及び更新カウンタ32,33を初期化する。 0,11 and update counter 32 is initialized.

【0029】次に図7及び図9を参照して、この実施の形態3における読み込み動作を説明する。 [0029] Next, with reference to FIGS. 7 and 9, illustrating a reading operation in the third embodiment. メモリ領域1 Memory area 1
0の書き込み状態を更新カウンタ32によりチェックし(ステップS91)、正常に書き込み完了したならばメモリ領域10から情報を読み込む(ステップS92)。 Check the written state of 0 by the update counter 32 (step S91), reads information from the memory area 10 if you successfully write completion (step S92).
また、メモリ領域11の書き込み状態を更新カウンタ3 The update counter 3 writing state of the memory area 11
3によりチェックし(ステップS91)、正常に書き込み完了したならばメモリ領域11から情報を読み込む(ステップS93)。 Was checked by 3 (step S91), reads information from the memory area 11 if you successfully write completion (step S93). メモリ領域10の書き込み時に電源遮断等があると、メモリ領域10の情報未更新分にメモリ領域11の当該情報分を付加する(ステップS9 If when writing the memory area 10 has a power cut-off or the like, it adds the information content of the memory area 11 in the information non-renewal of the memory area 10 (step S9
4)。 4). また、メモリ領域11の書き込み時に電源遮断等があると、メモリ領域11の情報未更新分にメモリ領域10の当該情報分を付加する(ステップS65)。 Also, if at the time of writing in the memory region 11 has a power cut-off or the like, it adds the information content of the memory area 10 in the information non-renewal of the memory region 11 (step S65).

【0030】この実施の形態3によれば、更新カウンタを設けたことにより、書き込み完了を示すために使用するメモリ領域を減らすことが可能になり、メモリ内情報更新方法において更新のために必要となるメモリ容量を低減させるといった効果が得られる。 According to the third embodiment, by providing the update counter, it is possible to reduce the memory area used to indicate the completion of writing, required for updating the memory information update method effect is obtained such reducing memory capacity becomes.

【0031】実施の形態4. [0031] Embodiment 4. 前記実施の形態2では、メモリ領域への書き込みが例えばアドレス値の小さいものから大きいものにかけてシーケンシャルに行われていたが、この実施の形態4では、図10に示すように、CP Wherein in the second embodiment it has been performed sequentially toward larger from those written into the memory region is small for example by the address value, in the fourth embodiment, as shown in FIG. 10, CP
U4内に、メモリ領域10等への書き込みが例えば、 In U4, writing to the memory area 10 or the like, for example,
0,100,50,5,95,55,・・・のようなランダム的なアトレス順にしたがって行うランダムアクセス手段4dを具備する。 0,100,50,5,95,55 comprises a random access unit 4d performed according to a random specific Atoresu order such as .... なお、読み込み処理については、実施の形態2と同様にして、例えばアドレス値の小さいものから大きいものにかけて(アドレス値0〜10 Note that read process, as in the second embodiment, for example, toward larger from having a small address value (the address value 0
0にかけて)シーケンシャルに行う。 0 to over) is performed sequentially.

【0032】この実施の形態4によれば、遮断等によって書き込みが中断した場合、それまでにそのメモリ領域にどれくらいの情報が書き込まれていたかという程度によるが、そのメモリ領域を読み込み再生したとき、所々不正な情報が割り込んではいるが全体的な大まかな情報を得ることができる。 According to the fourth embodiment, if the writing is interrupted by blocking or the like, when depending on the degree of how much of the information in its memory area is written so far, which were read reproducing the memory area, entering interrupted by some places incorrect information can be obtained an overall rough information. これは、例えば多少の情報化けがあっても人間が主観的に認識できる画像情報のような情報に適用でき、万が一書き込みが中断した場合には、少なくとも全面的なイメージを再生することが可能となり、メモリ内情報更新方法にける情報の修復性の向上といった効果が得られる。 This, for example, even if there is some information corruption can be applied to information such as image information human-perceivable subjectively, if by any chance the writing is interrupted, and reproduced at least overall image , effects such as improvement in the restoration of the kicking information in a memory in the information updating method is obtained.

【0033】 [0033]

【発明の効果】以上のように第1の発明によれば、メモリ領域への書き込みか正常に完了したことの確認を書込開始フラグと書込完了フラグのみを比較することで行うので、比較検証処理を簡易化でき、これにより例えば人が介在して情報の正誤性を確認してメモリ領域の情報を修復する場合は、不必要な処理の処理時間及び処理に対するCPU等の負荷を低減させることが可能となり、したがって、信頼性及び効率性が向上するという効果が得られる。 According to the first invention as described above, according to the present invention, since the confirmation of the completion of one write to memory areas correctly by comparing only the write start flag and the write completion flag, comparative verification process can simplify, to repair information in the memory area reduces the load on the CPU and the like to the processing time and processing of unnecessary processing thereby for example human check the correctness of the information interposed it becomes possible, therefore, the effect is obtained that reliability is improved and efficiency. また、両メモリ領域の一方の書き込み状態が異常な場合は他方の正常なメモリ領域をマスタのメモリ領域としてアクセスするようにしたので、突然の予期せぬ電源遮断等が発生しても情報は完全な形で保証され、同時に必要に応じて,中断された処理を再度行うことができるいう効果が得られる。 Also, since when one of the write state of the two memory areas is abnormal and to access the other normal memory area as a memory area of ​​the master information even if the power shutoff, or the like, which is not sudden unexpected occurs completely guaranteed in such form, optionally simultaneously, the effect of say can perform interrupted process again obtained.

【0034】第2の発明によれば、第1,第2のメモリ領域を複数の情報単位毎に分割し、情報単位毎に書込完了フラグを設け、一方のメモリ領域への書き込み処理が中断した場合、当該書込完了フラグ群により書き込み完了の情報を判定し、それ以外の未書き込みの情報に対応する書込完了フラグが示す他方のメモリ領域の情報に相当する情報を一方のメモリ領域の未書き込み領域に付加するようにしたので、連続して送られ、かつ直前に送られた情報との変化量が小さいような情報、例えば静止画像情報においては、書き込みができなかった画像部位に他方のメモリ領域内の当該画像部位を合成でき、これにより情報の修復を効率良く行うことが可能となり、したがって信頼性及び効率性が向上するという効果が得られる。 According to the second invention, the first, to divide the second memory area for each of a plurality of information units, a write completion flag provided for each information unit, writing to one memory area is interrupted If it is, to determine the information of the write completion by the write completion flag group, write completion flag and the other in the memory area corresponding to the information data of one memory area indicated corresponding to the other unwritten information since such added to unwritten area is sent in succession, and information such as the amount of change between information sent immediately before is small, for example, in the still image information, while the image portion that could not be written the can synthesize the image region in the memory region, thereby it is possible to efficiently perform data repair, thus the effect is obtained that reliability and efficiency are improved.

【0035】第3の発明によれば、書込完了フラグ群を更新カウンタで実現したので、書き込み完了を示すために使用するメモリ領域を減らすことが可能になり、これにより更新のために必要となるメモリ容量を低減させることができるという効果が得られる。 [0035] According to the third invention, since the realized write completion flag group update counter, it is possible to reduce the memory area used to indicate the completion of writing, thereby needed for updating effect that the memory capacity composed can be reduced.

【0036】第4の発明によれば、メモリ領域への書き込みをランダム的なアドレス順に従って行うので、電源遮断等によって書き込みが中断しても、全体的な大まかな情報を得ることができ、情報の修復性が向上するという効果が得られる。 According to the fourth invention, since the writing into the memory area according to a random specific address order, be interrupted writing by power shutdown or the like, you are possible to obtain an overall rough information, information effect that repair is improved.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 この発明の実施の形態1に係るメモリ内情報更新方法を行うための装置構成を示したブロック図である。 1 is a block diagram showing a system configuration for performing the memory in the information updating method according to the first embodiment of the present invention.

【図2】 この発明の実施の形態1における書き込み動作の各段階の処理を示したフローチャートである。 2 is a flowchart showing the processing of each step of the writing operation in the first embodiment of the present invention.

【図3】 この発明の実施の形態1における読み込み動作の各段階の処理を示したフローチャートである。 3 is a flowchart showing the processing of each stage of the read operation in the first embodiment of the present invention.

【図4】 この発明の実施の形態2に係るメモリ内情報更新方法を行うための装置構成を示したブロック図である。 4 is a block diagram showing a system configuration for performing the memory in the information updating method according to the second embodiment of the present invention.

【図5】 この発明の実施の形態2における書き込み動作の各段階の処理を示したフローチャートである。 5 is a flowchart showing the processing of each step of the writing operation in the second embodiment of the present invention.

【図6】 この発明の実施の形態2における読み込み動作の各段階の処理を示したフローチャートである。 6 is a flowchart showing the processing of each stage of the read operation in the second embodiment of the present invention.

【図7】 この発明の実施の形態3に係るメモリ内情報更新方法を行うための装置構成を示したブロック図である。 7 is a block diagram showing a system configuration for performing the memory in the information updating method according to Embodiment 3 of the present invention.

【図8】 この発明の実施の形態3における書き込み動作の各段階の処理を示したフローチャートである。 8 is a flowchart showing the processing of each step of the write operation in the third embodiment of the present invention.

【図9】 この発明の実施の形態3における読み込み動作の各段階の処理を示したフローチャートである。 9 is a flowchart showing the processing of each stage of the read operation in the third embodiment of the present invention.

【図10】 この発明の実施の形態4に係るメモリ内情報更新方法を行うための装置構成を示したブロック図である。 10 is a block diagram showing a system configuration for performing the memory in the information updating method according to Embodiment 4 of the present invention.

【図11】 従来のメモリ内情報更新方法の各段階の処理を示したフローチャートである。 11 is a flowchart showing the processing of each step of a conventional memory in the information updating method.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 メモリ装置、4 CPU、4a メモリアクセス手段、4b メモリ領域合成手段、4c 書込認識手段、 1 memory device, 4 CPU, 4a memory access unit, 4b memory region combining unit, 4c writing recognition means,
4d ランダムアクセス手段、5 外部アクセス部、1 4d random access unit, 5 an external access unit, 1
0,11 メモリ領域、20,21 書込開始フラグ、 0,11 memory areas, 20 and 21 write start flag,
30,31,300〜302,310〜312 書込完了フラグ、32,33 更新カウンタ。 30,31,300~302,310~312 write completion flag, 32, 33 updates the counter.

───────────────────────────────────────────────────── ────────────────────────────────────────────────── ───

【手続補正書】 [Procedure amendment]

【提出日】平成9年3月18日 [Filing date] 1997 March 18,

【手続補正1】 [Amendment 1]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0020 [Correction target item name] 0020

【補正方法】変更 [Correction method] change

【補正内容】 [Correction contents]

【0020】この実施の形態1によれば、突然の予期せぬ遮断が発生しても情報は完全な形で保証され、同時に必要に応じて、中断された処理を再度行うこと可能となる。 According to the first embodiment, guaranteed by sudden unexpected interruption information be generated, not the complete form, it is possible when necessary simultaneously, the interrupted process again . また、メモリ領域への書き込みが正常に完了したことの確認を書込開始フラグと書込完了フラグのみを比較することで行うことにより、比較検証処理を簡易化しているため、例えば人が介在してデータの正誤性を確認してメモリ領域の情報を修復する場合は、不必要な処理の処理時間及び処理に対するCPU等の負荷を低減させることが可能となり、メモリ内情報更新方法における信頼性及び効率性の向上といった効果が得られる。 Further, by performing by writing to the memory area is compared only write start flag and the write completion flag to confirm successful completion, because it simplifies the comparison verification process, for example, a human is interposed If repair information in the memory area to check the correctness of the data Te, it becomes possible to reduce the load on the CPU and the like to the processing time and processing of unnecessary processing, reliability in memory information updating method and effect is obtained such increased efficiency.

【手続補正2】 [Amendment 2]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0021 [Correction target item name] 0021

【補正方法】変更 [Correction method] change

【補正内容】 [Correction contents]

【0021】実施の形態2. [0021] Embodiment 2. 前記実施の形態1では、1 In the first embodiment, 1
つの書込完了フラグは1つのメモリ領域全体に対して1 One can write completion flag 1 for the entire one memory area
つ割り振られていたが、この実施の形態2では、図4に示すように、メモリ領域10,11をそれぞれ複数の情報単位に分割し、情報単位毎に不揮発性の書き込み完了を示す書込完了フラグ300,301,302,31 One had allocated, in the second embodiment, as shown in FIG. 4, the memory areas 10 and 11 respectively divided into a plurality of information units, write completion indicating the completion of writing of the nonvolatile each information unit flag 300,301,302,31
0,311,312を備え、CPU4にメモリ領域内のどの情報単位まで書き込みが正常に行われたかを認識する書込認識手段4cを具備する。 Comprising a 0,311,312 comprises recognizing writing recognition means 4c or write to any information unit of the memory area has been performed successfully CPU 4. さらに、CPU4に、 In addition, the CPU4,
一方のメモリ領域への書き込みの最中に電源遮断等が発生し書き込み処理が中断した場合、電源遮断が発生した側のメモリ領域において電源遮断が発生するまでに書き込んだ情報をAとし、それ以外の情報をBとすると、当該情報Aに、もう一方のメモリ領域内の当該情報Bに相当する情報B'を付加するメモリ領域合成手段4bを具備する。 If the power cutoff or the like in the midst of writing to one memory area is interrupted by the write process occurs, the written information before power-off occurs by A on the side of the memory area to the power shutdown occurs, otherwise When the information is B, to the information a, having memory region combining means 4b for adding information B 'corresponding to the information B of the other memory area.

【手続補正3】 [Amendment 3]

【補正対象書類名】明細書 [Correction target document name] specification

【補正対象項目名】0031 [Correction target item name] 0031

【補正方法】変更 [Correction method] change

【補正内容】 [Correction contents]

【0031】実施の形態4. [0031] Embodiment 4. 前記実施の形態2では、メモリ領域への書き込みが例えばアドレス値の小さいものから大きいものにかけてシーケンシャルに行われていたが、この実施の形態4では、図10に示すように、CP Wherein in the second embodiment it has been performed sequentially toward larger from those written into the memory region is small for example by the address value, in the fourth embodiment, as shown in FIG. 10, CP
U4内に、メモリ領域10等への書き込みが例えば、 In U4, writing to the memory area 10 or the like, for example,
0,100,50,5,95,55,・・・のようなランダム的なアレス順にしたがって行うランダムアクセス手段4dを具備する。 0,100,50,5,95,55, comprising a random access means 4d carried out according to a random specific add-less order, such as .... なお、読み込み処理については、実施の形態2と同様にして、例えばアドレス値の小さいものから大きいものにかけて(アドレス値0〜10 Note that read process, as in the second embodiment, for example, toward larger from having a small address value (the address value 0
0にかけて)シーケンシャルに行う。 0 to over) is performed sequentially.

Claims (4)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 情報の読み込み,消去,書き込みが可能で、かつバックアップ機能を持った第1のメモリ領域及び第2のメモリ領域の情報を更新するためのメモリ内情報更新方法において、上記第1のメモリ領域に対する書き込み開始を示す第1の書込開始フラグ及び書き込み完了を示す第1の書込完了フラグと、上記第2のメモリ領域に対する書き込み開始を示す第2の書込開始フラグ及び書き込み完了を示す第2の書込完了フラグとを設け、 1. A reading of information, erasure, can be written, and the memory information update method for updating the information in the first memory area and a second memory area having a backup function, the first a first write complete flag indicating the write start flag and write completion first showing the start writing to the memory area of ​​the second write start flag and write completion indicating the write start for the second memory area a second write completion flag indicating provided,
    上記第1の書込開始フラグと上記第1の書込完了フラグとの比較により上記第1のメモリ領域の書き込み状態をチェックし、また、上記第2の書込開始フラグと上記第2の書込完了フラグとの比較により上記第2のメモリ領域の書き込み状態をチェックし、上記両メモリ領域の一方の書き込み状態が異常な場合は他方の正常なメモリ領域をマスタのメモリ領域としてアクセスするようにしたことを特徴とするメモリ内情報更新方法。 By comparison with the first writing start flag and said first write completion flag to check the written state of the first memory region, said second write start flag and the second write by comparison with the write completion flag to check the written state of the second memory area, as when one of the write state of both memory areas is abnormal accesses the other normal memory area as a memory area of ​​the master memory information update method characterized by the.
  2. 【請求項2】 情報の読み込み,消去,書き込みが可能で、かつバックアップ機能を持った第1のメモリ領域及び第2のメモリ領域の情報を更新するためのメモリ内情報更新方法において、上記第1のメモリ領域を複数の情報単位毎に分割し、上記情報単位毎に書き込み完了を示す第1の書込完了フラグ群を設け、また、上記第2のメモリ領域を複数の情報単位毎に分割し、上記情報単位毎に書き込み完了を示す第2の書込完了フラグ群を設け、 Loading wherein information, erasure, can be written, and the memory information update method for updating the information in the first memory area and a second memory area having a backup function, the first the memory area is divided for each of a plurality of information units, provided the first write completion flag group shown a write completion for each of the information units, also divides the second memory area for each of a plurality of information units , providing the second write completion flag group indicating the completion of writing for each of the information unit,
    一方のメモリ領域への書き込みの最中に書き込み処理が中断した場合、当該書込完了フラグ群により書き込み完了の情報を判定し、それ以外の未書き込み情報に対応する書込完了フラグが示す他方のメモリ領域の情報に相当する情報を上記一方のメモリ領域の未書き込み領域に付加するようにしたことを特徴とするメモリ内情報更新方法。 If the write process during writing into one memory area is interrupted, determines the information of the write completion by the write completion flag group, write completion flag and the other indicating that corresponding to the other unwritten information memory information update method characterized by information corresponding to the information of the memory area to be added to the unwritten region of the one memory area the.
  3. 【請求項3】 第1の書込完了フラグ群及び第2の書込完了フラグ群を、どの情報単位まで書き込み完了したかを示す更新カウンタで実現することを特徴とする請求項2記載のメモリ内情報更新方法。 3. A memory according to claim 2, wherein the first write complete flag group and the second write complete flag group, characterized in that to realize the update counter indicating whether it has completed writing to which information units internal information update method.
  4. 【請求項4】 メモリ領域への書き込みをランダム的なアドレス順に従って行うことを特徴とする請求項1又は2記載のメモリ内情報更新方法。 4. The memory information updating method according to claim 1 or 2, wherein writing to the memory area and performs according to a random specific address order.
JP4415997A 1997-02-27 1997-02-27 Intra-memory information updating method Pending JPH10240629A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4415997A JPH10240629A (en) 1997-02-27 1997-02-27 Intra-memory information updating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4415997A JPH10240629A (en) 1997-02-27 1997-02-27 Intra-memory information updating method

Publications (1)

Publication Number Publication Date
JPH10240629A true true JPH10240629A (en) 1998-09-11

Family

ID=12683840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4415997A Pending JPH10240629A (en) 1997-02-27 1997-02-27 Intra-memory information updating method

Country Status (1)

Country Link
JP (1) JPH10240629A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006031276A (en) * 2004-07-14 2006-02-02 Sony Corp Semiconductor integrated circuit, data storage method and data communication equipment
US7426686B2 (en) 2003-12-05 2008-09-16 Hon Hai Precision Industry Co., Ltd. System and method for verifying data integrity
US7650328B2 (en) 2002-07-25 2010-01-19 Sanyo Electric Co., Ltd. Data storage device capable of storing multiple sets of history information on input/output processing of security data without duplication
US7716746B2 (en) 2002-03-05 2010-05-11 Sanyo Electric Co., Ltd. Data storing device for classified data
US7752461B2 (en) 2002-01-15 2010-07-06 Sanyo Electric Co., Ltd. Storage apparatus that can properly recommence input and output of classified data
JP2010152514A (en) * 2008-12-24 2010-07-08 Toshiba Corp Memory system
US7925821B2 (en) 2007-02-05 2011-04-12 Sony Corporation Nonvolatile semiconductor storage device and method of managing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7752461B2 (en) 2002-01-15 2010-07-06 Sanyo Electric Co., Ltd. Storage apparatus that can properly recommence input and output of classified data
US7716746B2 (en) 2002-03-05 2010-05-11 Sanyo Electric Co., Ltd. Data storing device for classified data
US7650328B2 (en) 2002-07-25 2010-01-19 Sanyo Electric Co., Ltd. Data storage device capable of storing multiple sets of history information on input/output processing of security data without duplication
US7426686B2 (en) 2003-12-05 2008-09-16 Hon Hai Precision Industry Co., Ltd. System and method for verifying data integrity
JP2006031276A (en) * 2004-07-14 2006-02-02 Sony Corp Semiconductor integrated circuit, data storage method and data communication equipment
JP4645883B2 (en) * 2004-07-14 2011-03-09 ソニー株式会社 The semiconductor integrated circuit, a data storing method and a data communication apparatus
US7925821B2 (en) 2007-02-05 2011-04-12 Sony Corporation Nonvolatile semiconductor storage device and method of managing the same
JP2010152514A (en) * 2008-12-24 2010-07-08 Toshiba Corp Memory system
US8706988B2 (en) 2008-12-24 2014-04-22 Kabushiki Kaisha Toshiba Memory system

Similar Documents

Publication Publication Date Title
US5056009A (en) IC memory card incorporating software copy protection
US4598402A (en) System for treatment of single bit error in buffer storage unit
US5481552A (en) Method and structure for providing error correction code for 8-byte data words on SIMM cards
US4945535A (en) Information processing unit
US6535997B1 (en) Data integrity in smartcard transactions
US5715431A (en) Tamper proof security measure in data writing to non-volatile memory
US5901311A (en) Access key protection for computer system data
US5611042A (en) Data error detection and correction for a shared SRAM
EP0402683A2 (en) Method and apparatus for updating firmware resident in an electrically erasable programmable read-only memory
US7240178B2 (en) Non-volatile memory and non-volatile memory data rewriting method
US6546517B1 (en) Semiconductor memory
JPH08235028A (en) Data management method for flash memory and data processor using the data management method
US4368532A (en) Memory checking method
JP2002133892A (en) Defect control method for flash memory
US4918695A (en) Failure detection for partial write operations for memories
US6098194A (en) Detecting memory problems in computers
CN101101790A (en) NAND flash memory reading method
JPH1139158A (en) Method for protecting executed program and its device
EP0910020A1 (en) External storage apparatus and data processing method
JP2005275697A (en) Microprocessor boot-up controller, controller for nonvolatile memory and information processing system
US20040205384A1 (en) Computer system and memory control method thereof
JP2006059217A (en) Software memory image generation apparatus and built-in device software update system and program
JPH1097471A (en) Method and system for error correction of memory data
JPH08203292A (en) Nonvolatile memory
US7849382B2 (en) Memory control circuit, nonvolatile storage apparatus, and memory control method