JPH10229272A - Printed wiring board - Google Patents

Printed wiring board

Info

Publication number
JPH10229272A
JPH10229272A JP3228297A JP3228297A JPH10229272A JP H10229272 A JPH10229272 A JP H10229272A JP 3228297 A JP3228297 A JP 3228297A JP 3228297 A JP3228297 A JP 3228297A JP H10229272 A JPH10229272 A JP H10229272A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
layer
pad
wiring board
printed wiring
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3228297A
Other languages
Japanese (ja)
Inventor
Yoichiro Kawamura
洋一郎 川村
Original Assignee
Ibiden Co Ltd
イビデン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

PROBLEM TO BE SOLVED: To improve a viahole in connection reliability by a method wherein a pad provided on the surface of a wiring board comprises a region which includes two or more viaholes and is electrically connected to a conductor circuit provided inside the wiring board through the intermediary of the viaholes. SOLUTION: A printed wiring board is provided with two or more viaholes 4 provided in a pad 8 region, and an inner conductor circuit 3 located inside the printed wiring board is electrically connected to the pad 8 through the intermediary of the viaholes 4. It is preferable that two to five viaholes are present in the pad 8 region. It is preferable that the viahole 4 is 80 to 150μm in diameter, and the pad 8 region is 600 to 1000μm in diameter and 10 to 20μm in thickness. Furthermore, it is preferable that a solder resist layer 5 is formed on an upper layer so as to keep the pad region 8 exposed.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、はんだバンプを有するプリント配線板に関し、特に、ヒートサイクル等によってもバイアホールの接続信頼性が低下しないプリント配線板について提案する。 The present invention relates to relates to a printed wiring board having solder bumps, in particular, the connection reliability of the via holes are proposed printed wiring board does not decrease by heat cycle and the like.

【0002】 [0002]

【従来の技術】従来のプリント配線板は、はんだバンプを用いて導体回路とICチップを電気的に接続する場合、図1に示すように、はんだバンプを形成するためのパッドをバイアホールから新たに配線して内層側の導体回路とICチップとを接続するのが一般的である。 Conventional printed wiring board, when electrically connecting the conductor circuits and the IC chip with solder bumps, as shown in FIG. 1, a new pad for forming a solder bump from the viahole it is common to connect the conductor circuits and the IC chip of the inner layer and wiring. そのため、配線長が長くなって配線密度が低下して部品の高密度実装化が難しいという欠点があった。 Therefore, wiring density wiring length becomes longer has a drawback that it is difficult high-density mounting of parts decreases.

【0003】これに対し、図2に示すように、はんだバンプを実装表面のバイアホール内に直接形成したプリント配線板がある。 [0003] In contrast, as shown in FIG. 2, there is a printed wiring board directly formed in the via holes of the solder bumps mounting surface. このようなプリント配線板によれば、 According to such a printed wiring board,
はんだバンプ形成用のパッドをバイアホールから新たに配線する必要がなく、配線長を短くできるから、配線密度の向上を図ることができる。 It is not necessary to newly wiring the via hole pads for solder bump formation, since the wiring length can be shortened, thereby improving the wiring density.

【0004】 [0004]

【発明が解決しようとする課題】しかしながら、上記プリント配線板において、1のはんだバンプは、パッドとして機能する1のバイアホールを通してのみ内層側の導体回路と配線接続されている。 [SUMMARY OF THE INVENTION However, in the printed wiring board, the first solder bumps are wired conductor circuits of the inner layer side only through the first via hole which serves as a pad. そのため、ヒートサイクルなどによってそのバイアホールと内層導体回路の間に剥離が発生すると、その配線は断線し、バイアホールによる接続信頼性が悪化するという新たな問題があった。 Therefore, the peeling between the viahole and inner conductor circuit such as by a heat cycle occurs, the wiring is disconnected, connection reliability due to the via hole was a new problem worse.

【0005】また、層間絶縁材層にバイアホール用開口を形成する際に該開口底部に樹脂が残存する場合がある。 Further, there is a case where the resin remains on the opening bottom portion when forming the openings for via holes in the interlayer insulating material layer. この場合も、その残存樹脂に起因して前記1のバイアホールが導通不良を招くと、バイアホールによる接続信頼性が悪化するという問題があった。 Again, the leads to the said due to residual resin 1 of via hole conduction defects, connection reliability due to the via hole is disadvantageously deteriorated.

【0006】本発明は、かかる問題を解消するためになされたものであり、その目的は、バイアホールの接続信頼性に優れるプリント配線板を提供することにある。 [0006] The present invention has been made to solve the above problems, its object is to provide a printed wiring board having excellent connection reliability of the via hole.

【0007】 [0007]

【課題を解決するための手段】発明者は、上記目的の実現に向け鋭意研究を行った結果、以下に示す内容を要旨構成とする発明を完成するに至った。 SUMMARY OF THE INVENTION The inventor has conducted extensive studies for the realization of the object, and have completed the present invention to the contents described below as the summary and construction. 即ち、本発明は、 That is, the present invention is,
配線基板表面に設けたパッドにはんだバンプを形成してなるプリント配線板において、前記パッドは、2以上のバイアホールを含んだ領域から構成され、これらのバイアホールを介して前記配線基板の導体回路と電気的に接続されていることを特徴とするプリント配線板である。 In the printed wiring board obtained by forming a solder bump pad provided on the wiring board surface, the pad is composed of a region including two or more via holes, the conductor circuits of the wiring board through these via holes that is electrically connected to a printed circuit board according to claim.

【0008】なお、上記本発明のプリント配線板において、パッド表面には、ニッケル−金層が形成されていることが望ましい。 [0008] Incidentally, in the printed wiring board of the present invention, the pad surface, the nickel - it is desirable that a gold layer is formed. また、上記本発明のプリント配線板において、パッドは、2〜5個のバイアホールを含むことが望ましい。 Further, in the printed wiring board of the present invention, the pad preferably includes a 2-5 via holes.

【0009】 [0009]

【発明の実施の形態】本発明のプリント配線板は、1のパッド領域内に設けられたバイアホールが2つ以上あり、これら複数のバイアホールを介して内層側に位置する配線基板の導体回路とパッドとが電気的に接続されている点に特徴がある。 Printed circuit board DETAILED DESCRIPTION OF THE INVENTION The present invention is a via hole provided in the first pad region is two or more, conductor circuits of the wiring board positioned on the inner side via a plurality of via holes and the pad is characterized in that it is electrically connected.

【0010】これにより、本発明のプリント配線板は、 [0010] Thus, the printed wiring board of the present invention,
1のバイアホールがヒートサイクルなどによって断線しても他のバイアホールが内層側の導体回路とパッドとを電気的に接続しているので、ヒートサイクル等によってもバイアホールによる接続信頼性が低下することはない。 Since 1 via holes other via holes be disconnected by such a heat cycle is electrically connected to the conductor circuits and the pads of the inner side, the connection reliability is lowered due to the via hole by heat cycle and the like it is not.

【0011】また、層間絶縁材層にバイアホール用開口を形成する際に該開口底部に樹脂が残存すると、その開口部に形成するバイアホールが導通不良を招く場合がある。 Further, in some cases when the resin to the opening bottom portion when forming the openings for via holes in the interlayer insulating material layer remaining leads to via hole conduction failure to form in the opening. この点でも、複数のバイアホールであれば、1のバイアホールが導通不良となっても他のバイアホールで電気的接続が確保されるので、バイアホールによる接続信頼性が低下することはない。 In this respect, if a plurality of via holes, since the electric connection even if the first via hole becomes a conduction failure in other via hole is ensured, connection reliability due to the via hole is not reduced.

【0012】このような本発明のプリント配線板において、1のパッド領域には、2〜5個のバイアホールが存在することが望ましい。 [0012] In the printed wiring board of the present invention, the first pad area, it is desirable that 2-5 via holes are present. 5個を超えるバイアホールが前記パッドの領域内に存在すると、そのバイアホール径は小さくなり、開口を穿孔しにくくなるからである。 When five more than via holes present within a region of the pad, its via hole diameter becomes smaller, because it is difficult to drill the opening. より望ましいバイアホール数は、前記パッドの領域内に3個である。 More preferably via hole number is three in the area of ​​the pad.

【0013】ここで、上記バイアホールの径は、80〜15 [0013] In this case, the diameter of the via hole, 80 to 15
0 μmであることが望ましい。 It is desirable that the 0 μm. この理由は、80μm未満では、バイアホールが形成しにくく、一方、 150μmを超えると、パッド内に多数のバイアホールを形成しにくくなるからである。 The reason for this is less than 80 [mu] m, the via holes are hardly formed, while when it exceeds 150 [mu] m, because it is difficult to form a large number of via holes in the pad.

【0014】本発明のプリント配線板において、上記パッドは、その領域径を 600〜1000μm、その厚みを10〜 [0014] In the printed wiring board of the present invention, the pad, 600~1000Myuemu the area size, the thickness 10
20μmとすることが望ましい。 It is desirable to 20μm.

【0015】さらに、上記パッド層の上層には、該パッド領域が露出するようにソルダーレジスト層が形成されていることが望ましい。 Furthermore, the upper layer of the pad layer, it is desirable that the solder resist layer is formed as the pad region is exposed. 即ち、このソルダーレジスト層は、パッドの一部が露出するように形成されるか、あるいはパッドの全体が露出するように形成される。 That is, the solder resist layer, or portion of the pad is formed so as to expose, or the entire pad is formed so as to expose. パッドの一部が露出する場合は、パッドの外周部がソルダーレジスト層により被覆されているので、パッドと層間樹脂絶縁剤との境界、あるいはパッドとめっきレジストとの境界に発生する熱膨張率差に起因したクラックを抑制できる。 If some of the pad is exposed, since the outer peripheral portion of the pad is covered with a solder resist layer, the thermal expansion coefficient difference generated at the boundary of the boundary between the pad and the interlayer resin insulating agent, or the pad and the plating resist cracks due to be suppressed. 一方、パッドの全体が露出する場合は、ソルダーレジストの開口形成位置の許容範囲が大きくなり、しかも、ソルダーレジストとはんだ体が接触しくくなり、はんだ体にくびれが発生せず、くびれに起因するクラックが発生しない。 On the other hand, if the entire pad is exposed, the allowable range of the opening forming position of the solder resist is increased, moreover, it Kuku contact the solder resist and the solder body, does not occur constriction in the solder body, due to constriction crack does not occur.

【0016】ここで、上記ソルダーレジスト層は、その厚さを5〜30μmとすることが望ましい。 [0016] Here, the solder resist layer, it is preferable that the thickness thereof and 5 to 30 [mu] m. この理由は、 The reason for this is that,
5μm未満では剥離しやすく、一方、30μmを超えると、ICチップとソルダーレジストが接触するため実装しにくくなるからである。 Easily peeled off is less than 5 [mu] m, while when it exceeds 30 [mu] m, because hardly implemented since the IC chip and the solder resist is in contact.

【0017】上記ソルダーレジスト層としては、種々の樹脂を使用でき、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールA型エポキシ樹脂のアクリレート、ノボラック型エポキシ樹脂およびノボラック型エポキシ樹脂のアクリレートをアミン系硬化剤やイミダゾール硬化剤などで硬化させた樹脂を使用できる。 [0017] As the solder resist layer may be used various resins, such as bisphenol A type epoxy resin, bisphenol A type epoxy resin acrylate, novolac type epoxy resin and novolak type epoxy resin acrylate amine curing agent Ya the resin cured with such an imidazole curing agent may be used. 特に、ソルダーレジスト層に開口を設けてはんだバンプを形成する場合には、樹脂成分が「ノボラック型エポキシ樹脂もしくはノボラック型エポキシ樹脂のアクリレート」からなり、「イミダゾール硬化剤」を硬化剤として含むものが好ましい。 Particularly, in the case of forming a solder bump by providing an opening in the solder resist layer, the resin component comprises "novolak type epoxy resin or novolac epoxy resin acrylate" is intended to include "imidazole curing agent" as a curing agent preferable.

【0018】本発明にかかるプリント配線板は、上記パッドとはんだ体とが、少なくとも表面に非酸化性の金属を有する金属層を介して、あるいはパッドに設けられた導電性の粗化層と前記金属層を介して、強固に密着していることが望ましい。 [0018] The present invention in such a printed wiring board, the said pads and the solder body and is at least the surface via a metal layer having a nonoxidizing metal, or conductive roughened layer provided on the pad and through the metal layer, it is preferable that firmly adhered. これにより、フリップチップ実装(ICチップを直接搭載する実装形態)を行った場合でも、はんだ体は、はんだ体が形成される配線基板表層部とそのはんだ体を介して実装されるICチップとの熱膨張率差によって、パッドから剥離することはない。 Thus, even when a flip-chip mounting (implementation of mounting the IC chip directly), the solder body, with the IC chip mounted via its solder body wiring substrate surface portion on which the solder body is formed the difference in thermal expansion coefficient, will not be peeled from the pad.

【0019】ここで、前記粗化層は、ソルダーレジスト層が形成される基板最表層部のパッドを含む導体回路の全表面に形成されていてもよい。 [0019] Here, the roughened layer may be formed on the entire surface of the conductor circuit including a pad of the substrate outermost surface layer portion of the solder resist layer is formed. これにより、パッドを含む導体回路表面の粗化層がアンカーとして作用し、パッドとはんだ体を強固に密着させるだけでなく、導体回路とソルダーレジスト層が強固に密着する。 Thus, it acts roughened layer as an anchor of the conductor circuit surface including a pad, not only to strongly adhere the pad and the solder body, the conductor circuit and the solder resist layer is firmly adhered. それ故、ソルダーレジスト層は、樹脂成分としてノボラック型エポキシ樹脂のような剛直骨格を持つ樹脂を使用した場合でも層間剥離が生じにくく、ノボラック型エポキシ樹脂に限らずどのような樹脂でも使用することができる。 Therefore, the solder resist layer, a resin having a rigid skeleton delamination hardly occurs even when using such a novolak type epoxy resin as a resin component, be used in any resin is not limited to novolac epoxy resin it can.

【0020】前記粗化層を導電性とするのは、はんだ体を形成しても除去する必要がないからである。 [0020] to a conductivity of said roughened layer, it is not necessary to remove also form a solder body. それゆえ工程が簡単である。 Therefore the process is simple. 前記粗化層は、導体回路表面をエッチング処理、研磨処理、酸化処理、酸化還元処理することにより、あるいはめっき処理にて皮膜を形成することにより形成することが望ましい。 The roughened layer, the conductor circuit surface etching treatment, polishing treatment, oxidation treatment, by oxidation-reduction treatment, or is preferably formed by forming a film by plating process.

【0021】特に、めっき処理にて形成される銅−ニッケル−リンの合金層は、針状結晶層であり、ソルダーレジスト層との密着性に優れる点で有利である。 [0021] In particular, copper is formed by plating - nickel - alloy layer of phosphorus are acicular crystal layer, it is advantageous from the viewpoint of excellent adhesion to the solder resist layer. しかも、 In addition,
前記合金層によれば、その上にはんだ体を形成しても電気導電率に大きな変化が生じない。 According to the alloy layer, a large change in the electrical conductivity does not occur even when forming a solder body thereon. 前記合金層の組成は、銅、ニッケル、リンの割合で、それぞれ90〜96wt The composition of the alloy layer, copper, nickel, a ratio of phosphorus, respectively 90~96wt
%、1〜5wt%、 0.5〜2wt%であることが望ましい。 %, 1-5 wt%, it is desirable that 0.5 to 2 wt%.
これらの組成割合のときに、針状の構造を有するからである。 When these composition ratios, because having a needle-like structure.

【0022】なお、前記酸化処理は、亜塩素酸ナトリウム、水酸化ナトリウム、リン酸ナトリウムからなる酸化剤の溶液を用いる処理が望ましい。 [0022] Incidentally, the oxidizing treatment, sodium chlorite, sodium hydroxide, solution treatment using oxidizing agent consisting of sodium phosphate is preferred. また、前記酸化還元処理は、上記酸化処理の後、水酸化ナトリウムと水素化ホウ素ナトリウムの溶液に浸漬して行う。 Further, the oxidation reduction treatment, after the oxidation treatment is performed by dipping in a solution of sodium borohydride sodium hydroxide.

【0023】このような粗化層上のはんだ体との界面にさらに形成される、少なくとも表面に非酸化性の金属を有する金属層は、前記非酸化性の金属として、貴金属、 [0023] Such further formed at the interface between the solder material on the roughened layer, the metal layer having a nonoxidizing metal on at least the surface, as the non-oxidizing metal, precious metal,
具体的には金、銀、白金、パラジウムなどを用いることが望ましい。 Specifically gold, silver, platinum, it is preferable to use palladium or the like. これらの金属は、非酸化性であり、はんだ体との密着性に優れるからである。 These metals are non-oxidizing, it is excellent in adhesion to the solder body. なかでも、前記金属層は、パッドに近い側から順に「ニッケル−金」あるいは「銅−ニッケル−金」とした層であることが望ましい。 Among them, the metal layer, in this order from the side close to the pad "nickel - gold" or it is preferable that the layer for the "copper - - nickel gold". 特に、ニッケル層と金層からなる金属層は、膜厚1 In particular, the metal layer made of nickel layer and gold layer has a thickness 1
〜5μmのニッケル層と膜厚0.01〜0.5 μmの金層からなることが望ましい。 It is preferably made of nickel layer and the thickness 0.01 to 0.5 [mu] m gold layer of 5 .mu.m.

【0024】ニッケル層と金層からなる上記金属層において、ニッケル層は、パッド側に設けた粗化層(例えば、銅−ニッケル−リンからなる針状合金層)との密着性を改善し、一方、金層ははんだ体との密着性を改善する。 [0024] In the metal layer comprised of nickel layer and a gold layer, a nickel layer is roughened layer provided on the pad side (e.g., copper - nickel - made acicular alloy layer of phosphorus) to improve the adhesion between, On the other hand, the gold layer improves the adhesion to the solder body. 上記ニッケル層の膜厚は、パッド側に設けた粗化層の針状構造の凹凸を緩和してはんだ体を形成しやすくするために、1〜7μmとすることが望ましい。 Thickness of the nickel layer in order to facilitate forming a solder body to relax the unevenness of the needle-like structure of the roughened layer formed on the pad side, it is desirable that the 1 to 7 [mu] m. また一方では、金層の厚さを抑制して粗化層の針状構造を緩和しすぎないようにしている。 On the other hand also by suppressing the thickness of the gold layer is not over relaxed acicular structure of roughened layer.

【0025】以上説明したような構成のプリント配線板は、はんだ体を形成する配線基板として、表面が粗化処理された樹脂絶縁材上にめっきレジストが形成され、そのめっきレジストの非形成部分にパッドを含む導体回路が形成された、いわゆるアディティブプリント配線板、 The above-described arrangement of the printed circuit board, as a wiring substrate forming the solder body, surface plating resist is formed on the roughened resin insulating material on, to the non-formation portion of the plating resist conductor circuit including a pad is formed, a so-called additive printed wiring board,
ビルドアッププリント配線板を用いた場合に有利である。 It is advantageous when using a build-up printed wiring board. これらの配線基板にはんだ体を供給したプリント配線板において、ヒートサイクルによって生じるはんだ体の剥離やソルダーレジスト層の剥離を抑制することができるからである。 In these printed wiring board supplying solder body on the wiring board, it is possible to suppress the peeling of the solder of the separation and the solder resist layer caused by heat cycle.

【0026】なお、本発明のプリント配線板では、上記配線基板を構成する樹脂絶縁材層として無電解めっき用接着剤を用いることが望ましい。 [0026] In the printed wiring board of the present invention, it is preferable to use an adhesive for electroless plating as a resin insulating material layer constituting the wiring board. この無電解めっき用接着剤は、硬化処理された酸あるいは酸化剤に可溶性の耐熱性樹脂粒子が、酸あるいは酸化剤に難溶性の未硬化の耐熱性樹脂中に分散されてなるものが最適である。 The adhesive for electroless plating is heat-resistant resin particles soluble in curing the treated acid or oxidizing agent, is dispersed becomes what is optimal for heat resistant resin of the uncured slightly soluble in acid or an oxidizing agent is there. 上記無電解めっき用接着剤において、特に硬化処理された前記耐熱性樹脂粒子としては、. In the adhesive for electroless plating, as the heat-resistant resin particles particularly hardened. 平均粒径が10μm以下の耐熱性樹脂粉末、. Average particle diameter less 10μm heat-resistant resin powder. 平均粒径が2μm以下の耐熱性樹脂粉末を凝集させた凝集粒子、. Aggregated particles having an average particle diameter thereby aggregating the following heat-resistant resin powder 2 [mu] m,. 平均粒径が10μm The average particle size of 10μm
以下の耐熱性粉末樹脂粉末と平均粒径が2μm以下の耐熱性樹脂粉末との混合物、. The following mixture of heat-resistant powder resin powder having an average particle size of less heat-resistant resin powder 2 [mu] m,. 平均粒径が2〜10μmの耐熱性樹脂粉末の表面に平均粒径が2μm以下の耐熱性樹脂粉末または無機粉末のいずれか少なくとも1種を付着させてなる疑似粒子、から選ばれるいずれか少なくとも1種を用いることが望ましい。 At least one having an average particle size selected from the pseudo particles, comprising depositing the at least one one of the heat-resistant resin powder or inorganic powder having an average particle size on the surface of the heat-resistant resin powder the following 2μm of 2 to 10 [mu] m 1 it is desirable to use a seed. これらは、より複雑なアンカーを形成できるからである。 These is because it forms a more complex anchors.

【0027】次に、本発明にかかるプリント配線板を製造する一方法について説明する。 A description will now be given of a method for producing a printed wiring board according to the present invention. (1)まず、コア基板の表面に内層銅パターンを形成した配線基板を作製する。 (1) First, a wiring substrate provided with the inner layer copper pattern on a surface of the core substrate. このコア基板への銅パターンの形成は、銅張積層板をエッチングして行うか、あるいは、 Or formation of the copper pattern on the core substrate is carried out by etching a copper-clad laminate, or,
ガラスエポキシ基板やポリイミド基板、セラミック基板、金属基板などの基板に無電解めっき用接着剤層を形成し、この接着剤層表面を粗化して粗化面とし、ここに無電解めっきを施して行う方法がある。 Glass epoxy substrate, polyimide substrate, ceramic substrate, and forming an electroless plating adhesive layer on a substrate such as a metal substrate, a roughened surface by roughening the adhesive layer surface is performed by electroless plating here there is a method. さらに必要に応じて、上記配線基板に無電解めっき用接着剤層を形成し、この層にバイアホール用開口を設け、その層表面を粗化し、ここに無電解めっきを施して銅パターンとバイアホールを形成する工程を繰り返して多層化した配線基板とすることができる。 If necessary, the wiring to form a adhesive layer for electroless plating on a substrate, provided with an opening for via holes in the layer, roughening the layer surface, wherein the electroless plating copper pattern and the via is subjected to It may be a wiring board multilayer by repeating the steps of forming a hole. なお、コア基板には、スルーホールが形成され、このスルーホールを介して表面と裏面の配線層を電気的に接続することができる。 Incidentally, in the core substrate, the through hole is formed, it is possible to electrically connect the front and back surface of the wiring layer via the through hole.

【0028】(2)次に、前記 (1)で作製した配線基板の上に、層間樹脂絶縁材層を形成する。 [0028] (2) Next, on the wiring substrate prepared in the above (1), an interlayer insulating resin layer. 特に本発明では、 In particular, according to the present invention,
層間樹脂絶縁材として前述した無電解めっき用接着剤を用いることが望ましい。 It is desirable to use an adhesive for electroless plating as described above as an interlayer resin insulating material.

【0029】(3)前記(2) で形成した無電解めっき用接着剤層を乾燥した後、バイアホール形成用の開口を設ける。 [0029] (3) after drying the adhesive layer for electroless plating formed in the (2), an opening for via hole formation. 感光性樹脂の場合は、露光,現像してから熱硬化することにより、また、熱硬化性樹脂の場合は、熱硬化したのちレーザー加工することにより、前記接着剤層にバイアホール形成用の開口を設ける。 When the photosensitive resin is exposed, by thermally curing after development, also in the case of thermosetting resin, by laser processing after the thermal curing, openings for via holes formed on the adhesive layer the provision. バイアホール形成用の開口は、例えば図3に示すように3か所、パッド形成領域に密集して形成する。 Openings for via holes formed, for example, three positions as shown in FIG. 3, formed densely in the pad formation region.

【0030】(4)次に、硬化した前記接着剤層の表面に存在するエポキシ樹脂粒子を酸あるいは酸化剤によって溶解除去し、接着剤層表面を粗化処理する。 [0030] (4) Next, dissolved and removed by an acid or oxidizing agent epoxy resin particles existing on the surface of the cured the adhesive layer, roughening treatment of the surface of the adhesive layer. ここで、上記酸としては、リン酸、塩酸、硫酸、あるいは蟻酸や酢酸などの有機酸があるが、特に有機酸を用いることが望ましい。 Here, as the acid, phosphoric acid, hydrochloric acid, there are organic acid such as sulfuric acid or formic acid and acetic acid, it is desirable in particular an organic acid. 粗化処理した場合に、バイアホールから露出する金属導体層を腐食させにくいからである。 When roughening treatment is not easily corrode metal conductor layer exposed from the via holes. 一方、上記酸化剤としては、クロム酸、過マンガン酸塩(過マンガン酸カリウムなど)を用いることが望ましい。 On the other hand, examples of the oxidizing agent, chromic acid, the use of permanganate (potassium permanganate, etc.) desired.

【0031】(5)次に、接着剤層表面を粗化した配線基板に触媒核を付与する。 [0031] (5) Next, to impart the catalyst nuclei on the wiring board to roughen the surface of the adhesive layer. 触媒核の付与には、貴金属イオンや貴金属コロイドなどを用いることが望ましく、一般的には、塩化パラジウムやパラジウムコロイドを使用する。 The grant of the catalyst nucleus, it is desirable to use a noble metal such ions or noble metal colloid, in general, using a palladium chloride or palladium colloid. なお、触媒核を固定するために加熱処理を行うことが望ましい。 It is desirable to perform heat treatment in order to fix the catalyst nucleus. このような触媒核としてはパラジウムがよい。 Good palladium as such a catalyst nucleus.

【0032】(6)次に、触媒核を付与した配線基板にめっきレジストを形成する。 [0032] (6) Next, a plating resist on the wiring substrate imparted with catalytic nuclei. この際、めっきレジスト非形成部分には、はんだバンプ形成用パッドを形成するため、その金属パッドに相当する形状のめっきレジスト非形成部分を設ける。 At this time, the plating resist non-forming portion, for forming a solder bump forming pad, providing a plating resist non-forming portion having a shape corresponding to the metal pad. めっきレジスト組成物としては、特にクレゾールノボラックやフェノールノボラック型エポキシ樹脂のアクリレートとイミダゾール硬化剤からなる組成物を用いることが望ましいが、他に市販品を使用することもできる。 The plating resist compositions, especially it is preferable to use a cresol novolac or phenol novolac type epoxy comprising a resin of acrylate and an imidazole curing agent composition may also be a commercially available product to another.

【0033】(7)次に、めっきレジスト非形成部に無電解めっきを施し、パッドを含む導体回路、ならびにバイアホールを形成してプリント配線板を製造する。 [0033] (7) Next, electroless plating in plating resist non-forming portion, a conductor circuit including a pad, and forming a via hole for producing a printed wiring board. ここで、上記無電解めっきとしては、銅めっきを用いることが望ましい。 Here, as the electroless plating, it is desirable to use copper plating.

【0034】(8)次に、必要に応じて導体回路の表面に導電性の粗化層を形成する。 [0034] (8) Next, a conductive roughened layer on the surface of the conductor circuit as necessary. この粗化層の形成方法としては、エッチング処理や研磨処理、めっき処理などがある。 The method of forming the roughened layer, an etching process or a polishing process, plating process and the like. このうち、めっき処理による粗化層は、無電解めっきにより析出させた銅−ニッケル−リン合金からなる針状層であることが望ましい。 Among them, roughening layer by plating treatment, it was deposited by electroless plating copper - it is desirable that needle-shaped layer made of phosphorus alloy - nickel. この合金の無電解めっきとしては、硫酸銅1〜40g/l、硫酸ニッケル 0.1〜6.0 The electroless plating of the alloy, copper sulfate 1 to 40 g / l, nickel sulfate 0.1 to 6.0
g/l、クエン酸10〜20g/l、次亜リン酸塩10〜100 g / l, citric acid 10 to 20 g / l, hypophosphite 10-100
g/l、ホウ酸10〜40g/l、界面活性剤0.01〜10g/ g / l, boric acid 10 to 40 g / l, surfactant 0.01 to 10 g /
lからなる液組成のめっき浴を用いることが望ましい。 It is desirable to use a plating bath consisting of l solution composition.

【0035】(9)次に、少なくとも前記(7) までの処理を終えたプリント配線板の両面に、ソルダーレジスト組成物を塗布する。 [0035] (9) Then, on both sides of the printed circuit board having been subjected to the processing at least to the (7), applying a solder resist composition.

【0036】(10)次に、ソルダーレジスト組成物の塗膜を乾燥し、この塗膜に、開口部を描画したフォトマスクフィルムを載置して露光、現像処理することにより、導体回路のうちパッド部分を露出させた開口部を形成する。 [0036] (10) Next, drying the coated film of the resist composition, the coated film, exposed by placing a photo mask film drawn opening, by developing processing, among the conductor circuits forming an opening to expose the pad portion. ここで、前記開口部の開口径は、パッドの径よりも大きくすることができ、パッドを完全に露出させてもよい。 Here, the opening diameter of the opening may be larger than the diameter of the pad, it may be completely exposed pads.

【0037】(11)次に、前記開口部から露出した前記パッド部上に「ニッケル−金」の金属層(少なくとも表層に非酸化性の金属を有する金属層)を形成する。 [0037] (11) Next, on the pad portion exposed from the opening - forming a metal layer of "nickel gold" (metal layer having a nonoxidizing metal on at least a surface layer). ニッケルめっきや金めっきとしては、神戸徳蔵 著、槇書店発行、「NPシリーズ 無電解めっき」(1990年9月30日発行)の第13頁〜64頁および第84頁〜87頁にかけて記載されている種々の無電解めっき液を用いることができる。 Examples of the nickel-plated or gold-plated, Kobe Tokuzo al., Maki Shoten, are described over the first 13 pages to 64 pages and a 84 pp to 87 of "NP series electroless plating" (published September 30, 1990) various electroless plating solution are can be used. 例えば、無電解ニッケルめっきとしては、塩化ニッケル20〜40g/l、次亜リン酸ナトリウム5〜20g/ For example, electroless nickel plating, nickel chloride 20 to 40 g / l, sodium hypophosphite 5 to 20 g /
l、ヒドロキシ酢酸ナトリム40〜60g/l(もしくはクエン酸ナトリウム5〜20g/l)、温度90℃、pH=4 l, hydroxyacetic acid sodium 40 to 60 g / l (or sodium citrate 5 to 20 g / l), temperature 90 ℃, pH = 4
〜6に調整した無電解ニッケルめっき浴を用いることができる。 May be used electroless nickel plating bath was adjusted to 6. また、無電解金めっきとしては、シアン化金カリウム1〜3g/l、塩化アンモニウム70〜80g/l、 As the electroless gold plating, potassium gold cyanide 1 to 3 g / l, ammonium chloride 70~80g / l,
クエン酸ナトリウム40〜60g/l、次亜リン酸ナトリウム5〜20g/l、温度92〜95℃、pH=7〜7.5 に調整した無電解金めっき浴を用いることができる。 Sodium citrate 40 to 60 g / l, sodium hypophosphite 5 to 20 g / l, temperature 92 to 95 ° C., can be used an electroless gold plating bath was adjusted to pH = 7 to 7.5.

【0038】本発明では、厚みが0.5 〜7μmである銅−ニッケル−リンの合金粗化層にニッケルめっきを施す場合には、ニッケル層の厚みを1〜7μmにすると、前記粗化層は、ほぼニッケル層で充填されてその表面がほぼ平坦になる。 [0038] In the present invention, thickness of copper is 0.5 ~7Myuemu - nickel - when subjected to nickel plating alloy roughened layer of phosphorus, when the thickness of the nickel layer 1 to 7 [mu] m, the roughened layer, its surface is substantially flat filled with substantially nickel layer. そして、この平坦なニッケル層の表面に金めっきを0.01〜0.06μmの厚さでめっきすることが望ましい。 Then, it is preferable to plate the surface of the flat nickel layer of gold plating to a thickness of 0.01~0.06Myuemu. なお、厚みが0.5 〜7μmである銅−ニッケル−リンの合金粗化層に、銅めっき、ニッケルめっき、金めっきを順に施して厚みが1〜7μmの金属層を形成することも可能である。 Incidentally, copper is thick 0.5 ~7Myuemu - nickel - an alloy roughened layer of phosphorus, copper plating, nickel plating, it is also possible thickness plated with gold in order to form a metal layer of 1 to 7 [mu] m.

【0039】(12)次に、前記開口部から露出した前記パッド部上にはんだ体を供給する。 [0039] (12) Next, supplying solder body on the pad portion exposed from the opening. はんだ体の供給方法としては、はんだ転写法や印刷法を用いることができる。 As for the method of supplying solder body, it is possible to use a solder transfer method or a printing method.
ここで、はんだ転写法は、プリプレグにはんだ箔を貼合し、このはんだ箔を開口部分に相当する箇所のみを残してエッチングすることによりはんだパターンを形成してはんだキャリアフィルムとし、このはんだキャリアフィルムを、基板のソルダーレジスト開口部分にフラックスを塗布した後、はんだパターンがパッドに接触するように積層し、これを加熱して転写する方法である。 Here, the solder transfer method, stuck a solder foil to the prepreg, and the solder carrier film to form a solder pattern by etching to leave only a portion corresponding to the solder foil in the opening portion, the solder carrier film and, after the flux has been applied to the solder resist opening portion of the substrate, a method of laminating as solder pattern into contact with the pad to transfer by heating it. 一方、 on the other hand
印刷法は、パッドに相当する箇所に貫通孔を設けたメタルマスクを基板に載置し、はんだペーストを印刷して加熱処理する方法である。 Printing method, a metal mask having a through hole at a position corresponding to the pad is placed on the substrate, a method of heating treatment by printing a solder paste.

【0040】 [0040]

【実施例】 【Example】

(実施例1) (1) 厚さ 0.6mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂からなる基板の両面に18μ 18μ on both surfaces of the substrate made of (Example 1) (1) glass epoxy resin or BT (Bismaleimide triazine) thick 0.6mm resin
mの銅箔がラミネートされてなる銅張積層板を出発材料とした。 Copper foil m is a copper clad laminate formed by laminating a starting material. この銅張積層板の銅箔を常法に従いパターン状にエッチングすることにより、基板の両面に内層銅パターンを形成した。 By etching the copper foil of the copper-clad laminate in a pattern according to a conventional method, to form an inner layer copper pattern on both sides of the substrate.

【0041】(2) 前記(1) で内層銅パターンを形成した基板を水洗いし、乾燥した後、その基板を酸性脱脂してソフトエッチングし、次いで、塩化パラジウムと有機酸からなる触媒溶液で処理して、Pd触媒を付与し、この触媒を活性化した後、硫酸銅8g/l、硫酸ニッケル [0041] (2) Rinse the substrate provided with the inner layer copper pattern in (1), dried, and soft etching the substrate with an acidic degreasing, then treated with a catalyst solution of palladium chloride and organic acid and imparts a Pd catalyst, after the catalyst was activated, copper sulfate 8 g / l, nickel sulfate
0.6g/l、クエン酸15g/l、次亜リン酸ナトリウム2 0.6 g / l, citric acid 15 g / l, sodium hypophosphite 2
9g/l、ホウ酸31g/l、界面活性剤 0.1g/l、p 9 g / l, boric acid 31 g / l, surfactant 0.1g / l, p
H=9からなる無電解めっき浴にてめっきを施し、銅導体回路の全表面にCu−Ni−P合金の厚さ 2.5μmの粗化層(凹凸層)を形成した。 The plating performed in an electroless plating bath consisting of H = 9, to form roughened layer thickness 2.5μm of Cu-Ni-P alloy on the entire surface of the copper conductor circuit (uneven layer). そしてさらに、その基板を水洗いし、0.1mol/lホウふっ化スズ−1.0mol/lチオ尿素液からなる無電解スズ置換めっき浴に50℃で1時間浸漬し、前記Cu−Ni−P合金粗化層の表面に厚さ 0.3μm And further, washed with water and the substrate, the electroless tin substitution plating bath composed of 0.1 mol / l boric tin fluoride -1.0mol / l thiourea solution was immersed for 1 hour at 50 ° C., the Cu-Ni-P alloy coarse the thickness 0.3μm on the surface of the layer
のスズ置換めっき層を形成した。 To form a tin-substituted plating layer.

【0042】(3) DMDG(ジエチレングリコールジメチルエーテル)に溶解したクレゾールノボラック型エポキシ樹脂(日本化薬製、分子量2500)の25%アクリル化物を35重量部、ポリエーテルスルフォン(PES)12重量部、イミダゾール硬化剤(四国化成製、商品名:2E4M [0042] (3) DMDG (diethylene glycol dimethyl ether) cresol novolac type epoxy resin dissolved in (Nippon Kayaku Co., Ltd., molecular weight 2500) 35 parts by weight of 25% acrylated product of polyether sulfone (PES) 12 parts by weight, an imidazole hardening agent (made by Shikoku Kasei Co., Ltd. trade name: 2E4M
Z-CN)2重量部、感光性モノマーであるカプロラクトン変成トリス(アクロキシエチル)イソシアヌレート(東亜合成製、商品名:アロニックスM325 )4重量部、光開始剤としてのベンゾフェノン(関東化学製)2重量部、光増感剤としてのミヒラーケトン(関東化学製)0. Z-CN) 2 parts by weight, a photosensitive monomer is a caprolactone-modified tris (acroxyethyl) isocyanurate (made by Toa Gosei Co., Ltd. trade name: Aronix M325) 4 parts by weight of benzophenone as a photoinitiator (manufactured by Kanto Chemical) 2 parts, Michler's ketone as a photosensitizer (manufactured by Kanto Chemical Co., Inc.) 0.
2 重量部、さらにこの混合物に対してエポキシ樹脂粒子(三洋化成製、商品名:ポリマーポール)の平均粒径 2 parts by weight, further epoxy resin particles with respect to the mixture (manufactured by Sanyo Chemical, trade name: Polymer Pole) average particle size of
3.0μmのものを10.3重量部、平均粒径 0.5μmのものを3.09重量部を混合した後、NMP(ノルマルメチルピロリドン)30重量部を添加しながら混合し、ホモディスパー攪拌機で粘度7Pa・sに調整し、続いて3本ロールで混練して感光性接着剤溶液(層間樹脂絶縁材)を得た。 10.3 parts by weight of one of the 3.0 [mu] m, were mixed 3.09 parts by weight of an average particle diameter of 0.5 [mu] m, NMP (normal methyl pyrrolidone) were mixed with addition of 30 parts by weight, the viscosity of 7 Pa · s in a homodisper stirrer adjusted to yield followed by kneading the photosensitive adhesive solution 3-roll (interlayer resin insulating material).

【0043】(4) 前記(3) で得た感光性接着剤溶液を、 [0043] (4) The obtained photosensitive adhesive solution (3),
前記(2) の処理を終えた基板の両面に、ロールコータを用いて塗布し、水平状態で20分間放置してから、60℃で Wherein on both sides handle the substrate after the (2), was applied using a roll coater, left to stand at horizontal state for 20 minutes, at 60 ° C.
30分間の乾燥を行い、厚さ60μmの接着剤層を形成した。 Followed by drying for 30 minutes to form an adhesive layer having a thickness of 60 [mu] m.

【0044】(5) 前記(4) で接着剤層を形成した基板の両面に、3個のバイアホールがパッド形成領域に集合して描画されたフォトマスクフィルムを載置し、紫外線を照射して露光した。 [0044] (5) wherein both sides of the substrate provided with the adhesive layer (4), placing a photomask film three via holes are drawn collectively the pad forming region, irradiated with ultraviolet rays It was exposed Te. (6) 露光した基板をDMTG(トリエチレングリコールジメチルエーテル)溶液でスプレー現像することにより、接着剤層に 100μmφのバイアホールとなる開口を形成した。 (6) by spray development at exposed DMTG substrate (triethylene glycol dimethyl ether) solution to form openings as a via-hole of 100μmφ the adhesive layer. さらに、当該基板を超高圧水銀灯にて3000mJ Furthermore, 3000 mJ the substrate at ultra-high pressure mercury lamp
/cm 2で露光し、100℃で1時間、その後 150℃で5時間にて加熱処理することにより、フォトマスクフィルムに相当する寸法精度に優れた開口(バイアホール形成用開口)を集合した状態で3個有する厚さ50μmの接着剤層を形成した。 State / exposed with cm 2, 1 hour at 100 ° C., which then by heating at 5 hours at 0.99 ° C., to set an opening (via hole formation opening) having excellent dimensional accuracy corresponding to the photomask film in to form an adhesive layer having a thickness of 50μm which has three. なお、バイアホールとなる開口には、スズめっき層を部分的に露出させる。 Note that the opening serving as a via hole to expose the tin plated layer is partially.

【0045】(7) 前記(5) (6) でバイアホール形成用開口を形成した基板を、クロム酸に2分間浸漬し、接着剤層4表面に存在するエポキシ樹脂粒子を溶解除去して、 [0045] (7) wherein the (5) substrate formed with the via hole forming opening (6), soaked for 2 minutes in chromic acid, to dissolve and remove the epoxy resin particles existing in the adhesive layer 4 surface,
当該接着剤層の表面を粗化し、その後、中和溶液(シプレイ社製)に浸漬してから水洗いした。 Roughen the surface of the adhesive layer and then washed with water after immersion in neutralized solution (Shipley Co.).

【0046】(8) 前記(7) で粗面化処理(粗化深さ20μ [0046] (8) the roughening treatment with (7) (roughened depth 20μ
m)を行った基板に対し、パラジウム触媒(アトテック製)を付与することにより、接着剤層およびバイアホール用開口の表面に触媒核を付与した。 To the substrate subjected to m), by applying a palladium catalyst (manufactured by Atotech) was applied to the catalyst nuclei on the surface of the adhesive layer and openings for via holes.

【0047】(9) DMDGに溶解させた60重量%のクレゾールノボラック型エポキシ樹脂(日本化薬製)のエポキシ基50%をアクリル化した感光性付与のオリゴマー(分子量4000)を 46.67g、メチルエチルケトンに溶解させた80重量%のビスフェノールA型エポキシ樹脂(油化シェル製、エピコート1001)15.0g、イミダゾール硬化剤(四国化成製、商品名:2E4MZ-CN)1.6 g、感光性モノマーである多価アクリルモノマー(日本化薬製、商品名:R604 )3g、同じく多価アクリルモノマー(共栄社化学製、商品名:DPE6A )1.5 gを混合し、混合液Aを調製した。 [0047] The (9) DMDG 60 wt% of cresol novolac type epoxy resin dissolved in (manufactured by Nippon Kayaku) photosensitive imparting oligomer 50% epoxy group was acrylated (molecular weight 4000) 46.67g, methyl ethyl ketone dissolved 80 wt% of bisphenol a type epoxy resin was (manufactured by Yuka shell, Epikote 1001) 15.0 g, imidazole curing agent (made by Shikoku Kasei Co., Ltd. trade name: 2E4MZ-CN) 1.6 g, polyvalent acrylic which is a photosensitive monomer monomer (manufactured by Nippon Kayaku Co., trade name: R604) 3 g, similarly polyvalent acrylic monomer (Kyoeisha chemical Co., trade name: DPE6A) were mixed 1.5 g, the mixture a was prepared. 一方で、光開始剤としてのベンゾフェノン(関東化学製)2g、光増感剤としてのミヒラーケトン(関東化学製)0.2 gを40℃に加温した3gのDMD On the other hand, benzophenone (manufactured by Kanto Chemical Co., Inc.) as a photoinitiator 2g, Michler's ketone (manufactured by Kanto Chemical Co., Inc.) as a photosensitizer 0.2 g of warmed 3g to 40 ° C. DMD
Gに溶解させて混合液Bを調製した。 The mixture B was dissolved in G was prepared. 上記混合液Aと上記混合液Bを混合攪拌して液状レジスト組成物を得た。 To obtain a liquid resist composition was mixed and stirred the mixed solution A and the mixture B.

【0048】(10)上記(8) で触媒核付与の処理を終えた基板の両面に、上記液状レジスト組成物をロールコーターを用いて塗布し、60℃で30分の乾燥を行い、厚さ30μ [0048] (10) on both sides of the substrate after the treatment of the catalyst nucleus given above (8), the liquid resist composition was applied using a roll coater, and dried for 30 minutes at 60 ° C., the thickness 30μ
mのレジスト層を形成した。 To form a resist layer of m.

【0049】(11)前記レジスト層にパターンが描画されたマスクを積層し、紫外線を照射して露光した。 [0049] (11) the resist layer pattern by laminating a mask drawn and exposed by irradiation of ultraviolet rays. (12)前記(11)で露光した後、レジスト層をDMTGで溶解現像し、基板上に導体回路パターン部の抜けためっきレジスト6を形成し、さらに、これを超高圧水銀灯にて (12) was exposed in (11), the resist layer was dissolved developed with DMTG, a plating resist 6 is formed which has passed the conductor circuit pattern portion on the substrate, further, which at ultra-high pressure mercury lamp
6000mJ/cm 2で露光した。 It was exposed in 6000mJ / cm 2. そしてさらに、このめっきレジストを、 100℃で1時間、その後、 150℃で3時間にて加熱処理することにより、前記接着剤層の上に形成した永久レジストとする。 And further, the plating resist, 1 hour at 100 ° C., followed by heating treatment at 3 hours 0.99 ° C., a permanent resist formed on the adhesive layer.

【0050】(13)永久レジストを形成した基板に、予め、めっき前処理(具体的には硫酸処理等および触媒核の活性化)を施し、その後、硫酸銅 8.6mM、トリエタノールアミン0.15M、ホルムアルデヒド0.02M、ビピルジル少量からなる無電解銅めっき浴による銅めっきを行い、レジスト非形成部に厚さ15μm程度の無電解銅めっきを析出させて、外層銅パターン、バイアホールを形成することにより、アディティブ法による導体層を形成した。 [0050] (13) the substrate provided with the permanent resist in advance (specifically activation of sulfuric acid treatment etc. and catalytic nuclei) plating pretreatment performed, after which copper sulfate 8.6 mM, triethanolamine 0.15 M, formaldehyde 0.02 M, perform copper plating by electroless copper plating bath consisting of a small amount Bipirujiru, the electroless copper plating having a thickness of about 15μm to resist non-formation part is precipitated, the outer layer copper pattern, by forming the via hole, forming a conductive layer by an additive method. (14)ついで、導体層を形成した基板を、硫酸銅8g/ (14) Next, the substrate provided with the conductor layer, copper sulfate 8 g /
l、硫酸ニッケル 0.6g/l、クエン酸15g/l、次亜リン酸ナトリウム29g/l、ホウ酸31g/l、界面活性剤 0.1g/lからなるpH=9の無電解めっき液に浸漬し、該導体層の表面に銅−ニッケル−リンからなる粗化層を形成した。 l, was immersed in an electroless plating solution of pH = 9 consisting of nickel sulfate 0.6 g / l, citric acid 15 g / l, sodium hypophosphite 29 g / l, boric acid 31 g / l, the surfactant 0.1 g / l copper on the surface of the conductor layer - nickel - forming a roughened layer consisting of phosphorus.

【0051】(15)一方、DMDGに溶解させた60重量% [0051] (15) On the other hand, 60 wt% dissolved in DMDG
のクレゾールノボラック型エポキシ樹脂(日本化薬製) Cresol novolac type epoxy resin (manufactured by Nippon Kayaku)
のエポキシ基50%をアクリル化した感光性付与のオリゴマー(分子量4000)を 46.67g、メチルエチルケトンに溶解させた80重量%のビスフェノールA型エポキシ樹脂(油化シェル製、エピコート1001)15.0g、イミダゾール硬化剤(四国化成製、商品名:2E4MZ-CN)1.6 g、感光性モノマーである多価アクリルモノマー(日本化薬製、商品名:R604 )3g、同じく多価アクリルモノマー(共栄社化学製、商品名:DPE6A ) 1.5g、分散系消泡剤(サンノプコ社製、商品名:S−65)0.71gを混合し、さらにこの混合物に対して光開始剤としてのベンゾフェノン(関東化学製)を2g、光増感剤としてのミヒラーケトン(関東化学製)を0.2 g加えて、粘度を25℃ Of 46.67g an epoxy group of 50% acrylated photosensitive imparting oligomer (molecular weight 4000), 80 wt% of bisphenol A type epoxy resin (manufactured by Yuka Shell, Epikote 1001) dissolved in methyl ethyl ketone 15.0 g, imidazole curing agent (made by Shikoku Kasei Co., Ltd. trade name: 2E4MZ-CN) 1.6 g, a photosensitive monomer polyvalent acrylic monomer (manufactured by Nippon Kayaku Co., trade name: R604) 3 g, similarly polyvalent acrylic monomer (Kyoeisha chemical Co., trade name : DPE6A) 1.5g, dispersion type defoaming agent (San Nopco Co., Ltd., trade name: S-65) 0.71 g were mixed, further 2g of benzophenone (made by Kanto Kagaku Co., Ltd.) as a photoinitiator for this mixture, light Michler's ketone as a sensitizer (manufactured by Kanto Chemical) was added 0.2 g, a viscosity 25 ° C.
で 2.0Pa・sに調整したソルダーレジスト組成物を得た。 In to obtain a solder resist composition adjusted to 2.0 Pa · s. なお、粘度測定は、B型粘度計(東京計器、 DVL-B The viscosity measurements, B-type viscometer (Tokyo Keiki, DVL-B
型)で 60rpmの場合はローターNo.4、6rpm の場合はローターNo.3によった。 In the case of 60rpm in a type) in the case of rotor No.4,6rpm it was due to the rotor No.3.

【0052】(16)(14)までの工程で得た基板を、垂直に立てた状態でロールコータの一対の塗布用ロール間に挟み、該基板の表面に前記(15)で得たソルダーレジスト組成物を2回塗布し、厚さ20μmの樹脂層を形成した。 [0052] (16) The substrate obtained in the up (14) step, sandwiched between a pair of coating rolls of the roll coater in a state of upright, solder resist obtained above the surface of the substrate (15) the composition was applied twice to form a resin layer having a thickness of 20 [mu] m. ここで、1回目の塗布では70℃で20分間の乾燥を行い、2 Here, and dried for 20 minutes at 70 ° C. in first coating, 2
回目の塗布では70℃で50分間の乾燥処理を行った。 The drying process of 50 minutes was carried out at 70 ° C. in times th coating. (17)次いで、前記基板の表面に樹脂層を形成した後、該樹脂層を1000mJ/cm 2の紫外線で露光し、DMTG現像処理した。 (17) Next, after forming a resin layer on the surface of the substrate, exposing the resin layer with ultraviolet light of 1000 mJ / cm 2, and DMTG development process. さらに、80℃で1時間、 100℃で1時間、 120℃ Furthermore, 1 hour at 80 ° C., 1 hour at 100 ° C., 120 ° C.
で1時間、 150℃で3時間の条件で加熱処理し、パッド部分が開口した(開口径 200μm)ソルダーレジスト層(厚み20μm)を形成した。 In 1 hour, then heated at conditions of 3 hours at 0.99 ° C., the pad portion to form an opening (opening diameter 200 [mu] m) a solder resist layer (thickness 20 [mu] m).

【0053】(18)次に、ソルダーレジスト層を形成した基板を、塩化ニッケル30g/l、次亜リン酸ナトリウム [0053] (18) Next, the substrate provided with the solder resist layer, nickel chloride 30 g / l, sodium hypophosphite
10g/l、クエン酸ナトリウム10g/lからなるpH= 10 g / l, of sodium citrate 10 g / l pH =
5の無電解ニッケルめっき液に20分間浸漬して、開口部に厚さ5μmのニッケルめっき層13を形成した。 In an electroless nickel plating solution of 5 was immersed 20 minutes to form a nickel plating layer 13 having a thickness of 5μm on the opening portion. さらに、その基板を、シアン化金カリウム2g/l、塩化アンモニウム75g/l、クエン酸ナトリウム50g/l、次亜リン酸ナトリウム10g/lからなる無電解金めっき液に93℃の条件で23秒間浸漬して、ニッケルめっき層上に厚さ0.03μmの金めっき層を形成した。 Furthermore, the substrate, potassium gold cyanide 2 g / l, ammonium chloride 75 g / l, sodium citrate 50 g / l, 23 seconds under the conditions of 93 ° C. in an electroless gold plating solution consisting of sodium hypophosphite 10 g / l immersed in, to form a gold plating layer having a thickness of 0.03μm on the nickel plating layer. (19)そして、ソルダーレジスト層の開口部に、はんだペーストを印刷して 200℃でリフローすることによりはんだバンプを形成し、はんだバンプを有するプリント配線板を製造した。 (19) Then, the opening of the solder resist layer, a solder bump is formed by reflowing at 200 ° C. by printing a solder paste, a printed wiring board was produced having solder bumps.

【0054】(比較例)基本的に実施例1と同様であるが、パッドと下層導体回路との接続を1個のバイアホールで行った。 [0054] (Comparative Example) is a procedure was carried out basically as Example 1, was carried out the connection between the pad and the lower conductor circuits in a single via hole.

【0055】実施例、比較例で製造したプリント配線板につき、−55℃〜125 ℃でヒートサイクル試験を実施し、フライングプローブにてバイアホール部の導通の有無を調べた。 [0055] Example, per printed wiring board produced in Comparative Example, and a heat cycle test at -55 ° C. to 125 ° C., was examined for conduction via hole section in flying probe. その結果、 100枚のプリント配線板の内、 As a result, among the 100 sheets of printed wiring board,
導通不良が見られた数量を%で表示し、その結果を表1 Quantity conduction failure was observed was indicated by a%, Table 1 and the results
に示す。 To show. この表に示す結果から明らかなように、本発明にかかるプリント配線板の構成によれば、ヒートサイクル試験における導通信頼性を向上させることができる。 As apparent from the results shown in this table, according to the structure of the printed wiring board of the present invention, it is possible to improve the continuity reliability in a heat cycle test.

【0056】 [0056]

【表1】 [Table 1]

【0057】 [0057]

【発明の効果】以上説明したように本発明によれば、ヒートサイクル等によってもバイアホールの接続信頼性に優れるプリント配線板を安定して提供することができる。 According to the present invention as described above, according to the present invention, it is possible to stably provide a printed wiring board having excellent connection reliability of the via hole by heat cycle and the like.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】従来技術にかかるパッド構造を示すプリント配線板の部分断面図である。 1 is a partial cross-sectional view of a printed wiring board showing a pad structure according to the prior art.

【図2】従来技術にかかる他のパッド構造を示すプリント配線板の部分断面図である。 2 is a partial cross-sectional view of a printed wiring board showing another pad structure according to the prior art.

【図3】本発明にかかるパッド構造を示すプリント配線板の部分断面図である。 3 is a partial cross-sectional view of a printed wiring board showing a pad structure according to the present invention.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 層間絶縁材層(接着剤層) 2 めっきレジスト(永久レジスト) 3 導体(回路) 4 バイアホール 5 ソルダーレジスト層 6 粗化層 7 ニッケル−金層 8 パッド 9 はんだ体(はんだバンプ) First interlayer insulation layer (adhesive layer) 2 plating resist (permanent resist) 3 conductors (circuits) 4 via hole 5 a solder resist layer 6 Arakaso 7 nickel - gold layer 8 pads 9 solder body (solder bump)

Claims (3)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 配線基板表面に設けたパッドにはんだバンプを形成してなるプリント配線板において、 前記パッドは、2以上のバイアホールを含んだ領域から構成され、これらのバイアホールを介して前記配線基板の導体回路と電気的に接続されていることを特徴とするプリント配線板。 1. A wiring printed wiring board obtained by forming a solder bump pad provided on the substrate surface, the pad is composed of a region including two or more via holes, said through these via holes printed circuit board, characterized in that it is a conductor circuit electrically connected to the wiring board.
  2. 【請求項2】 前記パッドの表面には、ニッケル−金層が形成されている請求項1に記載のプリント配線板。 The wherein the surface of said pad, nickel - printed wiring board according to claim 1, the gold layer is formed.
  3. 【請求項3】 前記パッドは、2〜5個のバイアホールを含む請求項1に記載のプリント配線板。 Wherein the pad is printed wiring board according to claim 1 comprising 2-5 of the via hole.
JP3228297A 1997-02-17 1997-02-17 Printed wiring board Pending JPH10229272A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3228297A JPH10229272A (en) 1997-02-17 1997-02-17 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3228297A JPH10229272A (en) 1997-02-17 1997-02-17 Printed wiring board

Publications (1)

Publication Number Publication Date
JPH10229272A true true JPH10229272A (en) 1998-08-25

Family

ID=12354626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3228297A Pending JPH10229272A (en) 1997-02-17 1997-02-17 Printed wiring board

Country Status (1)

Country Link
JP (1) JPH10229272A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100870A (en) * 1999-09-02 2002-04-05 Ibiden Co Ltd Printed wiring board and manufacturing method thereof
US7825340B2 (en) 2007-11-26 2010-11-02 Sharp Kabushiki Kaisha Double-sided wiring board, manufacturing method of double-sided wiring board, and mounting double-sided wiring board
US7855894B2 (en) 1999-09-02 2010-12-21 Ibiden Co., Ltd. Printed circuit board
US7864542B2 (en) 1999-09-02 2011-01-04 Ibiden Co., Ltd. Printed circuit board
JP2014072371A (en) * 2012-09-28 2014-04-21 Ibiden Co Ltd Printed wiring board and printed wiring board manufacturing method
JP2014072370A (en) * 2012-09-28 2014-04-21 Ibiden Co Ltd Printed wiring board and printed wiring board manufacturing method

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100870A (en) * 1999-09-02 2002-04-05 Ibiden Co Ltd Printed wiring board and manufacturing method thereof
US8842440B2 (en) 1999-09-02 2014-09-23 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
US7855894B2 (en) 1999-09-02 2010-12-21 Ibiden Co., Ltd. Printed circuit board
US7864542B2 (en) 1999-09-02 2011-01-04 Ibiden Co., Ltd. Printed circuit board
US7881069B2 (en) 1999-09-02 2011-02-01 Ibiden Co., Ltd. Printed circuit board
JP4646371B2 (en) * 1999-09-02 2011-03-09 イビデン株式会社 Method for manufacturing a printed wiring board and printed wiring board
US7978478B2 (en) 1999-09-02 2011-07-12 Ibiden Co., Ltd. Printed circuit board
US7995352B2 (en) 1999-09-02 2011-08-09 Ibiden Co., Ltd. Printed circuit board
US8107253B2 (en) 1999-09-02 2012-01-31 Ibiden Co., Ltd. Printed circuit board
US8116091B2 (en) 1999-09-02 2012-02-14 Ibiden Co., Ltd. Printed circuit board
US8331102B2 (en) 1999-09-02 2012-12-11 Ibiden Co., Ltd. Printed circuit board
US8830691B2 (en) 1999-09-02 2014-09-09 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
US8780573B2 (en) 1999-09-02 2014-07-15 Ibiden Co., Ltd. Printed circuit board
US8717772B2 (en) 1999-09-02 2014-05-06 Ibiden Co., Ltd. Printed circuit board
US8763241B2 (en) 1999-09-02 2014-07-01 Ibiden Co., Ltd. Method of manufacturing printed wiring board
US9060446B2 (en) 1999-09-02 2015-06-16 Ibiden Co., Ltd. Printed circuit board
US7825340B2 (en) 2007-11-26 2010-11-02 Sharp Kabushiki Kaisha Double-sided wiring board, manufacturing method of double-sided wiring board, and mounting double-sided wiring board
JP2014072370A (en) * 2012-09-28 2014-04-21 Ibiden Co Ltd Printed wiring board and printed wiring board manufacturing method
JP2014072371A (en) * 2012-09-28 2014-04-21 Ibiden Co Ltd Printed wiring board and printed wiring board manufacturing method

Similar Documents

Publication Publication Date Title
US6376052B1 (en) Multilayer printed wiring board and its production process, resin composition for filling through-hole
US6831234B1 (en) Multilayer printed circuit board
US6261671B1 (en) Adhesive for electroless plating, feedstock composition for preparing adhesive for electroless plating, and printed wiring board
US6242079B1 (en) Printed wiring board and method for manufacturing the same
US6248428B1 (en) Adhesive for electroless plating, raw material composition for preparing adhesive for electroless plating and printed wiring board
US6217987B1 (en) Solder resist composition and printed circuit boards
US6835895B1 (en) Printed wiring board and method for manufacturing the same
JP2002246757A (en) Manufacturing method of multilayer printed-wiring board
JPH1075038A (en) Wiring board and its manufacture method
JP2000165046A (en) Multilayer built-up wiring board
JP2000244127A (en) Wiring board and its manufacture
US6525275B1 (en) Multilayer printed circuit boards
JP2001352141A (en) Printed wiring board and method for manufacturing the same
JP2003023253A (en) Multilayered printed wiring board
JP2002271033A (en) Printed wiring board and manufacturing method therefor
JP2001332437A (en) Capacitor and multilayered printed wiring board
JP2003008228A (en) Multilayer printed wiring board and method of manufacturing the same
JP2003007896A (en) Multilayer printed-wiring board
JP2002246756A (en) Multilayer printed-wiring board and its manufacturing method
JPH11172457A (en) Adhesive for electroless planting and multilayered printed wiring board
JP2002170827A (en) Method for manufacturing semiconductor device
JP2001144446A (en) Method for producing multilayer printed wiring board and multilayer printed wiring board
JP2002170840A (en) Manufacturing method of semiconductor device and multi-layer printed circuit board including the same
JP2002361475A (en) Solder paste and multilayer printed wiring board and semiconductor chip having solder bump formed by using the solder paste
JP2002050874A (en) Multilayer printed wiring board and manufacturing method thereof