JPH10224423A - Bus transmission controller in electronic control circuit - Google Patents

Bus transmission controller in electronic control circuit

Info

Publication number
JPH10224423A
JPH10224423A JP9019064A JP1906497A JPH10224423A JP H10224423 A JPH10224423 A JP H10224423A JP 9019064 A JP9019064 A JP 9019064A JP 1906497 A JP1906497 A JP 1906497A JP H10224423 A JPH10224423 A JP H10224423A
Authority
JP
Japan
Prior art keywords
input
converter
output
digital signal
analog signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9019064A
Other languages
Japanese (ja)
Inventor
Hirotaka Kubota
浩敬 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP9019064A priority Critical patent/JPH10224423A/en
Publication of JPH10224423A publication Critical patent/JPH10224423A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce a bus width between the output device and the input device in the bus transmission controller in a electronic control circuit. SOLUTION: The bus transmission controller in the electronic control circuit that sends a digital signal outputted from an output device 40 to an input device 50 between the output device 40 and the input device 50 receiving the digital signal is provided with a D/A converter 10 that converts the digital signal outputted from the output device 40 into an analog signal, an A/D converter 20 that converts the analog signal into a digital signal again and gives it to the input device 50, and an analog signal transmission line 30 that sends the analog signal converted by the D/A converter 10 to the A/D converter 20.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子計算機(例え
ばコンピュータ)などの電子制御回路において、その回
路内におけるバスのデータ伝送を制御するためのバス伝
送制御装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bus transmission control device for controlling data transmission of a bus in an electronic control circuit such as an electronic computer (for example, a computer).

【0002】[0002]

【従来の技術】一般に、電子制御回路では、バスを用い
てデジタル信号の伝送を行っている。具体的には、例え
ば図7に示すように、デジタル信号を出力する出力装置
と、デジタル信号が入力される入力装置との間を、必要
なバス幅(ここでは、nライン分)のバスで接続し、こ
のバスの各ラインにハイ(High)またはロウ(Low)レベ
ルの信号を伝送させることで2値を表現し、出力装置か
ら入力装置へのデジタル信号の伝送を実現している。な
お、この場合、nライン分のバス幅を用いているので、
n 種類のデジタル信号、すなわちnビットのデジタル
信号を同時に伝送することが可能になる。
2. Description of the Related Art Generally, in an electronic control circuit, digital signals are transmitted using a bus. Specifically, for example, as shown in FIG. 7, a bus having a required bus width (here, n lines) is provided between an output device for outputting a digital signal and an input device for receiving a digital signal. By connecting and transmitting a signal of a high level or a low level to each line of the bus, a binary value is represented, and transmission of a digital signal from an output device to an input device is realized. In this case, since the bus width for n lines is used,
It is possible to simultaneously transmit 2 n types of digital signals, that is, n-bit digital signals.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上述の
構成の電子制御回路では、nビットのデジタル信号を同
時に伝送するために、nライン分のバス幅が必要となっ
てしまう。そのために、この電子制御回路では、バスド
ライバの個数が増えてしまったり、出力装置や入力装置
がIC(Integrated Circuit)やLSI(Large Scale
Integrated Circuit)からなる場合にそのピン数を増や
す必要が生じたり、あるいは回路を構成するハード量の
増大や基板上の配線パターンの本数の増大を招いてしま
うという問題点があった。
However, in the electronic control circuit having the above configuration, a bus width of n lines is required to simultaneously transmit n-bit digital signals. For this reason, in this electronic control circuit, the number of bus drivers is increased, and the output device and the input device are integrated circuit (IC) or LSI (Large Scale).
In the case of an integrated circuit, there is a problem that the number of pins needs to be increased, or the amount of hardware constituting the circuit increases and the number of wiring patterns on the substrate increases.

【0004】そこで、本発明は、従来に比べて出力装置
と入力装置との間のバス幅を削減することが可能な電子
制御回路におけるバス伝送制御装置を提供することを目
的とする。
Accordingly, an object of the present invention is to provide a bus transmission control device in an electronic control circuit capable of reducing the bus width between an output device and an input device as compared with the related art.

【0005】[0005]

【課題を解決するための手段】本発明は、上記目的を達
成するために案出されたもので、デジタル信号を出力す
る出力装置と、デジタル信号が入力される入力装置との
間に設けられ、前記出力装置が出力したデジタル信号を
前記入力装置へ伝送する電子制御回路におけるバス伝送
制御装置において、前記出力装置が出力したデジタル信
号を受け取ってこれをアナログ信号に変換するD/A変
換器と、前記D/A変換器が変換したアナログ信号を再
びデジタル信号に変換して前記入力装置へ送出するA/
D変換器と、前記D/A変換器が変換したアナログ信号
を前記A/D変換器へ伝送するアナログ信号伝送路とを
備えることを特徴とするものである。
SUMMARY OF THE INVENTION The present invention has been devised to achieve the above object, and is provided between an output device for outputting a digital signal and an input device for inputting the digital signal. A bus transmission control device in an electronic control circuit for transmitting a digital signal output from the output device to the input device, a D / A converter for receiving the digital signal output from the output device and converting the digital signal into an analog signal; A / D which converts the analog signal converted by the D / A converter into a digital signal again and sends it to the input device.
A D converter and an analog signal transmission line for transmitting an analog signal converted by the D / A converter to the A / D converter are provided.

【0006】上記構成のバス伝送制御装置によれば、出
力装置がデジタル信号を出力すると、D/A変換器がこ
れを受け取ってこれをアナログ信号に変換する。D/A
変換器がデジタル信号をアナログ信号に変換すると、ア
ナログ信号伝送路は、そのアナログ信号をA/D変換器
へ伝送する。そして、A/D変換器は、アナログ信号伝
送路からアナログ信号を受け取って、これを再びデジタ
ル信号に変換し、変換後のデジタル信号を入力装置へ送
出する。したがって、このバス伝送制御装置では、例え
ば出力装置がnビットのデジタル信号を出力しても、D
/A変換器がこれをアナログ信号に変換するので、D/
A変換器とA/D変換器との間は、1ライン分のアナロ
グ信号伝送路のみで伝送可能となる。
According to the bus transmission control device having the above configuration, when the output device outputs a digital signal, the D / A converter receives the digital signal and converts it into an analog signal. D / A
When the converter converts the digital signal into an analog signal, the analog signal transmission path transmits the analog signal to the A / D converter. Then, the A / D converter receives the analog signal from the analog signal transmission line, converts the analog signal into a digital signal again, and sends out the converted digital signal to the input device. Therefore, in this bus transmission control device, even if the output device outputs an n-bit digital signal, for example,
Since the / A converter converts this to an analog signal, D /
Between the A converter and the A / D converter, transmission can be performed only by an analog signal transmission line for one line.

【0007】[0007]

【発明の実施の形態】以下、図面に基づき本発明に係わ
る電子制御回路におけるバス伝送制御装置について説明
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A bus transmission control device in an electronic control circuit according to the present invention will be described below with reference to the drawings.

【0008】〔第1の実施の形態〕ここでは、請求項1
記載の発明に係わるバス伝送制御装置について説明す
る。本実施の形態のバス伝送制御装置は、図1に示すよ
うに、A装置40とB装置50との間に設けられている
ものである。ここで、先ず、バス伝送制御装置の説明に
先立ち、A装置40及びB装置50について説明する。
[First Embodiment] Here, a first embodiment will be described.
A bus transmission control device according to the described invention will be described. The bus transmission control device of the present embodiment is provided between an A device 40 and a B device 50 as shown in FIG. Here, first, prior to the description of the bus transmission control device, the A device 40 and the B device 50 will be described.

【0009】A装置40は、例えばICやLSIからな
るもので、nライン分のバス幅の出力バス(あるいは出
力ピン)40aを有し、この出力バス40aからnビッ
トのデジタル信号を出力するものである。B装置50
は、A装置40と同様にICやLSIからなるもので、
nライン分のバス幅の入力バス(あるいは入力ピン)5
0aを有し、この入力バス50aにnビットのデジタル
信号が入力されるものである。なお、A装置40及びB
装置50は、それぞれが外部装置からのクロック信号
(以下、CLKと称す)に同期して動作するようになっ
ている。
The A device 40 is composed of, for example, an IC or LSI, has an output bus (or output pin) 40a having a bus width of n lines, and outputs an n-bit digital signal from the output bus 40a. It is. B device 50
Is composed of an IC or an LSI like the A device 40.
Input bus (or input pin) 5 with a bus width of n lines
0a, and an n-bit digital signal is input to the input bus 50a. The A device 40 and B
Each of the devices 50 operates in synchronization with a clock signal (hereinafter, referred to as CLK) from an external device.

【0010】このようなA装置40とB装置50との間
に設けられたバス伝送制御装置は、D/A変換器(Digi
tal to Analog Converter;以下、DACと略す)10
と、A/D変換器(Analog to Digital Converter;以
下、ADCと略す)20と、アナログ信号伝送路30と
から構成されている。
The bus transmission control device provided between the A device 40 and the B device 50 has a D / A converter (Digi
tal to Analog Converter; hereinafter abbreviated as DAC) 10
, An A / D converter (Analog to Digital Converter; hereinafter abbreviated as ADC) 20 and an analog signal transmission line 30.

【0011】DAC10は、A装置40の出力バス40
aに接続されているもので、この出力バス40aから出
力されるnビットのデジタル信号を受け取って、これを
アナログ信号に変換するものである。ただし、DAC1
0では、A装置40が出力するデジタル信号のビット数
と同じ入力ビット数を有しているものとする。ADC2
0は、B装置50の入力バス50aに接続されているも
ので、DAC10が変換したアナログ信号を再びnビッ
トのデジタル信号に変換して、これを入力バス50a、
すなわちB装置50へ送出するものである。アナログ信
号伝送路30は、1ライン分のバス幅を有するもので、
DAC10が変換したアナログ信号をADC20へ伝送
するためのものである。
The DAC 10 is connected to the output bus 40 of the A device 40.
a, which receives an n-bit digital signal output from the output bus 40a and converts it into an analog signal. However, DAC1
At 0, it is assumed that the input device has the same number of input bits as the number of bits of the digital signal output from the A device 40. ADC2
0 is connected to the input bus 50a of the B device 50, converts the analog signal converted by the DAC 10 into an n-bit digital signal again, and converts this into an input bus 50a,
That is, it is transmitted to the B device 50. The analog signal transmission path 30 has a bus width of one line.
This is for transmitting the analog signal converted by the DAC 10 to the ADC 20.

【0012】このように構成されたバス伝送制御装置で
は、A装置40がnビットのデジタル信号を出力する
と、DAC10がこれをアナログ信号に変換し、そのア
ナログ信号をアナログ信号伝送路30がADC20へ伝
送する。ADC20は、アナログ信号伝送路30からア
ナログ信号を受け取ると、再び、そのアナログ信号をn
ビットのデジタル信号に変換し、B装置50へ送出す
る。このとき、B装置50に入力されたデジタル信号
は、CLKに同期してサンプリングされる。ただし、C
LKに対するセットアップ、ホールドタイムは、A装置
40及び伝送遅延により保証されているものとする。
In the bus transmission control device configured as described above, when the A device 40 outputs an n-bit digital signal, the DAC 10 converts the digital signal into an analog signal, and the analog signal is transmitted from the analog signal transmission line 30 to the ADC 20. Transmit. When receiving the analog signal from the analog signal transmission line 30, the ADC 20 converts the analog signal into n again.
The digital signal is converted into a bit digital signal and transmitted to the B device 50. At this time, the digital signal input to the B device 50 is sampled in synchronization with CLK. Where C
It is assumed that the setup and hold times for the LK are guaranteed by the A device 40 and the transmission delay.

【0013】以上のように、本実施の形態のバス伝送制
御装置によれば、A装置40側にDAC10を、B装置
50側にADC20を、それぞれ設けたので、DAC1
0とADC20との間は1ライン分のアナログ信号伝送
路30のみで接続可能となる。よって、従来のようにn
ライン分のバス幅を必要とすることなく、A装置40と
B装置50との間でnビットのデジタル信号を伝送する
ことができる。
As described above, according to the bus transmission control device of the present embodiment, the DAC 10 is provided on the A device 40 side and the ADC 20 is provided on the B device 50 side.
0 and the ADC 20 can be connected only by the analog signal transmission line 30 for one line. Therefore, n
An n-bit digital signal can be transmitted between the A device 40 and the B device 50 without requiring a bus width for a line.

【0014】また、A装置40及びB装置50が共に同
一基板上にあれば、A装置40近傍にDAC10を配置
し、かつ、B装置近傍にADC20を配置することで、
出力バス40a及び入力バス50aをそれぞれ短くする
ことができ、バスの配線が容易になる。一方、A装置4
0及びB装置50がケーブル等で接続されている場合に
は、アナログ信号伝送路30とCLKラインとの2つの
みでnビットのデジタル信号の伝送が可能となり、(n
−2)本分のケーブルコストが削減できるようになる。
If both the A device 40 and the B device 50 are on the same substrate, the DAC 10 is arranged near the A device 40 and the ADC 20 is arranged near the B device.
The output bus 40a and the input bus 50a can be shortened, respectively, and wiring of the bus becomes easy. On the other hand, A device 4
When the 0 and B devices 50 are connected by a cable or the like, it is possible to transmit an n-bit digital signal using only two of the analog signal transmission path 30 and the CLK line, and (n
-2) The cost of the cable can be reduced.

【0015】なお、本実施の形態では、DAC10、A
DC20、及びアナログ信号伝送路30をそれぞれ1つ
ずつ備えている場合について説明したが、例えば請求項
2記載の発明のように、それぞれを複数備えたものであ
ってもよい。つまり、図2に示すように、複数のDAC
10a、10b…と、複数のADC20a、20b…
と、複数のアナログ信号伝送路30a、30b…とによ
って、バス伝送制御装置を構成してもよい。
In this embodiment, the DAC 10, A
Although the case where one DC 20 and one analog signal transmission line 30 are provided has been described, for example, a plurality of each may be provided as in the invention according to claim 2. That is, as shown in FIG.
.. And a plurality of ADCs 20a, 20b,.
And a plurality of analog signal transmission paths 30a, 30b... May constitute a bus transmission control device.

【0016】通常、DACの精度が低い場合やADCの
量子化ビット数が小さい場合には、1つだけのDAC1
0、ADC20、及びアナログ信号伝送路30では、充
分なビット数のバス幅を得られないことがある。ところ
が、これらをそれぞれ複数(m個)備え、これらを同時
に動作させれば、n/mビット精度のDACやADCを
用いても、nビットのデジタル信号を伝送することが可
能になる。また、それぞれにnビット精度のDACやA
DCを用いれば、CLKの周波数を1/mに落とすこと
が可能になる。
Normally, when the precision of the DAC is low or when the number of quantization bits of the ADC is small, only one DAC 1
In the 0, ADC 20, and analog signal transmission path 30, a bus width of a sufficient number of bits may not be obtained. However, by providing a plurality of (m) of these and operating them simultaneously, it becomes possible to transmit an n-bit digital signal even using a DAC or ADC with n / m-bit accuracy. In addition, DAC and A with n-bit precision
If DC is used, the frequency of CLK can be reduced to 1 / m.

【0017】つまり、複数のDAC10a、10b…
と、複数のADC20a、20b…と、複数のアナログ
信号伝送路30a、30b…とからバス伝送制御装置を
構成することによって、n/mビット精度のDAC、A
DCや、1/mの周波数のDAC、ADCを用いること
が可能になるため、これらの選択の幅が広がり、より柔
軟かつ低価格なシステム構築が可能になる。
That is, the plurality of DACs 10a, 10b,.
, A plurality of ADCs 20a, 20b... And a plurality of analog signal transmission paths 30a, 30b.
Since it is possible to use a DC, a DAC and an ADC having a frequency of 1 / m, a wider range of choices can be made, and a more flexible and inexpensive system can be constructed.

【0018】〔第2の実施の形態〕次に、請求項3記載
の発明に係わるバス伝送制御装置について説明する。本
実施の形態のバス伝送制御装置は、図3に示すように、
A装置41とB装置51との間に設けられているもので
ある。ただし、これらA装置41及びB装置51は、第
1の実施の形態と異なり、共にnビットのデジタル信号
の入出力を行うものである。そのために、A装置41及
びB装置51は、それぞれ、nライン分のバス幅の出力
バス41a、51aと入力バス41b、51bとの両方
を有している。
[Second Embodiment] Next, a bus transmission control device according to the third aspect of the present invention will be described. The bus transmission control device according to the present embodiment, as shown in FIG.
It is provided between the A device 41 and the B device 51. However, the A device 41 and the B device 51 are different from the first embodiment, and both input and output an n-bit digital signal. Therefore, the A device 41 and the B device 51 have both output buses 41a and 51a and input buses 41b and 51b each having a bus width of n lines.

【0019】このようなA装置41とB装置51との間
に設けられたバス伝送制御装置は、第1のDAC11a
と、第2のDAC11bと、第1のADC21aと、第
2のADC21bと、第1の信号伝送路31aと、第2
の信号伝送路31bとから構成されている。
The bus transmission control device provided between the A device 41 and the B device 51 includes a first DAC 11a
, A second DAC 11b, a first ADC 21a, a second ADC 21b, a first signal transmission path 31a, and a second
And a signal transmission path 31b.

【0020】第1のDAC11aは、A装置41の出力
バス41aに接続され、この出力バス41aからのデジ
タル信号をアナログ信号に変換するものである。第2の
DAC11bは、B装置51の出力バス51aに接続さ
れ、この出力バス51aからのデジタル信号をアナログ
信号に変換するものである。
The first DAC 11a is connected to the output bus 41a of the A device 41, and converts a digital signal from the output bus 41a into an analog signal. The second DAC 11b is connected to the output bus 51a of the B device 51, and converts a digital signal from the output bus 51a into an analog signal.

【0021】第1のADC21aは、B装置51の入力
バス51bに接続され、第1のDAC11aが変換した
アナログ信号をデジタル信号に変換して入力バス51b
へ送出するものである。第2のADC21bは、A装置
41の入力バス41bに接続され、第2のDAC11b
が変換したアナログ信号をデジタル信号に変換して入力
バス41bへ送出するものである。
The first ADC 21a is connected to an input bus 51b of the B device 51, converts an analog signal converted by the first DAC 11a into a digital signal, and converts the analog signal into a digital signal.
Is sent to The second ADC 21b is connected to the input bus 41b of the A device 41, and is connected to the second DAC 11b.
Converts the converted analog signal into a digital signal and sends it to the input bus 41b.

【0022】第1の信号伝送路31aは、第1のDAC
11aと第1のADC21aとを接続し、第1のDAC
11aが変換したアナログ信号を第1のADC21aへ
伝送するためのものである。第2の信号伝送路31b
は、第2のDAC11bと第2のADC21bとを接続
し、第2のDAC11bが変換したアナログ信号を第2
のADC21bへ伝送するためのものである。
The first signal transmission line 31a is connected to the first DAC
11a and the first ADC 21a, and the first DAC
11A is for transmitting the converted analog signal to the first ADC 21a. Second signal transmission path 31b
Connects the second DAC 11b and the second ADC 21b, and outputs the analog signal converted by the second DAC 11b to the second ADC 11b.
Is transmitted to the ADC 21b.

【0023】このように構成されたバス伝送制御装置で
は、A装置41がnビットのデジタル信号を出力する
と、第1のDAC11aがこれをアナログ信号に変換
し、そのアナログ信号を第1の信号伝送路31aが第1
のADC21aへ伝送する。第1のADC21aは、第
1の信号伝送路31aからアナログ信号を受け取ると、
再び、そのアナログ信号をnビットのデジタル信号に変
換し、B装置51へ送出する。一方、B装置51がnビ
ットのデジタル信号を出力すると、第2のDAC11b
がこれをアナログ信号に変換し、そのアナログ信号を第
2の信号伝送路31bが第2のADC21bへ伝送す
る。第2のADC21bは、第2の信号伝送路31bか
らアナログ信号を受け取ると、再び、そのアナログ信号
をnビットのデジタル信号に変換し、A装置41へ送出
する。
In the bus transmission control device configured as described above, when the A device 41 outputs an n-bit digital signal, the first DAC 11a converts this into an analog signal, and converts the analog signal to the first signal transmission signal. Road 31a is first
To the ADC 21a. When the first ADC 21a receives an analog signal from the first signal transmission path 31a,
Again, the analog signal is converted into an n-bit digital signal and transmitted to the B device 51. On the other hand, when the B device 51 outputs an n-bit digital signal, the second DAC 11b
Converts this into an analog signal, and the analog signal is transmitted by the second signal transmission path 31b to the second ADC 21b. When receiving the analog signal from the second signal transmission path 31b, the second ADC 21b converts the analog signal into an n-bit digital signal again and sends it to the A device 41.

【0024】以上のように、本実施の形態のバス伝送制
御装置によれば、A装置41とB装置51との間でアナ
ログ信号の双方向伝送が可能になり、A装置41とB装
置51とで相互にデータの授受ができるようになる。さ
らに、第1の信号伝送路31aと第2の信号伝送路31
b、すなわちそれぞれ別の信号伝送路を設けているた
め、双方向の同時伝送が可能になる。また、このバス伝
送制御装置では、2つのアナログ信号伝送路(第1の信
号伝送路31a及び第2の信号伝送路31b)とCLK
ラインとによって、A装置41とB装置51との間の双
方向伝送を可能にしている。このために、上述した第1
の実施の形態の場合と同様に、パターンの配線容易化及
びケーブルコストの削減が可能になる。
As described above, according to the bus transmission control device of the present embodiment, bidirectional transmission of analog signals between the A device 41 and the B device 51 becomes possible, and the A device 41 and the B device 51 Can exchange data with each other. Further, the first signal transmission path 31a and the second signal transmission path 31
b, that is, separate signal transmission paths are provided, so that simultaneous two-way transmission is possible. Further, in this bus transmission control device, two analog signal transmission paths (first signal transmission path 31a and second signal transmission path 31b) and CLK
The line enables bidirectional transmission between the A device 41 and the B device 51. For this purpose, the first
As in the case of the embodiment, the wiring of the pattern can be facilitated and the cable cost can be reduced.

【0025】なお、本実施の形態では、第1の信号伝送
路31aと第2の信号伝送路31bとによって、A装置
41とB装置51との間の双方向伝送を可能にしている
場合について説明したが、第1、第2のDAC11a、
11bと第1、第2のADC21a、21bとがそれぞ
れハイインピーダンス制御可能なものであれば、例えば
請求項4記載の発明のように、これらを1ライン分のア
ナログ信号伝送路31cで接続したものであってもよ
い。
In this embodiment, a case is described in which the first signal transmission path 31a and the second signal transmission path 31b enable bidirectional transmission between the A device 41 and the B device 51. As described above, the first and second DACs 11a,
11b and the first and second ADCs 21a and 21b can be controlled by high impedance, respectively, for example, as described in claim 4, wherein these are connected by an analog signal transmission line 31c for one line. It may be.

【0026】この場合には、図4に示すように、外部装
置からのイネーブル(動作制御)信号(以下、OEと称
す)及びこれをインバータ61により反転した信号を、
第1、第2のDAC11a、11b、第1、第2のAD
C21a、21bのそれぞれに与える。そして、このO
Eのよって、第1のDAC11aと第1のADC21a
のみが動作するか、あるいは第2のDAC11bと第2
のADC21bのみが動作するように制御する。
In this case, as shown in FIG. 4, an enable (operation control) signal (hereinafter referred to as OE) from an external device and a signal obtained by inverting the enable signal by an inverter 61 are
First and second DACs 11a and 11b, first and second ADs
C21a and 21b. And this O
E, the first DAC 11a and the first ADC 21a
Only operate, or the second DAC 11b and the second
Is controlled so that only the ADC 21b operates.

【0027】つまり、1ライン分のアナログ信号伝送路
31cを、時分割で利用するように、各DAC11a、
11b及び各ADC21a、21bを制御する。このよ
うにすれば、1ライン分のアナログ信号伝送路31cで
も双方向伝送を行うことが可能になる。よって、2つの
アナログ信号伝送路を設ける必要がなくなるので、基板
上の配線の容易化が可能となる。
In other words, each DAC 11a,
11b and each of the ADCs 21a and 21b. In this way, bidirectional transmission can be performed even with the analog signal transmission line 31c for one line. Therefore, since it is not necessary to provide two analog signal transmission paths, the wiring on the substrate can be simplified.

【0028】〔第3の実施の形態〕次に、請求項5記載
の発明に係わるバス伝送制御装置について説明する。本
実施の形態のバス伝送制御装置は、図5に示すように、
A装置42、B装置43、C装置44と、D装置52と
の間に設けられているものである。
[Third Embodiment] Next, a bus transmission control device according to the fifth aspect of the present invention will be described. As shown in FIG. 5, the bus transmission control device of this embodiment
It is provided between the A device 42, the B device 43, the C device 44, and the D device 52.

【0029】ただし、A装置42、B装置43、及びC
装置44は、それぞれ、nビット、2nビット、4nビ
ットのデジタル信号を出力するものである。そのため
に、A装置42、B装置43、及びC装置44は、それ
ぞれ、nライン分のバス幅の出力バス42a、2nライ
ン分のバス幅の出力バス43a、4nライン分のバス幅
の出力バス44aを有している。一方、D装置52は、
最大4nビットのデジタル信号が入力されるものであ
る。そのために、D装置52では、4nライン分のバス
幅の入力バス52aを有している。
However, A device 42, B device 43, and C device
The device 44 outputs n-bit, 2n-bit, and 4n-bit digital signals, respectively. Therefore, the A device 42, the B device 43, and the C device 44 respectively include an output bus 42a having a bus width of n lines, an output bus 43a having a bus width of 2n lines, and an output bus having a bus width of 4n lines. 44a. On the other hand, the D device 52
A digital signal of a maximum of 4n bits is input. Therefore, the D device 52 has an input bus 52a having a bus width of 4n lines.

【0030】このようなA装置42、B装置43、C装
置44、D装置52の間に設けられたバス伝送制御装置
は、DAC12a、12b、12cと、ADC22と、
アナログ信号伝送路32と、バス制御部33とから構成
されている。
The bus transmission control device provided between the A device 42, the B device 43, the C device 44, and the D device 52 includes the DACs 12a, 12b, 12c, the ADC 22,
It comprises an analog signal transmission line 32 and a bus control unit 33.

【0031】DAC12a、12b、12cは、それぞ
れ、A装置42、B装置43、C装置44の出力バス4
2a、43a、44aに接続され、これらの出力バス4
2a、43a、44aからのデジタル信号をアナログ信
号に変換するものである。ただし、DAC12a、12
b、12cは、それぞれ分解能がnビット、2nビッ
ト、4nビットと異なっている。また、DAC12a、
12b、12cの出力は、それぞれハイインピーダンス
制御可能となっている。
The DACs 12a, 12b, and 12c are connected to the output bus 4 of the A device 42, the B device 43, and the C device 44, respectively.
2a, 43a, and 44a, and these output buses 4
It converts the digital signals from 2a, 43a and 44a into analog signals. However, the DACs 12a and 12a
b and 12c have different resolutions from n bits, 2n bits and 4n bits, respectively. Also, the DAC 12a,
The outputs of 12b and 12c are each capable of high impedance control.

【0032】ADC22は、D装置52の入力バス52
bに接続され、DAC12a、12b、12cが変換し
たアナログ信号をデジタル信号に変換して入力バス52
bへ送出するものである。なお、ADC22では、DA
C12a、12b、12cのうち、最大の分解能である
4nビットの量子化が可能になっており、DAC12
a、12b、12cの出力と同一レベルの入力に対して
量子化できるようになっている。
The ADC 22 is connected to the input bus 52 of the D device 52.
b, and converts the analog signals converted by the DACs 12a, 12b, and 12c into digital signals, and
b. In the ADC 22, DA
Of the C12a, 12b, and 12c, quantization of 4n bits, which is the maximum resolution, is possible.
Inputs at the same level as the outputs of a, 12b, and 12c can be quantized.

【0033】アナログ信号伝送路32は、DAC12
a、12b、12cとADC22とを接続し、DAC1
2a、12b、12cが変換したアナログ信号をADC
22へ伝送するためのものである。バス制御部33は、
DAC12a、12b、12cに対するイネーブル信号
(以下、AE、BE、CEと称す)を出力し、これらの
信号をDAC12a、12b、12c及びD装置52へ
供給するものである。バス制御部33では、これらA
E、BE、CEによって、DAC12a、12b、12
cのうちのいずれか一つのみが動作するように、ハイイ
ンピーダンス制御を行う。なお、A装置42、B装置4
3、C装置44、D装置52、及びバス制御部33は、
それぞれが外部装置からのCLKに同期して動作するよ
うになっている。
The analog signal transmission line 32 is connected to the DAC 12
a, 12b, and 12c, and the ADC 22,
The analog signals converted by 2a, 12b and 12c are converted into ADC signals.
22 for transmission. The bus control unit 33
It outputs enable signals (hereinafter, referred to as AE, BE, CE) to the DACs 12a, 12b, 12c, and supplies these signals to the DACs 12a, 12b, 12c and the D device 52. In the bus control unit 33, these A
DACs 12a, 12b, 12 by E, BE, CE
The high impedance control is performed so that only one of c operates. The A device 42 and the B device 4
3, the C device 44, the D device 52, and the bus control unit 33
Each of them operates in synchronization with CLK from an external device.

【0034】このように構成されたバス伝送制御装置で
は、A装置42がnビットのデジタル信号を出力すると
DAC12aがこれをアナログ信号に変換し、B装置4
3が2nビットのデジタル信号を出力するとDAC12
bがこれをアナログ信号に変換し、さらにC装置44が
4nビットのデジタル信号を出力するとDAC12cが
これをアナログ信号に変換する。このとき、DAC12
a、12b、12cでは、それぞれアナログ信号への変
換を行うが、バス制御部33からの各イネーブル信号
(AE、BE、CE)がイネーブルの場合のみ、アナロ
グ信号をアナログ信号伝送路32へ送出し、イネーブル
でない場合にはハイインピーダンスに保つ(アナログ信
号をアナログ信号伝送路32へ送出しない)。
In the bus transmission control device thus configured, when the A device 42 outputs an n-bit digital signal, the DAC 12a converts this into an analog signal, and the B device 4
3 outputs a 2n-bit digital signal.
b converts this to an analog signal, and when the C device 44 outputs a 4n-bit digital signal, the DAC 12c converts this to an analog signal. At this time, the DAC 12
In a, 12b, and 12c, conversion into analog signals is performed, but the analog signals are transmitted to the analog signal transmission line 32 only when each enable signal (AE, BE, CE) from the bus control unit 33 is enabled. If the signal is not enabled, the signal is kept at high impedance (an analog signal is not sent to the analog signal transmission line 32).

【0035】ADC22は、DAC12a、12b、1
2cのいずれかからアナログ信号伝送路32を介してア
ナログ信号を受け取ると、そのアナログ信号を4nビッ
トの分解能で量子化して、D装置52へ送出する。D装
置52は、バス制御部33からの各イネーブル信号(A
E、BE、CE)を監視し、どれがイネーブルかによっ
て、入力されたデジタル信号がA装置42、B装置4
3、C装置44のうちのどこから出力されたものである
かを判断する。そして、その結果から、入力されたデジ
タル信号の有効ビット数を判定し、有効ビット数のデジ
タル信号を入力信号として受け付ける。
The ADC 22 includes DACs 12a, 12b, 1
When an analog signal is received from any one of 2c via the analog signal transmission path 32, the analog signal is quantized with a resolution of 4n bits and transmitted to the D device 52. The D device 52 receives each enable signal (A
E, BE, CE), and depending on which is enabled, the input digital signal is output to the A device 42 and the B device 4
3. It is determined from which of the C devices 44 the data is output. Then, the number of valid bits of the input digital signal is determined from the result, and the digital signal having the number of valid bits is received as an input signal.

【0036】以上のように、本実施の形態のバス伝送制
御装置によれば、A装置42、B装置43、及びC装置
44が、それぞれ異なるビットのデジタル信号を出力す
るものであっても、これらに対して一つのアナログ信号
伝送路32のみで、データ伝送を行うことが可能にな
る。これにより、上述した第1、第2の実施の形態の場
合と同様の効果が得られるのに加えて、パターン作成の
容易化などが実現可能となる。
As described above, according to the bus transmission control device of the present embodiment, even if the A device 42, the B device 43, and the C device 44 output digital signals of different bits, On the other hand, data transmission can be performed by only one analog signal transmission path 32. Thus, in addition to obtaining the same effects as those of the first and second embodiments, simplification of pattern creation and the like can be realized.

【0037】なお、本実施の形態では、DAC12a、
12b、12cがそれぞれ異なる分解能を有している場
合について説明したが、例えばDAC12a、12b、
12cとして全て4nビットの分解能を有するものを用
い、余剰ビットについてはローレベルまたはハイレベル
に固定するようにした場合であっても、上述と同様に、
各装置間のデータ伝送を行うことができるようになる。
In this embodiment, the DAC 12a,
Although the description has been given of the case where each of the 12b and 12c has a different resolution, for example, the DACs 12a and 12b,
As described above, even when 12c has a resolution of 4n bits and the surplus bits are fixed to a low level or a high level,
Data can be transmitted between the devices.

【0038】〔第4の実施の形態〕次に、請求項6記載
の発明に係わるバス伝送制御装置について説明する。本
実施の形態のバス伝送制御装置は、図6に示すように、
A装置45と、B装置53及びC装置54との間に設け
られているものである。ただし、A装置45は、nビッ
トのデジタル信号を出力するものであり、そのためにn
ライン分のバス幅の出力バス45aを有している。ま
た、B装置53及びC装置54は、それぞれ、nビット
のデジタル信号が入力されるものであり、そのためにそ
れぞれがnライン分のバス幅の入力バス53a、54a
を有している。なお、A装置45、B装置53、及びC
装置54は、それぞれが外部装置からのCLKに同期し
て動作するようになっている。
[Fourth Embodiment] Next, a bus transmission control device according to a sixth aspect of the present invention will be described. The bus transmission control device of the present embodiment, as shown in FIG.
It is provided between the A device 45 and the B device 53 and the C device 54. However, the A device 45 outputs an n-bit digital signal.
An output bus 45a having a bus width corresponding to the number of lines is provided. The B device 53 and the C device 54 each receive an n-bit digital signal. Therefore, the input buses 53a and 54a each have a bus width of n lines.
have. The A device 45, the B device 53, and the C device
Each of the devices 54 operates in synchronization with CLK from an external device.

【0039】このようなA装置45、B装置53、及び
C装置54の間に設けられたバス伝送制御装置は、DA
C13と、ADC23a、23bと、アナログ信号伝送
路34と、ルックアップテーブル(Look Up Table;以
下、LUTと略す)35a、35b、35cとから構成
されているものである。
The bus transmission control device provided between the A device 45, the B device 53, and the C device 54 is a DA transmission control device.
It comprises a C13, ADCs 23a and 23b, an analog signal transmission line 34, and look-up tables (hereinafter abbreviated as LUTs) 35a, 35b and 35c.

【0040】DAC13は、nビットのデジタル信号を
アナログ信号に変換するものであり、ADC23a、2
3bは、それぞれがアナログ信号をnビットのデジタル
信号に変換するものである。また、アナログ信号伝送路
34は、DAC13が変換したアナログ信号をADC2
3aまたはADC23bへ伝送するものである。
The DAC 13 converts an n-bit digital signal into an analog signal.
3b converts analog signals into n-bit digital signals. The analog signal transmission path 34 converts the analog signal converted by the DAC 13 into the ADC 2.
3a or to the ADC 23b.

【0041】LUT35a、35b、35cは、例えば
デュアルポートRAM(Random Access Memory)からな
るもので、A装置45の出力バス45aとDAC13と
の間、B装置53の入力バス53aとADC23aとの
間、C装置54の入力バス54aとADC23bとの間
に、それぞれ設けられているものである。これらLUT
34a、34b、34cは、nビットの入力をアドレス
とするプログラマブルなRAMテーブルを有しており、
nビットのデジタル信号を受け取ると、テーブルに設定
された値を基に、新たなデジタル信号を送出するように
なっている。ただし、LUT35a、35b、35cで
は、それぞれ、A装置45からの制御信号(以下、CT
L−Aと称す)、B装置53からの制御信号(以下、C
TL−Bと称す)、C装置54からの制御信号(以下、
CTL−Cと称す)により、RAMテーブルの設定が書
き換えられる。
The LUTs 35a, 35b and 35c are composed of, for example, a dual port RAM (Random Access Memory), and are provided between the output bus 45a of the A device 45 and the DAC 13, between the input bus 53a of the B device 53 and the ADC 23a. It is provided between the input bus 54a of the C device 54 and the ADC 23b. These LUTs
34a, 34b and 34c have programmable RAM tables with n-bit inputs as addresses,
When an n-bit digital signal is received, a new digital signal is transmitted based on the value set in the table. However, in the LUTs 35a, 35b, and 35c, control signals (hereinafter, CT signals) from the A device 45 are respectively provided.
LA), a control signal from the B device 53 (hereinafter C)
TL-B), a control signal from the C device 54 (hereinafter, referred to as TL-B).
CTL-C) rewrites the settings in the RAM table.

【0042】このように構成されたバス伝送制御装置で
は、A装置45がnビットのデジタル信号を出力する
と、LUT35aがこれを受け取る。このとき、A装置
45では、B装置53、C装置54からのCTL−B、
CTL−Cを調停し、その後、その調停結果を基に生成
したCTL−AをLUT35aへ送出する。このCTL
−Aにより、LUT35aは、RAMテーブルの設定が
書き換えられる。また、A装置45は、調停の結果をイ
ネーブル信号(BE、CE)としてB装置53、または
C装置54に通知する。
In the bus transmission control device configured as described above, when the A device 45 outputs an n-bit digital signal, the LUT 35a receives it. At this time, in the A device 45, the CTL-B from the B device 53 and the C device 54,
It arbitrates the CTL-C, and then sends out the CTL-A generated based on the arbitration result to the LUT 35a. This CTL
By -A, the setting of the RAM table is rewritten in the LUT 35a. In addition, the A device 45 notifies the result of the arbitration to the B device 53 or the C device 54 as an enable signal (BE, CE).

【0043】そして、LUT35aが送出したデジタル
信号を受け取ると、DAC13は、そのデジタル信号を
アナログ信号に変換し、A装置45での調停の結果に従
い、アナログ信号伝送路34を介してADC23aまた
はADC23bへ送出する。ADC23aまたはADC
23bでは、受け取ったアナログ信号を再びデジタル信
号に変換して、LUT35bまたはLUT35cへ送出
する。このとき、LUT35b、LUT35cでは、そ
れぞれCTL−B、CTL−Cによりテーブルの設定が
書き換えられている。
When the DAC 13 receives the digital signal transmitted from the LUT 35a, the DAC 13 converts the digital signal into an analog signal, and sends the digital signal to the ADC 23a or the ADC 23b via the analog signal transmission line 34 according to the result of the arbitration in the A device 45. Send out. ADC23a or ADC
At 23b, the received analog signal is converted into a digital signal again and transmitted to the LUT 35b or LUT 35c. At this time, in the LUTs 35b and 35c, the table settings are rewritten by CTL-B and CTL-C, respectively.

【0044】したがって、LUT35bとLUT35c
とのいずれか一方は、A装置45での調停の結果により
CTL−Aによって書き換えられたLUT35aのテー
ブルと同一の設定になる。これにより、B装置53、C
装置54では、LUT35aのテーブルと同一設定のL
UT35b、35cに接続されたほうのみが、デジタル
信号を正常に受け付け可能になる。つまり、このバス伝
送制御装置では、B装置53とC装置54のうちで、A
装置45での調停の結果、アナログ信号伝送路34の使
用が許可されたほうのみが、A装置45が出力したデジ
タル信号を正常に受け付る。
Therefore, the LUT 35b and the LUT 35c
Is the same as the table of the LUT 35a rewritten by the CTL-A based on the result of the arbitration in the A device 45. Thereby, the B device 53, C
In the device 54, an L with the same setting as the table of the LUT 35a
Only the one connected to the UTs 35b and 35c can normally receive digital signals. In other words, in this bus transmission control device, A out of B device 53 and C device 54
As a result of the arbitration in the device 45, only the one permitted to use the analog signal transmission line 34 normally receives the digital signal output from the A device 45.

【0045】以上のように、本実施の形態のバス伝送制
御装置によれば、出力側と入力側の両方に個別にLUT
35a、35b、35cを設けたので、入力側の装置
(B装置53、C装置54)のうちで、出力側の装置
(A装置45)と同じ設定のRAMテーブルの装置のみ
がデジタル信号を正常に受け付けることが可能になる。
したがって、このバス伝送制御装置では、各装置間がケ
ーブルなどで接続され、お互いのデータの漏洩を避けた
い場合などに有効である。また、アナログ信号伝送路3
4の距離が長い、あるいはアナログ信号伝送路34がノ
イズに弱い、といった伝送上の条件が悪い場合には、有
効ビット数を減らし、レベル差の確保できるデジタル信
号のみをアナログ信号伝送路34に伝送させるように、
各LUT35a、35b、35cのRAMテーブルを設
定することで、信頼性の高い伝送を実現することが可能
になる。
As described above, according to the bus transmission control device of the present embodiment, LUTs are individually provided on both the output side and the input side.
Since the devices 35a, 35b, and 35c are provided, only the device in the RAM table having the same setting as the device on the output side (device A 45) out of the devices on the input side (device B 53 and device C 54) has a normal digital signal. Will be accepted.
Therefore, this bus transmission control device is effective when each device is connected by a cable or the like and it is desired to avoid mutual data leakage. In addition, the analog signal transmission path 3
4 is long or the analog signal transmission line 34 is susceptible to noise, such as when the transmission conditions are poor, the number of effective bits is reduced, and only the digital signal that can ensure the level difference is transmitted to the analog signal transmission line 34. As if
By setting the RAM table of each of the LUTs 35a, 35b, 35c, highly reliable transmission can be realized.

【0046】なお、上述した第1〜第3の実施の形態で
は、DAC及びADCが、それぞれ、A装置、B装置、
C装置、D装置とは別に設けられている場合について説
明したが、本発明はこれに限定されるものではない。例
えば、A装置、B装置、C装置、D装置がLSIからな
るものであれば、請求項7記載の発明のように、DAC
及びADCを、それぞれ各装置内に集積させたものであ
ってもよい。この場合には、DAC及びADCを各装置
内に集積させることで、各装置の入出力ピンの本数が削
減でき、小型のLSIパッケージが使用可能になる。こ
れにより、LSIパッケージコストの削減及び部品の搭
載スペース削減が実現できる。
In the above-described first to third embodiments, the DAC and the ADC are the A device, the B device,
Although the case where it is provided separately from the C device and the D device has been described, the present invention is not limited to this. For example, if the A device, the B device, the C device, and the D device are composed of LSIs, the DAC as in the invention according to claim 7
And the ADC may be integrated in each device. In this case, by integrating the DAC and ADC in each device, the number of input / output pins of each device can be reduced, and a small LSI package can be used. As a result, it is possible to reduce the cost of the LSI package and the space for mounting components.

【0047】さらに、上述した第4の実施の形態では、
DAC、ADC、及びLUTが、それぞれ、A装置、B
装置、C装置とは別に設けられている場合について説明
したが、例えばA装置、B装置、C装置がLSIからな
るものであれば、請求項8記載の発明のように、DA
C、ADC、及びLUTを各装置内に集積させてもよ
い。この場合にも、各装置の入出力ピンの本数が削減で
き、小型のLSIパッケージが使用可能になり、LSI
パッケージコストの削減及び部品の搭載スペース削減が
実現できる。
Further, in the above-described fourth embodiment,
DAC, ADC, and LUT are A device, B device, respectively.
Although the case where the device is provided separately from the device and the C device has been described, for example, if the A device, the B device, and the C device are formed of an LSI, the DA device may be configured as described in claim 8.
The C, ADC, and LUT may be integrated in each device. Also in this case, the number of input / output pins of each device can be reduced, and a small LSI package can be used.
It is possible to reduce package cost and component mounting space.

【0048】また、上述した第1〜第4の実施の形態で
は、主に各装置間の接続で説明しているが、例えばプリ
ント基板内のLSI間などの接続にも有効である。さら
に、第1〜第4の実施の形態では、データバスを中心に
説明しているが、本発明は、例えばアドレスバスや制御
バス(複数の制御線をバスとして扱った時)等にも適用
でき、この場合にも上述と同様の効果を得ることができ
る。
In the above-described first to fourth embodiments, the description has been made mainly of the connection between the devices, but the present invention is also effective for the connection between LSIs in a printed circuit board, for example. Further, in the first to fourth embodiments, the description has been made mainly on the data bus, but the present invention is also applied to, for example, an address bus and a control bus (when a plurality of control lines are treated as a bus). In this case, the same effect as described above can be obtained.

【0049】[0049]

【発明の効果】以上に説明したように、本発明に係わる
電子制御回路におけるバス伝送制御装置は、出力装置と
入力装置との間に、D/A変換器とA/D変換器とを設
けているので、D/A変換器とA/D変換器の間は1ラ
イン分のアナログ信号伝送路のみで接続可能となる。よ
って、従来のようにnライン分のバス幅を必要とするこ
となく、出力装置と入力装置との間でnビットのデジタ
ル信号を伝送することができる。これにより、バスドラ
イバの個数が増えてしまったり、IC、LSIなどの各
装置のピン数を増やす必要が生じたり、あるいは回路を
構成するハード量の増大や基板上の配線パターンの本数
の増大を招いてしまうといったことがなくなる。
As described above, the bus transmission control device in the electronic control circuit according to the present invention has a D / A converter and an A / D converter between an output device and an input device. Therefore, the connection between the D / A converter and the A / D converter can be made only by the analog signal transmission line for one line. Therefore, an n-bit digital signal can be transmitted between the output device and the input device without requiring a bus width of n lines as in the related art. As a result, the number of bus drivers increases, the number of pins of each device such as an IC and an LSI needs to be increased, or the amount of hardware constituting a circuit increases and the number of wiring patterns on a substrate increases. It will not be invited.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係わるバス伝送制御装置の第1の実施
の形態の概略構成図である。
FIG. 1 is a schematic configuration diagram of a first embodiment of a bus transmission control device according to the present invention.

【図2】本発明に係わる第1の実施の形態の変形例の概
略構成図である。
FIG. 2 is a schematic configuration diagram of a modification of the first embodiment according to the present invention.

【図3】本発明に係わるバス伝送制御装置の第2の実施
の形態の概略構成図である。
FIG. 3 is a schematic configuration diagram of a second embodiment of the bus transmission control device according to the present invention.

【図4】本発明に係わる第2の実施の形態の変形例の概
略構成図である。
FIG. 4 is a schematic configuration diagram of a modification of the second embodiment according to the present invention.

【図5】本発明に係わるバス伝送制御装置の第3の実施
の形態の概略構成図である。
FIG. 5 is a schematic configuration diagram of a third embodiment of the bus transmission control device according to the present invention.

【図6】本発明に係わるバス伝送制御装置の第4の実施
の形態の概略構成図である。
FIG. 6 is a schematic configuration diagram of a fourth embodiment of a bus transmission control device according to the present invention.

【図7】従来の電子制御回路におけるバス伝送を示す説
明図である。
FIG. 7 is an explanatory diagram showing bus transmission in a conventional electronic control circuit.

【符号の説明】[Explanation of symbols]

10、10a、10b、12a、12b、12c、13
DAC 11a 第1のDAC 11b 第2
のDAC 20、20a、20b、22、23a、23b ADC 21a 第1のADC 21b 第2
のADC 30、30a、30b、31c、32 アナログ信号伝
送路 31a 第1の信号伝送路 31b 第2
の信号伝送路 33 バス制御部 40、41、
42、45 A装置 43、50、51、53 B装置 44、54
C装置 52 D装置
10, 10a, 10b, 12a, 12b, 12c, 13
DAC 11a first DAC 11b second
DAC 20, 20a, 20b, 22, 23a, 23b ADC 21a first ADC 21b second
ADC 30, 30a, 30b, 31c, 32 Analog signal transmission path 31a First signal transmission path 31b Second
Signal transmission path 33 bus control units 40, 41,
42, 45 A device 43, 50, 51, 53 B device 44, 54
C device 52 D device

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 デジタル信号を出力する出力装置と、デ
ジタル信号が入力される入力装置との間に設けられ、前
記出力装置が出力したデジタル信号を前記入力装置へ伝
送する電子制御回路におけるバス伝送制御装置におい
て、 前記出力装置が出力したデジタル信号を受け取ってこれ
をアナログ信号に変換するD/A変換器と、 前記D/A変換器が変換したアナログ信号を再びデジタ
ル信号に変換して前記入力装置へ送出するA/D変換器
と、 前記D/A変換器が変換したアナログ信号を前記A/D
変換器へ伝送するアナログ信号伝送路とを備えることを
特徴とする電子制御回路におけるバス伝送制御装置。
A bus transmission in an electronic control circuit provided between an output device that outputs a digital signal and an input device to which the digital signal is input, and that transmits the digital signal output by the output device to the input device. In the control device, a D / A converter that receives the digital signal output from the output device and converts the digital signal into an analog signal; and converts the analog signal converted by the D / A converter into a digital signal again to input the digital signal. An A / D converter to be sent to a device; and an analog signal converted by the D / A converter.
A bus transmission control device in an electronic control circuit, comprising: an analog signal transmission path for transmitting the signal to a converter.
【請求項2】 前記D/A変換器、前記A/D変換器、
及び前記アナログ信号伝送路をそれぞれ複数備えたこと
を特徴とする請求項1記載の電子制御回路におけるバス
伝送制御装置。
2. The D / A converter, the A / D converter,
2. A bus transmission control device in an electronic control circuit according to claim 1, wherein a plurality of said analog signal transmission paths are provided.
【請求項3】 デジタル信号の入出力を行う複数の入出
力装置の間に設けられ、ある入出力装置が出力したデジ
タル信号を他の入出力装置へ伝送する電子制御回路にお
けるバス伝送制御装置において、 前記複数の入出力装置のそれぞれに対応して設けられ、
該複数の入出力装置が出力したデジタル信号を受け取っ
てこれをアナログ信号に変換する複数のD/A変換器
と、 前記複数の入出力装置のそれぞれに対応して設けられ、
前記複数のD/A変換器が変換したアナログ信号を再び
デジタル信号に変換して各入出力装置へ送出する複数の
A/D変換器と、 前記複数のD/A変換器と前記複数のA/D変換器との
間で同時かつ双方向にアナログ信号の伝送を行うための
複数のアナログ信号伝送路とを備えることを特徴とする
電子制御回路におけるバス伝送制御装置。
3. A bus transmission control device in an electronic control circuit provided between a plurality of input / output devices for inputting / outputting digital signals and transmitting a digital signal output from one input / output device to another input / output device. , Provided corresponding to each of the plurality of input / output devices,
A plurality of D / A converters for receiving digital signals output from the plurality of input / output devices and converting the digital signals into analog signals; and provided corresponding to each of the plurality of input / output devices,
A plurality of A / D converters for converting the analog signals converted by the plurality of D / A converters into digital signals again and sending them to each input / output device; the plurality of D / A converters and the plurality of A / D converters A bus transmission control device in an electronic control circuit, comprising: a plurality of analog signal transmission paths for transmitting analog signals simultaneously and bidirectionally with a / D converter.
【請求項4】 デジタル信号の入出力を行う複数の入出
力装置の間に設けられ、ある入出力装置が出力したデジ
タル信号を他の入出力装置へ伝送する電子制御回路にお
けるバス伝送制御装置において、 前記複数の入出力装置のそれぞれに対応して設けられ、
該複数の入出力装置が出力したデジタル信号を受け取っ
てこれをアナログ信号に変換する複数のD/A変換器
と、 前記複数の入出力装置のそれぞれに対応して設けられ、
前記複数のD/A変換器が変換したアナログ信号を再び
デジタル信号に変換して各入出力装置へ送出する複数の
A/D変換器と、 前記複数のD/A変換器と前記複数のA/D変換器との
間でアナログ信号の伝送を行う一つのアナログ信号伝送
路と、 前記複数のD/A変換器と前記複数のA/D変換器との
うち、いずれか一つのD/A変換器及びいずれか一つの
A/D変換器のみが動作するように、前記複数のD/A
変換器と前記複数のA/D変換器とを制御する動作制御
手段とを備えることを特徴とする電子制御回路における
バス伝送制御装置。
4. A bus transmission control device in an electronic control circuit provided between a plurality of input / output devices for inputting / outputting digital signals and transmitting a digital signal output from one input / output device to another input / output device. , Provided corresponding to each of the plurality of input / output devices,
A plurality of D / A converters for receiving digital signals output from the plurality of input / output devices and converting the digital signals into analog signals; and provided corresponding to each of the plurality of input / output devices,
A plurality of A / D converters for converting the analog signals converted by the plurality of D / A converters into digital signals again and sending them to each input / output device; the plurality of D / A converters and the plurality of A / D converters One analog signal transmission line for transmitting an analog signal to / from a plurality of D / A converters; and one of the plurality of D / A converters and the plurality of A / D converters The plurality of D / A converters such that only the converter and any one of the A / D converters operate.
A bus transmission control device in an electronic control circuit, comprising: a converter and operation control means for controlling the plurality of A / D converters.
【請求項5】 互いに異なるビット数のデジタル信号を
出力する複数の出力装置と、デジタル信号が入力される
入力装置との間で、各出力装置が出力したデジタル信号
を前記入力装置へ伝送する電子制御回路におけるバス伝
送制御装置において、 前記複数の出力装置のそれぞれに対応して設けられ、該
複数の出力装置が出力したデジタル信号を受け取ってこ
れをアナログ信号に変換する複数のD/A変換器と、 前記複数のD/A変換器が変換したそれぞれのアナログ
信号を再びデジタル信号に変換して前記入力装置へ送出
するA/D変換器と、 前記複数のD/A変換器が変換したアナログ信号を前記
A/D変換器へ伝送するアナログ信号伝送路と、 前記アナログ信号伝送路により伝送されたアナログ信号
が前記複数のD/A変換器のうちどのD/A変換器で変
換されたものであるのかを前記入力装置に通知するバス
制御手段とを備えることを特徴とする電子制御回路にお
けるバス伝送制御装置。
5. An electronic device for transmitting a digital signal output from each output device to the input device between a plurality of output devices outputting digital signals having different numbers of bits and an input device receiving the digital signal. A bus transmission control device in a control circuit, wherein a plurality of D / A converters are provided corresponding to each of the plurality of output devices and receive digital signals output by the plurality of output devices and convert the digital signals into analog signals. An A / D converter for converting each analog signal converted by the plurality of D / A converters into a digital signal again and sending the digital signal to the input device; and an analog converted by the plurality of D / A converters. An analog signal transmission path for transmitting a signal to the A / D converter; and an analog signal transmitted by the analog signal transmission path, wherein the analog signal is transmitted from the plurality of D / A converters. Bus transmission controller in the electronic control circuit, characterized in that it comprises a bus control means for notifying whether those converted by the D / A converter to the input device.
【請求項6】 デジタル信号を出力する出力装置と、デ
ジタル信号が入力される入力装置との間に設けられ、前
記出力装置が出力したデジタル信号を前記入力装置へ伝
送する電子制御回路におけるバス伝送制御装置におい
て、 前記出力装置が出力したデジタル信号を予めの設定に従
って新たなデジタル信号に置き換える第1のテーブル変
換手段と、 前記第1のテーブル変換手段が置き換えた新たなデジタ
ル信号をアナログ信号に変換するD/A変換器と、 前記D/A変換器が変換したアナログ信号を伝送するア
ナログ信号伝送路と、 前記アナログ信号伝送路が伝送するアナログ信号を受け
取ってこれをデジタル信号に変換するA/D変換器と、 前記A/D変換器が変換したデジタル信号を予めの設定
に従って前記第1のテーブル変換手段での置き換え前の
デジタル信号に置き換える第2のテーブル変換手段とを
備えるとともに、 前記第2のテーブル変換手段は、該第2のテーブル変換
手段における予めの設定が前記第1のテーブル変換手段
における予めの設定と同一であれば、置き換えたデジタ
ル信号を前記入力装置へ送出するものであることを特徴
とする電子制御回路におけるバス伝送制御装置。
6. A bus transmission in an electronic control circuit which is provided between an output device for outputting a digital signal and an input device to which the digital signal is input, and transmits the digital signal output from the output device to the input device. In the control device, a first table conversion unit that replaces the digital signal output from the output device with a new digital signal according to a preset setting, and converts the new digital signal replaced by the first table conversion unit into an analog signal A D / A converter that transmits the analog signal converted by the D / A converter; and an A / A converter that receives the analog signal transmitted by the analog signal transmission line and converts the analog signal into a digital signal. A D converter and a digital signal converted by the A / D converter by the first table conversion means in accordance with a preset setting. A second table conversion unit for replacing the digital signal with a digital signal before replacement, wherein the second table conversion unit is configured such that a preset setting in the second table conversion unit is a preset setting in the first table conversion unit. And transmitting the replaced digital signal to said input device if the same.
【請求項7】 前記D/A変換器を前記出力装置あるい
は前記入出力装置に内蔵させ、かつ、前記A/D変換器
を前記入力装置あるいは前記入出力装置に内蔵させたこ
とを特徴とする請求項1、2、3、4または5記載の電
子制御回路におけるバス伝送制御装置。
7. The D / A converter is built in the output device or the input / output device, and the A / D converter is built in the input device or the input / output device. A bus transmission control device in an electronic control circuit according to claim 1, 2, 3, 4, or 5.
【請求項8】 前記D/A変換器及び前記第1のテーブ
ル変換手段を前記出力装置に内蔵させ、かつ、前記A/
D変換器及び前記第2の変換手段を前記入力装置に内蔵
させたことを特徴とする請求項6記載の電子制御回路に
おけるバス伝送制御装置。
8. The D / A converter and the first table converter are built in the output device, and the A / D converter
7. The bus transmission control device in an electronic control circuit according to claim 6, wherein a D converter and the second conversion means are built in the input device.
JP9019064A 1997-01-31 1997-01-31 Bus transmission controller in electronic control circuit Withdrawn JPH10224423A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9019064A JPH10224423A (en) 1997-01-31 1997-01-31 Bus transmission controller in electronic control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9019064A JPH10224423A (en) 1997-01-31 1997-01-31 Bus transmission controller in electronic control circuit

Publications (1)

Publication Number Publication Date
JPH10224423A true JPH10224423A (en) 1998-08-21

Family

ID=11989011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9019064A Withdrawn JPH10224423A (en) 1997-01-31 1997-01-31 Bus transmission controller in electronic control circuit

Country Status (1)

Country Link
JP (1) JPH10224423A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742920A (en) * 2014-12-12 2016-07-06 中车大连电力牵引研发中心有限公司 Branching apparatus and system of multifunctional vehicle bus (MVB)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742920A (en) * 2014-12-12 2016-07-06 中车大连电力牵引研发中心有限公司 Branching apparatus and system of multifunctional vehicle bus (MVB)

Similar Documents

Publication Publication Date Title
US5596724A (en) Input/output data port with a parallel and serial interface
US20180026781A1 (en) Data handoff between randomized clock domain to fixed clock domain
US10013389B2 (en) Automatic cascaded address selection
US4973976A (en) Multiplexing parallel analog-digital converter
US6009259A (en) Emulation System
KR20210056544A (en) Digital-to-analog converter and electronic system including the same
JP2000047768A (en) Multi-valued logic device, bus system, and network system
JPH10224423A (en) Bus transmission controller in electronic control circuit
CN115208406A (en) Hybrid digital-analog conversion circuit, chip and conversion method
US20120326692A1 (en) Power-supply control apparatus and power-supply control method
US6794924B2 (en) Apparatus and method for minimizing spurious harmonic noise in switched current steering architectures
Sumanen et al. A 10-bit high-speed low-power CMOS D/A converter in 0.2 mm/sup 2
JPH0645935A (en) Integrated circuit mixed integration of analog and digital circuits
JP2010517345A (en) Clock signal generator
US7248186B1 (en) Noise management method and circuits suitable for utilization in circuits and systems having a switched data port
US7595673B2 (en) Clock signal generator
JPH06152412A (en) Semiconductor integrated circuit device
KR100311012B1 (en) Printed Circuit Board Inspection System
JP3014864B2 (en) Control signal generator
JPH0964745A (en) Optional waveform generator
JPH08125676A (en) Serial communication method and serial communication circuit
JP2001168715A (en) Analog-digital converter
EP1821411A1 (en) Clock signal generator
JPH01161929A (en) Signal line connection method
JPH11145836A (en) Digital/analog converter

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040406