JPH10223129A - Ferroelectric cold cathode - Google Patents

Ferroelectric cold cathode

Info

Publication number
JPH10223129A
JPH10223129A JP2757897A JP2757897A JPH10223129A JP H10223129 A JPH10223129 A JP H10223129A JP 2757897 A JP2757897 A JP 2757897A JP 2757897 A JP2757897 A JP 2757897A JP H10223129 A JPH10223129 A JP H10223129A
Authority
JP
Japan
Prior art keywords
ferroelectric
upper electrode
electrode
cold cathode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2757897A
Other languages
Japanese (ja)
Inventor
Noboru Otani
昇 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2757897A priority Critical patent/JPH10223129A/en
Publication of JPH10223129A publication Critical patent/JPH10223129A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a ferroelectric cold cathode as an electron-emitting source to work practically with superior control of the electron-emitting amount, concretely to provide its laminated electrode structure including a plane wired electrode structure. SOLUTION: A ferroelectric substance cold cathode has a ferroelectric film 10 which is pinched by a lower electrode 20 and an upper electrode 30, wherein the lower electrode is equipped with patterns on its interface with the ferroelectric film 10 prepared by forming a thermal oxidized SiO2 region 22 on an n-type silicon base board. According to this configuration, the electron emission from the film 10 is restricted to the region where the lower electrode 20 interface with the film 10 consists of n-type silicon 21, and it is practicable to control the electron-emitting amount and the electron-emitting region. An alternative structure is such that the mentioned upper electrode 30 is used as the first upper electrode, thereover a second upper electrode is formed with an insulative film interposed, and that an electron-emitting window, composed of the insulative film and the second upper electrode is furnished on the n-type silicon region.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子を放出するた
めの強誘電体冷陰極に関し、特に強誘電体冷陰極の電極
構造に関する。
The present invention relates to a ferroelectric cold cathode for emitting electrons, and more particularly to an electrode structure of a ferroelectric cold cathode.

【0002】[0002]

【従来の技術】Pb(Zr,Ti)O3(以下PZTと
略す)や(Pb,La)(Zr,Ti)O3(以下PL
ZTと略す)などの強誘電体は、自発分極を有する材料
であり、高速パルス印加によって生じる分極反転によ
り、数A/cm2以上の放出電流密度が得られることが
知られている。
2. Description of the Related Art Pb (Zr, Ti) O 3 (hereinafter abbreviated as PZT) and (Pb, La) (Zr, Ti) O 3 (hereinafter PL)
Ferroelectrics such as ZT) are materials having spontaneous polarization, and it is known that an emission current density of several A / cm 2 or more can be obtained by polarization inversion caused by application of a high-speed pulse.

【0003】図4は、従来の強誘電体冷陰極の一例を示
す構成概略図で、図中、1は強誘電体、2は下部電極、
3は上部櫛形電極である。図4に示す強誘電体冷陰極
は、H.Gundel等によって報告されたものである
(J.Appl.Phys.69(2),pp975,
1990)。以上のように構成された従来の強誘電体冷
陰極において、下部電極2と上部櫛形電極3の間に交番
電界を印加すると、強誘電体1の内部に印加された電界
を打ち消すような向きに分極が生じ、この分極が印加交
番電界の変化に伴って反転され、強電界が生じる。この
とき強誘電体1に対して107V/cm2以上の強電界を
印加すると強誘電体1の電子が上部電極3により引き出
され外界に放出される。
FIG. 4 is a schematic diagram showing an example of a conventional ferroelectric cold cathode, in which 1 is a ferroelectric, 2 is a lower electrode,
3 is an upper comb-shaped electrode. The ferroelectric cold cathode shown in FIG. Gundel et al. (J. Appl. Phys. 69 (2), pp975,
1990). In the conventional ferroelectric cold cathode configured as described above, when an alternating electric field is applied between the lower electrode 2 and the upper comb-shaped electrode 3, the electric field applied to the inside of the ferroelectric 1 is canceled out. Polarization occurs, and the polarization is reversed with a change in the applied alternating electric field, generating a strong electric field. At this time, when a strong electric field of 10 7 V / cm 2 or more is applied to the ferroelectric 1, electrons of the ferroelectric 1 are extracted by the upper electrode 3 and emitted to the outside.

【0004】上記の強誘電体冷陰極は、素子としての構
造が簡単であり、比較的低真空(>10-1mTorr)
でも電子放出が可能であることから、印刷装置(例えば
特願平6−291626号:画像形成装置)や平面ディ
スプレイ(例えば特開平7−64490号公報:発光表
示素子)ヘの応用が提案されている。
The above-described ferroelectric cold cathode has a simple structure as an element and has a relatively low vacuum (> 10 -1 mTorr).
However, since electron emission is possible, application to a printing apparatus (for example, Japanese Patent Application No. 6-291626: image forming apparatus) and a flat display (for example, JP-A-7-64490: light emitting display element) has been proposed. I have.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、従来の
強誘電体冷陰極では、強誘電体上に直接金属配線を形成
すると、配線下の強誘電体全面で分極反転し電子放出が
発生するため、電子放出部を限定することができず、従
って、電子放出面積及び電子放出量を制御することが出
来なかった。さらに、例えばディスプレイに応用した場
合、配線電極下の分極反転により発生した電子放出によ
り、蛍光体発光が生じ、表示品質の低下を招くという問
題があった。また印刷装置等の画像形成装置に応用した
場合にも、静電潜像の形成に際して同様な問題が発生し
た。
However, in the conventional ferroelectric cold cathode, if a metal wiring is formed directly on the ferroelectric, polarization inversion occurs over the entire ferroelectric under the wiring, and electron emission occurs. The electron emission portion could not be limited, and thus the electron emission area and the electron emission amount could not be controlled. Further, for example, when applied to a display, there is a problem that phosphor emission occurs due to electron emission generated by polarization reversal under a wiring electrode, thereby deteriorating display quality. Also, when applied to an image forming apparatus such as a printing apparatus, a similar problem occurs when forming an electrostatic latent image.

【0006】このような問題は、強誘電体膜を加工し配
線することにより回避できるが、上記PZT等複合金属
酸化物はRIE等のドライエッチングが困難であること
や、ドライエッチングを用いない加工においても加工エ
ッジでの漏れ電流の増加、プロセスの複雑化等の新たな
問題が発生した。また、強誘電体としてPZTセラミッ
クスを利用した強誘電体冷陰極から電子放出を得るため
のパルス電圧は150〜300Vと高く、デバイス応用
のためにはこのような駆動電圧を低減させることが必要
である。
[0006] Such problems can be avoided by processing and wiring the ferroelectric film. However, the above-mentioned composite metal oxide such as PZT is difficult to dry-etch by RIE or the like, or processed without dry-etching. However, new problems such as an increase in leakage current at the processing edge and an increase in the complexity of the process have occurred. Also, the pulse voltage for obtaining electron emission from a ferroelectric cold cathode using PZT ceramics as a ferroelectric is as high as 150 to 300 V, and it is necessary to reduce such a driving voltage for device application. is there.

【0007】本発明は、上記のような実情に鑑みてなさ
れたものであって、放出電子量制御に優れ実用的な電子
放出源としての強誘電体冷陰極を提供し、具体的には平
面配線電極構造を含む強誘電体冷陰極の積層電極構造を
提供することをその解決すべき課題とする。
The present invention has been made in view of the above-mentioned circumstances, and provides a ferroelectric cold cathode as a practical electron emission source which is excellent in controlling the amount of emitted electrons. An object of the present invention is to provide a laminated electrode structure of a ferroelectric cold cathode including a wiring electrode structure.

【0008】[0008]

【課題を解決するための手段】請求項1の発明は、強誘
電体が下部電極と上部電極に挟持された構成を有してな
る強誘電体冷陰極において、前記下部電極は、シリコン
基板をパターニングすることによりシリコンパターン電
極を形成してなることを特徴とし、放出電子量制御に優
れた強誘電体冷陰極が得られ、また、強誘電体を加工す
ることなく平面構造の強誘電体エミッタを形成すること
ができ、冷陰極作製プロセスを簡略化することができ、
特に、発光部以外の蛍光体への電子放出に起因して生じ
る発光による表示品質の低下のない平面ディスプレイや
転写精度に優れた画像形成装置に適用できる冷陰極を得
ることができるようにしたものである。
According to a first aspect of the present invention, there is provided a ferroelectric cold cathode having a structure in which a ferroelectric material is sandwiched between a lower electrode and an upper electrode, wherein the lower electrode comprises a silicon substrate. It is characterized by forming a silicon pattern electrode by patterning, so that a ferroelectric cold cathode with excellent control of the amount of emitted electrons can be obtained, and a planar structure ferroelectric emitter without processing the ferroelectric. Can be formed, and the cold cathode fabrication process can be simplified,
Particularly, it is possible to obtain a cold cathode applicable to a flat display or an image forming apparatus excellent in transfer accuracy without a decrease in display quality due to light emission caused by electron emission to a phosphor other than a light emitting portion. It is.

【0009】請求項2の発明は、請求項1の発明におい
て、前記シリコン基板をn型シリコン基板とし、前記シ
リコンパターン電極は、前記n型シリコン基板に熱酸化
領域を形成することによって前記強誘電体との界面側に
n型シリコン領域パターンを形成してなるようにすると
ともに、前記強誘電体及び前記上部電極は前記下部電極
におけるコンタクト部を除く前記下部電極上の全面領域
に形成されてなることを特徴とし、放出電子量制御に優
れた強誘電体冷陰極を得るためのより具体的な構成が得
られるようにしたものであって、すなわち、電子放出は
下部電極のn型Si領域上だけに限定され、熱酸化領域
上では強誘電体は分極反転が発生せず、従って、この領
域からの電子放出は起こらないことから、電子放出面積
及び電子放出量を制御することができ、また、熱酸化に
より下部電極をパターニングしているため、電極及び強
誘電体膜に凹凸のない平面構造であり、上部電極等を加
工する方法に比べ製造プロセスの簡略化が可能であるよ
うにしたものである。
According to a second aspect of the present invention, in the first aspect, the silicon substrate is an n-type silicon substrate, and the silicon pattern electrode is formed by forming a thermally oxidized region on the n-type silicon substrate. An n-type silicon region pattern is formed on the interface side with the body, and the ferroelectric material and the upper electrode are formed in the entire surface area on the lower electrode except for a contact portion in the lower electrode. Characterized in that a more specific configuration for obtaining a ferroelectric cold cathode having excellent control of the amount of emitted electrons is obtained, that is, electron emission is performed on the n-type Si region of the lower electrode. Since the polarization inversion does not occur in the ferroelectric on the thermally oxidized region, and no electron emission from this region occurs, the electron emission area and the electron emission amount are reduced. In addition, since the lower electrode is patterned by thermal oxidation, the electrode and the ferroelectric film have a planar structure with no irregularities, which simplifies the manufacturing process compared to the method of processing the upper electrode and the like. It is made possible.

【0010】請求項3の発明は、請求項2の発明におい
て、前記上部電極を第1の上部電極とし、該第1の上部
電極上に、絶縁膜を介して第2の上部電極が積層される
構成をなすとともに、該積層方向において前記n型シリ
コン領域に一致する前記上部電極の領域の少なくとも一
部に、前記第2の上部電極と前記絶縁膜とにより形成さ
れる電子放出窓を設け、前記第2の上部電極に正の電界
を印加することにより電子放出を行わせることを特徴と
し、引き出し電界印加電極(第2の上部電極)を積層す
ることにより、強誘電体からの電子放出パルス電圧を低
減することができ、素子の駆動電圧の低減ができ、ま
た、引き出し電界強度を変化させることにより、同一パ
ルス電圧での電子放出量を制御することができ、高品質
な平面ディスプレイや転写精度に優れた画像形成装置を
得ることができるようにしたものである。
According to a third aspect of the present invention, in the second aspect of the present invention, the upper electrode is a first upper electrode, and a second upper electrode is laminated on the first upper electrode via an insulating film. And an electron emission window formed by the second upper electrode and the insulating film is provided in at least a part of the region of the upper electrode that coincides with the n-type silicon region in the stacking direction. Electron emission is performed by applying a positive electric field to the second upper electrode. Electron emission pulses from the ferroelectric material are formed by stacking an extraction electric field application electrode (second upper electrode). A high-quality flat display can reduce the voltage, reduce the driving voltage of the element, and control the amount of electron emission at the same pulse voltage by changing the extraction electric field strength. It is obtained to be able to obtain an excellent image forming apparatus to transfer precision.

【0011】請求項4の発明は、請求項3の発明におい
て、前記絶縁膜の誘電率が100以上であることを特徴
とし、絶縁膜の誘電率を限定することにより、より有効
な絶縁膜の具体的仕様が得られるようにしたものであ
る。
According to a fourth aspect of the present invention, in the third aspect of the invention, the dielectric constant of the insulating film is 100 or more, and by limiting the dielectric constant of the insulating film, a more effective insulating film can be formed. Specific specifications are obtained.

【0012】[0012]

【発明の実施の形態】本発明では、強誘電体が下部電極
と上部電極に挟持されて構成される強誘電体冷陰極にお
いて、下部電極に電極パターンが形成されたシリコン
(Si)基板を採用している。また、本発明では、強誘
電体が下部電極と上部電極とに挟持されて構成される強
誘電体冷陰極において、下部電極は同一面上に熱酸化領
域(SiO2)とn型Si領域が形成されたn型Si基
板で構成され、強誘電体及び上部電極は下部電極コンタ
クト部を除く全面に形成されてなるように構成されてい
る。また、本発明では、強誘電体が下部電極と上部電極
とに挟持されて構成される強誘電体冷陰極において、第
1の上部電極上に絶縁膜を介して第2の上部電極が積層
された構成を有し、下部電極のn型Si領域上に第2の
上部電極及び絶縁膜により形成される電子放出窓を備え
るようにし、上記強誘電体冷陰極の駆動方法として第2
の上部電極に正の電界を印加するようにしている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In the present invention, a ferroelectric cold cathode composed of a ferroelectric material sandwiched between a lower electrode and an upper electrode employs a silicon (Si) substrate having an electrode pattern formed on the lower electrode. doing. Further, according to the present invention, in a ferroelectric cold cathode in which a ferroelectric material is sandwiched between a lower electrode and an upper electrode, the lower electrode has a thermally oxidized region (SiO 2 ) and an n-type Si region on the same surface. The ferroelectric material and the upper electrode are formed on the entire surface excluding the lower electrode contact portion. Further, according to the present invention, in the ferroelectric cold cathode in which the ferroelectric is sandwiched between the lower electrode and the upper electrode, the second upper electrode is laminated on the first upper electrode via an insulating film. And a second upper electrode and an electron emission window formed by an insulating film on the n-type Si region of the lower electrode.
A positive electric field is applied to the upper electrode.

【0013】すなわち、本発明によれば、下部電極は強
誘電体との界面側に熱酸化SiO2領域とn型Si領域
によるパターンが形成されたSi基板で構成され、強誘
電体膜及び上部電極は下部電極コンタクト部を除く全面
に形成されて構成されているため、電子放出は下部電極
のn型Si領域上だけに限定され、熱酸化SiO2領域
上では強誘電体は分極反転が発生せず、従って、この領
域からの電子放出は起こらない。これにより、電子放出
面積及び電子放出量を制御することが出来る。特に、従
来用いられる配線電極下の分極反転により発生する放出
電子に起因する問題で、例えばディスプレイ応用の場
合、発光部以外の蛍光体への電子放出による発光による
表示品質の低下といった問題を招くことがない。上記画
像形成装置においても同様である。
That is, according to the present invention, the lower electrode is composed of a Si substrate in which a pattern of a thermally oxidized SiO 2 region and an n-type Si region is formed on the interface side with the ferroelectric, and the ferroelectric film and the upper Since the electrode is formed on the entire surface except for the lower electrode contact portion, electron emission is limited only to the n-type Si region of the lower electrode, and polarization inversion occurs in the ferroelectric on the thermally oxidized SiO 2 region. No electrons are emitted from this region. Thereby, the electron emission area and the electron emission amount can be controlled. In particular, a problem caused by emitted electrons generated by polarization reversal under a conventional wiring electrode. For example, in the case of a display application, a problem such as deterioration of display quality due to light emission due to electron emission to a phosphor other than a light emitting unit is caused. There is no. The same applies to the above image forming apparatus.

【0014】また、本構造は熱酸化により下部電極をパ
ターニングしているため、電極及び強誘電体膜に凹凸の
ない平面構造で形成することができ、上部電極等を加工
する方法に比べ製造プロセスの簡略化が可能である。ま
た、第2の上部電極に電子引き出し電界を印加すること
により、強誘電体からの電子放出に必要な電圧を低減す
ることができ、素子としての駆動電圧を低減することが
できる。更に、電子引き出し電界強度を変化させること
により、同一パルス電圧での電子放出量を制御すること
ができる。
Further, in this structure, since the lower electrode is patterned by thermal oxidation, the electrode and the ferroelectric film can be formed in a planar structure without unevenness, and the manufacturing process is more complicated than the method of processing the upper electrode and the like. Can be simplified. Further, by applying an electron extraction electric field to the second upper electrode, the voltage required for emitting electrons from the ferroelectric can be reduced, and the driving voltage of the element can be reduced. Further, the amount of electron emission at the same pulse voltage can be controlled by changing the electron extraction electric field intensity.

【0015】以下、本発明の強誘電体冷陰極の実施例を
添付された図面を参照しながら具体的に説明する。本発
明の強誘電体冷陰極は、複数の冷陰極の集合体により構
成されるものであるが、その代表的な素子構造を図1及
び図2に示す。図1は、本発明による強誘電体冷陰極の
一実施形態を説明するための概略断面図で、図中、10
は強誘電体膜、20は下部電極、21は下部電極におけ
るSi領域、22は下部電極における熱酸化SiO2
域、30は上部電極である。図1に示すように、この実
施例における強誘電体冷陰極は、強誘電体膜10と該強
誘電体膜の上部、下部に設けられた上部電極30,下部
電極20から構成され、かつ、下部電極20はn型Si
層21に熱酸化SiO2領域22を設けたSi基板で構
成され、強誘電体膜10及び上部電極30は下部電極コ
ンタクト部を除く全面に形成されていて、上部電極30
を接地し、下部電極20に交番パルス電圧を印加して素
子を駆動するものである。
Hereinafter, embodiments of the ferroelectric cold cathode according to the present invention will be described in detail with reference to the accompanying drawings. The ferroelectric cold cathode of the present invention is constituted by an aggregate of a plurality of cold cathodes, and a typical element structure thereof is shown in FIG. 1 and FIG. FIG. 1 is a schematic sectional view for explaining an embodiment of a ferroelectric cold cathode according to the present invention.
Is a ferroelectric film, 20 is a lower electrode, 21 is a Si region in the lower electrode, 22 is a thermally oxidized SiO 2 region in the lower electrode, and 30 is an upper electrode. As shown in FIG. 1, the ferroelectric cold cathode in this embodiment includes a ferroelectric film 10 and an upper electrode 30 and a lower electrode 20 provided on the upper and lower portions of the ferroelectric film. The lower electrode 20 is n-type Si
Consists of a Si substrate having a thermally oxidized SiO 2 region 22 in the layer 21, the ferroelectric film 10 and the upper electrode 30 is formed on the entire surface except for the lower electrode contact portion, the upper electrode 30
Are grounded, and an alternating pulse voltage is applied to the lower electrode 20 to drive the element.

【0016】強誘電体の分極反転による電子放出は、強
誘電体の抗電界のほぼ2倍以上の印加パルス電圧から起
こり始める事が知られている。従って、強誘電体膜10
と熱酸化SiO2領域22の2重層となっている領域、
即ち、下部電極Si基板表面に熱酸化SiO2領域22
が形成されている領域では、駆動時に強誘電体膜10に
かかる実効電圧が低下し電子放出には至らず、n型Si
領域からのみ電子放出が発生する。
It is known that electron emission due to polarization reversal of a ferroelectric starts to occur at an applied pulse voltage that is almost twice or more the coercive electric field of the ferroelectric. Therefore, the ferroelectric film 10
And a double layer of a thermally oxidized SiO 2 region 22,
That is, the thermally oxidized SiO 2 region 22 is formed on the lower electrode Si substrate surface.
In the region where is formed, the effective voltage applied to the ferroelectric film 10 at the time of driving is reduced, and does not lead to electron emission.
Electron emission occurs only from the region.

【0017】図2は、本発明による強誘電体冷陰極の他
の実施形態を説明するための構成概略図で、図中、30
aは第1の上部電極、30bは第2の上部電極、40は
絶縁膜、Wは電子放出窓で、その他図1と同じ作用をす
る部分には図1と同じ符号が付してある。図2に示すよ
うに、この実施形態は上記の図1に示した強誘電体冷陰
極の上部電極を第1の上部電極30aとし、この上に、
絶縁膜40及び第2の上部電極30bを積層し、さら
に、下部電極のn型Si領域上の同じ位置に電子放出窓
Wを設けるようにしたものである。第2の上部電極30
bに正のバイアス電界を印加すると、この第2の上部電
極30bが電子引き出し電極として作用し、電子放出量
を増加させることができる。また、電子放出量を一定と
すれば、駆動パルス電圧を低減することができる。さら
に、駆動パルス電圧を一定とし、正バイアス電界を制御
すれば、放出電子量を制御することができる。
FIG. 2 is a schematic structural view for explaining another embodiment of the ferroelectric cold cathode according to the present invention.
a is a first upper electrode, 30b is a second upper electrode, 40 is an insulating film, W is an electron emission window, and other portions having the same function as in FIG. 1 are denoted by the same reference numerals as in FIG. As shown in FIG. 2, in this embodiment, the upper electrode of the ferroelectric cold cathode shown in FIG. 1 is used as a first upper electrode 30a, and
The insulating film 40 and the second upper electrode 30b are stacked, and an electron emission window W is provided at the same position on the n-type Si region of the lower electrode. Second upper electrode 30
When a positive bias electric field is applied to b, the second upper electrode 30b functions as an electron extraction electrode, and the amount of emitted electrons can be increased. Further, if the electron emission amount is fixed, the driving pulse voltage can be reduced. Furthermore, if the driving pulse voltage is fixed and the positive bias electric field is controlled, the amount of emitted electrons can be controlled.

【0018】尚、この実施形態において、第2の上部電
極30bに正電圧を印加する場合、強誘電体膜10にか
かる実効電圧は印加電圧の1/2以下であることが望ま
しい。また、絶縁膜40としてはSiO2やSiN等の
誘電体膜を利用することができるが、上記誘電体膜は誘
電率が低い(例えばSiO2〜4)ものである。一方、
強誘電体は一般に誘電率が高いため(例えばPZT〜1
000)、上記2層構造で強誘電体膜の実効電圧を1/
2とするためには数nmの厚さが要求される。例えば、
上記SiO2とPZTの組み合わせでは、1μm厚のP
ZT膜に対し必要なSiO2膜厚は4nmとなり、強誘
電体膜上に耐圧、耐リーク性に優れたこのような極薄膜
を形成することは難しい。従って、上記絶縁膜には誘電
率100以上の高誘電体膜、例えばSrTiO3,Ba
SrTiO3等を用いることが望ましい。
In this embodiment, when a positive voltage is applied to the second upper electrode 30b, the effective voltage applied to the ferroelectric film 10 is preferably not more than 1/2 of the applied voltage. In addition, a dielectric film such as SiO 2 or SiN can be used as the insulating film 40, and the dielectric film has a low dielectric constant (for example, SiO 2 to 4). on the other hand,
Ferroelectrics generally have a high dielectric constant (for example, PZT-1
000), and the effective voltage of the ferroelectric film is reduced by 1 /
In order to obtain 2, a thickness of several nm is required. For example,
In the combination of SiO 2 and PZT, a 1 μm thick P
The SiO 2 film thickness required for the ZT film is 4 nm, and it is difficult to form such an ultra-thin film having excellent withstand voltage and leak resistance on the ferroelectric film. Therefore, a high dielectric film having a dielectric constant of 100 or more, for example, SrTiO 3 , Ba
It is desirable to use SrTiO 3 or the like.

【0019】本発明において、強誘電体膜10は具体的
にはPZT,PLZTやSrBi2Ta29,BaTi
3などの複合金属酸化物により構成される。この強誘
電体膜10は、厚みが5μm以下であることが低電圧で
電子放出させるうえで望ましい。また、上部電極30
(30a,30b)はPt,Au,Alにより構成され
る。
In the present invention, the ferroelectric film 10 is specifically made of PZT, PLZT, SrBi 2 Ta 2 O 9 , BaTi
It is composed of a composite metal oxide such as O 3 . It is desirable that the ferroelectric film 10 has a thickness of 5 μm or less in order to emit electrons at a low voltage. Also, the upper electrode 30
(30a, 30b) is composed of Pt, Au, and Al.

【0020】以下に図1ないし図2に示す実施例の構成
方法をより詳細に説明する。まず、図1に示す構成につ
いて説明する。強誘電体膜10の材料としてPZTを用
い、ゾルーゲル法により薄膜を形成した。基板としては
5mΩcmの比抵抗を有するn型Siウエハを使用し、
この基板に100nm厚の熱酸化SiO2を形成してフ
ォトリソグラフィ法により直径2mmのSiO2キャッ
プ層とした後、50nmの熱酸化層を形成し、CMP
(ケミカル メカニカル ポリッシング)法により上記
キャップ層を研磨し、下部電極基板を作製した。この基
板上に、ゾルーゲル法により、スピン塗布(3000r
pm×20秒)、仮焼成(400℃×30分)、本焼成
(650℃×20秒)を繰り返し、約800nmのPZ
T強誘電体膜10を形成した。上部電極30としては、
メタルマスクを用い、下部電極コンタクト部を除く全面
にスパッタ法により50nm厚のPt電極を形成した。
The construction method of the embodiment shown in FIGS. 1 and 2 will be described below in more detail. First, the configuration shown in FIG. 1 will be described. Using PZT as a material of the ferroelectric film 10, a thin film was formed by a sol-gel method. An n-type Si wafer having a specific resistance of 5 mΩcm is used as a substrate,
After forming a thermally oxidized SiO 2 layer having a thickness of 100 nm on this substrate to form a SiO 2 cap layer having a diameter of 2 mm by a photolithography method, a thermally oxidized layer having a thickness of 50 nm is formed.
The cap layer was polished by a (chemical mechanical polishing) method to produce a lower electrode substrate. On this substrate, spin coating (3000 r.
pm × 20 seconds), calcination (400 ° C. × 30 minutes), and main firing (650 ° C. × 20 seconds) are repeated to obtain a PZ of about 800 nm.
A T ferroelectric film 10 was formed. As the upper electrode 30,
Using a metal mask, a Pt electrode having a thickness of 50 nm was formed on the entire surface except for the lower electrode contact portion by a sputtering method.

【0021】このように作製した素子を、真空槽中にセ
ットし10-5Torrまで排気した。その際、コレクタ
ーとしてPt板と蛍光板を用いた。強誘電体冷陰極の駆
動は、上部電極をグランドに接地し、下部電極に図1に
示すごとくに正負から成るパルス電圧を印加して行っ
た。蛍光体発光による発光パターンの評価を行った結
果、n型Si領域以外の輝点は見られず、熱酸化SiO
2領域の電子放出は抑止されていることが確認された。
The device thus fabricated was set in a vacuum chamber and evacuated to 10 -5 Torr. At that time, a Pt plate and a fluorescent plate were used as collectors. The driving of the ferroelectric cold cathode was performed by grounding the upper electrode to the ground and applying a positive / negative pulse voltage to the lower electrode as shown in FIG. As a result of evaluating the light emission pattern by the phosphor emission, no bright spots other than the n-type Si region were observed, and the thermally oxidized SiO
It was confirmed that electron emission in two regions was suppressed.

【0022】次いで、図2に示す構成を得るために、上
記のプロセスにより形成した上部電極を第1の上部電極
30aとし、該第1の電極上に絶縁膜40を介して第2
の上部電極30bを形成した。絶縁膜40としては、S
rTiO3膜を採用し、RFスパッタ法により基板温度
400℃、RFパワー200W、酸素100%、ガス圧
2mTorrの条件で50nmの膜厚で形成した。Sr
TiO3のパターニングは通常のフォトリソグラフィー
とウエットエッチング(エッチング液は塩酸(HCl)
とバッファードフッ酸(BHF)と水の混合液)によ
り、直径2mmの電子放出窓Wを形成した。更に、上記
絶縁膜上にフォトレジストをマスクとしたリフトオフ法
により、Pt(膜厚200nm)をEB蒸着法により成
膜し、電子放出窓Wを有する第2の上部電極を形成し
た。強誘電体冷陰極の駆動は、第1の上部電極30aを
グランドに接地し、下部電極20に図2に示すごとくの
正負から成るパルス電圧を印加して行った。また、その
際に第2の上部電極30bに0から20V正のバイアス
電圧を印加した。
Next, in order to obtain the configuration shown in FIG. 2, the upper electrode formed by the above process is used as a first upper electrode 30a, and a second upper electrode 30a is formed on the first electrode with an insulating film 40 interposed therebetween.
Of the upper electrode 30b was formed. As the insulating film 40, S
An rTiO 3 film was adopted and formed to a thickness of 50 nm by RF sputtering under the conditions of a substrate temperature of 400 ° C., RF power of 200 W, oxygen of 100% and gas pressure of 2 mTorr. Sr
TiO 3 patterning is performed by ordinary photolithography and wet etching (etching solution is hydrochloric acid (HCl)
And a mixed solution of buffered hydrofluoric acid (BHF) and water) to form an electron emission window W having a diameter of 2 mm. Further, Pt (thickness: 200 nm) was formed on the insulating film by a lift-off method using a photoresist as a mask by an EB vapor deposition method to form a second upper electrode having an electron emission window W. The driving of the ferroelectric cold cathode was performed by grounding the first upper electrode 30a to the ground and applying a positive / negative pulse voltage to the lower electrode 20 as shown in FIG. At this time, a positive bias voltage of 0 to 20 V was applied to the second upper electrode 30b.

【0023】図3は、電子放出特性及びバイアス電界に
よる電子放出特性の依存性を測定した結果を示す図であ
る。図3に示すごとくに、バイアス電圧の増加ととも
に、電子放出量が増加していることが判る。また、バイ
アス電圧の増加に伴い、電子放出開始電圧が低下する。
また、以上の結果によれば、駆動電圧を一定とすること
により、バイアス電圧で電子放出量を制御できることが
判る。また、本実施例における下部電極のパターンは直
径2mmの円形に形成されているが、本発明ではこれに
限るものではなく駆動素子を選択するためのストライプ
状電極であってもよい。
FIG. 3 is a diagram showing the results of measurement of the electron emission characteristics and the dependence of the electron emission characteristics on the bias electric field. As shown in FIG. 3, it can be seen that the electron emission amount increases as the bias voltage increases. Further, the electron emission start voltage decreases as the bias voltage increases.
Further, according to the above results, it is understood that the electron emission amount can be controlled by the bias voltage by keeping the driving voltage constant. Further, although the pattern of the lower electrode in this embodiment is formed in a circular shape having a diameter of 2 mm, the present invention is not limited to this, and a stripe-shaped electrode for selecting a driving element may be used.

【0024】[0024]

【発明の効果】【The invention's effect】

請求項1の効果:放出電子量制御に優れた強誘電体冷陰
極が得られ、また、強誘電体を加工することなく平面構
造の強誘電体エミッタを形成することができ、冷陰極作
製プロセスを簡略化することができる。特に、本発明の
強誘電体冷陰極を用いれば、発光部以外の蛍光体への電
子放出に起因して生じる発光による表示品質の低下のな
い平面ディスプレイや転写精度に優れた画像形成装置を
得ることができる。
Advantageous Effects of Invention: A ferroelectric cold cathode excellent in controlling the amount of emitted electrons can be obtained, and a ferroelectric emitter having a planar structure can be formed without processing the ferroelectric, and a cold cathode manufacturing process Can be simplified. In particular, by using the ferroelectric cold cathode of the present invention, it is possible to obtain a flat display and an image forming apparatus excellent in transfer accuracy without deterioration of display quality due to light emission caused by electron emission to a phosphor other than the light emitting portion. be able to.

【0025】請求項2の効果:請求項1の効果に加え
て、放出電子量制御に優れた強誘電体冷陰極を得るため
のより具体的な構成が得られる。すなわち、本発明によ
れば、下部電極は熱酸化SiO2領域が形成されたn型
Si基板で構成され、強誘電体膜及び上部電極は下部電
極コンタクト部を除く全面に形成されてなっているた
め、電子放出は下部電極のn型Si領域上だけに限定さ
れ、熱酸化領域上では強誘電体は分極反転が発生せず、
従って、この領域からの電子放出は起こらない。これに
より、電子放出面積及び電子放出量を制御することがで
きる。また、本構造は熱酸化により下部電極をパターニ
ングしているため、電極及び強誘電体膜に凹凸のない平
面構造であり、上部電極等を加工する方法に比べ製造プ
ロセスの簡略化が可能である。
Effect of Claim 2 In addition to the effect of Claim 1, a more specific structure for obtaining a ferroelectric cold cathode excellent in controlling the amount of emitted electrons can be obtained. That is, according to the present invention, the lower electrode is formed of an n-type Si substrate on which a thermally oxidized SiO 2 region is formed, and the ferroelectric film and the upper electrode are formed on the entire surface except for the lower electrode contact portion. Therefore, electron emission is limited only to the n-type Si region of the lower electrode, and no polarization inversion occurs in the ferroelectric on the thermally oxidized region.
Therefore, electron emission from this region does not occur. Thereby, the electron emission area and the electron emission amount can be controlled. Further, since the lower electrode is patterned by thermal oxidation, the structure is a planar structure having no irregularities in the electrode and the ferroelectric film, and the manufacturing process can be simplified as compared with a method of processing the upper electrode and the like. .

【0026】請求項3の効果:請求項2の効果に加え
て、引き出し電界印加電極(第2の上部電極)を積層す
ることにより、強誘電体からの電子放出パルス電圧を低
減することができ、素子の駆動電圧の低減ができる。ま
た、引き出し電界強度を変化させることにより、同一パ
ルス電圧での電子放出量を制御することができ、高品質
な平面ディスプレイや転写精度に優れた画像形成装置を
得ることができる。
Effect of Claim 3 In addition to the effect of Claim 2, by laminating an extraction electric field application electrode (second upper electrode), it is possible to reduce an electron emission pulse voltage from a ferroelectric. In addition, the driving voltage of the element can be reduced. Further, by changing the extraction electric field intensity, the amount of electron emission at the same pulse voltage can be controlled, and a high-quality flat display and an image forming apparatus excellent in transfer accuracy can be obtained.

【0027】請求項4の効果:請求項3の効果に加え
て、絶縁膜の誘電率を限定することにより、より有効な
絶縁膜の具体的仕様が得られる。
Effect of Claim 4: In addition to the effect of Claim 3, by limiting the dielectric constant of the insulating film, a more effective specific specification of the insulating film can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明による強誘電体冷陰極の一実施例を説
明するための構成概略図である。
FIG. 1 is a schematic configuration diagram illustrating an embodiment of a ferroelectric cold cathode according to the present invention.

【図2】 本発明による強誘電体冷陰極の他の実施例を
説明するための構成概略図である。
FIG. 2 is a schematic configuration diagram for explaining another embodiment of a ferroelectric cold cathode according to the present invention.

【図3】 本発明における電子放出特性及びバイアス電
界依存性を示す図である。
FIG. 3 is a diagram showing electron emission characteristics and bias electric field dependence in the present invention.

【図4】 従来の強誘電体冷陰極の一例を説明するため
の構成概略図である。
FIG. 4 is a schematic configuration diagram illustrating an example of a conventional ferroelectric cold cathode.

【符号の説明】[Explanation of symbols]

1…強誘電体、2…下部電極、3…上部櫛形電極、10
…強誘電体膜、20…下部電極、21…下部電極におけ
るSi領域、22…下部電極における熱酸化SiO2
域、30…上部電極、30a…第1の上部電極、30b
…第2の上部電極、40…絶縁膜、W…電子放出窓。
DESCRIPTION OF SYMBOLS 1 ... Ferroelectric, 2 ... Lower electrode, 3 ... Upper comb-shaped electrode, 10
... ferroelectric film, 20 ... lower electrode, Si regions in 21 ... lower electrode, thermal oxidation SiO 2 regions in 22 ... lower electrode, 30 ... upper electrode, 30a ... first upper electrode, 30b
... second upper electrode, 40 ... insulating film, W ... electron emission window.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 強誘電体が下部電極と上部電極に挟持さ
れた構成を有してなる強誘電体冷陰極において、前記下
部電極は、シリコン基板をパターニングすることにより
シリコンパターン電極を形成してなることを特徴とする
強誘電体冷陰極。
1. A ferroelectric cold cathode having a configuration in which a ferroelectric is sandwiched between a lower electrode and an upper electrode, wherein the lower electrode forms a silicon pattern electrode by patterning a silicon substrate. A ferroelectric cold cathode characterized in that:
【請求項2】 前記シリコン基板をn型シリコン基板と
し、前記シリコンパターン電極は、前記n型シリコン基
板に熱酸化領域を形成することによって前記強誘電体と
の界面側にn型シリコン領域パターンを形成してなるよ
うにするとともに、前記強誘電体及び前記上部電極は前
記下部電極におけるコンタクト部を除く前記下部電極上
の全面領域に形成されてなることを特徴とする請求項1
記載の強誘電体冷陰極。
2. The method according to claim 1, wherein the silicon substrate is an n-type silicon substrate, and the silicon pattern electrode has an n-type silicon region pattern on the interface side with the ferroelectric by forming a thermal oxidation region on the n-type silicon substrate. The ferroelectric material and the upper electrode are formed in an entire area on the lower electrode except for a contact portion of the lower electrode, wherein the ferroelectric substance and the upper electrode are formed.
The described ferroelectric cold cathode.
【請求項3】 前記上部電極を第1の上部電極とし、該
第1の上部電極上に、絶縁膜を介して第2の上部電極が
積層される構成をなすとともに、該積層方向において前
記n型シリコン領域に一致する前記上部電極の領域の少
なくとも一部に、前記第2の上部電極と前記絶縁膜とに
より形成される電子放出窓を設け、前記第2の上部電極
に正の電界を印加することにより電子放出を行わせるこ
とを特徴とする請求項2記載の強誘電体冷陰極。
3. A structure in which the upper electrode is a first upper electrode, a second upper electrode is laminated on the first upper electrode via an insulating film, and the n in the laminating direction. An electron emission window formed by the second upper electrode and the insulating film is provided in at least a part of the region of the upper electrode corresponding to the mold silicon region, and a positive electric field is applied to the second upper electrode. 3. The ferroelectric cold cathode according to claim 2, wherein electron emission is performed by performing the following.
【請求項4】 前記絶縁膜の誘電率が100以上である
ことを特徴とする請求項3記載の強誘電体冷陰極。
4. The ferroelectric cold cathode according to claim 3, wherein the dielectric constant of the insulating film is 100 or more.
JP2757897A 1997-02-12 1997-02-12 Ferroelectric cold cathode Pending JPH10223129A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2757897A JPH10223129A (en) 1997-02-12 1997-02-12 Ferroelectric cold cathode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2757897A JPH10223129A (en) 1997-02-12 1997-02-12 Ferroelectric cold cathode

Publications (1)

Publication Number Publication Date
JPH10223129A true JPH10223129A (en) 1998-08-21

Family

ID=12224870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2757897A Pending JPH10223129A (en) 1997-02-12 1997-02-12 Ferroelectric cold cathode

Country Status (1)

Country Link
JP (1) JPH10223129A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885138B1 (en) 2000-09-20 2005-04-26 Samsung Electronics Co., Ltd. Ferroelectric emitter
US7129642B2 (en) 2002-11-29 2006-10-31 Ngk Insulators, Ltd. Electron emitting method of electron emitter
US7187114B2 (en) 2002-11-29 2007-03-06 Ngk Insulators, Ltd. Electron emitter comprising emitter section made of dielectric material
US7288881B2 (en) 2002-11-29 2007-10-30 Ngk Insulators, Ltd. Electron emitter and light emission element

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885138B1 (en) 2000-09-20 2005-04-26 Samsung Electronics Co., Ltd. Ferroelectric emitter
US7129642B2 (en) 2002-11-29 2006-10-31 Ngk Insulators, Ltd. Electron emitting method of electron emitter
US7187114B2 (en) 2002-11-29 2007-03-06 Ngk Insulators, Ltd. Electron emitter comprising emitter section made of dielectric material
US7288881B2 (en) 2002-11-29 2007-10-30 Ngk Insulators, Ltd. Electron emitter and light emission element

Similar Documents

Publication Publication Date Title
JPH1027539A (en) Ferroelectric cold cathode and its driving method
US5747926A (en) Ferroelectric cold cathode
US5828163A (en) Field emitter device with a current limiter structure
JP3954667B2 (en) Method for manufacturing ferroelectric capacitor
US5394006A (en) Narrow gate opening manufacturing of gated fluid emitters
JP2574500B2 (en) Manufacturing method of planar cold cathode
US6664183B2 (en) Shadow mask a method of forming the shadow mask, and a method of manufacturing a semiconductor device with using the shadow mask
US7307383B2 (en) Electron emitter and method of producing the same
JPH10217458A (en) Piezoelectric element, and actuator and ink jet recording head using the same
US5688158A (en) Planarizing process for field emitter displays and other electron source applications
JPH10223129A (en) Ferroelectric cold cathode
JPH0917335A (en) Preparation of low-voltage driven type field emitter array
JPH08306302A (en) Field emission type electron source and its manufacture
KR100237178B1 (en) Manufacturing method of field emission device
JPH07249368A (en) Field-emission element and its manufacture
JP3230432B2 (en) Field emission device and method of manufacturing the same
JPH0652788A (en) Field emission type electron source device and its manufacture
JP2694889B2 (en) Method of forming self-aligned gate structure and focusing ring
US20050073232A1 (en) Electron emitter
JP3970152B2 (en) Composite substrate, EL panel using the same, and manufacturing method thereof
KR19980034432A (en) Electron-emitting vacuum device using ferroelectric thin film
JP4141591B2 (en) Manufacturing method of display device
JPH02276129A (en) Planar type cold cathode and manufacture thereof
KR100279749B1 (en) Manufacturing method of field emission array superimposed gate and emitter
JPH09223454A (en) Structure of field-effect emission apparatus and manufacture thereof