JPH10209612A - Circuit board and its manufacture - Google Patents

Circuit board and its manufacture

Info

Publication number
JPH10209612A
JPH10209612A JP1105697A JP1105697A JPH10209612A JP H10209612 A JPH10209612 A JP H10209612A JP 1105697 A JP1105697 A JP 1105697A JP 1105697 A JP1105697 A JP 1105697A JP H10209612 A JPH10209612 A JP H10209612A
Authority
JP
Japan
Prior art keywords
circuit board
groove
resist
forming
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1105697A
Other languages
Japanese (ja)
Other versions
JP3650500B2 (en
Inventor
Yutaka Miura
裕 三浦
Hiroaki Satou
広陽 佐藤
Masayoshi Ebe
正義 江部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP01105697A priority Critical patent/JP3650500B2/en
Publication of JPH10209612A publication Critical patent/JPH10209612A/en
Application granted granted Critical
Publication of JP3650500B2 publication Critical patent/JP3650500B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Abstract

PROBLEM TO BE SOLVED: To prevent protecting material such as solder resist, etc., from flowing out to part to be exposed in a circuit board such as electrodes for joining circuit members, etc., by providing grooves for preventing the protecting material from flowing out into the regions of junctions, in the hems of the junctions. SOLUTION: Grooves 22 are formed by etching a conductive layer such as a copper foil, etc., attached to an insulating board, simultaneously by an etching process for forming lands 21 or distributing wires, etc., into a specified pattern. A solder resist 40 is used as a protective material for covering and protecting the insulating board, lands 21, wired parts, etc., and is intended to use for materials having fluidity capable of applying by screen printing. It does not matter if this protecting material is either a thermosetting or thermoplastic material. Consequently, it becomes possible to prevent the protecting material from flowing out onto the surfaces of the lands 21 by the grooves 22, even if the protecting material is fluidized by heating, etc., during a circuit board manufacturing process.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は回路基板およびその
製造方法に関する。
The present invention relates to a circuit board and a method for manufacturing the same.

【0002】[0002]

【従来の技術】図6はBGA(Ball Grid Array)等の半
導体装置で、回路基板の外面にはんだボールあるいはリ
ードピン等の外部接続端子を接合するためのランドを設
けた回路基板の製造方法を示す。このような回路基板の
製造方法では、まず、絶縁基板10の片面全体に導体層
としての銅箔20aを被着した材料基板の銅箔20aの
表面に、レジストを塗布し、露光、現像し、ランドおよ
びランドに接続する配線部分のみレジスト32を残した
レジストパターンを形成する(図6(a))。
2. Description of the Related Art FIG. 6 shows a method of manufacturing a circuit board, such as a BGA (Ball Grid Array), in which lands for bonding external connection terminals such as solder balls or lead pins are provided on the outer surface of the circuit board. . In such a method of manufacturing a circuit board, first, a resist is applied to the surface of the copper foil 20a of the material substrate in which the copper foil 20a as the conductor layer is applied to one entire surface of the insulating substrate 10, and exposure and development are performed. A resist pattern is formed leaving the resist 32 only on the land and the wiring portion connected to the land (FIG. 6A).

【0003】次いで、レジスト32をマスクとして銅箔
20aをエッチングし、ランド21および配線を所定パ
ターンで形成する。図6(b) は銅箔20aをエッチング
してランド21を形成した状態である。次に、レジスト
32を溶解除去し、絶縁基板10上にランド21と所要
の配線のみを残す。樹脂基板を用いた回路基板では最後
に配線パターンの表面に保護膜としてソルダーレジスト
40を塗布する。ソルダーレジスト40は絶縁基板10
の表面と配線の表面を被覆する。ランド21の部分では
ランド21の周側面を被覆し、ランド21の表面を露出
させる。図6(d) はランド21をソルダーレジスト40
で被覆した状態である。
Next, the copper foil 20a is etched using the resist 32 as a mask to form lands 21 and wiring in a predetermined pattern. FIG. 6B shows a state where the lands 21 are formed by etching the copper foil 20a. Next, the resist 32 is dissolved and removed, leaving only the lands 21 and required wiring on the insulating substrate 10. In the case of a circuit board using a resin substrate, finally, a solder resist 40 is applied as a protective film on the surface of the wiring pattern. Solder resist 40 is used for insulating substrate 10
And the wiring surface. The land 21 covers the peripheral side surface of the land 21 and exposes the surface of the land 21. FIG. 6 (d) shows the land 21 with the solder resist 40.
In a state covered with.

【0004】[0004]

【発明が解決しようとする課題】上記の回路基板の製造
方法でソルダーレジスト40を塗布する場合、通常はス
クリーン版を用いた印刷法による。この方法では、基板
上でソルダーレジスト40を塗布しない部分について
は、スクリーン版でマスクしソルダーレジスト40が付
着しないようにする。しかしながら、この方法の場合は
ソルダーレジスト40を塗布した際に、マスクの周辺か
らソルダーレジスト40が流れ出て、ランド21等の回
路基板12で露出させるべき部位にソルダーレジスト4
0がはみ出てしまうことがあり、正規の露出面積が確保
できない場合があった。図6(d) はランド21の周縁か
ら中央側にソルダーレジスト40が流れ出た様子を示
す。
When the solder resist 40 is applied by the above-mentioned method for manufacturing a circuit board, a printing method using a screen plate is usually used. In this method, a portion of the substrate on which the solder resist 40 is not applied is masked with a screen plate so that the solder resist 40 does not adhere. However, in the case of this method, when the solder resist 40 is applied, the solder resist 40 flows out from the periphery of the mask, and the solder resist 4 is applied to a portion to be exposed on the circuit board 12 such as the land 21.
In some cases, 0 may protrude, and a proper exposed area may not be secured. FIG. 6D shows a state in which the solder resist 40 has flowed from the periphery of the land 21 to the center.

【0005】回路基板12では上記のランド21の他、
チップコンデンサ等の回路部品を搭載するための電極部
についてもソルダーレジスト40で被覆されないように
する必要がある。このように回路基板12で露出させる
べき部位がソルダーレジスト40等の保護材によって被
覆されると外部接続端子を確実に接合することができな
くなり、回路基板としての信頼性が阻害されるという問
題点がある。
On the circuit board 12, in addition to the lands 21,
It is necessary to prevent the electrodes for mounting the circuit components such as the chip capacitors from being covered with the solder resist 40. When the portion to be exposed on the circuit board 12 is covered with a protective material such as the solder resist 40, the external connection terminals cannot be securely joined, and the reliability of the circuit board is impaired. There is.

【0006】本発明は回路基板を作製する際におけるこ
れらの問題点を解消すべくなされたものであり、その目
的とするところは、ソルダーレジスト等の保護材が外部
接続端子を接合するランドあるいは回路部品を接合する
電極部等の回路基板で露出されるべき部分に流れ出たり
はみ出たりすることを防止し、信頼性の高い回路基板と
して提供できかつ製造も容易な回路基板とその製造方法
を提供するにある。
SUMMARY OF THE INVENTION The present invention has been made to solve these problems in manufacturing a circuit board, and an object of the present invention is to provide a land or circuit for connecting a protective material such as a solder resist to an external connection terminal. Provided is a circuit board which can be provided as a highly reliable circuit board and can be easily manufactured, and which can be provided as a highly reliable circuit board and a method for manufacturing the same, which prevents the semiconductor device from flowing or protruding into a portion to be exposed on a circuit board such as an electrode portion for joining components. It is in.

【0007】[0007]

【課題を解決するための手段】本発明は、上記目的を達
成するために次の構成を備える。すなわち、絶縁基板の
表面に形成された導体パターンの外部接続端子などが接
合される接合部を露出させて、保護材により前記基板表
面が被覆されて成る回路基板において、前記接合部の縁
部に、該接合部の領域内への前記保護材の流れ出しを防
止する溝が設けられたことを特徴とする。
The present invention has the following arrangement to achieve the above object. That is, in a circuit board in which the surface of the substrate is covered with a protective material by exposing a joint portion to which an external connection terminal or the like of a conductor pattern formed on the surface of the insulating substrate is joined, an edge of the joint portion is formed. And a groove for preventing the protection material from flowing into the region of the joint.

【0008】また、前記溝は前記接合部の周縁形状にな
らって、連続して一周する形状に形成されたことを特徴
とする。これにより接合部の内側領域を確実に露出面と
して確保することができる。また、前記溝と前記接合部
の外周縁との間に、前記溝内に流入した前記保護材を外
方に排出するバイパス路が設けられたことを特徴とす
る。これにより、溝に過分に保護材が流入した場合に保
護材がパイパス路から外方に排出され、接合部の表面に
保護材が付着しないようにすることができる。
[0008] Further, the groove is formed in a shape of continuously making a round following the peripheral shape of the joining portion. Thus, the inner region of the joint can be reliably secured as an exposed surface. Further, a bypass path is provided between the groove and an outer peripheral edge of the joint portion for discharging the protection material flowing into the groove to the outside. Thereby, when the protection material flows into the groove excessively, the protection material is discharged to the outside from the bypass path, so that the protection material does not adhere to the surface of the joint.

【0009】また、前記溝がエッチングにより形成され
たものであることを特徴とする。エッチングによって溝
を形成することにより、容易に回路基板を製造すること
ができる。また、前記保護材にソルダーレジストを使用
することにより、容易にかつ確実に信頼性の高い回路基
板として得ることができる。
[0009] The present invention is characterized in that the groove is formed by etching. By forming grooves by etching, a circuit board can be easily manufactured. Further, by using a solder resist as the protective material, a highly reliable circuit board can be easily and reliably obtained.

【0010】また、回路基板の製造方法として、絶縁基
板上に形成された導体層の表面にレジストを塗布する工
程と、前記レジストを露光、現像して、外部接続端子な
どが接合される接合部を有する導体パターンを前記絶縁
基板上に形成するためのマスクパターンを形成すると共
に、前記接合部の縁部に沿って溝を形成するための導体
層の露出部を形成するパターニング工程と、該パターニ
ング工程により形成されたレジストをマスクとして前記
導体層をエッチングし、前記導体パターンを形成すると
ともに、前記接合部の表面に前記溝を形成するエッチン
グ工程と、前記レジストを除去する工程と、前記接合部
を露出させてソルダーレジスト等の保護材を前記絶縁基
板上に塗布する工程とを有することを特徴とする。ま
た、前記溝に対応するレジストを狭幅のスリット状にパ
ターニングして前記露出部を形成し、前記導体パターン
を形成するエッチング速度よりも前記溝部分を形成する
エッチング速度を遅く設定したことを特徴とする。
[0010] Further, as a method of manufacturing a circuit board, a step of applying a resist to a surface of a conductor layer formed on an insulating substrate, a step of exposing and developing the resist to join external connection terminals and the like. Forming a mask pattern for forming a conductor pattern having a pattern on the insulating substrate, and forming an exposed portion of the conductor layer for forming a groove along an edge of the joint portion; Etching the conductor layer using the resist formed in the step as a mask to form the conductor pattern and forming the groove in the surface of the joint; removing the resist; and And exposing a protective material such as a solder resist on the insulating substrate. Further, the resist corresponding to the groove is patterned into a narrow slit shape to form the exposed portion, and the etching speed for forming the groove portion is set to be lower than the etching speed for forming the conductor pattern. And

【0011】[0011]

【発明の実施の形態】以下、本発明の好適な実施形態に
ついて添付図面と共に詳細に説明する。図1は本発明に
係る回路基板12の一実施形態を示す説明図である。図
は回路基板12で外部接続端子を接合する接合部として
のランド21を形成した面を示す。ランド21は所定配
列で多数個形成されており、各々のランド21は絶縁基
板10の表面に形成される導体パターンの一部を構成
し、回路基板12に搭載される半導体チップと電気的に
接続されている。回路基板12でランド21を形成した
面はランド21部分を除き、保護材のソルダーレジスト
40によって被覆されている。14は半導体チップを搭
載する収納凹部である。
Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings. FIG. 1 is an explanatory diagram showing one embodiment of a circuit board 12 according to the present invention. The figure shows the surface of the circuit board 12 on which the lands 21 are formed as joints for joining the external connection terminals. A large number of lands 21 are formed in a predetermined arrangement. Each land 21 forms a part of a conductor pattern formed on the surface of the insulating substrate 10 and is electrically connected to a semiconductor chip mounted on the circuit board 12. Have been. The surface of the circuit board 12 on which the lands 21 are formed is covered with a solder resist 40 as a protective material except for the lands 21. Reference numeral 14 denotes a storage recess for mounting a semiconductor chip.

【0012】図2は上記回路基板12でランド21部分
を拡大して示す断面図である。10は絶縁基板であり、
40は絶縁基板10および配線部分を被覆して保護する
ソルダーレジストである。ソルダーレジスト40は従来
の回路基板と同様にランド21の周側面を被覆するよう
に設けられる。本実施形態の回路基板12で特徴とする
構成は、図2に示すようにランド21の縁部に沿ってラ
ンド21の表面に溝22を形成したことにある。溝22
はソルダーレジスト40を塗布した際にソルダーレジス
ト40の流れ出しを防止するダムとして作用し、ソルダ
ーレジスト40がランド21の領域内に流出することを
阻止する。これによって、ランド21の表面で所要の接
合面積を確保することができる。
FIG. 2 is an enlarged sectional view showing a land 21 on the circuit board 12. As shown in FIG. 10 is an insulating substrate,
A solder resist 40 covers and protects the insulating substrate 10 and wiring portions. The solder resist 40 is provided so as to cover the peripheral side surface of the land 21 similarly to the conventional circuit board. A feature of the circuit board 12 of the present embodiment is that a groove 22 is formed on the surface of the land 21 along the edge of the land 21 as shown in FIG. Groove 22
Acts as a dam for preventing the solder resist 40 from flowing out when the solder resist 40 is applied, and prevents the solder resist 40 from flowing out into the area of the land 21. Thus, a required bonding area can be secured on the surface of the land 21.

【0013】図1に示す回路基板は溝22を設けたラン
ド21の構成としたものであり、上記のように溝22を
設けたことにより、ランド21の表面へソルダーレジス
ト40が流れ出すことを防止し、はんだボールあるいは
リードピン等の外部接続端子を接合するために必要とす
る所要の接合面積を確実に確保したものである。
The circuit board shown in FIG. 1 has a land 21 provided with a groove 22. By providing the groove 22 as described above, the solder resist 40 is prevented from flowing to the surface of the land 21. In addition, a required bonding area required for bonding external connection terminals such as solder balls or lead pins is ensured.

【0014】溝22は絶縁基板10に被着形成した銅箔
20a等の導体層20をエッチングしてランド21ある
いは配線等を所定パターンに形成するエッチング工程で
同時に形成することができ、溝22を形成するための別
工程を必要とせず、回路基板の製造効率を低下させるこ
とがないという利点もある。
The groove 22 can be formed simultaneously in an etching step of etching a conductor layer 20 such as a copper foil 20a formed on the insulating substrate 10 to form a land 21 or a wiring in a predetermined pattern. There is also an advantage that a separate step for forming is not required and the manufacturing efficiency of the circuit board is not reduced.

【0015】なお、ソルダーレジスト40は絶縁基板1
0、ランド21、配線部分等を被覆して保護する保護材
として使用するものであり、本発明での保護材はスクリ
ーン印刷法によって塗布可能な、流動性を有する材料を
対象としている。この保護材は熱硬化性あるいは熱可塑
性のどちらの材料であってもよく、回路基板の製造工程
中で加熱等により保護材が流動化しても前記溝22によ
ってランド21の表面での流出を防止することができ
る。
Incidentally, the solder resist 40 is formed on the insulating substrate 1.
The protective material according to the present invention is a fluid material that can be applied by a screen printing method. This protective material may be either a thermosetting material or a thermoplastic material. Even if the protective material is fluidized by heating or the like during the manufacturing process of the circuit board, the groove 22 prevents outflow on the surface of the land 21. can do.

【0016】もちろん、上記のように溝22を形成して
ソルダーレジスト40等の保護材の流出を防止する方法
はランド21を形成した部位に限らず、ソルダーレジス
ト40等の保護材を塗布した際に被覆されないようにす
る部位については同様に適用することができる。たとえ
ば、回路部品を接合する電極部については電極部の縁部
に溝22を形成することにより、保護材を塗布した際に
電極部の表面に余分に保護材を被着させず、所要の接合
面積を確保することができる。
Of course, as described above, the method of forming the groove 22 to prevent the protective material such as the solder resist 40 from flowing out is not limited to the portion where the land 21 is formed. The same can be applied to a portion that is not to be covered. For example, a groove 22 is formed at the edge of the electrode portion for joining the circuit components, so that when the protective material is applied, no extra protective material is applied to the surface of the electrode portion. The area can be secured.

【0017】なお、図1、2で示す回路基板12は絶縁
基板10の材質、形状等がとくに限定されるものではな
く、FPC(Flexible Printed Circuit) 、TAB等の
シート状のもの、PCB(Printed Circuit Board) 、セ
ラミック基板等の板体状のものが対象となる。また、ラ
ンド21等を形成する導体層20としてはめっき等によ
って形成した金属箔、たとえば銅箔が好適に使用でき
る。
The material and shape of the circuit board 12 shown in FIGS. 1 and 2 are not particularly limited. The circuit board 12 may be a sheet-like material such as FPC (Flexible Printed Circuit), TAB, or PCB (Printed Circuit). Circuit boards), plate-like ones such as ceramic substrates are the targets. As the conductor layer 20 forming the lands 21 and the like, a metal foil formed by plating or the like, for example, a copper foil can be suitably used.

【0018】[0018]

【実施例】次に、図3に従って回路基板の製造方法の実
施例について説明する。図3(a〜d)は本発明の製造
方法を工程順に説明する断面図である。同図は外部接続
端子を接合するランド21部分の形成方法を示す。図3
(a) は導体層20として銅箔20aを被着形成した絶縁
基板10について、銅箔20aの表面にレジスト32を
塗布し、所定パターンで露光、現像して銅箔20aの表
面にレジスト32をパターニングした状態を示す。
Next, an embodiment of a method of manufacturing a circuit board will be described with reference to FIG. 3A to 3D are cross-sectional views illustrating the manufacturing method of the present invention in the order of steps. FIG. 4 shows a method of forming a land 21 for joining external connection terminals. FIG.
(a) is a method of applying a resist 32 on the surface of the copper foil 20a, exposing and developing the resist 32 on the surface of the copper foil 20a, and applying the resist 32 on the surface of the copper foil 20a. This shows a state after patterning.

【0019】なお、レジスト32を所定パターンで露
光、現像する場合は、上記のランド21の他、電気的な
配線部分および回路部品を接合するための電極部等につ
いてもパターニングする。上記のランド21を形成する
部位については、図3(a) に示すように、ランド21の
縁部に沿って溝22を形成する部位のレジスト32を除
去し、細幅の隙間部分34を形成する。この隙間部分3
4は溝22の幅および形状にしたがって形成する部分
で、ランド21については平面形状でリング状に形成す
る。隙間部分34では銅箔20aの表面が露出するよう
に設ける。
In the case where the resist 32 is exposed and developed in a predetermined pattern, patterning is performed not only on the lands 21 but also on electric wiring portions and electrode portions for joining circuit components. As shown in FIG. 3 (a), the portion where the land 21 is to be formed is formed by removing the resist 32 at the portion where the groove 22 is formed along the edge of the land 21 to form a narrow gap portion 34. I do. This gap 3
Reference numeral 4 denotes a portion formed according to the width and shape of the groove 22. The land 21 is formed in a ring shape in a planar shape. The gap 34 is provided so that the surface of the copper foil 20a is exposed.

【0020】レジスト32を所定形状にパターニングす
る方法は、レジスト32を所定パターンで露光し、現像
によりレジスト32を溶解除去する方法による。ネガテ
ィブタイプのレジスト32を使用した場合は、銅箔20
a上でレジスト32を残す部分にのみ露光し、現像して
露光した部分以外を溶解除去すればよい。ポジティブタ
イプのレジスト32を使用する場合は、銅箔上20aで
溶解除去する部位にのみ露光し、現像して露光部分を溶
解除去する。
The method of patterning the resist 32 into a predetermined shape is by exposing the resist 32 to a predetermined pattern and dissolving and removing the resist 32 by development. When the negative type resist 32 is used, the copper foil 20
It is sufficient to expose only the portion where the resist 32 is left on a, and dissolve and remove the portion other than the exposed portion by developing. When the positive type resist 32 is used, only the portion to be dissolved and removed on the copper foil 20a is exposed and developed to dissolve and remove the exposed portion.

【0021】図3(a) に示すようにレジスト32を所定
パターンに形成した後、レジスト32をマスクパターン
として銅箔20aをエッチングする。図3(b) は銅箔2
0aをエッチングした状態を示す。レジスト32に設け
た隙間部分34は細幅のスリット状に形成されているか
ら、レジスト32をマスクとして銅箔20aをエッチン
グした場合は、隙間部分34でエッチング液が流通しに
くくなり、ランド21をパターニングするエッチング速
度にくらべて隙間部分34のエッチング速度が遅くな
る。この結果、ランド21の外側部分の銅箔20aがエ
ッチングによって除去された際でも隙間部分34では銅
箔20aの厚さ分までエッチングが進行せず、凹部状に
なって溝22として形成される。この溝22は、隙間部
分34の幅、深さ、エッチング時間を適宜設定すること
で所要の深さに形成することができる。
After the resist 32 is formed in a predetermined pattern as shown in FIG. 3A, the copper foil 20a is etched using the resist 32 as a mask pattern. Fig. 3 (b) shows the copper foil 2
0a is etched. Since the gap portion 34 provided in the resist 32 is formed in a narrow slit shape, when the copper foil 20a is etched using the resist 32 as a mask, it becomes difficult for the etchant to flow in the gap portion 34 and the land 21 is formed. The etching speed of the gap portion 34 becomes slower than the etching speed for patterning. As a result, even when the copper foil 20a on the outer portion of the land 21 is removed by etching, the etching does not proceed to the thickness of the copper foil 20a in the gap portion 34, and the recess 22 is formed as the groove 22. The groove 22 can be formed to a required depth by appropriately setting the width, depth, and etching time of the gap portion 34.

【0022】図3(b) はランド21の外形が形成され、
ランド21の上面に溝22が形成された状態である。次
に、レジスト32を溶解除去し、縁部に溝22が形成さ
れたランド21が得られる(図3(c))。図4は基板上に
形成したランド21と配線部23から成る配線パターン
の形成例を示す。ランド21は外形が円形で、溝22は
ランド21の外形にならってリング状に形成されてい
る。配線部23はランド21と電気的に接続する配線
で、この実施例では配線部23の端部で基板に設けたス
ルーホール50と電気的に接続するように形成されてい
る。
FIG. 3B shows the outline of the land 21 formed.
The groove 22 is formed on the upper surface of the land 21. Next, the resist 32 is dissolved and removed, and the land 21 having the groove 22 formed on the edge is obtained (FIG. 3C). FIG. 4 shows an example of forming a wiring pattern including a land 21 and a wiring portion 23 formed on a substrate. The land 21 has a circular outer shape, and the groove 22 is formed in a ring shape following the outer shape of the land 21. The wiring part 23 is a wiring electrically connected to the land 21. In this embodiment, the wiring part 23 is formed so as to be electrically connected to a through hole 50 provided in the substrate at the end of the wiring part 23.

【0023】ランド21および配線部23等の導体パタ
ーンを形成した後、ランド21の縁部および配線部23
の表面全体に保護材としてソルダーレジスト40を塗布
し、ランド21を露出させる。図3(d) はソルダーレジ
スト40を塗布した状態である。前述したように、ソル
ダーレジスト40は印刷法によりランド21の表面には
付着しないように塗布するが、本実施例ではランド21
の縁部に溝22を設けたことにより、溝22部分でソル
ダーレジスト40が流れ止めされ、ランド21の表面に
ソルダーレジスト40を付着させずに塗布することがで
きる。
After the conductor patterns such as the lands 21 and the wiring portions 23 are formed, the edges of the lands 21 and the wiring portions 23 are formed.
A solder resist 40 is applied as a protective material on the entire surface of the substrate to expose the lands. FIG. 3D shows a state where the solder resist 40 is applied. As described above, the solder resist 40 is applied so as not to adhere to the surface of the land 21 by a printing method.
By providing the groove 22 at the edge of the groove 22, the solder resist 40 is prevented from flowing at the groove 22 portion, and the solder resist 40 can be applied to the surface of the land 21 without adhering.

【0024】上記実施例の溝22はランド21の形状に
ならって溝22を一周した形状に形成したが、溝22の
形状はこのようなリング状に形成するものに限定される
ものではない。図5はランド21に形成する溝22の他
の形成例である。この実施例では溝22とランド21の
外縁との間にバイパス路25を設けたことを特徴とす
る。バイパス路25は溝22に流入したソルダーレジス
ト40等の保護材を外部に排出する作用を有し、局部的
に保護材が厚く塗布されたような場合にその保護材を排
出してランド21の内側に保護材が流入しないようにす
る。これにより、絶縁材が溝22を越えてランド21内
へ流入することを好適に阻止できる。
In the above embodiment, the groove 22 is formed to have a shape surrounding the land 22 in one round of the groove 22, but the shape of the groove 22 is not limited to such a ring. FIG. 5 shows another example of forming the groove 22 formed in the land 21. This embodiment is characterized in that a bypass path 25 is provided between the groove 22 and the outer edge of the land 21. The bypass passage 25 has a function of discharging the protective material such as the solder resist 40 flowing into the groove 22 to the outside. When the protective material is locally thickly applied, the protective material is discharged to remove the land 21. Ensure that no protective material flows inside. Thereby, it is possible to preferably prevent the insulating material from flowing into the land 21 beyond the groove 22.

【0025】また、溝22を一周した形状に形成するか
わりにランド21とこれに接続する配線部23との連結
部分については溝22を形成せず、平坦部26のままと
して溝22を閉ループに形成しないことも有効である。
これは溝22をランド21を一周する形状とした場合、
溝22を深く形成した場合にランド21と配線部23と
の間の電気的接続が不確実になる場合があるからであ
る。この場合に溝22を途中で遮る平坦部26を設けれ
ば、電気的接続が確実にできるという利点がある。図5
では平坦部26を一つ設けた例を示すが、溝22が複数
個所で分割されるように平坦部26を複数個所で設ける
ようにしてもよい。ただし、平坦部26の間隔が広くな
ると保護材がランド21の内側へ流出する可能性が高ま
るから、平坦部26は極力狭く形成するのがよい。な
お、以上の実施例では絶縁基板10が単層の場合につい
て説明したが、本発明は多層の回路基板の場合にも同様
に適用することができる。
Also, instead of forming the groove 22 in a round shape, the groove 22 is not formed at the connecting portion between the land 21 and the wiring portion 23 connected thereto, and the groove 22 is formed as a closed loop while the flat portion 26 remains. It is also effective not to form them.
This is because when the groove 22 is shaped to go around the land 21,
This is because if the groove 22 is formed deeply, the electrical connection between the land 21 and the wiring portion 23 may become uncertain. In this case, if a flat portion 26 that interrupts the groove 22 is provided, there is an advantage that electrical connection can be reliably performed. FIG.
Although an example in which one flat portion 26 is provided is shown, the flat portion 26 may be provided at a plurality of locations so that the groove 22 is divided at a plurality of locations. However, if the interval between the flat portions 26 is increased, the possibility that the protective material flows out into the lands 21 is increased. Therefore, the flat portions 26 are preferably formed as narrow as possible. In the above embodiment, the case where the insulating substrate 10 has a single layer has been described, but the present invention can be similarly applied to the case of a multilayer circuit substrate.

【0026】[0026]

【発明の効果】本発明に係る回路基板によれば、上述し
たように、基板表面にソルダーレジスト等の保護材を塗
布した際に、外部接続端子等を接合するランド等の接合
部の表面に保護材が付着せず、確実に接合部の接合面積
を確保することができることから、きわめて信頼性の高
い回路基板として提供することができる。また、本発明
に係る回路基板の製造方法によれば、保護材を余分に付
着させずに、信頼性の高い回路基板として容易に得るこ
とができる等の著効を奏する。
According to the circuit board of the present invention, as described above, when a protective material such as a solder resist is applied to the surface of the board, the surface of the joint such as a land for joining the external connection terminals and the like is formed. Since the protective material does not adhere and the bonding area of the bonding portion can be reliably ensured, it is possible to provide a highly reliable circuit board. Further, according to the method of manufacturing a circuit board according to the present invention, a remarkable effect is obtained such that a highly reliable circuit board can be easily obtained without excessively attaching a protective material.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る回路基板のランド形成面を示す説
明図である。
FIG. 1 is an explanatory view showing a land formation surface of a circuit board according to the present invention.

【図2】本発明に係る回路基板のランド部分を拡大して
示す断面図である。
FIG. 2 is an enlarged sectional view showing a land portion of the circuit board according to the present invention.

【図3】本発明に係る回路基板の製造方法を説明する断
面図である。
FIG. 3 is a cross-sectional view illustrating a method for manufacturing a circuit board according to the present invention.

【図4】本発明に係る回路基板のランド形成例を示す平
面図である。
FIG. 4 is a plan view showing a land formation example of a circuit board according to the present invention.

【図5】本発明に係る回路基板のランドの他の形成例を
示す平面図である。
FIG. 5 is a plan view showing another example of forming a land on the circuit board according to the present invention.

【図6】回路基板の従来の製造方法を示す断面図であ
る。
FIG. 6 is a cross-sectional view showing a conventional method for manufacturing a circuit board.

【符号の説明】[Explanation of symbols]

10 絶縁基板 12 回路基板 20 導体層 20a 銅箔 21 ランド 22 溝 23 配線部 25 バイパス路 26 平坦部 32 レジスト 34 隙間部分 40 ソルダーレジスト 50 スルーホール DESCRIPTION OF SYMBOLS 10 Insulating board 12 Circuit board 20 Conductive layer 20a Copper foil 21 Land 22 Groove 23 Wiring part 25 Bypass path 26 Flat part 32 Resist 34 Gap part 40 Solder resist 50 Through hole

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板の表面に形成された導体パター
ンの外部接続端子などが接合される接合部を露出させ
て、保護材により前記基板表面が被覆されて成る回路基
板において、 前記接合部の縁部に、該接合部の領域内への前記保護材
の流れ出しを防止する溝が設けられたことを特徴とする
回路基板。
1. A circuit board in which a bonding portion to which an external connection terminal of a conductor pattern formed on a surface of an insulating substrate is bonded and the surface of the substrate is covered with a protective material is provided. A circuit board, wherein a groove is provided in an edge portion to prevent the protection material from flowing into a region of the joint.
【請求項2】 前記溝は前記接合部の周縁形状にならっ
て、連続して一周する形状に形成されたことを特徴とす
る請求項1記載の回路基板。
2. The circuit board according to claim 1, wherein the groove is formed in a shape that follows the peripheral shape of the joining portion and makes a continuous circuit.
【請求項3】 前記溝と前記接合部の外周縁との間に、
前記溝内に流入した前記保護材を外方に排出するバイパ
ス路が設けられたことを特徴とする請求項1または2記
載の回路基板。
3. Between the groove and the outer peripheral edge of the joint,
The circuit board according to claim 1, wherein a bypass path is provided for discharging the protection material flowing into the groove to the outside.
【請求項4】 前記溝がエッチングにより形成されたも
のであることを特徴とする請求項1、2または3記載の
回路基板。
4. The circuit board according to claim 1, wherein said groove is formed by etching.
【請求項5】 前記保護材がソルダーレジストであるこ
とを特徴とする請求項1、2、3または4記載の回路基
板。
5. The circuit board according to claim 1, wherein the protective material is a solder resist.
【請求項6】 絶縁基板上に形成された導体層の表面に
レジストを塗布する工程と、 前記レジストを露光、現像して、外部接続端子などが接
合される接合部を有する導体パターンを前記絶縁基板上
に形成するためのマスクパターンを形成すると共に、前
記接合部の縁部に沿って溝を形成するための導体層の露
出部を形成するパターニング工程と、 該パターニング工程により形成されたレジストをマスク
として前記導体層をエッチングし、前記導体パターンを
形成するとともに、前記接合部の表面に前記溝を形成す
るエッチング工程と、 前記レジストを除去する工程と、 前記接合部を露出させてソルダーレジスト等の保護材を
前記絶縁基板上に塗布する工程とを有することを特徴と
する回路基板の製造方法。
6. A step of applying a resist on a surface of a conductor layer formed on an insulating substrate, exposing and developing the resist to insulate a conductor pattern having a joint portion to which an external connection terminal or the like is joined. A patterning step of forming a mask pattern for forming on the substrate, and forming an exposed portion of the conductor layer for forming a groove along an edge of the bonding portion; and a resist formed by the patterning step. Etching the conductor layer as a mask to form the conductor pattern and forming the groove in the surface of the joint; removing the resist; exposing the joint and soldering the resist, etc. Applying the protective material to the insulating substrate.
【請求項7】 前記溝に対応するレジストを狭幅のスリ
ット状にパターニングして前記露出部を形成し、前記導
体パターンを形成するエッチング速度よりも前記溝部分
を形成するエッチング速度を遅く設定したことを特徴と
する請求項6記載の回路基板の製造方法。
7. The resist corresponding to the groove is patterned into a narrow slit shape to form the exposed portion, and an etching speed for forming the groove portion is set to be lower than an etching speed for forming the conductor pattern. 7. The method for manufacturing a circuit board according to claim 6, wherein:
JP01105697A 1997-01-24 1997-01-24 Circuit board and manufacturing method thereof Expired - Fee Related JP3650500B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01105697A JP3650500B2 (en) 1997-01-24 1997-01-24 Circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01105697A JP3650500B2 (en) 1997-01-24 1997-01-24 Circuit board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH10209612A true JPH10209612A (en) 1998-08-07
JP3650500B2 JP3650500B2 (en) 2005-05-18

Family

ID=11767372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01105697A Expired - Fee Related JP3650500B2 (en) 1997-01-24 1997-01-24 Circuit board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3650500B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1691589A1 (en) * 2005-02-09 2006-08-16 Nitto Denko Corporation Wired circuit board and producing method thereof
JP2007103587A (en) * 2005-10-03 2007-04-19 Nitto Denko Corp Wiring circuit board and method of manufacturing same
JP2010129873A (en) * 2008-11-28 2010-06-10 Brother Ind Ltd Method of connecting wiring member, method of manufacturing the same, and wiring member
WO2012132880A1 (en) * 2011-03-25 2012-10-04 株式会社村田製作所 Multilayer ceramic substrate
CN105208768A (en) * 2015-09-30 2015-12-30 大连吉星电子有限公司 Aluminum-attached FPC base material product for LED illumination and etching process thereof
JP2016080718A (en) * 2014-10-09 2016-05-16 リコーイメージング株式会社 Method for manufacturing optical member
JP2017069344A (en) * 2015-09-29 2017-04-06 日本シイエムケイ株式会社 Printed wiring board and manufacturing method of the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1691589A1 (en) * 2005-02-09 2006-08-16 Nitto Denko Corporation Wired circuit board and producing method thereof
US7371971B2 (en) 2005-02-09 2008-05-13 Nitto Denko Corporation Wired circuit board and producing method thereof
US7629540B2 (en) 2005-02-09 2009-12-08 Nitto Denko Corporation Wired circuit board and production method thereof
US7971353B2 (en) 2005-02-09 2011-07-05 Nitto Denko Corporation Production method of a wired circuit board
JP2007103587A (en) * 2005-10-03 2007-04-19 Nitto Denko Corp Wiring circuit board and method of manufacturing same
JP2010129873A (en) * 2008-11-28 2010-06-10 Brother Ind Ltd Method of connecting wiring member, method of manufacturing the same, and wiring member
WO2012132880A1 (en) * 2011-03-25 2012-10-04 株式会社村田製作所 Multilayer ceramic substrate
CN103460818A (en) * 2011-03-25 2013-12-18 株式会社村田制作所 Multilayer ceramic substrate
JPWO2012132880A1 (en) * 2011-03-25 2014-07-28 株式会社村田製作所 Ceramic multilayer substrate
JP5590223B2 (en) * 2011-03-25 2014-09-17 株式会社村田製作所 Ceramic multilayer substrate
US9681534B2 (en) 2011-03-25 2017-06-13 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
JP2016080718A (en) * 2014-10-09 2016-05-16 リコーイメージング株式会社 Method for manufacturing optical member
JP2017069344A (en) * 2015-09-29 2017-04-06 日本シイエムケイ株式会社 Printed wiring board and manufacturing method of the same
CN105208768A (en) * 2015-09-30 2015-12-30 大连吉星电子有限公司 Aluminum-attached FPC base material product for LED illumination and etching process thereof
CN105208768B (en) * 2015-09-30 2018-03-23 大连吉星电子有限公司 Attached aluminium FPC substrate products and its etch process for LED illumination

Also Published As

Publication number Publication date
JP3650500B2 (en) 2005-05-18

Similar Documents

Publication Publication Date Title
JP2753746B2 (en) Flexible circuit board for mounting IC and method of manufacturing the same
JP3990962B2 (en) Wiring board manufacturing method
JP3666955B2 (en) Method for manufacturing flexible circuit board
KR100389314B1 (en) Making method of PCB
JP3606769B2 (en) Semiconductor device
EP1951012B1 (en) Method of manufacturing a wiring board including electroplating
JP3210881B2 (en) BGA package board
JP3650500B2 (en) Circuit board and manufacturing method thereof
KR20050061343A (en) Wiring circuit board
KR20010033602A (en) Semiconductor device and method of production thereof and semiconductor mounting structure and method
KR100300624B1 (en) Substrate for mounting electronic part and process for manufacturing the same
JPH1140940A (en) Structure and method for soldering ball grid array semiconductor package
JP2004221404A (en) Wiring board, its manufacturing method, semiconductor device, electronic module and electronic apparatus
JPH10335795A (en) Printed board
JP2000114412A (en) Manufacture of circuit board
JP2003258147A (en) Wiring board and its manufacturing method, and electronic component, and electronic apparatus
JP3224056B2 (en) Flexible circuit board with bumps and method of manufacturing the same
JP3910937B2 (en) Semiconductor device
KR100763963B1 (en) TBGA Semiconductor Package and the fabrication method thereof
JP2849870B2 (en) Method of forming bump on electronic component mounting substrate
JPH0795556B2 (en) Tape carrier manufacturing method
JP3812006B2 (en) Manufacturing method of multilayer printed wiring board
JP3687669B2 (en) Film carrier tape for electronic component mounting and screen mask for solder resist coating
JPH0590764A (en) Manufacture of electronic component mounting board
CN112638054A (en) Manufacturing method of circuit board

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20040824

Free format text: JAPANESE INTERMEDIATE CODE: A131

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20050215

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050218

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees