JPH10187083A - 表示パネル、表示制御装置および表示方法 - Google Patents

Abstract

(57)【要約】 【課題】 所定のサブピクセルによって入力画像の１画
素を構成し、複数の表示解像度に対応させた表示パネ
ル、表示制御装置および表示方法を提供する。 【解決手段】 入力画像の１画素を所定のサブピクセル
で構成し、その入力画像の複数の表示解像度を所定の整
数比で表わせるように、所定のサブピクセルが水平およ
び垂直方向に所定の比率で配置され、特に入力画像の表
示解像度が高解像度（１２８０×１０２４）、中解像度
（１０２４×７６８）、低解像度（６４０×４８０）の
場合、所定のサブピクセルは水平および垂直方向にそれ
ぞれ４：５：８の比率で配置されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はコンピュータ、テレ
ビジョン受像機、ビデオカメラ等の表示パネルに関し、
特にドットマトリクス表示パネル、表示制御装置および
表示方法に関するものである。

【０００２】

【従来の技術】現在、パソコン、ワークステーションと
いったホストコンピュータ装置の表示パネルとして、ラ
スタスキャン型のいわゆるＣＲＴ表示パネルが広く使用
されている。しかしながら、省スペース、省エネルギ
ー、人間工学（ergonomics）などの点から、昨今では液
晶パネル、プラズマディスプレイといったフラットパネ
ル表示パネルが注目されている。

【０００３】これらホストコンピュータ装置とＣＲＴ表
示パネルの接続には、いわゆるビデオ信号、すなわち、
アナログの画像データと、垂直および水平同期信号、或
いは、これらの複合信号（コンポジット信号）の組み合
わせが使用されるが、これらには非常に多くの仕様があ
り、特にパーソナルコンピュータでは複数の解像度を有
する場合がある。例えば、ＩＢＭ社のＰＣ互換機などは
解像度として３２０×２００、６４０×４００、７２０
×４００、６４０×３５０、６４０×４８０、８００×
６００、１０２４×７６８、１２８０×１０２４などの
各表示が可能な機器がある。

【０００４】上述のＣＲＴ表示パネルには、いわゆるマ
ルチシンクＣＲＴ表示パネルと呼ばれるものが存在し、
ビデオ信号の同期信号を測定し、走査線の駆動周期と振
れ幅をそのビデオ信号の同期信号に合わせることで対応
している。その際、いくつかのホストコンピュータに関
しては、予めビデオ信号、或いは、同期信号を測定し、
その結果をＣＲＴ表示パネル内のメモリに表示パラメー
タとして格納しておき、同期信号測定時に、ホストコン
ピュータが特定できた場合は、メモリ内の表示パラメー
タを使用し、表示位置等、より精度の高い表示を行うよ
うに構成されている。

【０００５】一方、液晶パネルやプラズマといったドッ
トマトリクスディスプレイは、その表示制御がデジタル
信号による制御に向いているため、入力されたアナログ
画像信号を一旦Ａ／Ｄ変換し、その後、表示するという
方式が取られることが多い。しかし、水平方向のサンプ
リングは現在のドットマトリクスディスプレイの性能、
「すなわち、１画素がＣＲＴのシャドウマスクに比べて
大きい、制御が困難である」といったことから、ビデオ
信号の１画素を表示パネル１画素に対応させてサンプリ
ングし、表示するのが一般的である。

【０００６】従って、これまで、様々な解像度のビデオ
信号を固定解像度のドットマトリクスディスプレイに表
示させるためには、表示制御装置において、デジタル化
されたビデオ信号を補間または間引き処理して表示パネ
ルの表示解像度に拡大・縮小するように構成されてい
る。

【０００７】

【発明が解決しようとする課題】しかしながら、上述し
た補間または間引き処理を表示制御装置で実現するため
には、高速なデジタル信号処理が必要となり、補間また
は間引き処理を行う専用のＡＳＩＣ等を必要とし、非常
にコスト高になる、ということがネックとなっていた。

【０００８】本発明は、上記課題を解決するためになさ
れたもので、所定のサブピクセルによって入力画像の１
画素を構成し、複数の表示解像度に対応させた表示パネ
ル、表示制御装置および表示方法を提供することを目的
とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明の表示パネルは、入力画像の１画素を所定の
サブピクセルで構成し、前記入力画像の複数の表示解像
度を所定の整数比で表わせるように、前記所定のサブピ
クセルが水平および垂直方向に所定の比率で配置されて
いることを特徴とする。

【００１０】また、上記目的を達成するために、本発明
の表示制御装置は、画像データと水平および垂直同期信
号とを入力する入力手段と、前記入力手段により入力さ
れた水平および垂直同期信号に基づいて表示解像度を判
別する判別手段と、前記判別手段での判別結果に応じ
て、前記画像データの１画素を表示パネルの所定のサブ
ピクセルに対応させて出力する出力手段とを備えること
を特徴とする。

【００１１】さらに、上記目的を達成するために、本発
明の表示方法は、画像データと水平および垂直同期信号
とを入力し、入力された水平および垂直同期信号に基づ
いて表示解像度を判別し、判別結果に応じて、前記画像
データの１画素を表示パネルの所定のサブピクセルに対
応させて出力することを特徴とする。

【００１２】

【発明の実施の形態】以下、図面を参照して本発明に係
る実施の形態について詳細に説明する。

【００１３】＜表示パネルの第１の実施形態＞まず、本
発明に係る表示パネルの第１の実施形態について、詳細
に説明する。図１〜図５は、第１の実施形態における表
示パネルの画素配列について説明するための図である。

【００１４】図１は、第１の実施形態における表示パネ
ルの画素配列を構成する複数種類のサブピクセル群につ
いて説明するための図である。

【００１５】図２は、第１の実施形態における表示パネ
ルの画素配列を構成する複数種類のサブピクセル群の配
置について説明するための図である。

【００１６】図３は、第１の実施形態における表示パネ
ルに関し、入力信号の表示解像度と１画素を構成するサ
ブピクセルの組み合わせの関係について説明するための
図である。

【００１７】図４は、第１の実施形態における表示パネ
ルに関し、入力信号の表示解像度と１画素を構成するサ
ブピクセル群の有効表示面積の関係について説明するた
めの図である。

【００１８】図５は、図２に示す１画素がＲＧＢのカラ
ーである場合の例を説明するための図である。 （画素パターンの構成）図１において、各サブピクセル
内の数字は各サブピクセルの有効表示面積の比率を示す
ものである。また、各サブピクセルは独自にオン、オフ
することが可能である。

【００１９】図１に示すように、本実施形態における表
示パネルは６種類のサブピクセル群（サブピクセルの集
まり）により構成される。これら６種類のサブピクセル
群（Ａ１，Ａ２，Ａ３，Ｂ１，Ｂ２，Ｂ３）は、図２に
示すように配置されており、この配置サブピクセル群の
集まりをさらに１単位としたもの（以下、１パックとす
る）を水平方向に３２パック、垂直方向に２５．６パッ
ク（サブピクセル群単位で言えば、水平方向に３２０
群、垂直方向に２５６群）配置して表示パネルを構成す
る。 （複数解像度への対応）上述の１パックをサブピクセル
単位で表わした場合を図３に示す（図３では、水平、垂
直方向とも１行１列のみ記している）。図３に示す４：
５：８の比は、水平、垂直方向の有効表示サイズの比を
表わしている。

【００２０】図３から判るように、１パック内のサブピ
クセルは、水平、垂直方向とも４：５：８のいずれのサ
イズの組み合わせにも均等分割することができるように
配置されている。

【００２１】ここで、４：５：８の比は、例えば表示解
像度が１２８０×１０２４（以下、ＳＸＧＡモード）、
１０２４×７６８（以下、ＸＧＡモード）、６４０×４
８０（以下、ＶＧＡモード）の入力信号を同一サイズの
表示パネルに表示させる場合の１画素のサイズの比に相
当する（図４参照）。

【００２２】従って、本実施形態における表示パネルに
おいては、図４に示すように水平、垂直とも４：５：８
のサイズ比に１画素を構成（サブピクセルを組み合わせ
る）することにより、それぞれＳＸＧＡモード、ＸＧＡ
モード、ＶＧＡモードの入力信号を補間等の解像度変換
処理を行うことなく表示させることが可能となる。

【００２３】但し、垂直方向に関しては、ＳＸＧＡモー
ドの入力信号を表示する場合、ＸＧＡモードおよびＶＧ
Ａモードの入力信号を表示する場合よりも６４群多くの
画素を必要とする。

【００２４】本実施形態における表示パネルでは、ＳＸ
ＧＡモードの入力信号表示が可能な分の画素数を備えて
いるため、結果として、ＸＧＡモードおよびＶＧＡモー
ドの入力信号表示を行う時には、垂直方向に６４群分の
使用しない画素群が存在する（ボーダー領域）。

【００２５】このように、本実施形態における表示パネ
ルは３種類の表示解像度の入力信号に対応することがで
きるが、以下、上述の４：５：８のサイズ比に１画素を
構成する場合を、それぞれＩＭＯＤＥ＝０，１，２とす
る。 （カラー画素の場合）図１〜図４を用いてモノクロの表
示パネルを例に説明したが、ＲＧＢのカラー画素を有す
るカラー表示パネルの場合には、例えば図５に示すよう
な構成に画素群を配置すればよい。 （各画遺贈度における階調表現）続いて、各解像度にお
ける階調表現について説明する。図６〜図８は、第１の
実施形態における表示パネルの階調表現について説明す
るための図である。

【００２６】図６、図７、図８は、本実施形態における
表示パネルにおいて、それぞれ入力信号の表示解像度の
比が１０：８：５（画素ピッチの比率としては４：５：
８）の場合の階調表現について説明するための図であ
る。

【００２７】上述したように、表示パネルでは、入力信
号の表示解像度によって表示できる階調数が異なる。そ
こで、まず入力信号の表示解像度がＳＸＧＡモードの場
合の階調表現について、図６を用いて説明する。

【００２８】入力信号の表示解像度がＳＸＧＡモードの
場合、上述したように、図６に示すサブピクセル群で１
画素が構成される（但し、図６に示す例は１行１列目の
画素の場合であり、他の位置では、１画素を構成するサ
ブピクセルの構成は異なる。図３参照）。

【００２９】そのため、図６に示すように、１画素を構
成するサブピクセルのオン、オフにより１７レベルの階
調表現が可能となる（図６においてハッチがかかった画
素が点灯画素を示している）。さらに、図５に示したカ
ラーパネルの場合であれば、１７×１７×１７、すなわ
ち４９１３色表現が可能となる。

【００３０】同様に、入力信号の表示解像度がＸＧＡモ
ードの場合の１画素を構成するサブピクセルの構成およ
び階調表現を図７に示す。図示するように、入力信号の
表示解像度がＸＧＡモードの場合には、２６レベルの階
調表現が可能となる。さらに、カラーパネルの場合であ
れば、２６×２６×２６、すなわち１７５７６色表現が
可能となる。

【００３１】同様に、入力信号の表示解像度がＶＧＡモ
ードの場合の１画素を構成するサブピクセルの構成およ
び階調表現を図８に示す。図示するように、入力信号の
表示解像度ＶＧＡモードの場合には、６５レベルの階調
表現が可能となる。さらに、カラーパネルの場合であれ
ば、６５×６５×６５、すなわち２７４６２５色表現が
可能となる。

【００３２】但し、図６〜図８に示す各サブピクセルの
点灯のさせかたは一例であり、例えばレベル３を有効表
示面積１および２の各サブピクセルを点灯させることに
よって表現してもよい。もちろん、他のレベルについて
も同様である。

【００３３】＜表示パネルの第２の実施形態＞次に、本
発明に係る表示パネルの第２の実施形態について、詳細
に説明する。図９〜図１３は、第２の実施形態における
表示パネルの画素配列について説明するための図であ
る。

【００３４】図９は、第２の実施形態における表示パネ
ルの画素配列を構成する複数種類のサブピクセル群につ
いて説明するための図である。

【００３５】図１０は、第２の実施形態における表示パ
ネルの画素配列を構成する複数種類のサブピクセル群の
配置について説明するための図である。

【００３６】図１１は、第２の実施形態における表示パ
ネルに関し、入力信号の表示解像度と１画素を構成する
サブピクセルの組み合わせの関係について説明するため
の図である。

【００３７】図１２は、第２の実施形態における表示パ
ネルに関し、入力信号の表示解像度と１画素を構成する
サブピクセル群の有効表示面積の関係について説明する
ための図である。

【００３８】図１３は、図１０に示す１画素がＲＧＢの
カラーである場合の例を説明するための図である。 （画素パターンの構成）図９において、各サブピクセル
内の数字は各サブピクセルの有効表示面積の比率を示す
ものである。また、各サブピクセルは独立にオン、オフ
することが可能である。

【００３９】図９に示すように、本実施形態における表
示パネルは８種類のサブピクセル群（サブピクセルの集
まり）により構成される。これら８種類のサブピクセル
群（Ａ１，Ａ２，Ａ３，Ａ４，Ｂ１，Ｂ２，Ｂ３，Ｂ
４）は、図１０に示すように配置されており、この配置
のサブピクセル群の集まりを１パックとして水平方向に
３２パック、垂直方向に２５．６パック（サブピクセル
群単位で言えば、水平方向に３２０群、垂直方向に２５
６群）配置して表示パネルを構成する。 （複数解像度への対応）上述の１パックをサブピクセル
単位で表わした場合を図１１に示す（図１１では、水
平、垂直方向とも１行１列のみ記している）。図１１に
示す５：８：１０の比は、水平、垂直方向の有効表示サ
イズの比を表わしている。

【００４０】図１１から判るように、１パック内のサブ
ピクセルは、水平、垂直方向とも５：８：１０のいずれ
のサイズの組み合わせにも均等分割することができるよ
うに配置されている。

【００４１】ここで、５：８：１０の比は、例えば表示
解像度が１２８０×１０２４（以下、ＳＸＧＡモー
ド）、８００×６００（以下、ＳＶＧＡモード）、６４
０×４８０（以下、ＶＧＡモード）の入力信号を同一サ
イズの表示パネルに表示させる場合の１画素のサイズの
比に相当する（図１２参照）。

【００４２】従って、本実施形態における表示パネルに
おいては、図１２に示すように水平、垂直方向とも５：
８：１０のサイズ比に１画素を構成（サブピクセルを組
み合わせる）することにより、それぞれＳＸＧＡモー
ド、ＳＶＧＡモード、ＶＧＡモードの入力信号を補間等
の解像度変換処理を行うことなく表示させることが可能
となる。

【００４３】但し、垂直方向に関しては、ＳＸＧＡモー
ドの入力信号を表示する場合、ＳＶＧＡモードおよびＶ
ＧＡモードの入力信号を表示する場合よりも６４群多く
の画素を必要とする。

【００４４】本実施形態における表示パネルでは、ＳＸ
ＧＡモードの入力信号表示が可能な分の画素を備えてい
るため、結果として、ＳＶＧＡモードおよびＶＧＡモー
ドの入力信号表示を行う時には、垂直方向に６４群分の
使用しない画素群が存在する（ボーダー領域）。

【００４５】このように、本実施形態における表示パネ
ルは３種類の表示解像度の入力信号に対応することがで
きるが、以下、上述の５：８：１０のサイズ比に１画素
を構成する場合を、それぞれＩＭＯＤＥ＝０，１，２と
する。 （カラー画素の場合）図９〜図１２を用いてモノクロの
表示パネルを例に説明したが、ＲＧＢのカラー画素を有
するカラー表示パネルの場合には、例えば図１３に示す
ような構成に画素群を配置すればよい。 （各解像度における階調表現）続いて、各解像度におけ
る階調表現について説明する。図１４〜図２０は、第２
の実施形態における表示パネルの階調表現について説明
するための図である。図１４、図１５および図１６、図
１７〜図２０は、本実施形態における表示パネルにおい
て、それぞれ入力信号の表示解像度の比が８：５：４
（画素ピッチの比率としては５：８：１０）の場合の階
調表現について説明するための図である。

【００４６】上述したように、表示パネルでは、入力信
号の表示解像度によって表示できる階調数が異なる。そ
こで、まず入力信号の表示解像度がＳＸＧＡモードの場
合の階調表現について、図１４を用いて説明する。

【００４７】入力信号の表示解像度がＳＸＧＡモードの
場合、上述したように、図１４に示すサブピクセル群で
１画素が構成される（但し、図１４に示す例は１行１列
目の画素の場合であり、他の位置では、１画素を構成す
るサブピクセルの構成は異なる。図１１参照）。

【００４８】そのため、図１４に示すように、１画素を
構成するサブピクセルのオン、オフにより２６レベルの
階調表現が可能となる（図１４においてハッチがかかっ
た画素が点灯画素を示している）。さらに、図１３に示
したカラーパネルの場合であれば、２６×２６×２６、
すなわち１７５７６色表現が可能となる。

【００４９】同様に、入力信号の表示解像度がＳＶＧＡ
モードの場合の１画素を構成するサブピクセルの構成お
よび階調表現を図１５、図１６に示す。図示するよう
に、入力信号の表示解像度がＳＧＶＧモードの場合に
は、２６レベルの階調表現が可能となる。さらに、カラ
ーパネルの場合であれば、６５×６５×６５、すなわち
２７４６２５色表現が可能となる。

【００５０】同様に、入力信号の表示解像度がＶＧＡモ
ードの場合の１画素を構成するサブピクセルの構成およ
び階調表現を図１７〜図２０に示す。図示するように、
入力信号の表示解像度がＶＧＡモードの場合には、１０
１レベルの階調表現が可能となる。さらに、カラーパネ
ルの場合であれば、１０１×１０１×１０１、すなわち
１０３０３０１色表現が可能となる。

【００５１】但し、図１４〜図２０に示す各サブピクセ
ルの点灯のさせかたは一例であり、例えばレベル３を有
効表示面積３のサブピクセルを点灯させることによって
表現してもよい。もちろん、他のレベルについても同様
である。

【００５２】＜表示制御装置＞次に、本発明に係る表示
制御装置について詳細に説明する。

【００５３】尚、本表示制御装置は、ＰＣ（パソコ
ン）、ＷＳ（ワークステーション）等のアナログコンピ
ュータ入力信号を受け、これを前述した表示パネルに表
示可能な信号に変換する装置である。またホストコンピ
ュータからの入力信号がデジタル入力である場合につい
ては後述する。

【００５４】図２１は、第１および第２の実施形態にお
ける表示パネルに対し、ホストコンピュータからのアナ
ログ画像信号を受け、その入力信号を表示パネルに表示
可能な信号に変換する表示制御装置の構成を示すブロッ
ク図である。

【００５５】以下、本表示制御装置の各ブロックについ
て詳細に説明する。 （同期信号分離手段）同図において、１０１は同期信号
分離手段であり、ホストコンピュータ等からＲＧＢ画像
信号と、コンポジットシンク、セパレートシンクまたは
シンクオングリーンなどの同期信号からなるビデオ信号
を入力し、画像信号と同期信号に分離する。さらに、分
離された同期信号から、負極性の水平、並びに垂直同期
信号と、同期信号極性信号が生成される。そして、画像
信号は後述するＡ／Ｄ変換手段１０４へ出力される。

【００５６】また、同期信号は後述するクロック発生手
段１０３、および後述するシステム制御手段１０２へ出
力される。上述の同期信号極性信号は、入力された同期
信号の極性を示すものであり、後述するシステム制御手
段１０２へ出力される。 （クロック発生手段）１０３はクロック発生手段であ
り、上述の水平、垂直同期信号、同期信号極性判別信
号、および、後述するシステム制御手段のコントロール
によりＡ／Ｄ変換のサンプリングクロックを生成し、Ａ
／Ｄ変換手段１０４に出力する。このＡ／Ｄ変換手段１
０４はサンプリングクロックにより、アナログ多値画像
信号をＡ／Ｄ変換し、後述するデータ処理手段１０５に
出力する。 （システム制御手段）１０２はシステム制御手段であ
り、上述の水平、垂直同期信号を受け、入力信号の水
平、垂直周波数並びに垂直同期信号極性を測定し、これ
らから入力信号の表示モード判定を行う。ここで、入力
信号の水平、垂直周波数並びに垂直同期信号極性の測定
について詳細に説明する。

【００５７】図２２は、表示制御装置における入力信号
の水平、垂直同期信号周波数を測定する方式を示すフロ
ーチャートである。また、図２３は、入力信号の水平、
垂直同期信号周波数を測定する方式の概念図である。

【００５８】まず、水平同期信号パルス数カウント用タ
イマＴ１、並びに垂直同期信号周期カウント用タイマＴ
２、垂直同期信号極性判定用タイマＴ３を同時にスター
トさせ、水平同期信号パルス数のカウントを開始する
（ステップＳ１０１）。

【００５９】そして、垂直同期信号のアクティブ期間よ
りは長く、１周期よりは十分に短い期間、すなわちタイ
マーＴ３のカウントが終了する毎に（ステップＳ１０
２）、垂直同期信号がハイレベルかローレベルかを判定
し、結果を保存する（ステップＳ１０２）。この処理
を、例えば３回繰り返し（ステップＳ１０４）、保存し
た判定結果が２回以上ハイレベルであれば、図２３に示
すように、垂直同期信号の極性はアクティブローである
と判定することができる（ステップＳ１０５）。

【００６０】次に、タイマＴ１のカウントが終了するの
を待ち（ステップＳ１０６）、この間に、何回水平同期
信号パルスがあったかにより水平同期信号周波数を算出
する（ステップＳ１０７）。例えば、１０ｍｓをカウン
トする間に５００個パルスがあれば、このときの水平同
期信号周期は５０ＫＨｚとなる。

【００６１】次に、ステップＳ１０５での判定結果に基
づいて垂直同期信号の１周期を検出し（ステップＳ１０
８）、そのときのタイマ２のカウント値より１周期の時
間を算出する（ステップＳ１０９）。例えば、タイマ２
が２０ｍｓをカウントしたならば、このときの垂直同期
信号周期は５０Ｈｚである。

【００６２】以上の処理により求めた水平、垂直同期信
号周波数、並びに垂直同期信号極性から、システム制御
手段１０２は入力信号の表示モード（表示解像度、同期
信号周波数および極性、ドットクロックにより規定され
るモード）を判定する。この表示モード判定について説
明する。

【００６３】図２４は、測定された水平、垂直同期信号
周波数から、入力信号の表示モードを判別する方式を示
すフローチャートである。

【００６４】まず、上述の処理により水平、垂直同期信
号周波数、並びに垂直同期信号極性を判定する（ステッ
プＳ２０１）。ここで、水平同期信号周波数（以下、Ｈ
Ｄとする）がＡＨｚ、垂直同期信号周波数（以下、ＶＤ
とする）がＢＨｚ、垂直同期信号極性（以下、ＶＰとす
る）がアクティブローであったとする。

【００６５】次に、ＨＤ，ＶＤがそれぞれ表示モード１
のＨＤ，ＶＤに近いとき、例えば、それぞれ−２から＋
２の範囲に入っていれば（ステップＳ２０２）、表示モ
ード１と判定する（ステップＳ２０３）。また表示モー
ドの中には、ＨＤ，ＶＤの値が等しく、ＶＰのみ異なる
モードがある。ステップＳ２０４〜ステップＳ２０７
は、この場合における判定処理である。

【００６６】さらに、どの表示モードにも判定されなか
った場合（ステップＳ２０８でＮｏの場合）には、例外
処理として、予め定められた表示モードに判定する。 （データ処理手段）次に、図２１に示すデータ処理手段
１０５について説明する。図２５は、表示制御装置にお
けるＡ／Ｄ変換後の画像データを表示パネルに表示可能
なデータに変換するデータ処理手段について説明するた
めの図である。

【００６７】データ処理手段１０５は、Ａ／Ｄ変換され
たデジタル画像信号を表示パネルにおいて表現できる階
調レベルに変換する。例えば、Ａ／Ｄ変換手段１０４に
より６ビット（０から６３レベル）のデジタル信号とし
て出力された画像信号を変換する場合を考える。

【００６８】上述のように、ＩＭＯＤＥ＝０の場合に
は、本表示パネルにおいて表現できる階調レベルは１７
レベルである。従って、６４レベルの入力信号を図２５
に示すようなしきい値で１７レベルに振り分ける。また
同様にして、ＩＭＯＤＥ＝１、ＩＭＯＤＥ＝２の時に
は、それぞれ２６レベル、６５レベルに振り分ける。 （ライン出力制御手段）次に、ライン出力制御手段１０
６は、本表示パネルに対応したデータとして、データ処
理手段１０５から出力された画像データをフレームメモ
リ１０７に格納する。また、ライン出力制御手段１０６
は、後述する駆動制御手段１０８からの要求に従って、
１ライン分の画像データをフレームメモリ１０７から読
み出し、後述する遅延手段１０９に出力すると共に、そ
のラインのアドレス情報をアドレス検出手段１１３に出
力する。 （駆動制御手段）図２６は、フレームメモリから表示パ
ネルへデータおよびそのアドレスラインを転送するタイ
ミングについて説明するためのタイムチャートである。

【００６９】駆動制御手段１０８は、図２６に示すＴ１
の期間で、ＦＨＳＹＮＣ信号をローレベルにし、データ
の受け入れが可能であることをライン出力制御手段１０
６に伝える。一方、ライン出力制御手段１０６がその立
ち上がりを検出すると、ＡＨ／ＤＬ信号をＦＣＬＫ信号
と同期して転送する。尚、ＡＨ／ＤＬ信号は画像情報と
走査線アドレス情報を同一伝送路にて転送しているた
め、その識別信号としても用いる。また、ＡＨ／ＤＬ信
号がハイレベルの期間は画像情報を示している。駆動制
御手段１０８はＡＨ／ＤＬ信号を遅延手段１０９へのデ
ィレイイネーブルトリガ信号（ＤＥ）にすることによ
り、ライン出力制御手段１０６から転送される画像情報
と走査線アドレス情報のうち、画像情報だけが遅延手段
１０９にＦＣＬＫと同期して転送される。また反対に、
アドレス検出手段１１３では、走査線アドレス情報のみ
が検出される。

【００７０】そして、駆動制御手段１０８は駆動開始信
号ＳＴをラインメモリ１１１に出力し、シフトレジスタ
１１０の内容をラインメモリ１１１にラッチさせる。同
時に、このタイミングで走査線アドレス情報がアドレス
検出手段１１３からデコーダ手段１１４に転送され、そ
のアドレス情報がデコードされ、消去ラインが指定され
る。

【００７１】図２７は、表示パネルおよび表示制御装置
における駆動電圧の印加タイミングチャートである。図
２８は、表示パネルおよび表示装置における各種信号の
電圧波形について説明するための概念図である。

【００７２】図２７において、期間Ｔ１は１Ｈ（１ライ
ンを書き換える時間）に相当している。期間Ｔ２で、駆
動制御手段１０８から出力された駆動開始信号により駆
動を開始する。このとき、消去される走査線はデコーダ
手段１１４により指定されたライン（ここではＬ１に相
当する）であり、同時に画像情報が書き込まれる走査線
はＬ０である。それぞれセットされたラインＬ０，Ｌ１
は、走査信号発生手段１１５にて同時に駆動される。

【００７３】このとき、走査線Ｌ１に印加される駆動電
圧は、図２７に示す書込位相部分に対応するものであ
る。尚、図２７では電圧波高値がＶ１，Ｖ２，Ｖ３を持
つ走査選択信号と電圧０の走査非選択信号が示されてい
る。

【００７４】一方、駆動制御手段１０８は、次の情報画
像データを受け入れるためにＦＨＳＹＮＣ信号をローレ
ベルにし、ライン出力制御手段１０６からの情報を受け
取る。上述したように、遅延手段１０９に画像情報（Ｌ
２に相当する）が転送されると同時に、その前の画像情
報（Ｌ１に相当する）はシフトレジスタ１１０に転送さ
れる。そして、アドレス検出手段１１３が走査線アドレ
ス情報（Ｌ２に相当する）を検出する。ここで、駆動制
御手段１０８は駆動開始信号ＳＴを出力し、シフトレジ
スタ１１０の画像情報（Ｌ１に相当する）をラインメモ
リ１１１にラッチさせる。と同時に、このタイミングで
走査線アドレス情報（Ｌ２に相当）はデコーダ手段１１
４に転送されて、走査線Ｌ２の画素が消去され、走査線
Ｌ１上の画素がラインメモリ１１１に格納されている画
像情報Ｌ１の値に応じて、黒または白に書き換えられ
る。このような手順に従って表示パネル１１６の走査が
行われる。 （情報信号発生手段）次に、情報信号発生手段１１２に
ついて説明する。図２９は、異なる解像度の入力信号入
力時における情報信号線の割り当てを説明するための図
である。

【００７５】情報信号発生手段１１２は、上述したよう
に、ラインメモリ１１１に格納されている画像情報に応
じて表示パネル１１６の情報信号側電極（図２９のＳ
１，Ｓ２，Ｓ３，…）をハイレベルまたはローレベルに
することにより、ライン単位に各画素の階調を表現させ
る。上述したように、表示パネルはＩＭＯＤＥが０，
１，２のそれぞれの場合において、１画素を構成するサ
ブピクセル数、並びに表示階調レベルが異なる。すなわ
ち、ＩＭＯＤＥ＝０の場合、１画素を構成するサブピク
セルは図２９に示すように６画素であり、ＩＭＯＤＥ＝
１の場合は１２画素、ＩＭＯＤＥ＝２の場合は２４画素
である。

【００７６】従って、１画素の階調を表現するために用
いる情報信号電極は、ＩＭＯＤＥ＝０のときはＳ１，Ｓ
２，Ｓ３の３本であり、ＩＭＯＤＥ＝１のときはＳ１，
Ｓ２，Ｓ３，Ｓ４の４本であり、ＩＭＯＤＥ＝２のとき
はＳ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６の６本である。
また表示可能な階調数としては、ＩＭＯＤＥ＝０，１，
２の場合において、それぞれ１７，２６，６５階調であ
る。

【００７７】各階調レベルにおけるサブピクセルの点灯
方法については前述した通りであり、ここでは省略す
る。 （デジタル入力の場合）図３０は、第１および第２の実
施形態における表示パネルに対し、ホストコンピュータ
からデジタル画像信号を受け、入力信号を表示パネルに
表示可能な信号に変換する表示制御装置の構成を示すブ
ロック図である。

【００７８】図示するように、デジタル画像信号を入力
する場合、図２１に示した同期信号分離手段１０１、ク
ロック発生手段１０３、およびＡ／Ｄ変換手段１０４を
削除することができる。尚、本表示制御装置における符
号２０１〜符号２１３に示す構成は、図２１に示した符
号１０２、符号１０５〜符号１１６に示す構成と同様で
ある。

【００７９】このように、ホストコンピュータからの入
力がデジタルの場合には、同期信号分離手段１０１、ク
ロック発生手段１０３、Ａ／Ｄ変換手段１０４が必要な
く、水平、垂直同期信号（またはＨvarid、Ｖvarid）お
よびドットクロック等のホストコンピュータの情報信号
がシステム制御手段２０１に直接入力され、デジタル画
像信号は、データ処理手段２０２に直接入力される。

【００８０】入力信号の表示解像度判定については、上
述したアナログ入力の場合と同様に、水平、垂直同期信
号（またはＨvarid、Ｖvarid）を受けて、システム制御
手段２０１にて行う。また、ホストコンピュータ側が、
ＤＤＣ（ディスプレイデータチャネル）対応である場合
には、そのチャネルを通してシステム制御手段２０１と
ホストコンピュータ側の制御手段とで通信し、本表示パ
ネルの駆動スピード等をホストコンピュータ側に転送す
る。

【００８１】尚、本発明は複数の機器（例えば、ホスト
コンピュータ，インタフェイス機器，リーダ，プリンタ
など）から構成されるシステムに適用しても、一つの機
器からなる装置（例えば、複写機，ファクシミリ装置な
ど）に適用してもよい。

【００８２】また、本発明の目的は前述した実施形態の
機能を実現するソフトウェアのプログラムコードを記録
した記憶媒体を、システム或いは装置に供給し、そのシ
ステム或いは装置のコンピュータ（ＣＰＵ若しくはＭＰ
Ｕ）が記憶媒体に格納されたプログラムコードを読出し
実行することによっても、達成されることは言うまでも
ない。

【００８３】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。

【００８４】プログラムコードを供給するための記憶媒
体としては、例えばフロッピーディスク，ハードディス
ク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ
−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭな
どを用いることができる。

【００８５】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部又は全部
を行い、その処理によって前述した実施形態の機能が実
現される場合も含まれることは言うまでもない。

【００８６】更に、記憶媒体から読出されたプログラム
コードが、コンピュータに挿入された機能拡張ボードや
コンピュータに接続された機能拡張ユニットに備わるメ
モリに書込まれた後、そのプログラムコードの指示に基
づき、その機能拡張ボードや機能拡張ユニットに備わる
ＣＰＵなどが実際の処理の一部又は全部を行い、その処
理によって前述した実施形態の機能が実現される場合も
含まれることは言うまでもない。

【００８７】

【発明の効果】以上説明したように、本発明によれば、
コストのかかるデジタル補間処理等を必要とせずに、複
数の表示解像度を有する入力信号に対応するマルチスキ
ャンドットマトリクスディスプレイを実現することが可
能となる。また本発明によれば、通常よく使用される３
種類の表示解像度に対応しつつ、１画素を構成するサブ
ピクセル分割数を最小にすることが可能となる。

【００８８】

【図面の簡単な説明】

【図１】第１の実施形態における表示パネルの画素配列
を構成する複数種類のサブピクセル群について説明する
ための図である。

【図２】第１の実施形態における表示パネルの画素配列
を構成する複数種類のサブピクセル群の配置について説
明するための図である。

【図３】第１の実施形態における表示パネルに関し、入
力信号の表示解像度と１画素を構成するサブピクセルの
組み合わせの関係について説明するための図である。

【図４】第１の実施形態における表示パネルに関し、入
力信号の表示解像度と１画素を構成するサブピクセル群
の有効表示面積の関係について説明するための図であ
る。

【図５】図２に示す１画素がＲＧＢのカラーである場合
の例を説明するための図である。

【図６】入力信号の表示解像度がＳＸＧＡモードの場合
の１画素を構成するサブピクセルの構成および階調表現
を示す図である。

【図７】入力信号の表示解像度がＸＧＡモードの場合の
１画素を構成するサブピクセルの構成および階調表現を
示す図である。

【図８Ａ】入力信号の表示解像度がＶＧＡモードの場合
の１画素を構成するサブピクセルの構成および階調表現
を示す図である。

【図８Ｂ】入力信号の表示解像度がＶＧＡモードの場合
の１画素を構成するサブピクセルの構成および階調表現
を示す図である。

【図９】第２の実施形態における表示パネルの画素配列
を構成する複数種類のサブピクセル群について説明する
ための図である。

【図１０】第２の実施形態における表示パネルの画素配
列を構成する複数種類のサブピクセル群の配置について
説明するための図である。

【図１１】第２の実施形態における表示パネルに関し、
入力信号の表示解像度と１画素を構成するサブピクセル
の組み合わせの関係について説明するための図である。

【図１２】第２の実施形態における表示パネルに関し、
入力信号の表示解像度と１画素を構成するサブピクセル
群の有効表示面積の関係について説明するための図であ
る。

【図１３】図１０に示す１画素がＲＧＢのカラーである
場合の例を説明するための図である。

【図１４】入力信号の表示解像度がＳＸＧＡモードの場
合の１画素を構成するサブピクセルの構成および階調表
現を示す図である。

【図１５Ａ】入力信号の表示解像度がＳＶＧＡモードの
場合の１画素を構成するサブピクセルの構成および階調
表現を示す図である。

【図１５Ｂ】入力信号の表示解像度がＳＶＧＡモードの
場合の１画素を構成するサブピクセルの構成および階調
表現を示す図である。

【図１６Ａ】入力信号の表示解像度がＳＶＧＡモードの
場合の１画素を構成するサブピクセルの構成および階調
表現を示す図である。

【図１６Ｂ】入力信号の表示解像度がＳＶＧＡモードの
場合の１画素を構成するサブピクセルの構成および階調
表現を示す図である。

【図１７Ａ】入力信号の表示解像度がＶＧＡモードの場
合の１画素を構成するサブピクセルの構成および階調表
現を示す図である。

【図１７Ｂ】入力信号の表示解像度がＶＧＡモードの場
合の１画素を構成するサブピクセルの構成および階調表
現を示す図である。

【図１８Ａ】入力信号の表示解像度がＶＧＡモードの場
合の１画素を構成するサブピクセルの構成および階調表
現を示す図である。

【図１８Ｂ】入力信号の表示解像度がＶＧＡモードの場
合の１画素を構成するサブピクセルの構成および階調表
現を示す図である。

【図１９Ａ】入力信号の表示解像度がＶＧＡモードの場
合の１画素を構成するサブピクセルの構成および階調表
現を示す図である。

【図１９Ｂ】入力信号の表示解像度がＶＧＡモードの場
合の１画素を構成するサブピクセルの構成および階調表
現を示す図である。

【図２０Ａ】入力信号の表示解像度がＶＧＡモードの場
合の１画素を構成するサブピクセルの構成および階調表
現を示す図である。

【図２０Ｂ】入力信号の表示解像度がＶＧＡモードの場
合の１画素を構成するサブピクセルの構成および階調表
現を示す図である。

【図２１】第１および第２の実施形態における表示パネ
ルに対し、ホストコンピュータからのアナログ画像信号
を受け、その入力信号を表示パネルに表示可能な信号に
変換する表示制御装置の構成を示すブロック図である。

【図２２】表示制御装置における入力信号の水平、垂直
同期信号周波数を測定する方式を示すフローチャートで
ある。

【図２３】入力信号の水平、垂直同期信号周波数を測定
する方式の概念図である。

【図２４】測定された水平、垂直同期信号周波数から、
入力信号の表示モードを判別する方式を示すフローチャ
ートである。

【図２５】表示制御装置におけるＡ／Ｄ変換後の画像デ
ータを表示パネルに表示可能なデータに変換するデータ
処理手段について説明するための図である。

【図２６】フレームメモリから表示パネルへデータおよ
びそのアドレスラインを転送するタイミングについて説
明するためのタイムチャートである。

【図２７】表示パネルおよび表示制御装置における駆動
電圧の印加タイミングチャートである。

【図２８】表示パネルおよび表示装置における各種信号
の電圧波形について説明するための概念図である。

【図２９】異なる解像度の入力信号入力時における情報
信号線の割り当てを説明するための図である。

【図３０】第１および第２の実施形態における表示パネ
ルに対し、ホストコンピュータからデジタル画像信号を
受け、入力信号を表示パネルに表示可能な信号に変換す
る表示制御装置の構成を示すブロック図である。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 入力画像の１画素を所定のサブピクセル
   で構成し、 前記入力画像の複数の表示解像度を所定の整数比で表わ
   せるように、前記所定のサブピクセルが水平および垂直
   方向に所定の比率で配置されていることを特徴とする表
   示パネル。
2. 【請求項２】 前記入力画像の表示解像度が高解像度、
   中解像度、低解像度の場合、前記所定のサブピクセルは
   水平および垂直方向にそれぞれ４：５：８の比率で配置
   されていることを特徴とする請求項１記載の表示パネ
   ル。
3. 【請求項３】 前記表示解像度の高解像度、中解像度、
   低解像度はそれぞれ１２８０×１０２４、１０２４×７
   ６８、６４０×４８０の３種類であることを特徴とする
   請求項２記載の表示パネル。
4. 【請求項４】 前記入力画像の表示解像度が高解像度、
   中解像度、低解像度の場合、前記所定のサブピクセルは
   水平および垂直方向にそれぞれ５：８：１０の比率で配
   置されていることを特徴とする請求項１記載の表示パネ
   ル。
5. 【請求項５】 前記表示解像度の高解像度、中解像度、
   低解像度はそれぞれ１２８０×１０２４、８００×６０
   ０、６４０×４８０の３種類であることを特徴とする請
   求項４記載の表示パネル。
6. 【請求項６】 画像データと水平および垂直同期信号と
   を入力する入力手段と、 前記入力手段により入力された水平および垂直同期信号
   に基づいて表示解像度を判別する判別手段と、 前記判別手段での判別結果に応じて、前記画像データの
   １画素を表示パネルの所定のサブピクセルに対応させて
   出力する出力手段とを備えることを特徴とする表示制御
   装置。
7. 【請求項７】 画像データと水平および垂直同期信号と
   を入力し、 入力された水平および垂直同期信号に基づいて表示解像
   度を判別し、 判別結果に応じて、前記画像データの１画素を表示パネ
   ルの所定のサブピクセルに対応させて出力することを特
   徴とする表示方法。