JPH10133912A - マイクロプログラムの網羅率測定回路 - Google Patents
マイクロプログラムの網羅率測定回路Info
- Publication number
- JPH10133912A JPH10133912A JP8290757A JP29075796A JPH10133912A JP H10133912 A JPH10133912 A JP H10133912A JP 8290757 A JP8290757 A JP 8290757A JP 29075796 A JP29075796 A JP 29075796A JP H10133912 A JPH10133912 A JP H10133912A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- coverage
- conditional branch
- branch instruction
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 網羅率を測定するためのメモリの幅を広げる
ことなく、条件分岐時の網羅率を測定可能なマイクロプ
ログラムの網羅率測定回路を提供する。 【解決手段】 アンド回路5はマイクロプログラム制御
部1からの条件分岐信号及び条件成立信号に基づいて実
行中のマイクロプログラムが条件分岐命令でかつその条
件分岐命令が成立したか否かを検出する。ノット回路4
はマイクロプログラム制御部1からの条件分岐信号に基
づいて実行中のマイクロプログラムが条件分岐命令でな
いことを検出する。オア回路6及びアンド回路7はそれ
ら検出結果の論理演算を行い、その演算結果を実行中の
マイクロプログラムのアドレスに対応して網羅率測定メ
モリ2に格納する。
ことなく、条件分岐時の網羅率を測定可能なマイクロプ
ログラムの網羅率測定回路を提供する。 【解決手段】 アンド回路5はマイクロプログラム制御
部1からの条件分岐信号及び条件成立信号に基づいて実
行中のマイクロプログラムが条件分岐命令でかつその条
件分岐命令が成立したか否かを検出する。ノット回路4
はマイクロプログラム制御部1からの条件分岐信号に基
づいて実行中のマイクロプログラムが条件分岐命令でな
いことを検出する。オア回路6及びアンド回路7はそれ
ら検出結果の論理演算を行い、その演算結果を実行中の
マイクロプログラムのアドレスに対応して網羅率測定メ
モリ2に格納する。
Description
【0001】
【発明の属する技術分野】本発明はマイクロプログラム
の網羅率測定回路に関し、特にマイクロプログラムを利
用した情報処理装置におけるマイクロプログラムの走行
・評価状況の測定回路に関する。
の網羅率測定回路に関し、特にマイクロプログラムを利
用した情報処理装置におけるマイクロプログラムの走行
・評価状況の測定回路に関する。
【0002】
【従来の技術】従来、この種の網羅率測定回路において
は、マイクロプログラムを用いる情報処理装置に対して
テストプログラムを使用して機能テストを行う場合、こ
のテストプログラムが全機能に対してどれだけ試験を行
えたかを判断するために、マイクロプログラムの全ステ
ップに対して実行したステップの割合である網羅率を測
定している。
は、マイクロプログラムを用いる情報処理装置に対して
テストプログラムを使用して機能テストを行う場合、こ
のテストプログラムが全機能に対してどれだけ試験を行
えたかを判断するために、マイクロプログラムの全ステ
ップに対して実行したステップの割合である網羅率を測
定している。
【0003】この種の網羅率測定装置は、図4に示すよ
うに、アドレス格納手段11と、マイクロ命令格納手段
12と、分岐方向決定手段13と、情報記憶手段14
と、初期化読出し手段15とを備えている。
うに、アドレス格納手段11と、マイクロ命令格納手段
12と、分岐方向決定手段13と、情報記憶手段14
と、初期化読出し手段15とを備えている。
【0004】この網羅率測定装置においては分岐種別を
記述するフィールドと分岐条件の選択を記述するフィー
ルドとを含むマイクロ命令によって制御される情報処理
装置におけるマイクロプログラムの網羅率を測定してお
り、情報記憶手段14にマイクロプログラムの各アドレ
スに対応して分岐方向を記憶している。
記述するフィールドと分岐条件の選択を記述するフィー
ルドとを含むマイクロ命令によって制御される情報処理
装置におけるマイクロプログラムの網羅率を測定してお
り、情報記憶手段14にマイクロプログラムの各アドレ
スに対応して分岐方向を記憶している。
【0005】アドレス格納手段11は現在実行中のマイ
クロ命令アドレスを信号線202を介して受取り、信号
線201の指示によって格納する。マイクロ命令格納手
段12は現在実行中のマイクロ命令を信号線203を介
して受取り、信号線201の指示によって格納する。
クロ命令アドレスを信号線202を介して受取り、信号
線201の指示によって格納する。マイクロ命令格納手
段12は現在実行中のマイクロ命令を信号線203を介
して受取り、信号線201の指示によって格納する。
【0006】マイクロ命令格納手段12に格納されたマ
イクロ命令は信号線206を介して読出される分岐種別
情報と、信号線207を介して読出される分岐条件選択
情報と、その他の情報とに分割される。
イクロ命令は信号線206を介して読出される分岐種別
情報と、信号線207を介して読出される分岐条件選択
情報と、その他の情報とに分割される。
【0007】分岐方向決定手段13はマイクロ命令格納
手段12から信号線206,207を介して分岐種別情
報及び分岐条件選択情報を受取り、信号線204を介し
て受取る分岐条件群から分岐条件を選択してマイクロ命
令の分岐方向を決定する。
手段12から信号線206,207を介して分岐種別情
報及び分岐条件選択情報を受取り、信号線204を介し
て受取る分岐条件群から分岐条件を選択してマイクロ命
令の分岐方向を決定する。
【0008】分岐方向決定手段13はその決定に応じて
4つの分岐方向に対応する信号線209〜212のう
ち、分岐方向に対応した1つの信号線に分岐先であるこ
とを示す値を、他の3つの信号線に分岐先でないことを
示す値を出力する。
4つの分岐方向に対応する信号線209〜212のう
ち、分岐方向に対応した1つの信号線に分岐先であるこ
とを示す値を、他の3つの信号線に分岐先でないことを
示す値を出力する。
【0009】情報記憶手段14はライトイネーブル端子
WEに接続される信号線208の値が“1”の時に、ラ
イトアドレス端子WAに接続される信号線205で示さ
れるアドレスに信号線209〜212で伝達される分岐
方向情報を書込む。
WEに接続される信号線208の値が“1”の時に、ラ
イトアドレス端子WAに接続される信号線205で示さ
れるアドレスに信号線209〜212で伝達される分岐
方向情報を書込む。
【0010】初期化読出し手段15は測定開始時に信号
線213を介して情報記憶手段14に初期値(“0”)
を書込み、測定終了時に信号線214を介して出力する
アドレスに対応する情報記憶手段14の内容を信号線2
15を介して読出す。
線213を介して情報記憶手段14に初期値(“0”)
を書込み、測定終了時に信号線214を介して出力する
アドレスに対応する情報記憶手段14の内容を信号線2
15を介して読出す。
【0011】すなわち、上記の網羅率測定装置では分岐
方向決定手段13でマイクロ命令の分岐方向を決定し、
4つの分岐方向に対応した信号線209〜212のう
ち、分岐方向に対応した1っの信号線に分岐先であるこ
とを示す値を出力する。情報記憶手段4はマイクロ命令
アドレスである信号線205で示されるアドレスに、ラ
イトデータである信号線209〜212で伝達される分
岐方向情報を書込んでいる。この技術については、特開
平3−19043号公報に開示されている。
方向決定手段13でマイクロ命令の分岐方向を決定し、
4つの分岐方向に対応した信号線209〜212のう
ち、分岐方向に対応した1っの信号線に分岐先であるこ
とを示す値を出力する。情報記憶手段4はマイクロ命令
アドレスである信号線205で示されるアドレスに、ラ
イトデータである信号線209〜212で伝達される分
岐方向情報を書込んでいる。この技術については、特開
平3−19043号公報に開示されている。
【0012】
【発明が解決しようとする課題】上述した従来の網羅率
測定装置では、網羅率を測定するために分岐方向の数の
幅のメモリを必要とするので、条件分岐命令に関係なく
網羅率を測定する装置に比べて2倍以上のメモリが必要
となる。
測定装置では、網羅率を測定するために分岐方向の数の
幅のメモリを必要とするので、条件分岐命令に関係なく
網羅率を測定する装置に比べて2倍以上のメモリが必要
となる。
【0013】例えば、上記の網羅率測定装置では4つの
分岐方向を示す分岐情報を書込むために、ライトデータ
用の信号線が4本必要となり、マイクロ命令が実行され
たか否かのみを書込む場合、つまり分岐情報を書込まな
い場合の1本に対して信号線の数が4倍となり、情報記
憶手段の容量が4倍となる。
分岐方向を示す分岐情報を書込むために、ライトデータ
用の信号線が4本必要となり、マイクロ命令が実行され
たか否かのみを書込む場合、つまり分岐情報を書込まな
い場合の1本に対して信号線の数が4倍となり、情報記
憶手段の容量が4倍となる。
【0014】そこで、本発明の目的は上記の問題点を解
消し、網羅率を測定するためのメモリの幅を広げること
なく、条件分岐時の網羅率を測定することができるマイ
クロプログラムの網羅率測定回路を提供することにあ
る。
消し、網羅率を測定するためのメモリの幅を広げること
なく、条件分岐時の網羅率を測定することができるマイ
クロプログラムの網羅率測定回路を提供することにあ
る。
【0015】
【課題を解決するための手段】本発明によるマイクロプ
ログラムの網羅率測定回路は、マイクロプログラムの網
羅率を測定する網羅率測定回路であって、実行中のマイ
クロプログラムが条件分岐命令でかつその条件分岐命令
が成立したか否かを検出する条件分岐命令検出手段と、
前記実行中のマイクロプログラムが条件分岐命令でない
ことを検出する命令検出手段と、前記条件分岐命令検出
手段及び前記命令検出手段各々の検出結果の論理演算を
行う演算手段と、前記演算手段の演算結果を前記実行中
のマイクロプログラムのアドレスに対応して格納する格
納手段とを備え、前記格納手段の格納内容を基に前記マ
イクロプログラムの網羅率を測定するようにしている。
ログラムの網羅率測定回路は、マイクロプログラムの網
羅率を測定する網羅率測定回路であって、実行中のマイ
クロプログラムが条件分岐命令でかつその条件分岐命令
が成立したか否かを検出する条件分岐命令検出手段と、
前記実行中のマイクロプログラムが条件分岐命令でない
ことを検出する命令検出手段と、前記条件分岐命令検出
手段及び前記命令検出手段各々の検出結果の論理演算を
行う演算手段と、前記演算手段の演算結果を前記実行中
のマイクロプログラムのアドレスに対応して格納する格
納手段とを備え、前記格納手段の格納内容を基に前記マ
イクロプログラムの網羅率を測定するようにしている。
【0016】本発明による他のマイクロプログラムの網
羅率測定回路は、マイクロプログラム制御回路で実行さ
れるマイクロプログラムの網羅率を測定する網羅率測定
回路であって、前記マイクロプログラム制御回路からの
条件分岐命令情報及び条件分岐命令成立情報に基づいて
実行中のマイクロプログラムが条件分岐命令でかつその
条件分岐命令が成立したか否かを検出する条件分岐命令
検出手段と、前記マイクロプログラム制御回路からの条
件分岐命令情報に基づいて前記実行中のマイクロプログ
ラムが条件分岐命令でないことを検出する命令検出手段
と、前記条件分岐命令検出手段及び前記命令検出手段各
々の検出結果の論理演算を行う演算手段と、前記演算手
段の演算結果を前記実行中のマイクロプログラムのアド
レスに対応して格納する格納手段とを備え、前記格納手
段の格納内容を基に前記マイクロプログラム制御回路で
実行されるマイクロプログラムの網羅率を測定するよう
にしている。
羅率測定回路は、マイクロプログラム制御回路で実行さ
れるマイクロプログラムの網羅率を測定する網羅率測定
回路であって、前記マイクロプログラム制御回路からの
条件分岐命令情報及び条件分岐命令成立情報に基づいて
実行中のマイクロプログラムが条件分岐命令でかつその
条件分岐命令が成立したか否かを検出する条件分岐命令
検出手段と、前記マイクロプログラム制御回路からの条
件分岐命令情報に基づいて前記実行中のマイクロプログ
ラムが条件分岐命令でないことを検出する命令検出手段
と、前記条件分岐命令検出手段及び前記命令検出手段各
々の検出結果の論理演算を行う演算手段と、前記演算手
段の演算結果を前記実行中のマイクロプログラムのアド
レスに対応して格納する格納手段とを備え、前記格納手
段の格納内容を基に前記マイクロプログラム制御回路で
実行されるマイクロプログラムの網羅率を測定するよう
にしている。
【0017】すなわち、本発明の網羅率測定回路ではマ
イクロプログラムが条件分岐命令を実行した時に各分岐
方向の網羅率を測定している。この場合、網羅率測定メ
モリの容量を増やさずに条件分岐の各分岐の網羅率を測
定できるようにするため、 1.条件分岐命令は2方向分岐のみとし、分岐をするか
あるいは分岐をしないかいずれかのみとし、分岐をしな
い時には+1のアドレスに実行を移す 2.条件分岐命令があるアドレスの+1のアドレスに条
件分岐命令を置くことを禁止する 3.条件分岐命令があるアドレスの+1のアドレスに他
の条件分岐命令の分岐先アドレスを設定することを禁止
する という制限を設けている。
イクロプログラムが条件分岐命令を実行した時に各分岐
方向の網羅率を測定している。この場合、網羅率測定メ
モリの容量を増やさずに条件分岐の各分岐の網羅率を測
定できるようにするため、 1.条件分岐命令は2方向分岐のみとし、分岐をするか
あるいは分岐をしないかいずれかのみとし、分岐をしな
い時には+1のアドレスに実行を移す 2.条件分岐命令があるアドレスの+1のアドレスに条
件分岐命令を置くことを禁止する 3.条件分岐命令があるアドレスの+1のアドレスに他
の条件分岐命令の分岐先アドレスを設定することを禁止
する という制限を設けている。
【0018】また、網羅率測定メモリにマイクロプログ
ラムの実行結果を書込む回路には、 1.条件分岐命令でない時はそのまま対応するアドレス
に“1”を書込む 2.条件分岐命令の時は条件が成立して分岐する場合の
み対応するアドレスに“1”を書込む という論理を組込んである。
ラムの実行結果を書込む回路には、 1.条件分岐命令でない時はそのまま対応するアドレス
に“1”を書込む 2.条件分岐命令の時は条件が成立して分岐する場合の
み対応するアドレスに“1”を書込む という論理を組込んである。
【0019】上記のようなマイクロプログラムに対する
制限や書込み回路の論理によって網羅率測定メモリに書
込まれた値を読出し、 1.条件分岐命令に対応するアドレスの網羅率測定メモ
リの値が“1”になっていれば、分岐するパスを通って
いると判断する 2.条件分岐命令に対応するアドレスの+1の網羅率測
定メモリの値が“1”になっていれば分岐しないパスを
通っていると判断する という判断を行うことで、条件分岐命令の各方向を夫々
実行したか否かを判断することが可能となる。よって、
網羅率を測定するための網羅率測定メモリの幅を広げる
ことなく、条件分岐時の網羅率を測定することが可能と
なる。
制限や書込み回路の論理によって網羅率測定メモリに書
込まれた値を読出し、 1.条件分岐命令に対応するアドレスの網羅率測定メモ
リの値が“1”になっていれば、分岐するパスを通って
いると判断する 2.条件分岐命令に対応するアドレスの+1の網羅率測
定メモリの値が“1”になっていれば分岐しないパスを
通っていると判断する という判断を行うことで、条件分岐命令の各方向を夫々
実行したか否かを判断することが可能となる。よって、
網羅率を測定するための網羅率測定メモリの幅を広げる
ことなく、条件分岐時の網羅率を測定することが可能と
なる。
【0020】
【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図1は本発明の一実施例の構
成を示すブロック図である。図において、本発明の一実
施例による網羅率測定回路は網羅率測定メモリ2と、初
期化読出し回路3と、ノット(NOT)回路4とアンド
(AND)回路5,7とオア(OR)回路6とからなる
書込み回路とによって構成されている。
図面を参照して説明する。図1は本発明の一実施例の構
成を示すブロック図である。図において、本発明の一実
施例による網羅率測定回路は網羅率測定メモリ2と、初
期化読出し回路3と、ノット(NOT)回路4とアンド
(AND)回路5,7とオア(OR)回路6とからなる
書込み回路とによって構成されている。
【0021】マイクロプログラム制御部1は実行中のマ
イクロプログラムのアドレス100と、そのアドレスの
有効信号101と、実行中のマイクロプログラムが条件
分岐命令の時に“1”になる条件分岐信号102と、そ
の条件分岐命令の条件が成立して分岐する時に“1”に
なる条件成立信号103とを夫々出力する。
イクロプログラムのアドレス100と、そのアドレスの
有効信号101と、実行中のマイクロプログラムが条件
分岐命令の時に“1”になる条件分岐信号102と、そ
の条件分岐命令の条件が成立して分岐する時に“1”に
なる条件成立信号103とを夫々出力する。
【0022】網羅率測定メモリ2はマイクロプログラム
制御部1からのアドレス100で指示される番地にアン
ド回路7の演算結果104を書込む。初期化読出し回路
3は網羅率の測定前に信号線105によって網羅率測定
メモリ2に初期値(“0”)を書込み、網羅率測定メモ
リ2の内容を全て“0”にして網羅率測定の準備を行
い、測定後に読出しアドレス信号106を出力して網羅
率測定メモリ2からの読出しデータ信号107の値を取
込む。
制御部1からのアドレス100で指示される番地にアン
ド回路7の演算結果104を書込む。初期化読出し回路
3は網羅率の測定前に信号線105によって網羅率測定
メモリ2に初期値(“0”)を書込み、網羅率測定メモ
リ2の内容を全て“0”にして網羅率測定の準備を行
い、測定後に読出しアドレス信号106を出力して網羅
率測定メモリ2からの読出しデータ信号107の値を取
込む。
【0023】ノット回路4はマイクロプログラム制御部
1からの条件分岐信号102の値を反転してオア回路6
に出力する。アンド回路5はマイクロプログラム制御部
1からの条件分岐信号102及び条件成立信号103各
々の値のアンドをとり、その演算結果をオア回路6に出
力する。
1からの条件分岐信号102の値を反転してオア回路6
に出力する。アンド回路5はマイクロプログラム制御部
1からの条件分岐信号102及び条件成立信号103各
々の値のアンドをとり、その演算結果をオア回路6に出
力する。
【0024】オア回路6はノット回路4の反転値とアン
ド回路5の演算結果とのオアをとり、その演算結果をア
ンド回路7に出力する。アンド回路7はオア回路6の演
算結果とマイクロプログラム制御部1からの有効信号1
01とアンドをとり、その演算結果104を網羅率測定
メモリ2に出力する。
ド回路5の演算結果とのオアをとり、その演算結果をア
ンド回路7に出力する。アンド回路7はオア回路6の演
算結果とマイクロプログラム制御部1からの有効信号1
01とアンドをとり、その演算結果104を網羅率測定
メモリ2に出力する。
【0025】すなわち、マイクロプログラム制御部1で
実行中のマイクロプログラムが条件分岐命令でなく、そ
のアドレスが有効である場合、マイクロプログラム制御
部1からの有効信号101が“1”となり、条件分岐信
号102が“0”となる。この場合、ノット回路4の出
力が“1”となるので、アンド回路7の演算結果104
が“1”となる。
実行中のマイクロプログラムが条件分岐命令でなく、そ
のアドレスが有効である場合、マイクロプログラム制御
部1からの有効信号101が“1”となり、条件分岐信
号102が“0”となる。この場合、ノット回路4の出
力が“1”となるので、アンド回路7の演算結果104
が“1”となる。
【0026】また、マイクロプログラム制御部1で実行
中のマイクロプログラムが条件分岐命令でかつその条件
が成立して分岐し、そのアドレスが有効である場合、マ
イクロプログラム制御部1からの有効信号101と条件
分岐信号102と条件成立信号103とが夫々“1”に
なる。この場合、アンド回路5の出力が“1”となるの
で、アンド回路7の演算結果104が“1”となる。上
記の場合以外は、アンド回路7の演算結果104が
“0”となる。
中のマイクロプログラムが条件分岐命令でかつその条件
が成立して分岐し、そのアドレスが有効である場合、マ
イクロプログラム制御部1からの有効信号101と条件
分岐信号102と条件成立信号103とが夫々“1”に
なる。この場合、アンド回路5の出力が“1”となるの
で、アンド回路7の演算結果104が“1”となる。上
記の場合以外は、アンド回路7の演算結果104が
“0”となる。
【0027】つまり、網羅率測定メモリ2には有効信号
101が“1”でかつそのマイクロプログラムが条件分
岐命令でない場合、あるいは有効信号101が“1”で
かつ条件分岐信号102及び条件成立信号103各々が
“1”の場合にアドレス100で指示される位置に
“1”が書込まれる。
101が“1”でかつそのマイクロプログラムが条件分
岐命令でない場合、あるいは有効信号101が“1”で
かつ条件分岐信号102及び条件成立信号103各々が
“1”の場合にアドレス100で指示される位置に
“1”が書込まれる。
【0028】上記の網羅率測定回路ではマイクロプログ
ラム制御部1が条件分岐命令を実行した時に各分岐方向
の網羅率を測定する。その場合、網羅率測定メモリ2の
容量を増やさずに条件分岐の各分岐の網羅率を測定でき
るようにするために、 1.条件分岐命令は2方向分岐のみとし、分岐をするか
あるいは分岐をしないかいずれかのみとし、分岐をしな
い時には+1のアドレスに実行を移す 2.条件分岐命令があるアドレスの+1のアドレスに条
件分岐命令を置くことを禁止する 3.条件分岐命令があるアドレスの+1のアドレスに他
の条件分岐命令の分岐先アドレスを設定することを禁止
する という制限をマイクロプログラム制御部1で実行するマ
イクロプログラムに設けている。
ラム制御部1が条件分岐命令を実行した時に各分岐方向
の網羅率を測定する。その場合、網羅率測定メモリ2の
容量を増やさずに条件分岐の各分岐の網羅率を測定でき
るようにするために、 1.条件分岐命令は2方向分岐のみとし、分岐をするか
あるいは分岐をしないかいずれかのみとし、分岐をしな
い時には+1のアドレスに実行を移す 2.条件分岐命令があるアドレスの+1のアドレスに条
件分岐命令を置くことを禁止する 3.条件分岐命令があるアドレスの+1のアドレスに他
の条件分岐命令の分岐先アドレスを設定することを禁止
する という制限をマイクロプログラム制御部1で実行するマ
イクロプログラムに設けている。
【0029】また、網羅率測定メモリ2にマイクロプロ
グラムの実行結果を書込む上記の書込み回路には、 1.条件分岐命令でない時はそのまま対応するアドレス
に“1”を書込む 2.条件分岐命令の時は条件が成立して分岐する場合の
み対応するアドレスに“1”を書込む という論理を組込んである。
グラムの実行結果を書込む上記の書込み回路には、 1.条件分岐命令でない時はそのまま対応するアドレス
に“1”を書込む 2.条件分岐命令の時は条件が成立して分岐する場合の
み対応するアドレスに“1”を書込む という論理を組込んである。
【0030】上記のようなマイクロプログラムに対する
制限や書込み回路の論理によって網羅率測定メモリ2に
書込まれた値を読出し、 1.条件分岐命令に対応するアドレスの網羅率測定メモ
リ2の値が“1”になっていれば、分岐するパスを通っ
ていると判断する 2.条件分岐命令に対応するアドレスの+1の網羅率測
定メモリ2の値が“1”になっていれば分岐しないパス
を通っていると判断する という判断を行うことで、条件分岐命令の各方向を夫々
実行したか否かを判断することが可能となる。
制限や書込み回路の論理によって網羅率測定メモリ2に
書込まれた値を読出し、 1.条件分岐命令に対応するアドレスの網羅率測定メモ
リ2の値が“1”になっていれば、分岐するパスを通っ
ていると判断する 2.条件分岐命令に対応するアドレスの+1の網羅率測
定メモリ2の値が“1”になっていれば分岐しないパス
を通っていると判断する という判断を行うことで、条件分岐命令の各方向を夫々
実行したか否かを判断することが可能となる。
【0031】図2は本発明の一実施例によるマイクロプ
ログラムの実行例を示す図であり、図3は図2に示す実
行例における網羅率の算出方法を示す図である。これら
図2及び図3を用いて網羅率の測定方法について説明す
る。
ログラムの実行例を示す図であり、図3は図2に示す実
行例における網羅率の算出方法を示す図である。これら
図2及び図3を用いて網羅率の測定方法について説明す
る。
【0032】図2にはアドレスc,f,iのマイクロプ
ログラムの命令が分岐命令で、アドレスa,b,d,
e,g,h,j,kのマイクロプログラムの命令が分岐
命令以外であった場合の網羅率測定メモリ2の書込み内
容を示している。
ログラムの命令が分岐命令で、アドレスa,b,d,
e,g,h,j,kのマイクロプログラムの命令が分岐
命令以外であった場合の網羅率測定メモリ2の書込み内
容を示している。
【0033】すなわち、網羅率測定メモリ2のアドレス
c,jに夫々対応する番地に“0”が書込まれている以
外は、他のアドレスa,b,d〜i,kに夫々対応する
番地に“1”が書込まれている。
c,jに夫々対応する番地に“0”が書込まれている以
外は、他のアドレスa,b,d〜i,kに夫々対応する
番地に“1”が書込まれている。
【0034】この場合、アドレスcでは分岐したパス
(以下、分岐パスとする)が実行されず、アドレスiで
は分岐したパスが実行されているが、分岐しないパス
(以下、非分岐パスとする)が実行されていない。ま
た、アドレスkが“1”になっているのは他のアドレス
から分岐してきて実行されたものである。
(以下、分岐パスとする)が実行されず、アドレスiで
は分岐したパスが実行されているが、分岐しないパス
(以下、非分岐パスとする)が実行されていない。ま
た、アドレスkが“1”になっているのは他のアドレス
から分岐してきて実行されたものである。
【0035】上記の場合、条件分岐命令のところ(アド
レスc,f,i)で分岐した場合と分岐しなかった場合
とを夫々別のステップと考えると、アドレスcでは分岐
しなかったが次のアドレスdがパスを通過しているの
で、アドレスcの命令は非分岐パスを通過した(図3
中、○で示す)と判断され、分岐パスは非通過(図3
中、×で示す)と判断される。
レスc,f,i)で分岐した場合と分岐しなかった場合
とを夫々別のステップと考えると、アドレスcでは分岐
しなかったが次のアドレスdがパスを通過しているの
で、アドレスcの命令は非分岐パスを通過した(図3
中、○で示す)と判断され、分岐パスは非通過(図3
中、×で示す)と判断される。
【0036】また、アドレスfでは分岐しかつ次のアド
レスgがパスを通過しているので、アドレスfの命令は
非分岐パスを通過したと判断され、条件分岐命令の分岐
も分岐パスを通過したと判断される。
レスgがパスを通過しているので、アドレスfの命令は
非分岐パスを通過したと判断され、条件分岐命令の分岐
も分岐パスを通過したと判断される。
【0037】さらに、アドレスiでは分岐しかつ次のア
ドレスjがパスを通過していないので、アドレスiの命
令は非分岐パスを通過しないと判断され、条件分岐命令
の分岐は分岐パスを通過したと判断される(図3参
照)。上記以外のアドレスa,b,e,h,kの命令は
すべて非分岐パスを通過している。
ドレスjがパスを通過していないので、アドレスiの命
令は非分岐パスを通過しないと判断され、条件分岐命令
の分岐は分岐パスを通過したと判断される(図3参
照)。上記以外のアドレスa,b,e,h,kの命令は
すべて非分岐パスを通過している。
【0038】これら非分岐パス及び分岐パスの通過及び
非通過の数を抽出し、網羅率を計算すると、 網羅率=[(非分岐パス及び分岐パスの通過の数) /(非分岐パス及び分岐パスの通過及び非通過の数)]×100 =(11/14)×100 ≒79(%) となる。
非通過の数を抽出し、網羅率を計算すると、 網羅率=[(非分岐パス及び分岐パスの通過の数) /(非分岐パス及び分岐パスの通過及び非通過の数)]×100 =(11/14)×100 ≒79(%) となる。
【0039】このように、マイクロプログラム制御部1
からの条件分岐信号102及び条件成立信号103に基
づいて実行中のマイクロプログラムが条件分岐命令でか
つその条件分岐命令が成立したか否かをアンド回路5で
検出するとともに、マイクロプログラム制御部1からの
条件分岐信号102に基づいて実行中のマイクロプログ
ラムが条件分岐命令でないことをノット回路4で検出
し、それらの検出結果の論理演算をオア回路6及びアン
ド回路7で行うとともに、アンド回路7の演算結果を実
行中のマイクロプログラムのアドレスに対応して網羅率
測定メモリ2に格納し、その格納内容を基にマイクロプ
ログラム制御部1で実行されるマイクロプログラムの網
羅率を測定することによって、網羅率を測定するための
網羅率測定メモリ2の幅を広げることなく、条件分岐時
の網羅率を測定することができる。
からの条件分岐信号102及び条件成立信号103に基
づいて実行中のマイクロプログラムが条件分岐命令でか
つその条件分岐命令が成立したか否かをアンド回路5で
検出するとともに、マイクロプログラム制御部1からの
条件分岐信号102に基づいて実行中のマイクロプログ
ラムが条件分岐命令でないことをノット回路4で検出
し、それらの検出結果の論理演算をオア回路6及びアン
ド回路7で行うとともに、アンド回路7の演算結果を実
行中のマイクロプログラムのアドレスに対応して網羅率
測定メモリ2に格納し、その格納内容を基にマイクロプ
ログラム制御部1で実行されるマイクロプログラムの網
羅率を測定することによって、網羅率を測定するための
網羅率測定メモリ2の幅を広げることなく、条件分岐時
の網羅率を測定することができる。
【0040】
【発明の効果】以上説明したように本発明のマイクロプ
ログラムの網羅率測定回路によれば、マイクロプログラ
ムの網羅率を測定する網羅率測定回路において、実行中
のマイクロプログラムが条件分岐命令でかつその条件分
岐命令が成立したか否かの検出結果と実行中のマイクロ
プログラムが条件分岐命令でないか否かの検出結果との
論理演算を行うとともに、その演算結果を実行中のマイ
クロプログラムのアドレスに対応して格納し、その格納
内容を基にマイクロプログラムの網羅率を測定すること
によって、網羅率を測定するためのメモリの幅を広げる
ことなく、条件分岐時の網羅率を測定することができる
という効果がある。
ログラムの網羅率測定回路によれば、マイクロプログラ
ムの網羅率を測定する網羅率測定回路において、実行中
のマイクロプログラムが条件分岐命令でかつその条件分
岐命令が成立したか否かの検出結果と実行中のマイクロ
プログラムが条件分岐命令でないか否かの検出結果との
論理演算を行うとともに、その演算結果を実行中のマイ
クロプログラムのアドレスに対応して格納し、その格納
内容を基にマイクロプログラムの網羅率を測定すること
によって、網羅率を測定するためのメモリの幅を広げる
ことなく、条件分岐時の網羅率を測定することができる
という効果がある。
【0041】また、本発明の他のマイクロプログラムの
網羅率測定回路によれば、マイクロプログラム制御回路
で実行されるマイクロプログラムの網羅率を測定する網
羅率測定回路において、マイクロプログラム制御回路か
らの条件分岐命令情報及び条件分岐命令成立情報に基づ
いて実行中のマイクロプログラムが条件分岐命令でかつ
その条件分岐命令が成立したか否かの検出結果と、マイ
クロプログラム制御回路からの条件分岐命令情報に基づ
いて実行中のマイクロプログラムが条件分岐命令でない
か否かの検出結果との論理演算を行うとともに、その演
算結果を実行中のマイクロプログラムのアドレスに対応
して格納し、その格納内容を基にマイクロプログラム制
御回路で実行されるマイクロプログラムの網羅率を測定
することによって、網羅率を測定するためのメモリの幅
を広げることなく、条件分岐時の網羅率を測定すること
ができるという効果がある。
網羅率測定回路によれば、マイクロプログラム制御回路
で実行されるマイクロプログラムの網羅率を測定する網
羅率測定回路において、マイクロプログラム制御回路か
らの条件分岐命令情報及び条件分岐命令成立情報に基づ
いて実行中のマイクロプログラムが条件分岐命令でかつ
その条件分岐命令が成立したか否かの検出結果と、マイ
クロプログラム制御回路からの条件分岐命令情報に基づ
いて実行中のマイクロプログラムが条件分岐命令でない
か否かの検出結果との論理演算を行うとともに、その演
算結果を実行中のマイクロプログラムのアドレスに対応
して格納し、その格納内容を基にマイクロプログラム制
御回路で実行されるマイクロプログラムの網羅率を測定
することによって、網羅率を測定するためのメモリの幅
を広げることなく、条件分岐時の網羅率を測定すること
ができるという効果がある。
【図1】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図2】本発明の一実施例によるマイクロプログラムの
実行例を示す図である。
実行例を示す図である。
【図3】図2に示す実行例における網羅率の算出方法を
示す図である。
示す図である。
【図4】従来例の構成を示すブロック図である。
1 マイクロプログラム制御部 2 網羅率測定メモリ 3 初期化読出し回路 4 ノット回路 5,7 アンド回路 6 オア回路
Claims (6)
- 【請求項1】 マイクロプログラムの網羅率を測定する
網羅率測定回路であって、実行中のマイクロプログラム
が条件分岐命令でかつその条件分岐命令が成立したか否
かを検出する条件分岐命令検出手段と、前記実行中のマ
イクロプログラムが条件分岐命令でないことを検出する
命令検出手段と、前記条件分岐命令検出手段及び前記命
令検出手段各々の検出結果の論理演算を行う演算手段
と、前記演算手段の演算結果を前記実行中のマイクロプ
ログラムのアドレスに対応して格納する格納手段とを有
し、前記格納手段の格納内容を基に前記マイクロプログ
ラムの網羅率を測定するようにしたことを特徴とする網
羅率測定回路。 - 【請求項2】 前記実行中のマイクロプログラムのアド
レスが無効の時に前記演算結果の前記格納手段への出力
を抑止する手段を含むことを特徴とする請求項1記載の
網羅率測定回路。 - 【請求項3】 前記網羅率の測定実行前に前記格納手段
に予め定められた初期値を書込む書込み手段と、前記網
羅率の測定実行後に前記格納手段からその格納内容を順
次読出す読出し手段とを含むことを特徴とする請求項1
または請求項2記載の網羅率測定回路。 - 【請求項4】 マイクロプログラム制御回路で実行され
るマイクロプログラムの網羅率を測定する網羅率測定回
路であって、前記マイクロプログラム制御回路からの条
件分岐命令情報及び条件分岐命令成立情報に基づいて実
行中のマイクロプログラムが条件分岐命令でかつその条
件分岐命令が成立したか否かを検出する条件分岐命令検
出手段と、前記マイクロプログラム制御回路からの条件
分岐命令情報に基づいて前記実行中のマイクロプログラ
ムが条件分岐命令でないことを検出する命令検出手段
と、前記条件分岐命令検出手段及び前記命令検出手段各
々の検出結果の論理演算を行う演算手段と、前記演算手
段の演算結果を前記実行中のマイクロプログラムのアド
レスに対応して格納する格納手段とを有し、前記格納手
段の格納内容を基に前記マイクロプログラム制御回路で
実行されるマイクロプログラムの網羅率を測定するよう
にしたことを特徴とする網羅率測定回路。 - 【請求項5】 前記マイクロプログラム制御回路で実行
中のマイクロプログラムが有効か否かを示すアドレス有
効信号が無効の時に前記演算結果の前記格納手段への出
力を抑止する手段を含むことを特徴とする請求項4記載
の網羅率測定回路。 - 【請求項6】 前記網羅率の測定実行前に前記格納手段
に予め定められた初期値を書込む書込み手段と、前記網
羅率の測定実行後に前記格納手段からその格納内容を順
次読出す読出し手段とを含むことを特徴とする請求項4
または請求項5記載の網羅率測定回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8290757A JPH10133912A (ja) | 1996-10-31 | 1996-10-31 | マイクロプログラムの網羅率測定回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8290757A JPH10133912A (ja) | 1996-10-31 | 1996-10-31 | マイクロプログラムの網羅率測定回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10133912A true JPH10133912A (ja) | 1998-05-22 |
Family
ID=17760148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8290757A Withdrawn JPH10133912A (ja) | 1996-10-31 | 1996-10-31 | マイクロプログラムの網羅率測定回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10133912A (ja) |
-
1996
- 1996-10-31 JP JP8290757A patent/JPH10133912A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5751942A (en) | Trace event detection during trace enable transitions | |
KR20200088760A (ko) | 체크섬 생성 | |
EP0530816A2 (en) | Microprocessor with cache memory and trace analyzer therefor | |
US6643769B1 (en) | System and method for enabling selective execution of computer code | |
JPH10133912A (ja) | マイクロプログラムの網羅率測定回路 | |
JP2760228B2 (ja) | キャッシュメモリを内蔵したマイクロプロセッサとそのトレースアナライザ | |
JPS62197831A (ja) | デ−タ処理装置 | |
JP2808985B2 (ja) | 情報処理装置及びデバッグ装置 | |
JP2666737B2 (ja) | トレースメモリ内蔵マイクロプロセッサおよびトレース方法 | |
JPH0261731A (ja) | マイクロプロセッサ | |
JPS62145426A (ja) | マイクロプログラム処理装置 | |
JPH05307495A (ja) | カバレージ・テスタ | |
JP2506591B2 (ja) | 補助処理装置 | |
JPH02155052A (ja) | トレース装置 | |
JPH0559450B2 (ja) | ||
JPH06110735A (ja) | マイクロプログラム制御装置 | |
JP2003308226A (ja) | テストカバレージ方式 | |
JPS59158452A (ja) | プログラムテスト装置 | |
JPS63313244A (ja) | デ−タ処理装置 | |
JPH01274252A (ja) | 使用履歴記憶装置 | |
JPH03119436A (ja) | マイクロ命令アドレストレーサ | |
JPS645342B2 (ja) | ||
JPS63192139A (ja) | 実行バスサイクル検出装置 | |
JPS6158049A (ja) | エラ−検出方式 | |
JPS58105359A (ja) | プログラム処理時間測定方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040106 |