JPH0990424A

JPH0990424A - 薄膜半導体装置

Info

Publication number: JPH0990424A
Application number: JP26499595A
Authority: JP
Inventors: Masumitsu Ino; 益充猪野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-09-19
Filing date: 1995-09-19
Publication date: 1997-04-04

Abstract

(57)【要約】【課題】薄膜半導体装置に集積形成されるボトムゲー
ト型トランジスタの誤動作及び電流リークを抑制する。【解決手段】薄膜半導体装置は絶縁基板１上にパタニ
ング形成されたゲート電極２と、このゲート電極２を被
覆するゲート絶縁膜３と、非単結晶性の半導体薄膜４と
を備えている。半導体薄膜４はゲート電極２との間でボ
トムゲート型トランジスタ５のチャネル部Ｃｈを構成す
る。ボトムゲート型トランジスタ５は上部絶縁膜６，８
により被覆されている。この上部絶縁膜に開口したコン
タクトホールを介して画素電極９がトランジスタ５に接
続している。上部絶縁膜６，８は画素電極９をチャネル
部Ｃｈの上から電気的に分離する為に十分な厚みＴを有
しており、画素電極９側から見たボトムゲート型トラン
ジスタ５の閾値が画素電極９に印加される信号電圧を下
回らない様にしている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はアクティブマトリク
ス型液晶表示装置の駆動基板等に用いられる薄膜半導体
装置に関する。より詳しくは、薄膜半導体装置に集積形
成されたボトムゲート型の薄膜トランジスタのゲート電
極と反対側に位置する絶縁膜の構成に関する。

【０００２】

【従来の技術】図９を参照して従来の薄膜半導体装置の
構造を簡潔に説明する。絶縁基板１０１の上にゲート電
極１０２がパタニング形成されている。このゲート電極
１０２を被覆する様にゲート絶縁膜１０３が形成されて
いる。ゲート絶縁膜１０３の上には非単結晶性の半導体
薄膜１０４が形成されており、ボトムゲート型薄膜トラ
ンジスタ１０５の活性層となる。即ち、半導体薄膜１０
４はゲート電極１０２との間でボトムゲート型薄膜トラ
ンジスタ１０５のチャネル部１０６を構成している。か
かる構成を有する薄膜トランジスタ１０５は第１層間絶
縁膜１０７により被覆されている。その上には配線電極
１０８がパタニング形成されており、コンタクトホール
を介して薄膜トランジスタ１０５のソース部Ｓに接続し
ている。配線電極１０８は第２層間絶縁膜１０９により
被覆されており、その上には画素電極１１０がパタニン
グ形成されている。画素電極１１０は第２層間絶縁膜１
０９及び第１層間絶縁膜１０７に開口したコンタクトホ
ールを介して薄膜トランジスタ１０５のドレイン部Ｄに
接続している。チャネル部１０６と画素電極１１０との
間には第１層間絶縁膜１０７及び第２層間絶縁膜１０９
が介在しており、上部絶縁膜を構成する。この上部絶縁
膜の厚みはＴで表わされている。かかる構成を有する薄
膜半導体装置は例えばアクティブマトリクス型液晶表示
装置の駆動基板に用いられる。

【０００３】図１０は従来の薄膜半導体装置の他の例を
表わしている。これは、アクティブマトリクス型液晶表
示装置の駆動基板の周辺部に形成される駆動回路部を示
している。換言すると、図９に示した薄膜半導体装置と
図１０に示した薄膜半導体装置は同一の絶縁基板１０１
の上に形成されている。本図に示したボトムゲート型の
薄膜トランジスタは図９に示した薄膜トランジスタと基
本的には同一の構造を有しており、対応する部分には対
応する参照番号を付して理解を容易にしている。異なる
点は、周辺駆動回路用のトランジスタでは、画素電極に
代えて配線電極１０８がドレイン部Ｄに電気接続してい
る事である。配線電極１０８はパタン設計上場合によっ
てはチャネル部１０６の上部に及ぶ場合がある。この
時、配線電極１０８とチャネル部１０６との間に第１層
間絶縁膜１０７が上部絶縁膜として介在する構成とな
り、その厚みをＴで表わしている。

【０００４】

【発明が解決しようとする課題】薄膜半導体装置は低融
点ガラスを絶縁基板に用いている。アクティブマトリク
ス型の液晶表示装置等に応用する場合画面の大型化に伴
なって比較的安価な低融点ガラスを使用する事がコスト
面から有利である。低融点ガラスを用いた場合低温プロ
セスで薄膜トランジスタを形成する必要があり、この点
から前述した様にボトムゲート型が採用されている。こ
のボトムゲート型の薄膜トランジスタは半導体薄膜がゲ
ート電極の上方に形成されている為、表面からの物理的
及び電気的な影響を受けやすい。物理的には、パシベー
ション膜の作成過程におけるプラズマダメージでトラン
ジスタ特性の劣化が生じる。特に電気的な影響が大き
く、半導体薄膜が上方にある為その上に形成されている
画素電極や配線電極（上部電極）との容量結合が発生し
やすい。この為、半導体薄膜の下方に存在する制御用の
ゲート電極の電位と無関係に、半導体薄膜に寄生チャネ
ルが形成される事がある。例えば、図９に示す様に、第
１層間絶縁膜１０７及び第２層間絶縁膜１０９を介して
半導体薄膜１０４の上方に存在する画素電極１１０の電
位により、チャネル部１０６に寄生チャネル１１１が生
じる。この寄生チャネル１１１により薄膜トランジスタ
１０５のリーク電流が増大し、アクティブマトリクス型
液晶表示装置の画質劣化やコントラスト低下を引き起
す。又、図１０に示す様に、第１層間絶縁膜１０７を介
して半導体薄膜１０４の上方に配置している配線電極１
０８の電位により、チャネル部１０６に寄生容量１１１
が生じる。例えば、ソース部Ｓ側の配線電極１０８を接
地レベルとし、ドレイン部Ｄ側の配線電極１０８を高電
位にすると、寄生チャネル１１１が誘起される。この寄
生チャネル１１１が生じると薄膜トランジスタ１０５が
誤動作し駆動回路の正常な動作が乱される。一般に、ボ
トムゲート型の薄膜トランジスタでは、チャネル部を構
成する半導体薄膜とその上方に位置する配線電極や画素
電極との間には層間絶縁膜が介在している。この層間絶
縁膜の厚みＴは製造プロセス上の観点から適当に設定さ
れている。この為、層間絶縁膜の厚みＴが比較的小さい
領域が生じ、個々にトランジスタの寄生チャネルが形成
される事がある。この結果、トランジスタの非動作時に
リーク電流が発生し液晶表示装置の画質を極端に劣化さ
せていた。又、周辺駆動回路内蔵型のアクティブマトリ
クス型液晶表示装置では寄生チャネルの発生により駆動
回路の誤動作を招いていた。

【０００５】

【課題を解決するための手段】上述した従来の技術の課
題を解決する為以下の手段を講じた。即ち、本発明にか
かる薄膜半導体装置は基本的な構成として、絶縁基板上
にパタニング形成されたゲート電極と、該ゲート電極を
被覆するゲート絶縁膜と、非単結晶性の半導体薄膜から
なり該ゲート電極との間でボトムゲート型トランジスタ
のチャネル部を構成する活性層と、該ボトムゲート型ト
ランジスタを被覆する上部絶縁膜と、該上部絶縁膜に開
口したコンタクトホールを介して該ボトムゲート型トラ
ンジスタに接続する上部電極とを備えている。特徴事項
として、前記上部絶縁膜は該上部電極を該チャネル部の
上から電気的に分離する為に十分な厚みを有し、該上部
電極側から見たボトムゲート型トランジスタの閾値が該
上部電極に印加される電圧を上回る様にしている。

【０００６】好ましくは、前記上部絶縁膜はＳｉＯ₂を
主体とし、その厚みが３５０nm以上である。又、前記上
部絶縁膜は該コンタクトホールの開口寸法より小さな厚
みを有する。前記上部電極は該ボトムゲート型トランジ
スタにより信号電圧が書き込まれる画素電極である。あ
るいは、前記上部電極は該ボトムゲート型トランジスタ
に信号電圧を供給する配線電極である。

【０００７】本発明はアクティブマトリクス表示装置を
包含している。即ち、本発明にかかるアクティブマトリ
クス表示装置は所定の間隙を介して接合した一対の絶縁
基板と、該間隙に保持された電気光学物質とを備えてい
る。一方の絶縁基板はボトムゲート型のチャネル部を備
えた薄膜トランジスタと、これを被覆する上部絶縁膜
と、その上に配置した画素電極及び配線電極を含む上部
電極とを有する。他方の絶縁基板は対向電極を有する。
特徴事項として、前記上部絶縁膜は該上部電極を該チャ
ネル部の上から電気的に分離する為に十分な厚みを有
し、該上部電極側から見た該薄膜トランジスタの閾値が
該上部電極に印加される電圧を下回らない様にしてい
る。

【０００８】本発明によれば、上部絶縁膜は比較的大き
な厚みを有し、配線電極や画素電極等の上部電極をボト
ムゲート型トランジスタのチャネル部の上から電気的に
分離しており、容量結合が生じない様にしている。この
為、上部電極側から見たボトムゲート型トランジスタの
閾値が上部電極に印加される電圧を下回る事がなく、通
常の動作条件下でチャネル部に寄生チャネルが誘起され
る惧れがない。即ち、層間絶縁膜の厚みを大きくして半
導体薄膜と上部電極との間の距離を十分に確保し、寄生
チャネルによるトランジスタの誤動作やリーク電流発生
を防いでいる。

【０００９】

【発明の実施の形態】以下図面を参照して本発明の最良
な実施形態を詳細に説明する。図１は本発明にかかる薄
膜半導体装置の基本的な構成を示す模式的な部分断面図
である。本薄膜半導体装置は、低融点ガラス等からなる
絶縁基板１を用いて構成されている。この絶縁基板１の
上にはゲート電極２がパタニング形成されている。ゲー
ト電極２はゲート絶縁膜３により被覆されている。ゲー
ト絶縁膜３の上には非単結晶性の半導体薄膜４がアイラ
ンド状に形成されている。半導体薄膜４は多結晶シリコ
ン又は非晶質シリコン等からなりボトムゲート型トラン
ジスタ５の活性層を構成する。換言すると、半導体薄膜
４はゲート絶縁膜３を介してゲート電極２との間でボト
ムゲート型トランジスタ５のチャネル部Ｃｈを構成す
る。かかる構成を有するトランジスタ５はＳｉＯ₂等か
らなる第１層間絶縁膜６により被覆されている。第１層
間絶縁膜６の上にはアルミニウム等からなる配線電極７
がパタニング形成されており、コンタクトホールを介し
てトランジスタ５のソース部Ｓと電気接続している。こ
のソース部Ｓは半導体薄膜４に例えばＮ型の不純物を高
濃度で拡散して得られる。配線電極７はＳｉＯ₂等から
なる第２層間絶縁膜８により被覆されている。なお、第
２層間絶縁膜８に代えてアクリル樹脂等の平坦化膜を用
いても良い。これら第１層間絶縁膜６及び第２層間絶縁
膜８は上部絶縁膜を構成する。上部絶縁膜の厚みはＴで
表わされている。第２層間絶縁膜８の上にはＩＴＯ等か
らなる画素電極９がパタニング形成されており、上部絶
縁膜に開口したコンタクトホールを介してボトムゲート
型トランジスタ５のドレイン領域Ｄに接続している。画
素電極９はボトムゲート型トランジスタ５のチャネル部
Ｃｈの上方に及んでおり、上部電極と呼ぶ場合がある。
特徴事項として、上部絶縁膜（即ち、第１層間絶縁膜６
及び第２層間絶縁膜８）は上部電極（即ち画素電極９）
をチャネル部Ｃｈの上から電気的に分離する為に十分な
厚みＴを有し、上部電極側から見たボトムゲート型トラ
ンジスタ５の閾値が上部電極に印加される電圧を上回る
様にしている。本例では、上部絶縁膜（６，８）はＳｉ
Ｏ₂を主体とし、その厚みＴが３５０nm以上に設定され
ている。これにより、半導体薄膜４と画素電極９の容量
結合を抑制できる。前述した様に、上部電極は画素電極
９からなり、ボトムゲート型トランジスタ５により信号
電圧が書き込まれる。

【００１０】かかる構成を有する薄膜半導体装置はアク
ティブマトリクス表示装置の駆動基板に用いられる。即
ち、図示する様に、絶縁基板１には所定の間隙を介して
他の絶縁基板１０が接合しており、該間隙には液晶等の
電気光学物質１１が保持されている。又、他方の絶縁基
板１０の内表面にはＩＴＯ等からなる対向電極１２が全
面的に形成されている。

【００１１】図２は、図１に示した薄膜半導体装置の他
の部分を示す模式的な部分断面図であり、周辺の駆動回
路に含まれるボトムゲート型トランジスタ５を１個だけ
表わしている。図示する様に、駆動回路用のボトムゲー
ト型トランジスタ５は、画素電極駆動用のトランジスタ
と同様の構成を有しており、対応する部分には対応する
参照番号を付して理解を容易にしている。異なる点は、
画素電極に代えて配線電極７Ｄが形成されており、第１
層間絶縁膜６に開口したコンタクトホールを介してトラ
ンジスタ５のドレイン部Ｄに接続している。なお、他の
配線電極７Ｓもコンタクトホールを介してトランジスタ
５のソース部Ｓに接続している。これらの配線電極７
Ｄ，７Ｓは第２層間絶縁膜８により被覆されている。配
線電極７Ｄは第１層間絶縁膜６を介してトランジスタ５
のチャネル部Ｃｈの上方に及んでいる。従って、この構
造では配線電極７Ｄが上部電極となり、第１層間絶縁膜
６が上部絶縁膜となりその厚みがＴで表わされている。
この周辺駆動回路部においても、上部絶縁膜（６）は上
部電極（７Ｄ）をチャネル部Ｃｈの上から電気的に分離
する為に十分な厚みＴを有し、上部電極側から見たボト
ムゲート型トランジスタ５の閾値が配線電極７Ｄに印加
される信号電圧を下回らない。具体的には、上部絶縁膜
（第１層間絶縁膜６）はＳｉＯ₂を主体とし、その厚み
Ｔが３５０nm以上に設定されている。

【００１２】ボトムゲート型トランジスタの閾値ＶＴＨ
と上部絶縁膜の厚みＴとの関係について理論的な考察を
加える。一般に、ボトムゲート型薄膜トランジスタの閾
値ＶＴＨは以下の式により定義されている。ＶＴＨ＝φｍｓ−Ｑｓｓ／Ｃｉ＋２ΨＢ＋（２×ｑ×ε
Ｓｉ×Ｎａ×２ΨＢ）−１／２／Ｃｉ上記式においてφｍｓは半導体と金属の仕事関数差を表
わしている。Ｑｓｓは半導体と絶縁膜の界面における表
面固定電荷を表わしている。２ΨＢは半導体の強反転状
態における表面ポテンシャルを表わしている。εＳｉは
シリコンからなる半導体の比誘電率を表わしている。ｑ
は電子１個当たりの電荷量を表わしている。Ｃｉは上部
絶縁膜の単位面積当たりの容量を表わしている。この容
量Ｃｉは上部絶縁膜を構成する材料の比誘電率に比例
し、上部絶縁膜の厚みに反比例する。Ｃｉは上部絶縁膜
の厚みが減少すると逆に増加する。上記式から明らかな
様にＣｉが増加するとＶＴＨの値自体は減少する。即
ち、上部絶縁膜の厚みが減少するとＶＴＨの値も減少す
る。通常、アクティブマトリクス型液晶表示装置の駆動
電圧はツイストネマティック型の液晶を採用した場合、
１０Ｖ程度に達する。この駆動電圧範囲で薄膜トランジ
スタは安定して動作しなくてはならない。つまり、寄生
的なチャネルに関しボトムゲート型薄膜トランジスタの
ＶＴＨは１０Ｖ以上でなくてはならない。

【００１３】図３は、ボトムゲート型トランジスタの閾
値ＶＴＨと上部絶縁膜（層間絶縁膜）の厚みとの関係を
示すグラフである。このグラフは上記式を用いて計算に
より得られたものである。グラフの算出に当たって、φ
ｍｓは−０．５３eVに設定し、Ｑｓｓは２．５×１０¹¹
／cm²に設定し、２ΨＢは０．６に設定し、εＳｉは１
１．９に設定し、Ｎａは１×１０¹⁷／cm³に設定した。
ここでは３種類の絶縁膜材料ＳｉＯ₂，Ｓｉ₃Ｎ₄，Ｔ
ａＯ_xについて、夫々ＶＴＨと絶縁膜厚みとの関係を算
出した。ここで、ＳｉＯ₂の比誘電率は３．９であり、
Ｓｉ₃Ｎ₄の比誘電率は７．５であり、ＴａＯ_xの比誘
電率は２５程度である。前述した様に、寄生チャネルを
含めたトランジスタ動作として許容できるのは１０Ｖ以
下のＶＴＨであるから、図３に示したグラフにより自ず
と絶縁膜の厚みの下限値が決まる。上部絶縁膜がＳｉＯ
₂の単層からなる場合、その厚みは３５０nm以上が必要
となる。Ｓｉ₃Ｎ₄の単層ならば６５０nm以上が必要で
ある。ＴａＯ_xの単層ならば２１００nm以上が必要であ
る。通常、半導体プロセスでは工程の短縮化及びステッ
プカバレッジの観点から、上部絶縁膜を薄膜化する必要
がある。ピンホールフリーの構造を得る為にはＳｉＯ₂
／Ｓｉ₃Ｎ₄／ＴａＯ_xの多層構造を形成する必要があ
る。この場合、多層構造の総厚は一般にＳｉＯ₂の膜が
支配的になる。この為、上部絶縁膜としては３５０nmが
最小の膜厚と考えられる。

【００１４】図４は、図１に示した薄膜半導体装置のコ
ンタクトホール構造を示す模式的な斜視断面図である。
上部絶縁膜（６，８）の厚みＴの上限値は、コンタクト
ホール２０の一片の長さＡの１／２より小さいもので決
定される。画素電極９と半導体薄膜４の間に、画素電極
９とドレイン部Ｄとを互いに接続する為、コンタクトホ
ール２０を形成している。このコンタクトホール２０は
ウェットエッチングにより上部絶縁膜（６，８）に開口
される。この為、コンタクトホール２０の断面は例えば
傾斜角が４５°程度のテーパー形状になる。このテーパ
ー形状を考慮に入れると、コンタクトホール２０の底部
で画素電極９と半導体薄膜４が良好に面接触する為に、
上部絶縁膜（６，８）の厚みＴはコンタクトホール２０
の上部の開口部の一片の長さＡの１／２以下でなくては
ならない。画素電極９と半導体薄膜４の面接触を確保す
る為には、Ｔ＜Ａ／２の条件を満たさなくてはならな
い。

【００１５】最後に図５ないし図８の工程図を参照し
て、本発明にかかる薄膜半導体装置の製造方法を詳細に
説明する。先ず図５の工程Ａで低融点ガラス等からなる
絶縁基板５０を用意する。次に、工程Ｂで、絶縁基板５
０の上にスパッタリングで金属膜５１（Ｍｏ／Ｔａ）を
成膜する。工程Ｃに進み、金属膜をドライエッチングに
よりパタニングしてゲート電極５２に加工する。工程Ｄ
に進み、ゲート電極５２を陽極酸化処理して、その表面
に陽極酸化膜５３を形成する。この後陽極酸化に用いた
接続電極をゲート電極５２からエッチングで切り離し除
去する。さらに、必要に応じゲート電極５２に対するコ
ンタクトをとる為、陽極酸化膜５３を部分的にエッチン
グで除去する。

【００１６】図６の工程Ｅに進み、Ｐ−ＣＶＤ法により
ゲート絶縁膜５４及び半導体薄膜５５を連続的に成膜す
る。本例では、ＳｉＮ／ＳｉＯ₂の二層構造からなるゲ
ート絶縁膜５４を形成している。又、半導体薄膜５５は
非晶質シリコンからなる。この後レーザアニールを行な
い、非晶質シリコンを多結晶シリコンに転換する。工程
Ｆに進み、裏面露光を利用してゲート電極５２に整合す
るレジストパタン５６を半導体薄膜５５の上に形成す
る。工程Ｇに進み、レジストパタン５６をマスクとして
不純物Ｐをイオンドーピングにより半導体薄膜５５に注
入する。この不純物注入は原料ガスとしてＰＨ₃を用
い、Ｎチャネル型の薄膜トランジスタのソース部及びド
レイン部形成を目的としている。工程Ｈに進み、再びレ
ーザアニールを行ない半導体薄膜５５にイオンドーピン
グされた不純物の活性化を図る。この際のレーザエネル
ギー密度は例えば２００mJ／cm²〜５００mJ／cm²程度
に設定される。この後使用済みになったレジストパタン
を除去する。

【００１７】図７の工程Ｉに進み、ＨＦを用いたウェッ
トエッチングにより半導体薄膜５５をアイランド状にパ
タニングし、薄膜トランジスタの素子領域に加工する。
工程Ｊに進み、ＣＶＤ法によりＰＳＧを堆積し、第１層
間絶縁膜５７を形成する。工程Ｋに進み、ＨＦを用いた
ウェットエッチングにより第１層間絶縁膜５７にコンタ
クトホール５８を開口する。工程Ｌに進み、スパッタリ
ング法で第１層間絶縁膜５７の上にアルミニウム５９を
成膜する。

【００１８】図８の工程Ｍに進み、アルミニウムを所定
の形状にパタニングして配線電極６０に加工する。工程
Ｎに進み、配線電極６０を被覆する様にＰ−ＣＶＤ法で
ＳｉＯ₂を堆積し第２層間絶縁膜６１を形成する。工程
Ｏに進み、ＨＦを用いたウェットエッチングにより第１
層間絶縁膜５７及び第２層間絶縁膜６１からなる上部絶
縁膜にコンタクトホール６２を開口する。最後に工程Ｐ
に進み、第２層間絶縁膜６１の上にＩＴＯを全面的に成
膜した後、所定の形状にパタニングして画素電極６２に
加工する。以上により、アクティブマトリクス表示装置
の駆動基板に好適な薄膜半導体装置が完成する。

【００１９】

【発明の効果】以上説明した様に、本発明によれば、ボ
トムゲート型のトランジスタにおいて、上部絶縁膜は画
素電極や配線電極等の上部電極をチャネル部の上から電
気的に分離する為に十分な厚みを有し、上部電極側から
見たボトムゲート型薄膜トランジスタの閾値が上部電極
に印加される駆動電圧を下回らない様にしている。これ
により、ボトムゲート型トランジスタのリーク電流が減
少し、アクティブマトリクス型表示装置等に応用した場
合その画質が向上する。又、同じくボトムゲート型トラ
ンジスタから構成される駆動回路の誤動作がなくなり、
安定した画像表示が長期に渡って可能になる。

【図面の簡単な説明】

【図１】本発明にかかる薄膜半導体装置の最良な実施形
態を示す模式的な部分断面図である。

【図２】同じく本発明にかかる薄膜半導体装置を示す部
分断面図である。

【図３】ボトムゲート型トランジスタの閾値ＶＴＨと層
間絶縁膜の厚みとの関係を示すグラフである。

【図４】図１に示した薄膜半導体装置のコンタクト構造
を示す模式的な斜視断面図である。

【図５】本発明にかかる薄膜半導体装置の製造方法を示
す工程図である。

【図６】同じく製造方法を示す工程図である。

【図７】同じく製造方法を示す工程図である。

【図８】同じく製造方法を示す工程図である。

【図９】従来の薄膜半導体装置の一例を示す断面図であ
る。

【図１０】従来の薄膜半導体装置の他の例を示す断面図
である。

【符号の説明】

１絶縁基板２ゲート電極３ゲート絶縁膜４半導体薄膜５トランジスタ６第１層間絶縁膜７配線電極８第２層間絶縁膜９画素電極１０絶縁基板１１電気光学物質１２対向電極２０コンタクトホール

Claims

【特許請求の範囲】

【請求項１】絶縁基板上にパタニング形成されたゲー
ト電極と、該ゲート電極を被覆するゲート絶縁膜と、非
単結晶性の半導体薄膜からなり該ゲート電極との間でボ
トムゲート型トランジスタのチャネル部を構成する活性
層と、該ボトムゲート型トランジスタを被覆する上部絶
縁膜と、該上部絶縁膜に開口したコンタクトホールを介
して該ボトムゲート型トランジスタに接続する上部電極
とを備えた薄膜半導体装置であって、前記上部絶縁膜は該上部電極を該チャネル部の上から電
気的に分離する為に十分な厚みを有し、該上部電極側か
ら見たボトムゲート型トランジスタの閾値が該上部電極
に印加される電圧を上回る事を特徴とする薄膜半導体装
置。
【請求項２】前記上部絶縁膜はＳｉＯ₂を主体とし、
その厚みが３５０nm以上である事を特徴とする請求項１
記載の薄膜半導体装置。
【請求項３】前記上部絶縁膜は該コンタクトホールの
開口寸法より小さな厚みを有する事を特徴とする請求項
１記載の薄膜半導体装置。
【請求項４】前記上部電極は該ボトムゲート型トラン
ジスタにより信号電圧が書き込まれる画素電極である事
を特徴とする請求項１記載の薄膜半導体装置。
【請求項５】前記上部電極は該ボトムゲート型トラン
ジスタに信号電圧を供給する配線電極である事を特徴と
する請求項１記載の薄膜半導体装置。
【請求項６】所定の間隙を介して接合した一対の絶縁
基板と、該間隙に保持された電気光学物質とを備え、一方の絶縁基板はボトムゲート型のチャネル部を備えた
薄膜トランジスタと、これを被覆する上部絶縁膜と、そ
の上に配置した画素電極及び配線電極を含む上部電極と
を有し、他方の絶縁基板は対向電極を有するアクティブマトリク
ス表示装置であって、前記上部絶縁膜は該上部電極を該チャネル部の上から電
気的に分離する為に十分な厚みを有し、該上部電極側か
ら見た該薄膜トランジスタの閾値が該上部電極に印加さ
れる電圧を下回らない事を特徴とするアクティブマトリ
クス表示装置。