JPH0982967A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0982967A
JPH0982967A JP23253795A JP23253795A JPH0982967A JP H0982967 A JPH0982967 A JP H0982967A JP 23253795 A JP23253795 A JP 23253795A JP 23253795 A JP23253795 A JP 23253795A JP H0982967 A JPH0982967 A JP H0982967A
Authority
JP
Japan
Prior art keywords
film
substrate
heat
method
iv semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23253795A
Other languages
Japanese (ja)
Inventor
Tomomasa Ueda
Hirosaku Yamada
知正 上田
啓作 山田
Original Assignee
Toshiba Corp
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, 株式会社東芝 filed Critical Toshiba Corp
Priority to JP23253795A priority Critical patent/JPH0982967A/en
Publication of JPH0982967A publication Critical patent/JPH0982967A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To eliminate the upper limit of a process temperature by forming a plurality of films containing IV semiconductor films on a heat-resisting substrate and sticking a transparent insulating substrate onto a laminated film while removing the heat-resisting substrate from the laminator film. SOLUTION: Various films such as SiO2 , a(amorphous)-Si, Al, etc., are formed on one main surface of a metallic wheel 1 by a plurality of evaporating processes in the metallic wheel 1 led out from a roll section. An insulating transparent substrate 2 such as a glass substrate, an organic transparent substrate, etc., is contact-bonded on a deposit film formed by these evaporating processes. A metallic-wheel removing-process energy transistor is formed. That is, the upper limit of a process temperature at the time of the formation of various films containing a IV semiconductor film by the heat-resisting temperature of the transparent insulating substrate is eliminated because heat treatment by a comparatively high temperature required for forming the IV semiconductor film and an insulating film is completed on a heat-resisting substrate. Accordingly, the degree of freedom of the selection of a film formation method is extended.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、例えば液晶表示装置における画素部スイッチング素子や駆動回路部素子等の、透明な絶縁性基板を用いてなる半導体装置の製造方法に関する。 The present invention relates to, for example, such as a pixel unit switching element and the driving circuit unit element in the liquid crystal display device, a method of manufacturing a semiconductor device using a transparent insulating substrate.

【0002】 [0002]

【従来の技術】通常、液晶表示装置の画素部や駆動回路部に組み込まれる半導体装置の基板にはガラスが用いられる。 2. Description of the Related Art In general, glass is used for the substrate of the semiconductor device to be incorporated in the pixel portion and the driver circuit portion of the liquid crystal display device. このため半導体装置は、製造上のプロセス温度の上限ががガラスの耐熱温度により制限され、低温プロセスで製造することが要求される。 Thus the semiconductor device, the upper limit of process temperature on the production is limited by the heat resistance temperature of the glass, it is required to produce a low-temperature process. また近年、液晶表示装置の大画面化(ガラス基板の大面積化)により、低温プロセスの要求はいっそう高まる傾向を呈している。 Recently, a large screen of the liquid crystal display device (a larger glass substrate), the low temperature process requirements and has a further increased tendency.

【0003】しかしながら、このようなプロセス温度の制約は、液晶表示装置に搭載されるトランジスタの移動度、信頼性の向上を阻む要素となるばかりか、ガラス基板上に多結晶Si膜を形成するにあたり、単純な熱CV However, constraints such process temperatures, the mobility of the transistor to be mounted on a liquid crystal display device, not only the elements that prevent the improvement of reliability, in forming a polycrystalline Si film on a glass substrate , simple thermal CV
D法に代えてレーザアニール法を用いねばならないなど、プロセスの複雑化を招く。 Etc. must use a laser annealing method in place of the D method, complicating the process.

【0004】また、液晶表示装置の大型化に伴う重量的な要求から、半導体装置の基板としてガラスよりもさらに軽量な樹脂製基板を用いることが望まれている。 Further, from the weight requirements associated with the enlargement of the liquid crystal display device, it is desirable to use a more lightweight resin substrate than the glass as the substrate of the semiconductor device. しかし、樹脂製基板はガラスよりも耐熱性が劣るため、プロセス温度はガラス基板以上に厳しく制限され、いっそう複雑な製造プロセスが要求される。 However, the resin substrate is inferior in heat resistance than glass, the process temperature is strictly limited to the above glass substrate, it is required more complicated manufacturing process.

【0005】 [0005]

【発明が解決しようとする課題】このように、半導体装置の透明絶縁性基板としてガラス基板や樹脂製透明基板を用いると、そのガラス基板や樹脂製透明基板の耐熱温度によりプロセス温度が制限され、この結果、半導体装置の高性能化、プロセスの複雑化を招くと言う問題があった。 THE INVENTION Problems to be Solved] Thus, when a glass substrate or a resin made of a transparent substrate as a transparent insulating substrate of the semiconductor device, the process temperature is limited by the heat resistance temperature of the glass substrate and a resin transparent substrate, as a result, performance of the semiconductor device, there is a problem that leads to complication of the process.

【0006】本発明はこのような課題を解決するためのもので、半導体装置の絶縁性透明基板としてガラス基板や樹脂製透明基板等の耐熱性に劣るものを用いても、IV [0006] The present invention is intended to solve such problems, even with inferior heat resistance of a glass substrate or a resin-made transparent substrate such as an insulating transparent substrate of the semiconductor device, IV
族半導体膜の成膜に際してプロセス温度の上限制限を受けずに高性能な半導体装置を得ることのできる半導体装置の製造方法の提供を目的としている。 It is intended to provide a method of manufacturing a semiconductor device capable of obtaining a high-performance semiconductor device without being upper limit of process temperature upon the formation of the family semiconductor film.

【0007】 [0007]

【課題を解決するための手段】本発明は上記目的を達成するために、耐熱基板上に、IV族半導体膜を含む複数の膜を形成し、この後、積層膜の上に透明絶縁性基板を貼り付けると共に積層膜から耐熱基板を除去し、その基板除去面に機能素子を形成するための各種加工を施して半導体装置を製造するというものである。 The present invention SUMMARY OF THE INVENTION In order to achieve the above object, on heat resistant substrate, forming a plurality of films including a Group IV semiconductor film, after this, a transparent insulating substrate on the stacked film removing the heat-resistant substrate from the laminate film with paste, it is that manufacturing a semiconductor device performs various processing to form a functional element on the substrate removal surface.

【0008】即ち、本発明においては、耐熱基板上にて、IV族半導体膜や絶縁膜の形成で要求される比較的高温による熱処理を完了させるので、透明絶縁性基板の耐熱温度による、IV族半導体膜を含む各種成膜時のプロセス温度の上限制限が解消される。 [0008] That is, in the present invention, in the heat substrate, so to complete the heat treatment due to the relatively high temperatures required in the formation of group IV semiconductor film or an insulating film, due to the heat resistance temperature of the transparent insulating substrate, Group IV upper limit of the process temperature during the various deposition including a semiconductor film is eliminated. よって、成膜方法の選択の自由度が拡大し、特にIV族半導体膜として多結晶S Thus, expanding the freedom of selection of the film forming method, particularly polycrystalline S as group IV semiconductor film
i膜を成膜する場合において、従来はレーザーアニール法を採用しなければならなかった工程が単純な熱CVD In case of forming the i-layer, the process had to employ a laser annealing method conventionally simple thermal CVD
法で済むようになる。 So it requires by law.

【0009】また、透明絶縁性基板の耐熱温度による成膜時のプロセス温度の上限制限が解消されたことで、半導体装置の基板としてガラス基板よりもさらに耐熱温度の低い樹脂製透明基板を用いることが可能になる。 [0009] The transparent insulating upper limit of the process temperature during film formation by heat-resistant temperature of the substrate that has been eliminated, the use of low resin transparent substrate further heat temperature than a glass substrate as a substrate of a semiconductor device It becomes possible.

【0010】また、Alからなる耐熱基板を用いた場合、該Al基板を部分的に除去(薄膜化して)することによって、残存するAlを配線層として利用することができる。 [0010] In the case of using the heat-resistant substrate made of Al, by the Al substrate partially removed (thinned), it can be utilized Al remaining as a wiring layer. さらに、IV族半導体膜例えば多結晶Si膜の成膜前に、Al 23 、MgO、CaF 2の中から選ばれる少なくとも1つの材料からなる半導体下地膜を成膜することで、多結晶Si膜を比較的低温で得ることが可能になる。 Further, before forming the group IV semiconductor film, for example, polycrystalline Si film, Al 2 O 3, MgO, by forming a semiconductor base film made of at least one material selected from the group consisting of CaF 2, polycrystalline Si it is possible to obtain films relatively low temperature.

【0011】IV族半導体は、Si、Ge、C等の半導体、或いはSiGe、SiC等の化合物半導体等であってもよい。 [0011] Group IV semiconductors, Si, Ge, a semiconductor such as C, or SiGe, may be a compound semiconductor such as a SiC or the like.

【0012】 [0012]

【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, an embodiment of the present invention with reference to the accompanying drawings.

【0013】図1は本発明にかかる半導体装置の製造方法の一部を説明するための工程順模式図である。 [0013] Figure 1 is a process sequential schematic diagrams for explaining part of a method of manufacturing a semiconductor device according to the present invention.

【0014】同図において、1はロール状に巻き付けられた金属ホイールである。 [0014] In the figure, 1 is a metal foil wound into a roll. ロール部より引き出された金属ホイール1は、該金属ホイール1の一主面に例えばS Metal wheel 1 pulled out from the roll unit, for example, S on one main surface of the metal wheel 1
iO 2 、a(アモルファス)−Si、Al等の各種成膜を行う複数の蒸着工程、及びこれら蒸着工程によって形成された積層膜上に例えばガラス基板、有機透明基板等の絶縁性透明基板2を圧着する工程を経て、図示しない後段の例えば金属ホイール除去工程及びトランジスタ形成工程に移される。 iO 2, a (amorphous) -Si, a plurality of deposition process performs various deposition of Al or the like, and a glass substrate, for example, on the laminated film formed by these deposition processes, the insulating transparent substrate 2 such as an organic transparent substrate through a process of crimping, transferred to the subsequent example metal foil removing step and the transistor forming step, not shown. ここで採られる蒸着法は化学蒸着(CVD)、物理蒸着(PVD)など、目的とその成膜材質に応じて選択される。 Here deposition to be taken is chemical vapor deposition (CVD), such as physical vapor deposition (PVD), is selected according to the film-forming material of interest. なお、図1では絶縁性透明基板2として有機透明基板ホイールを用いた場合を示している。 Also shows the case of using the organic transparent substrate wheel as the insulating transparent substrate 2 in FIG. 1.

【0015】次に図2及び図3を参照して、本発明に係る第1の実施形態であるMOSトランジスタの製造方法について説明する。 [0015] Referring now to FIGS. 2 and 3, a method for manufacturing the MOS transistor is a first embodiment according to the present invention.

【0016】本例では、金属ホイールとして厚さ25μm [0016] In this example, the thickness 25μm metal wheel
のAlホイール11を用いた。 Using of Al wheel 11. まず、図2(a)に示すように、Alホイール11上に、厚さ 100nmのSiO First, as shown in FIG. 2 (a), on the Al wheel 11, having a thickness of 100 nm SiO
2絶縁膜12、厚さ 200nmのSiN絶縁膜13、厚さ Second insulating film 12, a thickness of 200 nm SiN insulating film 13, the thickness
100nmのSiO 2絶縁膜14、厚さ50nmのa−Si SiO 2 insulating film 14 of 100 nm, a thickness of 50 nm a-Si
膜15、厚さ 200nmのSiO 2絶縁膜16、そして厚さ 200nmのAl膜17を順次蒸着した。 Film 15, SiO 2 insulating film 16 having a thickness of 200 nm, and successively depositing Al film 17 with a thickness of 200 nm. 蒸着法として、Alについてはスパッタ法を、それ以外はブラズマCVD法を採用した。 As evaporation method, a sputtering method for Al, otherwise employing the Burazuma CVD method. また、各蒸着工程におけるAlホイール11の加熱は、該Alホイール11の裏面に対向配置したヒータ(加熱ランプ)を用いてすべて 250℃で行った。 The heating of the Al wheel 11 in each deposition step was performed in all 250 ° C. using a heater (heat lamp) was disposed to face the back surface of the Al wheel 11. この 250℃の温度は、従来よりガラス基板上にトランジスタを形成する際の温度とほぼ同じである。 Temperature of 250 ° C. is approximately the same as the temperature for forming a transistor on a glass substrate conventionally. 続いて、Al膜17の上にエポキシ系樹脂からなる接着剤18を用いて厚さ O.8mmのアクリル基板19を貼り付けた。 Subsequently, stuck acrylic substrate 19 having a thickness of O.8mm using an adhesive 18 made of an epoxy resin on the Al film 17.

【0017】その後、酢酸を主成分とする溶液を用いてAlホイール11を全面エッチング除去し、そのAl除去面に、再びAlを厚さ 800nmでスパッタ蒸着して、 [0017] Then, the Al wheel 11 entirely etched away using a solution composed mainly of acetic acid, in the Al removal surface, and sputter deposited to a thickness 800nm ​​of Al again,
MOSトランジスタのゲート電極となるべきAl膜20 Al film 20 to be a gate electrode of the MOS transistor
を形成した(図2(b))。 Were formed (Figure 2 (b)). この際、Alホイール11 In this case, Al wheel 11
をそのまま薄膜化し、これを配線層として利用するようにしてもよい。 As it is thinned, which may be utilized as a wiring layer.

【0018】なお、図2(b〜d)及び図3において、 [0018] Incidentally, in FIG. 2 (b to d) and FIG. 3,
SiO 2絶縁膜12、SiN絶縁膜13及びSiO 2絶縁膜14は表記上一つの層として符号12+13+14 SiO 2 insulating film 12, SiN insulating film 13 and the SiO 2 insulating film 14 is code 12 as a layer of one notational + 13 + 14
で示し、また接着層18及びアクリル基板19も表記上一つの層として符号18+19で示している。 In show, also shows an adhesive layer 18 and the acrylic board 19 code 18 + 19 as denoted on one layer.

【0019】次いで、図2(c)に示すように、MOS [0019] Then, as shown in FIG. 2 (c), MOS
トランジスタのソース、ドレイン、ゲートの各領域を残すように、写真食刻法によって上からAl膜20、三層絶縁膜12+13+14、a−Si膜15、SiO 2絶縁膜16、Al膜17を順次エッチング加工した。 Transistor source, drain, so as to leave the respective region of the gate, Al film 20 from above by photo-etching method, a three-layer insulating film 12 + 13 + 14, a- Si film 15 are sequentially etched SiO 2 insulating film 16, Al film 17 processed. この後、図2(d)に示すように、ゲート領域にレジストを残してゲート領域以外のAl膜20を除去し、残ったA Thereafter, as shown in FIG. 2 (d), removing the Al film 20 other than the gate region, leaving the resist in the gate region, the remaining A
l膜20、17の表面に化学的酸化によりアルミナ21 Alumina by chemical oxidation on the surface of the l film 20,17 21
を形成した。 It was formed.

【0020】その後、残ったAl膜20をマスクとして用いて三層絶縁膜12+13+14をa−Si膜15が露出するようにRIE法でエッチングし(SiO 2及びSiNのエッチング条件ではAl及びアルミナはほとんどエッチングされない。)、エッチング後、全面に厚さ [0020] Thereafter, remaining the Al film 20 three-layer insulating film 12 + 13 + 14 used as the mask is etched by RIE to expose the a-Si film 15 (Al and alumina in etching conditions of SiO 2 and SiN Most not etched.), after etching, the thickness on the entire surface of
200nmのn型a−Si膜22を 120℃のプラズマ蒸着法により形成した(図2(e))。 The 200nm of n-type a-Si film 22 was formed by 120 ° C. the plasma deposition method (FIG. 2 (e)).

【0021】次に、再び写真食刻法により、ソース・ドレイン領域にn型a−Si膜22が残るようにn型a− Next, again by photolithography method, n-type source and drain regions a-Si film 22 is left so that n-type a-
Si膜22をエッチングし、続いてスピンコート法でポリイミド系樹脂23及びスピンコートSiO 2 (SO The Si film 22 is etched, followed polyimide resin 23 by a spin coating method and spin coating SiO 2 (SO
G)膜24を順次厚さ 800nmで全面塗布形成し、さらにレジストを塗布した。 Entirely coating formed by sequentially thickness 800nm ​​and G) film 24 was coated with a resist. 該レジストを写真加工した後、 After the photo processing the resist,
フッ酸溶液でSOG膜24をエッチングする。 Etching the SOG film 24 with hydrofluoric acid solution. このエッチングにおいてRIE法を用いても構わない。 It may be by RIE in this etching. 次にポリイミド樹脂23をエッチング加工した。 Then a polyimide resin 23 was etched. そしてSF 6を含むガスでゲート領域に露出したアルミナ21を除去した後、SOG膜24上のレジストを除去した(図2 And after removing the alumina 21 exposed in the gate area with a gas containing SF 6, the removal of the resist on the SOG film 24 (FIG. 2
(f))。 (F)). この状態で、MOSトランジスタのゲート電極となるAl膜20とn型a−Si膜22が、ポリイミド樹脂23及びSOG膜24の開口部25より露出している。 In this state, Al film 20 and the n-type a-Si film 22 as a gate electrode of the MOS transistor is exposed from the opening 25 of the polyimide resin 23 and the SOG film 24.

【0022】続いて、SOG膜24をフッ酸溶液で全て除去した後、厚さ50nmのTiN膜26をスパッタ蒸着し、最後に厚さ 800nmのAl膜27を写真食刻法により形成した(図2(g))。 [0022] Subsequently, after the SOG film 24 to remove any with hydrofluoric acid solution, and sputter depositing a TiN film 26 having a thickness of 50 nm, it was formed by the end of the thickness of 800 nm Al film 27 a photolithography method (FIG. 2 (g)). 以上により、絶縁性透明基板としてアクリル基板19を用いたMOSトランジスタを完成させた。 Thus, to complete the MOS transistor using an acrylic substrate 19 as an insulating transparent substrate.

【0023】この半導体装置において、素子特性に影響するa−Si膜15とゲート絶緑膜14との界面は、ガラス基板上に形成される場合と同じ温度条件の下で作られているので、ガラス基板上に形成されたトランジスタと同じ素子特性及び信頼性が確保されたものとなる。 [0023] In this semiconductor device, the interface between the a-Si film 15 and the gate Zemmidorimaku 14 affecting the device characteristics, because it is made under the same temperature condition as when formed on a glass substrate, the same element characteristics and reliability with a transistor formed on a glass substrate becomes reserved. また、この完成したガラス基板を液晶表示装置のアレイ基板として採用することで、コスト低減、1m角以上の大面積液晶表示装置等を提供することができる。 Moreover, the finished glass substrate by employing an array substrate of a liquid crystal display device, it is possible to provide a cost reduction, large-area liquid crystal display device or the like over 1m square.

【0024】次に、本発明に係る第2の実施形態であるMOSトランジスタの製造方法について図4及び図5を用いて説明する。 Next, a method of manufacturing the MOS transistor is a second embodiment according to the present invention will be described with reference to FIGS.

【0025】本例では、金属ホイールとして、両面に厚さ50μmのクロムメッキ20が施された鉄ホイール31 [0025] In this example, as the metal wheel, iron wheel 31 chromium plating 20 having a thickness of 50μm on both sides is applied
を用いた。 It was used. この鉄ホイール31の一面に厚さ 100nmのSiO 2絶縁膜32をCVD法で成膜し、その上に厚さ The SiO 2 insulating film 32 having a thickness of 100nm on one surface of the iron wheel 31 is deposited by CVD, the thickness on the
250nmのCaF 2膜33をΡVD法で蒸着した。 A CaF 2 film 33 of 250nm was deposited in ΡVD method. 続いて、厚さ 100nmの多結晶Si膜34をCVD法で蒸着した。 Subsequently, it was deposited polycrystalline Si film 34 having a thickness of 100nm by CVD. この場合の温度は 450℃であり、CaF 2膜33 Temperature in this case is 450 ° C., CaF 2 film 33
を多結晶Si膜34の下地として形成することによって、SiO 2絶縁膜32上に直接同じ性質の多結晶Si By forming as a base of the polycrystalline Si film 34, a polycrystalline Si of the same nature directly on the SiO 2 insulating film 32
膜を得ようとした場合( 580℃)よりも低い温度で所要の多結晶Si膜を得ることができる。 When obtaining the film can obtain the required polycrystalline Si film at a temperature lower than (580 ° C.). もちろん、CaF Of course, CaF
2等の蒸着なしにより高温で多結晶Siを堆積しても本発明の主旨を逸脱するものではない。 The No 2 such deposition does not depart from the gist of the invention to a polycrystalline Si at elevated temperatures. また、CaF 2膜の代わりにAl 23膜、MgO膜を成膜しても同様の効果が得られる。 Further, Al 2 O 3 film, instead of the CaF 2 film, similar effects by forming a MgO film obtained. 次に、多結晶Si膜34上に、厚さ 2 Then, on the polycrystalline Si film 34, a thickness of 2
00nmのSiO 2絶縁膜35を蒸着し、さらにその上に厚さ800nmのAl膜36を蒸着した(図4(a))。 Depositing an SiO 2 insulating film 35 nm, and further depositing Al film 36 with a thickness of 800nm thereon (Figure 4 (a)).

【0026】次いで、Al膜36の上にポリイミド樹脂からなる接着剤37を用いてガラス基板38を貼り付け、その後、鉄ホイール31、SiO 2絶縁膜32、C [0026] Then, paste the glass substrate 38 by using an adhesive 37 made of a polyimide resin on the Al film 36, then iron wheel 31, SiO 2 insulating film 32, C
aF 2膜33を順に除去して多結晶Si膜34を露出した(図4(b))。 aF 2 film 33 was exposed polycrystalline Si film 34 is removed in order (Figure 4 (b)).

【0027】以後の製造工程において、本例では接着剤37としてポリイミド樹脂を用いたことから、プロセス温度の上限は 280℃以下であることが望ましい。 [0027] In the subsequent manufacturing process, since the polyimide resin is used as the adhesive 37 in this example, it is desirable that the upper limit of the process temperature is 280 ° C. or less.

【0028】続いて、多結晶Si膜34を島状にエッチング加工し、プラズマCVD法でSiO 2絶縁膜39を蒸着した(図4(c))。 [0028] Subsequently, the polycrystalline Si film 34 is etched into an island shape, it was deposited SiO 2 insulating film 39 by a plasma CVD method (FIG. 4 (c)). 次いで、スパッタ法にてタンタルとモリブデンの合金膜40を蒸着し、CDΕ法にて合金層40をパターニングしてMOSトランジスタのゲート電極40aを形成した(図5(d))。 Then, the alloy film 40 of tantalum and molybdenum deposited by sputtering to form a gate electrode 40a of the MOS transistor by patterning the alloy layer 40 at CDΕ method (FIG. 5 (d)).

【0029】次にイオン注入法により、多結晶Si膜3 [0029] By following the ion implantation, the polycrystalline Si film 3
4に対して燐イオン41を1平方センチメートル当たり5×10 15個の割り合いでドープした。 Doped with phosphorus ions 41 in proportion of 5 × 10 15 cells per square centimeter against 4. 注入イオンの多結晶Siの中での活性化は 260℃、 1.5時間の熱処理でなされた。 Activation in the polycrystalline Si of the implanted ions is 260 ° C., was made with heat treated for 1.5 hours. さらにプラズマCVD法で、厚さ 1μmのS Further a plasma CVD method, a thickness of 1 [mu] m S
iO 2絶縁膜42を蒸着し、コンタクトホールを写真食刻法で開孔した。 deposited iO 2 insulating film 42 was a contact hole in photoetching method. そしてTiN膜43をスパッタ蒸着し、最後にAl膜44を写真食刻法により形成した(図5(e))。 Then, a TiN film 43 was sputter deposited, finally an Al film 44 is formed by photo-etching (FIG. 5 (e)). 以上により、絶縁性透明基板としてガラス基板38を用いたMOSトランジスタを完成させた。 Thus, to complete the MOS transistor using a glass substrate 38 as an insulating transparent substrate. このガラス基板を用いた液晶表示装置は、第1の実施形態と同様の効果を及ぼすことは言うまでもない。 The liquid crystal display device using the glass substrate, it is needless to say that exerts the same effects as in the first embodiment.

【0030】以上、本発明に係る半導体装置の製造方法によれば、金属ホイール上にて、多結晶Si膜の膜形成で要求される比較的高温による熱処理を完了させるので、ガラス基板の耐熱温度によるプロセス温度の上限制限が解消される。 [0030] As described above, according to the method of manufacturing a semiconductor device according to the present invention, in the metal foil, so to complete the heat treatment due to the relatively high temperatures required by film formation of a polycrystalline Si film, the heat resistance temperature of the glass substrate upper limit of process temperature due is eliminated. よって、成膜方法の選択の自由度が拡大し、多結晶Si膜の成膜において従来レーザーアニール法を採用しなければならなかった工程が単純な熱CV Thus, expanding the freedom of selection of the film forming method is a polycrystalline Si film process simple thermal CV had to adopt a conventional laser annealing method in formation of
D法で済むようになる。 So requires only D method.

【0031】 [0031]

【発明の効果】以上説明したように本発明によれば、耐熱基板上にて、IV族半導体膜の形成で要求される比較的高温による熱処理を完了させるので、透明絶縁性基板の耐熱温度による、IV族半導体膜形成時のプロセス温度の上限制限が解消される。 According to the present invention as described in the foregoing, in the heat substrate, so to complete the heat treatment due to the relatively high temperatures required in the formation of group IV semiconductor film, by heat-resistant temperature of the transparent insulating substrate , upper limit of the process temperature during IV semiconductor film formation is eliminated. よって、成膜方法の選択の自由度が拡大し、特にIV族半導体膜として多結晶Si膜を成膜する場合において、従来はレーザーアニール法を採用しなければならなかった工程が単純な熱CVD法で済むようになり、また、絶縁性透明基板としてガラス基板よりもさらに耐熱性に劣る樹脂製透明基板を用いることが可能になる。 Thus, expanding the freedom of selection of the film forming method, particularly in the case of forming a polycrystalline Si film as group IV semiconductor film, steps had to be adopted laser annealing method conventionally simple thermal CVD now requires by law, also, it is possible to use a resin made of a transparent substrate having poor more heat-resistant than the glass substrate as an insulating transparent substrate.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明に係る半導体装置の製造方法の一部を説明するための工程順模式図 Process order schematic diagram for explaining part of a method of manufacturing a semiconductor device according to the invention, FIG

【図2】本発明に係るMOSトランジスタの製造方法を説明するための図 Diagram for explaining a method of manufacturing a MOS transistor according to the present invention; FIG

【図3】図2に続いてMOSトランジスタの製造方法を説明するための図 3 is a diagram for explaining a manufacturing method of subsequently MOS transistors in FIG. 2

【図4】本発明に係る他のMOSトランジスタの製造方法を説明するための図 Diagram for explaining a manufacturing method of another MOS transistor according to the present invention; FIG

【図5】図4に続いてMOSトランジスタの製造方法を説明するための図 5 is a diagram for explaining a manufacturing method of subsequently MOS transistor 4

【符号の説明】 DESCRIPTION OF SYMBOLS

11……Alホイール 12、14、16……SiO 2絶縁膜 13……SiN絶縁膜 15……a−Si膜 17……Al膜 19……アクリル基板 31……鉄ホイール 32、35……SiO 2絶縁膜 33……CaF 2膜 34……多結晶Si膜 36……Al膜 38……ガラス基板 11 ...... Al wheels 12, 14, 16 ...... SiO 2 insulating film 13 ...... SiN insulating film 15 ...... a-Si film 17 ...... Al film 19 ...... acrylic substrate 31 ...... iron wheels 32, 35 ...... SiO 2 insulating film 33 ...... CaF 2 film 34 ...... polycrystalline Si film 36 ...... Al film 38 ...... glass substrate

Claims (4)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 耐熱基板上に少なくともIV族半導体膜を含む複数の膜を成膜する成膜工程と、 前記成膜工程で得た前記IV族半導体膜を含む積層膜の上に透明絶縁性基板を接着する工程と、 前記積層膜から前記耐熱基板を除去する工程と、を有することを特徴とする半導体装置の製造方法。 1. A a film forming step of forming a plurality of films including at least a group IV semiconductor film on a heat resistant substrate, a transparent insulating on the stacked film including the group IV semiconductor film obtained in the film forming step the method of manufacturing a semiconductor device, characterized in that it comprises a step of bonding a substrate, and a step of removing the refractory substrate from the laminate film.
  2. 【請求項2】 耐熱基板上に少なくともIV族半導体膜を含む複数の膜を成膜する成膜工程であって、前記IV族半導体膜の成膜前にAl 23 、MgO、CaF 2の中から選ばれる少なくとも1つの材料からなる半導体下地膜を成膜する工程を含む成膜工程と、 前記成膜工程で得た前記IV族半導体膜を含む積層膜の上に透明絶縁性基板を貼り付ける工程と、 前記積層膜から前記耐熱基板及び前記半導体下地膜を各々除去する工程と、を有することを特徴とする半導体装置の製造方法。 2. A film forming step of forming a plurality of films including at least a group IV semiconductor film on a heat-resistant substrate, before the formation of the group IV semiconductor film Al 2 O 3, MgO, of CaF 2 bonding a film forming process comprising the step of forming a semiconductor base film of at least one material selected from among, a transparent insulating substrate on the stacked film including the group IV semiconductor film obtained in the film forming step process and method of manufacturing a semiconductor device characterized by having the steps of each of removing the heat substrate and the semiconductor base film from said laminate film attached.
  3. 【請求項3】 請求項2記載の半導体装置の製造方法において、 前記IV族半導体膜が多結晶Si膜であることを特徴とする半導体装置の製造方法。 3. A method according to claim 2, wherein, a method of manufacturing a semiconductor device, wherein the group IV semiconductor film is polycrystalline Si film.
  4. 【請求項4】 請求項1乃至3記載のいずれかの半導体装置の製造方法において、 前記透明絶縁性基板が樹脂製透明基板であることを特徴とする半導体装置の製造方法。 4. A method of any one of the claims 1 to 3, wherein, the method of manufacturing a semiconductor device, wherein the transparent insulating substrate is a resin made of a transparent substrate.
JP23253795A 1995-09-11 1995-09-11 Manufacture of semiconductor device Pending JPH0982967A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23253795A JPH0982967A (en) 1995-09-11 1995-09-11 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23253795A JPH0982967A (en) 1995-09-11 1995-09-11 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0982967A true JPH0982967A (en) 1997-03-28

Family

ID=16940889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23253795A Pending JPH0982967A (en) 1995-09-11 1995-09-11 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0982967A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003049194A1 (en) * 2001-12-06 2003-06-12 Sharp Kabushiki Kaisha Functional line and transistor array using it
CN101995493A (en) * 2009-08-18 2011-03-30 综合测试电子系统有限公司 An elastic unit for clamping an electronic component and extending below an electronic component receiving volume of an align fixture

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003049194A1 (en) * 2001-12-06 2003-06-12 Sharp Kabushiki Kaisha Functional line and transistor array using it
US7339192B2 (en) 2001-12-06 2008-03-04 Sharp Kabushiki Kaisha Function line and transistor array using the same
CN101995493A (en) * 2009-08-18 2011-03-30 综合测试电子系统有限公司 An elastic unit for clamping an electronic component and extending below an electronic component receiving volume of an align fixture

Similar Documents

Publication Publication Date Title
US5606179A (en) Insulated gate field effect transistor having a crystalline channel region
JP3744980B2 (en) Semiconductor device
KR100380512B1 (en) Semiconductor element forming process having a step of separating film structure from substrate
JP3191972B2 (en) A manufacturing method and a semiconductor substrate of a semiconductor substrate
CN1051877C (en) Semiconductor device and method for producing same
JP5572290B2 (en) A thin film transistor and manufacturing method thereof
JP3464285B2 (en) A method for manufacturing a semiconductor device
JP3240258B2 (en) Semiconductor device, a thin film transistor and a method of manufacturing the same, and a liquid crystal display device and manufacturing method thereof
JP3193803B2 (en) A method for manufacturing a semiconductor element
US5451545A (en) Process for forming stable local interconnect/active area silicide structure VLSI applications
CN1734788B (en) Thin film transistor and method of fabricating the same
KR100378259B1 (en) Method and apparatus for fabricating a thin film transistor including crystalline active layer
KR100559060B1 (en) The manufacturing method of the crystalline semiconductor
US4788157A (en) Method of fabricating a thin film transistor
JP4204909B2 (en) Crystallization method of the silicon thin film, a flat panel display device having a thin film transistor and the thin film transistor using the same
KR20020036916A (en) Method of crystallizing a silicon thin film and semiconductor device fabricated thereby
JP2000036599A (en) Semiconductor device with semiconductor circuit consisting of semiconductor element, and manufacture thereof
US6395586B1 (en) Method for fabricating high aperture ratio TFT's and devices formed
JP2742747B2 (en) Multilayer semiconductor integrated circuit having a thin film transistor
JP2001007342A (en) Semiconductor device and its manufacture
JPH06232129A (en) Electronic circuit
JPH05109737A (en) Manufacture of thin film transistor
JP2008530797A (en) The flexible active matrix Display backplane and methods
JPH10135475A (en) Semiconductor device and its manufacture
JP2005005665A (en) Electro-conductive membrane forming method

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040420