JPH0982651A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0982651A
JPH0982651A JP26255495A JP26255495A JPH0982651A JP H0982651 A JPH0982651 A JP H0982651A JP 26255495 A JP26255495 A JP 26255495A JP 26255495 A JP26255495 A JP 26255495A JP H0982651 A JPH0982651 A JP H0982651A
Authority
JP
Japan
Prior art keywords
film
gas
oxidation
amorphous silicon
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26255495A
Other languages
Japanese (ja)
Inventor
Shigeru Kanbayashi
茂 神林
Yuichiro Mitani
祐一郎 三谷
Ichiro Mizushima
一郎 水島
Hideyuki Yamazaki
英之 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26255495A priority Critical patent/JPH0982651A/en
Publication of JPH0982651A publication Critical patent/JPH0982651A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To form a single crystal silicon film, which has little crystal defect or the like, on a silicon substrate using a solid phase growth method. SOLUTION: When a single crystal silicon substrate 1 is housed in a film- forming chamber and film-forming gas is introduced in the chamber to form an amorphous silicon film 3 on the substrate 1, a substrate temperature is set lower than that at the time of the formation of the film 3 before the introduction of the film-forming gas to introduce Si2 H6 gas in the chamber as reducing gas. After that, the film 3 is changed into a single crystal silicon film 3a by a solid phase growth using the substrate 1, which is subjected to heat treatment, as a seed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に半導体表面の酸化抑制方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for suppressing oxidation of a semiconductor surface.

【0002】[0002]

【従来の技術】近年、コンピュ−タ−や通信機器の重要
部分には、多数のトランジスタや抵抗等を電気回路を達
成するようにむすびつけ、1チップ上に集積化して形成
した大規模集積回路(LSI)が多用されている。この
ため、機器全体の性能は、LSI単体の性能と大きく結
び付いている。
2. Description of the Related Art In recent years, a large-scale integrated circuit (IC) formed by integrating a large number of transistors, resistors and the like into an important part of a computer or a communication device so as to achieve an electric circuit has been integrated on one chip. LSI) is frequently used. For this reason, the performance of the entire device is greatly related to the performance of the LSI alone.

【0003】LSI単体の性能向上は、集積度を高める
こと、つまり、素子の微細化により実現できる。従来よ
り種々の技術により微細化は試みられている。微細化技
術としては、例えば、部分的SOI化、コンタクト抵抗
の低減化が求められている。
[0003] The performance of an LSI alone can be improved by increasing the degree of integration, that is, by miniaturizing elements. Conventionally, miniaturization has been attempted by various techniques. As miniaturization technology, for example, partial SOI and reduction of contact resistance are required.

【0004】部分的SOI化の一つとして、固相成長法
を利用して基板上に部分的にSOIを形成する方法が試
みられている。具体的には、まず、単結晶のシリコン基
板上の一部に絶縁膜(SOI絶縁膜)を形成する。次に
400〜600℃程度の低温で非晶質シリコン膜を全面
に形成した後、この非晶質シリコン膜に500〜600
℃程度の低温の熱処理を施すことにより、非晶質シリコ
ン膜を固相状態で単結晶化し、単結晶シリコン膜(SO
Iシリコン膜)にする。最後に、シリコン基板上の単結
晶シリコン膜を除去することにより、シリコン基板上の
一部にSOI構造が完成する。
As one of the methods for partial SOI, a method of partially forming SOI on a substrate by using a solid phase growth method has been attempted. Specifically, first, an insulating film (SOI insulating film) is formed on part of a single crystal silicon substrate. Next, an amorphous silicon film is formed on the entire surface at a low temperature of about 400 to 600 ° C., and then 500 to 600 is formed on the amorphous silicon film.
The amorphous silicon film is single-crystallized in a solid state by heat treatment at a low temperature of about ℃, and the single-crystal silicon film (SO
I silicon film). Finally, the single crystal silicon film on the silicon substrate is removed to complete the SOI structure on a part of the silicon substrate.

【0005】この方法によれば、基板中の不純物の再分
布を招かない低温でSOIを形成できるという利点があ
る。すなわち、実際のLSI製造プロセスに取り込むの
に有利な利点を有している。
According to this method, there is an advantage that the SOI can be formed at a low temperature which does not cause redistribution of impurities in the substrate. That is, it has an advantage that it can be incorporated into an actual LSI manufacturing process.

【0006】しかしながら、この方法には以下のような
問題があり、実際に利用するのは困難であった。その一
番の原因は、単結晶化する際、非晶質シリコン膜と種と
なるシリコン基板との界面に存在する酸化物等の不純物
により、単結晶化が妨げられることである。この結果、
SOIシリコン膜中に多数の結晶欠陥が発生したり、場
合によってはSOIシリコン膜は多結晶構造になってし
まう。
However, this method has the following problems and is difficult to use in practice. The main reason for this is that the single crystallization is hindered by impurities such as oxides existing at the interface between the amorphous silicon film and the seed silicon substrate during the single crystallization. As a result,
A large number of crystal defects occur in the SOI silicon film, or the SOI silicon film has a polycrystalline structure in some cases.

【0007】このような従来技術で作成した部分SOI
にエンハスメント型のn型MOSFETを作成すると、
その移動は200〜400cm2 /Vsecであり、通
常の単結晶シリコン基板上に作成した場合のそれの1/
2〜1/3という低い値となる。また、単結晶シリコン
基板上に作成した場合に比べてリーク電流が大きいとい
う問題もある。
Partial SOI created by such a conventional technique
When an enhancement type n-type MOSFET is created in
The movement is 200 to 400 cm 2 / Vsec, which is 1 / th that of a normal single-crystal silicon substrate.
The value is as low as 2 to 1/3. There is also a problem that the leak current is large as compared with the case where it is formed on a single crystal silicon substrate.

【0008】一方、コンタクト抵抗の低減化を図るため
には、二つの導電層(例えば配線)の界面における自然
酸化膜等の酸化膜や窒化膜の発生を防止する必要があ
る。これは、例えば、高真空(〜1×10-8Pa)を達
成できる排気設備を用いることにより可能であるが、コ
ストがかかるという問題がある。
On the other hand, in order to reduce the contact resistance, it is necessary to prevent the formation of an oxide film such as a natural oxide film or a nitride film at the interface between two conductive layers (eg, wiring). This can be achieved, for example, by using an exhaust facility that can achieve a high vacuum (up to 1 × 10 −8 Pa), but there is a problem in that it is costly.

【0009】[0009]

【発明が解決しようとする課題】上述の如く、従来の固
相成長法を利用してシリコン基板上に部分的にSOIを
形成する方法が試みられていたが、シリコン基板とアモ
ルファスシリコン膜との界面の酸化物等の不純物によ
り、アモルファスシリコン膜の単結晶化が妨げられると
いう問題があった。
As described above, a method of partially forming an SOI on a silicon substrate by using the conventional solid-phase growth method has been attempted. However, a method of forming a silicon substrate and an amorphous silicon film is used. There has been a problem that the single crystal of the amorphous silicon film is hindered by impurities such as oxides at the interface.

【0010】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、半導体膜/半導体膜等
の二つの膜の界面における酸化を低コストで防止できる
半導体装置の製造方法を提供することにある。
The present invention has been made in consideration of the above circumstances, and an object thereof is a method of manufacturing a semiconductor device capable of preventing oxidation at an interface between two films such as a semiconductor film / semiconductor film at low cost. To provide.

【0011】[0011]

【課題を解決するための手段】[Means for Solving the Problems]

[概要]上記目的を達成するために、本発明に係る半導
体装置の製造方法(請求項1)は、容器内に半導体基板
を収容する工程と、前記容器内が成膜温度に達するまで
前記容器内に還元性ガスを含むガスを導入する工程と、
前記還元性ガスを前記容器内に導入した後、前記容器内
に成膜ガスを導入して前記半導体基板上に膜を形成する
工程とを有することを特徴とする。
[Summary] In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention (claim 1) includes a step of housing a semiconductor substrate in a container, and the container until the inside reaches a film formation temperature. Introducing a gas containing a reducing gas into the interior,
After introducing the reducing gas into the container, introducing a film forming gas into the container to form a film on the semiconductor substrate.

【0012】ここで、上記膜は、導電膜、半導体膜また
は絶縁膜であり、また、上記膜の下地も導電膜、半導体
膜(半導体基板自身を含む)または絶縁膜である。
Here, the film is a conductive film, a semiconductor film or an insulating film, and the base of the film is also a conductive film, a semiconductor film (including the semiconductor substrate itself) or an insulating film.

【0013】また、本発明に係る他の半導体装置の製造
方法(請求項2)は、上記半導体装置の製造方法(請求
項1)において、前記半導体基板がシリコン基板、前記
成膜ガスがジシランガス、トリシランガスおよびテトラ
シンガスから選ばれる一つのガスまたは二つ以上の混合
ガスであることを特徴とする。
Another method for manufacturing a semiconductor device according to the present invention (claim 2) is the same as the method for manufacturing a semiconductor device (claim 1), wherein the semiconductor substrate is a silicon substrate, and the film forming gas is disilane gas. One gas selected from trisilane gas and tetracine gas or a mixed gas of two or more gases is featured.

【0014】[作用]本発明者等は、自然酸化膜を除去
したシリコン基板の表面の再酸化について調べたとこ
ろ、半導体製造装置内に残存する水や酸素等の酸化性物
質が再酸化の大きな原因であることが明らかになった。
[Function] The inventors of the present invention have investigated the reoxidation of the surface of the silicon substrate from which the natural oxide film has been removed. As a result, the oxidizing substances such as water and oxygen remaining in the semiconductor manufacturing apparatus have large reoxidation. It became clear that it was the cause.

【0015】すなわち、半導体製造装置内の状態は通常
十分に管理され、装置内の水や酸素等の酸化性物質の残
存量は少なく、これらは再酸化の原因となり得ないと考
えられていたが、実際には再酸化の大きな原因であるこ
とが分かった。
That is, it has been considered that the condition inside the semiconductor manufacturing apparatus is usually well controlled, and the remaining amount of oxidizing substances such as water and oxygen inside the apparatus is small, and these cannot cause reoxidation. , In fact, was found to be a major cause of reoxidation.

【0016】装置内の水や酸素等の酸化性物質の残存量
を十分に少なくするには、高真空(〜1×10-8Pa)
を達成できる排気設備を用いることにより可能である
が、コストがかかってしまう。
In order to sufficiently reduce the residual amount of oxidizing substances such as water and oxygen in the apparatus, high vacuum (up to 1 × 10 -8 Pa) is used.
This is possible by using an exhaust system that can achieve the above, but it will be costly.

【0017】そこで、本発明は、容器内が成膜温度に達
するまで前記容器内に還元性ガスを含むガスを導入した
後、前記容器内に成膜ガスを導入することにより、容器
内に残存する酸化性物質による酸化や、容器外の酸化性
物質が容器内に導入されることによる酸化を低コストで
防止するようにしている。
Therefore, according to the present invention, a gas containing a reducing gas is introduced into the container until the film forming temperature is reached in the container, and then the film forming gas is introduced into the container to remain in the container. The oxidation by the oxidative substance and the oxidization caused by the oxidative substance outside the container being introduced into the container are prevented at low cost.

【0018】[0018]

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態(実施形態)を説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0019】図1は、本発明の一実施形態に係るMOS
トランジスタの形成方法を示す工程断面図である。
FIG. 1 shows a MOS according to an embodiment of the present invention.
6A to 6C are process cross-sectional views illustrating a method for forming a transistor.

【0020】まず、図1(a)に示すように、単結晶の
シリコン基板1の表面に浅い溝を形成する。次に上記溝
を素子分離絶縁膜2により埋め込むことにより、素子分
離を行なう。
First, as shown in FIG. 1A, a shallow groove is formed on the surface of a single crystal silicon substrate 1. Then, the groove is filled with the element isolation insulating film 2 to perform element isolation.

【0021】次に図1(b)に示すように、CVD法を
用いて、素子形成領域上および該素子形成領域に接した
部分の素子分離絶縁膜2上にアモルファスシリコン膜3
を形成する。
Next, as shown in FIG. 1B, the amorphous silicon film 3 is formed on the element forming region and on the element isolation insulating film 2 in the portion in contact with the element forming region by the CVD method.
To form

【0022】CVD装置としては、例えば、図2に示す
構成のものを使用する。
As the CVD apparatus, for example, one having the structure shown in FIG. 2 is used.

【0023】これはドライポンプ仕様の6インチ仕様縦
型LPCVD装置である。図中、21は成膜室であるC
VD炉を示しており、このCVD炉21は複数の基板
(ウェハ)を収容できるようになっている。CVD炉2
1の周囲にヒータ23が設けられ、CVD炉21の下部
にはドライポンプ36が設けられている。成膜ガス(プ
ロセスガス)は配管24、マスフローコントローラ2
5、フィルタ26、バルブ27を介してCVD炉21内
に導入される。同様に、不活性ガスは配管28、マスフ
ローコントローラ29、フィルタ30、バルブ31を介
してCVD炉21内に導入される。同様に、還元性ガス
は配管32、マスフローコントローラ33、フィルタ3
4、バルブ35を介してCVD炉21内に導入される。
This is a 6-inch vertical LPCVD apparatus with dry pump specifications. In the figure, 21 is a film forming chamber C
A VD furnace is shown, and this CVD furnace 21 can accommodate a plurality of substrates (wafers). CVD furnace 2
A heater 23 is provided around 1, and a dry pump 36 is provided below the CVD furnace 21. The film forming gas (process gas) is the pipe 24, the mass flow controller 2
5, it is introduced into the CVD furnace 21 through the filter 26 and the valve 27. Similarly, the inert gas is introduced into the CVD furnace 21 through the pipe 28, the mass flow controller 29, the filter 30, and the valve 31. Similarly, the reducing gas is used for the pipe 32, the mass flow controller 33, and the filter 3.
4, it is introduced into the CVD furnace 21 through the valve 35.

【0024】本実施形態では、シリコン基板1をCVD
装置の成膜室21に収容してアモルファスシリコン膜3
を形成することになるが、成膜室21内にアモルファス
シリコン膜3の成膜ガスを導入する前に、成膜室21内
の温度が成膜温度に達するまで成膜室21内に還元性ガ
スとしてジシランガスを導入して、成膜室21内の水や
酸素等の酸化性物質を還元する。
In this embodiment, the silicon substrate 1 is subjected to CVD.
The amorphous silicon film 3 is housed in the film forming chamber 21 of the apparatus.
However, before introducing the film-forming gas for forming the amorphous silicon film 3 into the film-forming chamber 21, the reducing property is reduced in the film-forming chamber 21 until the temperature in the film-forming chamber 21 reaches the film-forming temperature. Disilane gas is introduced as a gas to reduce oxidizing substances such as water and oxygen in the film forming chamber 21.

【0025】これにより、半導体基板1とアモルファス
シリコン膜3との界面に酸化物が発生するのを防止でき
るようになる。なお、ジシランガスの代わりに、トリシ
ランガスまたはテトラシンガスを用いても良い。さら
に、ジシランガス、トリシランガスおよびテトラシンガ
スから選ばれる二つ以上の混合ガスでも良い。あるいは
不活性ガスなどの他のガスと混合して用いても良い。
This makes it possible to prevent the generation of oxides at the interface between the semiconductor substrate 1 and the amorphous silicon film 3. Note that trisilane gas or tetracine gas may be used instead of disilane gas. Furthermore, a mixed gas of two or more selected from disilane gas, trisilane gas and tetracine gas may be used. Alternatively, it may be used as a mixture with another gas such as an inert gas.

【0026】次に図1(c)に示すように、アモルファ
スシリコン膜3の表面にゲート酸化膜4を形成する。こ
のゲート酸化膜4は、例えば、アモルファスシリコン膜
3を熱処理によって結晶化させた後、熱酸化で形成する
ことが好ましい。
Next, as shown in FIG. 1C, a gate oxide film 4 is formed on the surface of the amorphous silicon film 3. The gate oxide film 4 is preferably formed by, for example, thermal oxidization after crystallizing the amorphous silicon film 3 by heat treatment.

【0027】次に同図(c)に示すように、全面にゲー
ト電極5となる多結晶シリコン膜を形成した後、この多
結晶シリコン膜をパターニングして、ゲート電極5を形
成する。このとき同時にゲート酸化膜4もパターニング
する。上記多結晶シリコン膜は、例えば、原料ガスとし
てシランガスを用いて基板温度620℃の条件でCVD
法により形成する。
Next, as shown in FIG. 3C, after forming a polycrystalline silicon film to be the gate electrode 5 on the entire surface, the polycrystalline silicon film is patterned to form the gate electrode 5. At this time, the gate oxide film 4 is also patterned at the same time. The above-mentioned polycrystalline silicon film is formed, for example, by CVD using silane gas as a source gas at a substrate temperature of 620 ° C.
It is formed by the method.

【0028】次に同図(c)に示すように、全面にゲー
ト側壁絶縁膜6となる酸化膜、窒化膜等の絶縁膜を形成
した後、この絶縁膜を反応性イオンエッチング法により
異方性エッチングして、ゲート部(ゲート電極5、ゲー
ト酸化膜4)の側壁に選択的に残置させる。
Next, as shown in FIG. 3C, an insulating film such as an oxide film or a nitride film to be the gate sidewall insulating film 6 is formed on the entire surface, and then this insulating film is anisotropically formed by reactive ion etching. Etching is performed to selectively leave the side wall of the gate portion (gate electrode 5, gate oxide film 4).

【0029】次に図1(d)に示すように、ゲート側壁
絶縁膜6およびゲート部(ゲート電極5、ゲート酸化膜
4)をマスクに用いてアモルファスシリコン膜3に不純
物をイオン注入した後、例えば850℃のアニールによ
り上記不純物を活性化して、ソース領域7、ドレイン領
域8を形成する。上記不純物は、p型MOSFETの場
合であれば例えばB(ホウ素)を用い、n型MOSFE
Tの場合であればAs(砒素)、P(リン)を用いる。
Next, as shown in FIG. 1D, impurities are ion-implanted into the amorphous silicon film 3 by using the gate sidewall insulating film 6 and the gate portion (gate electrode 5, gate oxide film 4) as a mask, For example, the source region 7 and the drain region 8 are formed by activating the impurities by annealing at 850 ° C. In the case of p-type MOSFET, for example, B (boron) is used as the impurity, and n-type MOSFET is used.
In the case of T, As (arsenic) and P (phosphorus) are used.

【0030】次に同図(e)に示すように、窒素雰囲気
中での600℃、2時間の熱処理による単結晶のシリコ
ン基板1を種にした固相成長により、アモルファスシリ
コン膜3を単結晶シリコン膜3aに変える。また、この
熱処理を同図(b)の直後にすなわちアモルファスシリ
コン膜3を形成した直後に行なって固相成長を行なって
も良い。
Next, as shown in FIG. 3E, the amorphous silicon film 3 is formed into a single crystal by solid phase growth using the single crystal silicon substrate 1 as a seed by heat treatment at 600 ° C. for 2 hours in a nitrogen atmosphere. Change to the silicon film 3a. Further, this heat treatment may be performed immediately after the same figure (b), that is, immediately after forming the amorphous silicon film 3, to perform solid phase growth.

【0031】このとき、図1(b)の工程で、半導体基
板1とアモルファスシリコン膜3との界面に酸化物が発
生しないように、アモルファスシリコン膜3を形成して
いるので、アモルファスシリコン膜3の単結晶化が妨げ
られることはない。したがって、従来の場合とは異な
り、単結晶シリコン膜3a中に多数の結晶欠陥が発生し
たり、単結晶シリコン膜3aの一部あるいは全てが多結
晶となることはない。
At this time, in the step of FIG. 1B, the amorphous silicon film 3 is formed so that no oxide is generated at the interface between the semiconductor substrate 1 and the amorphous silicon film 3, so that the amorphous silicon film 3 is formed. Does not hinder the single crystallization of. Therefore, unlike the conventional case, a large number of crystal defects do not occur in the single crystal silicon film 3a, and a part or all of the single crystal silicon film 3a does not become polycrystalline.

【0032】なお、熱処理温度は他の工程の妨害になら
なければ600℃よりも高い高温でも良い。また、60
0℃未満の低温でも、熱処理時間を長くすれば、単結晶
シリコン膜3aに変えることができる。
The heat treatment temperature may be higher than 600 ° C. as long as it does not interfere with other steps. Also, 60
Even if the temperature is lower than 0 ° C., it can be changed to the single crystal silicon film 3a by prolonging the heat treatment time.

【0033】最後に、同図(e)に示すように、ソース
電極9、ドレイン電極10となるアルミニウム膜等の導
電膜をCVD法により形成した後、この導電膜をパター
ニングし、ソース電極9、ドレイン電極10を形成して
MOSFETが完成する。
Finally, as shown in FIG. 3E, a conductive film such as an aluminum film to be the source electrode 9 and the drain electrode 10 is formed by the CVD method, and then the conductive film is patterned to form the source electrode 9, The drain electrode 10 is formed to complete the MOSFET.

【0034】このとき、アモルファスシリコン膜3の場
合と同様に、上記導電膜の原料ガスを成膜室内に導入す
る前にジシラン等の還元性ガスを導入して、成膜室内の
酸化性物質を還元する。これにより、上記導電膜とソー
ス領域7、ドレイン領域8の単結晶シリコン膜3aとの
界面に酸化物が発生するのを防止できる。したがって、
ソースコンタクト抵抗、ドレインコンタクト抵抗の上昇
を防止できる。
At this time, as in the case of the amorphous silicon film 3, a reducing gas such as disilane is introduced before introducing the raw material gas for the conductive film into the film forming chamber to remove the oxidizing substance in the film forming chamber. Give back. As a result, it is possible to prevent the generation of oxide at the interface between the conductive film and the single crystal silicon film 3a in the source region 7 and the drain region 8. Therefore,
It is possible to prevent the source contact resistance and the drain contact resistance from rising.

【0035】また、本実施形態によれば、ソース領域
7、ドレイン領域8の下部には素子分離絶縁膜2が存在
するので、ソース領域7、ドレイン領域8の下部が全て
半導体膜である場合に比べて、ソース領域7、ドレイン
領域8の下部に蓄積される電荷量は少なくなり、高速化
に有利である。
Further, according to the present embodiment, since the element isolation insulating film 2 exists under the source region 7 and the drain region 8, when the lower parts of the source region 7 and the drain region 8 are all semiconductor films. Compared with this, the amount of charges accumulated under the source region 7 and the drain region 8 is small, which is advantageous for speeding up.

【0036】本実施形態の形成方法に従って0.4μm
ルールでもってCMOSリングオシレータを作成し、そ
の遅延時間を測定したところ、40psec/stas
geであった。一方、従来の形成方法に従って作成した
CMOSリングオシレータの遅延時間を測定したとこ
ろ、50psec/stasgeであった。
According to the forming method of the present embodiment, 0.4 μm
A CMOS ring oscillator was created according to the rules, and its delay time was measured to be 40 psec / stas.
It was ge. On the other hand, when the delay time of the CMOS ring oscillator produced according to the conventional forming method was measured, it was 50 psec / stage.

【0037】これらの結果から、本実施形態の形成方法
を使用することにより、従来よりも20%も遅延時間を
短縮できることが分かった。さらに、ソース電極9、ド
レイン電極10が層間絶縁膜に形成されたコンタクトホ
ールを介してそれぞれソース領域7、ドレイン領域8に
コンタクトする構造にした場合には、遅延時間を25p
sec/stasgeにも短縮することができた。しか
し、従来法を用いてこの構造を形成した場合には本実施
形態とは異なり結晶性が悪くリーク電流が増大し、LS
I回路には使用できなかった。
From these results, it was found that by using the forming method of this embodiment, the delay time can be shortened by 20% as compared with the conventional case. Further, when the source electrode 9 and the drain electrode 10 are in contact with the source region 7 and the drain region 8 respectively through the contact holes formed in the interlayer insulating film, the delay time is 25 p.
It could be shortened to sec / stage. However, when this structure is formed using the conventional method, unlike the present embodiment, the crystallinity is poor and the leak current increases, and the LS
It could not be used for the I circuit.

【0038】なお、本実施形態は素子分離法としてトレ
ンチ分離(STI法)を用いた場合について説明した
が、本発明は素子分離法としてLOCOS法を用いた場
合にも適用できる。
Although the present embodiment has been described for the case where the trench isolation (STI method) is used as the element isolation method, the present invention can be applied to the case where the LOCOS method is used as the element isolation method.

【0039】次に本発明の創作の基礎となった実験等に
ついて説明する。
Next, experiments and the like which are the basis of creation of the present invention will be described.

【0040】本発明者らは、自然酸化膜を除去したシリ
コン基板の表面が再酸化される原因を明らかにするた
め、図3に示すような実験システムを形成し、ガス分析
装置39を用いてCVD装置内のガス成分を分析した。
In order to clarify the cause of reoxidation of the surface of the silicon substrate from which the native oxide film has been removed, the present inventors formed an experimental system as shown in FIG. The gas components in the CVD device were analyzed.

【0041】CVD装置は、ドライポンプ仕様の6イン
チ仕様縦型LPCVD装置であり、ドライポンプ36は
7000lの排気量を持っている。ガス分析装置39と
してはQ−Massガス分析装置を用いた。Q−Mas
sの感度は、Arラインから装置に導入したArガス
(0.1Torr)により較正した。
The CVD apparatus is a 6-inch vertical LPCVD apparatus with a dry pump specification, and the dry pump 36 has a displacement of 7,000 liters. As the gas analyzer 39, a Q-Mass gas analyzer was used. Q-Mas
The sensitivity of s was calibrated by Ar gas (0.1 Torr) introduced into the apparatus through the Ar line.

【0042】また、露点計37,38は、H2 O吸着に
よる多孔質Al2 3 の表面の抵抗変化から水分量を求
める方式のものである。この方式の露点計は、1気圧よ
りも低い減圧下でも水分量を測定できる。
Further, the dew point meters 37 and 38 are of a type in which the water content is obtained from the resistance change of the surface of the porous Al 2 O 3 due to the H 2 O adsorption. This type of dew point meter can measure the amount of water even under a reduced pressure lower than 1 atm.

【0043】まず、バルブ41を閉じ、バルブ40を開
いてCVD炉21内をドライポンプにより排気し、到達
真空度を5×10-3Torr(0.6Pa)程度にした
場合、図4に示すように、残留ガスの分圧は、H2 Oが
5×10-3Torr、N2 が2×10-3Torr、O2
が2×10-4Torr(×133Pa)であった。すな
わち、CVD装置内の残留ガスは主にH2 Oであった。
First, when the valve 41 is closed, the valve 40 is opened, and the inside of the CVD furnace 21 is evacuated by a dry pump so that the ultimate vacuum is about 5 × 10 −3 Torr (0.6 Pa), it is shown in FIG. as the partial pressure of residual gas, H 2 O is 5 × 10 -3 Torr, N 2 is 2 × 10 -3 Torr, O 2
Was 2 × 10 −4 Torr (× 133 Pa). That is, the residual gas in the CVD apparatus was mainly H 2 O.

【0044】図4に示すようにN2 も検出されている。
これはドライポンプ36の大気側がSi2 6 など原料
ガスの排気を希釈するためにN2 パージされており、こ
のN2 が逆流しているためである。
As shown in FIG. 4, N 2 is also detected.
This is because the atmosphere side of the dry pump 36 is purged with N 2 to dilute the exhaust of the source gas such as Si 2 H 6 , and this N 2 flows backward.

【0045】次にArガスを230SCCM導入し、全
圧〜0.1Torrとすると、Arの分圧は8×10-2
Torr、H2 Oの分圧は7×10-3Torr、N2
分圧は4×10-4Torr、O2 の分圧は3×10-4
orr(×133Pa)となった。
Next, when Ar gas is introduced at 230 SCCM and the total pressure is set to 0.1 Torr, the partial pressure of Ar is 8 × 10 -2.
The partial pressure of Torr and H 2 O is 7 × 10 −3 Torr, the partial pressure of N 2 is 4 × 10 −4 Torr, and the partial pressure of O 2 is 3 × 10 −4 T.
It became orr (× 133 Pa).

【0046】図5に示すように、ポンプの大気側から真
空側へのN2 の逆流はArの流れで防止され、装置の中
のN2 は一桁低減される。しかし、Arを導入してもH
2 O,O2 は直ちには低下しない。
As shown in FIG. 5, the backflow of N 2 from the atmospheric side to the vacuum side of the pump is prevented by the flow of Ar, and N 2 in the apparatus is reduced by one digit. However, even if Ar is introduced, H
2 O and O 2 do not decrease immediately.

【0047】H2 Oの残留場所を調べるため、バルブ4
0,41を開閉しながら残留ガスの分圧の変化を測定し
た。図6にその結果を示す。
In order to check the remaining place of H 2 O, the valve 4
Changes in the partial pressure of the residual gas were measured while opening and closing 0 and 41. The results are shown in FIG.

【0048】期間aの間にArガスを用いてガス分析装
置39のフルスケールの較正を行なった。
During the period a, a full scale calibration of the gas analyzer 39 was performed using Ar gas.

【0049】期間bはドライポンプ36のみの特性を調
べるためにCVD装置とドライポンプ36との間のバル
ブ40を閉じた期間である。ドライポンプ36のみでも
到達真空度に達するとH2 Oはそれ以上排気されなかっ
た。
The period b is a period in which the valve 40 between the CVD apparatus and the dry pump 36 is closed in order to investigate the characteristics of only the dry pump 36. When only the dry pump 36 reached the ultimate vacuum, H 2 O was not exhausted any more.

【0050】期間cはバルブ40を開けドライポンプ3
6をCVD装置体と接続した場合であるが、ドライポン
プ36の到達能力以上には排気は進まなかった。
During the period c, the valve 40 is opened and the dry pump 3
6 was connected to the CVD apparatus body, the exhaust did not proceed beyond the reachability of the dry pump 36.

【0051】期間dはArを導入した期間である。N2
はドライポンプ36からの逆流が抑えられ低下するが、
2 Oはむしろ僅かに増加する。この原因は測定方法に
ある。すなわち、ガス分析装置39とCVD炉21との
接続はオリフィスを介して行なっており、このオリフィ
スを通して流れ込むArの粘性によってH2 Oの流れが
増幅されたと考えられる。
The period d is a period in which Ar is introduced. N 2
Is reduced because the backflow from the dry pump 36 is suppressed,
H 2 O increases rather slightly. This is due to the measuring method. That is, it is considered that the gas analyzer 39 and the CVD furnace 21 were connected via an orifice, and the flow of H 2 O was amplified by the viscosity of Ar flowing through this orifice.

【0052】期間eはArをN2 に切り換えた場合であ
る。Arは低下していくが、N2 に置き代わるには10
分以上もかかることが分かった。しかし、Arを導入し
た場合と同様、N2 を導入しても、H2 Oの分圧は変化
しなかった。
Period e is when Ar is switched to N 2 . Ar decreases but 10 to replace N 2
It turned out to take more than a minute. However, as in the case of introducing Ar, the introduction of N 2 did not change the partial pressure of H 2 O.

【0053】以上の結果から、H2 Oは装置全体に吸着
しており、ポンプの能力以上には排気できず、また、導
入ガス(Ar、N2 )で押し流すことも困難であること
が分かった。
From the above results, it was found that H 2 O was adsorbed on the entire apparatus, could not be exhausted beyond the capacity of the pump, and was difficult to be flushed with the introduced gas (Ar, N 2 ). It was

【0054】次にCVD装置中に吸着しているH2 Oの
加熱による変化を調べた。図7にその結果を示す。
Next, the change of H 2 O adsorbed in the CVD apparatus due to heating was examined. FIG. 7 shows the result.

【0055】CVD炉の温度(基板温度)を室温(R.
T.)から600℃まで上昇させながら残留ガス分析を
行なった。図7に示すように、H2 O分圧の変化は見ら
れなかった。炉壁からのH2 Oの脱離が少ないため、あ
るいは温度の低い場所に再吸着したためと考えられる。
The temperature of the CVD furnace (substrate temperature) is set to room temperature (R.
T. ) To 600 ° C., the residual gas analysis was performed. As shown in FIG. 7, no change in H 2 O partial pressure was observed. It is considered that H 2 O was not desorbed from the furnace wall little, or that it was re-adsorbed at a low temperature place.

【0056】また、昇温とともにH2 分圧が増加してい
るが、これは特にクリーニングを行なっていない炉を用
いたので、炉壁に付着したアモルファスシリコン中のH
2 が放出されたからだと考えられる。H2 は時間の経過
とともに減少している。
Further, the H 2 partial pressure increases as the temperature rises. This is because the furnace in which the cleaning is not performed is used.
Probably because 2 was released. H 2 decreases with time.

【0057】また、微量のC6 6 (ベンゼン)が検出
された。これは、オイル、Oリングのゴムなどの分解生
成物によるものだと考えられる。
Also, a trace amount of C 6 H 6 (benzene) was detected. It is considered that this is due to decomposition products such as oil and O-ring rubber.

【0058】ここで、Arを導入した時のH2 O分圧の
低下が見られなかったことに疑問を持ち、Arガス中の
水分測定を行なった。Arラインから供給されるArの
露点は、図3中の露点計B38を用いて測定すると,−
79℃(5×10-4Torr)であった。水分量に換算
すると約700ppbである。
Here, since it was doubtful that the H 2 O partial pressure did not decrease when Ar was introduced, the water content in Ar gas was measured. When the dew point of Ar supplied from the Ar line is measured with the dew point meter B38 in FIG.
It was 79 ° C. (5 × 10 −4 Torr). It is about 700 ppb in terms of water content.

【0059】約700ppbのH2 Oを含むArガスを
炉内に0.1Torr導入し雰囲気を置換すると、単純
な比例計算では、H2 O分圧は0.1×7×10-7To
rrに低減できるはずである。
When Ar gas containing about 700 ppb of H 2 O was introduced into the furnace at 0.1 Torr to replace the atmosphere, the H 2 O partial pressure was 0.1 × 7 × 10 −7 To by simple proportional calculation.
It should be possible to reduce to rr.

【0060】実際に、CVD炉21内にArを導入し、
CVD炉21内に直結しているノズル部に設置した露点
計A37を用いて、減圧下での露点を測った。その結
果、下記の表に示すように、Ar:230SCCM,
0.1Torr、4000SCCM,1Torr、およ
びAr停止5×10-3Torrのいずれの場合も、露点
−79℃(H2 O分圧5×10-4Torr)であった。
Actually, Ar was introduced into the CVD furnace 21,
The dew point under reduced pressure was measured using a dew point meter A37 installed in the nozzle portion directly connected to the CVD furnace 21. As a result, as shown in the table below, Ar: 230SCCM,
In all cases of 0.1 Torr, 4000 SCCM, 1 Torr, and Ar stop 5 × 10 −3 Torr, the dew point was −79 ° C. (H 2 O partial pressure 5 × 10 −4 Torr).

【0061】[0061]

【表1】 結局、マスフローコントロール29以降の減圧部の配管
壁など装置のあらゆる部分から吸着脱離してくるH2
によって分圧が決まってしまい、Arで置換できないた
めであることが分かった。(長時間パージを行えば低下
すると考えられるが、30分の測定では変化しなかっ
た。) したがって、CVD炉21内の雰囲気中のH2 Oの主な
要因は、Ar中の水分ではなく、装置の配管など室温部
の吸着H2 Oであることが確認された。
[Table 1] After all, H 2 O adsorbed and desorbed from all parts of the equipment such as the piping wall of the decompression section after the mass flow control 29.
It was found that the partial pressure was decided by and the Ar substitution was not possible. (It is considered that the value decreases if the purging is performed for a long time, but it did not change in the measurement for 30 minutes.) Therefore, the main factor of H 2 O in the atmosphere in the CVD furnace 21 is not the water content in Ar, It was confirmed that it was adsorbed H 2 O at room temperature such as the piping of the apparatus.

【0062】このように装置の中に残留するH2 Oの再
現性を調べた。ガス分析装置を用いて測定した装置内の
残留H2 Oの分圧を図8にまとめて示す。8ケ月にわた
って4回の測定を行なったが、変動はみられなかった。
Thus, the reproducibility of H 2 O remaining in the apparatus was examined. The partial pressure of residual H 2 O in the device measured by using the gas analyzer is shown in FIG. Measurements were performed 4 times over 8 months, but no change was observed.

【0063】ところで、同位体を用いたZwanらの実
験(M.L.W.van derZwan,J.A.B
ardwell,G.I.Sproule,and
M.J.Graham:Appl.Phys.Let
t.,Vol.64,P.446,1994)による
と、分極したH2 OとO2 との複合体(H2 O/O2
合体)がシリコン表面の酸化を進行し、H2 O中の酸素
が酸化膜に取り込まれる。
By the way, the experiment of Zwan et al. Using isotopes (MLW van derZwan, JAB)
ardwell, G.M. I. Sproule, and
M. J. Graham: Appl. Phys. Let
t. , Vol. 64, P.P. 446, 1994), the polarized complex of H 2 O and O 2 (H 2 O / O 2 complex) advances the oxidation of the silicon surface, and oxygen in H 2 O is taken into the oxide film. .

【0064】このことから、CVD装置内に残留するH
2 OがHF溶液などで自然酸化膜を除去したシリコン基
板の表面を再酸化すると考えられる。
From this fact, H remaining in the CVD apparatus
It is considered that 2 O re-oxidizes the surface of the silicon substrate from which the native oxide film has been removed with an HF solution or the like.

【0065】したがって、CVD装置内に残留するH2
Oを取り除き、シリコン基板(シリコンウェハ)22の
表面の酸化を防ぐためには、図2に示したように、従来
のCVD装置に還元性ガス導入設備(還元ガス導入管3
2、マスフローコントローラ33、フィルタ34、バル
ブ35)を増設して、還元性ガス(例えばSi2 Hガ
ス)を導入できるようにすれば良い。
Therefore, H 2 remaining in the CVD apparatus
In order to remove O and prevent the surface of the silicon substrate (silicon wafer) 22 from being oxidized, as shown in FIG. 2, a reducing gas introduction facility (reducing gas introduction pipe 3
2, the mass flow controller 33, the filter 34, the valve 35) may be additionally installed so that a reducing gas (for example, Si 2 H gas) can be introduced.

【0066】次に還元性ガスを導入する場合の作用を、
シリコンの固相成長技術を例にして以下に述べる。
Next, the action of introducing a reducing gas will be described.
The solid phase growth technique of silicon will be described below as an example.

【0067】このような固相成長技術は、大きく分け
て、前処理、アモルファスシリコン膜の成膜、結晶化熱
処理の三つの工程からなる。前処理は、シリコン基板の
表面の自然酸化膜を除去する工程であり、フッ酸溶液な
どを用いて行なう。アモルファスシリコン膜の成膜は、
CVD装置を用いて行なう工程であって、本発明を適用
する工程である。結晶化熱処理はアモルファスシリコン
膜を結晶化する工程である。
Such a solid phase growth technique is roughly divided into three steps of pretreatment, formation of an amorphous silicon film, and crystallization heat treatment. The pretreatment is a step of removing the natural oxide film on the surface of the silicon substrate, and is performed using a hydrofluoric acid solution or the like. The amorphous silicon film is formed by
This is a step performed using a CVD apparatus, and is a step to which the present invention is applied. The crystallization heat treatment is a step of crystallizing the amorphous silicon film.

【0068】アモルファスシリコン膜を成膜する際、一
旦前処理で自然酸化膜を除去されたシリコン基板の表面
が再酸化されると、アモルファスシリコン膜のエピタキ
シャル成長は阻害される。
When the amorphous silicon film is formed, if the surface of the silicon substrate from which the natural oxide film has been removed by the pretreatment is reoxidized, the epitaxial growth of the amorphous silicon film is hindered.

【0069】図9に、本発明をアモルファスシリコン膜
を成膜するCVD装置に適用した場合のシリコン基板の
表面における酸化抑止効果を調べた結果を示す。すなわ
ち、CVD炉内の雰囲気を真空、Ar、SiH4 、Si
2 6 にして酸化量の雰囲気依存性を求めた。図9に示
すように、酸化量は、真空、Ar、SiH4 、Si2
6 の雰囲気の順に減少した。
FIG. 9 shows the results of examining the effect of suppressing oxidation on the surface of a silicon substrate when the present invention is applied to a CVD apparatus for forming an amorphous silicon film. That is, the atmosphere in the CVD furnace is set to vacuum, Ar, SiH 4 , Si
2 H 6 was used to determine the atmosphere dependence of the amount of oxidation. As shown in FIG. 9, the amounts of oxidation are vacuum, Ar, SiH 4 , and Si 2 H.
It decreased in the order of 6 atmospheres.

【0070】図9からSi2 6 雰囲気の酸化抑止効果
は特に高いことが分かる。また、SiH4 雰囲気でもS
2 6 雰囲気ほどではないが酸化抑止効果が得られる
ことが分かる。なお、Arは4000sccm、Si2
6 は20〜100sccmとした。
It can be seen from FIG. 9 that the effect of suppressing oxidation in the Si 2 H 6 atmosphere is particularly high. Also, even in a SiH 4 atmosphere, S
It can be seen that the effect of suppressing oxidation is obtained, though not so much as in the i 2 H 6 atmosphere. Ar is 4000 sccm, Si 2
H 6 was set to 20 to 100 sccm.

【0071】酸化量は例えばSi2 6 の場合であれば
以下のようなプロセスフローに従って求める。
In the case of Si 2 H 6 , for example, the amount of oxidation is determined according to the following process flow.

【0072】・アモルファスシリコン膜の堆積(厚さ1
00nm程度)480℃、30分、 Si2 6 =100SCCM,0.3Torr ・保持 装置内雰囲気=真空排気、Ar(あるいはSi
2 6 /Ar) ・アモルファスシリコン膜の堆積(厚さ100nm程
度)480℃、30分、 Si2 6 =100SCCM,0.3Torr ・再び保持 装置内雰囲気=真空排気、Ar(あるいは
Si2 6 /Ar)(保持条件(時間、雰囲気)を変え
て、堆積/保持を数回繰り返す。) ・アモルファスシリコン膜の堆積(厚さ100nm程
度)480℃、30分、 Si2 6 =100SCCM,0.3Torr ・SIMS分析 図10に上記手順によりシーケンシャルにアモルファス
シリコン膜を堆積した場合の典型例を示す。
Deposition of amorphous silicon film (thickness 1
Approx. 00 nm) 480 ° C., 30 minutes, Si 2 H 6 = 100 SCCM, 0.3 Torr ・ Holding device atmosphere = vacuum exhaust, Ar (or Si
2 H 6 / Ar) ・ Amorphous silicon film deposition (thickness: about 100 nm) 480 ° C., 30 minutes, Si 2 H 6 = 100 SCCM, 0.3 Torr ・ Hold again Device atmosphere = vacuum exhaust, Ar (or Si 2 H 6 / Ar) (holding conditions (time, atmosphere) are changed and deposition / holding is repeated several times.)-Amorphous silicon film deposition (about 100 nm thick) 480 ° C., 30 minutes, Si 2 H 6 = 100 SCCM, 0.3 Torr SIMS Analysis FIG. 10 shows a typical example in which an amorphous silicon film is sequentially deposited by the above procedure.

【0073】各雰囲気a〜gにおける酸化量はそれぞれ
各界面S1〜S7に閉じ込めた酸素量から求めた。すな
わち、SIMS分析により得られた酸素ピークは酸素が
全て界面に存在すると考え、ピーク面積を界面酸素量と
した。SIMS分析による深さ方向の分析結果は、分析
時のスパッタによるノックオン効果などの影響により、
ある一定の幅を持つことが知られている。したがって、
その面積を用いることで高精度に酸素量を求めることが
可能になる。図10(a)のように多層構造とした場
合、図10(b)のスペクトルから、界面と界面の間の
アモルファスシリコン膜の膜厚が100nmであれば、
各ピークを十分に分離して測定することが可能であるこ
とが分かる。
The amount of oxidation in each atmosphere a to g was obtained from the amount of oxygen trapped in each interface S1 to S7. That is, regarding the oxygen peaks obtained by SIMS analysis, it was considered that all oxygen was present at the interface, and the peak area was defined as the interfacial oxygen amount. The analysis result in the depth direction by SIMS analysis is due to the knock-on effect due to sputtering during analysis.
It is known to have a certain width. Therefore,
By using the area, the oxygen amount can be obtained with high accuracy. When a multilayer structure is formed as shown in FIG. 10A, from the spectrum of FIG. 10B, if the film thickness of the amorphous silicon film between the interfaces is 100 nm,
It can be seen that each peak can be sufficiently separated and measured.

【0074】この還元性ガスの作用、つまり、酸化低減
効果は、酸素分圧に関する熱力学平衡計算により説明で
きる。
The action of this reducing gas, that is, the effect of reducing oxidation can be explained by the thermodynamic equilibrium calculation regarding the oxygen partial pressure.

【0075】図11に、Arを導入し、装置内の圧力を
変化させた場合の480℃/10分間の酸化量を示す。
FIG. 11 shows the amount of oxidation at 480 ° C./10 minutes when Ar was introduced and the pressure inside the apparatus was changed.

【0076】この酸化量は、流量が異なるAr雰囲気に
それぞれ10分間保持した後の二つの一原子層にも満た
ないアモルファスシリコン膜の界面の酸素量をSIMS
分析により求めたものである。図11に示すように、装
置内の圧力がある程度高くなると酸化は進み難くなる。
The amount of this oxidation is the amount of oxygen at the interface of the amorphous silicon film which is less than two monoatomic layers after being kept in Ar atmospheres having different flow rates for 10 minutes, respectively, by SIMS.
It was obtained by analysis. As shown in FIG. 11, when the pressure inside the apparatus increases to some extent, it becomes difficult for the oxidation to proceed.

【0077】このように一原子層にも満たないアモルフ
ァスシリコン膜の酸化の場合、拡散律速とはならず、H
2 O分子がアモルファスシリコン膜の表面に衝突すると
一定の確率を持って反応すると仮定できる。
As described above, in the case of oxidizing an amorphous silicon film having less than one atomic layer, the diffusion rate is not controlled, and H
It can be assumed that when 2 O molecules collide with the surface of the amorphous silicon film, they react with a certain probability.

【0078】単位時間当たりに壁の単位面積に衝突する
分子の総数φ0 は、次式で求められる。
The total number φ 0 of molecules that collide with the unit area of the wall per unit time is calculated by the following equation.

【0079】 φ0 =n・v/4=P/(2πmkT)1/2 …(1) v=(8kT/πm)1/2 …(2) ここで、φ0 は分子束、nは単位体積当たりの分子の個
数、vは分子の平均速さ、Pは圧力、mは分子の質量、
Tは絶対温度、kはボルツマン定数である。
[0079] φ 0 = n · v / 4 = P / (2πmkT) 1/2 ... (1) v = (8kT / πm) 1/2 ... (2) Here, φ 0 is a molecular bundle, n is the unit Number of molecules per volume, v is the average speed of the molecule, P is the pressure, m is the mass of the molecule,
T is an absolute temperature and k is a Boltzmann constant.

【0080】CGS系では、k=1.38×10-16
rg・K-1、1Torr=133.3Pa=1333g
・cm-1・s-2となる。
In the CGS system, k = 1.38 × 10 -16 e
rg · K −1 , 1 Torr = 133.3 Pa = 1333 g
・ It becomes cm -1・ s -2 .

【0081】例えば、H2 Oが5×10-3Torrのと
き、m=18/6×1023gであるから、480℃にお
いて、v=94000cm/s、φ0 =1.5×1018
個/sとなる。
For example, when H 2 O is 5 × 10 −3 Torr, m = 18/6 × 10 23 g, so at 480 ° C., v = 94000 cm / s, φ 0 = 1.5 × 10 18
It becomes the number / s.

【0082】これは、アモルファスシリコン膜の面密度
1.3×1015原子/cm2 に比べて3桁も大きく、ア
モルファスシリコン膜に衝突したH2 O分子の大部分は
アモルファスシリコン膜を酸化せずに反射していること
を意味する。
This is three orders of magnitude higher than the surface density of the amorphous silicon film of 1.3 × 10 15 atoms / cm 2 , and most of the H 2 O molecules that collide with the amorphous silicon film oxidize the amorphous silicon film. It means to reflect without.

【0083】酸化速度から反応率(反応分子数/衝突分
子数)を見積もると約5×10-7である。同様に、Ar
が1.2Torr/480℃のとき、v=63000c
m/s、φ0 =2.4×1020個/sとなる。
The reaction rate (the number of reaction molecules / the number of collision molecules) is estimated from the oxidation rate, and it is about 5 × 10 −7 . Similarly, Ar
Is 1.2 Torr / 480 ° C, v = 63000c
m / s, φ 0 = 2.4 × 10 20 pieces / s.

【0084】したがって、H2 OとArは酸化反応速度
に比べて大過剰にシリコン基板の表面に衝突しており、
シリコン基板の表面はH2 OとArの競合によって占有
される。Arの圧力が高くなるとシリコン基板の表面が
Arによって占有される確率が増加し、H2 Oが直接シ
リコン基板と衝突する確率が減少するため、酸化の進行
が遅くなったと説明できる。
Therefore, H 2 O and Ar collide with the surface of the silicon substrate in a large excess compared with the oxidation reaction rate,
The surface of the silicon substrate is occupied by the competition between H 2 O and Ar. It can be explained that as the pressure of Ar increases, the probability that the surface of the silicon substrate is occupied by Ar increases, and the probability that H 2 O directly collides with the silicon substrate decreases, so that the progress of oxidation slows.

【0085】図12に、JANAF Thermoch
emical Tables,NSRDS−NBS.,
1971−1985.を用いて計算した平衡酸素分圧を
示す。
FIG. 12 shows the JANAF Thermoch.
electronic Tables, NSRDS-NBS. ,
1971-1985. The equilibrium oxygen partial pressure calculated using is shown.

【0086】図12に示すように、H2 あるいはSiH
4 ガスを用いても、酸素分圧は、Si/SiO2 酸化還
元反応の平衡酸素分圧以下にはできない。
As shown in FIG. 12, H 2 or SiH
Even with 4 gases, the oxygen partial pressure cannot be lower than the equilibrium oxygen partial pressure of the Si / SiO 2 redox reaction.

【0087】これに対して、Si2 6 ガスは、Si/
SiO2 酸化還元反応の平衡分圧以下に酸素分圧を低下
できる。
On the other hand, Si 2 H 6 gas contains Si /
The oxygen partial pressure can be reduced below the equilibrium partial pressure of the SiO 2 redox reaction.

【0088】同様に、さらに還元作用の大きいトリシラ
ン、テトラシランなど高次のシランガスも平衡酸素分圧
をSi/SiO2 平衡酸素分圧以下に低下させることが
できる。
Similarly, a higher-order silane gas such as trisilane or tetrasilane having a large reducing action can reduce the equilibrium oxygen partial pressure to be equal to or lower than the Si / SiO 2 equilibrium oxygen partial pressure.

【0089】図13に、Si2 6 ガスによるSiO2
の還元量を測定した結果を示す。図中、aはAr/0.
1Torrに1時間保持した場合、bはAr/0.1T
orrに1時間保持した後さらにSi2 6 =100s
ccm/Ar=4000sccm(1.2Torr)に
1時間曝した場合を示している。条件bの場合の酸素量
は条件aの場合に比べて減少していない。したがって、
Si2 6 によるSiO2 の還元は起きていない。
FIG. 13 shows SiO 2 produced by Si 2 H 6 gas.
The result of having measured the reduction amount of is shown. In the figure, a is Ar / 0.
When kept at 1 Torr for 1 hour, b is Ar / 0.1T
After holding at orr for 1 hour, Si 2 H 6 = 100s
The figure shows the case of exposure to ccm / Ar = 4000 sccm (1.2 Torr) for 1 hour. The amount of oxygen in the case of condition b is not reduced as compared with the case of condition a. Therefore,
No reduction of SiO 2 by Si 2 H 6 has occurred.

【0090】アモルファスシリコン膜の堆積を行なわず
に、ヒートリカバー時のSi2 6による堆積量のみを
断面TEMにより調べた結果、基板上に形成されたシリ
コン膜の膜厚は4.3nmであり、形成直後既に単結晶
であった。
As a result of examining only the amount of Si 2 H 6 deposited at the time of heat recovery by a sectional TEM without depositing the amorphous silicon film, the thickness of the silicon film formed on the substrate was 4.3 nm. Immediately after formation, it was already a single crystal.

【0091】480℃、Si2 6 圧力=0.3Tor
rにおける成膜速度は4nm/分である。ヒートリカバ
ー中の全圧は1.2Torrであり、Si2 6 分圧は
0.03Torrであるから、成膜速度は分圧に比例す
ると仮定すれば、0.4nm/分となる。
480 ° C., Si 2 H 6 pressure = 0.3 Tor
The film formation rate at r is 4 nm / min. Since the total pressure during heat recovery is 1.2 Torr and the Si 2 H 6 partial pressure is 0.03 Torr, assuming that the film formation rate is proportional to the partial pressure, it is 0.4 nm / min.

【0092】ヒートリカバー中は480℃、10程度分
保持され、膜厚4.3nmはこの間に形成されるアモル
ファスシリコン膜の膜厚とほぼ一致した。すなわち、プ
ロセスを開始する前にはシリコン膜はほとんど形成され
ない。
During heat recovery, the temperature was kept at 480 ° C. for about 10 minutes, and the film thickness of 4.3 nm almost matched the film thickness of the amorphous silicon film formed during this. That is, the silicon film is hardly formed before starting the process.

【0093】固相成長技術を用いたエピタキシャル成長
による単結晶層を得る方法はいくつか報告されている。
これらはいずれも自然酸化膜を高温における還元反応を
用いて除去するという方法である。
Several methods for obtaining a single crystal layer by epitaxial growth using the solid phase growth technique have been reported.
All of these are methods of removing a natural oxide film by using a reduction reaction at high temperature.

【0094】これに対して、本発明は、表面の酸化膜を
除去するのではなく、むしろ再酸化させないという観点
に立脚した方法である。
On the other hand, the present invention is a method based on the viewpoint that the oxide film on the surface is not removed but rather reoxidized.

【0095】本発明を固相成長プロセスに応用した場合
の一例の手順を以下に示す。アモルファスシリコン膜の
成膜にはCVD装置を用いる。
An example of the procedure when the present invention is applied to the solid phase growth process is shown below. A CVD device is used for forming the amorphous silicon film.

【0096】・前処理(自然酸化膜除去) 0.5%HF溶液3分、水洗5分、リンサー乾燥 ・CVD装置にウエハを導入 15分間、真空排気(0.005Torr) ・ヒートリカバー 65分、Si2 6 /Ar=100/4000SCC
M,1Torr ・アモルファスシリコン膜の形成(膜厚約100nm) 480℃、30分、Si2 6 =100SCCM,0.
3Torr ヒートリカバー時間を65分に設定した根拠は次の通り
である。
Pretreatment (removal of natural oxide film) 0.5% HF solution for 3 minutes, water washing for 5 minutes, rinser drying-Introduction of wafer into CVD apparatus for 15 minutes, vacuum exhaust (0.005 Torr) -Heat recovery for 65 minutes Si 2 H 6 / Ar = 100 / 4000SCC
Formation of amorphous silicon film (film thickness about 100 nm) 480 ° C., 30 minutes, Si 2 H 6 = 100 SCCM, 0.
The rationale for setting the 3 Torr heat recovery time to 65 minutes is as follows.

【0097】図14にCVD装置の炉内部に熱電対温度
計を導入し、ヒートリカバー中の温度変化を測定した結
果を示す。
FIG. 14 shows the results of measuring the temperature change during heat recovery by introducing a thermocouple thermometer inside the furnace of the CVD apparatus.

【0098】図14に示すように、300℃に制御した
炉内にウエハを導入して測温を開始した場合、ローディ
ング時間20分で熱電対温度は一定になる。さらに、ア
モルファスシリコン膜の成膜温度である480℃に昇温
すると炉内は45分後にほぼ一定温度となった。この結
果からヒートリカバー時間(基板温度が所定の温度にな
るまでプロセスの開始を待機する時間)を65分に設定
した。
As shown in FIG. 14, when the temperature is started by introducing the wafer into the furnace controlled at 300 ° C., the thermocouple temperature becomes constant after 20 minutes of loading time. Furthermore, when the temperature was raised to 480 ° C. which is the film forming temperature of the amorphous silicon film, the temperature in the furnace became almost constant after 45 minutes. From this result, the heat recovery time (time to wait for the start of the process until the substrate temperature reaches a predetermined temperature) was set to 65 minutes.

【0099】この固相成長プロセスは、図15に示すよ
うに、ジシランガス(Si2 6 )によるシリコンの酸
化抑止効果により、自然酸化膜除去後の基板表面はエピ
タキシャル成長可能な程度の再酸化に抑えられてアモル
ファスシリコンを堆積することができた。
In this solid phase growth process, as shown in FIG. 15, the substrate surface after removal of the natural oxide film is suppressed to reoxidation to the extent that epitaxial growth is possible due to the effect of inhibiting oxidation of silicon by disilane gas (Si 2 H 6 ). It was possible to deposit amorphous silicon.

【0100】図15は、上記方法において、CVD炉に
シリコン基板(シリコンウエハ)を導入する時の炉の温
度(ローディング温度)およびヒートリカバー中の雰囲
気が、シリコン基板とアモルファスシリコン膜との界面
の酸化量にどのような影響を与えるか調べた結果を示す
図である。
FIG. 15 shows that in the above method, the temperature (loading temperature) of the furnace when introducing the silicon substrate (silicon wafer) into the CVD furnace and the atmosphere during the heat recovery depend on the interface between the silicon substrate and the amorphous silicon film. It is a figure which shows the result of having investigated what kind of influence it has on the amount of oxidation.

【0101】ヒートリカバー時間は65分である。ま
た、Arの流量、圧力はそれぞれ4000sccm、
1.2Torrであり、N2 の流量、圧力はそれぞれ1
000sccm、0.2Torrであり、SiH4 /A
rの流量は150sccm/4000sccm、Si2
6 /Arの流量は100sccm/4000sccm
である。
The heat recovery time is 65 minutes. The flow rate and pressure of Ar are 4000 sccm, respectively.
1.2 Torr, N 2 flow rate and pressure are 1
000 sccm, 0.2 Torr, SiH 4 / A
The flow rate of r is 150 sccm / 4000 sccm, Si 2
H 6 / Ar flow rate is 100 sccm / 4000 sccm
It is.

【0102】図15から、酸化量はローディング温度よ
り、ヒートリカバー中の雰囲気に大きく依存することが
分かる。すなわち、炉内にSi2 6 を導入することに
より、酸化を抑制できることが分かる。このような酸化
抑制効果は、Si2 6 の代わりに、トリシラン、テト
ラシランを用いても同様に得られた。なお、アルゴンガ
スの代わりに、ヘリウム、窒素等の不活性ガスを用いて
も良い。
From FIG. 15, it can be seen that the amount of oxidation depends more on the atmosphere in the heat recovery than on the loading temperature. That is, it is understood that the oxidation can be suppressed by introducing Si 2 H 6 into the furnace. Such an oxidation suppressing effect was similarly obtained by using trisilane or tetrasilane instead of Si 2 H 6 . Note that an inert gas such as helium or nitrogen may be used instead of the argon gas.

【0103】このようにして形成した単結晶シリコンお
よび比較例のシリコンを透過型電子顕微鏡を用いた観察
した結果を図16に示す。固相成長は600℃、窒素雰
囲気において2時間行なった。図16(a)の雰囲気は
Si2 6 /Ar、図16(b)の雰囲気はAr(比較
例)である。
FIG. 16 shows the results of observing the single crystal silicon thus formed and the silicon of the comparative example using a transmission electron microscope. Solid phase growth was performed at 600 ° C. in a nitrogen atmosphere for 2 hours. The atmosphere in FIG. 16A is Si 2 H 6 / Ar, and the atmosphere in FIG. 16B is Ar (comparative example).

【0104】図16(b)に示すように、ArのみでS
2 6 を導入しなかった場合(比較例)は、界面の酸
素量が多いため結晶欠陥が見られた。結晶欠陥としては
特に双晶が多かった。このような基板を用いて製造した
素子の特性は著しく低いものであった。これに対して、
図16(a)に示すように、Si2 6 を導入した場合
(本発明)には、結晶欠陥は観察されず、明らかに結晶
性は改善された。
As shown in FIG. 16 (b), only Ar is used for S
When i 2 H 6 was not introduced (Comparative Example), crystal defects were observed because the amount of oxygen at the interface was large. Twins were particularly numerous as crystal defects. The characteristics of the device manufactured using such a substrate were extremely low. On the contrary,
As shown in FIG. 16A, when Si 2 H 6 was introduced (the present invention), no crystal defect was observed and the crystallinity was obviously improved.

【0105】本発明者等は、CVD装置の中で起こる一
原子層に満たない極初期の酸化量を求めた。
The inventors of the present invention determined the very initial oxidation amount of less than one atomic layer that occurs in a CVD apparatus.

【0106】酸素量は、単結晶シリコンの面密度1.3
6×1015原子/cm2 (Si密度:5.0×1022
子/cm3 )を100%として示した。
The amount of oxygen is 1.3 in the surface density of single crystal silicon.
6 × 10 15 atoms / cm 2 (Si density: 5.0 × 10 22 atoms / cm 3 ) was shown as 100%.

【0107】480℃、Ar中に1〜69時間保持した
後、シリコン基板上にアモルファスシリコン膜を堆積
し、これらの界面に閉じ込められた酸素の量を図17に
示した。
After holding at 480 ° C. in Ar for 1 to 69 hours, an amorphous silicon film was deposited on the silicon substrate, and the amount of oxygen trapped at these interfaces is shown in FIG.

【0108】図17に示すように、10時間以下では、
保持時間が長いほど界面酸素量も増加している。しか
し、さらに長時間保持しても、酸化量は増加しない。装
置雰囲気中のH2 O分圧は、7×10-3Torr(13
3Pa)であり、図5に示したように2時間では変動し
ない。
As shown in FIG. 17, in 10 hours or less,
The interfacial oxygen content increases as the holding time increases. However, even if held for a longer time, the amount of oxidation does not increase. The H 2 O partial pressure in the apparatus atmosphere was 7 × 10 −3 Torr (13
3 Pa), which does not change in 2 hours as shown in FIG.

【0109】しかし、図17に示すように、60時間以
上Arを導入し続けた場合には、酸化量は保持時間に比
例しなくなった。この場合は、H2 O分圧が低下したと
考えられる。
However, as shown in FIG. 17, when Ar was continuously introduced for 60 hours or longer, the amount of oxidation was no longer proportional to the holding time. In this case, the H 2 O partial pressure is considered to have decreased.

【0110】図17に示した白丸はアモルファスシリコ
ン膜の成膜を繰り返して求めた二つのアモルファスシリ
コン膜の表面の酸化量である。また、黒丸は、二つのア
モルファスシリコン膜の界面の酸素量とシリコン基板と
アモルファスシリコン膜との界面の酸化量との差から求
めたAr雰囲気下で2時間保持した場合のシリコン基板
の酸化量である。
The white circles shown in FIG. 17 are the amounts of oxidation on the surfaces of the two amorphous silicon films obtained by repeatedly forming the amorphous silicon films. The black circles represent the oxidation amount of the silicon substrate when held for 2 hours in an Ar atmosphere, which was obtained from the difference between the oxygen amount at the interface between the two amorphous silicon films and the oxidation amount at the interface between the silicon substrate and the amorphous silicon film. is there.

【0111】得られた酸化量30%/2時間は、図17
に示したようにアモルファスシリコン膜の表面の酸化量
とほぼ同じであった。装置中での酸化に関しては、シリ
コン基板とアモルファスシリコン膜の差は見られなかっ
た。
The obtained oxidation amount of 30% / 2 hours is as shown in FIG.
As shown in, the amount of oxidation on the surface of the amorphous silicon film was almost the same. Regarding oxidation in the device, no difference was observed between the silicon substrate and the amorphous silicon film.

【0112】装置中に約60時間Arを導入し続ける
と、酸化量はAr雰囲気に保持した時間に比例しなくな
った。図18は、装置の履歴を変化させ、Ar雰囲気に
おいて1時間保持したときの酸化量を測定した結果であ
る。
When Ar was continuously introduced into the apparatus for about 60 hours, the amount of oxidation became not proportional to the time of holding in Ar atmosphere. FIG. 18 shows the results of measuring the amount of oxidation when the device history was changed and the device was held for 1 hour in an Ar atmosphere.

【0113】図18(a)は、装置中に69時間Arを
導入し続けた後、アモルファスシリコン膜を形成し、そ
の表面を1時間Ar雰囲気に曝して、そのときの界面酸
素量を求めた結果である。
In FIG. 18A, after continuously introducing Ar into the apparatus for 69 hours, an amorphous silicon film was formed, and the surface thereof was exposed to Ar atmosphere for 1 hour, and the interfacial oxygen amount at that time was obtained. The result.

【0114】図18(a)に示すように、69時間Ar
を導入する前は40%であった1時間の間の酸化量が1
%以下に減少した。しかし、装置を一旦開けてあらため
てウエハをローディングし、1時間Ar雰囲気に保持し
た時の酸素を求めると、酸素量は再び40%であった。
As shown in FIG. 18A, Ar for 69 hours
The amount of oxidation was 1% during 1 hour, which was 40% before introducing
% Or less. However, when the apparatus was once opened, the wafer was newly reloaded and the oxygen was determined when the wafer was kept in the Ar atmosphere for 1 hour, the oxygen content was again 40%.

【0115】図18(b)は、Arを66時間導入し1
時間の酸素量が1%以下になった後に、Arの導入を停
止し、Arの代わりにN2 あるいは空気を導入し酸化量
の変化を調べた結果である。
FIG. 18 (b) shows that Ar was introduced for 66 hours and 1
This is the result of examining the change in the amount of oxidation by stopping the introduction of Ar and introducing N 2 or air instead of Ar after the oxygen amount in the time became 1% or less.

【0116】図18(b)に示すように、N2 を0.1
Torr3時間導入した場合、酸素量の増加は見られな
かった。Arの供給を一旦停止したことの影響は見られ
なかった。これに対して空気を1時間導入した場合、酸
素量はArを長時間導入する前の初期状態に戻った。
As shown in FIG. 18B, N 2 is set to 0.1
When introduced for 3 hours at Torr, no increase in oxygen content was observed. The effect of stopping the supply of Ar once was not observed. On the other hand, when air was introduced for 1 hour, the oxygen amount returned to the initial state before Ar was introduced for a long time.

【0117】なお、ここでは、特にウエハによるH2
吸着量を減らすため、ウエハの出し入れを行なわずに、
界面酸素量の測定に必要な6枚のウェハのみを使用し
た。
Here, in particular, H 2 O formed by the wafer is used.
In order to reduce the amount of adsorption,
Only the six wafers needed to measure the interfacial oxygen content were used.

【0118】クリーンルーム内の空気は、図19に示す
ように年間を通じて24±1℃、湿度48±2%に保た
れている。24℃の飽和水蒸気圧は22.5Torrで
あるから、H2 O分圧は11Torrにもなっている。
The air in the clean room is maintained at 24 ± 1 ° C. and humidity of 48 ± 2% throughout the year as shown in FIG. Since the saturated vapor pressure at 24 ° C. is 22.5 Torr, the H 2 O partial pressure is as high as 11 Torr.

【0119】したがって、装置中でのシリコンの再酸化
は、空気から供給され、ウエハ以外の配管等に吸着した
2 Oによって起こったと考えられる。
Therefore, it is considered that the reoxidation of silicon in the apparatus was caused by H 2 O supplied from air and adsorbed to the pipes other than the wafer.

【0120】図20に、シーケンシャルデポ実験におい
て温度を変化させ、酸化速度の温度依存性を求めた結果
を示す。
FIG. 20 shows the results of obtaining the temperature dependence of the oxidation rate by changing the temperature in the sequential depot experiment.

【0121】400℃以下の低温では、アンドープのア
モルファスシリコン膜の成膜速度は遅いため、ボロンド
ープのアモルファスシリコン膜を用いた。図20に示す
ように、480℃に比べて300℃では酸化速度は1/
5に減少する。
At a low temperature of 400 ° C. or lower, the undoped amorphous silicon film is formed at a low rate, so a boron-doped amorphous silicon film was used. As shown in FIG. 20, the oxidation rate is 1/300 at 300 ° C. compared to 480 ° C.
Reduced to 5.

【0122】なお、400℃以下では、ボロンドープの
アモルファスシリコン膜の酸化であるため、ここでは活
性化エネルギー等は求めないが、酸化速度はオーダーが
変わるほど急激に減少しない。
At 400 ° C. or lower, since the boron-doped amorphous silicon film is oxidized, activation energy and the like are not required here, but the oxidation rate does not decrease rapidly as the order changes.

【0123】図20に示すように、室温/大気中では、
酸化速度は2%/hであり、図中点線の延長上である。
As shown in FIG. 20, at room temperature / in air,
The oxidation rate is 2% / h, which is an extension of the dotted line in the figure.

【0124】0.5%HFを用いて3分処理、5分間水
洗、リンサー乾燥後、直ちに装置に導入してアモルファ
スシリコン膜の成膜を行なった。基板表面の再酸化量
は、純水中の溶存酸素量300ppbの場合、水洗時間
に依存せず、装置へ導入するまでの放置時間に大きく依
存する。
After treatment with 0.5% HF for 3 minutes, washing with water for 5 minutes and drying with a rinser, the product was immediately introduced into the apparatus to form an amorphous silicon film. When the amount of dissolved oxygen in pure water is 300 ppb, the amount of reoxidation on the surface of the substrate does not depend on the time of washing with water, but largely depends on the time of standing until it is introduced into the apparatus.

【0125】図21に、手作業により十分に水素終端し
た前処理を行なった場合と、自動前処理装置を使った場
合の界面酸化量を示す。アモルファスシリコン膜の堆積
後の界面酸素量はSIMS分析により求めた。
FIG. 21 shows the interfacial oxidation amount in the case where the pretreatment with sufficient hydrogen termination was manually performed and in the case where the automatic pretreatment apparatus was used. The amount of interfacial oxygen after depositing the amorphous silicon film was determined by SIMS analysis.

【0126】自動前処理装置を用いてより効果的に行な
う場合は、0.25%HF3分処理後、酸素が入らない
ように純水をオーバーフローさせ、HFを置換する。
In order to carry out the treatment more effectively using the automatic pretreatment apparatus, after the treatment for 3 minutes with 0.25% HF, the deionized water is overflowed so that oxygen does not enter and HF is replaced.

【0127】図21に示すように、手作業と自動前処理
装置の差はない。ただし、前処理後、オートキャリアに
保管、一昼夜クリーンルームに放置した場合は、前処理
後にN2 パージボックスに保管した場合と比較して酸化
量は増加した。なお、N2 パージボックスはアルミニウ
ム製である。また、ピューリファイアを通したN2 ガス
を用いて大気を置換した。
As shown in FIG. 21, there is no difference between the manual work and the automatic pretreatment device. However, after the pretreatment, when stored in an auto carrier and left in a clean room for one day, the amount of oxidation increased as compared with the case where the pretreatment was stored in an N 2 purge box. The N 2 purge box is made of aluminum. Further, the atmosphere was replaced with N 2 gas passed through a purifier.

【0128】図21に示すように、前処理後、大気中に
放置した時間が長くなると酸素量が増加する。したがっ
て、N2 パージボックスに保管した場合は再酸化が抑制
できる。
As shown in FIG. 21, after the pretreatment, the oxygen amount increases as the time left in the atmosphere becomes longer. Therefore, when stored in the N 2 purge box, reoxidation can be suppressed.

【0129】希弗酸処理したウェハをCVD装置に導入
し、ヒートリカバー時の雰囲気をSi2 6 とした場合
には、到達真空度が1×10-3Torrでも、アモルフ
ァスシリコン膜とシリコン基板との界面の酸素量はシリ
コン原子密度の20%以下に抑制でき、安定した固相エ
ピタキシャル成長ができた。
When a wafer treated with dilute hydrofluoric acid is introduced into a CVD apparatus and the atmosphere for heat recovery is set to Si 2 H 6 , even if the ultimate vacuum is 1 × 10 −3 Torr, the amorphous silicon film and the silicon substrate are The amount of oxygen at the interface with and was suppressed to 20% or less of the silicon atom density, and stable solid-phase epitaxial growth was possible.

【0130】なお、本発明は上述した実施形態に限定さ
れるものではない。例えば、以上の説明では半導体装置
の台数は1台であったが、本発明は半導体製造装置を2
台以上接続した場合にも適用できる。
The present invention is not limited to the above embodiment. For example, although the number of semiconductor devices is one in the above description, the present invention provides two semiconductor manufacturing devices.
It is also applicable when connecting more than one unit.

【0131】すなわち、2台以上の半導体製造装置を接
続する場合、接続部分の到達真空度が十分に高くなくて
も、接続部分に還元性ガスを流すことにより、2台以上
の半導体製造装置の間を基板(ウエハ)が行き来する間
の酸化を効果的に防止することができる。
That is, when two or more semiconductor manufacturing apparatuses are connected, even if the ultimate vacuum of the connecting sections is not sufficiently high, the reducing gas is flown through the connecting sections to connect the two or more semiconductor manufacturing apparatuses. Oxidation can be effectively prevented while the substrate (wafer) moves back and forth.

【0132】さらに、接続部分で基板(ウエハ)を出し
入れする際に、高真空まで排気する必要がなく、出し入
れ時間の短縮化を図れる。具体的には、通常のターボポ
ンプなどを用いた排気方法では、1時間以上酸化が起こ
らずウエハを保持できる圧力である1×10-8Paまで
排気するのに10時間以上かかるが、本発明ではわずか
5分の排気であとは還元ガスを流すことで酸化の発生を
抑制できる。
Further, when the substrate (wafer) is taken in and out at the connection portion, it is not necessary to evacuate to a high vacuum, and the time taken for taking in and out can be shortened. Specifically, it takes 10 hours or more to exhaust to a pressure of 1 × 10 −8 Pa, which is a pressure that can hold a wafer without oxidation for 1 hour or more, by the exhaust method using a normal turbo pump or the like. Then, it is possible to suppress the generation of oxidation by flowing the reducing gas for only 5 minutes of exhaust.

【0133】その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施できる。
Besides, various modifications can be made without departing from the scope of the present invention.

【0134】[0134]

【発明の効果】以上詳述したように本発明によれば、容
器内に成膜ガスを導入する前に、還元性ガスを含むガス
を導入することにより、容器内に残存する酸化性物質に
よる酸化や、容器外に残存する酸化性物質が容器内に導
入されることによる酸化を低コストで防止できるように
なる。
As described in detail above, according to the present invention, by introducing the gas containing the reducing gas before introducing the film forming gas into the container, the oxidizing substance remaining in the container can be eliminated. It becomes possible to prevent the oxidation and the oxidation due to the introduction of the oxidizing substance remaining outside the container into the container at low cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施形態に係るMOSトランジスタ
の形成方法を示す工程断面図
FIG. 1 is a process sectional view showing a method for forming a MOS transistor according to an embodiment of the present invention.

【図2】本発明の一実施形態に係るCVD装置の概略構
成を示す模式図
FIG. 2 is a schematic diagram showing a schematic configuration of a CVD apparatus according to an embodiment of the present invention.

【図3】実験システムを示す模式図FIG. 3 is a schematic diagram showing an experimental system.

【図4】真空排気時間と残留ガス分圧との関係を示す図FIG. 4 is a diagram showing a relationship between vacuum evacuation time and residual gas partial pressure.

【図5】Ar導入時間と残留ガス分圧との関係を示す図FIG. 5 is a diagram showing the relationship between Ar introduction time and residual gas partial pressure.

【図6】バルブ開閉時の残留ガス分圧の変化を示す図FIG. 6 is a diagram showing changes in residual gas partial pressure when the valve is opened and closed.

【図7】CVD炉の昇温時の残留ガス分圧の変化を示す
FIG. 7 is a diagram showing a change in residual gas partial pressure when the temperature of the CVD furnace is raised.

【図8】CVD炉内の残留H2 O分圧の経時変化を示す
FIG. 8 is a diagram showing changes with time in the partial pressure of residual H 2 O in the CVD furnace.

【図9】酸化量の雰囲気依存性を示す図FIG. 9 is a diagram showing the atmosphere dependency of the amount of oxidation.

【図10】シーケンシャルデポ実験結果の典型例を示す
FIG. 10 is a diagram showing a typical example of the results of a sequential depot experiment.

【図11】界面酸化量の圧力依存性を示す図FIG. 11 is a diagram showing pressure dependence of interfacial oxidation amount.

【図12】平衡酸素分圧を示す図FIG. 12 is a diagram showing the equilibrium oxygen partial pressure.

【図13】Si2 6 による還元測定の結果を示す図FIG. 13 is a diagram showing the result of reduction measurement with Si 2 H 6 .

【図14】ヒートリカバリー中の温度変化を示す図FIG. 14 is a diagram showing a temperature change during heat recovery.

【図15】ローディング時間と雰囲気と界面酸化量との
関係を示す図
FIG. 15 is a graph showing the relationship between loading time, atmosphere, and interfacial oxidation amount.

【図16】結晶構造を示す顕微鏡写真FIG. 16 is a micrograph showing a crystal structure.

【図17】Ar雰囲気中に保持した時間と界面酸化量と
の関係を示す図
FIG. 17 is a diagram showing the relationship between the time of holding in an Ar atmosphere and the interfacial oxidation amount.

【図18】装置履歴を変化させ、Ar雰囲気において1
時間保持したときの酸化量の測定結果を示す図
FIG. 18: Change device history to 1 in Ar atmosphere
The figure which shows the measurement result of the amount of oxidation when hold | maintaining for a time

【図19】クリーンルーム内の温度、湿度を示す図FIG. 19 is a diagram showing temperature and humidity in a clean room.

【図20】酸化速度の温度依存性を示す図FIG. 20 is a graph showing temperature dependence of oxidation rate.

【図21】前処理と保管方法と界面酸化量との関係を示
す図
FIG. 21 is a diagram showing the relationship between pretreatment, storage method, and interfacial oxidation amount.

【符号の説明】[Explanation of symbols]

1…シリコン基板 2…素子分離絶縁膜 3…アモルファスシリコン膜 3a…単結晶シリコン膜 4…ゲート酸化膜 5…ゲート電極 6…ゲート側壁絶縁膜 7…ソース領域 8…ドレイン領域 9…ソース電極 10…ドレイン電極 21…CVD炉(成膜室) 22…基板(ウェハ) 23…ヒータ 24…プロセスガス導入用配管 25…マスフローコントローラ 26…フィルタ 27…バルブ 28…不活性ガス導入用配管 29…マスフローコントローラ 30…フィルタ 31…バルブ 32…還元性ガス導入用配管 33…マスフローコントローラ 34…フィルタ 35…バルブ 36…ドライポンプ DESCRIPTION OF SYMBOLS 1 ... Silicon substrate 2 ... Element isolation insulating film 3 ... Amorphous silicon film 3a ... Single crystal silicon film 4 ... Gate oxide film 5 ... Gate electrode 6 ... Gate side wall insulating film 7 ... Source region 8 ... Drain region 9 ... Source electrode 10 ... Drain electrode 21 ... CVD furnace (film forming chamber) 22 ... Substrate (wafer) 23 ... Heater 24 ... Process gas introduction pipe 25 ... Mass flow controller 26 ... Filter 27 ... Valve 28 ... Inert gas introduction pipe 29 ... Mass flow controller 30 ... Filter 31 ... Valve 32 ... Reducing gas introduction pipe 33 ... Mass flow controller 34 ... Filter 35 ... Valve 36 ... Dry pump

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山崎 英之 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hideyuki Yamazaki 1 Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa Incorporated Toshiba Research and Development Center

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】容器内に半導体基板を収容する工程と、 前記容器内が成膜温度に達するまで前記容器内に還元性
ガスを含むガスを導入する工程と、 前記還元性ガスを前記容器内に導入した後、前記容器内
に成膜ガスを導入して前記半導体基板上に膜を形成する
工程とを有することを特徴とする半導体装置の製造方
法。
1. A step of housing a semiconductor substrate in a container, a step of introducing a gas containing a reducing gas into the container until the inside of the container reaches a film formation temperature, and the reducing gas in the container. And a film forming gas is introduced into the container to form a film on the semiconductor substrate.
【請求項2】前記半導体基板にはシリコン基板、前記成
膜ガスにはジシランガス、トリシランガスおよびテトラ
シンガスから選ばれる一つのガスまたは二つ以上の混合
ガスを用いることを特徴とする半導体装置の製造方法。
2. A semiconductor device, wherein the semiconductor substrate is a silicon substrate, and the film forming gas is one gas selected from disilane gas, trisilane gas and tetracine gas, or a mixed gas of two or more gases. Production method.
JP26255495A 1995-09-14 1995-09-14 Manufacture of semiconductor device Pending JPH0982651A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26255495A JPH0982651A (en) 1995-09-14 1995-09-14 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26255495A JPH0982651A (en) 1995-09-14 1995-09-14 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0982651A true JPH0982651A (en) 1997-03-28

Family

ID=17377426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26255495A Pending JPH0982651A (en) 1995-09-14 1995-09-14 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0982651A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353210A (en) * 2001-05-25 2002-12-06 Tokyo Electron Ltd Equipment and method for heat treatment
JP2003531503A (en) * 2000-04-20 2003-10-21 アルカテル Method and system for exhausting from transfer chamber of semiconductor device
JP2005536054A (en) * 2002-08-14 2005-11-24 エーエスエム アメリカ インコーポレイテッド Deposition of amorphous silicon-containing films
JP2013258188A (en) * 2012-06-11 2013-12-26 Hitachi Kokusai Electric Inc Method for processing substrate, method for manufacturing semiconductor device, and substrate processing device
JP2017523134A (en) * 2014-05-30 2017-08-17 ダウ コーニング コーポレーションDow Corning Corporation Monoaminosilane compound

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003531503A (en) * 2000-04-20 2003-10-21 アルカテル Method and system for exhausting from transfer chamber of semiconductor device
JP2002353210A (en) * 2001-05-25 2002-12-06 Tokyo Electron Ltd Equipment and method for heat treatment
JP2005536054A (en) * 2002-08-14 2005-11-24 エーエスエム アメリカ インコーポレイテッド Deposition of amorphous silicon-containing films
US8921205B2 (en) * 2002-08-14 2014-12-30 Asm America, Inc. Deposition of amorphous silicon-containing films
JP2013258188A (en) * 2012-06-11 2013-12-26 Hitachi Kokusai Electric Inc Method for processing substrate, method for manufacturing semiconductor device, and substrate processing device
JP2017523134A (en) * 2014-05-30 2017-08-17 ダウ コーニング コーポレーションDow Corning Corporation Monoaminosilane compound

Similar Documents

Publication Publication Date Title
Jain et al. Chemical vapor deposition of copper from hexafluoroacetylacetonato copper (I) vinyltrimethylsilane: deposition rates, mechanism, selectivity, morphology, and resistivity as a function of temperature and pressure
TWI331364B (en)
JP3194971B2 (en) Apparatus for filtering process gas introduced into a CVD chamber before introduction into the CVD chamber
US5876796A (en) Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process
US7524769B2 (en) Method and system for removing an oxide from a substrate
US7501349B2 (en) Sequential oxide removal using fluorine and hydrogen
JP2001345279A (en) Method of manufacturing semiconductor, method of processing substrate, and semiconductor manufacturing apparatus
KR100832944B1 (en) Manufacturing process for annealed wafer and annealed wafer
JP3297291B2 (en) Method for manufacturing semiconductor device
JPH04226017A (en) Manufacture of low defect polysilicon integrated circuit
JP4503095B2 (en) Manufacturing method of semiconductor device
US20070039924A1 (en) Low-temperature oxide removal using fluorine
JPH0982651A (en) Manufacture of semiconductor device
JPH05259083A (en) Plasma cleaning after-treatment of cvd device
JPH11186255A (en) Method of forming silicon oxide film
JP3422345B2 (en) Method of forming tungsten film
JPS6029296B2 (en) Film formation method
JPH07221034A (en) Manufacture of semiconductor device
Meyer Si-based alloys: SiGe and SiGe: C
EP0363134A1 (en) Formation of refractory metal silicide layers
JP4305800B2 (en) Method for evaluating nitride on silicon wafer surface
de Araujo et al. Selective Oxidation Using Ultrathin Nitrogen‐Rich Silicon Surface Layers Grown by Rapid Thermal Processing
Rubloff et al. Integrated processing of MOS gate dielectric structures
Werkhoven et al. Cluster-Tool Integrated HF Vapor Etching for Native Oxide Free Processing
JP2504598B2 (en) Single wafer surface treatment method for semiconductor substrates