JPH0974203A - Thin film element array and manufacture thereof - Google Patents

Thin film element array and manufacture thereof

Info

Publication number
JPH0974203A
JPH0974203A JP22890595A JP22890595A JPH0974203A JP H0974203 A JPH0974203 A JP H0974203A JP 22890595 A JP22890595 A JP 22890595A JP 22890595 A JP22890595 A JP 22890595A JP H0974203 A JPH0974203 A JP H0974203A
Authority
JP
Japan
Prior art keywords
film
wiring
thin film
element array
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP22890595A
Other languages
Japanese (ja)
Inventor
Takashi Hirose
Tatsuhiko Tamura
Nobuyuki Tsuboi
伸行 坪井
貴司 廣瀬
達彦 田村
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd, 松下電器産業株式会社 filed Critical Matsushita Electric Ind Co Ltd
Priority to JP22890595A priority Critical patent/JPH0974203A/en
Publication of JPH0974203A publication Critical patent/JPH0974203A/en
Application status is Withdrawn legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To prevent the deterioration in quality of picture due to the deterioration of contrast by a method wherein a coating film is formed on a metallic wiring which serves combinedly also as a light shielding film formed on the side of an array. SOLUTION: A gate wiring and an accumulation capacitor wiring 3 are formed on a glass substrate 1. Then, the gate wiring and the accumulation capacitor wiring 3 are anodized by the electrolyte such as oxalic acid etc., and a brown gate wiring coating film, which performs additional functions as an interlayer insulation and reflection attenuation, and an accumulation capacitor wiring coating 3a are formed on the accumulation capacitor wiring 3. The reflectivity to the visible light of the gate wiring and the accumulation capacitor wiring is set so that it becomes 6% or less. Then, an insulating film 10, a channel protective film and a semiconductor layer are formed. Besides, a source electrode 7, a picture element electrode 6 and a drain wiring etc., are formed.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する利用分野】本発明は、情報処理端末や映像機器等の小型、軽量、高性能な液晶表示装置などに用いられる薄膜素子アレイおよびその製造方法に関するものである。 This invention Field of the Invention are those small such as the information processing terminal and video equipment, light weight, a thin film element array and a manufacturing method thereof, for use in high-performance liquid crystal display device.

【0002】 [0002]

【従来の技術】近年、高度情報化社会の発達により、マン- マシンインターフェイスである表示素子の小型化、 In recent years, the development of an advanced information society, man - miniaturization of the display element is a machine interface,
軽量化、低消費電力化、高解像度化等の性能向上のための研究開発が盛んに行われている。 Lightweight, low power consumption, research and development for improving performance such as high resolution has been actively conducted.

【0003】特に、液晶を用いた表示素子は、陰極線管に比べ小型、軽量、低消費電力であるため、ダウンサイジングに合致したコンピューター機器や情報機器端末における表示装置として、また、携帯用、車載用さらには壁掛け用テレビにおける表示装置として注目されている。 In particular, a display device using a liquid crystal, small compared to the cathode ray tube, light weight, due to low power consumption as the display device in the computer equipment and information equipment terminal that matches the downsizing, also portable, vehicle Furthermore, it has been attracting attention as a display device in a wall-mounted TV use.

【0004】さらに、裏面光型液晶表示装置において、 [0004] Further, the back surface light type liquid crystal display device,
遮光膜をアレイ側に形成し重ね合わせを縮小させることにより開口率をより大きくし、高輝度化、低消費電力化を図る試みが検討されている。 And larger aperture ratio by causing the light-shielding film is reduced overlay is formed on the array side, high luminance, trying to reduce the power consumption has been studied.

【0005】以下、図5〜7を参照しながらアレイ側の金属配線を遮光膜に兼用した従来の薄膜素子アレイおよびその製造方法について説明する。 [0005] Hereinafter, referring conventional thin-film element array and a manufacturing method thereof also serves as a metal wiring of the array-side light-shielding film with the description of FIG. 5-7.

【0006】図5〜7は、薄膜トランジスタをスイッチング素子とした裏面光型液晶表示装置における従来の薄膜素子アレイの製造工程を示す平面図である。 [0006] Figure 5-7 is a plan view showing a manufacturing process of a conventional thin film device array on the back light type liquid crystal display device with switching elements of thin film transistors.

【0007】この薄膜素子アレイの製造要領を説明する前に各図に表れる構成について説明すると、1は薄膜素子アレイの基板、2は走査信号が入力されるゲート配線、3は画素の遮光膜を兼ねた蓄積容量配線、4,5はそれぞれ薄膜トランジスタのチャネル保護膜および半導体膜、6は透明な画素電極、7は表示信号が入力されるソース配線、8はドレイン配線、9は、ゲート配線2、 [0007] To describe the structure appearing in the figures Before explaining the manufacturing procedure of the thin film element array, a substrate 1 of the thin film element array, 2 is a gate wiring for scan signals are input, 3 a light-shielding film of the pixel doubles the storage capacity lines, each thin film transistor channel protective film and the semiconductor film is 4,5, transparent pixel electrodes 6, 7 is a source wiring to which the display signal is input, 8 drain wiring 9, the gate line 2,
蓄積容量配線3、ソース配線7およびドレイン配線8の各々の隙間を遮光するための間隙遮光膜である。 Storage capacity lines 3, a gap shielding film for shielding the gap between each of the source wiring 7 and the drain wire 8.

【0008】次に、この薄膜素子アレイの製造要領を説明するに、まず、第1製造工程として、図5に示すように、ガラスからなる基板1上に薄膜トランジスタのゲート配線2と蓄積容量配線3とからなる第1の金属配線を形成する。 [0008] Next, in describing the manufacturing procedure of the thin film element array, initially, as a first manufacturing step, as shown in FIG. 5, the storage gate line 2 of the thin film transistor on a substrate 1 made of glass capacitor wiring 3 forming a first metal wiring made of a. ここで、前記蓄積容量配線3は画素の遮光膜を兼ねるためπ型に形成される。 Here, the storage capacitor line 3 is formed on the π-type for serving as a light shielding film of the pixel. その後、前記基板1全面をゲート絶縁膜で被覆した後、前記ゲート配線2上に前記薄膜トランジスタのチャネル保護膜4と、チャネル層および低抵抗半導体層からなる半導体層5とを形成する。 Thereafter, the entire surface of the substrate 1 is coated with a gate insulating film to form a channel protective film 4 of the thin film transistor on the gate line 2, and a semiconductor layer 5 made of the channel layer and the low-resistance semiconductor layer.

【0009】次いで、第2製造工程として、図6に示すように、インジウム錫酸化物(以下ITOと略す)からなる画素電極6を前記蓄積容量配線3と一部重複して形成し、この重複部において前記薄膜トランジスタの蓄積容量を形成する。 [0009] Next, a second manufacturing step, as shown in FIG. 6, an indium tin oxide (hereinafter abbreviated as ITO) pixel electrode 6 made of formed partially overlap with the storage capacitor line 3, this overlap forming the storage capacitor of the thin film transistor in part. さらに、ソース配線7と、薄膜トランジスタおよび画素電極6を接続するドレイン配線8とからなる第2の金属配線を形成する。 Further, formed between the source wiring 7, a second metal wiring made of the drain wire 8 which connects the thin film transistors and pixel electrodes 6.

【0010】その後、第3製造工程として、図7に示すように、黒色の有機着色材料からなる間隙遮光膜9を形成し、この間隙遮光膜9で前記ゲート配線2、蓄積容量配線3、ソース配線7およびドレイン配線8の各々の隙間を被覆する。 [0010] Then, as the third manufacturing step, as shown in FIG. 7, to form a gap shielding film 9 made of an organic coloring material of black, the gate line 2 in the gap shielding film 9, the storage capacitor line 3, the source covering each of the gaps of the wiring 7 and the drain wire 8. これにより、前記蓄積容量配線3、ドレイン配線8および間隙遮光膜9でもって裏面光に対する遮光膜を形成する(例えば、植木俊博著 1994年セミコン関西講演予稿集第45頁〜第50頁、及び山中ら著 1992 SID インターナショナルシンポジュウム ダイジェスト オブ テクニカル ペーパーズ(SID'92 DIGEST) 第789頁〜第79 Thus, the storage capacity lines 3, with the drain wire 8 and the gap shielding film 9 forming the light shielding film to the rear surface light (e.g., Toshihiro Ueki al 1994 Semicon Kansai Preprint No. 45 pp ~ 50th pages, and Yamanaka et al. 1992 SID International Symposium indium-digest of Technical papers (SID'92 dIGEST) # 789 pages, second, 79
2頁 参照)。 See page 2).

【0011】そして、この薄膜素子アレイにおいては、 [0011] In the thin film device arrays,
前述の如く蓄積容量配線3とドレイン配線8と間隙遮光膜9とでもってアレイ側に遮光膜を形成しているため、 Since forming the light shielding film on the array side with in the foregoing as a storage capacitor wiring 3 and the drain wire 8 and the gap shielding film 9,
遮光膜を対向基板上に形成する場合に比べて重ね合わせを少なくすることができ、これにより画素開口率をより大きくすることができ、高輝度化、低消費電力化を図ることが可能となる。 Shielding film can be reduced overlay as compared with the case of forming on the counter substrate, thereby make it possible to increase the pixel aperture ratio, high brightness, it becomes possible to reduce the power consumption .

【0012】さらに、薄膜トランジスタの裏面を金属のゲート配線2で被覆するとともに、薄膜トランジスタの表面を黒色の有機着色材料からなる間隙遮光膜9で被覆していることから、薄膜トランジスタの光導電性起因による画質低下を防止することができる。 Furthermore, the rear surface of the thin film transistors as well as covered by the gate line 2 of the metal, since it is covered with the gap shielding film 9 made of the surface of the thin film transistor from an organic coloring material of the black, the image quality due to the photoconductive caused a thin film transistor it is possible to prevent the deterioration.

【0013】 [0013]

【発明が解決しようとする課題】しかしながら、上述の如き従来の薄膜素子アレイでは、間隙遮光膜9は、黒色で外光に対して低反射(反射率は約5%)であるとはいっても、ゲート配線2、蓄積容量配線3、ソース配線7 [SUMMARY OF THE INVENTION However, in the conventional thin-film element array such as described above, the gap shielding film 9, even if the low reflective to external light black (reflectance of about 5%) is , the gate line 2, the storage capacitor wiring 3, the source wiring 7
およびドレイン配線8を部分的に被覆しているのみであることから、低反射対策としては十分ではない。 And a drain wiring 8 since only are partially covered, is not sufficient as a low-reflection measures.

【0014】そこで、薄膜素子アレイの高性能化に特に重要であるゲート配線2の低抵抗化に際し、Al系金属を使用することが考えられるが、この場合、工程簡略の観点からゲート配線2および蓄積容量配線3を同一プロセスで形成し、蓄積容量配線3もAl系金属にすると、 [0014] Therefore, when the resistance of the gate line 2 is especially important to the performance of thin film device arrays, it is conceivable to use the Al-based metal, in this case, the gate line 2 and from the viewpoint of process simplification the storage capacity lines 3 formed in the same process, even when the Al-based metal storage capacity lines 3,
Al系金属の反射率は、他の金属、例えば外光に対して比較的低反射であるCr(反射率:約60%)に比べて大きいことから、コントラストが悪化し、画質が低下するという問題がある。 Reflectivity of the Al-based metal, other metals, such as relatively low reflection with respect to external light Cr (reflectance: 60%) which is larger than the referred contrast deteriorates, the image quality is reduced There's a problem.

【0015】ここで、遮光膜として、間隙遮光膜9だけでなく蓄積容量配線3およびドレイン配線8をも用いている理由は次の通りである。 [0015] Here, as the light-shielding film, the reason that also used the storage capacity lines 3 and the drain wire 8 not only the gap shielding film 9 is as follows. すなわち、間隙遮光膜9は充分な遮光率を得るために約2μmの膜厚が必要であり、蓄積容量配線3およびドレイン配線8が約0.5μ That is, the gap shielding film 9 is required film thickness of approximately 2μm in order to obtain a sufficient light blocking ratio, the storage capacitor line 3 and the drain wire 8 is approximately 0.5μ
mであるのに比べ膜厚が厚くなる。 Thickness compared to a m becomes thick. このため、間隙遮光膜9の端面近傍で液晶分子の非配向領域が発生しやすくなる。 Thus, non-oriented region of the liquid crystal molecules is likely to occur in the vicinity of an end face of the gap shielding film 9. この液晶分子の非配向領域は、表示信号により液晶分子を制御できない領域であり、画質低下の原因となることから、この非配向領域を裏面光から隠すために蓄積容量配線3およびドレイン配線8が必要になるのである。 Non-oriented region of the liquid crystal molecules is an area which can not control the liquid crystal molecules by the display signal, since it can cause poor picture quality, storage capacity lines 3 and the drain wire 8 to conceal the non-oriented region from the back light it become necessary.

【0016】本発明はかかる点に鑑みてなされたものであり、その目的とするところは、低抵抗ではあるが反射率の大きいAl系金属をゲート配線および蓄積容量配線などに使用した場合であっても、前記ゲート配線および蓄積容量配線などからの外光に対する反射が少なく、コントラストの悪化による画質低下のない薄膜素子アレイおよびその製造方法を提供するものである。 [0016] The present invention has been made in view of the foregoing, it is an object of some low resistance but there in case of using a large Al-based metal in reflectance to a gate wiring and the storage capacitor wire also, less reflection for ambient light from such the gate line and the storage capacitor wiring, there is provided a thin film device arrays, and a manufacturing method thereof with no degradation in image quality due to deterioration of the contrast.

【0017】 [0017]

【課題を解決するための手段】上記の目的を達成するため、本発明は、金属配線を特殊な膜で覆ったことを特徴とし、具体的には、次のような解決手段を講じた。 To achieve the above object, according to an aspect of the present invention is characterized by covering the metal wire with a special membrane, specifically, were taken to solve the following means.

【0018】すなわち、本発明の第1〜5の解決手段は、遮光膜を兼ねた金属配線を有する薄膜素子アレイの構造に関するものであり、第1の解決手段は、前記金属配線上にその金属配線からの反射光を低減する被覆膜を形成したことを特徴とする。 [0018] That is, first to fifth solving means of the present invention relates to the structure of the thin film element array having a metal wiring which also serves as a light shielding film, the first solution is, the metal on the metal wire characterized in that the formation of the coating film to reduce reflection light from the wiring.

【0019】第2の解決手段は、第1の解決手段において、金属配線をAlもしくはAl合金にし、被覆膜をA The second aspect, in the first aspect, the metal wiring in the Al or Al alloy, the coating film A
lもしくはAl合金の有色の陽極酸化膜にしたことを特徴とする。 Characterized in that the anodic oxide film colored in l or Al alloy.

【0020】第3の解決手段は、第1の解決手段において、被覆膜を金属配線の電解着色膜にしたこを特徴とする。 The third solving means, in the first aspect, the coating film, characterized in this that the electrolytic colored film of the metal wiring.

【0021】第4の解決手段は、第1の解決手段において、金属配線を薄膜素子の蓄積容量配線もしくは蓄積容量配線を兼ねたゲート配線にしたことを特徴とする。 The fourth solving means, in the first aspect, characterized in that the metal wire was storage capacity lines or the storage capacitor connecting the gate line, which also serves as a thin film element.

【0022】第5の解決手段は、第1の解決手段において、被覆膜を通じての金属配線の可視光に対する反射率を60%以下にしたことを特徴とする。 The fifth solving means, in the first aspect, characterized in that the reflectance to visible light metal wire through the coating film to 60% or less.

【0023】第6〜11の解決手段は、薄膜素子アレイの製造方法に関するものであり、第6の解決手段は、金属配線を遮光膜を兼ねるように基板上にパターニングする。 [0023] A 6-11 solving means is directed to a method of manufacturing a thin film device arrays, solutions of the sixth patterned on the substrate so as to also serve as a light shielding film metal wiring. 次いで、前記金属配線上にその金属配線からの反射光を低減する被覆膜を形成する。 Then, a coating film that reduces the reflected light from the metal wiring on the metal wiring. その後、所定の金属配線を前記基板上にパターニングし、これらの金属配線により配線された薄膜素子アレイを得ることを特徴とする。 Then, by patterning the predetermined metal wiring on the substrate, and wherein the obtaining a thin film element array are wired by these metal wires.

【0024】第7の解決手段は、第6の解決手段において、金属配線をAlもしくはAl合金にし、被覆膜をA The seventh solving means, in the sixth solving means, a metal wire to Al or Al alloy, the coating film A
lもしくはAl合金の有色の陽極酸化膜にする。 To anodic oxide film colored in l or Al alloy. この際、この陽極酸化膜を、マロン酸、しゅう酸、ジグリコール酸、マレイン酸、アセチレンジカルボン酸、リンゴ酸、酒石酸、クエン酸またはグリオキシル酸、あるいはこれらの混酸を電解液として形成することを特徴とする。 This time, the anodic oxide film, malonic acid, oxalic acid, diglycolic acid, maleic acid, acetylene dicarboxylic acid, malic acid, tartaric acid, citric acid or glyoxylic acid or characterized by forming these mixed acid as an electrolytic solution, to.

【0025】第8の解決手段は、第6の解決手段において、被覆膜を染色槽に浸漬して着色した金属配線の陽極酸化膜にしたことを特徴とする。 The solution of the eighth, the sixth solving means, characterized in that the anodic oxide film by immersing the coating film in the dyeing bath colored metal wire.

【0026】第9の解決手段は、第6の解決手段において、被覆膜を金属配線の電解着色膜にしたことを特徴とする。 The ninth solving means, in the sixth solving means is characterized in that the coated film was electrolytic colored film of the metal wiring.

【0027】第10の解決手段は、第6の解決手段において、金属配線を薄膜素子の蓄積容量配線もしくは蓄積容量配線を兼ねたゲート配線にしたことを特徴とする。 The tenth solving means, in the sixth solving means, characterized in that the metal wire was storage capacity lines or the storage capacitor connecting the gate line, which also serves as a thin film element.

【0028】第11の解決手段は、第6の解決手段において、被覆膜を通じての金属配線の可視光に対する反射率を60%以下にしたことを特徴とする。 The solution of the eleventh, in the sixth solving means, characterized in that the reflectance to visible light metal wire through the coating film to 60% or less.

【0029】上記の構成により、本発明の第1〜11の解決手段では、金属配線が被覆膜で覆われていることから、前記金属配線からの反射光が低減し、例えば低抵抗ながら可視光に対し高反射率であるAl系金属を金属配線に用いた場合であっても、外光に対する薄膜素子アレイからの反射が低減する。 [0029] By the above configuration, in the first 1-11 solving means of the present invention, since the metal wiring is covered with the coating film, reflected light from the metal wiring is reduced, for example, while a low-resistance visible also an Al-based metal is a high reflectance with respect to light in the case of using the metal wiring, reflected from the thin film element array against external light is reduced.

【0030】 [0030]

【発明の実施の形態】以下、本発明の実施例を図面に基づいて説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, will be explained based on the embodiment of the present invention with reference to the drawings.

【0031】図1は本発明の一実施例に係る薄膜素子アレイを部分的に示す断面図であり、図2〜4はその製造方法を示す製造工程図である。 [0031] Figure 1 is a cross-sectional view of the thin film element array partially shown in accordance with an embodiment of the present invention, FIG. 2-4 is a manufacturing process diagram showing the manufacturing method.

【0032】本実施例における薄膜素子アレイは、薄膜トランジスタをスイッチング素子とした裏面光型液晶表示装置における薄膜素子アレイである。 The thin film device array in this embodiment is a thin film element arrays on the back light type liquid crystal display device with switching elements of thin film transistors. その構成を説明するに、1は薄膜素子アレイのガラスからなる基板、2 Substrate in its configuration will be described, 1 made of glass thin film element array, 2
aは走査信号が入力されるゲート配線上に形成されたゲート配線被覆膜であり、前記ゲート配線はゲート配線被覆膜2aで覆われているため、ここでは図示していない(図5参照)。 a is the gate interconnection coating film formed on a gate wire scanning signal is input, since the gate wiring is covered with a gate wiring covering film 2a, where not shown (see FIG. 5 ). なお、このゲート配線はAlZr(Zr Incidentally, the gate wiring AlZr (Zr
=1.0at. = 1.0at. %)からなるものである。 %) Is made of.

【0033】3aは、画素の遮光膜を兼ねた蓄積容量配線3(図1にのみ表れる)上に形成された蓄積容量配線被覆膜である。 [0033] 3a is a storage capacitor line coating film formed on the storage capacitor line 3 also functions as a light shielding film of the pixel (appearing only in FIG. 1). この蓄積容量配線3も前記ゲート配線と同様にAlZr(Zr=1.0at.%)からなるものであり、画素の遮光膜を兼ねるためπ型に形成されている。 This also storage capacity lines 3 and made of AlZr similarly to the gate line (Zr = 1.0at.%), And is formed in π type for serving as a light shielding film of the pixel.

【0034】前記ゲート配線被覆膜2aおよび蓄積容量配線被覆膜3aは共に、前記ゲート配線および蓄積容量配線3を陽極酸化して形成された褐色の陽極酸化膜であり、この両被覆膜2a,3aにより、ゲート配線および蓄積容量配線3からの反射光を低減するようになっている。 [0034] The gate wiring covering film 2a and the storage capacitor wire covering film 3a Both the gate lines and the storage capacitor wiring 3 is an anode oxide film brown formed by anodizing, the two coating films 2a, the 3a, is adapted to reduce the light reflected from the gate line and the storage capacitor line 3. そして、これらの被覆膜2a,3aを通じてのゲート配線および蓄積容量配線3の可視光に対する反射率が60%以下に設定されている。 Then, these coated films 2a, a gate wiring and the storage capacitor line 3 reflectance to visible light through 3a is set to 60% or less.

【0035】4,5はそれぞれ薄膜トランジスタのチャネル保護膜および半導体膜、6は透明な画素電極、7は表示信号が入力されるソース配線、8はドレイン配線、 [0035] 4,5-channel protection respectively TFT film and the semiconductor film, a transparent pixel electrode 6, 7 is a source wiring to which the display signal is input, 8 drain wiring,
9は、ゲート配線2、蓄積要領配線3、ソース配線7およびドレイン配線8の各々の隙間を遮光するための間隙遮光膜である。 9, the gate line 2, the accumulation procedure wiring 3, a gap shielding film for shielding the gap between each of the source wiring 7 and the drain wire 8. 10は薄膜トランジスタにおけるチャネルおよびゲートの絶縁と配線間の層間絶縁とを兼ねた絶縁膜、11は薄膜素子アレイの保護膜である。 10 denotes an insulating film which also serves as an interlayer insulation between the wiring and the insulating channel and the gate of the thin film transistor, 11 denotes a protective film of the thin film element array.

【0036】次に、上述の如き薄膜素子アレイの製造要領の一例を図2〜4に基づいて説明する。 Next, it will be described with reference to an example of the manufacturing procedure of the above such as a thin film element array in FIGS. 2-4.

【0037】まず、第1製造工程として、図2に示すように、ガラスからなる基板1上に薄膜トランジスタのゲート配線および蓄積容量配線3(図1参照)を共にAl Firstly, as a first manufacturing step, as shown in FIG. 2, the gate wiring and the storage capacitor wiring of the thin film transistor on a substrate 1 made of glass 3 (see FIG. 1) both Al
Zr(Zr=1.0at.%)を材料としてパターニングする。 Patterning of Zr (Zr = 1.0 at.%) As the material. この際、前記蓄積容量配線3を画素の遮光膜を兼ねさせるためにπ型に形成する。 In this case, to form the π-type the storage capacity lines 3 to serve also as a light shielding film of the pixel. 次いで、前記ゲート配線および蓄積容量配線3をしゅう酸を電解液として陽極酸化し、ゲート配線上および蓄積容量配線3上に層間絶縁と反射低減を兼ねた褐色のゲート配線被覆膜2aおよび蓄積容量配線被覆膜3aを形成する。 Then, the gate line and the storage capacitor wire 3 anodizing oxalic acid as an electrolytic solution, a gate wiring covering film 2a brown which also serves as a reflection-reducing interlayer insulating over the gate wiring and the storage capacitor line 3 and the storage capacitor forming an interconnection coating film 3a. その後、前記基板1の全面を窒化シリコンからなる絶縁膜10(図1 Thereafter, the insulating film 10 (FIG. 1 comprising the entire surface of the substrate 1 of silicon nitride
にのみ表れる)で被覆した後、前記ゲート配線被覆膜2 After coating with only appear) on the gate wiring covering film 2
a上に薄膜トランジスタにおける窒化シリコンからなるチャネル保護膜4と、非晶質シリコンからなるチャネル層および非晶質n型シリコンからなる低抵抗半導体層である半導体層5とを形成する。 A channel protective film 4 made of silicon nitride in the thin film transistors on a, to form the semiconductor layer 5 which is a low-resistance semiconductor layer made of the channel layer and amorphous n-type silicon made of amorphous silicon.

【0038】次いで、第2製造工程として、図3に示すように、ITOからなる画素電極6を前記蓄積容量配線被覆膜3aと一部重複して形成し、この重複部において前記薄膜トランジスタの蓄積容量を形成する。 [0038] Next, a second manufacturing step, as shown in FIG. 3, a pixel electrode 6 made of ITO formed by overlapping the storage capacitor wire covering film 3a and a part, the accumulation of the thin film transistor in this overlapping portion to form a capacitor. さらに、 further,
ソース配線7と前記薄膜トランジスタおよび画素電極6 Wherein the source wiring 7 thin film transistor and a pixel electrode 6
を接続するドレイン配線8とからなる第2の金属配線をMoシリサイドを材料としてパターニングする。 A second metal wiring made of the drain wire 8 which connects the patterning Mo silicide as a material.

【0039】その後、第3製造工程として、図4に示すように、前記基板1の全面に窒化シリコンからなる保護膜11を形成した後、前記画素電極6上の前記保護膜1 [0039] Then, as the third manufacturing step, as shown in FIG. 4, after forming a protective film 11 made of the entire surface of the silicon nitride of the substrate 1, the protective film on the pixel electrode 6 1
1の一部を除去し、画素電極6の一部を露呈させる。 Removing a portion of the 1, exposing a portion of the pixel electrode 6. その後、黒色の有機着色材料からなる間隙遮光膜9を前記ゲート配線被覆膜2a、蓄積容量配線被覆膜3a、前記ソース配線7およびドレイン配線8の各々の隙間を被覆するように基板1上に形成し、前記蓄積容量配線被覆膜3a、ドレイン配線8および間隙遮光膜9からなる裏面光に対する遮光膜を形成する。 Thereafter, the gap shielding film 9 made of an organic coloring material of the black gate wiring covering film 2a, the storage capacitor wire covering film 3a, the upper substrate 1 to cover the respective gaps of the source wiring 7 and the drain wiring 8 formed in, to form a light shielding film for the storage capacity lines covering film 3a, the back surface light comprising drain wire 8 and the gap shielding film 9.

【0040】このように、本実施例では、低抵抗のAl [0040] Thus, in this embodiment, the low-resistance Al
Zrからなるゲート配線および蓄積容量配線3上に層間絶縁と反射低減とを兼ねたゲート配線被覆膜2aおよび蓄積容量配線被覆膜3aを陽極酸化により形成することから、薄膜素子アレイの高性能化のために配線にAl系金属を用いても、反射によるコントラストの悪化を抑制することができる。 Gate wiring and the storage capacitor line 3 gate wiring cover also serves as a reflection reduction and interlayer insulating over layer 2a and the storage capacitor wire covering film 3a from forming by anodization made of Zr, the thin film element array performance it can also suppress deterioration of contrast due to the reflection using the Al-based metal wiring for reduction.

【0041】また、本実施例では、遮光膜を蓄積容量配線3、ドレイン配線8および間隙遮光膜9でもってアレイ側に形成していることから、遮光膜の重ね合わせを対向基板上に形成する場合に比べて少なくすることができ、より大きな画素開口率によって高輝度化および低消費電力化を図ることができる。 Further, in this embodiment, the light-shielding film the storage capacitor wire 3, since it is formed on the array side with the drain wire 8 and the gap shielding film 9 to form a superposition of the light-shielding film on the counter substrate can be reduced as compared to the case, it is possible to achieve high luminance and low power consumption by a larger pixel aperture ratio. また、低抵抗なAl系金属の使用によって配線幅を低減でき、これによっても高開口率化(高輝度化および低消費電力化)を図ることができる。 Further, it is possible to reduce the wiring width by using a low-resistance Al-based metal, whereby it is possible to also achieve a high aperture ratio (high brightness and low power consumption).

【0042】さらに、本実施例では、薄膜トランジスタの裏面をAlZrからなるゲート配線2で、表面を黒色の有機着色材料からなる間隙遮光膜9でそれぞれ被覆していることから、薄膜トランジスタの光導電性に起因して画質が低下するのを防止することができる。 [0042] Further, in this embodiment, the gate wiring 2 made of the back surface of the thin film transistor from AlZr, since covering each surface with a gap shielding film 9 made of an organic coloring material of the black, the photoconductive thin film transistor it is possible to image quality due to is prevented from lowering.

【0043】なお、本実施例では、蓄積容量配線被覆膜3aをしゅう酸を電解液として形成した有色の陽極酸化膜としたが、蓄積容量配線被覆膜3aは蓄積容量配線被覆膜3aを通じての蓄積容量配線3からの反射率が60 Incidentally, in this embodiment, the storage capacity lines covering film 3a was anodized film colored the formation of oxalic acid as the electrolytic solution, the storage capacity lines covering film 3a storage capacity lines covering film 3a reflectance from the storage capacitor wiring 3 through 60
%以下ものであればよく、例えば電解液として、マロン酸、ジグリコール酸、マレイン酸、アセチレンジカルボン酸、リンゴ酸、酒石酸、クエン酸またはグリオキシル酸、あるいはこれらの混酸などを用いた有色の陽極酸化膜、さらには、染色槽に浸漬して着色した陽極酸化膜、 % As long as the following, for example, as an electrolytic solution, malonic acid, diglycolic acid, maleic acid, acetylene dicarboxylic acid, malic acid, tartaric acid, citric acid or glyoxylic acid or anodized colored using, for example, these mixed acid, film, further, the anodic oxide film colored by dipping the dyeing bath,
または蓄積容量配線3の電解着色膜などでもよい。 Or it may be an electrolytic colored film of the storage capacitor wiring 3.

【0044】さらに、本実施例では、ゲート配線および蓄積容量配線3をAlZr(Zr=1.0at.%)としたが、ゲート配線および蓄積容量配線3はAlに準じる低抵抗材料であればよく、例えばAlや、Al合金としてAlSi、AlSiCu、AlTiまたはAlTa [0044] Further, in this embodiment, the gate wiring and the storage capacitor line 3 was AlZr (Zr = 1.0at.%), A gate wiring and the storage capacitor wiring 3 may be any low resistance material analogous to Al such as Al and, AlSi as Al alloys, AlSiCu, AlTi or AlTa
などでもよい。 Or the like may be used.

【0045】また、本実施例では、薄膜素子アレイの構造をゲート配線と蓄積容量配線3とを別々に有するものとしたが、前記蓄積容量配線3を兼ねたゲート配線に対しても適用できるものである。 Further, those in the present embodiment, it is assumed to have a structure of a thin film element array and the storage capacitor line 3 and the gate wiring separately, which can also be applied to the storage capacitor line 3 also functions as a gate wiring it is.

【0046】さらにまた、本実施例では、薄膜素子を非晶質シリコンからなる薄膜トランジスタとしたが、多結晶シリコンやII−VI化合物からなる薄膜トランジスタあるいはMIM構造のダイオードにも適用できることはいうまでもない。 [0046] Furthermore, in the present embodiment has a thin film transistor comprising a thin film element of amorphous silicon, can also be applied to a thin film transistor or MIM structure made of polycrystalline silicon or II-VI compound diode .

【0047】 [0047]

【発明の効果】以上説明したように、請求項1〜11に係る本発明によれば、アレイ側に形成した遮光膜を兼ねる金属配線上に被覆膜を形成し、この被覆膜で前記金属配線からの反射光を低減するので、良好なコントラストによって高画質で性能の優れた薄膜素子アレイを提供することができる。 As described in the foregoing, according to the present invention according to claim 1 to 11, to form a coating film on the metal wiring serving also as a light shielding film formed on the array side, said in this coating film since reducing the reflected light from the metal wire, it is possible to provide an excellent thin film element array performance at high quality by good contrast. また、遮光膜の重ね合わせを対向基板上に形成する場合に比べて縮小させることと、低抵抗なAl系金属の使用による配線幅の低減とにより、高開口率化、つまり高輝度化および低消費電力化を図ることができる。 Further, a be reduced as compared with the case of forming an overlay of the light-shielding film on the counter substrate, by a reduction of the wiring width due to the use of low-resistance Al-based metal, high aperture ratio, i.e. high luminance and low it is possible to power consumption.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】図4のA−B線における本発明の実施例に係る薄膜素子アレイの断面図である。 1 is a cross-sectional view of a thin film element array according to an embodiment of the present invention in line A-B in FIG. 4.

【図2】本発明の実施例に係る薄膜素子アレイの第1製造工程図を示す平面図である。 2 is a plan view showing a first manufacturing step view of a thin film element array according to an embodiment of the present invention.

【図3】本発明の実施例に係る薄膜素子アレイの第2製造工程図を示す平面図である。 3 is a plan view showing a second manufacturing step view of a thin film element array according to an embodiment of the present invention.

【図4】本発明の実施例に係る薄膜素子アレイの第3製造工程図を示す平面図である。 It is a plan view showing a third manufacturing step view of a thin film element array according to an embodiment of the present invention; FIG.

【図5】従来例に係る薄膜素子アレイの第1製造工程図を示す平面図である。 5 is a plan view showing a first manufacturing step view of a thin film element array according to the conventional example.

【図6】従来例に係る薄膜素子アレイの第2製造工程図を示す平面図である。 6 is a plan view showing a second manufacturing step view of a thin film element array according to the conventional example.

【図7】従来例に係る薄膜素子アレイの第3製造工程図を示す平面図である。 7 is a plan view showing a third manufacturing step view of a thin film element array according to the conventional example.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 基板 2 ゲート配線 2a ゲート配線被覆膜 3 蓄積容量配線 3a 蓄積容量配線被覆膜 4 チャネル保護膜 5 半導体膜 6 画素電極 7 ソース配線 8 ドレイン配線 9 間隙遮光膜 10 絶縁膜 11 保護膜 1 substrate 2 gate wires 2a gate wiring covering film 3 storage capacity lines 3a storage capacity lines covering film 4 channel protective film 5 semiconductor film 6 pixel electrode 7 source wiring 8 a drain wire 9 gap shielding film 10 insulating film 11 protective film

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 6識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/78 619B ────────────────────────────────────────────────── ─── front page continued (51) Int.Cl. 6 Docket No. FI technique in identification symbol Agency display portion H01L 29/78 619B

Claims (11)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 遮光膜を兼ねた金属配線を有する薄膜素子アレイであって、 前記金属配線上にその金属配線からの反射光を低減する被覆膜が形成されていることを特徴とする薄膜素子アレイ。 1. A thin-film element array having a metal wiring which also serves as a light shielding film, wherein the coating film to reduce the reflected light from the metal wiring on the metal wiring is formed thin element array.
  2. 【請求項2】 金属配線がAlもしくはAl合金であり、被覆膜がAlもしくはAl合金の有色の陽極酸化膜であることを特徴とする請求項1記載の薄膜素子アレイ。 Wherein a metal wiring of Al or Al alloy, a thin film element array according to claim 1, wherein the coating film is an anode oxide film colored in Al or Al alloy.
  3. 【請求項3】 被覆膜が金属配線の電解着色膜であるこを特徴とする請求項1記載の薄膜素子アレイ。 3. A thin-film device array according to claim 1, wherein the coating film is characterized by this an electrolytic colored film of the metal wiring.
  4. 【請求項4】 金属配線が薄膜素子の蓄積容量配線もしくは蓄積容量配線を兼ねたゲート配線であることを特徴とする請求項1記載の薄膜素子アレイ。 4. A thin-film device array according to claim 1, wherein the metal wiring is a gate wiring which also serves as a storage capacitor wiring or the storage capacitor wiring thin film element.
  5. 【請求項5】 被覆膜を通じての金属配線の可視光に対する反射率が60%以下であることを特徴とする請求項1記載の薄膜素子アレイ。 5. A thin-film device array according to claim 1, wherein the reflectance to visible light metal wire through the coating film is 60% or less.
  6. 【請求項6】 金属配線を遮光膜を兼ねるように基板上にパターニングした後、前記金属配線上にその金属配線からの反射光を低減する被覆膜を形成し、その後、所定の金属配線を前記基板上にパターニングし、これらの金属配線により配線された薄膜素子アレイを得ることを特徴とする薄膜素子アレイの製造方法。 6. After patterning the substrate so as to also serve as a light shielding film of metal wires, said to form a coating film that reduces the reflected light from the metal wiring on the metal wiring, then a predetermined metal wirings the patterned on a substrate, method of manufacturing a thin film device array, characterized in that to obtain a thin film element array are wired by these metal wires.
  7. 【請求項7】 金属配線がAlもしくはAl合金であり、被覆膜がAlもしくはAl合金の有色の陽極酸化膜であり、この陽極酸化膜は、マロン酸、しゅう酸、ジグリコール酸、マレイン酸、アセチレンジカルボン酸、リンゴ酸、酒石酸、クエン酸またはグリオキシル酸、あるいはこれらの混酸を電解液として形成されることを特徴とする請求項6記載の薄膜素子アレイの製造方法。 7. A metal wiring of Al or Al alloy, an anodized film of colored coating film of Al or Al alloy, the anodic oxide film, malonic acid, oxalic acid, diglycolic acid, maleic acid , acetylene dicarboxylic acid, malic acid, tartaric acid, citric acid or glyoxylic acid or the manufacturing method of a thin film element array according to claim 6, characterized in that it is formed of these mixed acid as an electrolytic solution.
  8. 【請求項8】 被覆膜が染色槽に浸漬して着色した金属配線の陽極酸化膜であることを特徴とする請求項6記載の薄膜素子アレイの製造方法。 8. A method of manufacturing a thin film element array according to claim 6, wherein the coating film is an anode oxide film is immersed in the dyeing bath colored metal wire.
  9. 【請求項9】 被覆膜が金属配線の電解着色膜であることを特徴とする請求項6記載の薄膜素子アレイの製造方法。 9. A method of manufacturing a thin film element array according to claim 6, wherein the coating film is an electrolytic colored film of the metal wiring.
  10. 【請求項10】 金属配線が薄膜素子の蓄積容量配線もしくは蓄積容量配線を兼ねたゲート配線であることを特徴とする請求項6記載の薄膜素子アレイの製造方法。 10. A method of manufacturing a thin film element array according to claim 6, wherein the metal wiring is a gate wiring which also serves as a storage capacitor wiring or the storage capacitor wiring thin film element.
  11. 【請求項11】 被覆膜を通じての金属配線の可視光に対する反射率が60%以下であることを特徴とする請求項6記載の薄膜素子アレイの製造方法。 11. The method of manufacturing a thin film element array according to claim 6, wherein the reflectance to visible light metal wire through the coating film is 60% or less.
JP22890595A 1995-09-06 1995-09-06 Thin film element array and manufacture thereof Withdrawn JPH0974203A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22890595A JPH0974203A (en) 1995-09-06 1995-09-06 Thin film element array and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22890595A JPH0974203A (en) 1995-09-06 1995-09-06 Thin film element array and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0974203A true JPH0974203A (en) 1997-03-18

Family

ID=16883700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22890595A Withdrawn JPH0974203A (en) 1995-09-06 1995-09-06 Thin film element array and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0974203A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008065356A (en) * 2007-11-26 2008-03-21 Sony Corp Liquid crystal display device
JP2011150016A (en) * 2010-01-19 2011-08-04 Casio Computer Co Ltd Liquid crystal display
US8045072B2 (en) 2004-05-27 2011-10-25 Lg Display Co., Ltd. Liquid crystal display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8045072B2 (en) 2004-05-27 2011-10-25 Lg Display Co., Ltd. Liquid crystal display device
JP2008065356A (en) * 2007-11-26 2008-03-21 Sony Corp Liquid crystal display device
JP2011150016A (en) * 2010-01-19 2011-08-04 Casio Computer Co Ltd Liquid crystal display

Similar Documents

Publication Publication Date Title
KR920005538B1 (en) Amorphous silicon thin film transistor array and its manufacturing method
US5610738A (en) Method for making LCD device in which gate insulator of TFT is formed after the pixel electrode but before the video signal line
KR100386204B1 (en) Semicondoctor device
CN1268968C (en) LCD and making method thereof
US8203147B2 (en) Display device
EP0534467B1 (en) Electrode structure of a liquid crystal display device and method of manufacturing the liquid crystal display device
JP3097945B2 (en) Method of manufacturing a reflection type liquid crystal display device
EP0211401B1 (en) N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays
US20020033918A1 (en) Liquid crystal display device
US5923390A (en) Liquid crystal display with high aperture ratio and method for manufacturing the same
EP0457328B1 (en) Active matrix structure for liquid crystal display elements
US20090015534A1 (en) Semiconductor device and electronic device
KR100661825B1 (en) Array substrate of transflective liquid crystal display device and method for fabricating the same
KR950006028B1 (en) Liquid crystal display apparatus
US7061565B2 (en) Array substrate having double-layered metal patterns and method of fabricating the same
KR100195269B1 (en) Manufacture method of liquid crystal display device
JP3240858B2 (en) Color display device
KR101183361B1 (en) Array substrate for LCD and the fabrication method thereof
US5756372A (en) Method of making liquid crystal display
JP3126661B2 (en) The liquid crystal display device
JP2771820B2 (en) Active matrix panel and a method of manufacturing the same
KR100600229B1 (en) An electronic device and a method for producing the same, and a sputtering target
US7061015B2 (en) Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion
CN101320163B (en) Liquid crystal display device
JP3009438B2 (en) The liquid crystal display device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021203