JPH0962950A - Crime-prevention receiver - Google Patents
Crime-prevention receiverInfo
- Publication number
- JPH0962950A JPH0962950A JP21771495A JP21771495A JPH0962950A JP H0962950 A JPH0962950 A JP H0962950A JP 21771495 A JP21771495 A JP 21771495A JP 21771495 A JP21771495 A JP 21771495A JP H0962950 A JPH0962950 A JP H0962950A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- crime prevention
- signal
- circuit
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Burglar Alarm Systems (AREA)
- Alarm Systems (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、防犯受信機に係
り、更に詳しくは、複数の防犯検知器を備えた防犯シス
テムにおいて、各防犯検知器からの入力信号に基づい
て、侵入者の有無を判別する防犯受信機の改良に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a crime prevention receiver, and more particularly, to a crime prevention system including a plurality of crime prevention detectors, which detects presence or absence of an intruder based on an input signal from each crime prevention detector. This is related to the improvement of the crime prevention receiver.
【0002】[0002]
【従来の技術】防犯受信機を使用した防犯システムの概
要を図13に示す。この図は、従来の防犯システムを設
置した室内の様子を示した図であり、複数の防犯検知器
S1、S2が検知回線Lを介して防犯受信機Rに接続さ
れて構成される。各防犯検知器S1、S2は、天井など
に設置される赤外線式センサ等であり、検知エリア内に
侵入者がいる場合には、これを検出して検知信号を出力
する。防犯受信機Rは、各防犯感知器Sから出力される
検知信号を検知回線Lを介して受信し、受信した検知信
号に基づいて侵入者の有無を判別する。2. Description of the Related Art An outline of a crime prevention system using a crime prevention receiver is shown in FIG. This figure is a diagram showing a state in a room where a conventional crime prevention system is installed, and is configured by connecting a plurality of crime prevention detectors S1 and S2 to a crime prevention receiver R via a detection line L. Each of the crime prevention detectors S1 and S2 is an infrared type sensor or the like installed on the ceiling or the like, and detects an intruder in the detection area and outputs a detection signal. The security receiver R receives the detection signal output from each security sensor S via the detection line L, and determines the presence or absence of an intruder based on the received detection signal.
【0003】この防犯受信機Rは、いずれかの防犯検知
器Sから検知信号が入力されると、直ちに、警報ベルを
鳴らし、自動通報器Mを駆動し警備会社へ電話をかけて
侵入者の存在を通報する。When a detection signal is input from any of the security detectors S, the security receiver R immediately sounds an alarm bell, drives an automatic notification device M, and calls a security company to call an intruder. Report the existence.
【0004】[0004]
【発明が解決しようとする課題】この様な防犯システム
は、侵入者を検知すれば、速やかに報知する必要がある
が、誤報がたびたび発生して報知内容の信頼性に欠ける
システムでは、防犯システムとして機能しなくなるおそ
れがあるため、誤報を極力避けて報知内容の信頼性を高
める必要がある。その一方で、侵入者を確実に検出して
報知し、失報を生じることのないシステムとする必要も
ある。In such a crime prevention system, when an intruder is detected, it is necessary to promptly notify it. However, in a system in which false alarms frequently occur and the contents of the notification are not reliable, the crime prevention system is used. Therefore, it is necessary to avoid false alarms as much as possible and increase the reliability of the notification content. On the other hand, it is also necessary to make a system in which an intruder is surely detected and notified so that no false alarm occurs.
【0005】しかしながら、従来の防犯受信機は、いず
れかの防犯検知器が誤って検知信号を出力した場合であ
っても、直ちに侵入者が存在すると報知する誤報が生じ
ることになる。特に、赤外線センサが誤動作して単発的
に誤った検知信号を出力した場合にも警備会社への通報
が行われると問題となる。その一方で、誤報を回避する
ために、侵入者の有無を判別する際に慎重を期するシス
テムでは、侵入者が存在するにも関わらず通報を行わな
い失報が生じるおそれがある。However, in the conventional crime prevention receiver, even if any of the crime prevention detectors erroneously outputs a detection signal, an erroneous alarm is immediately issued to notify the presence of an intruder. In particular, even if the infrared sensor malfunctions and outputs an erroneous detection signal on a one-off basis, it becomes a problem if the security company is notified. On the other hand, in a system where caution is required when determining the presence or absence of an intruder in order to avoid false alarms, there is a possibility that a false alarm may occur in which notification is not made despite the presence of an intruder.
【0006】また、各防犯検知器は、その設置場所や検
知器のタイプによって出力する検知信号の取り扱いが異
なる場合もある。この様な場合に、防犯受信機が、全て
の防犯検知器からの検知信号を一律に処理したのでは、
誤報を防止しつつ、失報を防止して信頼性の高い防犯シ
ステムを提供することは困難である。本発明は、上記の
事情に鑑みてなされたもので、誤報を防止しつつ、失報
をも防止する信頼性の高い防犯受信機を提供することを
目的とする。In addition, the handling of the detection signal output from each security detector may differ depending on the installation location and the type of the detector. In such a case, the security receiver may uniformly process the detection signals from all the security detectors.
It is difficult to prevent false alarms and provide a highly reliable crime prevention system while preventing false alarms. The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a highly reliable crime prevention receiver that prevents false alarms while preventing false alarms.
【0007】[0007]
【課題を解決するための手段】請求項1に記載した本発
明による防犯受信機は、いずれかの防犯検知器から検知
パルスが入力されると検知パルスを出力する第一の論理
和演算手段と、上記第一の論理和演算手段からの検知パ
ルスにより起動され、一定時間の経過を計測する第一の
タイマ手段と、第一の論理和演算手段からの検知パルス
のパルス数を計数し、第一のタイマ手段のタイムアップ
信号によりクリアされるパルスカウント手段とにより構
成される。A security receiver according to the present invention as defined in claim 1 comprises a first OR operation means for outputting a detection pulse when a detection pulse is input from any of the security detectors. , A first timer means that is activated by a detection pulse from the first OR operation means and measures the elapse of a fixed time, and counts the number of detection pulses from the first OR operation means, And a pulse counting means which is cleared by a time-up signal of one timer means.
【0008】請求項2に記載した本発明による防犯受信
機は、いずれかの防犯検知器から検知パルスが入力され
ると検知パルスを出力する第一の論理和演算手段と、上
記第一の論理和演算手段からの検出パルスにより起動さ
れ、一定時間の経過を計測する第一のタイマ手段と、上
記第一の論理和演算手段からの検知パルスが入力されて
いる間、第一のタイマ手段よりも十分短い一定時間の経
過を繰り返し計測する第二のタイマ手段と、第二のタイ
マ手段のタイムアップ信号のパルス数を計数し、第一の
タイマ手段のタイムアップ信号によりクリアされるパル
スカウント手段とにより構成される。According to another aspect of the crime prevention receiver of the present invention, a first logical sum calculating means for outputting a detection pulse when a detection pulse is inputted from any of the crime prevention detectors, and the first logic. The first timer means, which is activated by the detection pulse from the sum calculation means and measures the elapse of a certain time, and the detection pulse from the first logical sum calculation means is being input from the first timer means. Second timer means for repeatedly measuring the passage of a sufficiently short fixed time and pulse counting means for counting the number of pulses of the time-up signal of the second timer means and being cleared by the time-up signal of the first timer means Composed of and.
【0009】請求項1及び2に記載したパルスカウント
手段は入力信号に含まるパルス数を計数し、その計数値
が一定値以上の場合に判別信号を出力するカウント手段
であり、必要な場合には比較手段を含んで構成される。
請求項3に記載した本発明による防犯受信機は、請求項
1又は2に記載した本発明による防犯受信機に、上記判
別信号と各防犯検知器からの入力信号の論理和を求める
第二の論理和演算手段を設け、各防犯検知器からの入力
信号を上記第一の論理和演算手段及び第二の論理和演算
手段のいずれに入力するのかを選択するスイッチング手
段を各防犯検知器ごとに設けて構成される。The pulse counting means described in claims 1 and 2 is a counting means which counts the number of pulses contained in the input signal and outputs a discrimination signal when the counted value is equal to or more than a certain value, and when necessary. Is configured to include comparison means.
A security receiver according to a third aspect of the present invention is the security receiver according to the present invention according to the first or second aspect, in which the logical sum of the discrimination signal and the input signal from each security detector is obtained. A switching means is provided for each crime prevention detector, which is provided with a logical sum calculation means, and which selects which of the first logical sum calculation means and the second logical sum calculation means the input signal from each crime prevention detector is input. It is provided and configured.
【0010】[0010]
【発明の実施の態様】請求項1に記載した本発明による
防犯受信機の一構成例を図1に示す。この防犯受信機R
1は、入力回路I1〜Inと、論理和演算回路OR1
と、パルスカウンタ回路PCと、タイマ回路TM1と、
出力駆動回路ODと、出力回路OPとにより構成され
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows an example of the configuration of a security receiver according to the present invention as set forth in claim 1. This security receiver R
1 is the input circuits I1 to In and the OR operation circuit OR1
A pulse counter circuit PC, a timer circuit TM1,
It is composed of an output drive circuit OD and an output circuit OP.
【0011】入力回路I1〜Inには、複数の防犯検知
器S1〜Snからの入力信号がそれぞれ入力され、論理
和演算回路OR1が、各入力回路I1〜Inからの出力
信号の論理和を求める。従って、防犯受信機S1〜Sn
のいずれかが侵入者を検出して検知パルスを出力すれ
ば、論理和演算回路OR1から検知パルスが出力され
る。Input signals from a plurality of security detectors S1 to Sn are input to the input circuits I1 to In, respectively, and a logical sum operation circuit OR1 obtains a logical sum of output signals from the input circuits I1 to In. . Therefore, the security receivers S1 to Sn
If any of the above detects an intruder and outputs a detection pulse, the OR gate OR1 outputs the detection pulse.
【0012】パルスカウンタ回路PCは、論理和演算回
路OR1から出力されるこの検知パルスのパルス数を計
数し、その計数値が、予め定められた所定値に達すると
侵入者が存在すると判断して判別信号を出力する。出力
駆動回路ODは、この判別信号に基づいて、出力回路O
Pを介して接続された警報ベル、警報サイレン、警報表
示灯又は自動通報器等の発報手段Hを駆動するための信
号を生成し、出力回路OPが出力する。The pulse counter circuit PC counts the number of detection pulses output from the OR operation circuit OR1 and judges that an intruder exists when the count value reaches a predetermined value. Output a discrimination signal. The output drive circuit OD outputs the output circuit O based on the determination signal.
A signal for driving the alarming means H such as an alarm bell, an alarm siren, an alarm indicator lamp or an automatic alarm device connected via P is generated and output by the output circuit OP.
【0013】一方、タイマ回路TM1は、論理和演算回
路OR1から出力される検知パルスにより起動され、一
定時間tm1の経過を計測するタイマ回路であり、検知
パルスが入力されてからの経過時間を計測し、この計測
時間が所定時間tm1を越えると、パルスカウンタ回路
PCに対してリセット信号を出力する。即ち、タイマ回
路TM1がタイムアップすれば、パルスカウンタ回路P
Cはリセットされる。On the other hand, the timer circuit TM1 is a timer circuit which is activated by a detection pulse output from the OR operation circuit OR1 and measures the elapse of a fixed time tm1. The timer circuit TM1 measures the elapsed time after the detection pulse is input. When the measured time exceeds the predetermined time tm1, the reset signal is output to the pulse counter circuit PC. That is, if the timer circuit TM1 times out, the pulse counter circuit P
C is reset.
【0014】この防犯受信機R1の基本動作のタイミン
グチャートの一例を図2に示す。図中の(a1)、(a
2)は、それぞれ防犯受信機S1、S2からの入力信号
であり、(b)は、論理和演算回路OR1の出力信号で
あり、(c)は、第一のタイマ回路TM1の出力信号で
あり、(d)は、パルスカウンタ回路PCの計数値であ
り、(e)はパルスカウンタ回路PCの出力信号、即
ち、判別信号である。An example of a timing chart of the basic operation of the security receiver R1 is shown in FIG. (A1) and (a in the figure
2) are input signals from the security receivers S1 and S2, respectively, (b) is an output signal of the OR operation circuit OR1, and (c) is an output signal of the first timer circuit TM1. , (D) is a count value of the pulse counter circuit PC, and (e) is an output signal of the pulse counter circuit PC, that is, a determination signal.
【0015】時刻t0において、防犯検知器S1が誤動
作し誤った検知パルスが入力されているが、単発的な検
知パルスであり、他の防犯検知器S2〜Snからも検知
パルスは入力されていない。従って、タイマー回路TM
1は、時刻t0から時間tm1の経過後にリセット信号
を出力し、パルスカウンタ回路PCの計数値はゼロとな
り、誤動作によって誤報を発することはない。At time t0, the crime prevention detector S1 malfunctions and an erroneous detection pulse is input, but this is a one-time detection pulse, and no detection pulse is input from the other crime prevention detectors S2 to Sn. . Therefore, the timer circuit TM
1 outputs a reset signal after the time tm1 has elapsed from the time t0, the count value of the pulse counter circuit PC becomes zero, and no false alarm is issued due to a malfunction.
【0016】次に、時刻t1において、防犯検知器S1
及びS2の検知エリア内に侵入者が入ったため、防犯検
知器S1及びS2から複数の検知パルスが入力されてい
る。従って、タイマ回路TM1がタイムアップする前
に、パルスカウンタ回路PCの計数値が増加して、所定
の計数値である4に達して、パルスカウンタ回路PCか
ら判別信号が出力されて、正常に発報を行うことができ
る。Next, at time t1, the crime prevention detector S1
Since an intruder has entered the detection areas of S1 and S2, a plurality of detection pulses are input from the crime prevention detectors S1 and S2. Therefore, before the timer circuit TM1 times out, the count value of the pulse counter circuit PC increases and reaches a predetermined count value of 4, and the pulse counter circuit PC outputs a determination signal to normally output. You can make a report.
【0017】一般に、赤外線センサ等を使用した防犯検
知器の場合、検知エリア内に侵入者がいる場合には、複
数の検知信号が出力されるため、所定の時間内に所定の
回数だけ検知信号を検出した場合にのみ侵入者が存在す
ると判別することで誤報を防止することができ、上記所
定時間及び所定回数を適切な値とすることで、失報を防
止することもできる。Generally, in the case of a security detector using an infrared sensor or the like, when an intruder is present in the detection area, a plurality of detection signals are output, so that the detection signal is detected a predetermined number of times within a predetermined time. False alarms can be prevented by determining that an intruder is present only when the above is detected, and false alarms can be prevented by setting the predetermined time and the predetermined number of times to appropriate values.
【0018】請求項1に記載した本発明による防犯受信
機の他の構成例を図3に示す。この防犯受信機R1’
は、入力回路I1〜Inと、タイマ回路を含むマイコン
MCと、出力回路OPとにより構成され、防犯検知器S
1〜Sn及び発報手段Hと接続されている。このマイコ
ンMCは、図1に示した実施例における論理和演算回路
OR1、パルスカウンタ回路PC、タイマ回路TM1及
び出力駆動回路ODとして機能する。FIG. 3 shows another example of the configuration of the security receiver according to the present invention described in claim 1. This security receiver R1 '
Is composed of input circuits I1 to In, a microcomputer MC including a timer circuit, and an output circuit OP.
1 to Sn and the reporting means H. The microcomputer MC functions as the logical sum operation circuit OR1, the pulse counter circuit PC, the timer circuit TM1 and the output drive circuit OD in the embodiment shown in FIG.
【0019】この防犯受信機R1’の基本動作のフロー
チャートの一例を図4に示す。まず、マイコンMCは、
入力回路I1〜Inを介して、各防犯検知器S1〜Sn
からの入力信号を順にスキャンし(400)、各防犯検
知器S1〜Snから検知信号が入力されているかを検査
する(401)。この検査の結果、いずれかの防犯検知
器S1〜Snから検知信号が入力されている場合には、
タイマの起動及びカウンタのカウントアップを行う(4
02〜404)。タイマの起動は、タイマ回路TM1が
起動済みか否かを検査し(402)、起動していない場
合にのみ、タイマ回路TM1を起動する(403)。FIG. 4 shows an example of a flowchart of the basic operation of the security receiver R1 '. First, the microcomputer MC
The crime prevention detectors S1 to Sn are connected via the input circuits I1 to In.
Are sequentially scanned (400), and it is inspected whether the detection signals are input from the crime prevention detectors S1 to Sn (401). As a result of this inspection, when the detection signal is input from any of the crime prevention detectors S1 to Sn,
Start the timer and count up the counter (4
02-404). The timer is activated by checking whether the timer circuit TM1 has been activated (402), and activates the timer circuit TM1 only when it is not activated (403).
【0020】次に、カウントアップにより、カウンタの
計数値が所定値を越えたか否かを検査し(405)、越
えている場合にのみ出力駆動タイマを起動するととも
に、駆動信号を出力する(406、407)。この出力
駆動タイマは、駆動信号の出力時間を制御するためのタ
イマ回路である。検査(401)において、全ての防犯
検知器S1〜Snから検知信号が入力されていない場
合、検査(405)において、カウンタの計数値が所定
値を越えていない場合、或は、駆動信号を出力した場合
(406)には、その後、タイマ回路TM1がタイムア
ップしたか否かを検査し(408)、タイムアップした
場合にはカウンタの計数値をクリアする(409)。ま
た、出力駆動タイマがタイムアップしたか否かを検査し
(410)、タイムアップした場合には駆動信号の出力
を停止する(411)。その後、再び各防犯検知器S1
〜Snから検知信号が入力されているかを検査し(40
1)、これら一連の動作を繰り返す。Next, by counting up, it is checked whether or not the count value of the counter exceeds a predetermined value (405), and if it exceeds, the output drive timer is started and a drive signal is output (406). , 407). The output drive timer is a timer circuit for controlling the output time of the drive signal. In the inspection (401), when the detection signals are not input from all the crime prevention detectors S1 to Sn, in the inspection (405), the count value of the counter does not exceed the predetermined value, or the drive signal is output. If yes (406), then it is checked whether or not the timer circuit TM1 has timed out (408), and if timed out, the count value of the counter is cleared (409). Further, it is checked whether or not the output drive timer has timed up (410), and if timed out, output of the drive signal is stopped (411). After that, each crime prevention detector S1 again
~ Check whether the detection signal is input from Sn (40
1), a series of these operations are repeated.
【0021】ここで、図5(a)に室内に防犯検知器S
1及びS2を設置した場合の一例を示す。防犯受信機S
1は、複数の検知ビームを有しており、侵入者が1つの
検知ビームにより検出されると検知パルスが出力され、
その検知パルスが終了する前に、他の検知ビームにより
侵入者が検出されると、2つの検知パルスが連続して、
防犯受信機S1からは、1つの検知パルスのみが出力さ
れる。Here, as shown in FIG. 5A, the crime prevention detector S is installed in the room.
An example when 1 and S2 are installed is shown. Security receiver S
1 has a plurality of detection beams, and when an intruder is detected by one detection beam, a detection pulse is output,
If an intruder is detected by another detection beam before the detection pulse ends, the two detection pulses continue,
Only one detection pulse is output from the security receiver S1.
【0022】このため、侵入者が防犯検知器S1の検知
エリア内で行動した場合、防犯検知器S1からは、パル
ス幅の長い1つの検知パルスだけが出力される場合も起
こり得る。従って、上記パルスカウント回路PCの計数
値は1にしかならず、侵入者の存在を判別できず、失報
する可能性がある。また、図5の(b)、(c)に、防
犯受信機S1〜S3からの入力信号の一例を示す。図5
の(b)に示す防犯受信機S1〜S3からの入力信号に
含まれる検知パルスは互いに重複している。即ち、第一
の防犯検知器S1から入力される検知パルスが終了する
前に、第二の防犯検知器S2から検知パルスが入力さ
れ、同様にして、第二、第三の防犯検知器S2、S3か
ら入力される検知パルスも重複している。防犯検知器の
タイプや設置場所によってこの様な場合も起こり得る。
この様な場合、第一の論理和演算回路OR1から出力さ
れる検知信号は、1つのパルスとなるため、パルスカウ
ンタPCの計数値は1にしかならず、侵入者の存在を判
別できず、失報する可能性がある。Therefore, when the intruder acts in the detection area of the security detector S1, the security detector S1 may output only one detection pulse having a long pulse width. Therefore, the count value of the pulse count circuit PC is only 1, and the presence of an intruder cannot be discriminated, and there is a possibility that a false alarm will occur. 5B and 5C show examples of input signals from the security receivers S1 to S3. FIG.
The detection pulses included in the input signals from the security receivers S1 to S3 shown in (b) of FIG. That is, before the detection pulse input from the first security detector S1 ends, the detection pulse is input from the second security detector S2, and similarly, the second and third security detectors S2, The detection pulses input from S3 also overlap. Such a case may occur depending on the type of security detector and the installation location.
In such a case, since the detection signal output from the first OR operation circuit OR1 is one pulse, the count value of the pulse counter PC is only 1, the presence of an intruder cannot be discriminated, and a false alarm is reported. there's a possibility that.
【0023】また、図5の(c)に示す防犯受信機S
1、S2からの入力信号に含まれる検知パルスは、その
間隔が非常に短い。この様な場合にでも、パルスカウン
ト回路PCが正確にパルス数を計数するには、防犯検知
器からの入力信号をなまらせることなく防犯受信機R
1、R1’へ入力する必要がある。このため、失報を防
止するためには入力回路I1、I2のノイズ対策が必要
となるが、この様な設計は困難を伴う。The security receiver S shown in FIG.
The intervals of the detection pulses included in the input signals from S1 and S2 are very short. Even in such a case, in order for the pulse counting circuit PC to accurately count the number of pulses, the security receiver R can be used without blunting the input signal from the security detector.
1, it is necessary to input to R1 '. Therefore, it is necessary to take measures against noise in the input circuits I1 and I2 in order to prevent false alarms, but such a design is difficult.
【0024】請求項2に記載した本発明による防犯受信
機は、これらの点を改良したものである。このような防
犯受信機の一構成例を図6に示す。この防犯受信機R2
は、図1に記載した防犯受信機R1に、第一の論理和回
路OR1からの検知信号により起動される第二のタイマ
回路TM2を設け、この第二のタイマ回路TM2の出力
信号をパルスカウンタ回路PCへ入力して構成される。The security receiver according to the present invention as defined in claim 2 is an improvement of these points. FIG. 6 shows an example of the configuration of such a security receiver. This security receiver R2
Is provided with a second timer circuit TM2 activated by a detection signal from the first OR circuit OR1 in the security receiver R1 shown in FIG. 1, and the output signal of the second timer circuit TM2 is a pulse counter. It is configured by inputting to the circuit PC.
【0025】この第二のタイマ回路TM2は、上記第一
の論理和演算手段OR1からの検知信号が入力されてい
る間、予め定められた一定時間の経過を計測し、検知信
号の入力がない場合には計測を停止し又は計測時間をリ
セットする。また、このタイマ回路TM2は、計測時間
が一定時間に達すれば、タイムアップを示すパルス信号
を出力するタイマ手段であり、タイムアップする毎に新
たに所定時間の計測を開始する。この様にして、検知信
号が入力されている間、所定時間の計測を繰り返し行
う。The second timer circuit TM2 measures the elapse of a predetermined time while the detection signal from the first OR operation means OR1 is being input, and no detection signal is input. In that case, the measurement is stopped or the measurement time is reset. The timer circuit TM2 is a timer unit that outputs a pulse signal indicating time-up when the measurement time reaches a certain time, and newly starts measurement of a predetermined time each time the time is up. In this way, the measurement for the predetermined time is repeated while the detection signal is input.
【0026】この様な構成によれば、例えば、第一のタ
イマ回路TM1の計測時間を10秒とし、第二のタイマ
回路TM2の計測時間を0.1秒とし、パルスカウント
回路PCが判別信号を出力するための計数値を50とす
れば、第一の論理和演算手段OR1から1パルスのみが
出力された場合であっても、第二のタイマ回路TM2か
らは0.1秒毎に1パルスが出力される。このため、第
一の論理和演算手段OR1から出力されるパルスの幅が
5秒以上であれは、50以上のパルスが出力されて、パ
ルスカウント回路PCからは判別信号が出力されて、侵
入者が存在することを報知することができる。According to such a configuration, for example, the measurement time of the first timer circuit TM1 is set to 10 seconds, the measurement time of the second timer circuit TM2 is set to 0.1 second, and the pulse count circuit PC determines the discrimination signal. If the count value for outputting is 50, even if only one pulse is output from the first OR operation unit OR1, the second timer circuit TM2 outputs 1 every 0.1 seconds. A pulse is output. Therefore, if the pulse width output from the first OR operation unit OR1 is 5 seconds or more, 50 or more pulses are output, and the pulse counting circuit PC outputs a determination signal, so that the intruder is intruded. Can be reported.
【0027】その一方で、防犯検知器S1〜Snが誤動
作して出力する単発的な検知パルスは、そのパルス幅は
比較的狭いので、タイマ回路TM2の計測時間tm2及
びパルスカウント手段PCの計数値を適切な値に設定す
ることにより誤報を防止することができる。請求項2に
記載した本発明による防犯受信機の他の構成例を図7に
示す。この防犯受信機R2’は、図3に示した防犯受信
機R1’と同様のもので、入力回路I1〜Inと、タイ
マ回路を含むマイコンMCと、出力回路OPとにより構
成される。このマイコンMCは、図6に示した実施例に
おける論理和演算回路OR1、パルスカウンタ回路P
C、第一のタイマ回路TM1、第二のタイマ回路TM2
及び出力駆動回路ODとして機能する。On the other hand, since the pulse width of the one-shot detection pulse that the security detectors S1 to Sn malfunction and output is relatively narrow, the measurement time tm2 of the timer circuit TM2 and the count value of the pulse counting means PC. False alarms can be prevented by setting to an appropriate value. FIG. 7 shows another configuration example of the security receiver according to the present invention as set forth in claim 2. This security receiver R2 ′ is similar to the security receiver R1 ′ shown in FIG. 3, and is composed of input circuits I1 to In, a microcomputer MC including a timer circuit, and an output circuit OP. This microcomputer MC has a logical sum operation circuit OR1 and a pulse counter circuit P in the embodiment shown in FIG.
C, first timer circuit TM1, second timer circuit TM2
And the output drive circuit OD.
【0028】この防犯受信機R2’の基本動作のフロー
チャートの一例を図8に示す。まず、マイコンMCは、
入力回路I1〜Inを介して、各防犯検知器S1〜Sn
からの入力信号をスキャンし(800)、各防犯検知器
S1〜Snから検知信号が入力されているかを検査する
(801)。この検査の結果、いずれかの防犯検知器S
1〜Snから検知信号が入力されている場合には、タイ
マ回路TM1、TM2を起動し(802〜805)、タ
イマ回路TM1がタイムアップすればカウンタのカウン
トアップを行う(806、807)。このカウントアッ
プにより、カウンタの計数値が所定値を越えたか否かを
検査し(808)、越えている場合にのみ出力駆動タイ
マを起動するとともに、駆動信号を出力する(809、
810)。FIG. 8 shows an example of a flowchart of the basic operation of the security receiver R2 '. First, the microcomputer MC
The crime prevention detectors S1 to Sn are connected via the input circuits I1 to In.
The input signal from is scanned (800), and it is inspected whether a detection signal is input from each of the crime prevention detectors S1 to Sn (801). As a result of this inspection, one of the security detectors S
When the detection signals are input from 1 to Sn, the timer circuits TM1 and TM2 are activated (802 to 805), and when the timer circuit TM1 times out, the counter is incremented (806 and 807). By this count-up, it is checked whether or not the count value of the counter exceeds a predetermined value (808), and only when it exceeds, the output drive timer is started and the drive signal is output (809,
810).
【0029】上記検査(801)において、全ての検知
信号S1〜Snから入力されていない場合には、タイマ
回路TM1がタイムアップしたか否かを検査し(81
1)、タイムアップした場合には第一のタイマ回路TM
1及びカウンタPCをクリアする(812)。また、出
力駆動タイマがタイムアップしたか否かを検査し(81
3)、タイムアップした場合には駆動信号の出力を停止
する(814)。その後、再び各防犯検知器S1〜Sn
から検知信号が入力されているかを検査して(80
1)、上記の一連の動作を繰り返す。In the inspection (801), if all the detection signals S1 to Sn are not input, it is inspected whether the timer circuit TM1 has timed out (81).
1) When the time is up, the first timer circuit TM
1 and the counter PC are cleared (812). Also, it is checked whether the output drive timer has timed out (81
3) If the time is up, the output of the drive signal is stopped (814). Then, the crime prevention detectors S1 to Sn are again used.
Check if the detection signal is input from (80
1), the above series of operations is repeated.
【0030】図9に防犯検知器S1及びS2を設置した
場合の他の一例を示す。防犯検知器S1は、建物Bを囲
む外周塀Wに設けられた門Gを通過する侵入者を検知す
るための検知器で有り、1つの検知ビームのみを有して
いる。一方、防犯検知器S2は、建物B内に設置され室
内全体を監視している検知器で有り、複数の検知ビーム
を有している。このため、防犯検知器S2は侵入者を検
知すると複数の検知パルスを出力するが、防犯検知器S
1は、侵入者を検知すると1つの検知パルスのみを出力
する。FIG. 9 shows another example in which the crime prevention detectors S1 and S2 are installed. The crime prevention detector S1 is a detector for detecting an intruder passing through a gate G provided on an outer peripheral wall W surrounding the building B, and has only one detection beam. On the other hand, the crime prevention detector S2 is a detector installed in the building B to monitor the entire room, and has a plurality of detection beams. For this reason, the security detector S2 outputs a plurality of detection pulses when it detects an intruder.
1 outputs only one detection pulse when detecting an intruder.
【0031】従って、上述した様なパルスカウンタを用
いた防犯受信機R1、R1’、R2、R2’を使用した
場合、防犯検知器S1からの検知パルスに基づいて、侵
入者の存在を判断することができない。請求項3に記載
した本発明による防犯受信機は、この点を改良したもの
である。請求項3に記載した本発明による防犯受信機の
一構成例を図10に示す。この防犯受信機は、図1に示
した防犯受信機に第二の論理和演算手段OR2と、スイ
ッチング手段SW1〜SWnと、抵抗R1〜Rnとを備
えて構成される。Therefore, when the security receivers R1, R1 ', R2, R2' using the pulse counter as described above are used, the presence of an intruder is determined based on the detection pulse from the security detector S1. I can't. The crime prevention receiver according to the present invention as defined in claim 3 is an improvement of this point. FIG. 10 shows a configuration example of the security receiver according to the present invention as defined in claim 3. This security receiver is configured by including the security receiver shown in FIG. 1 with second OR operation means OR2, switching means SW1 to SWn, and resistors R1 to Rn.
【0032】第二の論理和演算手段OR2は、図1にお
けるパルスカウンタ回路PCからの出力信号及び防犯検
知器S1〜Snからの入力信号が入力される。防犯検知
器S1〜Snからの入力信号は、入力回路I1〜Inの
出力信号がそれぞれ抵抗R1〜Rnを介して入力され
る。スイッチング手段SW1〜SWnの一端は、それぞ
れ抵抗R1〜Rnの一端に接続され、他方の一端は、接
地されている。The output signal from the pulse counter circuit PC and the input signals from the crime prevention detectors S1 to Sn in FIG. 1 are input to the second OR operation means OR2. As the input signals from the security detectors S1 to Sn, the output signals of the input circuits I1 to In are input via the resistors R1 to Rn, respectively. One ends of the switching means SW1 to SWn are connected to one ends of the resistors R1 to Rn, respectively, and the other ends are grounded.
【0033】スイッチング手段SW1をオフ状態とすれ
ば、防犯検知器S1からの検知パルスがそのまま論理和
演算回路OR2へ入力される。一方、スイッチング手段
SW1をオン状態とすれば、防犯検知器S1から論理和
演算回路OR2へ入力される信号は、接地レベルに固定
されるため防犯検知器S1から論理和演算回路OR2へ
検知パルスは入力されない。同様にして、スイッチング
手段SW2〜SWnをオン状態又はオフ状態とすること
により、それぞれ防犯検知器S2〜Snからの入力信号
を論理和演算回路OR2へ入力するか否かを選択するこ
とができる。When the switching means SW1 is turned off, the detection pulse from the security detector S1 is directly input to the logical sum operation circuit OR2. On the other hand, when the switching means SW1 is turned on, the signal input from the crime prevention detector S1 to the OR operation circuit OR2 is fixed at the ground level, so that the detection pulse is transmitted from the crime prevention detector S1 to the OR operation circuit OR2. Not entered. Similarly, by turning on or off the switching means SW2 to SWn, it is possible to select whether or not to input the input signals from the crime prevention detectors S2 to Sn to the OR operation circuit OR2.
【0034】即ち、スイッチング手段SWi(iは1〜
nの整数)をオフ状態とすれば、防犯検知器Si(iは
1〜nの整数)から単発的なパルスが入力された場合に
でも侵入者がいると判別される(ワンパルス方式)。一
方、スイッチング手段SWiをオン状態とすれば、防犯
検知器Siから単発的なパルスが入力された場合でも侵
入者がいるとは判別されず、一定時間内に論理和演算回
路OR1から所定数のパルスが入力された場合にのみ侵
入者がいると判別される(パルスカウント方式)。この
様にして、各防犯検知器S1〜Sn毎にワンパルス方式
又はパルスカウント方式のいずれを採用するのかを選択
することができる。That is, the switching means SWi (i is 1 to
If the (integer of n) is turned off, it is determined that there is an intruder even if a single pulse is input from the crime prevention detector Si (i is an integer of 1 to n) (one-pulse method). On the other hand, if the switching means SWi is turned on, it is not determined that there is an intruder even when a single pulse is input from the crime prevention detector Si, and a predetermined number of signals are output from the OR operation circuit OR1 within a certain time. It is determined that there is an intruder only when a pulse is input (pulse counting method). In this way, it is possible to select which of the one-pulse system and the pulse counting system is adopted for each of the crime prevention detectors S1 to Sn.
【0035】尚、各防犯検知器S1〜Snからの入力
は、常に、論理和演算回路OR1へ入力されているが、
ワンパルス方式及びパルスカウント方式の両方が採用さ
れている場合、即ち、スイッチング手段がオフ状態の場
合、ワンパルス方式による判別結果の方が、パルスカウ
ント方式の判別結果よりも早く出力されるため、ワンパ
ルス方式として動作すると考えてよい。The inputs from the crime prevention detectors S1 to Sn are always input to the OR operation circuit OR1.
When both the one-pulse method and the pulse-count method are adopted, that is, when the switching means is in the OFF state, the one-pulse method is output earlier than the pulse-count method, so the one-pulse method is output. You can think of it as operating as.
【0036】請求項3に記載した本発明による防犯受信
機の他の構成例を図11に示す。この防犯受信機は、図
6に示した防犯受信機に第二の論理和演算手OR2と、
スイッチング手段SW1〜SWnと、抵抗R1〜Rnと
を備えて構成される。第二の論理和演算手OR2は、図
6におけるパルスカウンタ回路PCからの出力信号及び
防犯検知器S1〜Snからの入力信号が入力される。防
犯検知器S1〜Snからの検知信号は、入力回路I1〜
Inの出力信号が抵抗R1〜Rnを介して入力される。
スイッチング手段SW1〜SWnの一端は、それぞれ抵
抗R1〜Rnの一端に接続され、他方の一端は接地され
ている。FIG. 11 shows another structural example of the security receiver according to the present invention as defined in claim 3. This security receiver has a second OR operator OR2 in addition to the security receiver shown in FIG.
It comprises switching means SW1 to SWn and resistors R1 to Rn. An output signal from the pulse counter circuit PC and an input signal from the crime prevention detectors S1 to Sn in FIG. 6 are input to the second OR operator OR2. The detection signals from the crime prevention detectors S1 to Sn are input circuits I1 to I1.
The output signal of In is input via the resistors R1 to Rn.
One ends of the switching means SW1 to SWn are connected to one ends of the resistors R1 to Rn, respectively, and the other ends are grounded.
【0037】図10に示した実施例と同様、スイッチン
グ手段SWiをオフ状態とすれば、防犯検知器Siから
単発的なパルスが入力された場合にでも侵入者がいると
判別される一方、スイッチング手段SWiをオン状態と
すれば、防犯検知器Siから単発的なパルスが入力され
た場合でも侵入者がいるとは判別されず、一定時間内に
論理和演算回路OR1から所定数のパルスが入力された
場合にのみ侵入者がいると判別される。この様にして、
各防犯検知器S1〜Sn毎にワンパルス方式又はパルス
カウント方式のいずれを採用するのかを選択することが
できる。As in the embodiment shown in FIG. 10, if the switching means SWi is turned off, it is determined that there is an intruder even when a single pulse is input from the crime prevention detector Si, while switching is performed. When the means SWi is turned on, even if a single pulse is input from the crime prevention detector Si, it is not determined that there is an intruder, and a predetermined number of pulses are input from the OR operation circuit OR1 within a fixed time. It is determined that there is an intruder only when it is done. In this way,
It is possible to select which of the one-pulse system and the pulse counting system is adopted for each of the crime prevention detectors S1 to Sn.
【0038】請求項3に記載した本発明による防犯受信
機のさらに他の構成例を図12に示す。この防犯受信機
は、図3又は図7に示した防犯受信機に第二の論理和演
算手OR2と、スイッチング手段SW1〜SWnと、プ
ルアップ抵抗R1〜Rnとを備えて構成される。スイッ
チング手段SW1〜SWnの一端は接地され、他の一端
は、それぞれプルアップ抵抗R1〜Rnを介して電源電
圧Vccに接続されるとともに、マイコンの入力ポート
に接続されている。FIG. 12 shows still another configuration example of the security receiver according to the present invention as defined in claim 3. This security receiver is configured by providing the security receiver shown in FIG. 3 or 7 with a second OR operator OR2, switching means SW1 to SWn, and pull-up resistors R1 to Rn. One ends of the switching means SW1 to SWn are grounded, and the other ends are connected to the power supply voltage Vcc via pull-up resistors R1 to Rn, respectively, and are also connected to the input port of the microcomputer.
【0039】マイコンMCは、S1〜Snからの入力信
号をスキャンするとともに(図4の400、図8の80
0)、スイッチング手段SW1〜SWnに接続された各
入力ポートの入力レベルを監視して、スイッチング手段
SW1〜SWnのオン、オフ状態を判別する。各防犯検
知器S1〜Snからの入力信号毎に、このオン、オフ状
態に基づいて、検知パルスが入力されている場合には、
即時、発報信号を出力するのか、パルスのカウントを行
うのかを判断する。The microcomputer MC scans the input signals from S1 to Sn (400 in FIG. 4 and 80 in FIG. 8).
0), the input level of each input port connected to the switching means SW1 to SWn is monitored to determine the on / off state of the switching means SW1 to SWn. When a detection pulse is input based on the ON / OFF state for each input signal from each of the security detectors S1 to Sn,
Immediately, it is determined whether a warning signal is output or pulses are counted.
【0040】この様にして、スイッチング手段SW1〜
SWnにより、各防犯検知器S1〜Snごとにワンパル
ス方式又はパルスカウント方式を選択することができ
る。In this way, the switching means SW1.about.
The one-pulse system or the pulse counting system can be selected for each of the security detectors S1 to Sn by SWn.
【0041】[0041]
【発明の効果】請求項1に記載した本発明による防犯受
信機は、パルスカウンタが検知パルスを計数して、所定
回数に達した場合にのみ判別信号を出力する。また、第
一のタイマ手段が、パルスの入力から一定時間経過後に
パルスカウンタをクリアするため、パルスカウンタの計
数値が一定時間内に所定値に達しなければ、判別信号を
出力することはない。このため、防犯受信機の誤動作に
より単発的な検知信号が入力されても誤って判別信号を
出力することはない。従って、報知内容の信頼性の高い
防犯システムを提供することができる。The security receiver according to the present invention described in claim 1 outputs the discrimination signal only when the pulse counter counts the detection pulses and reaches the predetermined number. Further, since the first timer means clears the pulse counter after a certain time has elapsed from the input of the pulse, the discrimination signal is not output unless the count value of the pulse counter reaches the predetermined value within the certain time. Therefore, even if a one-off detection signal is input due to a malfunction of the security receiver, the determination signal will not be erroneously output. Therefore, it is possible to provide a crime prevention system with a highly reliable notification content.
【0042】請求項2に記載した本発明による防犯受信
機は、検知信号が入力されている間、第二のタイマ手段
が一定時間の経過を繰り返し計測し、そのタイムアップ
信号をパルスカウンタが計測する。このため、1つの防
犯検知器から検出される複数の検知パルスが連続してパ
ルス幅の長い1パルスが出力されてしまう場合や、複数
の防犯検知器から入力される検知パルスが連続して、第
一の論理和演算手段から出力される検知パルスがパルス
幅の長い1パルスとなる場合であっても、失報すること
がないため、報知内容の信頼性の高い防犯システムを提
供することができる。In the security receiver according to the second aspect of the present invention, while the detection signal is being input, the second timer means repeatedly measures the lapse of a fixed time, and the pulse counter measures the time-up signal. To do. Therefore, when a plurality of detection pulses detected from one crime prevention detector are continuously output as one pulse having a long pulse width, or when detection pulses input from a plurality of crime prevention detectors are consecutive, Even if the detection pulse output from the first logical sum calculation means is one pulse having a long pulse width, the alarm is not lost, so that it is possible to provide a crime prevention system with a highly reliable notification content. it can.
【0043】請求項3に記載した本発明による防犯受信
機は、スイッチング手段によって各防犯検知器ごとにワ
ンパルス方式又はパルスカウント方式のいずれを採用す
るのかを選択することができる。このため、検知ビーム
の数等の防犯検知器のタイプやその設置場所に応じて、
必要な防犯検知器についてのみ、ワンパルス方式を採用
すれば、誤動作を防止しつつ、より確実に失報を防止す
ることができるため、報知内容の信頼性が高い防犯シス
テムを提供することができる。In the security receiver according to the third aspect of the present invention, it is possible to select either one pulse system or pulse counting system for each security detector by the switching means. Therefore, depending on the type of crime prevention detector such as the number of detection beams and its installation location,
By adopting the one-pulse method only for the required crime prevention detector, it is possible to prevent false alarms more reliably while preventing malfunction, so that it is possible to provide a crime prevention system with highly reliable notification contents.
【図1】請求項1に記載した本発明による防犯受信機の
一構成例を示した図である。FIG. 1 is a diagram showing a configuration example of a security receiver according to the present invention as set forth in claim 1.
【図2】図1に示した防犯受信機の基本動作のタイミン
グチャートの一例を示した図である。FIG. 2 is a diagram showing an example of a timing chart of a basic operation of the crime prevention receiver shown in FIG.
【図3】請求項1に記載した本発明による防犯受信機の
他の構成例を示した図である。FIG. 3 is a diagram showing another configuration example of the crime prevention receiver according to the present invention described in claim 1.
【図4】図3に示した防犯受信機の基本動作のフローチ
ャートの一例を示した図である。4 is a diagram showing an example of a flowchart of a basic operation of the crime prevention receiver shown in FIG.
【図5】防犯検知器の設置の一例及び防犯検知器からの
検知信号の一例を示した図である。FIG. 5 is a diagram showing an example of installation of a crime prevention detector and an example of a detection signal from the crime prevention detector.
【図6】請求項2に記載した本発明による防犯受信機の
一構成例を示した図である。FIG. 6 is a diagram showing a configuration example of a security receiver according to the present invention as defined in claim 2;
【図7】請求項2に記載した本発明による防犯受信機の
他の構成例を示した図である。FIG. 7 is a diagram showing another configuration example of the security receiver according to the present invention as defined in claim 2;
【図8】図7に示した防犯受信機の基本動作のフローチ
ャートの一例を示した図である。8 is a diagram showing an example of a flowchart of a basic operation of the security receiver shown in FIG.
【図9】防犯検知器の設置の一例を示した図である。FIG. 9 is a diagram showing an example of installation of a crime prevention detector.
【図10】請求項3に記載した本発明による防犯受信機
の一構成例を示した図である。FIG. 10 is a diagram showing a configuration example of a crime prevention receiver according to the present invention as defined in claim 3;
【図11】請求項3に記載した本発明による防犯受信機
の他の構成例を示した図である。FIG. 11 is a diagram showing another configuration example of the security receiver according to the present invention as set forth in claim 3;
【図12】請求項3に記載した本発明による防犯受信機
のさらに他の構成例を示した図である。FIG. 12 is a diagram showing still another configuration example of the crime prevention receiver according to the present invention as set forth in claim 3;
【図13】防犯受信機を使用した従来の防犯システムの
概要を示した図である。FIG. 13 is a diagram showing an outline of a conventional crime prevention system using a crime prevention receiver.
R1〜R3、R1’〜R3’、R3’’・・・防犯受信
機 S1〜Sn ・・・防犯検知器 OR1 ・・・第一の論理和演算手段 OR2 ・・・第二の論理和演算手段 TM1 ・・・第一のタイマ手段 TM2 ・・・第二のタイマ手段 PC ・・・パルスカウント手段 SW1〜SWn・・・スイッチング手段R1 to R3, R1 ′ to R3 ′, R3 ″ ... Security receiver S1 to Sn ... Security detector OR1 ... First OR operation means OR2 ... Second OR operation means TM1 ・ ・ ・ First timer means TM2 ・ ・ ・ Second timer means PC ・ ・ ・ Pulse counting means SW1 to SWn ・ ・ ・ Switching means
Claims (3)
て、侵入者の有無を判別して判別信号を出力する防犯受
信機であって、 いずれかの防犯検知器から検知パルスが入力されると検
知パルスを出力する第一の論理和演算手段と、 上記第一の論理和演算手段からの検知信号により起動さ
れ、一定時間の経過を計測する第一のタイマ手段と、 第一の論理和演算手段からの検知パルスのパルス数を計
数し、第一のタイマ手段のタイムアップ信号によりクリ
アされるパルスカウント手段とにより構成され、 上記パルスカウント手段の計数値が一定値以上の場合に
判別信号を出力することを特徴とする防犯受信機。1. A crime prevention receiver which judges the presence or absence of an intruder and outputs a discrimination signal based on input signals from a plurality of crime prevention detectors, wherein a detection pulse is inputted from any of the crime prevention detectors. Then, a first OR operation unit that outputs a detection pulse, a first timer unit that is activated by a detection signal from the first OR operation unit, and that measures the elapse of a certain time, and a first logic It is constituted by pulse counting means for counting the number of detection pulses from the sum calculating means and being cleared by the time-up signal of the first timer means. A security receiver that outputs a signal.
て、侵入者の有無を判別して判別信号を出力する防犯受
信機であって、 いずれかの防犯検知器から検知パルスが入力されると検
知パルスを出力する第一の論理和演算手段と、 上記第一の論理和演算手段からの検知パルスにより起動
され、一定時間の経過を計測する第一のタイマ手段と、 上記第一の論理和演算手段からの検知パルスが入力され
ている間、第一のタイマ手段よりも十分短い一定時間の
経過を繰り返し計測する第二のタイマ手段と、 第二のタイマ手段のタイムアップ信号のパルス数を計数
し、第一のタイマ手段のタイムアップ信号によりクリア
されるパルスカウント手段とにより構成され、 上記パルスカウント手段の計数値が一定値以上の場合に
判別信号を出力することを特徴とする防犯受信機。2. A security receiver which determines the presence or absence of an intruder and outputs a determination signal based on input signals from a plurality of security detectors, wherein a detection pulse is input from any of the security detectors. Then, a first OR operation unit that outputs a detection pulse, a first timer unit that is activated by the detection pulse from the first OR operation unit, and that measures the elapse of a certain time, and the first Second timer means for repeatedly measuring the passage of a fixed time sufficiently shorter than the first timer means while the detection pulse from the OR operation means is being input, and a pulse of the time-up signal of the second timer means A pulse counting means for counting the number and being cleared by the time-up signal of the first timer means, and outputting a discrimination signal when the count value of the pulse counting means is a certain value or more. Crime prevention receiver and features.
号の論理和を求める第二の論理和演算手段を設け、 各防犯検知器からの入力信号を上記第一の論理和演算手
段及び第二の論理和演算手段のいずれに入力するのかを
選択するスイッチング手段を各防犯検知器ごとに設け、 パルスカウント方式又はワンパルス方式を防犯検知器ご
とに選択し、第二の論理和演算手段の出力を判別信号と
して出力することを特徴とする請求項1又は2に記載の
防犯受信機。3. A second logical sum calculating means for obtaining a logical sum of the discrimination signal and the input signal from each crime prevention detector is provided, and the input signal from each crime prevention detector is provided to the first logical sum calculating means and Each crime prevention detector is provided with a switching means for selecting which of the second OR operation means is to be inputted, and the pulse counting method or the one-pulse method is selected for each crime prevention detector, and the switching means of the second OR operation means is selected. The security receiver according to claim 1, wherein the output is output as a determination signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21771495A JPH0962950A (en) | 1995-08-25 | 1995-08-25 | Crime-prevention receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21771495A JPH0962950A (en) | 1995-08-25 | 1995-08-25 | Crime-prevention receiver |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0962950A true JPH0962950A (en) | 1997-03-07 |
Family
ID=16708592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21771495A Withdrawn JPH0962950A (en) | 1995-08-25 | 1995-08-25 | Crime-prevention receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0962950A (en) |
-
1995
- 1995-08-25 JP JP21771495A patent/JPH0962950A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4833450A (en) | Fault detection in combination intrusion detection systems | |
US4694282A (en) | Security monitoring system | |
EP0259015B1 (en) | Fault-detecting intrusion detection device | |
US5428345A (en) | Method of and apparatus for operating a security system to produce an alarm signal | |
US4117479A (en) | Multi-mode intrusion alarm system | |
US5151682A (en) | Fail-safe testing of an infrared sensor arrangement | |
JPH11283157A (en) | Security system | |
JP2550151B2 (en) | Fire alarm system | |
EP0755551B1 (en) | Fault monitoring event detection device | |
JPH1139574A (en) | Combined sensor system | |
JPH0962950A (en) | Crime-prevention receiver | |
JPH0210998B2 (en) | ||
JP3223347B2 (en) | Operation diagnostic device for detection sensor | |
JP3256756B2 (en) | Fire detector | |
JP2002074557A (en) | Method for inspecting sensor circuit in security system | |
JPH0816964A (en) | Alarming device | |
JP3375956B2 (en) | Security system | |
US4804942A (en) | Verifying automatic line integrity diagnostic (V.A.L.I.D.) apparatus and methods for intrusion detection systems | |
JPH0336685A (en) | Monitoring sensor | |
JPH1040478A (en) | Fire detecting method | |
JP3770510B2 (en) | Alarm device | |
JP3135192B2 (en) | Housing monitoring system for the elderly | |
JP3651542B2 (en) | Fire detector | |
JPH0737189Y2 (en) | Ultrasonic security alarm | |
JPH06208686A (en) | Alarming device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |