JPH0955583A - Multilayer wiring board and its production - Google Patents

Multilayer wiring board and its production

Info

Publication number
JPH0955583A
JPH0955583A JP7205990A JP20599095A JPH0955583A JP H0955583 A JPH0955583 A JP H0955583A JP 7205990 A JP7205990 A JP 7205990A JP 20599095 A JP20599095 A JP 20599095A JP H0955583 A JPH0955583 A JP H0955583A
Authority
JP
Japan
Prior art keywords
wiring
film
thin film
layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7205990A
Other languages
Japanese (ja)
Inventor
Hideo Togawa
英男 外川
Fusaji Shoji
房次 庄子
Masakazu Ishino
正和 石野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7205990A priority Critical patent/JPH0955583A/en
Publication of JPH0955583A publication Critical patent/JPH0955583A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enhance the reliability of connection by a structure wherein at least a part of via wiring is connected, at at least one end, with a planar wiring through a conductive bonding material and the temperature for exhibiting adhesion of a film insulation material is set lower than the bonding temperature of conductive bonding material. SOLUTION: The multilayer wiring board comprises a laminate of a plurality of planar wiring layers 100 and a plurality of via wiring layers 110, wherein the planar wiring layer 100 comprises a film 21 of insulation material exhibiting adhesion through heating, and a planar wiring 22 of conductor. The via wiring layer 110 comprises a via wiring 24 of conductor, and a film 21 of insulation material wherein at least a part of via wiring 24 is connected, at least one end, with the planar wiring 22 through a conductive bonding material 28. The temperature for exhibiting adhesion of the insulation material in the film 21 is set lower than the bonding temperature of conductive bonding material 28.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、マルチチップモジュー
ル等に用いられる多層配線基板およびその製造方法と、
該多層配線基板の製造に用いられる薄膜配線シートおよ
びその製造方法とに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring board used for a multi-chip module or the like and a method for manufacturing the same,
The present invention relates to a thin film wiring sheet used for manufacturing the multilayer wiring board and a manufacturing method thereof.

【0002】[0002]

【従来の技術】近年、半導体装置等を相互接続させるた
めに、配線の高密度化が可能な薄膜多層配線基板が用い
られている。この薄膜多層配線基板の製造方法として
は、下層の配線層の表面に上層の配線層を形成すること
を繰り返すことにより、多層の配線層を逐次的に積層す
る方法が知られている。しかし、この方法では、コスト
が高くなり、かつ、製造に要する時間が長くかかってし
まう。そこで、これらの問題を解決するため、例えば、
特開昭63−274199号公報に記載された技術で
は、各配線層を薄膜配線シートとして別個に作製し、そ
れらを一括して積層することにより、薄膜多層配線基板
を得る。
2. Description of the Related Art In recent years, in order to interconnect semiconductor devices and the like, a thin film multilayer wiring board which enables high density wiring has been used. As a method of manufacturing this thin-film multilayer wiring board, there is known a method of successively laminating multiple wiring layers by repeatedly forming an upper wiring layer on the surface of a lower wiring layer. However, with this method, the cost becomes high and the time required for manufacturing is long. So, in order to solve these problems, for example,
In the technique described in Japanese Patent Laid-Open No. 63-274199, each wiring layer is separately manufactured as a thin film wiring sheet, and they are collectively laminated to obtain a thin film multilayer wiring board.

【0003】[0003]

【発明が解決しようとする課題】しかし、上述の特開昭
63−274199号公報に記載された手法では、配線
層間の接続は、配線材料の相互拡散のみによって行われ
るため、安定したコンタクトを取りにくく、十分な接続
信頼性が得られなかった。
However, in the method disclosed in the above-mentioned Japanese Patent Laid-Open No. 63-274199, the connection between the wiring layers is made only by the mutual diffusion of the wiring materials, so that a stable contact is made. It was difficult to obtain sufficient connection reliability.

【0004】そこで、本発明は、接続信頼性の高い多層
配線基板、該基板の製造方法、および該方法に用いられ
る薄膜配線シートを提供することを目的とする。
Therefore, an object of the present invention is to provide a multilayer wiring board having high connection reliability, a method of manufacturing the board, and a thin film wiring sheet used in the method.

【0005】[0005]

【課題を解決するための手段】上記の目的を達成するた
め、本発明では、複数の平面配線層と、複数のヴィア配
線層とを有する薄膜積層体を備える多層配線基板におい
て、上記平面配線層は、加熱により接着性が発現する絶
縁材料からなる絶縁膜と、導体からなる平面配線とを備
え、上記ヴィア配線層は、導体からなるヴィア配線と、
絶縁材料からなる絶縁膜とを備え、上記ヴィア配線の少
なくとも一部は、少なくとも一端が、上記平面配線に、
導電性接合材料を介して導通可能に接続され、上記膜絶
縁材料の接着性の発現する温度は、上記導電性接合材料
の接合温度より低いことを特徴とする多層配線基板と、
その製造方法とが提供される。
In order to achieve the above object, the present invention provides a multilayer wiring board including a thin film laminate having a plurality of planar wiring layers and a plurality of via wiring layers, Is provided with an insulating film made of an insulating material that exhibits adhesiveness by heating, and planar wiring made of a conductor, and the via wiring layer is a via wiring made of a conductor,
An insulating film made of an insulating material is provided, and at least a part of the via wiring has at least one end on the planar wiring,
Conductive connection through a conductive bonding material, the temperature at which the adhesiveness of the film insulating material is expressed is a multilayer wiring board characterized by being lower than the bonding temperature of the conductive bonding material,
A manufacturing method thereof is provided.

【0006】また、本発明では、導体からなる平面配線
およびヴィア配線と、少なくとも一部が、加熱により接
着性が発現する絶縁材料からなる絶縁膜とを、それぞれ
備え、上記ヴィア配線の少なくとも一部は、少なくとも
一端が、上記平面配線に、導電性接合材料を介して導通
可能に接続され、上記膜絶縁材料の接着性の発現する温
度は、上記導電性接合材料の接合温度より低い、複数の
薄膜配線シートを、一括積層する多層配線基板の製造方
法と、該方法により作製される多層配線基板とが提供さ
れる。
Further, according to the present invention, at least a part of the via wiring is provided with a plane wiring and a via wiring made of a conductor and at least a part of an insulating film made of an insulating material exhibiting adhesiveness by heating. At least one end thereof is conductively connected to the planar wiring through a conductive bonding material, and the temperature at which the adhesiveness of the film insulating material is expressed is lower than the bonding temperature of the conductive bonding material. Provided are a method for manufacturing a multilayer wiring board in which thin film wiring sheets are laminated together, and a multilayer wiring board manufactured by the method.

【0007】[0007]

【作用】配線を安定して接合させるために、本発明で
は、導電性接合材料を介して配線を接合させる。しか
し、導電性接合材料を用いて配線を接合させることを検
討したところ、つぎの二つの問題が発生した。
In order to stably join the wiring, the present invention joins the wiring through the conductive joining material. However, as a result of studying joining of wirings using a conductive joining material, the following two problems occurred.

【0008】第1に、導電性接合材料を加熱溶融させる
際に発生する熱応力が、配線の接合部分の断線を発生さ
せる原因となることがある。
First, the thermal stress generated when the conductive bonding material is heated and melted may cause the disconnection of the bonding portion of the wiring.

【0009】第2に、溶融した導電性接合材料が濡れ広
がり、所定の接合点以外の配線に接触して、短絡を起こ
す原因となることがある。
Secondly, the molten conductive bonding material may spread by wetting and may come into contact with wiring other than a predetermined bonding point to cause a short circuit.

【0010】そこで、本発明では、以下の手段によりこ
れらの問題を解決した。先ず、第1の断線の問題を解決
すべく、絶縁膜が接着する温度と導電性接合材料が接合
する温度との関係について詳細な検討を行ったところ、
絶縁膜材料として、加熱により接着性が発現し、その接
着温度(接着性の発現する温度)が導電性接合材料の接
合温度より低いという性質を備える材料を用いる必要が
あることが判明した。すなわち、そのような絶縁膜材料
および導電性接合材料を用いることにより断線の問題を
解決することが可能であることが見出された。
Therefore, the present invention has solved these problems by the following means. First, in order to solve the problem of the first disconnection, a detailed study was conducted on the relationship between the temperature at which the insulating film is bonded and the temperature at which the conductive bonding material is bonded.
It has been found that it is necessary to use, as the insulating film material, a material having the property that the adhesiveness is developed by heating and the adhesive temperature (the temperature at which the adhesiveness is exhibited) is lower than the bonding temperature of the conductive bonding material. That is, it has been found that the problem of disconnection can be solved by using such an insulating film material and a conductive bonding material.

【0011】ここで用いることができる絶縁膜材料とし
ては、接着温度が低く、耐熱性が良く、膜特性(とくに
伸び特性)がよい高分子材料、例えば、ポリアミド、ポ
リアミドイミド、ポリスルフォン、ポリエーテルスルフ
ォン、ポリエーテルイミド、軟化溶融タイプのポリイミ
ド等を用いることができる。具体的には、下記一般式
(化1)〜(化6)により表わされる繰返し単位の何れ
かを有する熱可塑性高分子が、絶縁膜材料として特に適
している。これらの高分子材料は、ガラス転移点以下の
比較的低温(70℃〜400℃)で軟化(または溶融)
し、接着性が発現するからである。なお、接着温度は、
通常、軟化(または溶融)温度より10〜20℃高い温
度である。本発明では、これらの材料を用いて絶縁膜を
形成することが望ましいが、これらの材料を絶縁膜材料
とする代わりに、層間接着のための接着剤として用いる
こともできる。この場合、絶縁膜表面にこれらの材料か
らなる接着層を形成し、この接着層表面に平面配線を形
成するようにすればよい。本発明で絶縁材料として用い
られる高分子材料の重量平均分子量は、機械特性の観点
から2万以上であることが望ましく、ポリイミドであれ
ば、通常2万〜10万程度である。
The insulating film material that can be used here is a polymer material having a low adhesion temperature, good heat resistance, and good film properties (especially elongation property), for example, polyamide, polyamideimide, polysulfone, polyether. Sulfone, polyetherimide, softening-melting type polyimide, etc. can be used. Specifically, a thermoplastic polymer having any of the repeating units represented by the following general formulas (Formula 1) to (Formula 6) is particularly suitable as the insulating film material. These polymeric materials soften (or melt) at a relatively low temperature (70 ° C to 400 ° C) below the glass transition point.
This is because the adhesiveness is exhibited. The bonding temperature is
Usually, the temperature is 10 to 20 ° C. higher than the softening (or melting) temperature. In the present invention, it is desirable to form the insulating film using these materials, but instead of using these materials as the insulating film material, they can be used as an adhesive for interlayer adhesion. In this case, an adhesive layer made of these materials may be formed on the surface of the insulating film, and a planar wiring may be formed on the surface of the adhesive layer. The weight average molecular weight of the polymer material used as the insulating material in the present invention is preferably 20,000 or more from the viewpoint of mechanical properties, and in the case of polyimide, it is usually about 20,000 to 100,000.

【0012】[0012]

【化1】 Embedded image

【0013】[0013]

【化2】 Embedded image

【0014】[0014]

【化3】 Embedded image

【0015】[0015]

【化4】 Embedded image

【0016】[0016]

【化5】 Embedded image

【0017】[0017]

【化6】 [Chemical 6]

【0018】なお、各材料の軟化点または溶融点は、そ
の構造等に応じて定まり一様ではないが、これらの材料
のうちのいくつかを、具体例として表1に挙げる。表1
に示した材料は、それぞれ、軟化(または溶融)温度よ
り10〜20℃高い温度で接着するのが望ましい。
The softening point or melting point of each material is not uniform because it is determined depending on its structure and the like, but some of these materials are listed in Table 1 as specific examples. Table 1
It is desirable that each of the materials shown in 1) be bonded at a temperature 10 to 20 ° C. higher than the softening (or melting) temperature.

【0019】[0019]

【表1】 [Table 1]

【0020】また、本発明において用いられる導電性接
合材料としては、例えば金と錫の合金、金とゲルマニウ
ムの合金、鉛と錫の合金、または銀と錫の合金等などを
挙げることができる。本発明では、これらの材料系のう
ち、絶縁膜材料の接着温度より接合温度が高いものを適
宜選択して用いる。なお、各材料系の接合温度は、その
組成に応じて定まり一様ではないが、これらの材料系の
うちのいくつかを、具体例として表2に挙げる。
The conductive bonding material used in the present invention may be, for example, an alloy of gold and tin, an alloy of gold and germanium, an alloy of lead and tin, an alloy of silver and tin, or the like. In the present invention, of these material systems, those having a bonding temperature higher than the bonding temperature of the insulating film material are appropriately selected and used. The bonding temperature of each material system is determined according to its composition and is not uniform, but some of these material systems are listed in Table 2 as specific examples.

【0021】[0021]

【表2】 [Table 2]

【0022】つぎに、第2の短絡の問題について検討し
たところ、やはり、上述のように絶縁膜材料の接着温度
より高い接合温度の導電性接合材料を用いることにより
解決されることがわかった。このような材料を用いれ
ば、導電性接合材料が接合時に溶融して濡れ広がる前
に、絶縁膜材料が導電性接合材料の周辺をも含めて接着
してしまうため、導電性接合材料の濡れ広がりを抑止す
るからである。従って、このような材料を用いることに
より、導電性接合材料の過度の濡れ広がりによる短絡を
防ぐことができる。
Next, when the problem of the second short circuit was examined, it was found that the problem can be solved by using a conductive bonding material having a bonding temperature higher than the bonding temperature of the insulating film material as described above. When such a material is used, the insulating film material adheres to the conductive bonding material including the periphery of the conductive bonding material before the conductive bonding material melts and spreads at the time of bonding. Because it suppresses. Therefore, by using such a material, a short circuit due to excessive wetting and spreading of the conductive bonding material can be prevented.

【0023】なお、配線の接続をより確実にするために
は、導体接続材料の量は多い方が望ましい。また、導体
接続材料を挾着する箇所が多層に渡って重複すると、絶
縁膜表面から突出した配線が重複する場合と同様に、そ
の箇所のみ厚くなってしまうという問題が生じることが
ある。
In order to secure the connection of the wiring, it is preferable that the amount of the conductor connecting material is large. In addition, if the portions where the conductor connecting material is sandwiched are overlapped in multiple layers, there is a problem in that only the portions that are protruded from the surface of the insulating film are thickened as in the case where the wirings are overlapped.

【0024】そこで、本発明では、薄膜配線シート表面
のヴィア配線露出部分に、接合時の導体接続材料の濡れ
広がりを防ぐための接続用凹部を設けることが望まし
い。このようにすれば、導体接続材料が該凹部に留まる
ため、外部に濡れ広がりを短絡の生じない程度の範囲に
とどめたまま、接続に十分な量の導体接続材料を用いる
ことができる。このことは、配線ピッチの狭い高密度回
路を形成する際には特に有効に働く。また、この凹部に
より接続材料による段差も解消または削減される。
Therefore, in the present invention, it is desirable to provide a connection concave portion in the exposed portion of the via wiring on the surface of the thin film wiring sheet in order to prevent the conductor connection material from spreading when wet. By doing so, the conductor connecting material remains in the recess, so that it is possible to use a sufficient amount of the conductor connecting material for connection while keeping the wetting and spreading to the outside to the extent that a short circuit does not occur. This works particularly effectively when forming a high-density circuit with a narrow wiring pitch. In addition, the recesses eliminate or reduce the step due to the connecting material.

【0025】接続用凹部の大きさは、配線幅、配線密
度、用いる導体接続材料の量に応じて決定される。ま
た、凹部の形状は、導体接続材料の濡れ広がりを抑止す
ることができればどのような形状であってもよく、例え
ば、ヴィア配線露出部分の周囲を囲む溝を形成し、これ
を接続用凹部とすることができる。また、絶縁膜表面
に、ヴィア配線の露出部分よりも広い開口部を有する凹
部を設け、ヴィア配線の端部が、この凹部の底部に露出
するようにしてもよい。このようにする場合、凹部は、
例えば、ヴィア配線の直径の1.5〜2倍程度の直径
で、ヴィア配線の高さの0.5倍程度の深さの円筒にす
る。例えば、図8に示すように、配線12幅20〜60
μmの場合、絶縁膜11の厚さを20〜60μmとし、
ヴィア配線16の直径を10〜60μmとするが、この
とき、ヴィア配線のピッチが300μm程度であれば、
接続用凹部17は、直径を20〜100μm、深さを5
〜40μmとすることが望ましい。
The size of the connection recess is determined according to the wiring width, the wiring density, and the amount of the conductor connecting material used. Further, the shape of the recess may be any shape as long as it can prevent the conductor connecting material from spreading and wetting. For example, a groove surrounding the exposed portion of the via wiring is formed and used as a connection recess. can do. Further, a recess having an opening wider than the exposed portion of the via wiring may be provided on the surface of the insulating film so that the end of the via wiring is exposed at the bottom of this recess. In this case, the recess is
For example, a cylinder having a diameter of about 1.5 to 2 times the diameter of the via wiring and a depth of about 0.5 times the height of the via wiring is used. For example, as shown in FIG.
In the case of μm, the thickness of the insulating film 11 is 20 to 60 μm,
The diameter of the via wiring 16 is set to 10 to 60 μm. At this time, if the pitch of the via wiring is about 300 μm,
The connection recess 17 has a diameter of 20 to 100 μm and a depth of 5
It is desirable to set the thickness to ˜40 μm.

【0026】なお、凹部の形状は、円筒形に限られな
い。凹部の形状としては、凹部の開口部と、凹部の、平
行な任意の断面の面積が、開口部の面積以下であるよう
な形状が好ましい。このような、内部が開口部より内部
が広くなっていない形状であれば、凹部内部に空隙が残
りにくいからである。このような形状としては、例え
ば、角柱形、円柱形や円錐台形などがある。
The shape of the recess is not limited to the cylindrical shape. The shape of the recess is preferably such that the area of any parallel cross section between the opening of the recess and the recess is equal to or less than the area of the opening. This is because if the shape is such that the inside is not wider than the opening, voids are unlikely to remain inside the recess. Examples of such a shape include a prismatic shape, a cylindrical shape, and a truncated cone shape.

【0027】また、導体接続材料により充填されなかっ
た部分が空隙となって残るのを防ぐため、接続に用いる
導体接続材料の量は、接続用凹部の容積と同じか、やや
多い程度であって、濡れ広がりが短絡の原因とならない
程度の量とすることが望ましい。
Further, in order to prevent a portion not filled with the conductor connecting material from remaining as a void, the amount of the conductor connecting material used for the connection is the same as or slightly larger than the volume of the connecting recess. It is desirable that the amount is such that wetting and spreading do not cause a short circuit.

【0028】また、上述の従来技術では、平面配線と、
平面配線間の導通を図るためのヴィア配線とを、別々の
薄膜配線シートに形成する。従って、平面配線部分を含
むフィルムと、それらを接続するためのヴィア配線を含
むフィルムとが一体ではないために、接続点が非常に多
くなり、歩留まりを悪化させる原因となる。
Further, in the above-mentioned prior art, the plane wiring and
Via wirings for achieving continuity between planar wirings are formed on separate thin film wiring sheets. Therefore, since the film including the planar wiring portion and the film including the via wiring for connecting them are not integrated, the number of connection points becomes very large, which causes the yield to deteriorate.

【0029】そこで、本発明では、表裏一方の面に配線
を埋め込んだ絶縁膜の他方の面に、該配線に達するヴィ
アホールを形成し、導体で充填することによってヴィア
配線を形成する。これにより、平面配線とヴィア配線と
を両方備える薄膜配線シートが得られる。この薄膜配線
シートでは、平面配線は、少なくとも一部が絶縁膜外部
に露出し、残りが絶縁膜中に埋め込まれている。また、
ヴィア配線は、一端が該平面配線に接続し、他端が薄膜
配線シート外部に露出している。本発明では、このよう
に一枚のフィルムに平面配線とヴィア配線とを備えるこ
とにより、積層枚数を減らし、導体の層間接合部分を減
らすことができる。
Therefore, in the present invention, the via wiring is formed by forming a via hole reaching the wiring on the other surface of the insulating film in which the wiring is embedded on the one surface and the back surface, and filling it with a conductor. As a result, a thin film wiring sheet having both planar wiring and via wiring can be obtained. In this thin film wiring sheet, at least a part of the planar wiring is exposed to the outside of the insulating film, and the rest is embedded in the insulating film. Also,
The via wiring has one end connected to the planar wiring and the other end exposed to the outside of the thin film wiring sheet. In the present invention, by providing the plane wiring and the via wiring on one film as described above, it is possible to reduce the number of layers to be laminated and reduce the inter-layer joint portion of the conductor.

【0030】半導体装置等の相互接続に用いる場合、薄
膜多層配線基板を、さらに厚膜配線基板上に接着して用
いることが多い。このようにして用いる場合、薄膜多層
配線基板は、熱による膨張が少ないことが望ましい。熱
膨張が大きいと、薄膜多層配線基板へ半導体装置等を搭
載する際に発生する熱応力により、薄膜基板が厚膜基板
から剥離してしまうことがあるからである。
When used for interconnection of semiconductor devices or the like, a thin film multilayer wiring board is often used by further adhering it onto a thick film wiring board. When used in this manner, it is desirable that the thin-film multilayer wiring board has less expansion due to heat. This is because if the thermal expansion is large, the thin film substrate may be separated from the thick film substrate due to the thermal stress generated when the semiconductor device or the like is mounted on the thin film multilayer wiring substrate.

【0031】しかし、本発明で薄膜配線シートの絶縁膜
に用いられる熱可塑性高分子材料は、一般に熱膨張係数
が大きい。従って、絶縁膜は、熱膨張を抑えるために、
熱可塑性高分子材料からなる第1層および第3層で、低
熱膨張性高分子材料からなる第2層を挾持した3層構造
であることが望ましい。特に、厚膜・薄膜多層配線基板
における薄膜部分(薄膜配線シートの積層された部分)
の厚さが全体で150μmを超える場合には、熱応力に
よる剥離が発生しやすいため、絶縁膜をこのような3層
構造にすることが不良発生回避のために有効である。
However, the thermoplastic polymer material used for the insulating film of the thin film wiring sheet in the present invention generally has a large coefficient of thermal expansion. Therefore, in order to suppress the thermal expansion of the insulating film,
It is desirable to have a three-layer structure in which a first layer and a third layer made of a thermoplastic polymer material sandwich a second layer made of a low thermal expansion polymer material. In particular, the thin film portion of the thick film / thin film multilayer wiring board (the portion where the thin film wiring sheets are laminated)
When the total thickness exceeds 150 μm, peeling due to thermal stress is likely to occur, and thus it is effective to prevent the occurrence of defects by making the insulating film into such a three-layer structure.

【0032】なお、第1層および第3層の熱可塑性高分
子材料には、上述の熱可塑性高分子材料を用いることが
できる。また、第2層の低熱膨張高分子材料は、熱膨張
係数が20ppm/℃以下であることが望ましく、例え
ば、低熱膨張性のポリイミドを用いることができる。本
発明における第2層の低熱膨張高分子材料としては、特
に、つぎの(化7)により示されるポリイミドを用いる
ことが好ましい。
The above-mentioned thermoplastic polymer materials can be used as the thermoplastic polymer materials of the first layer and the third layer. Further, the low thermal expansion polymer material of the second layer preferably has a thermal expansion coefficient of 20 ppm / ° C. or less, and for example, polyimide having low thermal expansion can be used. As the low thermal expansion polymer material for the second layer in the present invention, it is particularly preferable to use the polyimide represented by the following (Chemical formula 7).

【0033】[0033]

【化7】 [Chemical 7]

【0034】つぎに、本発明による多層配線基板の製造
方法の例を図1を用いて説明する。
Next, an example of a method for manufacturing a multilayer wiring board according to the present invention will be described with reference to FIG.

【0035】まず、加熱により軟化し接着が可能となる
絶縁膜11と導体層12aとからなる複合フィルムを用
意する(図1(a))。この複合フィルム19は、例え
ば、導体フィルム12a表面に熱可塑性高分子膜を形成
することにより得られる。この場合の熱可塑性高分子膜
11の形成方法は、例えば、導体フィルム表面に、上述
の熱可塑性高分子(またはその前駆体)を溶剤に溶解さ
せて得られるワニスを塗布、加熱する方法がある。ま
た、複合フィルム19は、熱可塑性高分子膜である絶縁
膜11表面に導体膜12aを形成することによっても得
ることができる。この場合の導体膜12aの形成方法と
しては、絶縁膜11表面への導体の蒸着、スパッタリン
グ、あるいはめっき等がある。
First, a composite film comprising an insulating film 11 and a conductor layer 12a, which is softened by heating and capable of being bonded, is prepared (FIG. 1 (a)). The composite film 19 is obtained, for example, by forming a thermoplastic polymer film on the surface of the conductor film 12a. The method for forming the thermoplastic polymer film 11 in this case is, for example, a method in which a varnish obtained by dissolving the above-mentioned thermoplastic polymer (or its precursor) in a solvent is applied to the surface of the conductor film and heated. . The composite film 19 can also be obtained by forming the conductor film 12a on the surface of the insulating film 11 which is a thermoplastic polymer film. In this case, the conductor film 12a may be formed by vapor deposition, sputtering, plating, or the like of the conductor on the surface of the insulating film 11.

【0036】次いで、導体層12aの不要部分をエッチ
ングにより除去し、パターンニングして、平面配線12
を得る(図1(b))。なお、導体層12aの不要部分
の除去には、例えば、周知のフォトリソグラフィの手法
を用いることができる。しかし、平面配線12の形成方
法はこれに限られず、アディティブ法など、他の手法を
用いてもよい。
Then, unnecessary portions of the conductor layer 12a are removed by etching, and patterning is carried out, so that the plane wiring 12 is formed.
Is obtained (FIG. 1 (b)). Note that, for example, a well-known photolithography technique can be used to remove the unnecessary portion of the conductor layer 12a. However, the method of forming the planar wiring 12 is not limited to this, and another method such as an additive method may be used.

【0037】つぎに、ヴィアホール13をレーザやドラ
イエッチング、ウエットエッチング等の方法により形成
し(図1(c))、ヴィアホール13を導体で充填して
ヴィア配線14とする(図1(d))。
Next, the via hole 13 is formed by a method such as laser, dry etching, and wet etching (FIG. 1C), and the via hole 13 is filled with a conductor to form a via wiring 14 (FIG. 1D). )).

【0038】なお、ここで、接続用凹部を設けるには、
ヴィアホールを、図1(d)に図示したような円筒形1
3にする代わりに、図1(e)に図示するように、ヴィ
アホール13の開口部を広げた形状にすればよい。例え
ば、ヴィアホール13の開口部に、ビアホールと同心に
して、ヴィアホール17よりも直径が大きく深さが浅い
円筒形の穴17をあければ、図1(e)に図示する2段
構造の穴が得られる。このようにして接続用凹部17a
を形成したのち、ヴィアホール15を導体で満たせば、
ヴィア配線18が得られる(図1(f))。あるいは、
ヴィア配線14の露出部周囲を囲む溝を形成して接続用
凹部としてもよい。
Here, in order to provide the connection concave portion,
The via hole is a cylindrical shape 1 as shown in FIG.
Instead of 3, the via hole 13 may have a widened opening as shown in FIG. For example, if a cylindrical hole 17 having a larger diameter and a shallower depth than the via hole 17 is formed in the opening of the via hole 13 concentrically with the via hole, the hole having the two-stage structure shown in FIG. Is obtained. In this way, the connection recess 17a
After forming the, if the via hole 15 is filled with a conductor,
The via wiring 18 is obtained (FIG. 1 (f)). Alternatively,
A groove surrounding the exposed portion of the via wiring 14 may be formed as a connection recess.

【0039】以上により、平面配線12と、ヴィア配線
14,16とを備える薄膜配線シート20が得られる。
As described above, the thin film wiring sheet 20 including the planar wiring 12 and the via wirings 14 and 16 is obtained.

【0040】なお、絶縁膜11には、上述のように、積
層するシートの全厚さが150ミクロンを越えるような
場合には、基板へ積層する場合の熱応力を勘案して、図
7に示すような3層構造の膜11aを用いることが望ま
しい。図7には、この絶縁膜11aに導体層12aを形
成した複合フィルム19を図示した。この3層膜11a
は、熱により軟化する材料(望ましくは熱可塑性高分
子)からなる第1層111および第3層113と、それ
らに挾持される低熱膨張性高分子からなる第2層112
とからなる。上述のように、膜の中間に低熱膨張性高分
子層112を有する3層構造の絶縁膜11aを用いるこ
とにより、薄膜が、厚膜基板から剥離することを防止す
ることができる。また、積層した薄膜配線シートの圧着
時に、下層の平面配線が上層の第3層に埋め込まれるこ
とになるが、絶縁膜の中間に熱により軟化しない層を設
けておけば、第1層表面に形成された平面配線と、第3
層に埋め込まれる配線とが、接触するのを回避すること
ができるので好ましい。
As described above, in the case where the total thickness of the laminated sheets exceeds 150 microns, the insulating film 11 has the structure shown in FIG. It is desirable to use a film 11a having a three-layer structure as shown. FIG. 7 shows a composite film 19 in which a conductor layer 12a is formed on the insulating film 11a. This three-layer film 11a
Is a first layer 111 and a third layer 113 made of a material that is softened by heat (preferably a thermoplastic polymer), and a second layer 112 made of a low thermal expansion polymer sandwiched between them.
Consists of As described above, by using the three-layer insulating film 11a having the low thermal expansion polymer layer 112 in the middle of the film, it is possible to prevent the thin film from peeling from the thick film substrate. Further, when the laminated thin film wiring sheets are pressure-bonded, the planar wiring of the lower layer is embedded in the third layer of the upper layer, but if a layer that is not softened by heat is provided in the middle of the insulating film, the surface of the first layer can be provided. The formed planar wiring and the third
This is preferable because contact with the wiring embedded in the layer can be avoided.

【0041】なお、第1層および第3層の膜厚をそれぞ
れ5〜10μmとし、第2層の膜厚を10〜50μmと
することが望ましく、平面配線の厚みが10μm以上で
あれば、第3層の厚さは、下層に積層される平面配線の
厚さ以上とすることが望ましい。
It is desirable that the film thicknesses of the first layer and the third layer be 5 to 10 μm and the film thickness of the second layer be 10 to 50 μm. It is desirable that the thickness of the three layers be equal to or larger than the thickness of the planar wiring laminated on the lower layer.

【0042】この絶縁膜11aは、例えば、ポリイミド
前駆体ワニスを加熱重合させることにより、低熱膨張性
ポリイミドのフィルム112を形成し、その表裏両面に
アッシング等の処理を行ったのち、表裏両面に、熱可塑
性高分子またはその前駆体の溶液を塗布し加熱するか、
もしくは、溶融した熱可塑性高分子を塗布し乾燥するこ
とにより、第1層111および第3層113を形成する
ことにより、作製することができる。
The insulating film 11a is formed, for example, by heat-polymerizing a polyimide precursor varnish to form a film 112 of low thermal expansion polyimide, and after performing treatment such as ashing on both front and back surfaces, Applying a solution of a thermoplastic polymer or its precursor and heating,
Alternatively, it can be manufactured by applying the molten thermoplastic polymer and drying it to form the first layer 111 and the third layer 113.

【0043】以上の工程により、所望の枚数の薄膜配線
シートを作製したのち、配線の接続点にはんだ等の導体
接続用材料を供給しながら積層し、ベーク炉内もしくは
ホットプレート上で加熱しながら加圧して、接着接続す
ることにより、薄膜多層配線基板が得られる。また、所
望の厚膜基板上に積層してから高温で加圧して接着接続
をすれば、厚膜薄膜複合多層配線基板を得ることができ
る。
After the desired number of thin film wiring sheets have been produced by the above steps, the conductor connecting material such as solder is laminated at the connection points of the wiring while being laminated, and heated in a baking oven or on a hot plate. A thin film multilayer wiring board is obtained by applying pressure and adhesive connection. Further, a thick-film thin-film composite multilayer wiring board can be obtained by laminating on a desired thick-film board and pressurizing at high temperature for adhesive connection.

【0044】本発明では、この接着接合において、まず
絶縁膜11または111および113が軟化し、層間で
接着がなされ、さらに調音すると、導電性接合材料が接
続される。そこで、積層体の加熱圧着に際しては、積層
体を絶縁材料の接着温度まで昇温して一定時間保持した
のち、導電性接合材料の接合温度まで昇温して一定時間
保持することが望ましい。
In the present invention, in this adhesive bonding, the insulating films 11 or 111 and 113 are first softened to bond the layers, and when the sound is further adjusted, the conductive bonding material is connected. Therefore, in thermocompression bonding of the laminated body, it is desirable that the laminated body is heated to the bonding temperature of the insulating material and held for a certain period of time and then heated to the bonding temperature of the conductive bonding material and held for a certain period of time.

【0045】この接着接続に際しては、層間に気泡を残
さないために、系全体を減圧にすることが望ましく、更
に、薄膜側から厚膜側へ平板等を用いて力を作用させて
プレスすることが望ましい。なお、積層時の減圧は、1
000分の1気圧以下にすることが望ましい。
At the time of this adhesive connection, it is desirable to reduce the pressure of the entire system in order to leave no air bubbles between the layers, and furthermore, press from the thin film side to the thick film side by applying a force using a flat plate or the like. Is desirable. The depressurization during stacking is 1
It is desirable to set the pressure to 1/000 atmospheric pressure or less.

【0046】なお、絶縁膜21を、加熱により軟化する
材料を用いて形成する場合、図10に示すように、絶縁
膜21上に形成された導体膜21a(図10(a)に図
示)をパターン化し、平面配線22を形成したのち(図
10(b)に図示)、絶縁膜21を加熱して軟化させた
うえで、平面配線22を押圧して絶縁膜21に埋込み
(図10(c)に図示)、この埋め込まれた平面配線に
接するようにヴィア配線(図10(d))を形成するこ
とが望ましい。このようにすれば、平面配線とヴィア配
線の重畳による薄膜配線シートの屈曲を抑えることがで
き、これに起因する密着性の現象、配線の断線および短
絡といった問題は生じない。なお、絶縁膜の絶縁材料
は、熱可塑性高分子材料であることが望ましい。熱可塑
性高分子材料は、加熱前と冷却後との寸法変化が少ない
からである。絶縁膜材料として熱可塑性高分子材料を用
いれば、熱圧着時の寸法精度がよい。
When the insulating film 21 is formed by using a material which is softened by heating, as shown in FIG. 10, a conductor film 21a (shown in FIG. 10A) formed on the insulating film 21 is formed. After patterning and forming the planar wiring 22 (shown in FIG. 10B), the insulating film 21 is heated and softened, and then the planar wiring 22 is pressed to be embedded in the insulating film 21 (FIG. 10C). )), It is desirable to form via wiring (FIG. 10D) so as to contact the embedded planar wiring. By doing so, it is possible to suppress the bending of the thin film wiring sheet due to the superposition of the planar wiring and the via wiring, and the problems such as the phenomenon of adhesion, the disconnection and the short circuit of the wiring caused by this are not caused. The insulating material of the insulating film is preferably a thermoplastic polymer material. This is because the thermoplastic polymer material has little dimensional change before heating and after cooling. If a thermoplastic polymer material is used as the insulating film material, the dimensional accuracy during thermocompression bonding is good.

【0047】なお、図10(e)には、ヴィア配線24
の露出部周囲に溝91を形成して、接続用凹部を備える
薄膜配線シート90を図示した。このように、接続用凹
部として、溝91を形成する場合には、ヴィアホールに
導体を充填した後に行うことが望ましい。ヴィア導体が
溝91に充填されることを防ぐことができるからであ
る。
In FIG. 10 (e), the via wiring 24
The groove 91 is formed around the exposed portion of the above, and the thin film wiring sheet 90 provided with the connection concave portion is illustrated. As described above, when the groove 91 is formed as the connection recess, it is desirable to fill the via hole with the conductor. This is because the groove 91 can be prevented from being filled with the via conductor.

【0048】本発明のフィルム積層方法によれば、薄膜
技術で多層配線回路を信頼性高くかつ低コストで形成す
ることが可能である。これは、用いる絶縁性接着剤の接
着温度を導電性接合材料の接合温度より低くすることに
より接合界面にかかる応力を最小限に留めることで断線
を防止したことによる。さらに、このことは、導電性接
合材料の必要以上の濡れ広がりを抑制する効果があり、
短絡の防止になる。また、導電性接合材料の適用量が多
い場合には、濡れ広がりを抑止する接続用凹部を設ける
ことにより、短絡を防止することが望ましい。
According to the film laminating method of the present invention, it is possible to form a multilayer wiring circuit with high reliability and at low cost by the thin film technique. This is because the bonding temperature of the insulating adhesive to be used is lower than the bonding temperature of the conductive bonding material to minimize the stress applied to the bonding interface, thereby preventing disconnection. Furthermore, this has the effect of suppressing excessive wetting and spreading of the conductive bonding material,
Prevents short circuit. Further, when the conductive bonding material is applied in a large amount, it is desirable to prevent a short circuit by providing a connection concave portion that suppresses wetting and spreading.

【0049】[0049]

【実施例】以下に、本発明の実施例を図面を用いて説明
する。なお、各実施例および比較例において用いた絶縁
膜の材料を、表3に示す。
Embodiments of the present invention will be described below with reference to the drawings. Table 3 shows the material of the insulating film used in each example and comparative example.

【0050】[0050]

【表3】 [Table 3]

【0051】<実施例1>本実施例では、図2に示すよ
うに、つぎのA〜Cの工程により、薄膜・厚膜複合多層
配線基板の作製した。
Example 1 In this example, as shown in FIG. 2, a thin film / thick film composite multilayer wiring board was manufactured by the following steps A to C.

【0052】A.薄膜配線シートの作製 つぎの(1)〜(4)の工程を繰り返すことにより、銅
配線22およびヴィア配線24を備える、一辺10mm
の正方形の薄膜配線シート20を3枚作製した。
A. Fabrication of Thin Film Wiring Sheet By repeating the following steps (1) to (4), the copper wiring 22 and the via wiring 24 are provided, and one side is 10 mm.
Three square thin film wiring sheets 20 were manufactured.

【0053】(1)まず、下記構造式(化8)により表
わされる酸二無水物
(1) First, an acid dianhydride represented by the following structural formula (Formula 8)

【0054】[0054]

【化8】 Embedded image

【0055】と、下記構造式(化9)により表わされる
ジアミン
And a diamine represented by the following structural formula (Formula 9)

【0056】[0056]

【化9】 Embedded image

【0057】とを溶媒(N−メチルピロリドン)中で重
合させることにより得られるポリエーテルイミド前駆体
ワニス(固形分濃度20w/w%)を、厚さ5μmの銅
箔22a表面に塗布後、加熱硬化して、厚さ35μmの
絶縁膜21を形成することにより、図2(a)に示す複
合フィルム22bを作製した。
A polyetherimide precursor varnish (solids concentration 20 w / w%) obtained by polymerizing and in a solvent (N-methylpyrrolidone) is applied to the surface of a copper foil 22a having a thickness of 5 μm and then heated. By curing to form an insulating film 21 having a thickness of 35 μm, a composite film 22b shown in FIG. 2A was produced.

【0058】得られた絶縁膜21は、表3に材料番号1
として示した構造を有するポリエーテルイミドからな
る。
The insulating film 21 thus obtained has the material number 1 shown in Table 3.
It consists of polyetherimide having the structure shown as.

【0059】(2)つぎに、銅膜22a上に、ポジ型レ
ジスト膜を形成し、所定のパターンのマスクを介して露
光させ、現像した後、銅のエッチングを行ない、レジス
トを剥離して、配線22を得た(図2(b))。ここ
で、配線幅は20μm、配線22間の最近接距離は50
μm、配線ピッチは70μmとした。
(2) Next, a positive type resist film is formed on the copper film 22a, exposed through a mask having a predetermined pattern, developed, and then copper is etched to remove the resist, The wiring 22 was obtained (FIG. 2 (b)). Here, the wiring width is 20 μm, and the closest distance between the wirings 22 is 50 μm.
The wiring pitch was 70 μm.

【0060】(3)最後に、エキシマレーザを用いて、
絶縁膜21の所望の部分にヴィアホール23を形成し
(図2(c))、ヴィアホール23内に無電解めっき法
にて銅を充填して、ヴィア配線24を得た(図2
(d))。これにより、平面配線22およびヴィア配線
24を備える薄膜配線シート20(第1層用薄膜配線シ
ート20a、第2層用薄膜配線シート20b、および第
3層用薄膜配線シート20c)が得られた。なお、ヴィ
アホールの形成には、選択性エッチングなど、他の方法
を用いてもよい。
(3) Finally, using an excimer laser,
A via hole 23 is formed in a desired portion of the insulating film 21 (FIG. 2C), and copper is filled in the via hole 23 by an electroless plating method to obtain a via wiring 24 (FIG. 2).
(D)). Thus, the thin film wiring sheet 20 (the first layer thin film wiring sheet 20a, the second layer thin film wiring sheet 20b, and the third layer thin film wiring sheet 20c) including the planar wiring 22 and the via wiring 24 was obtained. Note that other methods such as selective etching may be used to form the via holes.

【0061】B.表面電極の作製 銅箔22aの代わりにニッケル箔を用い、上述の(1)
〜(3)と同様にして薄膜配線シートを作製した。これ
により、銅配線22の代わりにニッケルの表面電極25
を備える最上層用薄膜配線シート20dが得られた。
B. Preparation of surface electrode Nickel foil was used instead of copper foil 22a, and the above (1)
A thin film wiring sheet was produced in the same manner as in (3) to (3). As a result, instead of the copper wiring 22, the nickel surface electrode 25
Thus, a thin film wiring sheet for uppermost layer 20d was obtained.

【0062】C.積層 つぎに、図2(e)に示すように、内部にタングステン
配線27を有するアルミナ系セラミック基板26上に、
第1層用薄膜配線シート20a、第2層用薄膜配線シー
ト20b、第3層用薄膜配線シート20c、最上層用薄
膜配線シート20dの順で薄膜配線シート20を積層し
た。このとき、積層により上層のヴィア配線24露出部
と対向することになる下層の平面配線22の上に、はん
だ28を付着させ後、上層を積層することで、はんだ2
8を、下層の配線22,27と上層のヴィア配線24と
の接続点に挾み込んだ。なお、はんだは、配線22の接
続箇所を、スズ97%と銀3%からなる厚さ5μmのは
んだシートで覆ったのち、該接続箇所を加熱することに
より、はんだを溶融させて付着させた。
C. Lamination Next, as shown in FIG. 2E, on the alumina-based ceramic substrate 26 having the tungsten wiring 27 inside,
The first layer thin film wiring sheet 20a, the second layer thin film wiring sheet 20b, the third layer thin film wiring sheet 20c, and the uppermost layer thin film wiring sheet 20d were laminated in this order. At this time, the solder 28 is adhered onto the planar wiring 22 of the lower layer, which will face the exposed portion of the via wiring 24 of the upper layer due to the lamination, and then the upper layer is laminated to form the solder 2
8 was inserted into the connection point between the lower layer wirings 22 and 27 and the upper layer via wiring 24. It should be noted that the solder was applied by melting the solder by covering the connection part of the wiring 22 with a solder sheet made of 97% tin and 3% silver and having a thickness of 5 μm and then heating the connection part.

【0063】このようにして積層したセラミック基板2
6および薄膜配線シート20を、真空チャンバ内のホッ
トプレート上に薄膜側を上にして載せ、チャンバ内を1
0000分の1気圧に減圧しつつ、平板を用いて、最上
層用薄膜配線シート20dの上から積層体に下向きの圧
力をかけながら、ホットプレートの温度を室温から毎分
2℃ずつ上昇させ、210℃で60分保持したのち、さ
らに260℃まで昇温した後降温して、各層20a〜
d,26の積層体を得た。
Ceramic substrate 2 laminated in this way
6 and the thin film wiring sheet 20 are placed on the hot plate in the vacuum chamber with the thin film side facing up, and the inside of the chamber is set to 1
While reducing the pressure to 1/0000 atm, while applying downward pressure to the laminated body from above the thin film wiring sheet 20d for the uppermost layer using a flat plate, the temperature of the hot plate is increased from room temperature by 2 ° C. per minute, After being kept at 210 ° C. for 60 minutes, the temperature is further raised to 260 ° C. and then lowered, so that each layer 20a-
A laminated body of d and 26 was obtained.

【0064】最後に、積層体をチャンバから取りだし、
厚膜基板26の薄膜配線シート20を積層していない側
に、信号入出力用のピン30をはんだ29を介して接続
し、図3に示すマルチチップモジュール用の厚膜・薄膜
複合多層配線基板を完成させた。得られた厚膜・薄膜複
合多層配線基板では、圧着により、平面配線21の間隙
に上層の絶縁膜22材料が充填されており、この平面配
線21と、充填された上層の絶縁膜22の一部とによっ
て平面配線層100が形成されている。なお、ここで
は、表面電極25の側を上とし、セラミック配線基板の
側を下とする。また、ヴィア配線24と、絶縁膜21の
一部とにより、ヴィア配線層110が形成されており、
このヴィア配線層110と、平面配線層100とが交互
に積層された形になっている。ヴィア配線24の一端
は、上層の平面配線22,25と直接接合しており、他
端は、下層の平面配線22,27と、はんだ28を介し
て接続されている。
Finally, the laminate was taken out of the chamber,
A thick film / thin film composite multilayer wiring board for a multi-chip module shown in FIG. 3 is formed by connecting signal input / output pins 30 to the side of the thick film board 26 on which the thin film wiring sheet 20 is not laminated, through solder 29. Was completed. In the obtained thick-film / thin-film composite multilayer wiring board, the material of the insulating film 22 of the upper layer is filled in the gap of the planar wiring 21 by pressure bonding, and the planar wiring 21 and one of the filled insulating film 22 of the upper layer are The planar wiring layer 100 is formed by the parts. Here, the surface electrode 25 side is the top and the ceramic wiring board side is the bottom. Further, the via wiring layer 110 is formed by the via wiring 24 and a part of the insulating film 21.
The via wiring layer 110 and the planar wiring layer 100 are alternately laminated. One end of the via wiring 24 is directly joined to the upper plane wirings 22 and 25, and the other end is connected to the lower plane wirings 22 and 27 via solder 28.

【0065】完成した多層配線基板は、導通検査の結
果、問題は無く、すべての電気的接続が良好になされて
いることがわかった。
As a result of the continuity test, it was found that the completed multilayer wiring board had no problem and that all the electrical connections were made well.

【0066】<実施例2>層間接合用はんだ材料28と
して、スズと銀との合金(金80%、スズ20%)を用
い、アルミナ系セラミック基板26上に薄膜配線シート
20を積層した後の加熱工程の加熱条件を、210℃で
60分保持し、次いで260℃まで昇温とする代わり
に、210℃で60分保持し、次いで320℃まで昇温
することとした以外は、実施例1と同様にして、マルチ
チップモジュール用の厚膜・薄膜複合多層配線基板を完
成させた。この実施例においても、完成した多層配線回
路基板は、実施例1と同様に、導通検査において問題が
無く、すべての電気的接続が良好になされていることが
わかった。
Example 2 An alloy of tin and silver (80% gold, 20% tin) was used as the solder material 28 for interlayer bonding, and after the thin film wiring sheet 20 was laminated on the alumina-based ceramic substrate 26. Example 1 was repeated except that the heating conditions in the heating step were held at 210 ° C. for 60 minutes and then raised to 260 ° C. instead of holding at 210 ° C. for 60 minutes and then raised to 320 ° C. In the same manner as above, a thick film / thin film composite multilayer wiring board for a multi-chip module was completed. Also in this example, it was found that the completed multilayer printed circuit board had no problem in the continuity test and good electrical connection as in the case of Example 1.

【0067】<実施例3>本実施例では、絶縁膜11と
して、実施例1で用いた単層の膜21を用いる代わり
に、図4に示す3層の膜31を用いた他は、実施例1と
同様にして、マルチチップモジュールに用いる厚膜・薄
膜複合多層配線基板を作製した。本実施例は、実施例1
における薄膜配線シート作製工程の(1)の代わりに、
図4に示す複合フィルム33を作製し、薄膜配線シート
作製工程の(2)においてこの複合フィルム33を出発
材料として用いた点のみが実施例1と異なっている。そ
こで、ここでは、複合フィルム33の作製方法のみ説明
する。
<Embodiment 3> This embodiment is the same as Embodiment 3 except that instead of using the single-layer film 21 used in Embodiment 1, a three-layer film 31 shown in FIG. 4 is used. In the same manner as in Example 1, a thick film / thin film composite multilayer wiring board used for a multichip module was produced. This embodiment is the same as the first embodiment.
Instead of (1) in the thin film wiring sheet manufacturing process in
It differs from Example 1 only in that the composite film 33 shown in FIG. 4 was produced and the composite film 33 was used as a starting material in (2) of the thin film wiring sheet production process. Therefore, here, only the method for producing the composite film 33 will be described.

【0068】まず、下記構造式(化10)により表わさ
れる酸二無水物
First, an acid dianhydride represented by the following structural formula (Formula 10)

【0069】[0069]

【化10】 Embedded image

【0070】と、下記構造式(化11)、(化12)、
または(化9)により表わされる3種類のジアミンの混
合物(モル比は、(化11):(化12):(化9)=
70:20:10である)
And the following structural formulas (formula 11), (formula 12),
Alternatively, a mixture of three kinds of diamines represented by (Chemical Formula 9) (the molar ratio is (Chemical Formula 11) :( Chemical Formula 12) :( Chemical Formula 9) =
70:20:10)

【0071】[0071]

【化11】 Embedded image

【0072】[0072]

【化12】 [Chemical 12]

【0073】[0073]

【化9】 Embedded image

【0074】とを溶媒(N−メチルピロリドン)中で重
合させることにより得られるポリイミド前駆体ワニス
(固形分濃度15w/w%)を、平坦な支持基材表面に
塗布し、加熱硬化して、厚さ20μmの第2の絶縁層3
12を形成した。得られた第2の絶縁層312は、表3
に材料番号2として示した構造を有するポリイミドから
なる。このポリイミドの熱膨張係数は、8ppmであ
る。
Polyimide precursor varnish (solid content concentration 15 w / w%) obtained by polymerizing and in a solvent (N-methylpyrrolidone) is applied on a flat supporting substrate surface and heat-cured, 20 μm thick second insulating layer 3
12 was formed. The second insulating layer 312 obtained is shown in Table 3.
It is made of polyimide having the structure shown as Material No. 2. The coefficient of thermal expansion of this polyimide is 8 ppm.

【0075】つぎに、得られたポリイミド膜312表面
をアッシングしたのち、該表面に、実施例1で用いたも
のと同じポリエーテルイミド前駆体ワニスを塗布し、加
熱硬化し、厚さ15μmの第3の絶縁層113を形成し
た。得られた第3の絶縁層313は、表3に材料番号2
として示した構造を有するポリエーテルイミドからな
る。
Next, after ashing the surface of the obtained polyimide film 312, the same polyetherimide precursor varnish as that used in Example 1 was applied to the surface and heat-cured to form a 15 μm-thick first film. The insulating layer 113 of No. 3 was formed. The third insulating layer 313 thus obtained is shown in Table 3 under Material No. 2
It consists of polyetherimide having the structure shown as.

【0076】つぎに、得られた第2層および第3層の積
層体を支持基材から剥離したのち、露出した第2層表面
をアッシングし、該表面に、第1の絶縁層311の形成
に用いたものと同じポリエーテルイミド前駆体ワニスを
塗布して、加熱硬化させ、厚さ5μmの第3の絶縁層3
13を形成した。これにより、厚さ5μmのポリエーテ
ルイミド層313、厚さ20μmの低熱膨張性ポリイミ
ド層312、および、厚さ15μmのポリエーテルイミ
ド層311が、この順で積層された3層構造の絶縁膜3
1(厚さ40μm)が得られた。
Next, the obtained laminated body of the second layer and the third layer is peeled off from the supporting base material, and the exposed surface of the second layer is ashed to form the first insulating layer 311 on the surface. The same polyetherimide precursor varnish as used in Example 3 was applied and cured by heating, and the third insulating layer 3 having a thickness of 5 μm was applied.
13 was formed. As a result, the insulating film 3 having a three-layer structure in which the polyetherimide layer 313 having a thickness of 5 μm, the low thermal expansion polyimide layer 312 having a thickness of 20 μm, and the polyetherimide layer 311 having a thickness of 15 μm are laminated in this order
1 (thickness 40 μm) was obtained.

【0077】最後に、第1の絶縁層311表面に、スパ
ッタリングにより厚さ1μmの銅膜を形成後、電気めっ
きにより銅膜22aの厚さを5μmにした。これによ
り、3層の絶縁層311〜312と、厚さ5μmの導体
層22aとからなる複合フィルム33が得られた。
Finally, a copper film having a thickness of 1 μm was formed on the surface of the first insulating layer 311 by sputtering, and then the thickness of the copper film 22a was adjusted to 5 μm by electroplating. As a result, a composite film 33 including the three insulating layers 311 to 312 and the conductor layer 22a having a thickness of 5 μm was obtained.

【0078】この実施例においても、実施例1と同様
に、得られた厚膜・薄膜複合多層配線基板は、すべての
電気的接続が良好であった。
Also in this example, similar to Example 1, the obtained thick film / thin film composite multilayer wiring board had good electrical connection.

【0079】さらに、本実施例において得られた厚膜・
薄膜複合多層配線基板の表面電極25に半導体チップの
電極をはんだ付けしたところ、薄膜配線シート20と厚
膜基板26との剥離はまったく見られず、良好な接続が
得られた。なお、積層体中の薄膜部分の厚さは、厚さ4
0μmの薄膜配線シート4枚分で、160μmである。
Furthermore, the thick film obtained in the present embodiment
When the electrode of the semiconductor chip was soldered to the surface electrode 25 of the thin film composite multilayer wiring board, no peeling between the thin film wiring sheet 20 and the thick film substrate 26 was observed and good connection was obtained. In addition, the thickness of the thin film portion in the laminate is 4
Four thin film wiring sheets of 0 μm have a thickness of 160 μm.

【0080】<実施例4>本実施例では、図5に示すよ
うに、つぎのA〜Cの工程により、高密度多層配線構造
体を作製した。
Example 4 In this example, as shown in FIG. 5, a high-density multilayer wiring structure was manufactured by the following steps A to C.

【0081】A.薄膜配線シートの作製 つぎの(1)〜(3)の工程を繰り返すことにより、銅
配線22およびヴィア配線24を備える薄膜配線シート
20を3枚作製した。
A. Production of Thin Film Wiring Sheet By repeating the following steps (1) to (3), three thin film wiring sheets 20 each having a copper wiring 22 and a via wiring 24 were manufactured.

【0082】(1)まず、実施例1の薄膜配線シート形
成工程(1)〜(2)と同様にして、厚さ40μmのポ
リエーテルイミドからなる絶縁層21と、厚さ5μmの
銅膜22aとからなる複合フィルム22b(図5
(a))を形成し、銅膜22aをパターン化して、配線
22を得た(図5(b))。なお、配線幅は20μm、
配線22間の最近接距離は30μm、配線ピッチは50
μmとした。
(1) First, in the same manner as in the thin film wiring sheet forming steps (1) and (2) of Example 1, an insulating layer 21 made of polyetherimide having a thickness of 40 μm and a copper film 22a having a thickness of 5 μm are formed. And a composite film 22b (see FIG. 5).
(A)) was formed and the copper film 22a was patterned to obtain the wiring 22 (FIG. 5 (b)). The wiring width is 20 μm,
The closest distance between the wirings 22 is 30 μm, and the wiring pitch is 50.
μm.

【0083】(2)つぎに、エキシマレーザを用いて、
絶縁膜21の所望の部分に、配線22が形成されていな
い側から、内径(直径)30μmの絶縁膜21を貫通し
て平面配線22に達する穴(すなわち深さ40μmの
穴)をあけ、さらに、この穴と中心軸を同じにして、内
径(直径)40μm、深さ10μmの穴をあけた。これ
により、図9に示すように、内径(直径)30μm、深
さ30μmのヴィアホール43と、内径(直径)40μ
m、深さ10μmの接続用凹部41とが形成された(図
5(c))。
(2) Next, using an excimer laser,
A hole (that is, a hole having a depth of 40 μm) that penetrates the insulating film 21 having an inner diameter (diameter) of 30 μm and reaches the planar wiring 22 is formed in a desired portion of the insulating film 21 from the side where the wiring 22 is not formed. A hole having an inner diameter (diameter) of 40 μm and a depth of 10 μm was drilled with the same central axis as this hole. As a result, as shown in FIG. 9, the via hole 43 having an inner diameter (diameter) of 30 μm and a depth of 30 μm and the inner diameter (diameter) of 40 μm are formed.
m and a recess 41 for connection having a depth of 10 μm were formed (FIG. 5C).

【0084】なお、内径(直径)40μm、深さ10μ
mの穴を先にあけたのち、内径(直径)30μmの絶縁
膜21を貫通して平面配線22に達する穴をあけるよう
にしてもよい。また穴あけには、選択性エッチングなど
の手法を用いてもよい。
The inner diameter (diameter) 40 μm and the depth 10 μm
It is also possible to first make a hole of m, and then make a hole that penetrates the insulating film 21 having an inner diameter (diameter) of 30 μm and reaches the planar wiring 22. In addition, a method such as selective etching may be used for drilling.

【0085】(3)最後に、ヴィアホール43内に無電
解めっき法にて銅を充填し、ヴィア配線44を形成した
(図5(d))。これにより、接続用凹部41、平面配
線22およびヴィア配線44を備える薄膜配線シート4
0(第1層用薄膜配線シート40a、第2層用薄膜配線
シート40b、および第3層用薄膜配線シート40c)
が得られた。
(3) Finally, the via hole 43 was filled with copper by the electroless plating method to form the via wiring 44 (FIG. 5D). As a result, the thin film wiring sheet 4 including the connection recess 41, the planar wiring 22, and the via wiring 44 is formed.
0 (first layer thin film wiring sheet 40a, second layer thin film wiring sheet 40b, and third layer thin film wiring sheet 40c)
was gotten.

【0086】B.表面電極の作製 銅箔22aの代わりにニッケル箔を用い、上述の(1)
〜(3)と同様にして薄膜配線シートを作製した。これ
により、銅配線22の代わりにニッケルの表面電極25
を備える最上層用薄膜配線シート40dが得られた。
B. Preparation of surface electrode Nickel foil was used instead of copper foil 22a, and the above (1)
A thin film wiring sheet was produced in the same manner as in (3) to (3). As a result, instead of the copper wiring 22, the nickel surface electrode 25
As a result, a thin film wiring sheet 40d for the uppermost layer was obtained.

【0087】C.積層 つぎに、図5(e)に示すように、タングステン配線2
7を有するアルミナ系セラミック基板26上に、第1層
用薄膜配線シート40a、第2層用薄膜配線シート40
b、第3層用薄膜配線シート40c、最上層用薄膜配線
シート40dの順で積層した。このとき、積層により上
層の接続用凹部41と対向することになる下層の配線2
2の上にはんだボール48(直径30μm)を置いた
後、上層を積層することで、スズ97%と銀3%からな
るはんだボール48を、下層の配線22,27と上層の
ヴィア配線44との接続点に挾み込んだ。
C. Lamination Next, as shown in FIG. 5E, the tungsten wiring 2
On the alumina-based ceramic substrate 26 having No. 7, the first layer thin film wiring sheet 40a and the second layer thin film wiring sheet 40
b, the third layer thin film wiring sheet 40c, and the uppermost layer thin film wiring sheet 40d were laminated in this order. At this time, the wiring 2 in the lower layer, which is opposed to the connection concave portion 41 in the upper layer due to stacking
After placing the solder ball 48 (diameter 30 μm) on the upper layer 2, the upper layer is laminated, so that the solder ball 48 made of 97% tin and 3% silver is connected to the lower wirings 22 and 27 and the upper via wiring 44. I was caught in the connection point.

【0088】このようにして積層したセラミック基板2
6および薄膜配線シート40を、真空チャンバ内のホッ
トプレート上に薄膜側を上にして載せ、チャンバ内を1
0000分の1気圧に減圧しつつ、平板を用いて、最上
層用薄膜配線シート40dの上から積層体に下向きの圧
力をかけながら、ホットプレートの温度を210℃とし
て60分保持し、さらに260℃まで昇温した後、降温
して、各層20a〜d,26を圧着した。
Ceramic substrate 2 laminated in this way
6 and the thin film wiring sheet 40 are placed on the hot plate in the vacuum chamber with the thin film side facing up, and the inside of the chamber is set to 1
While reducing the pressure to 1/0000 atm, a flat plate is used to apply downward pressure to the laminated body from above the uppermost thin film wiring sheet 40d, and the temperature of the hot plate is maintained at 210 ° C. for 60 minutes. After the temperature was raised to 0 ° C., the temperature was lowered and the layers 20a to 20d were pressure-bonded.

【0089】最後に、実施例1と同様にして厚膜配線2
7に信号入出力用のピン30をはんだ29を介して接続
し、図6に示す、はんだの充填された接続用凹部49を
備えるマルチチップモジュール用の厚膜・薄膜複合多層
配線基板を完成させた。
Finally, as in the first embodiment, the thick film wiring 2 is formed.
7, the signal input / output pin 30 is connected via the solder 29, and the thick film / thin film composite multilayer wiring board for the multi-chip module shown in FIG. It was

【0090】完成した多層配線回路基板は、実施例1と
同様に、すべての電気的接続が良好になされていた。
As with Example 1, the completed multilayer printed circuit board had good electrical connections.

【0091】<実施例5>実施例1における絶縁層21
の材料として、表1に材料番号3として示したポリエー
テルスルフォンを用いること以外は、実施例1と同様に
して、図3に示すものと同様の厚膜・薄膜複合多層配線
基板を完成させた。なお、本実施例5と実施例1とは、
薄膜配線シートの製造工程(1)のみが異なっている。
そこで、ここでは、この工程、すなわち、複合シート1
9の作製工程のみを説明する。
<Example 5> The insulating layer 21 in Example 1
A thick film / thin film composite multilayer wiring board similar to that shown in FIG. 3 was completed in the same manner as in Example 1 except that the polyether sulfone shown as material number 3 in Table 1 was used as the material of . In addition, the fifth embodiment and the first embodiment are
Only the manufacturing process (1) of the thin film wiring sheet is different.
Therefore, here, this step, that is, the composite sheet 1
Only the manufacturing process of 9 will be described.

【0092】まず、表1に材料番号3として示した構造
を有するポリエーテルスルフォンのペレットを用意し、
これを加熱溶融し、混練した。次いで、膜厚が10μm
で片面が粗化された電解銅箔を用意し、この粗化面に、
予め溶融混練したポリエーテルスルフォンを塗布し、成
膜した。これにより、ポリエーテルスルフォンと銅との
複合シート22bが得られた。
First, a pellet of polyethersulfone having the structure shown in Table 1 as material No. 3 was prepared,
This was melted by heating and kneaded. Next, the film thickness is 10 μm
Prepare an electrolytic copper foil with one surface roughened with, and on this roughened surface,
A polyether sulfone melt-kneaded in advance was applied to form a film. As a result, a composite sheet 22b of polyether sulfone and copper was obtained.

【0093】得られた複合シート22bを出発材料とし
て、実施例1と同様にして作製された厚膜・薄膜複合多
層配線基板は、実施例1と同様に、導通検査において問
題は無く、良好な基板であった。
The thick-film / thin-film composite multilayer wiring board manufactured in the same manner as in Example 1 using the obtained composite sheet 22b as a starting material had no problem in the continuity test and was excellent as in Example 1. It was a substrate.

【0094】<実施例6>ポリエーテルスルフォンのペ
レットとして、表1に材料番号4として示した構造を有
するポリエーテルスルフォンのペレットを用いる他は、
実施例5と同様にして厚膜・薄膜複合多層配線基板を作
製した。得られた多層配線基板は、実施例5と同様に良
好であった。
<Example 6> As the pellets of the polyether sulfone, the pellets of the polyether sulfone having the structure shown as the material number 4 in Table 1 are used,
In the same manner as in Example 5, a thick film / thin film composite multilayer wiring board was produced. The obtained multilayer wiring board was good as in Example 5.

【0095】<実施例7>ポリエーテルスルフォンのペ
レットの代わりに、表1に材料番号5として示した構造
を有するポリアミドのペレットを用い、積層時の加熱条
件を、290℃において60分保持したのち340℃ま
で昇温してから降温するとし、層間接続用はんだ28の
組成を鉛95%およびスズ5%とた他は、実施例5と同
様にして厚膜・薄膜複合多層配線基板を作製した。得ら
れた多層配線基板は、実施例5と同様に良好であった。
Example 7 Polyamide pellets having the structure shown as material No. 5 in Table 1 were used in place of the polyether sulfone pellets, and the heating conditions during lamination were maintained at 290 ° C. for 60 minutes. A thick film / thin film composite multilayer wiring board was produced in the same manner as in Example 5 except that the temperature was raised to 340 ° C. and then lowered, and the composition of the solder 28 for interlayer connection was 95% lead and 5% tin. . The obtained multilayer wiring board was good as in Example 5.

【0096】<実施例8>ポリエーテルスルフォンのペ
レットの代わりに、表1に材料番号6として示した構造
を有するポリアミドイミドのペレットを用いる他は、実
施例7と同様にして厚膜・薄膜複合多層配線基板を作製
した。得られた多層配線基板は、実施例7と同様に良好
であった。
Example 8 A thick film / thin film composite was prepared in the same manner as in Example 7 except that the polyamide imide pellet having the structure shown in Table 1 as material number 6 was used in place of the polyether sulfone pellet. A multilayer wiring board was produced. The obtained multilayer wiring board was good as in Example 7.

【0097】<実施例9>絶縁膜21として、表1に材
料番号7として示したポリイミドからなる熱溶融が可能
なポリイミドを用い、層間接続用はんだ28の組成を鉛
95%およびスズ5%とし、積層処理における加熱条件
を290℃で60分間保持したのち340℃まで昇温し
てから降温するとした他は、実施例1と同様にして厚膜
・薄膜複合多層配線基板を作製した。得られた多層配線
基板は、実施例5と同様に良好であった。
<Example 9> As the insulating film 21, a heat-meltable polyimide made of the polyimide shown as material No. 7 in Table 1 was used, and the composition of the interlayer connecting solder 28 was 95% lead and 5% tin. A thick film / thin film composite multilayer wiring board was produced in the same manner as in Example 1 except that the heating conditions in the lamination treatment were held at 290 ° C. for 60 minutes, then raised to 340 ° C. and then lowered. The obtained multilayer wiring board was good as in Example 5.

【0098】なお、本実施例では、複合フィルム22b
は、下記構造式(化14)により表わされる酸二無水物
In this embodiment, the composite film 22b is used.
Is an acid dianhydride represented by the following structural formula (Formula 14)

【0099】[0099]

【化14】 Embedded image

【0100】と、下記構造式(化15)And the following structural formula (Formula 15)

【0101】[0101]

【化15】 Embedded image

【0102】とを溶媒(N−メチルピロリドン)中で重
合させることにより得られるポリイミド前駆体ワニス
(固形分濃度15w/w%)を、厚さ10μmの銅箔2
2a表面に塗布し、加熱硬化させることにより作製し
た。
A polyimide precursor varnish (solid content concentration 15 w / w%) obtained by polymerizing and in a solvent (N-methylpyrrolidone) was used to form a copper foil 2 having a thickness of 10 μm.
It was prepared by applying it on the surface of 2a and curing it by heating.

【0103】<比較例1>層間接合のためのはんだ材料
として、スズと鉛とからなりスズが過剰であって接合温
度が183℃であるはんだ材料を用い、積層時の加熱条
件を、183℃で60分保持したのち、さらに昇温して
250℃として60分保持することとした以外は、実施
例9と同様にしてマルチチップモジュールに用いる厚膜
・薄膜多層配線基板を製造した。なお、本比較例および
実施例9で用いたポリイミドの軟化温度は、250℃で
ある。
<Comparative Example 1> As a solder material for interlayer bonding, a solder material composed of tin and lead and having an excessive tin content and a bonding temperature of 183 ° C. was used, and the heating condition during lamination was 183 ° C. A thick film / thin film multilayer wiring board used for a multi-chip module was manufactured in the same manner as in Example 9 except that the temperature was further held for 60 minutes and then the temperature was further raised to 250 ° C. and held for 60 minutes. The softening temperature of the polyimide used in this comparative example and Example 9 is 250 ° C.

【0104】得られた厚膜・薄膜複合多層配線基板は、
導通検査において多数の不良が確認され、配線22の短
絡が多発していることが確認された。
The thick-film / thin-film composite multilayer wiring board obtained was
In the continuity test, many defects were confirmed, and it was confirmed that short-circuiting of the wiring 22 frequently occurred.

【0105】<比較例2>絶縁膜21の材料として、熱
により軟化する高分子材料の代わりに、表1に材料番号
8として示されている熱可塑性のないポリイミドを用い
た以外は、実施例1と同様にしてマルチチップモジュー
ルに用いる厚膜・薄膜多層配線基板を製造した。なお、
本比較例で絶縁膜21の形成に用いたワニスは、下記構
造式(化13)により表わされる酸二無水物
<Comparative Example 2> An example other than using the non-thermoplastic polyimide shown as the material number 8 in Table 1 as the material of the insulating film 21 in place of the polymer material softened by heat A thick film / thin film multilayer wiring board used for a multi-chip module was manufactured in the same manner as in 1. In addition,
The varnish used for forming the insulating film 21 in this comparative example is an acid dianhydride represented by the following structural formula (Formula 13).

【0106】[0106]

【化13】 Embedded image

【0107】と、下記構造式(化9)により表わされる
ジアミン
And a diamine represented by the following structural formula (Formula 9)

【0108】[0108]

【化9】 Embedded image

【0109】とを溶媒(N−メチルピロリドン)中で重
合させることにより得られるポリイミド前駆体ワニス
(固形分濃度20w/w%)であり、これを実施例1と
同様に、厚さ10μmの銅箔22a表面に塗布後、加熱
硬化して、厚さ35μmの絶縁膜21を形成することに
より、出発材料である複合フィルム22bを作製した。
得られた絶縁膜21は、表1に材料番号8として示した
構造を有するポリイミドからなる。
Polyimide precursor varnish (solid content concentration 20 w / w%) obtained by polymerizing and in a solvent (N-methylpyrrolidone). After being applied to the surface of the foil 22a, it is heated and cured to form the insulating film 21 having a thickness of 35 μm, whereby a composite film 22b as a starting material was produced.
The obtained insulating film 21 is made of polyimide having the structure shown as material number 8 in Table 1.

【0110】得られた厚膜・薄膜複合多層配線基板は、
導通検査において多数の不良が確認され、配線22の短
絡が多発していることが確認された。
The thick film / thin film composite multilayer wiring board thus obtained was
In the continuity test, many defects were confirmed, and it was confirmed that short-circuiting of the wiring 22 frequently occurred.

【0111】[0111]

【発明の効果】上述のように、本発明によれば、接続信
頼性の高い多層配線基板が得られる。従って、本発明に
よれば、高アスペクト比の配線を接続信頼性が高くかつ
一括積層接着接続にて形成されるため、マルチチップモ
ジュール等に用いる高密度な多層配線基板を、高信頼性
かつ低コストで提供できる。
As described above, according to the present invention, a multilayer wiring board having high connection reliability can be obtained. Therefore, according to the present invention, since a wiring having a high aspect ratio is formed with high connection reliability and collective lamination adhesive connection, a high-density multilayer wiring board used for a multi-chip module or the like can be formed with high reliability and low reliability. Can be provided at cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明による薄膜配線シートの製造プロセス
例を示す説明図である。
FIG. 1 is an explanatory view showing an example of a manufacturing process of a thin film wiring sheet according to the present invention.

【図2】 実施例1の多層配線基板の製造プロセスを示
す説明図である。
FIG. 2 is an explanatory diagram showing a manufacturing process of the multilayer wiring board according to the first embodiment.

【図3】 実施例1により作製された多層配線基板の断
面の模式図である。
3 is a schematic view of a cross section of a multilayer wiring board manufactured according to Example 1. FIG.

【図4】 実施例3において用いられた絶縁フィルムの
断面の模式図である。
FIG. 4 is a schematic view of a cross section of an insulating film used in Example 3.

【図5】 実施例4の多層配線回路基板の製造プロセス
を示す説明図である。
FIG. 5 is an explanatory view showing the manufacturing process of the multilayer printed circuit board according to the fourth embodiment.

【図6】 実施例4において作製された多層配線基板の
断面の模式図である。
FIG. 6 is a schematic view of a cross section of a multilayer wiring board manufactured in Example 4.

【図7】 本発明による3層構造の絶縁膜の断面の模式
図である。
FIG. 7 is a schematic view of a cross section of an insulating film having a three-layer structure according to the present invention.

【図8】 ヴィアホールと接続用凹部とのサイズを示す
断面図である。
FIG. 8 is a cross-sectional view showing sizes of a via hole and a connection recess.

【図9】 実施例4におけるヴィアホールと接続用凹部
とのサイズを示す断面図である。
FIG. 9 is a cross-sectional view showing the sizes of via holes and connection recesses in the fourth embodiment.

【図10】 平面配線を絶縁膜に埋込み、接続用凹部と
して溝を形成する場合の、薄膜配線シートの製造プロセ
スの一例を示す説明図である。
FIG. 10 is an explanatory diagram showing an example of a manufacturing process of a thin film wiring sheet in the case of embedding a planar wiring in an insulating film and forming a groove as a connection recess.

【符号の説明】[Explanation of symbols]

11…絶縁膜、12…平面配線、12a…導体膜、13
…ローラ、14…平板、15…ヴィアホール、16…ヴ
ィア配線、17…ヴィアホール、17a…接続用凹部、
18…ヴィア配線、19…導体膜と絶縁膜との複合フィ
ルム、111,113…熱により軟化し接着が可能とな
る絶縁層、112…低熱膨張性材料の層、20,20a
〜d…薄膜配線シート、21…ポリエーテルイミド絶縁
膜、22…銅の平面配線、22a…銅箔、22b…導体
膜と絶縁膜との複合フィルム、23…ヴィアホール、2
4…ヴィア配線、25…ニッケル表面電極、26…アル
ミナ系セラミック基板、27…タングステン配線、28
…はんだ片、29…はんだ、30…ピン、311…第1
の絶縁層、312…第2の絶縁層、313…第3の絶縁
層、40,40a〜d…接続用凹部を備える薄膜配線シ
ート、41…接続用凹部、43…ヴィアホール、44…
ヴィア配線、48…はんだボール、49…はんだの充填
された接続用凹部、90…溝状の接続用凹部を備える薄
膜配線シート、91…溝状の接続用凹部、100…平面
配線層、110…ヴィア配線層。
11 ... Insulating film, 12 ... Planar wiring, 12a ... Conductive film, 13
... roller, 14 ... flat plate, 15 ... via hole, 16 ... via wiring, 17 ... via hole, 17a ... connection recess,
18 ... Via wiring, 19 ... Composite film of conductor film and insulating film, 111, 113 ... Insulating layer softened by heat and capable of adhesion, 112 ... Layer of low thermal expansion material, 20, 20a
-D ... Thin film wiring sheet, 21 ... Polyetherimide insulating film, 22 ... Copper plane wiring, 22a ... Copper foil, 22b ... Composite film of conductor film and insulating film, 23 ... Via hole, 2
4 ... Via wiring, 25 ... Nickel surface electrode, 26 ... Alumina-based ceramic substrate, 27 ... Tungsten wiring, 28
... Solder piece, 29 ... Solder, 30 ... Pin, 311 ... First
Insulating layer, 312 ... Second insulating layer, 313 ... Third insulating layer, 40, 40a-d ... Thin film wiring sheet having connection recess, 41 ... Connection recess, 43 ... Via hole, 44 ...
Via wiring, 48 ... Solder ball, 49 ... Solder-filled connection recess, 90 ... Thin film wiring sheet having groove-shaped connection recess, 91 ... Groove-shaped connection recess, 100 ... Planar wiring layer, 110 ... Via wiring layer.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 C08G 73/10 NTF C08G 73/10 NTF C08L 71/10 LQK C08L 71/10 LQK 81/06 LRF 81/06 LRF ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical display location C08G 73/10 NTF C08G 73/10 NTF C08L 71/10 LQK C08L 71/10 LQK 81/06 LRF 81 / 06 LRF

Claims (24)

【特許請求の範囲】[Claims] 【請求項1】複数の平面配線層と、複数のヴィア配線層
とを有する薄膜積層体を備える多層配線基板において、 上記平面配線層は、加熱により接着性が発現する絶縁材
料からなる絶縁膜と、導体からなる平面配線とを備え、 上記ヴィア配線層は、導体からなるヴィア配線と、絶縁
材料からなる絶縁膜とを備え、 上記ヴィア配線の少なくとも一部は、 少なくとも一端が、上記平面配線に、導電性接合材料を
介して導通可能に接続され、 上記膜絶縁材料の接着性の発現する温度は、上記導電性
接合材料の接合温度より低いことを特徴とする多層配線
基板。
1. A multilayer wiring board comprising a thin film laminate having a plurality of planar wiring layers and a plurality of via wiring layers, wherein the planar wiring layer is an insulating film made of an insulating material exhibiting adhesiveness by heating. And a planar wiring made of a conductor, the via wiring layer includes a via wiring made of a conductor and an insulating film made of an insulating material, and at least a part of the via wiring has at least one end formed into the planar wiring. A multi-layer wiring board, which is connected in a conductive manner via a conductive bonding material, and a temperature at which the film insulating material exhibits adhesiveness is lower than a bonding temperature of the conductive bonding material.
【請求項2】導体からなる平面配線およびヴィア配線
と、少なくとも一部が、加熱により接着性が発現する絶
縁材料からなる絶縁膜とを、それぞれ備える、積層され
接着された複数の薄膜配線シートからなる薄膜積層体を
備え、 上記ヴィア配線の少なくとも一部は、 少なくとも一端が、上記平面配線に、導電性接合材料を
介して導通可能に接続され、 上記膜絶縁材料の接着性の発現する温度は、上記導電性
接合材料の接合温度より低いことを特徴とする多層配線
基板。
2. A plurality of laminated and adhered thin film wiring sheets, each of which includes a planar wiring and a via wiring made of a conductor, and an insulating film at least a part of which is made of an insulating material exhibiting adhesiveness by heating. At least one end of at least one end of the via wiring is conductively connected to the planar wiring through a conductive bonding material, and the temperature at which the adhesiveness of the film insulating material is developed is A multilayer wiring board having a temperature lower than a bonding temperature of the conductive bonding material.
【請求項3】請求項2において、 上記絶縁膜は、第1層〜第3層の3層構造の積層膜であ
り、 上記第1層および第3層は、それぞれ、加熱により接着
性の発現する絶縁材料からなり、 上記第2層は、熱膨張係数が20ppm/℃以下の低熱
膨張性絶縁材料からなり、 上記第1層および第3層の膜絶縁材料の接着性が発現す
る温度は、それぞれ、上記導電性接合材料の接合温度よ
り低いことを特徴とする多層配線基板。
3. The insulating film according to claim 2, wherein the insulating film is a laminated film having a three-layer structure of a first layer to a third layer, and the first layer and the third layer each exhibit adhesiveness by heating. The second layer is made of a low thermal expansion insulating material having a thermal expansion coefficient of 20 ppm / ° C. or less, and the temperature at which the adhesiveness of the film insulating materials of the first layer and the third layer is expressed is A multilayer wiring board, each of which has a temperature lower than a bonding temperature of the conductive bonding material.
【請求項4】請求項1または2において、 上記加熱により接着性の発現する絶縁材料は、熱可塑性
高分子であることを特徴とする多層配線基板。
4. The multilayer wiring board according to claim 1, wherein the insulating material exhibiting adhesiveness by heating is a thermoplastic polymer.
【請求項5】請求項1または2において、 上記加熱により接着性の発現する絶縁材料は、 ポリエーテルイミド、ポリアミドイミド、ポリサルフォ
ン、およびポリエーテルサルフォンから選ばれる少なく
とも1種の高分子であることを特徴とする多層配線基
板。
5. The insulating material exhibiting adhesiveness by heating according to claim 1 or 2, wherein the insulating material is at least one polymer selected from polyetherimide, polyamideimide, polysulfone, and polyethersulfone. A multilayer wiring board characterized by:
【請求項6】請求項5において、 上記熱可塑性高分子は、 下記構造式群(化1)〜(化6)に示されている繰返し
単位の何れかを有することを特徴とする多層配線基板。 【化1】 【化2】 【化3】 【化4】 【化5】 【化6】
6. The multilayer wiring board according to claim 5, wherein the thermoplastic polymer has any of repeating units represented by the following structural formula groups (Chemical formula 1) to (Chemical formula 6). . Embedded image Embedded image Embedded image Embedded image Embedded image [Chemical 6]
【請求項7】請求項1または2において、 上記導電性接合材料は、 金と錫との合金、金とゲルマニウムとの合金、鉛と錫と
の合金、および、銀と錫との合金から選ばれる少なくと
も1種のはんだであることを特徴とする多層配線基板。
7. The conductive bonding material according to claim 1, wherein the conductive bonding material is selected from an alloy of gold and tin, an alloy of gold and germanium, an alloy of lead and tin, and an alloy of silver and tin. A multilayer wiring board comprising at least one kind of solder.
【請求項8】請求項3において、 上記低熱膨張性絶縁材料は、低熱膨張性ポリイミドであ
ることを特徴とする薄膜配線シート。
8. The thin film wiring sheet according to claim 3, wherein the low thermal expansion insulating material is low thermal expansion polyimide.
【請求項9】請求項8において、 上記低熱膨張性高分子は、下記(化7)に示すポリイミ
ドであることを特徴とする薄膜配線シート。 【化7】
9. The thin film wiring sheet according to claim 8, wherein the low thermal expansion polymer is a polyimide represented by the following (formula 7). [Chemical 7]
【請求項10】請求項1または2において、 配線を備えるセラミック基板をさらに備え、 上記薄膜積層体は、上記セラミック基板表面に接続され
ており、 上記薄膜積層体の、上記セラミック基板表面に接する薄
膜配線シートの配線の少なくとも一部は、上記セラミッ
ク基板の配線に導通可能に接続していることを特徴とす
る多層配線基板。
10. The thin film according to claim 1, further comprising a ceramic substrate having wiring, wherein the thin film laminated body is connected to the ceramic substrate surface, and the thin film laminated body is in contact with the ceramic substrate surface. At least a part of the wiring of the wiring sheet is connected to the wiring of the ceramic substrate so as to be conductive, and a multilayer wiring board.
【請求項11】請求項1または2において、 上記薄膜配線シートの配線は、 上記絶縁膜の表裏のうち少なくとも一方の面に形成され
た平面配線と、 一端が上記絶縁膜の他方の面に露出し、他端が、該絶縁
膜に形成された上記平面配線に導通可能に接続している
ヴィア配線とを含むことを特徴とする多層配線基板。
11. The wiring of the thin film wiring sheet according to claim 1, wherein the wiring is a flat wiring formed on at least one of the front and back surfaces of the insulating film, and one end is exposed on the other surface of the insulating film. A multilayer wiring board, the other end of which includes a via wiring which is conductively connected to the planar wiring formed on the insulating film.
【請求項12】請求項11において、 上記絶縁膜は、 上記ヴィア配線の上記露出している端部の周囲を囲む凹
部があることを特徴とする多層配線基板。
12. The multilayer wiring board according to claim 11, wherein the insulating film has a concave portion surrounding a periphery of the exposed end portion of the via wiring.
【請求項13】請求項12において、 上記凹部は、溝状であることを特徴とする多層配線基
板。
13. The multilayer wiring board according to claim 12, wherein the recess has a groove shape.
【請求項14】請求項12において、 上記ヴィア配線の上記露出している端部は、上記凹部の
底面に露出していることを特徴とする多層配線基板。
14. The multilayer wiring board according to claim 12, wherein the exposed end portion of the via wiring is exposed at a bottom surface of the recess.
【請求項15】請求項14において、 上記凹部の開口部と並行な任意の断面の面積が、開口部
の面積以下であることを特徴とする薄膜配線シート。
15. The thin film wiring sheet according to claim 14, wherein the area of an arbitrary cross section parallel to the opening of the recess is equal to or less than the area of the opening.
【請求項16】導体からなる配線と、少なくとも一部
が、加熱により接着性の発現する絶縁材料からなる絶縁
膜とを備える薄膜配線シートを作製する薄膜配線シート
作製工程と、 上記配線の少なくとも一部が、該配線を備える薄膜配線
シートに接して積層された他の上記薄膜配線シートの備
える配線と、導電性接合材料を介して接続する位置にな
るようにして、上記導電性接合材料を配置しながら、上
記薄膜配線シート作製工程において作製された薄膜配線
シートを複数枚積層する積層工程と、 上記積層した薄膜配線シートを加熱圧着する接着工程と
を備え、 上記膜絶縁材料の接着性の発現する温度は、上記導電性
接合材料の接合温度より低いことを特徴とする多層配線
基板の製造方法。
16. A thin-film wiring sheet manufacturing step for manufacturing a thin-film wiring sheet, comprising: a wiring made of a conductor; and at least a part thereof made of an insulating film made of an insulating material exhibiting adhesiveness by heating. The conductive bonding material is arranged such that the portion is connected to the wiring of the other thin film wiring sheet laminated in contact with the thin film wiring sheet including the wiring through the conductive bonding material. However, it comprises a laminating step of laminating a plurality of thin film wiring sheets produced in the thin film wiring sheet producing step, and an adhesive step of thermocompression-bonding the laminated thin film wiring sheets, and manifests the adhesiveness of the membrane insulating material. The temperature for applying is lower than the bonding temperature of the above-mentioned conductive bonding material.
【請求項17】請求項16において、 上記薄膜配線シートの配線は、 上記絶縁膜の表裏のうち少なくとも一方の面に形成され
た平面配線と、 一端が上記絶縁膜の他方の面に露出し、他の端が、該絶
縁膜に形成された上記平面配線に導通可能に接続してい
るヴィア配線とを含み、 上記薄膜配線シート作製工程は、 上記絶縁膜の表裏の面のうち少なくとも一方の面に平面
配線を形成する平面配線形成工程と、 上記絶縁膜の他方の面に、上記平面配線に達するヴィア
ホールをあけ、該ヴィアホールに導体を充填してヴィア
配線を形成するヴィア配線形成工程とを備え、 上記積層工程は、 上記ヴィア配線の少なくとも一部が、該配線を備える薄
膜配線シートに接して積層された他の上記薄膜配線シー
トの備える平面配線と、導電性接合材料を介して接続す
る位置になるようにして、上記導電性接合材料を配置し
ながら、上記薄膜配線シート作製工程において作製され
た薄膜配線シートを複数枚積層する工程であることを特
徴とする多層配線基板の製造方法。
17. The wiring of the thin film wiring sheet according to claim 16, wherein the wiring is a flat wiring formed on at least one of the front and back surfaces of the insulating film, and one end of the wiring is exposed on the other surface of the insulating film. The other end includes a via wiring that is conductively connected to the planar wiring formed on the insulating film, and the thin film wiring sheet manufacturing step includes at least one of front and back surfaces of the insulating film. And a plane wiring forming step of forming a plane wiring on the other surface of the insulating film, and a via wiring forming step of forming a via wiring by forming a via hole reaching the plane wiring on the other surface of the insulating film and filling the via hole with a conductor. In the laminating step, at least a part of the via wiring is in contact with a thin film wiring sheet including the wiring, and another planar wiring included in the other thin film wiring sheet is laminated with a conductive bonding material. The multilayer wiring board is characterized in that it is a step of stacking a plurality of thin film wiring sheets produced in the thin film wiring sheet producing step while arranging the conductive bonding material so as to be in a position to be connected with each other. Production method.
【請求項18】請求項16において、 上記薄膜配線シート作製工程は、 上記平面配線形成工程により形成された上記平面配線を
押圧して、少なくとも部分的に上記絶縁膜に埋め込む埋
め込み工程を、さらにを備えることを特徴とする多層配
線基板の製造方法。
18. The embedding step according to claim 16, wherein the thin-film wiring sheet manufacturing step further comprises a step of pressing the planar wiring formed by the planar wiring forming step to at least partially embed it in the insulating film. A method for manufacturing a multilayer wiring board, comprising:
【請求項19】請求項16において、 上記積層工程は、 配線を備えるセラミック基板上に上記薄膜シートを積層
する工程を有することを特徴とする多層配線基板の製造
方法。
19. The method of manufacturing a multilayer wiring board according to claim 16, wherein the laminating step includes a step of laminating the thin film sheet on a ceramic substrate having wiring.
【請求項20】請求項16において、 上記接着工程は、1000分の1気圧以下で行われるこ
とを特徴とする多層配線基板の製造方法。
20. The method of manufacturing a multilayer wiring board according to claim 16, wherein the adhering step is performed at a pressure of 1/1000 atmosphere or less.
【請求項21】請求項16において、 上記ヴィア配線形成工程は、 上記絶縁膜のヴィアホールを形成する面に、凹部を形成
する接続用凹部形成工程と上記凹部の底部に上記平面配
線に達するヴィアホールをあける工程と、 上記ヴィアホールに導体を充填してヴィア配線を形成す
る工程とを備えることを特徴とする多層配線基板の製造
方法。
21. The via wiring forming step according to claim 16, wherein a connecting concave portion forming step of forming a concave portion on a surface of the insulating film on which a via hole is formed and a via wiring reaching the planar wiring at a bottom portion of the concave portion are formed. A method of manufacturing a multilayer wiring board, comprising: a step of forming a hole; and a step of filling the via hole with a conductor to form a via wiring.
【請求項22】請求項16において、 上記ヴィアホール形成工程は、 上記ヴィアホールの周囲に凹部を形成する接続用凹部形
成工程をさらに備えることを特徴とする多層配線基板の
製造方法。
22. The method of manufacturing a multilayer wiring board according to claim 16, wherein the via hole forming step further comprises a connecting concave portion forming step of forming a concave portion around the via hole.
【請求項23】請求項21または22において、 上記接続用凹部形成工程は、 上記ヴィアホールを囲む溝を形成する工程を有すること
を特徴とする多層配線基板の製造方法。
23. The method of manufacturing a multilayer wiring board according to claim 21, wherein the step of forming the connection recess includes the step of forming a groove surrounding the via hole.
【請求項24】請求項16において、 上記接着工程は、 上記加熱により接着性の発現する絶縁材料の接着性の発
現する温度以上で、上記導電性接合材料の接合温度未満
の温度で加熱する工程と、 上記接合温度以上の温度で加熱する工程とを、この順で
備えることを特徴とする多層配線基板の製造方法。
24. The bonding step according to claim 16, wherein the heating is performed at a temperature not lower than the bonding temperature of the conductive bonding material, which is equal to or higher than the temperature at which the insulating material having the bonding property by the heating develops the bonding property. And a step of heating at a temperature equal to or higher than the bonding temperature in this order, a method for manufacturing a multilayer wiring board.
JP7205990A 1995-08-11 1995-08-11 Multilayer wiring board and its production Pending JPH0955583A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7205990A JPH0955583A (en) 1995-08-11 1995-08-11 Multilayer wiring board and its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7205990A JPH0955583A (en) 1995-08-11 1995-08-11 Multilayer wiring board and its production

Publications (1)

Publication Number Publication Date
JPH0955583A true JPH0955583A (en) 1997-02-25

Family

ID=16516084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7205990A Pending JPH0955583A (en) 1995-08-11 1995-08-11 Multilayer wiring board and its production

Country Status (1)

Country Link
JP (1) JPH0955583A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002374051A (en) * 2001-04-10 2002-12-26 Nec Corp Circuit board and mounting method for the same, and electronic apparatus using the same
WO2003027178A3 (en) * 2001-09-27 2003-10-23 Lg Chemical Ltd Polyimide copolymer and methods for preparing the same
US7240429B2 (en) 2001-06-13 2007-07-10 Denso Corporation Manufacturing method for a printed circuit board
KR100738909B1 (en) * 2001-09-27 2007-07-12 주식회사 엘지화학 Polyimide copolymer and methods for preparing the same
JP2007234919A (en) * 2006-03-02 2007-09-13 Cmk Corp Printed wiring board and manufacturing method therefor
WO2012108403A1 (en) * 2011-02-09 2012-08-16 日東電工株式会社 Electrically insulating resin sheet
WO2018030134A1 (en) * 2016-08-12 2018-02-15 株式会社村田製作所 Lc filter and method for producing lc filter

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002374051A (en) * 2001-04-10 2002-12-26 Nec Corp Circuit board and mounting method for the same, and electronic apparatus using the same
US7240429B2 (en) 2001-06-13 2007-07-10 Denso Corporation Manufacturing method for a printed circuit board
WO2003027178A3 (en) * 2001-09-27 2003-10-23 Lg Chemical Ltd Polyimide copolymer and methods for preparing the same
KR100738909B1 (en) * 2001-09-27 2007-07-12 주식회사 엘지화학 Polyimide copolymer and methods for preparing the same
JP2007234919A (en) * 2006-03-02 2007-09-13 Cmk Corp Printed wiring board and manufacturing method therefor
WO2012108403A1 (en) * 2011-02-09 2012-08-16 日東電工株式会社 Electrically insulating resin sheet
JP2012162694A (en) * 2011-02-09 2012-08-30 Nitto Denko Corp Electrically insulating resin sheet
WO2018030134A1 (en) * 2016-08-12 2018-02-15 株式会社村田製作所 Lc filter and method for producing lc filter
JPWO2018030134A1 (en) * 2016-08-12 2018-10-18 株式会社村田製作所 LC filter and method of manufacturing LC filter
US10608609B2 (en) 2016-08-12 2020-03-31 Murata Manufacturing Co., Ltd. LC filter and method of manufacturing LC filter

Similar Documents

Publication Publication Date Title
US5321210A (en) Polyimide multilayer wiring board and method of producing same
JP3375555B2 (en) Circuit component built-in module and method of manufacturing the same
KR100502498B1 (en) Multilayer circuit board and method for manufacturing multilayer circuit board
JP2748768B2 (en) Thin film multilayer wiring board and method of manufacturing the same
KR100522385B1 (en) Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
JP3547423B2 (en) Component built-in module and manufacturing method thereof
KR100466680B1 (en) Thin film attachment to laminate using a dendritic interconnection
EP1814373A1 (en) Multilayer printed wiring board and its manufacturing method
TWI345939B (en) Method of manufacturing a multilayer wiring board
JPH0828580B2 (en) Wiring board structure and manufacturing method thereof
TW201034546A (en) Multilayer wiring substrate and method for manufacturing the same
JPH09116273A (en) Multilayered circuit board and its manufacture
JP4201436B2 (en) Manufacturing method of multilayer wiring board
WO2007052799A1 (en) Multilayer printed wiring board and process for producing the same
JP2001332866A (en) Circuit board and method of production
JPH0955583A (en) Multilayer wiring board and its production
JPH10303561A (en) Multi-layer wiring board and its manufacture
JPH08181450A (en) Electronic circuit board and manufacture thereof
JPH10335528A (en) Semiconductor package and manufacture thereof
JP2002151853A (en) Multilayer printed wiring board and manufacturing method thereof
JPH0955569A (en) Thin film wiring sheet, multilayer wiring board and their production
JP4899409B2 (en) Multilayer printed wiring board and manufacturing method thereof
JPH11163522A (en) Multilayer wiring boar and its manufacture
JP2002246745A (en) Three-dimensional mounting package and its manufacturing method, and adhesive therefor
JP2751678B2 (en) Polyimide multilayer wiring board and method of manufacturing the same

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees